JP2014051400A - 窒化物半導体自立基板の製造方法 - Google Patents

窒化物半導体自立基板の製造方法 Download PDF

Info

Publication number
JP2014051400A
JP2014051400A JP2012194963A JP2012194963A JP2014051400A JP 2014051400 A JP2014051400 A JP 2014051400A JP 2012194963 A JP2012194963 A JP 2012194963A JP 2012194963 A JP2012194963 A JP 2012194963A JP 2014051400 A JP2014051400 A JP 2014051400A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
substrate
semiconductor layer
layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012194963A
Other languages
English (en)
Other versions
JP5831763B2 (ja
Inventor
Yoshihisa Abe
芳久 阿部
Jun Komiyama
純 小宮山
Koji Oishi
浩司 大石
Akira Yoshida
晃 吉田
Kenichi Eriguchi
健一 江里口
Shunichi Suzuki
俊一 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Covalent Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Covalent Materials Corp filed Critical Covalent Materials Corp
Priority to JP2012194963A priority Critical patent/JP5831763B2/ja
Publication of JP2014051400A publication Critical patent/JP2014051400A/ja
Application granted granted Critical
Publication of JP5831763B2 publication Critical patent/JP5831763B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】簡易な方法で、転位の少ない窒化物半導体自立基板を得る方法を提供する。
【解決手段】窒化物半導体自立基板の製造方法は、Si基板1の一主面上を炭化させて炭化膜2を1nm以上3nm以下の膜厚で形成する工程と、炭化膜2上に窒化物半導体層3を400μm以上1000μm以下の層厚で形成する工程と、炭化膜2と窒化物半導体層3の界面から窒化物半導体層3を分離させて窒化物半導体自立基板を得る工程と、からなる。
【選択図】図1

Description

本発明は、特に高耐圧パワーデバイスに好適に用いられる、窒化物半導体自立基板の製造方法に関する。
窒化ガリウム(GaN)等に代表される窒化物半導体の作製に用いられる基板として、例えば、窒化物半導体自立基板が安価に提供されることは、工業的に価値が高いものである。
バルク結晶基板の作製方法にはいくつかあるが、ベースとなる基板上に、気相成長法にて所定の厚さの窒化物半導体層を形成し、その後ベース基板から窒化物半導体層を分離して、窒化物半導体自立基板を得る方法が知られている。
例えば特許文献1には、少なくとも、表面に凹凸を形成した基材を準備して、該準備した基材の凹凸が形成された表面上に窒化物半導体層を前記基材厚以上の厚さでエピタキシャル成長させて、該成長させた窒化物半導体層を前記基材から剥離させることにより窒化物半導体自立基板を製造する、という技術が開示されている。
また、特許文献2には、成長用下地基板上に、クロム層を形成する成膜工程と、該クロム層を、所定の条件で窒化することによりクロム窒化物層とする窒化工程と、該クロム窒化物層上に、少なくとも1層の3族窒化物半導体層をエピタキシャル成長させる結晶層成長工程と、前記クロム窒化物層をケミカルエッチングで除去することにより、前記成長用下地基板と前記3族窒化物半導体とを分離させる分離工程とを具える3族窒化物半導体自立基板または3族窒化物半導体素子の製造方法が開示されている。
特開2011−32113号公報 特開2012−77345号公報
特許文献1は、表面に凹凸を形成した基材を準備する必要があり、凹凸の深さ、凹部の幅、及び凸部の幅を、それぞれ0.1〜5μmの範囲で形成することで良好な剥離が生じ、また、凸部の面積を基板の面積の50%以下とすることで、窒化物半導体層との界面の機械的強度がより弱くなり、さらに良好に剥離する、としている。
しかしながら、μmレベルで凹凸を形成した場合、凸部で形成される仮想平面が、疑似的な傾斜面になる場合や、平坦性が不十分であった場合には、窒化物半導体の結晶性が低下する恐れがあった。また、基材面に凹凸を形成する工程が必要であるので、コストやスループットの点で不利であった。
特許文献2は、3族窒化物半導体層の結晶性を向上するために好適なクロム窒化物層を形成する、さらに、不定形や四角形に近い鱗片状の微結晶ではなく三角錐形状の微結晶を下地基板全面にわたって均一に形成する、としている。
しかしながら、均一な窒化クロム層の形成工程、エッチングによる窒化クロム層の剥離工程を含むので、下地基板上に気相成長法のみで窒化物半導体自立基板を製造することができず、コストやスループットの点では、やはり不利であった。
本発明は、この課題を鑑みてなされたもので、安価に窒化物半導体自立基板の製造方法を提供することを目的とする。
本発明に係る窒化物半導体自立基板の製造方法は、Si基板の一主面上を炭化させて炭化膜を1nm以上3nm以下の膜厚で形成する工程と、前記炭化膜上に窒化物半導体層を400μm以上1000μm以下の層厚で形成する工程と、前記炭化膜と前記窒化物半導体層の界面から前記窒化物半導体層を分離させて窒化物半導体自立基板を得る工程と、からなること特徴とする。
かかる構成を有することで、安価に窒化物半導体自立基板の製造方法を提供することが可能となる。
また、本発明に係る窒化物半導体自立基板の製造方法においては、窒化物半導体層が互いに異なる組成の窒化物が繰り返し積層されてなるバッファ層を介して形成されることが好ましい。これにより、より窒化物半導体層の結晶性を高めることができる。
さらに、バッファ層は、炭素濃度が1×1018atoms/cm以上であることが好ましい。
本発明に係る窒化物半導体自立基板の製造方法によれば、公知の気相成長法と気相成長装置のみで、安価に窒化物半導体自立基板を製造することができ、さらには、結晶性にも優れた窒化物半導体自立基板を得ることが可能となる。
図1は、本発明に係る窒化物半導体自立基板の製造方法を示す工程フロー図である。
以下、本発明の実施形態について、図1を基に詳細に説明する。
本発明に係る窒化物半導体自立基板の製造方法は、Si基板1の一主面上を炭化させて炭化膜2を1nm以上3nm以下の膜厚で形成する工程と、炭化膜2上に窒化物半導体層3を400μm以上1000μm以下の層厚で形成する工程と、炭化膜2と窒化物半導体層3の界面から窒化物半導体層3を分離させて窒化物半導体自立基板を得る工程と、からなる。
まず、下地基板となるSi基板1を準備する。Si基板1は、面方位、面粗さ、口径、酸素濃度、ドーパントの種類と濃度、等は、目的に応じて適時選択できる。
なお、Si基板1の一主面は、例えば(111)面に対して±0.1〜2°の範囲でオフ角を有していてもよい。
次に、Si基板1の一主面上を炭化させて、炭化膜2を1nm以上3nm以下の膜厚で形成する。
炭化膜を形成する方法は、膜厚均一性、連続成膜の点で、有機金属気相成長(MOCVD)法が好適である。これは、Si原子と炭素(C)を別途供給して炭化珪素の膜を生成し、これをSi基板1の一主面上に堆積させて炭化膜2を形成する方法と比較して、Si基板1の一主面が持つ結晶方位等の結晶情報が、この上に積層する窒化物半導体層3に対して、正確に伝播されやすくなるので、好ましいといえる。
なお、Si基板1の一主面上に存在するSi原子を炭化させて炭化膜を形成する方法であれば、MOCVD法に限定されるものではなく、例えば分子線エピタキシー(MBE)法でもよい。
炭化膜2の膜厚は、1nm以上3nm以下である。炭化膜2の膜厚が1nm未満では、膜厚が薄すぎて、窒化物とSi基板1とが直接接触する部位が生じてしまい、剥離性が悪化するおそれがある。
炭化膜2の膜厚が3nm超では、Si基板1の一主面の結晶情報が、窒化物半導体層3に対して正確かつ十分に伝播されにくくなる。好ましくは、炭化膜2の膜厚は1.5nm以上2.5nmである。
なお、本発明においては、Si基板1の一主面が有する結晶方位等の情報が適切に伝播されるのであれば、炭化珪素以外の材料を適用することも可能である。
次に、炭化膜2上に窒化物半導体層3を400μm以上1000μm以下の層厚で形成する。窒化物半導体層3の形成には、各種公知の製法を適用できる。一例として、MOCVD法、ハイドライド気相成長法(HVPE)、分子線気相成長法(MBE)、が挙げられる。
しかしながら、炭化膜2をMOCVD法で形成した場合は、連続プロセスで形成でき、スループットが向上する点で、窒化物半導体層3もMOCVD法で形成することがより好ましい。
窒化物半導体3の材料には、広く公知の材料が適用できるが、炭化膜2上に形成する時のマッチングや製造のし易さの点で、アルミニウム(Al)、ガリウム(Ga)、インジウム(In)のいずれか、または、これらの組み合わせからなる窒化物が好ましい。なお窒化物半導体中には、C、Si、リン(P)、ボロン(B)、マグネシウム(Mg)等をドーパントとして含んでもよい。
そして、炭化膜2と窒化物半導体層3の界面から窒化物半導体層3を分離させて、窒化物半導体自立基板を得る。
炭化膜、すなわちSiCは極性結晶であり、結晶面としてシリコン面とカーボン面が存在するが、この上に堆積される窒化物半導体は、シリコン面とカーボン面ではその成長速度が異なることにより、カーボン面との界面にはボイドが生成されやすい。
従って、炭化膜2上に窒化物半導体層3を形成すると、その界面はボイドが存在することにより応力に対して脆くなり、気相成長後室温まで降温する時に発生する応力が、界面に沿って進行し、窒化物半導体層3が自然に分離される。
窒化物半導体層3の厚さが400μm未満では、Si基板1と窒化物半導体層3との応力差が十分でなく、窒化物半導体層3の自然剥離で完全に分離されないおそれがある。
なお、Si基板1と窒化物半導体層3との応力差は、Si基板1の厚さや、Si基板1のドーパント濃度、裏面膜の有無、窒化物半導体層3とSi基板1との間のバッファ層の存在、等にも影響される。従って、これらの要因を加味しても、窒化物半導体層3の厚さが400μm以上あれば、窒化物半導体層3の自然剥離が完全に進行させることが可能となる。
しかし、窒化物半導体層3の厚さが1000μm超では、窒化物半導体基板Z全体の反りが過大になるので、窒化物半導体層3の自然剥離時の、クラックによる破損等の影響が危惧される。
そして、窒化物半導体層3は、互いに異なる組成の窒化物が繰り返し積層されてなるバッファ層を介して形成されることが好ましい。バッファ層が介在することで、Si基板1の一主面を起点として発生する各種の転位をバッファ層で抑制するので、より窒化物半導体3の結晶性が高められる。
また、互いに異なる組成の窒化物が繰り返し積層されてなるバッファ層は、比較的薄い層厚で、より転移抑制効果、さらには窒化物半導体層3の平坦性向上効果にも優れているので、好ましい形態である。好適な例として、窒化アルミニウム(AlN)と、窒化ガリウム(GaN)の繰り返し積層構造が挙げられる。
さらに、バッファ層は、炭素濃度が1×1018atoms/cm以上であることが好ましい。バッファ層を高抵抗化する必要がある場合、炭素濃度を高くすることが知られており、特に炭化膜2とバッファ層をMOCVDで連続して形成する場合、原料ガス中の炭素原料の制御がしやすく、好ましいものである。
炭素濃度が1×1018atoms/cm未満では、十分な高抵抗化が
達成されにくい。なお、炭素濃度が1×1021atoms/cmを超えると、過剰な炭素による新たな転位発生のおそれがあり、こちらも、必ずしも好ましいものとはいえない。
以上の通り、本発明に係る窒化物半導体自立基板の製造方法によれば、従来に比べて安価に窒化物半導体自立基板を得ることができる。また、公知の手法でも結晶性を十分確保して安価に窒化物半導体自立基板を得ることもできる。
以下、本発明の好ましい実施形態を実施例に基づき説明するが、本発明はこの実施例により限定されるものではない。
(実施例1)チョクラルスキー(CZ)法で製造された、面方位(111)、直径4インチ、厚さ625μm、アンチモン(Sb)がドープされた抵抗率20mΩ・cmのSi基板1を準備し、MOCVD装置にセットした。そして、水素希釈でプロパンガス1vol%のガス雰囲気下、1100℃×1分処理して、炭化膜2を1.5nm形成した。さらに、原料ガスとしてトリメチルガリウム(TMG)、その他ガスとして窒素、水素、アンモニアガスを用いて、温度はそのままにして、GaN層を500μm堆積した後、室温まで降下してMOCVD装置から取り出した。このようにして作製した窒化物半導体基板を実施例1とした。
実施例1の窒化物半導体基板は、炭化膜2の付着したSi基板1から完全に分離した状態であった。また、剥離面に炭化膜2の付着、剥離時の割れ、亀裂等の不具合も観察されなかった。
また、実施例1の窒化物半導体基板の表面中心点付近の転位密度を、透過型電子顕微鏡により評価したところ、1×10ヶ/cmであり、良好な範囲であった。
(実施例2〜7、比較例1〜4) 実施例1に対して、炭化膜2の膜厚と窒化物半導体層3の層厚を、表1に示した内容で変更した窒化物半導体基板を作製した。評価は実施例1に準じた。
Figure 2014051400
表1の結果より、本発明の範囲内では、実施例1と同等のレベルであった。一方、本発明の範囲を外れたものは、剥離性や窒化物半導体層の結晶性の観点から見て、実施例に比べて見劣りするものであった。
(実施例8)
実施例1で用いた、炭化膜2が形成されたSi基板1の主面上に対して、以下の内容でバッファ層を形成した。
原料ガスとしてトリメチルアルミニウム(TMA)ガス、NH3ガス、メタンガスを用い、1000℃での気相成長により、炭素濃度が1×1020atoms/cmで厚さ20nmのAlN単結晶層(AlxGa1-xN単結晶層(x=1))を形成し、さらにその上に、原料ガスとして、トリメチルガリウム(TMG)ガス、TMAガス、NH3ガス、メタンガスを用い、1000℃での気相成長により、炭素濃度が5×1019atoms/cmで厚さ80nmのGaN単結晶層(AlyGa1-yN単結晶層(y=0.2))を積層させ、これらを同様の工程にて、各10層、合計20層積層させ、多層バッファ層を形成した。前記多層バッファ層上に、原料ガスとして、TMGガス、NHガスおよびメタンガスを用い、1000℃での気相成長により、炭素濃度が5×1017atoms/cmで厚さ500μmのGaN層を形成した。このようにして実施例8の窒化物半導体基板を得た。
表面に直径2mmの金箔を用いたショットキー電極を、裏面にTi/Al電極をそれぞれ形成し、カーブトレーサによって耐圧を測定したところ、600Vの耐圧を得ることができた。これにより、結晶欠陥や転位の少ない、耐圧の高い窒化物半導体基板とすることができた。また、実施例1に準じた転位密度の測定では、0.5×10ヶ/cmであり、転位密度も少なく良好であった。
本発明に係る窒化物半導体自立基板の製造方法は、下地基板上に成膜後下地基板から分離する工程を含むものであれば、窒化物以外の半導体基板や、半導体以外の、例えばシリカガラス等の平面基板の製造等にも、広く応用できる。
1 Si基板2 炭化膜3 窒化物半導体層

Claims (3)

  1. Si基板の一主面上を炭化させて炭化膜を1nm以上3nm以下の膜厚で形成する工程と、前記炭化膜上に窒化物半導体層を400μm以上1000μm以下の層厚で形成する工程と、前記炭化膜と前記窒化物半導体層の界面から前記窒化物半導体層を分離させて窒化物半導体自立基板を得る工程と、からなること特徴とする窒化物半導体自立基板の製造方法。
  2. 窒化物半導体層は、互いに異なる組成の窒化物が繰り返し積層されてなるバッファ層を介して形成されることを特徴とする請求項1に記載の窒化物半導体自立基板の製造方法。
  3. バッファ層は、炭素濃度が1×1018atoms/cm以上であることを特徴とする請求項2に記載の窒化物半導体自立基板の製造方法。
JP2012194963A 2012-09-05 2012-09-05 窒化物半導体自立基板の製造方法 Active JP5831763B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012194963A JP5831763B2 (ja) 2012-09-05 2012-09-05 窒化物半導体自立基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012194963A JP5831763B2 (ja) 2012-09-05 2012-09-05 窒化物半導体自立基板の製造方法

Publications (2)

Publication Number Publication Date
JP2014051400A true JP2014051400A (ja) 2014-03-20
JP5831763B2 JP5831763B2 (ja) 2015-12-09

Family

ID=50610249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012194963A Active JP5831763B2 (ja) 2012-09-05 2012-09-05 窒化物半導体自立基板の製造方法

Country Status (1)

Country Link
JP (1) JP5831763B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0856015A (ja) * 1994-08-12 1996-02-27 Matsushita Electric Ind Co Ltd 半導体薄膜の形成方法
JPH09223819A (ja) * 1995-12-15 1997-08-26 Toshiba Corp 半導体発光素子及びその製造方法
US20030010974A1 (en) * 2001-07-13 2003-01-16 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials
JP2011512649A (ja) * 2008-01-30 2011-04-21 ジルトロニック アクチエンゲゼルシャフト 半導体構造の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0856015A (ja) * 1994-08-12 1996-02-27 Matsushita Electric Ind Co Ltd 半導体薄膜の形成方法
JPH09223819A (ja) * 1995-12-15 1997-08-26 Toshiba Corp 半導体発光素子及びその製造方法
US20030010974A1 (en) * 2001-07-13 2003-01-16 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials
JP2011512649A (ja) * 2008-01-30 2011-04-21 ジルトロニック アクチエンゲゼルシャフト 半導体構造の製造方法

Also Published As

Publication number Publication date
JP5831763B2 (ja) 2015-12-09

Similar Documents

Publication Publication Date Title
JP5842057B2 (ja) 半導体装置の製造方法
US7811902B2 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
KR101494122B1 (ko) 에피택셜 탄화 규소 단결정 기판 및 그 제조 방법
US9343525B2 (en) Aluminum nitride substrate and group-III nitride laminate
JP5295871B2 (ja) Iii族窒化物半導体基板の製造方法
US8697564B2 (en) Method of manufacturing GaN-based film
KR101672213B1 (ko) 반도체장치의 제조방법
JPWO2014156914A1 (ja) Iii族窒化物基板の処理方法およびエピタキシャル基板の製造方法
US20120118222A1 (en) METHOD OF MANUFACTURING GaN-BASED FILM
JP2011051849A (ja) 窒化物半導体自立基板とその製造方法
JP2009067658A (ja) 窒化物半導体下地基板、窒化物半導体積層基板および窒化物半導体自立基板、並びに窒化物半導体下地基板の製造方法
JP2004115305A (ja) 窒化ガリウム単結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
JP2004119423A (ja) 窒化ガリウム結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
JP5831763B2 (ja) 窒化物半導体自立基板の製造方法
JP6527667B2 (ja) 窒化物半導体基板の製造方法
JP2015151291A (ja) 窒化物半導体自立基板及びその製造方法並びに半導体デバイス
JP2004039766A (ja) 3C−SiC半導体又はGaN半導体と、その製造方法
JP2014192246A (ja) 半導体基板およびそれを用いた半導体素子
JP2012232884A (ja) 窒化物半導体基板及びその製造方法並びにそれを用いた素子
WO2024057698A1 (ja) 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法
JP2013209270A (ja) 周期表第13族金属窒化物半導体結晶の製造方法および当該製造方法によって得られた周期表第13族金属窒化物半導体結晶
JP2008184360A (ja) 窒化物半導体単結晶
JP2016533643A (ja) 半導体ウェハおよび半導体ウェハを製造するための方法
JP2016199436A (ja) 気相成長方法
KR20220161628A (ko) 반도체 디바이스 및 이를 제조하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141015

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20141201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151014

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151014

R150 Certificate of patent or registration of utility model

Ref document number: 5831763

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350