JP2014045246A - 入力フィルタ回路 - Google Patents
入力フィルタ回路 Download PDFInfo
- Publication number
- JP2014045246A JP2014045246A JP2012185110A JP2012185110A JP2014045246A JP 2014045246 A JP2014045246 A JP 2014045246A JP 2012185110 A JP2012185110 A JP 2012185110A JP 2012185110 A JP2012185110 A JP 2012185110A JP 2014045246 A JP2014045246 A JP 2014045246A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- pulse signal
- circuit unit
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000630 rising effect Effects 0.000 claims description 85
- 230000003111 delayed effect Effects 0.000 claims description 13
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000012986 modification Methods 0.000 description 46
- 230000004048 modification Effects 0.000 description 46
- 101001001462 Homo sapiens Importin subunit alpha-5 Proteins 0.000 description 27
- 102100036186 Importin subunit alpha-5 Human genes 0.000 description 27
- 238000010586 diagram Methods 0.000 description 24
- 239000003990 capacitor Substances 0.000 description 23
- 102100035692 Importin subunit alpha-1 Human genes 0.000 description 15
- 108010011989 karyopherin alpha 2 Proteins 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 10
- 238000001914 filtration Methods 0.000 description 9
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 8
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 8
- 101150110971 CIN7 gene Proteins 0.000 description 3
- 101150110298 INV1 gene Proteins 0.000 description 3
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 3
- 230000001934 delay Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101150070189 CIN3 gene Proteins 0.000 description 1
- 108010045306 T134 peptide Proteins 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Landscapes
- Pulse Circuits (AREA)
Abstract
【解決手段】入力フィルタ回路は、信号入力端子INと、凸パルスフィルタ回路部10と、凹パルスフィルタ回路部20と、ラッチ回路RCHと、信号出力端子OUTとを備えている。入力フィルタ回路は、凹パルスフィルタ回路部20と、ラッチ回路RCHのR端子との間に、「パルス幅調節回路部」を有している。パルス幅調節回路部は、第3の遅延回路30d、インバータINV11、第4の遅延回路40d、およびインバータINV12の直列回路である。
【選択図】図3
Description
フィルタ回路部が一つのみである入力フィルタ回路では、通常は、そのフィルタ回路部のフィルタ時間が、入力フィルタ回路のフィルタ時間に一致する。フィルタ回路部を複数備える入力フィルタ回路では、それら複数のフィルタ回路部の接続関係等に基づきそれぞれのフィルタ時間から計算を行うことにより、入力フィルタ回路のフィルタ時間が決まる。
信号入力端子と、
前記信号入力端子と電気的に接続し、前記信号入力端子に入力された入力パルス信号の立ち上がりエッジから第1遅延時間だけ遅延して立ち上がりかつ前記入力パルス信号の立下りエッジに同期して立ち下がるパルス信号を出力する凸パルスフィルタ回路部と、
前記凸パルスフィルタ回路部と並列回路を構成するように前記信号入力端子と電気的に接続し、前記入力パルス信号を反転させた反転パルス信号の立ち上がりエッジから前記第1遅延時間と異なる第2遅延時間だけ遅延して立ち上がりかつ前記反転パルス信号の立下りエッジに同期して立ち下がるパルス信号を出力する凹パルスフィルタ回路部と、
前記凸パルスフィルタ回路部および前記凹パルスフィルタ回路部のうち一方の回路部と電気的に接続する第1端子と、前記凸パルスフィルタ回路部および前記凹パルスフィルタ回路部のうち他方の回路部と電気的に接続する第2端子と、を備え、前記第1端子に入力されたパルス信号の立ち上がりエッジに同期して立ち上がりかつ前記第2端子に入力されたパルス信号の立ち上がりエッジに同期して立ち下がる出力パルス信号を生成するラッチ回路部と、
前記ラッチ回路部からの出力信号を出力するための信号出力端子と、
前記信号入力端子に入力される前記入力パルス信号のデューティ比と前記信号出力端子で出力されるパルス信号のデューティ比とが一致するように、前記信号入力端子から前記信号出力端子までの途中で、パルス信号のパルス幅を増加又は変更するパルス幅調節手段と、
を備えることを特徴とする。
図1は、実施の形態の前提となる入力フィルタ回路の基本構成を示す回路図である。図2は、図1に示す入力フィルタ回路における各部位のパルス信号波形を示すタイミングチャートである。図1の入力フィルタ回路は、信号入力端子INと、凸パルスフィルタ回路部10と、凹パルスフィルタ回路部20と、ラッチ回路RCHと、信号出力端子OUTとを備えている。
信号入力端子INは、入力フィルタ回路に入力パルス信号の信号源(例えば制御IC)と接続している。図2の最上段に示すパルス信号は、信号入力端子INに入力されるパルス信号である。信号入力端子INの段階では1つの信号だが、これが下記の凸パルスフィルタ回路部10と凹パルスフィルタ回路部20とにそれぞれ供給されることで、信号入力端子INへの入力信号の凸パルス部分と凹パルス部分とに対して個別にフィルタリングが実施されることになる。
凸パルスフィルタ回路部10は、信号入力端子INと電気的に接続している。具体的には、凸パルスフィルタ回路部10は、インバータINV1と、第1の遅延回路10dと、インバータINV2とが直列に接続したものである。第1の遅延回路10dはその内部に、MOSインバータMIV11とMOSインバータMIV12が直列に接続した回路を備えている。MOSインバータMIV11は、PMOSトランジスタT11と、NMOSトランジスタT12とから構成されている。MOSインバータMIV12は、PMOSトランジスタT13と、NMOSトランジスタT14とから構成されている。さらに、第1の遅延回路10dは、コンデンサC1も備えている。コンデンサC1の一方の端子はMOSインバータMIV11とMOSインバータMIV12の中間点に接続し、コンデンサC1の他方の端子はグランドに接地されている。
凹パルスフィルタ回路部20は、凸パルスフィルタ回路部10と並列回路を構成するように信号入力端子INと電気的に接続している。具体的には、凹パルスフィルタ回路部20は、第2遅延回路20dと、インバータINV3とが直列に接続したものである。
ラッチ回路RCHは、S端子、R端子およびQ端子を備えている。このS端子は、凸パルスフィルタ回路部10と電気的に接続している。このR端子は、凹パルスフィルタ回路部20と電気的に接続している。ラッチ回路RCHは、出力パルス信号をQ端子に出力する。この出力パルス信号は、S端子に入力されたパルス信号の立ち上がりエッジに同期して立ち上がり、かつR端子に入力されたパルス信号の立ち上がりエッジに同期して立ち下がるものである。
信号出力端子OUTは、ラッチ回路RCHからの出力信号を出力するための端子である。図2の最下段に、信号出力端子OUTから出力されるパルス信号の波形が記載されている。信号出力端子OUTには、IGBTのゲート端子など、パワー半導体素子の制御端子が接続される。
仮に、入力フィルタ回路において、凸パルスフィルタ回路部と凹パルスフィルタ回路部のそれぞれのフィルタ時間を等しくしなければならない回路構成、或いはそれらのフィルタ時間が必然的に等しくなる回路構成であるとする。そうすると、凸パルスに対するフィルタ時間としては適正であっても、凹パルスに対するフィルタ時間としては短すぎるあるいは長すぎるというように、フィルタ時間の不適正が生じてしまうおそれがある。そこで、入力フィルタ回路の遅延時間の設定を、凸パルスと凹パルスで異ならせることにより、入力フィルタ時間を調整したいという要求がある。
[実施の形態1の回路構成および動作]
(基本構成)
図3は、本発明の実施の形態1にかかる入力フィルタ回路の回路図である。図4は、図3に示す入力フィルタ回路における各部位のパルス信号波形を示すタイミングチャートである。図3の入力フィルタ回路は、図1の入力フィルタ回路と同様に、信号入力端子INと、凸パルスフィルタ回路部10と、凹パルスフィルタ回路部20と、ラッチ回路RCHと、信号出力端子OUTとを備えている。以下の説明は、実施の形態1にかかる入力フィルタ回路と上述した「実施の形態の前提となる入力フィルタ回路」との相違点を中心に説明し、同様の事項については重複説明を省略ないしは簡略化する。
実施の形態1にかかる入力フィルタ回路は、凹パルスフィルタ回路部20と、ラッチ回路RCHのR端子との間に、「パルス幅調節回路部」を有している。この「パルス幅調節回路部」は、信号入力端子INに入力される入力パルス信号のデューティ比と信号出力端子OUTで出力されるパルス信号のデューティ比とが一致するように、信号入力端子INから信号出力端子OUTまでの途中でパルス信号のパルス幅を調節するものである。実施の形態1にかかるパルス幅調節回路部は、第3の遅延回路30d、インバータINV11、第4の遅延回路40d、およびインバータINV12の直列回路である。
実施の形態1にかかるパルス幅調節回路部は、「第1凹パルス調節回路部」と、「第2凹パルス調節回路部」とを含んでいる。
第4の遅延回路40dは、入力信号(IN)の立下り信号をa−b(s)だけ遅延させる役割を果たす。このため、第2の遅延回路20dおよび第4の遅延回路40dによって、入力信号(IN)の立下り信号は、入力信号(IN)の立ち上がり信号と同様に、a(s)だけ遅延させられている。そうすると、入力信号(IN)の立ち上がり信号および入力信号(IN)の立下り信号がともに同じ量a(s)だけ遅延しているのであるから、最終的に合成されたパルス信号のパルス幅は、遅延前と同じ幅になるはずである。その結果として、デューティ比も入力フィルタ回路の入出力前後で一定に保たれるはずである。実際に図4に示すように、出力信号(OUT)と入力信号(IN)のデューティ比は等しくなる。この点だけ見ると、第4の遅延回路40dがあれば足り、第3の遅延回路30dの必要性が無いようにも思われる。
図5は、本発明の実施の形態1にかかる入力フィルタ回路の変形例を示す回路図である。本変形例は、上記実施の形態1の前提条件とは逆に、a(s)<b(s)の場合である。第3の遅延回路130dおよび第4の遅延回路140d及びそれぞれの回路の次段インバータ(インバータINV13およびインバータINV14)を、凸パルスフィルタ回路部10とラッチ回路のS端子との間に挿入している。このとき、第3の遅延回路130dおよび第4の遅延回路140dのそれぞれの遅延時間は、b(s)からa(s)を減じた差分(以下、「b−a(s)」とも称す)とする必要がある。
[実施の形態2の回路構成および動作]
(基本構成)
図6は、本発明の実施の形態2にかかる入力フィルタ回路の回路図である。図7は、図6に示す入力フィルタ回路における各部位のパルス信号波形を示すタイミングチャートである。図6の入力フィルタ回路は、図1の入力フィルタ回路に相当する構成として、信号入力端子INと、凸パルスフィルタ回路部210と、凹パルスフィルタ回路部220と、ラッチ回路RCHと、信号出力端子OUTとを備えている。以下の説明は、実施の形態2にかかる入力フィルタ回路と上述した「実施の形態の前提となる入力フィルタ回路」との相違点を中心に説明し、同様の事項については重複説明を省略ないしは簡略化する。
実施の形態2にかかるパルス幅調節回路部は、インバータINV22、第3の遅延回路230d、インバータINV21からなる直列回路である。実施の形態2にかかるパルス幅調節回路は、信号入力端子INと図6の点A2位置との間に挿入されている。点A2位置は、「凸パルスフィルタ回路部210および凹パルスフィルタ回路部220からなる並列回路」と接続する位置である。実施の形態2にかかるパルス幅調節回路は、信号入力端子INに入力される入力パルス信号のデューティ比と信号出力端子OUTで出力されるパルス信号のデューティ比とが一致するように、a−b(s)だけ信号入力端子INの入力パルス信号のパルス幅を調節して、点A2位置に供給するものである。
一方、実施の形態2にかかる入力フィルタ回路では、第1の遅延回路210dと第2の遅延回路220dのそれぞれの遅延時間が、図1の入力フィルタ回路とは逆にされている。こうすることにより、入力フィルタ回路で見た場合に、凸パルスフィルタ時間をa(s)とし、入力パルス信号の凹パルスフィルタ時間をb(s)とすることができる。
実施の形態2にかかる入力フィルタ回路における、凸パルスフィルタ時間について説明する。凸パルス幅は、第3の遅延回路230dによって、a−b(s)だけ減少する。さらに、第1の遅延回路210dによって、b(s)だけ減少する。そうすると、(a−b)+b=a(s)だけ、凸パルス幅が減少する。従って、実施の形態2にかかる入力フィルタ回路における凸パルスフィルタ時間は、a(s)となる。
一方、実施の形態2にかかる入力フィルタ回路における、凹パルスフィルタ時間について説明する。凹パルス幅は、第3の遅延回路230dによって、a−b(s)だけ増加する。さらに、第2の遅延回路220dによって、a(s)だけ減少する。そうすると、a−(a−b)=b(s)だけ、凹パルス幅が減少する。従って、実施の形態2にかかる入力フィルタ回路における凹パルスフィルタ時間は、b(s)となる。
図8は、本発明の実施の形態2にかかる入力フィルタ回路の変形例1を示す回路図である。本変形例は、上記実施の形態2の前提条件とは逆に、遅延時間の大小関係がa(s)<b(s)である場合の回路構成である。この場合には、信号入力端子INと点A2位置との間に、インバータINV23、INV24および第3の遅延回路240dからなる直列回路を挿入する。第3の遅延回路240dの遅延時間は、b−a(s)とする。これはつまり、実施の形態2との比較では、第3の遅延回路と後段のインバータを入れ替え、第3の遅延回路の遅延時間をb−a(s)としたものである。
図9は、本発明の実施の形態2にかかる入力フィルタ回路の変形例2を示す回路図である。図10は、図9に示す入力フィルタ回路における各部位のパルス信号波形を示すタイミングチャートである。変形例2は、上記の実施の形態2およびその変形例1とは異なり、ラッチ回路RCHと信号出力端子OUTの間に、パルス幅調節回路部を挿入するものである。
図11は、本発明の実施の形態2にかかる入力フィルタ回路の変形例3を示す回路図である。本変形例は、上記の変形例2をさらに変形させたものである。上記変形例2の前提条件とは逆に、遅延時間の大小関係がa(s)<b(s)である場合の回路構成である。この場合は、ラッチ回路RCHと信号出力端子OUTとの間に、インバータINV25、第3の遅延回路280d、およびインバータINV26からなる直列回路を挿入する。第3の遅延回路280dの遅延時間は、b−a(s)とする。これはつまり、上記変形例2との比較では、第3の遅延回路とラッチ回路RCHの間(つまり前段)にインバータを入れ、さらに第3の遅延回路の次段にインバータを挿入し、第3の遅延回路の遅延時間をb−a(s)としたものである。
[実施の形態3の回路構成および動作]
(基本構成)
図12は、本発明の実施の形態3にかかる入力フィルタ回路の回路図である。図13は、図12に示す入力フィルタ回路における各部位のパルス信号波形を示すタイミングチャートである。図12の入力フィルタ回路は、図1の入力フィルタ回路に相当する構成として、信号入力端子INと、凸パルスフィルタ回路部310と、凹パルスフィルタ回路部320と、ラッチ回路RCH1と、信号出力端子OUTとを備えている。以下の説明は、実施の形態3にかかる入力フィルタ回路と上述した「実施の形態の前提となる入力フィルタ回路」との相違点を中心に説明し、同様の事項については重複説明を省略ないしは簡略化する。
実施の形態3にかかるパルス幅調節回路部は、「凸パルス調節回路部」および「ラッチ調節回路部」から構成されている。「凸パルス調節回路部」は、インバータINV22、第3の遅延回路230d、インバータINV21からなる直列回路である。また、「ラッチ調節回路部」は、インバータINV31およびラッチ回路RCH2からなる回路である。
図14は、本発明の実施の形態3にかかる入力フィルタ回路の変形例を示す回路図である。上記実施の形態3の前提条件とは逆に、遅延時間の大小関係がa(s)<b(s)である場合の回路構成である。
[実施の形態4の回路構成および動作]
(基本構成)
図15は、本発明の実施の形態4にかかる入力フィルタ回路の回路図である。図16は、図15に示す入力フィルタ回路における各部位のパルス信号波形を示すタイミングチャートである。図15の入力フィルタ回路は、図1の入力フィルタ回路に相当する構成として、信号入力端子INと、凸パルスフィルタ回路部410と、凹パルスフィルタ回路部420と、ラッチ回路RCH1と、信号出力端子OUTとを備えている。以下の説明は、実施の形態4にかかる入力フィルタ回路と上述した「実施の形態の前提となる入力フィルタ回路」との相違点を中心に説明し、同様の事項については重複説明を省略ないしは簡略化する。
実施の形態4にかかる凸パルスフィルタ回路部410は、信号入力端子IN側から、「第1凸パルスフィルタ回路部」および「第2凸パルスフィルタ回路部」が直列接続されたものである。
実施の形態4にかかるパルス幅調節回路部は、ラッチ回路RCH2およびインバータINV43から構成されている。ラッチ回路RCH2は、S´端子、R´端子およびQ´端子を備えている。S´端子には、凸パルスフィルタ回路部410の内部における、インバータINV42の出力信号が入力される。R´端子には、ラッチ回路RCH1とインバータINV43を介して電気的に接続している。このような構成により、ラッチ回路RCH2はQ´端子に対してデューティ比調節済のパルス信号を出力する。Q´端子に現れるパルス信号は、第1凸パルスフィルタ回路部の出力するパルス信号の立ち上がりエッジに同期して立ち上がりかつラッチ回路RCH1の出力するパルス信号を反転させた反転パルス信号の立ち上がりエッジに同期して立ち下がる。
図17は、本発明の実施の形態4にかかる入力フィルタ回路の変形例を示す回路図である。上記実施の形態4の前提条件とは逆に、遅延時間の大小関係がa(s)<b(s)である場合の回路構成である。本変形例では、まず、入力フィルタ回路の基本構成として、凸パルスフィルタ回路部460、凹パルスフィルタ回路部450、およびラッチ回路RCH1が含まれている。
本変形例にかかる「パルス幅調節回路部」は、インバータINV45およびラッチ回路RCH2である。ラッチ回路RCH2のS´端子には、ラッチ回路RCH1のQ端子の出力がそのまま入力されている。一方、R´端子には、インバータINV45を介して、第1の遅延回路440dの出力したパルス信号が与えられている。ラッチ回路RCH2のQ´端子から出力するパルス信号は、ラッチ回路RCH1の出力するパルス信号の立ち上がりエッジに同期して立ち上がりかつ前段パルスフィルタ回路部の出力するパルス信号の立下がりエッジに同期して立ち下がる。
[実施の形態5の回路構成および動作]
(基本構成)
図18は、本発明の実施の形態5にかかる入力フィルタ回路の回路図である。図19は、図18に示す入力フィルタ回路における各部位のパルス信号波形を示すタイミングチャートである。図18の入力フィルタ回路は、図1の入力フィルタ回路に相当する構成として、信号入力端子INと、凸パルスフィルタ回路部10と、凹パルスフィルタ回路部20と、ラッチ回路RCH1と、信号出力端子OUTとを備えている。以下の説明は、実施の形態5にかかる入力フィルタ回路と上述した「実施の形態の前提となる入力フィルタ回路」との相違点を中心に説明し、同様の事項については重複説明を省略ないしは簡略化する。
実施の形態5にかかるパルス幅調節回路部550は、図1の入力フィルタ回路と同様の構成を備えており、2つの遅延回路における遅延時間が交換されたものである。より詳細には、パルス幅調節回路部550は、「凸パルス調節回路部」、「凹パルス調節回路部」、および「出力調節回路部」を有するものである。
S´端子に現れるパルス信号は、Q端子から出力されたパルス信号の立ち上がりエッジから第3遅延時間b(s)だけ遅延して立ち上がりかつQ端子から出力されたパルス信号の立下りに同期して立ち下がる。その結果、ラッチ回路RCH2がQ´端子に出力するパルス信号の立ち上がりエッジが、Q端子からのパルス信号の立ち上がりエッジよりもb(s)だけ遅延する。これは、図19の“Q”と“S´”のパルス信号波形を比較してみることで明らかである。
20 凹パルスフィルタ回路部
10d、20d、30d、40d、130d、140d、210d、220d、230d、240d、250d、260d、270d、280d、310d、320d、330d、340d、410d、420d、43,440d、450d、460d、510d、520d、530d、540d 遅延回路
IN 信号入力端子
OUT 信号出力端子
RCH、RCH1、RCH2 ラッチ回路
C1、C2、C3、C4、C13、C14、C21、C22、C23、C24、C25、C26、C27、C28、C31、C32、C33、C34、C41、C42、C43C,44、C45、C46、C51、C52、C53、C54 コンデンサ
MIV11、MIV12、MIV21、MIV22、 MOSインバータ
INV1、INV2、INV3、INV4、INV11,INV12、INV13、INV14、INV21、INV22、INV23、INV24、INV25、INV26、INV31、INV32、INV33、INV34、INV35、INV41、INV42、INV43、INV44、INV45、INV51、INV52、INV53 インバータ
T11、T13、T21、T23、T31、T33、T41、T43、T131、T133、T141、T143、T211、T213、T221、T223、T231、R233、T241、T243、T251、T253、T261、T263、T271、T273T281、T283.T311、T313、T321、T323、T331、T333、T341、T343、T411、T413、T421、T423、T431、T433、T441、T443、T451、T453、T461、T463、T511、T513、T521、T523、T531、T533、T541、T543 PMOSトランジスタ
T12、T14、T22、T24、T32、T34、T42、T44、T132、T134、T142、T144、T212、T214、T222、T224、T232、R234、T242、T244、T252、T254、T262、T264、T272、T273T282、T284、T312、T314、T322、T324、T332、T334、T342、T344、T412、T414、T422、T424、T432、T434、T442、T444、T452、T454、T462、T464、T512、T514、T522、T524、T532、T534、T542、T544 NMOSトランジスタ
Claims (12)
- 信号入力端子と、
前記信号入力端子と電気的に接続し、前記信号入力端子に入力された入力パルス信号の立ち上がりエッジから第1遅延時間だけ遅延して立ち上がりかつ前記入力パルス信号の立下りエッジに同期して立ち下がるパルス信号を出力する凸パルスフィルタ回路部と、
前記凸パルスフィルタ回路部と並列回路を構成するように前記信号入力端子と電気的に接続し、前記入力パルス信号を反転させた反転パルス信号の立ち上がりエッジから前記第1遅延時間と異なる第2遅延時間だけ遅延して立ち上がりかつ前記反転パルス信号の立下りエッジに同期して立ち下がるパルス信号を出力する凹パルスフィルタ回路部と、
前記凸パルスフィルタ回路部および前記凹パルスフィルタ回路部のうち一方の回路部と電気的に接続する第1端子と、前記凸パルスフィルタ回路部および前記凹パルスフィルタ回路部のうち他方の回路部と電気的に接続する第2端子と、を備え、前記第1端子に入力されたパルス信号の立ち上がりエッジに同期して立ち上がりかつ前記第2端子に入力されたパルス信号の立ち上がりエッジに同期して立ち下がる出力パルス信号を生成するラッチ回路部と、
前記ラッチ回路部からの出力信号を出力するための信号出力端子と、
前記信号入力端子に入力される前記入力パルス信号のデューティ比と前記信号出力端子で出力されるパルス信号のデューティ比とが一致するように、前記信号入力端子から前記信号出力端子までの途中でパルス信号のパルス幅を増加又は変更するパルス幅調節手段と、
を備えることを特徴とする入力フィルタ回路。 - 前記パルス幅調節手段は、
前記信号入力端子に入力される前記入力パルス信号のデューティ比と前記信号出力端子で出力されるパルス信号のデューティ比とが一致するように前記第1遅延時間と前記第2遅延時間の差分だけ、前記凸パルスフィルタ回路部および前記凹パルスフィルタ回路部のうち一方の回路部が出力したパルス信号の幅を調節するパルス幅調節回路部を含むことを特徴とする請求項1に記載の入力フィルタ回路。 - 前記パルス幅調節回路部は、
前記一方の回路部の出力したパルス信号を反転させた反転パルス信号の立ち上がりエッジから前記第1遅延時間と前記第2遅延時間の差分だけ遅延して立ち上がりかつ前記一方の回路部の出力したパルス信号の立下りエッジに同期して立ち下がるパルス信号を出力する第1パルス調節回路部と、
前記第1パルス調節回路部の出力したパルス信号を反転させた反転パルス信号の立ち上がりエッジから前記第1遅延時間と前記第2遅延時間の差分だけ遅延して立ち上がりかつ前記第1パルス調節回路部の出力したパルス信号の立下りエッジに同期して立ち下がるパルス信号を出力する第2パルス調節回路部と、
を含むことを特徴とする請求項2に記載の入力フィルタ回路。 - 前記パルス幅調節手段は、
前記信号入力端子に入力される前記入力パルス信号のデューティ比と前記信号出力端子で出力されるパルス信号のデューティ比とが一致するように前記信号入力端子と前記凸パルスフィルタ回路部および前記凹パルスフィルタ回路部からなる並列回路との間のパルス信号のパルス幅を前記第1遅延時間と前記第2遅延時間の差分だけ調節するパルス幅調節回路部と、
を備えることを特徴とする請求項1に記載の入力フィルタ回路。 - 前記パルス幅調節手段は、
前記信号入力端子に入力される前記入力パルス信号のデューティ比と前記信号出力端子で出力されるパルス信号のデューティ比とが一致するように前記凸パルスフィルタ回路部および前記凹パルスフィルタ回路部からなる並列回路と前記信号出力端子との間のパルス信号のパルス幅を前記第1遅延時間と前記第2遅延時間の差分だけ調節するパルス幅調節回路部と、
を備えることを特徴とする請求項1に記載の入力フィルタ回路。 - 前記パルス幅調節回路部が、
前記ラッチ回路部の出力端子と電気的に接続し、前記ラッチ回路部の出力端子からのパルス信号の立ち上がりエッジから第3遅延時間だけ遅延して立ち上がりかつ前記ラッチ回路部の出力端子からのパルス信号の立下りに同期して立ち下がるパルス信号を出力する凸パルス調節回路部と、
前記凸パルス調節回路部と並列に前記ラッチ回路部の出力端子と電気的に接続し、前記ラッチ回路部の出力端子からのパルス信号を反転させた出力反転パルス信号の立ち上がりエッジから前記第3遅延時間と異なる第4遅延時間だけ遅延して立ち上がりかつ前記出力反転パルス信号の立下りに同期して立ち下がるパルス信号を出力する凹パルス調節回路部と、
前記凸パルス調節回路部と電気的に接続する第3入力端子および前記凹パルス調節回路部と電気的に接続する第4入力端子を有し、前記凸パルス調節回路部の出力するパルス信号の立ち上がりエッジに同期して立ち上がりかつ前記凹パルス調節回路部の出力するパルス信号の立ち上がりエッジに同期して立ち下がるパルス信号を、前記信号出力端子に出力する出力調節回路部と、
を含み、
前記第3遅延時間は前記第2遅延時間と等しく、前記第4遅延時間は前記第1遅延時間と等しいことを特徴とする請求項5に記載の入力フィルタ回路。 - 前記パルス幅調節手段は、
前記信号入力端子と電気的に接続し、前記入力パルス信号の立ち上がりエッジから前記第2遅延時間だけ遅延して立ち上がりかつ前記入力パルス信号の立下りに同期して立ち下がるパルス信号を出力する凸パルス調節回路部と、
前記凸パルス調節回路部と電気的に接続する第3入力端子および前記ラッチ回路部と電気的に接続する第4入力端子を有し、前記凸パルス調節回路部の出力するパルス信号の立ち上がりエッジに同期して立ち上がりかつ前記ラッチ回路部の出力するパルス信号を反転させた反転パルス信号の立ち上がりエッジに同期して立ち下がるパルス信号を出力するラッチ調節回路部と、
を含むことを特徴とする請求項1に記載の入力フィルタ回路。 - 前記第2遅延時間は、前記第1遅延時間よりも短い時間であることを特徴とする請求項7に記載の入力フィルタ回路。
- 前記パルス幅調節手段は、
前記信号入力端子と電気的に接続し、前記反転パルス信号の立ち上がりエッジから前記第1遅延時間だけ遅延して立ち上がりかつ前記反転パルス信号の立下りに同期して立ち下がるパルス信号を出力する凹パルス調節回路部と、
前記凹パルス調節回路部と電気的に接続する第3入力端子および前記ラッチ回路部と電気的に接続する第4入力端子を有し、前記凹パルス調節回路部の出力するパルス信号の立ち上がりエッジに同期して立ち上がりかつ前記ラッチ回路部の出力するパルス信号を反転させた反転パルス信号の立ち上がりエッジに同期して立ち下がるパルス信号を出力するラッチ調節回路部と、
を含むことを特徴とする請求項1に記載の入力フィルタ回路。 - 前記第1遅延時間は、前記第2遅延時間よりも短い時間であることを特徴とする請求項9に記載の入力フィルタ回路。
- 前記凸パルスフィルタ回路部が、
前記信号入力端子と電気的に接続し、前記信号入力端子に入力されたパルス信号の立ち上がりエッジから前記第2遅延時間だけ遅延して立ち上がりかつ前記入力パルス信号の立下りエッジに同期して立ち下がるパルス信号を出力する第1凸パルスフィルタ回路部と、
前記第1凸パルスフィルタ回路部が出力したパルス信号の立ち上がりエッジから前記第1遅延時間と前記第2遅延時間の差分だけ遅延して立ち上がりかつ前記第1凸パルスフィルタ回路部が出力したパルス信号の立下りエッジに同期して立ち下がるパルス信号を、前記ラッチ回路部に対して出力する第2凸パルスフィルタ回路部と、
を含み、
前記パルス幅調節手段は、
前記第1凸パルスフィルタ回路部と電気的に接続する第3入力端子および前記ラッチ回路部とインバータを介して電気的に接続する第4入力端子を有し、前記第1凸パルスフィルタ回路部の出力するパルス信号の立ち上がりエッジに同期して立ち上がりかつ前記ラッチ回路部の出力するパルス信号を反転させた反転パルス信号の立ち上がりエッジに同期して立ち下がるパルス信号を出力する第2ラッチ回路部を、含むことを特徴とする請求項1に記載の入力フィルタ回路。 - 前記凹パルスフィルタ回路部が、
前記信号入力端子と電気的に接続し、前記信号入力端子に入力されたパルス信号の立ち上がりエッジに同期して立ち上がりかつ前記入力パルス信号の立下りエッジから前記第1遅延時間だけ遅延して立ち下がるパルス信号を出力する前段パルスフィルタ回路部と、
前記前段パルスフィルタ回路部が出力したパルス信号を反転させた反転パルス信号の立ち上がりエッジから前記第1遅延時間と前記第2遅延時間の差分だけ遅延して立ち上がりかつ前記反転パルス信号の立下りエッジに同期して立ち下がるパルス信号を、前記ラッチ回路部に対して出力する後段パルスフィルタ回路部と、
を含み、
前記パルス幅調節手段は、
前記ラッチ回路部と電気的に接続する第3入力端子および前記前段パルスフィルタ回路部と電気的に接続する第4入力端子を有し、前記ラッチ回路部の出力するパルス信号の立ち上がりエッジに同期して立ち上がりかつ前記前段パルスフィルタ回路部の出力するパルス信号の立下りエッジに同期して立ち下がるパルス信号を出力する第2ラッチ回路部を、含むことを特徴とする請求項1に記載の入力フィルタ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012185110A JP5861596B2 (ja) | 2012-08-24 | 2012-08-24 | 入力フィルタ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012185110A JP5861596B2 (ja) | 2012-08-24 | 2012-08-24 | 入力フィルタ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014045246A true JP2014045246A (ja) | 2014-03-13 |
JP5861596B2 JP5861596B2 (ja) | 2016-02-16 |
Family
ID=50396245
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012185110A Active JP5861596B2 (ja) | 2012-08-24 | 2012-08-24 | 入力フィルタ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5861596B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113228510A (zh) * | 2018-12-27 | 2021-08-06 | ams国际有限公司 | 用于从信号中去除干扰的滤波器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01115213A (ja) * | 1987-10-28 | 1989-05-08 | Nec Ic Microcomput Syst Ltd | ノイズ除去回路 |
JPH0795022A (ja) * | 1993-09-22 | 1995-04-07 | Toshiba Corp | 遅延回路 |
JP2001119278A (ja) * | 1999-10-18 | 2001-04-27 | Nec Corp | ノイズ除去回路 |
JP2004236279A (ja) * | 2002-12-02 | 2004-08-19 | Tektronix Internatl Sales Gmbh | ジッタ付加回路及び方法並びにパルス列生成回路及び方法 |
-
2012
- 2012-08-24 JP JP2012185110A patent/JP5861596B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01115213A (ja) * | 1987-10-28 | 1989-05-08 | Nec Ic Microcomput Syst Ltd | ノイズ除去回路 |
JPH0795022A (ja) * | 1993-09-22 | 1995-04-07 | Toshiba Corp | 遅延回路 |
JP2001119278A (ja) * | 1999-10-18 | 2001-04-27 | Nec Corp | ノイズ除去回路 |
JP2004236279A (ja) * | 2002-12-02 | 2004-08-19 | Tektronix Internatl Sales Gmbh | ジッタ付加回路及び方法並びにパルス列生成回路及び方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113228510A (zh) * | 2018-12-27 | 2021-08-06 | ams国际有限公司 | 用于从信号中去除干扰的滤波器 |
Also Published As
Publication number | Publication date |
---|---|
JP5861596B2 (ja) | 2016-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6977605B2 (en) | Dummy delay line based DLL and method for clocking in pipeline ADC | |
KR20040010215A (ko) | 버퍼 회로, 버퍼 트리 및 반도체 장치 | |
US20040080351A1 (en) | Flip-flop circuit | |
KR19980032782A (ko) | 신호 입력 회로 | |
JP2915625B2 (ja) | データ出力回路 | |
US6313674B1 (en) | Synchronizing circuit for generating internal signal synchronized to external signal | |
JPH11298305A (ja) | パルス発生回路及びパルス発生方法 | |
JP5861596B2 (ja) | 入力フィルタ回路 | |
JPH0738410A (ja) | 出力バッファ回路 | |
JP2007067819A (ja) | 遅延調整回路及び該回路を備えた同期型半導体装置 | |
US7142037B2 (en) | Switched capacitor mutual charging system and method | |
KR100416378B1 (ko) | 위상 분할 회로 | |
JP4871636B2 (ja) | 波形幅調整回路 | |
JP2008109608A (ja) | フリップフロップ回路 | |
KR100678458B1 (ko) | 레벨 쉬프트 회로 및 이의 동작 방법 | |
CA2572462A1 (en) | Dynamic-to-static logic converter | |
JP2009055470A (ja) | ノイズ除去回路 | |
KR0140126B1 (ko) | 고주파 동작용 데이타 출력버퍼 | |
KR100367743B1 (ko) | 지연회로 | |
KR100295677B1 (ko) | 전압 승압 회로 | |
JPH08163106A (ja) | データ転送装置 | |
JP6690950B2 (ja) | Cmos出力バッファ回路 | |
KR100468709B1 (ko) | 차동클럭신호를이용한클럭동기지연회로 | |
KR100290960B1 (ko) | 클럭노이즈를제거하기위한글리치필터회로 | |
US20070052447A1 (en) | CMOS buffer circuits and integrated circuits using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150714 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5861596 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |