JP2014030459A5 - - Google Patents

Description

本発明に係る遊技台は、マイクロプロセッサを備えた遊技台であって、前記遊技台は、ぱちんこ機またはスロットマシンであり、前記マイクロプロセッサは、ＣＰＵを少なくとも内蔵するプロセッサであり、前記マイクロプロセッサは、ＲＯＭを少なくとも内蔵するプロセッサであり、前記ＣＰＵは、第一のジャンプ命令を受け付けた場合に、第一のジャンプ先アドレスに記憶されている命令を、該第一のジャンプ命令の次に受け付ける動作を実行可能であり、前記ＣＰＵは、第二のジャンプ命令を受け付けた場合に、第二のジャンプ先アドレスに記憶されている命令を、該第二のジャンプ命令の次に受け付ける動作を実行可能であり、前記ＲＯＭは、第一の命令コードが少なくとも記憶されており、前記ＲＯＭは、第二の命令コードが少なくとも記憶されており、前記第一の命令コードは、前記第一のジャンプ命令を示す１バイトの命令コードであり、前記第二の命令コードは、前記第二のジャンプ命令を示す１バイトの命令コードであり、前記第一の命令コードは、３ビットの第一の識別情報を少なくとも含む命令コードであり、前記第二の命令コードは、３ビットの第二の識別情報を少なくとも含む命令コードであり、前記第一のジャンプ先アドレスは、前記第一の識別情報の８倍の値であり、前記第二のジャンプ先アドレスは、前記第二の識別情報の８倍の値とは異なる値であり、前記第二のジャンプ先アドレスは、３ビットで示すことが可能な最大値を１だけ超えた値の８倍の値であり、前記第二のジャンプ先アドレスは、前記第一のジャンプ先アドレスよりも大きく、前記第二の命令コードは、前記第一の命令コードよりも小さく、前記第一の命令コードの上位２ビットは、前記第二の命令コードの上位２ビットと同一の値であり、前記第一の命令コードの下位３ビットは、前記第二の命令コードの下位３ビットと同一の値である、ことを特徴とする遊技台である。

以上説明したように、本発明の遊技台（例えば、ぱちんこ機１００）は、マイクロプロセッサ（例えば、マイクロプロセッサ３０００）を備えた遊技台であって、前記遊技台は、ぱちんこ機またはスロットマシンであり、前記マイクロプロセッサは、ＣＰＵ（例えば、ＣＰＵ３０４）を少なくとも内蔵するプロセッサであり、前記マイクロプロセッサは、ＲＯＭ（例えば、ＲＯＭ３０６）を少なくとも内蔵するプロセッサであり、前記ＣＰＵは、第一のジャンプ命令（例えば、図１３５に示す、アドレス０００８Ｈ、００１０Ｈ、００１８Ｈ、００２０Ｈ、００２８Ｈ、００３０Ｈ、００３８ＨにジャンプするＲＳＴ命令）を受け付けた場合に、第一のジャンプ先アドレス（例えば、図１３５に示すアドレス０００８Ｈ、００１０Ｈ、００１８Ｈ、００２０Ｈ、００２８Ｈ、００３０Ｈ、００３８Ｈ）に記憶されている命令を、該第一のジャンプ命令の次に受け付ける動作を実行可能であり、前記ＣＰＵは、第二のジャンプ命令（例えば、図１３５に示す、アドレス００４０ＨにジャンプするＲＳＴ命令）を受け付けた場合に、第二のジャンプ先アドレス(例えば、アドレス００４０Ｈ)に記憶されている命令を、該第二のジャンプ命令の次に受け付ける動作を実行可能であり、前記ＲＯＭは、第一の命令コード（例えば、図１３５のＲＳＴ命令の命令データ）が少なくとも記憶されており、前記ＲＯＭは、第二の命令コード（例えば、図１３５のＲＳＴ命令の命令データ）が少なくとも記憶されており、前記第一の命令コードは、前記第一のジャンプ命令を示す１バイトの命令コードであり、前記第二の命令コードは、前記第二のジャンプ命令を示す１バイトの命令コードであり、前記第一の命令コードは、３ビットの第一の識別情報（例えば、図１３５のＲＳＴ命令の命令データのビット５〜３の３ビット（太線で囲まれた部分））を少なくとも含む命令コードであり、前記第二の命令コードは、３ビットの第二の識別情報（例えば、図１３５のＲＳＴ命令の命令データのビット５〜３の３ビット（太線で囲まれた部分））を少なくとも含む命令コードであり、前記第一のジャンプ先アドレスは、前記第一の識別情報の８倍の値であり、前記第二のジャンプ先アドレスは、前記第二の識別情報の８倍の値とは異なる値であり、前記第二のジャンプ先アドレスは、３ビットで示すことが可能な最大値を１だけ超えた値の８倍の値であり、前記第二のジャンプ先アドレスは、前記第一のジャンプ先アドレスよりも大きく、前記第二の命令コードは、前記第一の命令コードよりも小さく、前記第一の命令コードの上位２ビット（例えば、図１３５のＲＳＴ命令の命令データのビット７，６（１１Ｂ））は、前記第二の命令コードの上位２ビット（例えば、図１３５のＲＳＴ命令の命令データのビット７，６（１１Ｂ））と同一の値であり、前記第一の命令コードの下位３ビット（例えば、図１３５のＲＳＴ命令の命令データのビット２〜０（１１１Ｂ））は、前記第二の命令コードの下位３ビット（例えば、図１３５のＲＳＴ命令の命令データのビット２〜０（１１１Ｂ））と同一の値である、ことを特徴とする遊技台である。
このような構成によれば、第一の命令コードと第二の命令コードは、上位２ビットおよび下位３ビットが同一（すなわち、オペコードが同一）であるジャンプ命令であっても、当該ジャンプ命令に含まれる識別情報と、当該識別情報に基づくジャンプ先アドレスとの関係に不規則性を持たせることができる場合がある。このため、たとえ識別情報を把握することができたとしても、識別情報とジャンプ先アドレスの関係性が一部異なるため、ジャンプ先アドレスを特定することが極めて困難で、不正にプログラムを解析したり改造したりする不正行為を確実に防止することができる場合がある。また、ジャンプ命令によって第一、第二のジャンプアドレス以外のアドレスにジャンプすることを禁止できるため（ジャンプ先アドレスの種類を限定することができるため）、制御プログラムの実行中に予期しないアドレスにジャンプするなどの不具合を未然に防止することができ、安定した遊技制御を行うことができる場合がある。
また、前記第一の識別情報は、１から７のいずれかの値であり、前記第二の識別情報は、０であり、前記ＣＰＵは、７種類の前記第一のジャンプ命令を受け付け可能であり、前記ＣＰＵは、１種類の前記第二のジャンプ命令を受け付け可能であり、前記７種類の第一のジャンプ命令のそれぞれは、前記第一の識別情報が異なる命令であり、前記７種類の第一のジャンプ命令のそれぞれは、７種類の前記第一の命令コード（以下、「７種類の第一の命令コード」という。）のうちのいずれかの命令コードによって示される命令であり、前記第一の命令コードは、３ビットの第一のコード（図１３５のＲＳＴ命令の命令データのビット５〜３の３ビット（太線で囲まれた部分））および５ビットの第二のコード（ＲＳＴ命令の命令データのビット７〜６、２〜０の５ビット）から構成される命令コードであり、前記第一のコードは、前記第一の識別情報であり、前記第二のコードは、前記第一のコード以外の５ビットで構成されたコードであり、前記第二の命令コードは、３ビットの第三のコードおよび５ビットの第四のコードから構成される命令コードであり、前記第三のコードは、前記第二の識別情報であり、前記第四のコードは、前記第三のコード以外の５ビットで構成されたコードであり、前記７種類の第一の命令コードのそれぞれは、前記第四のコードと同じ値である前記第二のコードを含む命令コードであってもよい。
また、前記第二のジャンプ先アドレスは、前記第一の識別情報の最大値である７を１だけ超えた値である８の８倍の値である６４であってもよい。
また、前記ＣＰＵは、前記第一のジャンプ命令および前記第二のジャンプ命令とは異なるジャンプ命令（例えば、ＪＣＰＴ命令、ＪＴＴ命令、ＪＢＩＴＴ命令）を受け付けることも可能であってもよい。
また、請求項１に記載の「第一のジャンプ命令を受け付けた場合」とは、「前記ＣＰＵが前記第一の命令コードを読み込んだ場合」のことであり、請求項１に記載の「第二のジャンプ命令を受け付けた場合」とは、「前記ＣＰＵが前記第二の命令コードを読み込んだ場合」のことであってもよい。
また、主制御手段（例えば、主制御部３００）と、払出制御手段（例えば、払出制御部６００）と、を備え、前記主制御手段は、前記払出制御手段に対して少なくともコマンド信号を少なくとも送信可能であり、前記マイクロプロセッサは、前記主制御手段および前記払出制御手段のうちの少なくとも一方に設けられている、ものであってもよい。
また、前記払出制御手段は、前記主制御手段に対して少なくともコマンド信号を少なくとも送信可能であってもよい。
また、前記ＲＯＭは、前記７種類の第一の命令コードのうちの一種類以上の第一の命令コードが少なくとも記憶されている、ものであってもよい。
上記実施形態に基づく本発明は以下のように記述することもできる。
＜付記Ａ＞
＜付記Ａ１＞
ＣＰＵと、

Claims (8)

1. マイクロプロセッサを備えた遊技台であって、
   前記遊技台は、ぱちんこ機またはスロットマシンであり、
   前記マイクロプロセッサは、ＣＰＵを少なくとも内蔵するプロセッサであり、
   前記マイクロプロセッサは、ＲＯＭを少なくとも内蔵するプロセッサであり、
   前記ＣＰＵは、第一のジャンプ命令を受け付けた場合に、第一のジャンプ先アドレスに記憶されている命令を、該第一のジャンプ命令の次に受け付ける動作を実行可能であり、
   前記ＣＰＵは、第二のジャンプ命令を受け付けた場合に、第二のジャンプ先アドレスに記憶されている命令を、該第二のジャンプ命令の次に受け付ける動作を実行可能であり、
   前記ＲＯＭは、第一の命令コードが少なくとも記憶されており、
   前記ＲＯＭは、第二の命令コードが少なくとも記憶されており、
   前記第一の命令コードは、前記第一のジャンプ命令を示す１バイトの命令コードであり、
   前記第二の命令コードは、前記第二のジャンプ命令を示す１バイトの命令コードであり、
   前記第一の命令コードは、３ビットの第一の識別情報を少なくとも含む命令コードであり、
   前記第二の命令コードは、３ビットの第二の識別情報を少なくとも含む命令コードであり、
   前記第一のジャンプ先アドレスは、前記第一の識別情報の８倍の値であり、
   前記第二のジャンプ先アドレスは、前記第二の識別情報の８倍の値とは異なる値であり、
   前記第二のジャンプ先アドレスは、３ビットで示すことが可能な最大値を１だけ超えた値の８倍の値であり、
   前記第二のジャンプ先アドレスは、前記第一のジャンプ先アドレスよりも大きく、
   前記第二の命令コードは、前記第一の命令コードよりも小さく、
   前記第一の命令コードの上位２ビットは、前記第二の命令コードの上位２ビットと同一の値であり、
   前記第一の命令コードの下位３ビットは、前記第二の命令コードの下位３ビットと同一の値である、
   ことを特徴とする遊技台。
2. 請求項１に記載の遊技台であって、
   前記第一の識別情報は、１から７のいずれかの値であり、
   前記第二の識別情報は、０であり、
   前記ＣＰＵは、７種類の前記第一のジャンプ命令を受け付け可能であり、
   前記ＣＰＵは、１種類の前記第二のジャンプ命令を受け付け可能であり、
   前記７種類の第一のジャンプ命令のそれぞれは、前記第一の識別情報が異なる命令であり、
   前記７種類の第一のジャンプ命令のそれぞれは、７種類の前記第一の命令コード（以下、「７種類の第一の命令コード」という。）のうちのいずれかの命令コードによって示される命令であり、
   前記第一の命令コードは、３ビットの第一のコードおよび５ビットの第二のコードから構成される命令コードであり、
   前記第一のコードは、前記第一の識別情報であり、
   前記第二のコードは、前記第一のコード以外の５ビットで構成されたコードであり、
   前記第二の命令コードは、３ビットの第三のコードおよび５ビットの第四のコードから構成される命令コードであり、
   前記第三のコードは、前記第二の識別情報であり、
   前記第四のコードは、前記第三のコード以外の５ビットで構成されたコードであり、
   前記７種類の第一の命令コードのそれぞれは、前記第四のコードと同じ値である前記第二のコードを含む命令コードである、
   ことを特徴とする遊技台。
3. 請求項１または２に記載の遊技台であって、
   前記第二のジャンプ先アドレスは、前記第一の識別情報の最大値である７を１だけ超えた値である８の８倍の値である６４である、
   ことを特徴とする遊技台。
4. 請求項１乃至３のいずれか一項に記載の遊技台であって、
   前記ＣＰＵは、前記第一のジャンプ命令および前記第二のジャンプ命令とは異なるジャンプ命令を受け付けることも可能である、
   ことを特徴とする遊技台。
5. 請求項１乃至４のいずれか一項に記載の遊技台であって、
   請求項１に記載の「第一のジャンプ命令を受け付けた場合」とは、「前記ＣＰＵが前記第一の命令コードを読み込んだ場合」のことであり、
   請求項１に記載の「第二のジャンプ命令を受け付けた場合」とは、「前記ＣＰＵが前記第二の命令コードを読み込んだ場合」のことである、
   ことを特徴とする遊技台。
6. 請求項１乃至請求項５のいずれか一項に記載の遊技台であって、
   主制御手段と、
   払出制御手段と、を備え、
   前記主制御手段は、前記払出制御手段に対して少なくともコマンド信号を少なくとも送信可能であり、
   前記マイクロプロセッサは、前記主制御手段および前記払出制御手段のうちの少なくとも一方に設けられている、
   ことを特徴とする遊技台。
7. 請求項６に記載の遊技台であって、
   前記払出制御手段は、前記主制御手段に対して少なくともコマンド信号を少なくとも送信可能である、
   ことを特徴とする遊技台。
8. 請求項１乃至請求項７のいずれか一項に記載の遊技台であって、
   前記ＲＯＭは、前記７種類の第一の命令コードのうちの一種類以上の第一の命令コードが少なくとも記憶されている、
   ことを特徴とする遊技台。