JP2014021267A - 液晶表示装置 - Google Patents

Abstract

【課題】平面ベタで形成された画素電極の上に層間絶縁膜介してコモン電極を形成したＩＰＳ方式の液晶表示装置において、画面を斜め方向から見た場合の混色を軽減する。
【解決手段】ＴＦＴ基板側のコモン電極１１０と、対向基板側のオーバーコート膜２０３との間に液晶層３００が形成されている。青画素（Ｂ）と赤画素（Ｒ）との間の画素間コモン電極１０１１の厚さは、画素内のコモン電極１１０の厚さよりも大きい。点灯している青画素（Ｂ）を通過して赤画素（Ｒ）を通過する光は、青画素（Ｂ）と赤画素（Ｒ）の境界を含む領域に形成された厚さの厚いコモン電極１０１１を通過するので、透過率が低下し、青に対する赤の混色の度合いを低下させることが出来る。一方、画素間コモン電極１１０１に対応する対向基板にはブラックマトリクス２０２が形成されているので、正面輝度の低下は防止することが出来る。
【選択図】図１

Description

本発明は表示装置に係り、特に視野角特性が優れ、かつ、斜めから見ても混色の少ない横電界方式の液晶表示装置に関する。

液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して、ＴＦＴ基板の画素電極と対応する場所にカラーフィルタ等が形成された対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。

液晶表示装置はフラットで軽量であることから、色々な分野で用途が広がっている。携帯電話やＤＳＣ（Ｄｉｇｉｔａｌ Ｓｔｉｌｌ Ｃａｍｅｒａ）等には、小型の液晶表示装置が広く使用されている。液晶表示装置では視野角特性が問題である。視野角特性は、画面を正面から見た場合と、斜め方向から見た場合に、輝度が変化したり、色度が変化したりする現象である。視野角特性は、液晶分子を水平方向の電界によって動作させるＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式が優れた特性を有している。

ＩＰＳ方式も種々存在するが、例えば、コモン電極または画素電極を平面ベタで形成し、その上に、絶縁膜を挟んで櫛歯状の画素電極またはコモン電極を配置し、画素電極とコモン電極の間に発生する電界によって液晶分子を回転させる方式、いわゆるＩＰＳ−ＰＲＯ方式が比較的、透過率を大きくすることが出来るので、現在主流となっている。

「特許文献１」には、コモン電極を平面ベタで形成し、その上に絶縁膜を挟んで櫛歯状の画素電極を配置する構成において、液晶表示パネルの透過率を向上させる構成が記載されている。「特許文献２」には、画素電極を平面ベタで形成し、その上に絶縁膜を挟んで櫛歯状のコモン電極を記載した構成において、映像信号線とコモン電極との容量を小さくするために、映像信号線の上方に凸状の有機膜を形成する構成が記載されている。

特開２０１１−１２８５０８号公報 特開２００７−３４２１８号公報

画素ピッチが小さくなると、画面を斜めから見た場合に、隣りの画素の一部が見えるために、混色を生ずるという問題が生ずる。画素ピッチが大きいときは、混色は目立たないが、高精細になって画素ピッチが小さくなると混色の問題が顕著になる。

ＩＰＳ―ＰＲＯ方式においても、平面ベタで画素電極を形成し、その上を層間絶縁膜で覆い、その上に櫛歯状のコモン電極を配置する構成は、画素電極とＴＦＴのソース電極を接続するスルーホールの径を小さくできること、スルーホールの近傍あるいはスルーホールの中にまで、有効領域を形成すること等が可能なので、透過率が優れている。これをコモントップのＩＰＳと称するが、本発明は、このコモントップのＩＰＳにおいて、混色の問題を対策する構成を与えるものである。

図１５は、ＩＰＳ方式の液晶表示装置における、ＴＦＴ基板の一部断面図である。図１５は、有機パッシベーション膜１０９の上に平面ベタで矩形状に画素電極１１２を形成し、その上に層間絶縁膜１１１を形成し、その上にスリット１１０２を有するコモン電極１１０を配置した構成である。図１５において、画素電極１１２に映像信号が加わると、コモン電極１１０と画素電極１１２との間に発生する電気力線によって、コモン電極１１０の上方に位置する液晶分子が回転し、液晶層を透過する光の量を制御することによって画像が形成される。

図１６は、図１５を上が側から見た平面図である。図１６においては、最上層のコモン電極１１０のみが記載されている。コモン電極１１０の下には、平面ベタの画素電極が形成されているが、図面が複雑化するのを避けるために図１６においては、画素電極は省略されている。

図１６において、図示しない画素電極に電圧が印加されると、コモン電極１１０の表面から液晶層側に電気力線が発生し、この電気力線は、スリット１１０２を通して下層の画素電極に向かう。この電気力線によって液晶が回転し、液晶層の透過率が制御される。

図１７はこのようなＩＰＳ構造において、混色が発生するメカニズムを記載した断面模式図である。図１７において、ＴＦＴ基板側の層間絶縁膜１１１の上にコモン電極１１０が形成されている。コモン電極は画素内のコモン電極１１０と画素と画素の間の画素間コモン電極１１０１とから構成されており、いずれも透明電極であるＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）によって形成されている。画素間コモン電極１１０１の幅は、画素内のコモン電極１１０の幅よりも大きい。

対向基板側には、ブラックマトリクス２０２、カラーフィルタ２０１、オーバーコート膜２０３が順に形成されている。ＴＦＴ基板側のコモン電極１１０と対向基板側のオーバーコート膜２０３との間に液晶層３００が挟持されている。図１７において、青画素（Ｂ）を点灯させたと仮定する。この画面を斜め方向から見ると、青カラーフィルタ２０１Ｂを通った光のみでなく、赤カラーフィルタ２０１Ｒを通った光も視認される。そうすると、青の色純度は劣化し、赤みがかった青、すなわち、マゼンダが観測される。なお、混色は、画面を見る角度によって異なるが、本明細書では、法線に対する角度θを６０度とした場合を評価している。

図１７は、青と赤を例にとって説明したが、他の色間の混色も同様である。本発明は、図１７に示すような混色の度合いを軽減し、斜めから見ても高い色純度を維持することが出来る液晶表示装置を実現することである。
コモン電極トップ方式のもう一つの問題点は、コモン電極１１０は画面全体にわたって、共通して形成され、電圧は、画面の外から供給されるので、コモン電極１１０の抵抗が高い場合は、この影響によって、スメアやフリッカが発生する場合があることである。本発明のもう一つの課題は、コモン電極トップ方式におけるスメアやフリッカを防止することである。

本発明は上記問題を克服するものであり、簡単にいうと、画素間コモン電極の膜厚を大きくすることによって、画素間を透過する光の量を小さくし、混色の原因となる他のカラーフィルタを通過する光の量を低下させることである。また、画素間コモン電極の厚さを大きくしても、透過率には大きな影響がないので、画面の輝度の減少は抑えることが出来る。さらに、画素間コモン電極の厚さを大きくするので、コモン電極の抵抗が大きいことに起因するスメアやフリッカを防止することが出来る。具体的な手段は次のとおりである。

（１）平面ベタで形成された画素電極の上に層間絶縁膜が形成され、前記層間絶縁膜の上にスリットを有するコモン電極が形成された画素がマトリクス状に形成されたＴＦＴ基板と、ブラックマトリクスが形成された対向基板との間に液晶層が挟持された液晶表示装置であって、前記コモン電極は前記画素内に形成された第１のコモン電極と前記画素と画素の境界を含む領域に形成された第２のコモン電極によって構成され、前記第２のコモン電極の厚さは、前記第１のコモン電極の厚さよりも大きいことを特徴とする液晶表示装置。

（２）平面ベタで形成された画素電極の上に層間絶縁膜が形成され、前記層間絶縁膜の上にスリットを有するコモン電極が形成された赤画素（Ｒ）と緑画素（Ｇ）と青画素（Ｂ）が並んで配置したＴＦＴ基板と、前記赤画素（Ｒ）、緑画素（Ｇ）、青画素（Ｂ）に対応して赤カラーフィルタ、緑カラーフィルタ、青カラーフィルタが形成され、各カラーフィルタ間にブラックマトリクスが形成された対向基板との間に液晶層が挟持された液晶表示装置であって、前記コモン電極は第１のコモン電極と前記第１のコモン電極よりも厚さの厚い第２のコモン電極によって構成され、前記赤画素（Ｒ）、緑画素（Ｇ）、青画素（Ｂ）内には、第１のコモン電極が形成され、前記赤画素（Ｒ）と前記緑画素（Ｇ）の境界を含む領域および前記緑画素（Ｇ）と前記青画素（Ｂ）の境界を含む領域には、第１のコモン電極が形成され、前記赤画素（Ｒ）と前記青画素（Ｂ）の境界を含む領域には第２のコモン電極が形成されていることを特徴とする液晶表示装置。

本発明によれば、コモン電極トップのＩＰＳ方式の液晶表示装置において、画素間コモン電極の厚さを画素内のコモン電極の厚さよりも大きくするので、画面を斜め方向から視た場合の色純度の劣化防止と画質の低下を防止することが出来る。また、画素間コモン電極に対応する対向基板にはブラックマトリクスが形成されているので、画面を正面から視た場合の輝度の変化は小さい。

また、画素間コモン電極の膜厚が大きいので、コモン電極全体としてのシート抵抗を小さくできるため、コモン電極の抵抗に起因するスメアやフリッカを防止することが出来る。

本発明の原理を示す断面模式図である。 本発明が適用されるコモントップ方式のＩＰＳ液晶表示装置の断面図である。 本発明が適用されるコモントップ方式のＩＰＳ液晶表示装置におけるコモン電極の平面図である。 実施例１の画素部の断面模式図である。 本発明を実現するプロセスの例を示す断面図である。 画素間コモン電極の厚さを大きくした場合の透過率の変化を示すグラフである。 本発明における混色率を改善する構成を示す断面図である。 製品Ａに本発明を適用した場合の混色率の向上を示すグラフである。 製品Ａに本発明を適用した場合の表示モード効率の変化を示すグラフである。 製品Ｂに本発明を適用した場合の混色率の向上を示すグラフである。 製品Ｂに本発明を適用した場合の表示モード効率の変化を示すグラフである。 実施例２の画素構成を示す断面図である。 実施例３のコモン電極の平面図である。 実施例３の画素構成を示す断面図である。 従来例を示す断面図である。 従来例におけるコモン電極の平面図である。 従来例における混色を示す断面図である。

以下に実施例を用いて本発明を詳細に説明する。

図１は、本発明において、混色を低下させることが出来る原理を記載した断面図である。図１の構成は、先に説明した図１７の構成とは、コモン電極１１０のうち、画素間コモン電極１１０１の厚さが従来よりも大きいことに特徴がある。図１において、画素内のコモン電極１１０の厚さｔ１は０．１μｍであるのに対し、画素間コモン電極１１０１の厚さｔ２は、１μｍである。画素間コモン電極１１０１に対応する位置の対向基板にはブラックマトリクス２０２が形成されており、画素間コモン電極１１０１の厚さを大きくしても、正面輝度には大きな影響は出ない。

画素間コモン電極１１０１の厚さは、実用範囲として、０．５μｍから３μｍ程度とすることが出来る。つまり、画素内のコモン電極１１０１の厚さに対して５倍から３０倍の範囲である。この範囲であれば、混色に対して大きな効果がある一方、正面輝度に対しては大きな影響は出ない。画素間コモン電極１１０１の膜厚と混色の関係は、後で詳述する。なお、混色は、画面を見る角度によって異なるが、本明細書では、図１における法線に対する角度θを６０度とした場合で評価している。

さらに、このように、画素間コモン電極１１０１の膜厚を大きくすることによって、コモン電極１１０全体の抵抗を小さくすること出来、コモン電極１１０の抵抗が大きいことに起因する画面のスメア、フリッカ等を防止することが出来る。

図２は、本発明が適用されるコモントップのＩＰＳ方式の液晶表示装置の断面図である。図２におけるＴＦＴは、いわゆるトップゲートタイプのＴＦＴであり、使用される半導体としては、ＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｉ−Ｓｉ）が使用されている。一方、ａ−Ｓｉ半導体を使用した場合は、いわゆるボトムゲート方式のＴＦＴが多く用いられる。以後の説明では、トップゲート方式のＴＦＴを用いた場合を例にして説明するが、ボトムゲート方式のＴＦＴを用いた場合についても、本発明を適用することが出来る。

図２において、ガラス基板１００の上にＳｉＮからなる第１下地膜１０１およびＳｉＯ_２からなる第２下地膜１０２がＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって形成される。第１下地膜１０１および第２下地膜１０２の役割はガラス基板１００からの不純物が半導体層１０３を汚染することを防止することである。

第２下地膜１０２の上には半導体層１０３が形成される。この半導体層１０３は第２下地膜１０２に上にＣＶＤによってａ−Ｓｉ膜を形成し、これをレーザアニールすることによってｐｏｌｙ−Ｓｉ膜に変換したものである。このｐｏｌｙ−Ｓｉ膜をフォトリソグラフィによってパターニングする。

半導体膜１０３の上にはゲート絶縁膜１０４が形成される。このゲート絶縁膜１０４はＴＥＯＳ（テトラエトキシシラン）によるＳｉＯ_２膜である。この膜もＣＶＤによって形成される。その上にゲート電極１０５が形成される。ゲート電極１０５は走査信号線と同層で、同時に形成される。ゲート電極１０５は例えば、ＭｏＷ膜によって形成される。ゲート配線１０５の抵抗を小さくする必要があるときはＡｌ合金が使用される。

ゲート電極１０５はフォトリソグラフィによってパターニングされるが、このパターニングの際に、イオンインプランテーションによって、リンあるいはボロン等の不純物をｐｏｌｙ−Ｓｉ層にドープしてｐｏｌｙ−Ｓｉ層にソースＳあるいはドレインＤを形成する。また、ゲート電極１０５のパターニングの際のフォトレジストを利用して、ｐｏｌｙ−Ｓｉ層のチャネル層と、ソースＳあるいはドレインＤとの間にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）層を形成する。

その後、ゲート電極１０５あるいはゲート配線を覆って層間絶縁膜１０６をＳｉＯ_２によって形成する。第１層間絶縁膜１０６はゲート配線１０５とソース電極１０７を絶縁するためである。第１層間絶縁膜１０６およびゲート絶縁膜１０４には、半導体層１０３のソース部Ｓをソース電極１０７と接続するためのスルーホール１２０が形成される。第１層間絶縁膜１０６とゲート絶縁膜１０４にスルーホール１２０を形成するためのフォトリソグラフィは同時に行われる。

第１層間絶縁膜１０６の上にソース電極１０７が形成される。ソース電極１０７は、スルーホール１２０を介して画素電極１１２と接続する。図１においては、ソース電極１０７は広く形成され、ＴＦＴを覆う形となっている。一方、ＴＦＴのドレインＤは、図示しない部分においてドレイン電極と接続している。

ソース電極１０７、ドレイン電極および映像信号線は、同層で、同時に形成される。ソース電極１０７、ドレイン電極および映像信号線（以後ソース電極１０７で代表させる）は、抵抗を小さくするために、例えば、ＡｌＳｉ合金が使用される。ＡｌＳｉ合金はヒロックを発生したり、Ａｌが他の層に拡散したりするので、例えば、図示しないＭｏＷによるバリア層、およびキャップ層によってＡｌＳｉをサンドイッチする構造がとられている。

ソース電極１０７を覆って無機パッシベーション膜（絶縁膜）１０８が被覆され、ＴＦＴ全体を保護する。無機パッシベーション膜１０８は第１下地膜１０１と同様にＣＶＤによって形成される。無機パッシベーション膜１０８を覆って有機パッシベーション膜１０９が形成される。有機パッシベーション膜１０９は感光性のアクリル樹脂で形成される。有機パッシベーション膜１０９は、アクリル樹脂の他、シリコーン樹脂、エポキシ樹脂、ポリイミド樹脂等でも形成することが出来る。有機パッシベーション膜１０９は平坦化膜としての役割を持っているので、厚く形成される。有機パッシベーション膜１０９の膜厚は１〜４μｍであるが、多くの場合は２μｍ程度である。

画素電極１１０とソース電極１０７との導通を取るために、無機パッシベーション膜１０８および有機パッシベーション膜１０９にスルーホール１３０が形成される。有機パッシベーション膜１０９は感光性の樹脂を使用している。感光性の樹脂を塗付後、この樹脂を露光すると、光が当たった部分のみが特定の現像液に溶解する。すなわち、感光性樹脂を用いることによって、フォトレジストの形成を省略することが出来る。有機パッシベーション膜１０９にスルーホール１３０を形成したあと、２３０℃程度で有機パッシベーション膜を焼成することによって有機パッシベーション膜１０９が完成する。

有機パッシベーション膜１０９をレジストとしてエッチングすることにより無機パッシベーション膜１０８にスルーホールを形成する。こうして、ソース電極１０７と画素電極１１０を導通するためのスルーホール１３０が形成される。パターニングされた有機パッシベーション膜１０９をレジストとして無機パッシベーション膜１０８をエッチングするので、新たなマスクを使用する必要はなく、フォトリソグラフィ工程は１工程で済む。有機パッシベーション膜１０９は厚いので、スルーホール１３０の上側と下側では、孔の大きさが異なる。

このようにして形成された有機パッシベーション膜１０９の上面は平坦となっている。有機パッシベーション膜１０９の上にアモルファスＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）をスパッタリングによって被着し、フォトレジストによって、パターニングした後、蓚酸でエッチングし、画素電極１１２のパターニングを行う。画素電極１１２はスルーホール１３０をも覆って形成される。画素電極１１２は透明電極であるＩＴＯによって形成され、厚さは例えば、５０〜７０nmである。

その後、画素電極１１２を覆って、第２層間絶縁膜１１１をＣＶＤによって成膜する。このときのＣＶＤの温度条件は、２００℃程度であり、これは低温ＣＶＤと呼ばれる。低温ＣＶＤを用いるのは、すでに形成されている有機パッシベーション膜１０９の変質を防止するためである。

フォトリソグラフィ工程によって、層間絶縁膜１１１のパターニングを行うが、このパターニングは端子部分のパターニングであり、スルーホール領域におけるパターニングは不要である。

第２層間絶縁膜１１１の上にアモルファスＩＴＯをスパッタリングし、フォトリソグラフィ工程によって、スリットを有するコモン電極１１０を形成する。コモン電極の膜厚は例えば、３０ｎｍ〜１００ｎｍ程度である。このように、コモン電極１１０を薄く形成するのは、コモン電極１１０の上に形成される配向膜１１３をラビングする場合に、ラビング影による配向不良を防止するためである。

このようにして、コモン電極１１０を形成した後、本発明では、図２では図示しない画素間コモン電極の厚さを大きくするために、画素間コモン電極は２層に形成する。詳細は後で説明する。図３は、コモン電極１１０の形状を示す平面図である。コモン電極１１０は全面に同時に形成されるが、画素部においては、図３に示すようなスリット１１０２を有する。スリット１１０２が擬似くの字をしているのは、画素内に複数のドメインを形成して視野角特性を向上させるためである。

図３において、画素Ｂ、Ｒ、Ｇの境界の画素間コモン電極１１０１の部分にはハッチングが施されている。ハッチングが施された部分である画素間コモン電極１１０１の厚さは、画素内のコモン電極１１０の厚さよりも大きい。図２に示すように、コモン電極１１０上面から画素電極１１２に、コモン電極１１０の間のスリット１１０２を通して、電気力線が伸び、この電気力線によって液晶分子を回転させる。

図２において、画素電極１１２もコモン電極１１０もスルーホール１３０領域にも形成される。したがって、光配向等によって、配向膜１１３の配向処理を適正に行うことが出来れば、スルーホール１３０の上端部、あるいは、スルーホール１３０の内壁にも、光を透過する領域を形成することが出来る。したがって、画素電極トップ方式の場合に比較して、画素領域を画像形成のために、より効率的に使用することが出来る。

図２において、液晶層３００を挟んで対向基板２００が配置されている。対向基板２００の内側には、カラーフィルタ２０１が形成されている。カラーフィルタ２０１は画素毎に、赤、緑、青のカラーフィルタが形成されており、カラー画像が形成される。カラーフィルタ２０１とカラーフィルタ２０１の間にはブラックマトリクス２０２が形成され、画像のコントラストを向上させている。なお、ブラックマトリクス２０２はＴＦＴの遮光膜としての役割も有し、ＴＦＴに光電流が流れることを防止している。

カラーフィルタ２０１およびブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成されている。カラーフィルタ２０１およびブラックマトリクス２０２の表面は凹凸となっているために、オーバーコート膜２０３によって表面を平らにしている。オーバーコート膜２０３の上には、液晶の初期配向を決めるための配向膜１１３が形成されている。なお、図２はＩＰＳであるから、コモン電極はＴＦＴ基板１００側に形成されており、対向基板２００側には形成されていない。

図２に示すように、ＩＰＳでは、対向基板２００の内側には導電膜が形成されていない。そうすると、対向基板２００の電位が不安定になる。また、外部からの電磁ノイズが液晶層３００に侵入し、画像に対して影響を与える。このような問題を除去するために、対向基板２００の外側に外部導電膜２１０が形成される。外部導電膜２１０は、透明導電膜であるＩＴＯをスパッタリングすることによって形成される。

図４は、ＴＦＴ基板における画素１個分の画素電極１１２より上側の構造を示す断面図である。図４において、有機パッシベーション膜１０９の上に平面ベタで画素電極１１２が形成されている。画素電極１１２を覆って第２層間絶縁膜１１１が形成され、その上にスリット１１０２を有するコモン電極１１０が形成されている。画素の両側に形成される画素間コモン電極１１０１の厚さは、画素内のコモン電極１１０の厚さよりも大きい。これによって、画素間の混色を防止することが出来る。

画素内のコモン電極１１０の厚さｔ１は例えば、０．１μｍであり、画素間コモン電極１１０１の厚さは、例えば、１μｍである。画素間コモン電極１１０１の厚さは画素内のコモン電極１１０の厚さの５〜３０倍に設定することが出来る。図４において、画素内のコモン電極１１０の厚さは正確に設定することが必要なので、まず、画素内コモン電極１１０の厚さによって全面にコモン電極１１０をパターニングし、その後画素間コモン電極１１０１を厚く画素間に形成する。

図５は本発明のコモン電極１１０を形成するプロセスを示す例である。図５において、有機パッシベーション膜１０９の上にＩＴＯを形成する（図５（ａ））。このＩＴＯの膜厚は、画素内のＩＴＯの膜厚と同じである。その後、図５（ｂ）に示すように、ＩＴＯをパターニングする。これによって画素内コモン電極と画素間コモン電極が形成される。この状態では画素間コモン電極は画素内コモン電極と同じ厚さである。次に、パターニングされたＩＴＯを覆ってレジスト１０を形成する（図５（ｃ））。

このレジスト１０を画素間コモン電極１１０１の部分を除去するように現像する（図５（ｄ））。その後、レジスト１０等を覆ってＩＴＯを厚く被着する。画素間コモン電極１１０１の厚さは、最初のＩＴＯと２回目のＩＴＯの厚さの合計となる。その後レジスト１０を除去すると、レジスト１０の上に形成されたＩＴＯも同時に除去される。そうすると、画素内においては、最初の薄いＩＴＯによるコモン電極１１０が形成され、画素間においては、厚い画素間コモン電極１１０１が形成されることになる。

図６は、このようにして形成されたコモン電極１１０を有する画素における場所ごとの透過率を示すグラフである。図６（ａ）は、３個の画素の電極構造を記載した断面図である。図６（ｂ）は図６（ａ）の一番左の画素のみを点灯した場合の該画素の位置に対応する輝度のデータである。輝度が高い程、透過率が高いということである。

透過率が画素内において一様ではないのは、コモン電極１１０がスリット１１０２を有する構成であり、部分的に透過率が異なるからである。図６（ｂ）において、点線がコモン電極１１０が０．１μｍで一定の場合の透過率である。図６（ｂ）において、実線は、本発明の例であり、画素内コモン電極１１０は０．１μｍであるが、画素間コモン電極１１０１は３μｍである場合の透過率である。

図６において、本発明のように、画素間コモン電極１１０１が３μｍの場合は、画素の両端において透過率が減少している。これは、画素の両端においては、画素間コモン電極１１０１の厚さが厚いために、バックライトからの光の透過率が低下しているためである。したがって、図１に示すように、混色を抑制することが出来る。

図７乃至図１１は、本発明を実際の製品ＡおよびＢに適用した場合の効果を示す例である。評価は、混色率および表示モード効率によって行った。ここで、表示モード効率とは、画面を法線方向から見た場合の液晶表示パネルの透過率である。混色率は（式１）によって定義される。

図７は、（式１）を説明するための画素の部分の断面図である。（式１）における分母は、青画素のみを光らせた場合の、青カラーフィルタ２０１Ｂを通過する光の場所毎における透過率を面積ｗ１にわたって積分したものである。また、分子は、青画素のみを光らせた場合の、赤カラーフィルタ２０１Ｒを通過する光の場所毎における透過率を面積ｗ２にわたって積分したものである。

図７において、混色率は画面を法線方向に対して６０度の角度から見た場合に、青カラーフィルタ２０１Ｂを通過した光に対して赤カラーフィルタ２０１Ｒを通過した光がどの程度混入するかによって評価している。画素内には、スリット１１０２を有するコモン電極１１０が厚さ０．１μｍで形成され、画素と画素の間には、画素間コモン電極１１０１が厚く形成されている。

図７において、青画素のみを光らせた場合にも、赤カラーフィルタ２０１Ｒを通過した光が通過し、これが混色の原因となる。図７において、青カラーフィルタ２０１Ｂを通過する光の面積をｗ１とし、赤カラーフィルタ２０１Ｒを通過する光の面積をｗ２とする。従来例では、混色率は、ｗ２/ｗ１によって定義することが出来る。しかし、本発明においては、画素間コモン電極１１０１の厚さｔ２は画素内のコモン電極１１０の厚さｔ１よりも大きい。

図７において、赤カラーフィルタ２０１Ｒを通過する光は、膜厚の厚い画素間コモン電極１１０１を通過する割合が大きい。すなわち、透過率が低下する。一方、青カラーフィルタ２０１Ｂを通過する光は、画素間コモン電極１１０１も通過するが、画素内のコモン電極１１０あるいはスリット１１０２を通過する面積の方が大きい。したがって、赤カラーフィルタ２０１Ｒを通過する光は、青カラーフィルタ２０１Ｂを通過する光よりも大きく減衰することになり、混色率が低下する。

一方、表示モード効率は、画面を法線方向から見た透過率であり、膜厚の厚い画素間コモン電極１１０１を通過する光は、ブラックマトリクス２０２によって遮られるので、画素間コモン電極１１０１の厚さは、表示モードに対しては大きな影響を与えない。したがって、（式１）に示す混色率は小さくなり、色純度は改善されることになる。

以上の混色の説明では、青画素（Ｂ）表示に赤カラーフィルタ２０１Ｒを通過する光が混入する場合について説明したが、赤画素（Ｒ）表示に青カラーフィルタ２０１Ｂを通過する光が混入する場合、赤画素（Ｒ）表示に緑カラーフィルタ２０１Ｇを通過する光が混入する場合、緑画素（Ｇ）表示に赤カラーフィルタ２０１Ｒを通過する光が混入する場合、青画素（Ｂ）表示に緑カラーフィルタ２０１Ｇを通過する光が混入する場合、緑画素（Ｇ）表示に青カラーフィルタ２０１Ｂを通過する光が混入する場合等についても同様である。

図８は、製品Ａにおいて、画素内のコモン電極１１０の厚さを０．１μｍとし、画素間のコモン電極１１０１の厚さを変化させた場合の混色率の変化を示すグラフである。図８の横軸は画素間コモン電極１１０１の厚さであり、縦軸は、混色率である。混色率の数値は小さい程、混色の程度が小さいと言える。現行仕様すなわち、画素間コモン電極１１０１が画素内のコモン電極１１０と同じ膜厚であるとした場合は、（式１）であらわされる混色率は１１％である。一方、画素内のコモン電極１１０の膜厚は０．１μｍに保ち、画素間コモン電極１１０１の厚さを３μｍとした場合は、混色率は７％にまで改善される。

図９は、製品Ａにおいて、画素内のコモン電極１１０の厚さを０．１μｍとし、画素間のコモン電極１１０１の厚さを変化させた場合の表示モード効率、すなわち液晶表示パネルの画面法線方向の透過率の変化を示すグラフである。図９の横軸は画素間コモン電極１１０１の厚さであり、縦軸は、表示モード効率である。画素間コモン電極１１０１の厚さを大きくするにしたがって、表示モード効率も低下するが、その低下は小さい。

現行仕様すなわち、画素間コモン電極１１０１が画素内のコモン電極１１０と同じ膜厚である０．１μｍとした場合は、表示モード効率は７７．５％であるのに対し、画素内のコモン電極１１０の厚さを０．１μｍに保ち、画素間コモン電極１１０１を３μｍとした場合であても、表示モード効率は、７５．５％程度であり、低下の度合いはわずかである。このように、製品Ａに本発明を適用することによって、混色率を大きく低減させることが出来るのに対し、表示モード効率の低下は抑えることが出来るので、画面を斜めから見た場合の色純度と画質を大幅に向上させることが出来る。

図１０は、製品Ｂにおいて、画素内のコモン電極１１０の厚さを０．１μｍとし、画素間のコモン電極１１０１の厚さを変化させた場合の混色率の変化を示すグラフである。図１０の横軸は画素間コモン電極１１０１の厚さであり、縦軸は、混色率である。混色率の数値は小さい程、混色の程度が小さいと言える。現行仕様すなわち、画素間コモン電極１１０１が画素内のコモン電極１１０と同じ膜厚であるとした場合は、（式１）で表される混色率は２５％である。一方、画素内のコモン電極１１０の厚さを０．１μｍに保ち、画素間コモン電極１１０１の厚さを３μｍとした場合は、混色率は１１％にまで改善される。

図１１は、製品Ｂにおいて、画素内のコモン電極１１０の厚さを０．１μｍとし、画素間のコモン電極１１０１の厚さを変化させた場合の表示モード効率、すなわち液晶表示パネルの透過率の変化を示すグラフである。図１１の横軸は画素間コモン電極１１０１の厚さであり、縦軸は、表示モード効率である。画素間コモン電極１１０１の厚さを大きくするにしたがって、表示モード効率も低下するが、その低下は小さい。

現行仕様すなわち、画素間コモン電極１１０１が画素内のコモン電極１１０と同じ膜厚であるとした場合は、表示モード効率は７８．５％であるのに対し、画素内のコモン電極１１０の厚さを０．１μｍとし、画素間コモン電極１１０１を３μｍとした場合は、表示モード効率は、６６．５％程度であり、混色率の低下に比較して表示モード効率の低下は小さい。したがって、製品Ｂにおいても、本発明を適用することによって、斜めから画面を見た場合の色純度および画質は、大幅に向上させることが出来る。

実施例１は画素間コモン電極１１０１の幅は、最初に形成するＩＴＯの幅と同等である。画素間コモン電極１１０１の部分は、一般には、対向基板にブラックマトリクス２０２が形成されているために、画面の透過率には影響がほとんど無いからである。一方、画面の透過率を上昇させるために、画素間コモン電極１１０１の端部も有効表示領域として使用したい場合がある。

図１２は、このような場合に対応する画素間コモン電極１１０１の断面図である。図１２の画素間コモン電極１１０１において、第１回目のＩＴＯによって形成される画素間コモン電極の幅ｓ１は、第２回目のＩＴＯによって形成されるＩＴＯの幅ｓ２よりも大きい。したがって、画素間コモン電極１１０１の端部は、画素内のコモン電極１１０と同様に、液晶層を制御することが出来る。

コモン電極１１０の上に図示しない配向膜を形成して、この配向膜をラビングによって配向処理する場合、本実施例では画素間コモン電極１１０１の端部の厚さは小さいので、コモン電極１１０の影となってラビングされない部分が生ずることを防止することが出来る。このように、本実施例によれば、混色を防止しつつ、画面の透過率を向上させることが出来る。

隣接する画素からの光が混入する場合、光の混入が同程度であっても、人間の眼に認識される混色の度合いは同程度ではない。人間の眼には、赤と青の混色が最も目立つ。したがって、赤画素（Ｒ）と青画素（Ｂ）の境界の画素間コモン電極１１０１のみを厚く形成することによって効率的に混色を対策することが出来る。

図１３は、本実施例におけるコモン電極１１０の例を示す平面図である。図１３において、青画素（Ｂ）と赤画素（Ｒ）の画素間コモン電極１１０１にのみ、コモン電極が厚く形成されていることを示すハッチングが施されている。赤画素（Ｒ）と緑画素（Ｇ）、あるいは、緑画素（Ｇ）と青画素（Ｂ）の間の画素間コモン電極１１０１は画素内のコモン電極１１０と同じ厚さである。

図１４は、本実施例における画素部分を示す断面図である。図１４において、有機パッシベーション膜１０９の上に平面ベタで矩形状の画素電極１１２が形成され、画素電極１１２を覆って第２層間絶縁膜１１１が形成され、第２層間絶縁膜１１１の上にコモン電極１１０が形成されている。赤画素（Ｒ）と青画素（Ｂ）間の画素間コモン電極１１０１のみが厚く形成され、赤画素（Ｒ）、緑画素（Ｇ）間と緑画素（Ｇ）、青画素（Ｂ）間は、画素内のコモン電極１１０と同じ厚さである。

本実施例によれば、人間の輝度に対する視感度がもっとも高い緑に対して、透過率の減少を防止することが出来る。一方、人間が混色に対して最も敏感に感ずる赤と青の混色を効果的に防止することが出来る。したがって、輝度と色度の低下を効率的に防止することが出来る。

実施例１乃至３においては、本発明の主たる効果として、正面輝度の減少を抑えつつ斜めから画面を視た場合の混色率が低下するとして説明した。しかし、本発明の効果として、画素間コモン電極１１０１の膜厚を大きくするので、コモン電極全体としてのシート抵抗を低減できる。したがって、コモン電極１１０の抵抗に起因するスメアやフリッカを防止することが出来るという効果がある。

１０…レジスト、 １００…ＴＦＴ基板、 １０１…第１下地膜、 １０２…第２下地膜、 １０３…半導体層、 １０４…ゲート絶縁膜、 １０５…ゲート電極、 １０６…第１層間絶縁膜、 １０７…ソース電極、 １０８…無機パッシベーション膜、 １０９…有機パッシベーション膜、 １１０…コモン電極、 １１１…第２層間絶縁膜、 １１２…画素電極、 １１３…配向膜、 １３０…スルーホール、 １５０…端子部、 ２００…対向基板、 ２０１…カラーフィルタ、 ２０１Ｒ…赤カラーフィルタ、 ２０１Ｇ…緑カラーフィルタ、 ２０１Ｂ青…カラーフィルタ、 ２０２…ブラックマトリクス、 ２０３…オーバーコート膜、 ２１０…外部導電膜、 ３００…液晶層、 ３０１…液晶分子、１１０１…画素間コモン電極、１１０２…スリット、 Ｓ…ソース部、 Ｄ…ドレイン部。

Claims (8)

1. 平面ベタで形成された画素電極の上に層間絶縁膜が形成され、前記層間絶縁膜の上にスリットを有するコモン電極が形成された画素がマトリクス状に形成されたＴＦＴ基板と、ブラックマトリクスが形成された対向基板との間に液晶層が挟持された液晶表示装置であって、
   前記コモン電極は前記画素内に形成された第１のコモン電極と前記画素と画素の境界を含む領域に形成された第２のコモン電極によって構成され、
   前記第２のコモン電極の厚さは、前記第１のコモン電極の厚さよりも大きいことを特徴とする液晶表示装置。
2. 前記第２のコモン電極の厚さは、前記第１のコモン電極の厚さの５〜３０倍であることを特徴とする請求項１に記載の液晶表示装置。
3. 前記第２のコモン電極に対応する前記対向基板の位置にはブラックマトリクスが形成されていることを特徴とする請求項２に記載の液晶表示装置。
4. 前記第２のコモン電極は、厚さの薄い第１のＩＴＯと、厚さの厚い第２のＩＴＯによって形成され、前記厚さの薄い第１のＩＴＯの幅は、前記厚さの厚い第２のＩＴＯの幅よりも大きいことを特徴とする請求項１に記載の液晶表示装置。
5. 平面ベタで形成された画素電極の上に層間絶縁膜が形成され、前記層間絶縁膜の上にスリットを有するコモン電極が形成された赤画素（Ｒ）と緑画素（Ｇ）と青画素（Ｂ）が並んで配置したＴＦＴ基板と、前記赤画素（Ｒ）、緑画素（Ｇ）、青画素（Ｂ）に対応して赤カラーフィルタ、緑カラーフィルタ、青カラーフィルタが形成され、各カラーフィルタ間にブラックマトリクスが形成された対向基板との間に液晶層が挟持された液晶表示装置であって、
   前記コモン電極は第１のコモン電極と前記第１のコモン電極よりも厚さの厚い第２のコモン電極によって構成され、
   前記赤画素（Ｒ）、緑画素（Ｇ）、青画素（Ｂ）内には、第１のコモン電極が形成され、
   前記赤画素（Ｒ）と前記緑画素（Ｇ）の境界を含む領域および前記緑画素（Ｇ）と前記青画素（Ｂ）の境界を含む領域には、第１のコモン電極が形成され、
   前記赤画素（Ｒ）と前記青画素（Ｂ）の境界を含む領域には第２のコモン電極が形成されていることを特徴とする液晶表示装置。
6. 前記第２のコモン電極の厚さは、前記第１のコモン電極の厚さの５〜３０倍であることを特徴とする請求項５に記載の液晶表示装置。
7. 前記第２のコモン電極に対応する前記対向基板の位置にはブラックマトリクスが形成されていることを特徴とする請求項６に記載の液晶表示装置。
8. 前記第２のコモン電極は、厚さの薄い第１のＩＴＯと、厚さの厚い第２のＩＴＯによって形成され、前記厚さの薄い第１のＩＴＯの幅は、前記厚さの厚い第２のＩＴＯの幅よりも大きいことを特徴とする請求項７に記載の液晶表示装置。

Images