JP2014017534A - Method for manufacturing wiring board - Google Patents
Method for manufacturing wiring board Download PDFInfo
- Publication number
- JP2014017534A JP2014017534A JP2013226498A JP2013226498A JP2014017534A JP 2014017534 A JP2014017534 A JP 2014017534A JP 2013226498 A JP2013226498 A JP 2013226498A JP 2013226498 A JP2013226498 A JP 2013226498A JP 2014017534 A JP2014017534 A JP 2014017534A
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- thin film
- conductive thin
- mold
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
Description
本発明は電子部品を実装するための配線板の製造方法に関する。 The present invention relates to a method of manufacturing a wiring board for mounting electronic components.
電子機器の小型化、薄型化及び高機能化に伴って、電子機器に組み込まれる電子部品も
小型化が進み、電子部品を実装する配線板(プリント配線板)の配線も微細化されてきて
いる。
As electronic devices become smaller, thinner, and more functional, electronic components built into electronic devices are also becoming smaller, and the wiring of printed circuit boards (printed wiring boards) on which electronic components are mounted has become finer. .
微細な配線パターンを形成する方法として、配線パターンを形成するためのパターンを
有する金型(スタンパ)を用いて樹脂層にパターンを転写し、その転写されたパターンに
導電材料を充填することにより配線パターンを形成するインプリント法が知られている(
例えば、特許文献1参照。)。
As a method for forming a fine wiring pattern, a pattern is transferred to a resin layer using a mold (stamper) having a pattern for forming the wiring pattern, and the transferred pattern is filled with a conductive material. An imprint method for forming a pattern is known (
For example, see Patent Document 1. ).
インプリント法において、金型を樹脂層から離型する際に、金型に樹脂層を構成する樹
脂が付着し、これにより不具合が生じる場合がある。この離型不良を防止するために、樹
脂層から離型し易い離型層が形成された金型(モールド)を用いるインプリント法が知ら
れている(例えば、特許文献2参照。)。
In the imprint method, when the mold is released from the resin layer, the resin constituting the resin layer adheres to the mold, which may cause problems. In order to prevent this mold release failure, an imprint method using a mold (mold) in which a mold release layer that can be easily released from a resin layer is used is known (for example, see Patent Document 2).
しかしながら、離型層が形成された金型を用いる手法では、樹脂に対し高温で熱インプ
リントすると離型するのが難しいという問題があった。
However, the technique using a mold having a release layer has a problem that it is difficult to release the resin when it is thermally imprinted at a high temperature.
本発明の目的は、金型を樹脂層から離型する際に離型性を向上させることができるとと
もに、微細なパターンを形成することができる配線板の製造方法を提供することである。
The objective of this invention is providing the manufacturing method of the wiring board which can improve a mold release property when releasing a metal mold | die from a resin layer, and can form a fine pattern.
本発明の一態様によれば、一面に凸部を有する金型を用意する工程と、金型の一面に、
金型と剥離可能に導電性薄膜を形成する工程と、凸部を導電性薄膜とともに樹脂層に圧入
する工程と、樹脂層を硬化させることにより、樹脂層に凸部の形状が転写された凹部を形
成するとともに、樹脂層と導電性薄膜とを密着させる工程と、金型を導電性薄膜から剥離
する工程と、凹部に導電性薄膜を介して導電材料を充填する工程とを含む配線板の製造方
法が提供される。
According to one aspect of the present invention, a step of preparing a mold having a convex portion on one surface, and one surface of the mold,
A step of forming a conductive thin film so as to be peelable from the mold, a step of pressing the convex portion into the resin layer together with the conductive thin film, and a concave portion in which the shape of the convex portion is transferred to the resin layer by curing the resin layer And a step of adhering the resin layer and the conductive thin film, a step of peeling the mold from the conductive thin film, and a step of filling the concave portion with a conductive material via the conductive thin film. A manufacturing method is provided.
本発明の一態様において、導電性薄膜を形成する工程は、導電性ナノインク、導電性ペ
ースト及び導電性高分子のいずれかを塗布して導電性薄膜を形成しても良い。
In one embodiment of the present invention, in the step of forming a conductive thin film, the conductive thin film may be formed by applying any one of conductive nano ink, a conductive paste, and a conductive polymer.
本発明の一態様において、導電材料を充填する工程は、導電性薄膜をシード層として、
電解めっきにより導電材料を充填しても良い。
In one embodiment of the present invention, the step of filling the conductive material includes using a conductive thin film as a seed layer,
The conductive material may be filled by electrolytic plating.
本発明の一態様において、金型は、支持部と、支持部上に配置された第1の凸部と、第
1の凸部上に配置された第2の凸部とを有し、凹部を形成する工程は、樹脂層に第1及び
第2の凸部の形状がそれぞれ転写された第1及び第2の凹部を形成し、導電材料を充填す
る工程は、第1及び第2の凹部に導電材料をそれぞれ充填することにより第1の配線層及
び第1の配線層と導通するビアをそれぞれ形成しても良い。
In one aspect of the present invention, the mold includes a support portion, a first convex portion disposed on the support portion, and a second convex portion disposed on the first convex portion. Forming the first and second concave portions in which the shapes of the first and second convex portions are respectively transferred to the resin layer, and filling the conductive material with the first and second concave portions. Each of the first wiring layer and the first wiring layer may be formed by being filled with a conductive material.
本発明の一態様において、樹脂層の下面に、ビアと導通する第2の配線層を形成する工
程を更に含んでいても良い。
In one embodiment of the present invention, the method may further include a step of forming a second wiring layer electrically connected to the via on the lower surface of the resin layer.
本発明の一態様において、導電性薄膜を形成する工程は、第1の凸部と第2の凸部の連
結部及び第1の凸部と支持部の連結部の少なくともいずれかにおいて曲率を有して導電性
薄膜を形成しても良い。
In one embodiment of the present invention, the step of forming the conductive thin film has a curvature in at least one of a connection portion between the first protrusion and the second protrusion and a connection portion between the first protrusion and the support. Then, a conductive thin film may be formed.
本発明の他の一態様によれば、一面に凸部を有する金型を用意する工程と、金型の一面
に、金型と剥離可能に導電性薄膜を形成する工程と、第1の樹脂層と、第1の樹脂層の一
面に埋設された配線層とを有する基材を用意する工程と、第1の樹脂層の一面に第2の樹
脂層を積層する工程と、凸部を導電性薄膜とともに第2の樹脂層に圧入し、凸部の先端部
に位置する導電性薄膜を配線層と接触させる工程と、第2の樹脂層を硬化させることによ
り、第2の樹脂層に凸部の形状が転写された凹部を形成するとともに、第2の樹脂層と導
電性薄膜とを密着させる工程と、金型を導電性薄膜から剥離する工程と、凹部に導電性薄
膜を介して導電材料を充填する工程とを含む配線板の製造方法が提供される。
According to another aspect of the present invention, a step of preparing a mold having a convex portion on one surface, a step of forming a conductive thin film on one surface of the mold so as to be peelable from the mold, and a first resin A step of preparing a substrate having a layer and a wiring layer embedded in one surface of the first resin layer, a step of laminating a second resin layer on one surface of the first resin layer, and conducting the protrusion The conductive resin thin film is press-fitted into the second resin layer together with the conductive thin film, the conductive thin film located at the tip of the convex portion is brought into contact with the wiring layer, and the second resin layer is cured to thereby protrude the second resin layer. Forming a concave portion to which the shape of the portion is transferred, contacting the second resin layer and the conductive thin film, peeling the mold from the conductive thin film, and conducting the conductive material in the concave portion via the conductive thin film. And a method of manufacturing a wiring board including a step of filling a material.
本発明によれば、金型を樹脂層から離型する際に離型性を向上させることができるとと
もに、微細なパターンを形成することができる配線板の製造方法を提供することができる
。
ADVANTAGE OF THE INVENTION According to this invention, while releasing a metal mold | die from a resin layer, while being able to improve a mold release property, the manufacturing method of the wiring board which can form a fine pattern can be provided.
次に、図面を参照して、本発明の第1及び第2の実施の形態を説明する。以下の図面の
記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面
は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは
異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌し
て判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部
分が含まれていることはもちろんである。
Next, first and second embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic, and the relationship between the thickness and the planar dimensions, the ratio of the thickness of each layer, and the like are different from the actual ones. Therefore, specific thicknesses and dimensions should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.
また、以下に示す第1及び第2の実施の形態は、この発明の技術的思想を具体化するた
めの装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形
状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請
求の範囲において、種々の変更を加えることができる。
The first and second embodiments described below exemplify apparatuses and methods for embodying the technical idea of the present invention. The technical idea of the present invention The material, shape, structure, arrangement, etc. are not specified below. The technical idea of the present invention can be variously modified within the scope of the claims.
(第1の実施の形態)
本発明の第1の実施の形態に係る配線板は、図1に示すように、樹脂層10と、樹脂層
10の上面に埋設された第1の配線層11〜17と、樹脂層10の下面に配置された第2
の配線層21,22と、第1の配線層12,16と第2の配線層21,22とをそれぞれ
導通するビア18,19と、第1の配線層11〜17及びビア18,19のそれぞれと樹
脂層10との間に配置された導電性薄膜3とを備える。
(First embodiment)
As shown in FIG. 1, the wiring board according to the first embodiment of the present invention includes a
Of the
第1の配線層12とビア18の間及び第1の配線層16とビア19の間にそれぞれ界面
はなく、第1の配線層12とビア18、及び第1の配線層16とビア19はそれぞれ一体
的に形成されている。
There are no interfaces between the
樹脂層10の厚さは30μm程度である。樹脂層10の材料としては、例えば液晶ポリ
マー等の熱可塑性樹脂が使用可能である。
The thickness of the
第1の配線層11〜17のうち、ライン・アンド・スペース部分の線幅は5μm程度、
間隔は5μm程度であり、ランド径は30μm程度である。第2の配線層21,22のう
ち、ライン・アンド・スペース部分の線幅は10μm程度、間隔は10μm程度であり、
ランド径は80μm程度である。ビア18,19の直径は10μm程度、高さは25μm
程度である。導電性薄膜3の厚さは10nm〜10μm程度が好ましい。
Of the
The interval is about 5 μm, and the land diameter is about 30 μm. Of the
The land diameter is about 80 μm.
Degree. The thickness of the conductive
第1の配線層11〜17、ビア18,19、第2の配線層21,22及び導電性薄膜3
の材料としては、銅(Cu)又は銀(Ag)等が使用可能である。第1の配線層11〜1
7、ビア18,19及び第2の配線層21,22のそれぞれは、同じ材料を用いても良い
し、異なる材料を用いても良い。
First wiring layers 11 to 17, vias 18 and 19, second wiring layers 21 and 22, and conductive
As the material, copper (Cu) or silver (Ag) can be used. First wiring layers 11-1
7, the
本発明の第1の実施の形態に係る配線板によれば、第1の配線層11〜17が樹脂層1
0の上面に埋設されているので、多層化する際に高い平坦性を得ることができる。
According to the wiring board according to the first embodiment of the present invention, the first wiring layers 11 to 17 are formed of the resin layer 1.
Since it is embedded in the upper surface of 0, high flatness can be obtained when multilayering is performed.
次に、本発明の第1の実施の形態に係る配線板の製造方法の一例を、図2〜図9を用い
て説明する。
Next, an example of a method for manufacturing a wiring board according to the first embodiment of the present invention will be described with reference to FIGS.
(イ)図2に示すように金型6を用意する。金型6は、支持部30と、支持部30上に
配置された2段の凸部(凸状パターン)を備える。2段の凸状パターンは、配線層形成用
の第1の凸部31〜37と、第1の凸部32,36上に配置されたビア形成用の第2の凸
部(突起)38,39とからなる。金型6は種々の方法で作製可能であるが、特に微細な
サイズが要求される場合には、シード層が形成されたシリコン(Si)基板上にレジスト
を塗布し、レジストを電子線(EB)、紫外線(UV)又はレーザーを用いて描画・現像
してパターニングする。この一連の工程を繰り返し、パターニングしたレジストの凹凸部
にニッケル(Ni)や銅(Cu)等を用いためっきにより導電材料を充填した後、レジス
トを除去することにより金型6を作製可能である。本発明の第1の実施の形態においては
、レジストをi線露光でパターニングし、図1に示したビア18,19は直径10μm、
高さ25μm、第1の配線層11〜17のライン・アンド・スペース部分の線幅は5μm
、間隔は5μmであり、ランド径は30μmの形状を得た。金型6の表面には、必要に応
じて離型し易いように市販のフッ素シランカップリング剤で離型処理をすることができる
。金型6の材料は特に限定されないが、離型し易い材料であることが好ましく、例えばシ
リコン(Si)、セラミクス、金属又はポリマー等が使用可能である。金型6の支持部3
0の一部、第1の凸部36及び第2の凸部39を上面側からみた斜視図を図3に示す。図
3のA−A方向から見た場合、図2の断面図の一部に対応する。
(A) A
25 μm in height, and the line width of the first and second wiring layers 11 to 17 is 5 μm
The interval was 5 μm and the land diameter was 30 μm. The surface of the
FIG. 3 is a perspective view of a part of 0, the first
(ロ)図2に示すように、金型6の第1の凸部31〜37及び第2の凸部38,39が
設けられた面を上向きにする。そして、スキージ4を用いたスクリーン印刷、スピンコー
ト法又はスプレーコート法等により、金型6の第1の凸部31〜37及び第2の凸部38
,39が設けられた面に導電材料3を塗布する。導電材料3としては、銅(Cu)又は銀
(Ag)等のナノ粒子を金属フィラーとした導電性ナノインク、銅(Cu)ペーストや銀
(Ag)ペースト等の導電性ペースト、又は導電性高分子等が使用可能である。
(B) As shown in FIG. 2, the surface of the
, 39 is applied to the surface provided with the
(ハ)その後、図4に示すように、導電材料3を乾燥又は加熱(焼成)することにより
、金型6の表面に、金型6と剥離可能に導電性薄膜3が形成される。導電性薄膜3の厚さ
は10nm〜10μm程度が好ましい。導電材料3が導電性ナノインクの場合、加熱によ
り分散剤が分解して金属フィラー同士が融合するとともに、溶媒も蒸発し、ほぼ純粋な金
属が得られる。また、導電材料3がアルコール等の有機溶媒を含む場合には、加熱しなく
ても分散剤が分解して金属フィラー同士が融合する。また、金属フィラーのインク中での
含有率を制御することにより、焼結時に導電材料3の体積を50%以上収縮させることも
可能である。
(C) Thereafter, as shown in FIG. 4, the
(ニ)図5に示すように、熱可塑性樹脂等の樹脂層10を用意し、導電性薄膜3を有す
る金型6と樹脂層10を対向させる。本発明の第1の実施の形態においては、樹脂層10
として液晶ポリマーフィルムを用いる。図6に示すように、プレス等により加熱しながら
導電性薄膜3を有する金型6を樹脂層10に圧入する。軟化した樹脂層10が金型6のパ
ターンに追従しきった時点で金型6及び樹脂層10を冷却し、樹脂層10を硬化させる。
樹脂層10として液晶ポリマーフィルムを用いた場合、プレス条件は例えば270℃、1
0MPaで10分とする。別途、270℃まで昇温する時間が30分、加熱後に常温まで
冷却する時間が60分かかる。樹脂層10は、金型6の第1の凸部31〜37が転写され
た第1の凹部41〜47と、第2の凸部38,39が転写された第2の凹部(穴)48,
49を有する。第2の凹部48,49は、第1の凹部42,46に連続し、且つ第1の凹
部41〜47よりも深い深さを有する。また、樹脂層10が接着剤として機能し、樹脂層
10と導電性薄膜3とを密着させることができる。その後、必要に応じて、研磨又はエッ
チング等により、樹脂層10の一部を厚さ方向に除去して、樹脂層10の表面から第2の
凸部38,39の先端部に位置する導電性薄膜3の一部を露出させても良い。
(D) As shown in FIG. 5, a
As the liquid crystal polymer film. As shown in FIG. 6, the
When a liquid crystal polymer film is used as the
10 minutes at 0 MPa. Separately, it takes 30 minutes to heat up to 270 ° C. and 60 minutes to cool to room temperature after heating. The
49. The second recesses 48 and 49 are continuous with the
(ホ)図7に示すように、金型6を樹脂層10から離型する。このとき、導電性薄膜3
は金型6よりも樹脂層10との密着性が高いため、金型6から剥離して樹脂層10側に転
写される。
(E) As shown in FIG. 7, the
Since the adhesiveness to the
(ヘ)図8に示すように、導電性薄膜3をシード層として電解めっきを施し、第1の凹
部41〜47及び第2の凹部48,49に銅(Cu)又は銀(Ag)等の導電材料をそれ
ぞれ充填することにより、第1の配線層11〜17及びビア18,19をそれぞれ形成す
る。なお、導電性薄膜3をシード層として用いずに、導電性ペースト等の導電材料を印刷
等により第1の凹部41〜47及び第2の凹部48,49に導電性薄膜3を介してそれぞ
れ充填し、焼結させても良い。
(F) As shown in FIG. 8, electrolytic plating is performed using the conductive
(ト)研磨又はエッチング等により、第1の凹部41〜47及び第2の凹部48,49
に充填された部分以外の導電材料の余剰部分と、第1の凹部41〜47及び第2の凹部4
8,49上に位置する部分以外の導電性薄膜3の余剰部分を図9に示すように除去する。
(G) The first
Excess portions of the conductive material other than the portion filled in the
Excess portions of the conductive
(チ)図1に示すように、樹脂層10の下面に第2の配線層21,22をビア18,1
9のそれぞれと接触するように位置合わせをしてそれぞれ形成する。例えば、セミアディ
ティブ法では、樹脂層10の下面にシード層を形成した後にレジストを塗布し、フォトリ
ソグラフィ技術を用いてレジストをパターニングし、電解銅めっきを施した後、レジスト
及びシード層を除去することにより第2の配線層21,22を形成する。又は、印刷版を
用いて樹脂層10の下面に導電性ペーストを印刷・焼結することにより第2の配線層21
,22を形成しても良い。本発明の第1の実施の形態においては、セミアディティブ法に
より、ライン・アンド・スペース部分の配線幅を10μm、配線間隔を10μm、ランド
径を80μmとした。その後、配線板の表層にソルダーレジストやカバーレイを設けても
良い。
(H) As shown in FIG. 1, the second wiring layers 21 and 22 are formed on the lower surface of the
Each of 9 is aligned and formed. For example, in the semi-additive method, after forming a seed layer on the lower surface of the
, 22 may be formed. In the first embodiment of the present invention, the line width of the line and space portion is 10 μm, the wiring interval is 10 μm, and the land diameter is 80 μm by the semi-additive method. Thereafter, a solder resist or a coverlay may be provided on the surface layer of the wiring board.
本発明の第1の実施の形態に係る配線板の製造方法によれば、2段形状の金型6を用い
て、第1の配線層11〜17及びビア18,19を一括で形成することができる。この結
果、レーザービア形成の場合に比して、第1の配線層11〜17とビア18,19とを位
置合わせする必要がなくなる。
According to the method for manufacturing a wiring board according to the first embodiment of the present invention, the first wiring layers 11 to 17 and the
更に、図2に示すように導電材料を塗布して導電性薄膜3を形成するので、例えばスパ
ッタリングにより導電性薄膜3を形成する場合に比して導電性薄膜3を厚く形成すること
ができる。
Further, since the conductive
更に、金型6を樹脂層10から離型するときに、金型6から導電性薄膜3が剥離される
ことで、樹脂層10を加熱して形成させたとしても、金型6に形成された導電性薄膜3を
剥離させることにより、従来のような樹脂の付着(離型不良)を防止することができる。
Further, when the
更に、導電性薄膜3を、第1の凹部41〜47及び第2の凹部48,49を導電材料で
充填するために行うめっき用のシード層として利用することができ、別途シード層を形成
する工程が不要となる。更に、軟化した熱可塑性樹脂10を硬化させることにより導電性
薄膜3と樹脂層10とを密着させるため、樹脂層10の表面に無電解めっき等により別途
シード層を形成する場合と比して、シード層である導電性薄膜3と樹脂層10との密着性
を向上させることができる。
Further, the conductive
(第2の実施の形態)
本発明の第2の実施の形態に係る配線板は、図10に示すように、第1の基材1及び第
2の基材2を備える多層基板である。
(Second Embodiment)
As shown in FIG. 10, the wiring board according to the second embodiment of the present invention is a multilayer substrate including a first base material 1 and a second base material 2.
第1の基材1は、第1の樹脂層10と、第1の樹脂層10の上面に埋設された第1の配
線層11〜17と、第1の樹脂層10の下面に配置された第2の配線層21,22と、第
1の配線層12,16と第2の配線層21,22とをそれぞれ導通する第1のビア18,
19と、第1の配線層11〜17及び第1のビア18,19のそれぞれと第1の樹脂層1
0との間に配置された第1の導電性薄膜3とを備える。
The first substrate 1 is disposed on the
19, the first wiring layers 11 to 17 and the
And a first conductive
第2の基材2は、第1の樹脂層10上に配置された第2の樹脂層20と、第2の樹脂層
20の上面に埋設された第3の配線層51〜57と、第3の配線層52,56と第1の配
線層12,16とをそれぞれ導通する第2のビア58,59と、第3の配線層51〜57
及び第2のビア58,59のそれぞれと第2の樹脂層20との間に配置された第2の導電
性薄膜5とを備える。
The second substrate 2 includes a
And a second conductive
第1の基材1及び第2の基材2の構成は、図1に示した配線板と実質的に同様であるの
で、重複した説明を省略する。第1の基材1及び第2の基材2の各構成要素は、互いに同
じ材料を用いてもよく、互いに異なる材料を用いても良い。
Since the structure of the 1st base material 1 and the 2nd base material 2 is substantially the same as the wiring board shown in FIG. 1, the overlapping description is abbreviate | omitted. The components of the first base material 1 and the second base material 2 may use the same material or different materials.
本発明の第2の実施の形態に係る配線板によれば、第1の配線層11〜17及び第3の
配線層51〜57が、第1の樹脂層10及び第2の樹脂層20の上面にそれぞれ埋設され
ているので、高い平坦性を得ることができる。
According to the wiring board according to the second embodiment of the present invention, the first wiring layers 11 to 17 and the third wiring layers 51 to 57 are formed of the
次に、本発明の第2の実施の形態に係る配線板の製造方法の一例を、図11〜図14を
用いて説明する。
Next, an example of a method for manufacturing a wiring board according to the second embodiment of the present invention will be described with reference to FIGS.
(イ)図11に示すように第1の基材1を予め用意しておく。第1の基材1は、例えば
図1〜図9に示した配線板と同様の製造工程で作製可能である。
(A) First substrate 1 is prepared in advance as shown in FIG. The 1st base material 1 is producible with the manufacturing process similar to the wiring board shown, for example in FIGS.
(ロ)一方、図11に示すように支持部60と、支持部60上に配置された配線層形成
用の第1の凸部61〜67と、第1の凸部62,66上にそれぞれ配置されたビア形成用
の第2の凸部(突起)68,69を有する金型7を用意する。図10に示した第3の配線
層51〜57及び第2のビア58,59が、第1の配線層11〜17及び第1のビア18
,19と同じ形状の場合は、金型7として図2に示した金型6と同じものを用いても良い
。図11に示すように、金型7の第1の凸部61〜67及び第2の凸部68,69が設け
られている面に導電材料5を塗布し、導電材料5を乾燥又は加熱(焼成)することにより
、金型7と剥離可能に第2の導電性薄膜5を形成する。
(B) On the other hand, as shown in FIG. 11, on the
, 19 may be the same as the
(ハ)図11に示すように、第1の基材1の第1の配線層11〜17が設けられている
面に第2の樹脂層20を積層(ラミネート)する。本発明の第2の実施の形態においては
、第2の樹脂層20を250℃、1MPa、1分で真空ラミネートを行う。金型7を第2
の樹脂層20に対向させ、画像認識又はピンアライメント等により第1の基材1の第1の
配線層12,16と金型7の第2の凸部68,69とを位置合わせする。
(C) As shown in FIG. 11, the
The first wiring layers 12 and 16 of the first substrate 1 and the
(ニ)図12に示すように、プレス等により加熱しながら金型7を第2の樹脂層20に
圧入し、第1の配線層12,16と、第2の凸部68,69の先端部に位置する第2の導
電性薄膜5とを接触させる。これにより第2の樹脂層20が硬化し、第2の樹脂層20に
第1の凹部71〜77及び第2の凹部78,79が形成されるとともに、第1の基材1及
び第2の基材2が一体化する。また、第2の樹脂層20が接着剤として機能し、第2の樹
脂層20と第2の導電性薄膜5とを密着させることができる。なお、図12に示すように
金型7を第2の樹脂層20に圧入したときに、第2の導電性薄膜5と、第1の配線層12
,16との接続信頼性が十分に得られない場合は、図12に示すように金型7を第2の樹
脂層20に圧入する前に、研磨等により第2の凸部68,69の先端部に位置する第2の
樹脂層20の一部を予め除去し、第2の導電性薄膜5を露出させても良い。
(D) As shown in FIG. 12, the
, 16 is not sufficiently reliable, the
(ホ)図13に示すように、金型7を第2の樹脂層20から離型する。このとき、第2
の導電性薄膜5は金型7よりも第2の樹脂層20との密着性が高いため、金型7から剥離
して第2の樹脂層20側に転写される。
(E) As shown in FIG. 13, the
Since the conductive
(ヘ)図14に示すように、第2の導電性薄膜5をシード層として電解めっきを施し、
第1の凹部71〜77及び第2の凹部78,79に銅(Cu)又は銀(Ag)等の導電材
料を充填し、第3の配線層51〜57及び第2のビア58,59を形成する。
(F) As shown in FIG. 14, electrolytic plating is performed using the second conductive
The first recesses 71 to 77 and the
(ト)研磨又はエッチング等により、第1の凹部71〜77及び第2の凹部78,79
に充填された導電材料以外の導電材料の余剰部分及び第1の凹部71〜77及び第2の凹
部78,79上に位置する部分以外の第2の導電性薄膜5の余剰部分を図10に示すよう
に除去し、多層基板が完成する。
(G) First recesses 71 to 77 and
FIG. 10 shows the surplus part of the conductive material other than the conductive material filled in and the surplus part of the second conductive
本発明の第2の実施の形態に係る配線板の製造方法によれば、2段形状の金型7を用い
て、第3の配線層51〜57及び第2のビア58,59を一括で形成することができる。
この結果、レーザービア形成の場合に比して、第3の配線層51〜57と第2のビア58
,59とを位置合わせする必要がなくなる。
According to the method for manufacturing a wiring board according to the second embodiment of the present invention, the third wiring layers 51 to 57 and the
As a result, the third wiring layers 51 to 57 and the second via 58 are compared with the case of forming the laser via.
, 59 need not be aligned.
更に、図11に示すように導電材料を塗布して第2の導電性薄膜5を形成するので、例
えばスパッタリングにより第2の導電性薄膜5を形成する場合に比して、第2の導電性薄
膜5を厚く形成することができる。
Furthermore, as shown in FIG. 11, since the second conductive
更に、金型7を第2の樹脂層20から離型するときに、金型7から第2の導電性薄膜5
が剥離されることで、第2の樹脂層20を加熱して形成させたとしても、金型7に形成さ
れた導電性薄膜5を剥離させることにより、従来のような樹脂の付着(離型不良)を防止
することができる。
Further, when the
Even if the
更に、第2の導電性薄膜5を、第1の凹部71〜77及び第2の凹部78,79を導電
材料で充填するために行うめっき用のシード層として利用することができ、別途シード層
を形成する工程が不要となる。更に、第2の樹脂層20を硬化させることにより第2の導
電性薄膜5と第2の樹脂層20とを密着させるため、第2の樹脂層20の表面に無電解め
っき等により別途シード層を形成する場合と比して、シード層である第2の導電性薄膜5
と第2の樹脂層20との密着性を向上させることができる。
Further, the second conductive
And the
(その他の実施の形態)
上記のように、本発明は第1及び第2の実施の形態によって記載したが、この開示の一
部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示
から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
(Other embodiments)
As described above, the present invention has been described according to the first and second embodiments. However, it should not be understood that the description and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.
例えば、本発明の第1及び第2の実施の形態において、樹脂層10の材料として熱可塑
性樹脂を用いる場合を説明したが、エポキシ樹脂等の半硬化状態の熱硬化性樹脂を用いる
こともできる。この場合、図6に示すように、プレス等により加熱しながら、導電性薄膜
3を有する金型6を半硬化状態の熱硬化性樹脂からなる樹脂層10に圧入する。樹脂層1
0としては、例えばエポキシ系フィルムを使用し、プレス条件は、100℃、0.3MP
aで1分とする。別途、100℃まで昇温する時間が10分、加熱後に常温まで冷却する
時間が20分かかる。金型6を離型する前に、オーブンにて180℃、30分で焼成した
後冷却することにより、樹脂層10を完全に硬化させる。これにより、樹脂層10には、
金型6の第1の凸部31〜37が転写された第1の凹部41〜47と、第2の凸部38,
39が転写された第2の凹部(穴)48,49が形成される。また、樹脂層10が接着剤
として機能し、樹脂層10と導電性薄膜3とを密着させることができる。その後、図7に
示すように金型6を樹脂層10から離型する。
For example, in the first and second embodiments of the present invention, the case where a thermoplastic resin is used as the material of the
As 0, for example, an epoxy film is used, and press conditions are 100 ° C., 0.3 MP.
Set a to 1 minute. Separately, it takes 10 minutes to heat up to 100 ° C. and 20 minutes to cool to room temperature after heating. Before releasing the
The first
Second recesses (holes) 48 and 49 to which 39 is transferred are formed. Moreover, the
また、本発明の第1の実施の形態において、図4に示すように金型6の表面に導電材料
を塗布することにより、第1の凸部31〜37と支持部30との連結部、及び第1の凸部
32,36と第2の凸部38,39との連結部(第2の凸部38,39の根元部)の少な
くともいずれかにおいてテーパ状に曲率を有して導電性薄膜3を形成しても良い。これに
より、図7に示すように金型6を樹脂層10から離型するときに、第1の凸部31〜37
と支持部30との連結部、及び第1の凸部32,36と第2の凸部38,39との連結部
の少なくともいずれかの曲率を有している部分への力の集中を抑制することができ、導電
性薄膜3がめくれる等の損傷を防止することができる。また、第1の凸部31〜37及び
第2の凸部38,39の転写パターンである第1の配線層11〜17の角部及びビア18
,19の根元部の少なくともいずれかが曲率を有することにより、高周波特性に優れた配
線板を実現することができる。これらは本発明の第2の実施の形態においても同様に適用
することが可能である。
In the first embodiment of the present invention, as shown in FIG. 4, by applying a conductive material to the surface of the
Suppresses concentration of force on the portion having the curvature of at least one of the connecting portion between the
, 19 has a curvature, so that a wiring board having excellent high frequency characteristics can be realized. These can be similarly applied to the second embodiment of the present invention.
また、本発明の第1の実施の形態において、図1に示したビア18,19の先端部は曲
面であるが、ビア18,19の先端部は平面であっても良い。また、ビア18,19の直
径が根元部から先端部にかけて小さくなっている場合を示したが、ビア18,19の直径
は一定であっても良い。これらは本発明の第2の実施の形態においても同様に適用するこ
とが可能である。
In the first embodiment of the present invention, the tip portions of the
また、本発明の第2の実施の形態に係る配線板として、図10に示すように第1の基材
1及び第2の基材2を備える多層基板を説明したが、第2の基材2上に積層された他の基
材を更に備えていても良い。
Moreover, although the multilayer substrate provided with the 1st base material 1 and the 2nd base material 2 as shown in FIG. 10 was demonstrated as a wiring board which concerns on the 2nd Embodiment of this invention, the 2nd base material Another base material laminated on 2 may be further provided.
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論で
ある。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発
明特定事項によってのみ定められるものである。
As described above, the present invention naturally includes various embodiments not described herein. Therefore, the technical scope of the present invention is defined only by the invention specifying matters according to the scope of claims reasonable from the above description.
1,2…基材
3,5…導電性薄膜(導電材料)
4…スキージ
6,7…金型
10,20…樹脂層
11〜17,21,22,51〜57…配線層
18,19,58,59…ビア
30,60…支持部
31〜37,61〜67…第1の凸部
38,39,68,69…第2の凸部
41〜47,71〜77…第1の凹部
48,49,78,79…第2の凹部
1, 2 ...
4 ...
Claims (4)
2の凸部とを一面に有する金型を用意する工程と、
前記金型の前記一面に、前記金型と剥離可能に導電性薄膜を形成する工程と、
前記第1及び第2の凸部を前記導電性薄膜とともに樹脂層の一面から圧入し、前記第2
の凸部の先端部に位置する前記導電性薄膜を前記樹脂層の他面にまで到達させる工程と、
前記樹脂層を硬化させることにより、前記樹脂層に前記第1及び第2の凸部の形状がそ
れぞれ転写された第1及び第2の凹部を形成するとともに、前記樹脂層と前記導電性薄膜
とを密着させる工程と、
前記金型を前記導電性薄膜から剥離する工程と、
前記第1及び第2の凹部に前記導電性薄膜を介して導電材料を充填することにより、第
1の配線層及び前記第1の配線層と導通するビアをそれぞれ形成する工程
とを含むことを特徴とする配線板の製造方法。 Preparing a mold having a support part, a first convex part arranged on the support part, and a second convex part arranged on the first convex part on one side;
Forming a conductive thin film on the one surface of the mold so as to be peelable from the mold;
The first and second convex portions are press-fitted together with the conductive thin film from one surface of the resin layer, and the second
Reaching the other surface of the resin layer the conductive thin film located at the tip of the convex portion,
By curing the resin layer, the resin layer and the conductive thin film are formed while forming the first and second recesses in which the shapes of the first and second protrusions are transferred to the resin layer, respectively. A step of adhering
Peeling the mold from the conductive thin film;
Filling the first and second recesses with a conductive material via the conductive thin film to form a first wiring layer and vias that are electrically connected to the first wiring layer, respectively. A method for manufacturing a wiring board.
る工程において、前記第2の凸部の先端部に位置する前記導電性薄膜を前記樹脂層の他面
から露出させ、
前記樹脂層の下面に、前記露出した導電性薄膜を介して前記ビアと導通する第2の配線
層を形成する工程を更に含むことを特徴とする請求項1に記載の配線板の製造方法。 In the step of causing the conductive thin film positioned at the distal end portion of the second convex portion to reach the other surface of the resin layer, the conductive thin film positioned at the distal end portion of the second convex portion is the resin layer. Exposed from the other side,
The method for manufacturing a wiring board according to claim 1, further comprising a step of forming a second wiring layer electrically connected to the via via the exposed conductive thin film on a lower surface of the resin layer.
第1の凸部と前記支持部の連結部の少なくともいずれかにおいて曲率を有して前記導電性
薄膜を形成することを含むことを特徴とする請求項1又は2に記載の配線板の製造方法。 The step of forming the conductive thin film has a curvature in at least one of the connecting portion between the first protruding portion and the second protruding portion and the connecting portion between the first protruding portion and the supporting portion. The method for manufacturing a wiring board according to claim 1, further comprising forming the conductive thin film.
2の凸部とを一面に有する金型を用意する工程と、
前記金型の前記一面に、前記金型と剥離可能に導電性薄膜を形成する工程と、
第1の樹脂層と、前記第1の樹脂層の一面に埋設された配線層とを有する基材を用意す
る工程と、
前記第1の樹脂層の前記一面に第2の樹脂層を積層する工程と、
前記第1及び第2の凸部を前記導電性薄膜とともに前記第2の樹脂層の一面から圧入し
、前記第2の凸部の先端部に位置する前記導電性薄膜を前記第2の樹脂層の他面にまで到
達させ、前記第2の凸部の先端部に位置する前記導電性薄膜を前記配線層と接触させる工
程と、
前記第2の樹脂層を硬化させることにより、前記第2の樹脂層に前記第1及び第2の凸
部の形状がそれぞれ転写された第1及び第2の凹部を形成するとともに、前記第2の樹脂
層と前記導電性薄膜とを密着させる工程と、
前記金型を前記導電性薄膜から剥離する工程と、
前記第1及び第2の凹部に前記導電性薄膜を介して導電材料を充填することにより、第
1の配線層及び前記第1の配線層と導通するビアをそれぞれ形成する工程
とを含むことを特徴とする配線板の製造方法。 Preparing a mold having a support part, a first convex part arranged on the support part, and a second convex part arranged on the first convex part on one side;
Forming a conductive thin film on the one surface of the mold so as to be peelable from the mold;
Preparing a base material having a first resin layer and a wiring layer embedded in one surface of the first resin layer;
Laminating a second resin layer on the one surface of the first resin layer;
The first and second convex portions are press-fitted together with the conductive thin film from one surface of the second resin layer, and the conductive thin film located at the tip of the second convex portion is inserted into the second resin layer. Reaching the other surface, contacting the conductive thin film located at the tip of the second convex portion with the wiring layer;
The second resin layer is cured to form first and second recesses in which the shapes of the first and second projections are transferred to the second resin layer, respectively, and the second A step of closely adhering the resin layer and the conductive thin film;
Peeling the mold from the conductive thin film;
Filling the first and second recesses with a conductive material via the conductive thin film to form a first wiring layer and vias that are electrically connected to the first wiring layer, respectively. A method for manufacturing a wiring board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013226498A JP2014017534A (en) | 2013-10-31 | 2013-10-31 | Method for manufacturing wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013226498A JP2014017534A (en) | 2013-10-31 | 2013-10-31 | Method for manufacturing wiring board |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011092594A Division JP5406241B2 (en) | 2011-04-19 | 2011-04-19 | Wiring board manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014017534A true JP2014017534A (en) | 2014-01-30 |
Family
ID=50111902
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013226498A Pending JP2014017534A (en) | 2013-10-31 | 2013-10-31 | Method for manufacturing wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014017534A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104703408A (en) * | 2015-03-10 | 2015-06-10 | 上海蓝沛新材料科技股份有限公司 | Preparation method of high-density copper-clad circuit board |
JP2018082128A (en) * | 2016-11-18 | 2018-05-24 | キヤノン株式会社 | Imprint device and article manufacturing method |
WO2023058230A1 (en) * | 2021-10-08 | 2023-04-13 | 株式会社Fuji | Circuit forming method and information processing device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005340432A (en) * | 2004-05-26 | 2005-12-08 | Shinko Electric Ind Co Ltd | Method for manufacturing wiring board |
JP2010171170A (en) * | 2009-01-22 | 2010-08-05 | Hitachi Cable Ltd | Copper circuit wiring board and method for manufacturing the same |
-
2013
- 2013-10-31 JP JP2013226498A patent/JP2014017534A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005340432A (en) * | 2004-05-26 | 2005-12-08 | Shinko Electric Ind Co Ltd | Method for manufacturing wiring board |
JP2010171170A (en) * | 2009-01-22 | 2010-08-05 | Hitachi Cable Ltd | Copper circuit wiring board and method for manufacturing the same |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104703408A (en) * | 2015-03-10 | 2015-06-10 | 上海蓝沛新材料科技股份有限公司 | Preparation method of high-density copper-clad circuit board |
JP2018082128A (en) * | 2016-11-18 | 2018-05-24 | キヤノン株式会社 | Imprint device and article manufacturing method |
KR20180056372A (en) | 2016-11-18 | 2018-05-28 | 캐논 가부시끼가이샤 | Imprint apparatus and article manufacturing method |
WO2023058230A1 (en) * | 2021-10-08 | 2023-04-13 | 株式会社Fuji | Circuit forming method and information processing device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007243181A (en) | Method of manufacturing substrate by imprinting | |
US20120216946A1 (en) | Method of manufacturing wiring substrate | |
US9232662B2 (en) | Manufacturing method for wiring board | |
CN102648670B (en) | Printed circuit board and method of manufacturing the same | |
US20130025120A1 (en) | Wiring board and manufacturing method for same | |
US8161634B2 (en) | Method of fabricating a printed circuit board | |
JP2014017534A (en) | Method for manufacturing wiring board | |
TWI482549B (en) | Manufacturing method for printed circuit board | |
JP2004253432A (en) | Method of manufacturing printed wiring board | |
JP5406241B2 (en) | Wiring board manufacturing method | |
TWI656819B (en) | Flexible circuit board manufacturing method | |
JP2010161298A (en) | Method for filling conductive paste and method for manufacturing multilayer substrate | |
JP5640667B2 (en) | Circuit board manufacturing method | |
JP2015133342A (en) | Wiring board manufacturing method | |
JP5232893B2 (en) | Wiring board manufacturing method | |
JP2006086153A (en) | Flexible wiring board and its manufacturing method | |
JP2010278379A (en) | Wiring board and method of manufacturing the same | |
JP2012169486A (en) | Base material, wiring board, production method of base material and production method of wiring board | |
JP3325903B2 (en) | Manufacturing method of wiring board | |
JP6024019B2 (en) | Printed circuit board and manufacturing method thereof | |
KR100851068B1 (en) | Stamper and PCB manufacturing method using thereof | |
JP2010287765A (en) | Imprinting method, wiring pattern forming method, and multilayer electronic component | |
US20160381793A1 (en) | Wiring board and method for manufacturing the same | |
KR101138553B1 (en) | Flexible Laminate THEREON AND MANUFACTURING METHOD THEREOF | |
JPH0732301B2 (en) | Manufacturing method of embedded printed wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140708 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150303 |