JP2014017381A - 半導体ウェーハの評価方法及び製造方法 - Google Patents

半導体ウェーハの評価方法及び製造方法 Download PDF

Info

Publication number
JP2014017381A
JP2014017381A JP2012153933A JP2012153933A JP2014017381A JP 2014017381 A JP2014017381 A JP 2014017381A JP 2012153933 A JP2012153933 A JP 2012153933A JP 2012153933 A JP2012153933 A JP 2012153933A JP 2014017381 A JP2014017381 A JP 2014017381A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
range
wafer
warp data
fitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012153933A
Other languages
English (en)
Other versions
JP5862492B2 (ja
Inventor
Yuichi Shimizu
裕一 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012153933A priority Critical patent/JP5862492B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to PCT/JP2013/003638 priority patent/WO2014010166A1/ja
Priority to DE112013003142.6T priority patent/DE112013003142T5/de
Priority to US14/410,514 priority patent/US10043719B2/en
Priority to SG11201408564SA priority patent/SG11201408564SA/en
Priority to KR1020157000415A priority patent/KR101985195B1/ko
Priority to CN201380036616.8A priority patent/CN104428882B/zh
Priority to TW102122205A priority patent/TWI556339B/zh
Publication of JP2014017381A publication Critical patent/JP2014017381A/ja
Application granted granted Critical
Publication of JP5862492B2 publication Critical patent/JP5862492B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02008Multistep processes
    • H01L21/0201Specific process step
    • H01L21/02024Mirror polishing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】半導体ウェーハ製造の中間工程において、鏡面研磨工程後の半導体ウェーハのナノトポグラフィーを精度良く評価することができる方法を提供することを目的とする。
【解決手段】鏡面研磨工程の前に、静電容量式の形状測定装置を用いて、半導体ウェーハの表面変位のWarpデータを測定し、半導体ウェーハの外周部の所定の幅を抽出範囲として設定し、該抽出範囲において、所定のフィッティング範囲におけるフィッティング関数でWarpデータのフィッティングを行うことによって、半導体ウェーハの外周部での加工歪みによるWarpデータの変化の影響を除外して、抽出範囲での前記フィッティングしたWarpデータのRange(最大値−最小値)を求め、該求めたRangeによって、鏡面研磨工程後の半導体ウェーハ表面のナノトポグラフィーを評価する半導体ウェーハの評価方法。
【選択図】図1

Description

本発明は、半導体ウェーハの評価方法及びそれを用いた製造方法に関する。
一般的に、シリコン単結晶ウェーハ等の半導体ウェーハの製造方法は、チョクラルスキー法(CZ法)により得られた単結晶インゴットをスライスして薄円板状のウェーハに加工するスライス工程と、ウェーハの割れ、欠けを防止するために外周部を面取りする面取り工程と、ウェーハを平坦化するラッピング工程と、これらの工程でウェーハ表層に残留した加工歪みを除去するエッチング工程と、ウェーハ表面を鏡面化する鏡面研磨工程と、研磨加工で付着した研磨剤や異物等の汚染物を除去する洗浄工程とを有している。必要に応じて、上記の工程の他に熱処理や研削等の工程が加わったり、工程順が入れ換えられたり、同じ工程を複数回行う場合もある。
近年、半導体デバイスの高集積化に伴い、微細なデバイス技術としてSTI(シャロートレンチアイソレーション)等のプロセスが採用されている。そのため、回路配線パターンを半導体ウェーハ表面に形成するには、半導体ウェーハ上に、より平坦で均一な厚さの絶縁膜を形成することが必要となり、例えば、CMP(ケミカルメカニカルポリッシング)等により絶縁膜を平坦にする方法が半導体デバイス製造工程で用いられている。
従来は、半導体ウェーハ表面の微小な凹凸形状(以下、うねりとも呼ぶ)は、特にデバイス製造工程に影響しなかった。しかし、STIでは、CMPにより凸部が選択的に研磨されるため、上記うねりが原因となって絶縁膜の厚さが不均一になってしまう問題が生じた。うねりは、ナノトポグラフィーというパラメータを用いて表現される。ナノトポグラフィーとは、ウェーハ表面の平坦度を表す指標で、0.1mmから数十mmの空間波長領域における非吸着状態のウェーハ表面のうねりを表す。
ナノトポグラフィーは、一般的に、ADE社製Nanomapper、KLAテンコール社製NanoPro、レイテックス社製Dynasearch等の装置で測定されているが、それらの装置は光学式で、被測定物の表面反射を利用して測定するため、対象となるウェーハは表面の反射率がある程度高い鏡面状態であることが必要である。
従って、スライスウェーハや研削ウェーハ等、中間工程を経ただけの反射率の低い表面を持つウェーハを対象として、それらの測定装置でナノトポグラフィーを測定した値は、精度が低く信頼できなかった。
また、最近では、ウェーハ製造方法の中間工程におけるナノトポグラフィーを劣化させる要因として、ワイヤソーで単結晶インゴットをスライスする際にワイヤーの走行方向に発現するうねりや、ラッピング工程、両頭研削工程で発現するリング状のうねり等が挙げられている。
このようなうねりを低減する方法として、スライス後に両頭研削工程、両面ラッピング工程、両面研磨工程を行うことが提案されている(例えば、特許文献1参照)。
特許文献1では、ウェーハ切断時に表面に形成された歪層とマクロなうねりの成分が、両頭研削工程で除去され、かつウェーハの平坦度が向上し、その後に両面ラッピングすることで、両頭研削工程で生じた微小な表面のうねりが除去できると開示している。
しかし、スライス時に生じるうねりの大きさは、使用する切断装置の性能、ワイヤーの仕様、切断条件、及び切断時のワイヤー断線などの異常により、大きく変化することがある。同様に、ラッピング工程で発現するうねりの大きさは、定盤やキャリアによって変化することがある。また、両頭研削工程で発現するうねりの大きさは、砥石とウェーハの相対位置関係や、砥石の切れ味によって変化することがある。
それらの要因でウェーハ表面に生じたうねりの残留は、最終工程である鏡面研磨工程で除去することは困難であるため、スライス工程やラッピング工程といったウェーハ製造方法の中間工程の時点で、発現したうねりの大きさをモニタリングして管理する必要がある。しかし、光学式の表面反射を利用する従来の測定方法では、前述のようにうねりを精度良く検出することができないという問題があった。
このような表面の反射率が低い半導体ウェーハのうねりを測定する従来技術の方法として、静電容量方式の形状測定装置を用いて得られるWarpデータを、少なくとも短波長側周期1mm以下、及び長波長側周期50mm以上の波長帯域をカットオフしてバンドパスフィルタリングすることが提案されている(例えば、特許文献2参照)。
特開2002−124490号公報 WO2006/018961
しかし、スライス、ラッピング、研削後のウェーハは、加工歪によりWarpデータが本来の形状を示さず、前述のうねりを高精度に検出することができないという問題がある。そのため、エッチングを行って加工歪を除去し、Warpデータが本来の形状を示した後に前記測定方法でうねりを検出する必要があるが、これではラッピング、研削等の工程の管理が、効率的にはできない。
本発明は、上記問題点に鑑みてなされたものであって、半導体ウェーハ製造の中間工程において、鏡面研磨工程後の半導体ウェーハのナノトポグラフィーを精度良く評価することができる方法を提供することを目的とする。
上記目的を達成するために、本発明は、スライス工程、ラッピング工程及び/又は研削工程、エッチング工程、鏡面研磨工程を含む製造方法により製造する半導体ウェーハの表面のナノトポグラフィーを評価する方法であって、
前記鏡面研磨工程の前に、静電容量式の形状測定装置を用いて、前記半導体ウェーハの表面変位のWarpデータを測定し、前記半導体ウェーハの外周部の所定の幅を抽出範囲として設定し、該抽出範囲において、所定のフィッティング範囲におけるフィッティング関数で前記Warpデータのフィッティングを行うことによって、前記半導体ウェーハの外周部での加工歪みによるWarpデータの変化の影響を除外して、前記抽出範囲での前記フィッティングしたWarpデータのRange(最大値−最小値)を求め、該求めたRangeによって、前記鏡面研磨工程後の半導体ウェーハ表面のナノトポグラフィーを評価することを特徴とする半導体ウェーハの評価方法を提供する。
このように評価を行うことで、鏡面研磨工程前に、研削工程等による加工歪みが残存し、表面が鏡面ではない半導体ウェーハの表面状態について、鏡面研磨工程後の半導体ウェーハのナノトポグラフィーと相関性が高く、精度の良い評価を効率的に実施することができる。
このとき、前記抽出範囲を、前記半導体ウェーハのエッジから径方向に直径の10分の1の位置までの範囲内で設定し、前記フィッティング範囲を、前記半導体ウェーハのエッジから径方向に直径の10分の1の位置からエッジに向けて径方向に直径の30分の1の幅の範囲内で設定することが好ましい。
このような抽出範囲及びフィッティング範囲に設定することで、鏡面研磨後の半導体ウェーハのナノトポグラフィーに影響を与える外周部のリング状の凹凸を、鏡面研磨前に、確実に、精度良く評価することができる。
このとき、前記フィッティング関数を、一次関数とすることが好ましい。
このようなフィッティング関数とすることで、簡易に、より精度良く評価することができる。
このとき、前記求めたRangeが0.7μm以下であれば、前記半導体ウェーハを良品と判定することが好ましい。
このように良品を判定することで、半導体ウェーハのナノトポグラフィーを効率的に、より精度良く評価することができる。
また、本発明は、スライス工程、ラッピング工程及び/又は研削工程、エッチング工程、鏡面研磨工程を含む半導体ウェーハの製造方法であって、
前記スライス工程、ラッピング工程、研削工程、エッチング工程の少なくとも一つの工程を行った半導体ウェーハを、本発明の半導体ウェーハの評価方法により評価し、該評価結果に基づいて、前記スライス工程、ラッピング工程、研削工程、エッチング工程の少なくとも一つの工程を管理しながら、前記半導体ウェーハを製造することを特徴とする半導体ウェーハの製造方法を提供する。
このように半導体ウェーハを製造することで、製造工程の異常等を早期に把握し、良好なナノトポグラフィーを有する半導体ウェーハを、効率的かつ確実に製造することができ、製造ロスの低減や歩留まりの向上を図ることができる。
以上のように、本発明によれば、鏡面研磨工程前に、半導体ウェーハのナノトポグラフィーを効率的に、精度良く評価することができる。
本発明で用いることができる静電容量方式の形状測定装置を用いた測定方法の原理を説明するための図である。 本発明で用いることができる静電容量方式の形状測定装置を用いた測定方法の原理を説明するための図である。 Warpデータの測定条件を示す図である。 ラッピング後の半導体ウェーハのWarpデータを従来技術で解析した断面形状を示すグラフである。 エッチング後の半導体ウェーハのWarpデータを従来技術で解析した断面形状を示すグラフである。 ラッピング後の半導体ウェーハとエッチング後の半導体ウェーハのWarpデータを従来技術で解析したデータについて、鏡面ウェーハのナノトポグラフィーとの相関を示すグラフである。 ラッピング工程後のウェーハのWarpデータを示すグラフである。 エッチング工程後のウェーハのWarpデータを示すグラフである。 ラッピング工程後の半導体ウェーハのWarpデータを示すグラフである。 ラッピング後、エッチング、及び鏡面研磨したウェーハと、研削後、エッチング、及び鏡面研磨したウェーハの外周部のリング状の凹凸変位の位置を示す図である。 ナノトポグラフィーと断面形状の測定条件を示す図である。 半導体ウェーハのナノトポグラフィーの断面形状を示すグラフである。 Warpデータの抽出条件を示す図である。 抽出したWarpデータのグラフである。 フィッティング関数を求める方法を説明するための図である。 フィッティングを行ったWarpデータを示すグラフである。 フィッティングを行ったWarpデータを平均化したグラフである。 マイケルソン干渉計の構成原理を示す概略図である。 マイケルソン干渉計により得られた画像である。 Nanomapperの測定方法を示す概略図である。 本発明によりフィッティングを行ったラッピング後の半導体ウェーハのWarpデータと、鏡面ウェーハのナノトポグラフィーとを示す図である。 実施例1,2において、本発明によりフィッティングを行った半導体ウェーハのWarpデータについて、鏡面ウェーハのナノトポグラフィーとの相関を示すグラフである。
本発明者は、半導体ウェーハの製造方法の最終工程である鏡面研磨工程後の半導体ウェーハ外周部で検出されるうねりを、中間工程後の時点で検出したいと考えた。そして、中間工程後の半導体ウェーハ、例えばラッピング工程後の加工歪を有する半導体ウェーハ等の表面を、静電容量方式の形状測定装置を用いて測定し、得られたWarpデータを用いて評価を行うことに想到した。さらに、本発明者らは以下のように検討を行った。
図1、2に、本発明で用いることができる静電容量方式の形状測定装置を用いた測定方法の原理を示す。
一般的に、静電容量方式の形状測定は、被測定物(半導体ウェーハ)の厚さを基準として行われている。図1に示すようなプローブ1と被測定物2が静電容量を形成し、プローブ1と被測定物2との間の距離Dの変化により静電容量が変化する。静電容量−電圧変換回路で、Dに比例した電圧を出力させて変位を計測する。さらに、図2のように変位計のプローブ1を被測定物2の両側に、既知の距離cで固定し、表面変位aおよびbを測定すれば、被測定物2の厚さtは、式t=c−(a+b)で求められる。
本発明では、上記被測定物の厚さtを用いるのではなく、表面変位a或いはbを用いて解析を行う。これは、ナノトポグラフィーと呼ばれるパラメータが、半導体ウェーハの表面を基準として測定されるためである。上記のように表面変位a或いはbを測定して得られるデータを、Warpデータと呼ぶ。
前記Warpデータについて、少なくとも短波長側周期1mm以下、及び長波長側周期50mm以上の波長帯域をカットオフして、バンドパスフィルタリングする従来技術を用いた場合、例えばラッピング工程後の加工歪を有する半導体ウェーハは、図3のように測定条件を4ライン(0deg、45deg、90deg、135deg)とすると、図4のような断面形状になる。また、エッチングを行った半導体ウェーハは、加工歪がほとんど除去され、本来のWarpデータに近いため、このエッチングを行った半導体ウェーハについて同様に測定した場合は、図5のような断面形状となる。
ラッピング工程後の半導体ウェーハ(図4)とエッチング工程後の半導体ウェーハ(図5)について、前記のように得られた外周部の凹凸変位と、後工程の両面鏡面研磨工程で処理して得られた鏡面ウェーハについて、Nanomapperで測定して得られたウェーハ外周部のリング状の凹凸変位とを、一対一で対応させ、その相関関係を調査した。
その結果、図6のように、ラッピング工程後の加工歪を有するウェーハの寄与率(相関係数の二乗)は0.24であり、エッチング工程後のウェーハの寄与率0.71と比較すると低かった。
図7は、ラッピング工程後の加工歪を有するウェーハのWarpデータで、図8は、ラッピング工程の後エッチング工程を行った後のウェーハのWarpデータである。ここで、図7では、ラッピング工程後のウェーハのWarpデータとスライス工程後のWarpデータに対する変化量(以下、ΔWarpと呼ぶ)は、ΔWarp(ラッピング工程後−スライス工程後)=4.6μmであった。また、図8では、ラッピング工程とエッチング工程後のウェーハのWarpデータについてのスライス工程後のWarpデータに対する変化量(ΔWarp)は、ΔWarp(エッチング工程後−スライス工程後)=1.9μmであった。
従来技術の測定方法の問題点は、図7のように、ラッピング工程後の加工歪を有するウェーハのWarpデータが、スライス工程後のWarpデータに対して変化量ΔWarpが大きい場合は、図8のように、エッチング処理を行って加工歪を除去したΔWarpが小さいウェーハと比較して、見かけ上、外周部のWarpデータが大きく直線的に変化している影響により、外周部の凹凸変位も見かけ上、大きく現れてしまうことである。また、ラッピング工程後の加工歪を有するウェーハは、ΔWarpのバラツキも大きいため、鏡面研磨工程後のウェーハのナノトポグラフィーとの相関性が低かった。
ただし、ナノトポグラフィーに大きな影響を及ぼすのは、Warpデータにおいて曲線的な成分、または、変曲点の有無であるということが経験則で分かっている。そこで、加工歪による外周部のWarpデータの直線的な大きな変化を除外することにより、高精度なナノトポグラフィーの評価が可能であることを見出した。
本発明者らは、以上の知見に基づいて、以下のように鏡面研磨前の半導体ウェーハのWarpデータにフィッティングを行うことで、鏡面研磨を行った該ウェーハのナノトポグラフィーと相関が高い評価を行うことができることを見出し、本発明を完成させた。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
本発明では、スライス工程、ラッピング工程及び/又は研削工程、エッチング工程、鏡面研磨工程を含む製造方法により製造するシリコン単結晶ウェーハ等の半導体ウェーハについて、鏡面研磨工程前に、半導体ウェーハの表面のナノトポグラフィーを評価する。ここで、ラッピング工程と研削工程は、いずれか一方を行ってもよいし、両方を行うこともできる。
この評価では、鏡面研磨工程の前に、静電容量式の形状測定装置を用いて、半導体ウェーハの表面変位のWarpデータを測定し、半導体ウェーハの外周部の所定の幅を抽出範囲として設定し、該抽出範囲において、所定のフィッティング範囲におけるフィッティング関数でWarpデータのフィッティングを行うことによって、半導体ウェーハの外周部での加工歪みによるWarpデータの変化の影響を除外して、抽出範囲でのフィッティングしたWarpデータのRange(最大値−最小値)を求め、該求めたRangeによって、鏡面研磨工程後の半導体ウェーハ表面のナノトポグラフィーを評価する。
鏡面研磨工程前には、半導体ウェーハの表面は鏡面でないため、光学式の装置では精度が低く、評価は困難であった。従って、本発明では、上記した図1,2に示すような静電容量式の形状測定装置によりWarpデータを測定して評価を行う。このとき、鏡面研磨工程前では、研削工程等による加工歪みが残存しており、当該加工歪みによりWarpデータが見かけ上大きく変化してしまう。本発明では、Warpデータについて、ウェーハ外周部の抽出範囲、フィッティング範囲、及びフィッティング関数の三つのパラメータを指定してフィッティングを行うことで、加工歪みによるWarpデータの変化の影響を除外して、Range(最大値−最小値)を求める。従って、求めたRangeにより研磨後のナノトポグラフィーを精度良く評価することができる。このように、本発明であれば、鏡面研磨工程前の中間工程において、鏡面研磨工程後の半導体ウェーハ表面のナノトポグラフィーと相関の高い評価を行うことができるため、各工程の製造条件等を効率的かつ精度良く管理できる。
以下、Warpデータの外周部の抽出範囲の設定と、該抽出範囲におけるフィッティング範囲の設定について説明する。
CZ法で製造された直径300mmのシリコン単結晶ウェーハを試料ウェーハとして、ラッピング工程後の加工歪を有するウェーハのWarpデータを、静電容量式の形状測定装置を用いて、図3のように、測定条件を4ライン(0deg、45deg、90deg、135deg)、FQA(Flatness Quality Area:ウェーハの平坦度適用領域)294mm、測定間隔1mmピッチで測定した。得られたWarpデータは、図9のようになる。
ここで、ラッピングや両頭研削を行ったウェーハにおいて、図3のような測定条件で測定したWarpデータは、エッチング工程と鏡面研磨工程を経た、鏡面研磨後のウェーハ表面のナノトポグラフィーに大きな影響を与える外周部のリング状の凹凸変位の位置は、図10のように、ラッピング品(ラッピング後にエッチングと鏡面研磨を行ったウェーハ)や両頭研削品(研削後にエッチングと鏡面研磨を行ったウェーハ)で大きく異なることはない。
リング状の凹凸変位の位置は、図11のナノトポグラフィーによる図12の断面形状データから判断すると、ウェーハのエッジから中心に向かって(径方向に)、直径の15分の1の位置である、中心(0)から半径方向に130mmの位置において概ね極値がある。
そして、半径方向130mmの位置からエッジに向かって径方向にWarpデータの曲線的変化を評価するためには、直線の基準面が必要である。半径方向130mmの位置から中心に向けて一定幅のWarpデータが必要となるが、例えば半径方向100〜110mmの位置までWarpデータを抽出すると、図7から分かるように、加工歪の影響による見かけ上の曲線的な変化成分が含まれてしまう。そこで、エッジから中心に向けて(径方向に)、直径の10分の1の位置である、中心(0)から半径方向に120mmの位置を基準面の適切な開始位置と考えた。
以上のことから、Warpデータの外周部の抽出範囲は、エッジから中心方向に直径の10分の1の位置までの範囲とし、また、この抽出範囲におけるWarpデータのフィッティング範囲を、前記求めたエッジから径方向に(中心に向けて)、直径の10分の1の位置から、エッジに径方向に向けて直径の30分の1の位置までの範囲内とすることが好ましい。
従って、Warpデータを測定して、抽出範囲、フィッティング範囲を上記のように設定することができる。ただし、上記したように、外周部のリング状凹凸は、大体同じ位置に形成されるため、抽出範囲を、半導体ウェーハのエッジから径方向に直径の10分の1の位置までの範囲内で設定し、フィッティング範囲を、半導体ウェーハのエッジから径方向に直径の10分の1の位置からエッジに向けて径方向に直径の30分の1の幅の範囲内で設定することが、評価の精度が良く、簡易であるため好ましい。この場合、例えば、直径300mmのウェーハの場合、中心を基準(0)として、抽出範囲は半径方向に(エッジに向けて)120mmの位置からエッジ(150mmの位置)までの範囲内、フィッティング範囲は半径方向に(エッジに向けて)120mmの位置から130mmの位置(幅10mm)までの範囲内となる。
図13のような各測定角度で、上記のように設定した抽出範囲において、半導体ウェーハの外周部のWarpデータを抽出したのが図14である。
次に、Warpデータのフィッティング範囲でのフィッティング関数によるフィッティング方法について説明する。
フィッティング関数については、外周部のWarpデータの大きな曲線的変化を評価することが重要であり、そのため、基準面は直線である必要があるので、フィッティング関数は1次関数(y=ax+b)として、フィッティングすることが好ましい。ここで、yは関数であり、xは任意の半径位置を表す変数で、a,bは定数である。
フィッティング方法については、各測定角度におけるWarpデータのフィッティング範囲で、まず、1次関数の近似式を求める。
求める方法としては、例えば、図15(a)と図15(b)のように、最小二乗法、エクセルのソルバーとVisual Basicによるプログラミングを用いて、各測定角度のフィッティング範囲の
Figure 2014017381
が最小値となる定数a,bを決定し、1次関数の近似式(y=ax+b)を求める。f(x)は、任意の半径位置におけるWarpデータの実測値である。そして、該求めた各測定角度の定数a,bを使用して、各測定角度におけるWarpデータについて、[f(x)−(ax+b)]のフィッティングを行う。図14に示す抽出範囲のデータについて、フィッティング[f(x)−(ax+b)]を行ったものが、図16である。
そして、各測定角度でフィッティングを行ったWarpデータ(図16)を平均化すると、図17のようになる。図17より、エッジから中心に向けて(径方向に)直径の10分の1の位置までの範囲である120〜150mmの範囲におけるRange(最大値−最小値)を求める。このRangeにより、鏡面研磨後の半導体ウェーハ表面のナノトポグラフィーを、高精度に推定することができる。なお、平均化せずに、図16のフィッティングしたデータの各測定角度でのRangeを求めてもよいし、または、一つの測定角度でのRangeを求めてもよい。
ここで、一般的に鏡面ウェーハのナノトポグラフィーの測定に用いられているADE社製Nanomapperについて、簡単に説明する。Nanomapperは、マイケルソン干渉計を用いており、そのマイケルソン干渉計の構成を図18に示す。
まず、光源13から出た光はコリメーターレンズ14により平行光となり、ハーフミラー15で2つの光路に分割(振幅分割)される。2つに分かれた光束は、それぞれ参照ミラー11と被測定物12(ここでは、半導体ウェーハを指す)で反射し、元の光路を逆戻りしてハーフミラー15により重ね合わせられ、CCDカメラ16により干渉縞画像(図19)が捉えられる。一方の参照ミラー11を高精度に研磨された平面(参照面)とし、他方(被測定物12)の被検面の形状を測定する。上記干渉計によって取り込まれた半導体ウェーハの面内データは、ノイズ除去等の処理が行われ、その後、図20に示すように設定によって決まるウィンドウサイズ21をウェーハ22面内で移動させ、ウィンドウ23内のPV値24(最大値−最小値)を、そのウィンドウ23の中心値25に置き換えることで、ナノトポグラフィーのデータとなる。
上記ウィンドウサイズは、一般的に0.5mm〜10mmが使われており、顧客(デバイス製造メーカー)のウェーハ規格によるが、従来技術による中間工程におけるナノトポグラフィーの管理においては、鏡面研磨工程での鏡面加工による修正分を考慮すると、ウィンドウサイズ21は経験的に10mmを採用することが多い。
CZ法で製造された直径300mmのシリコン単結晶ウェーハを試料ウェーハとして、本発明により得られるWarpデータと、Nanomapperによるナノトポグラフィーとの相関を確認した。まず、ラッピング工程後のウェーハについて、静電容量方式による形状測定装置を用いて測定してWarpデータを得た。そして、本発明により、前記最適な外周部の抽出範囲、フィッティング範囲、及びフィッティング関数を設定し、フィッティング操作を行って外周部のWarpデータを得た。そして、当該Warpデータについて、ラッピング工程後の試料ウェーハを後工程であるエッチング工程、両面鏡面研磨工程で順に処理して得られた鏡面ウェーハについて、Nanomapperで測定して得られた画像と断面形状を対応させた結果を図21に示す。
図21に示すように、本発明により得られたWarpデータにおいて、Rangeが大きい場合は、Nanomapperで測定して得られた断面形状データで外周部にリング状の凹凸変位が大きく、良好な相関が得られていることが分かる。
以上のように、本発明の評価方法により、ラッピング工程等の中間工程後の加工歪を有するウェーハを測定して得られたWarpデータは、鏡面研磨加工後の該ウェーハを光学式の測定装置を用いて測定したナノトポグラフィーデータと相関関係を有する。従って、半導体ウェーハの製造方法において、スライス工程、ラッピング工程、研削工程、エチング工程等の中間工程後に、本発明の評価方法を実施することにより、最終工程の鏡面研磨工程後のウェーハ表面のナノトポグラフィーを高精度に評価できる。
以下、本発明の評価方法により、半導体ウェーハの製造工程を管理する方法について説明する。
この管理においては、設定した基準で半導体ウェーハを抜き取り、本発明の評価方法を用いて、このウェーハを測定して、フィッティングした測定結果のRangeが、設定した合否基準値を超えた場合に、製造工程にフィードフォワードとフィードバックを行うことが好ましい。
(抜き取り評価)
一般的に抜き取り評価は、半導体ウェーハの約100〜250枚からなる1ロット(=インゴット単位)について行う。スライス工程後のウェーハの場合は、インゴットの切断位置の頭部K・中心C・尾部Pの3箇所から抜き取る。ラッピング工程後のウェーハの場合は、25〜50枚につき1〜4枚を抜き取る。
このように抜き取ったウェーハを、本発明の評価方法によりRange(最大値−最小値)を求めて、最終工程の鏡面研磨工程後のウェーハ表面のナノトポグラフィーを評価する。
(不良判定)
前記求めたRangeの結果をもとに、Range≦0.7μmをウェーハの合否基準値に設定して、簡易にウェーハの不良判定を行うことが好ましい。Range≦0.7μmを満たせば、鏡面研磨工程後のウェーハのナノトポグラフィーは十分に良好なものとなる。
上記抜き取り評価の結果、評価したウェーハ全数が合否基準値を超えた場合、当該ロットは全数不良判定(ロットアウト)とし、当該管理する工程へフィードバックする。不良品が発生した場合でも、少なくとも1枚が良品であると判定された場合は、当該管理する工程へのフィードバックと最終検査工程へのフィードフォワードを行う。
(製造工程へのフィードバック)
例としてスライス工程、ラッピング工程等に評価結果をフィードバックする場合について説明する。
スライス工程については基本的に条件を調整することができず、改善のために解析を行うこととなる。不良が発生したスライス号機やワイヤー、メインローラー等の材料を層別解析する。
ラッピング工程については、定盤修正、キャリア交換、溝清掃を行うことにより基準値に入るまで調整を行う。範囲内に調整できない場合は、定盤交換を行う。
両頭研削工程については、シフト(ウェーハに対する砥石軸上の砥石位置の調整)とチルト(ウェーハ面に対する砥石面との傾き調整)により基準値に入るまで調整を行う。また、ウェーハを保持する静圧パッドの左右流量を調整する場合もある。それでも範囲内に調整できないときは、キャリア交換、砥石交換を行う。
(最終検査工程へのフィードフォワード)
製品の要求項目にナノトポグラフィーが設定されている場合、最終工程の鏡面研磨工程後に、Nanomapper等を用いた最終検査工程においてウェーハの全数検査・選別を実施する。製品の要求項目にナノトポグラフィーが設定されていない場合は、1ロットにつき25枚のみを本発明により評価し、最終検査工程へのフィードフォワードを行う。
このような管理方法に従えば、半導体ウェーハの製造方法の中間工程であるスライス工程、ラッピング工程、研削工程およびエッチング工程などを管理することができ、製造条件の見直し、改善などの早期の対応が可能になる。さらに、ウェーハ品質の良否も鏡面研磨工程以前の中間工程において管理できるので、製品ロスの低減や歩留まり及び生産性の向上が見込める。
上記半導体ウェーハの製造工程の管理方法を用いて半導体ウェーハを製造すれば、製造工程の異常等を早期に把握し、ナノトポグラフィーが改善された半導体ウェーハを製造できるため、歩留りが高く効率的な半導体ウェーハ製造が可能となる。
以下、実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1)
加工歪を有するウェーハ表面を静電容量式の形状測定装置を用いて得られたWarpデータの処理に際して、最適な外周部の抽出範囲、フィッティング範囲、及び、フィッティング関数の組合せを用いて、本発明の評価方法を行った。
試料ウェーハとして、CZ法で製造された直径300mmのシリコン単結晶ウェーハを用いた。ラッピング工程後の鏡面研磨が施されていないウェーハについて、静電容量方式の形状測定装置を用いて測定してWarpデータを得た。このWarpデータについて、外周部の抽出範囲を、エッジから中心に向けて径方向に直径の10分の1の位置までの範囲とし(中心から径方向に120〜150mmの範囲)、また、前記抽出範囲におけるWarpデータのフィッティング範囲を、エッジから中心に向けて径方向に直径の10分の1の位置から、エッジに径方向に向けて直径の30分の1の位置までの範囲とし(中心から径方向に120〜130mmの範囲)、フィッティング関数を1次関数としてフィッティングを行って、外周部のRange(最大値−最小値)を求めた。
求めたRangeと、該ウェーハを後工程であるエッチング工程、両面鏡面研磨工程で順に処理して得られた鏡面ウェーハについて、Nanomapperで測定して得られたウェーハ外周部のリング状の凹凸変位とを、一対一で対応させ、その相関関係を調査して比較した。
その結果、図22のように、寄与率0.91と非常に高い相関が得られた。
(実施例2)
実施例1と同様に、ただし、ラッピング工程とエッチング工程を行った後の鏡面研磨が施されていないウェーハについて、本発明によりWarpデータ測定、フィッティングを行って、Rangeを求めた。このRangeと、該ウェーハを後工程である両面鏡面研磨工程で処理して得られた鏡面ウェーハについて、Nanomapperで測定して得られたウェーハ外周部のリング状の凹凸変位とを、一対一で対応させ、その相関関係を調査して比較した。
その結果、図22のように、寄与率0.93と非常に高い相関が得られた。
以上の結果をまとめると、表1のように、ラッピング後の寄与率は、Warpデータを従来技術で解析した0.24(図6)から、本発明のフィッティングにより0.91へと大きく改善され、エッチング後の寄与率は、Warpデータを従来技術で解析した0.71(図6)から、本発明のフィッティングにより0.93へと改善できた。
Figure 2014017381
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…プローブ、 2、12…被測定物、 11…参照ミラー、 13…光源、
14…コリメーターレンズ、 15…ハーフミラー、 16…CCDカメラ、
21…ウィンドウサイズ、 22…ウェーハ、 23…ウインドウ、
24…PV値、 25…中心値。

Claims (5)

  1. スライス工程、ラッピング工程及び/又は研削工程、エッチング工程、鏡面研磨工程を含む製造方法により製造する半導体ウェーハの表面のナノトポグラフィーを評価する方法であって、
    前記鏡面研磨工程の前に、静電容量式の形状測定装置を用いて、前記半導体ウェーハの表面変位のWarpデータを測定し、前記半導体ウェーハの外周部の所定の幅を抽出範囲として設定し、該抽出範囲において、所定のフィッティング範囲におけるフィッティング関数で前記Warpデータのフィッティングを行うことによって、前記半導体ウェーハの外周部での加工歪みによるWarpデータの変化の影響を除外して、前記抽出範囲での前記フィッティングしたWarpデータのRange(最大値−最小値)を求め、該求めたRangeによって、前記鏡面研磨工程後の半導体ウェーハ表面のナノトポグラフィーを評価することを特徴とする半導体ウェーハの評価方法。
  2. 前記抽出範囲を、前記半導体ウェーハのエッジから径方向に直径の10分の1の位置までの範囲内で設定し、前記フィッティング範囲を、前記半導体ウェーハのエッジから径方向に直径の10分の1の位置からエッジに向けて径方向に直径の30分の1の幅の範囲内で設定することを特徴とする請求項1に記載の半導体ウェーハの評価方法。
  3. 前記フィッティング関数を、一次関数とすることを特徴とする請求項1又は請求項2に記載の半導体ウェーハの評価方法。
  4. 前記求めたRangeが0.7μm以下であれば、前記半導体ウェーハを良品と判定することを特徴とする請求項1乃至請求項3のいずれか一項に記載の半導体ウェーハの評価方法。
  5. スライス工程、ラッピング工程及び/又は研削工程、エッチング工程、鏡面研磨工程を含む半導体ウェーハの製造方法であって、
    前記スライス工程、ラッピング工程、研削工程、エッチング工程の少なくとも一つの工程を行った半導体ウェーハを、請求項1乃至請求項4のいずれか一項に記載の半導体ウェーハの評価方法により評価し、該評価結果に基づいて、前記スライス工程、ラッピング工程、研削工程、エッチング工程の少なくとも一つの工程を管理しながら、前記半導体ウェーハを製造することを特徴とする半導体ウェーハの製造方法。
JP2012153933A 2012-07-09 2012-07-09 半導体ウェーハの評価方法及び製造方法 Active JP5862492B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2012153933A JP5862492B2 (ja) 2012-07-09 2012-07-09 半導体ウェーハの評価方法及び製造方法
DE112013003142.6T DE112013003142T5 (de) 2012-07-09 2013-06-11 Halbleiterwafer-Bewertungsverfahren und Halbleiterwafer-Herstellungsverfahren
US14/410,514 US10043719B2 (en) 2012-07-09 2013-06-11 Semiconductor wafer evaluation method and semiconductor wafer manufacturing method
SG11201408564SA SG11201408564SA (en) 2012-07-09 2013-06-11 Semiconductor wafer evaluation method and semiconductor wafer manufacturing method
PCT/JP2013/003638 WO2014010166A1 (ja) 2012-07-09 2013-06-11 半導体ウェーハの評価方法及び製造方法
KR1020157000415A KR101985195B1 (ko) 2012-07-09 2013-06-11 반도체 웨이퍼의 평가 방법 및 제조 방법
CN201380036616.8A CN104428882B (zh) 2012-07-09 2013-06-11 半导体晶片的评价方法及制造方法
TW102122205A TWI556339B (zh) 2012-07-09 2013-06-21 Evaluation method and manufacturing method of semiconductor wafers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012153933A JP5862492B2 (ja) 2012-07-09 2012-07-09 半導体ウェーハの評価方法及び製造方法

Publications (2)

Publication Number Publication Date
JP2014017381A true JP2014017381A (ja) 2014-01-30
JP5862492B2 JP5862492B2 (ja) 2016-02-16

Family

ID=49915651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012153933A Active JP5862492B2 (ja) 2012-07-09 2012-07-09 半導体ウェーハの評価方法及び製造方法

Country Status (8)

Country Link
US (1) US10043719B2 (ja)
JP (1) JP5862492B2 (ja)
KR (1) KR101985195B1 (ja)
CN (1) CN104428882B (ja)
DE (1) DE112013003142T5 (ja)
SG (1) SG11201408564SA (ja)
TW (1) TWI556339B (ja)
WO (1) WO2014010166A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6443520B1 (ja) * 2017-10-02 2018-12-26 株式会社Sumco 半導体ウェーハの評価方法および該方法を用いた半導体ウェーハの製造方法
WO2024062741A1 (ja) * 2022-09-21 2024-03-28 株式会社Sumco ウェーハ形状のモデル化方法、およびウェーハの製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6323515B2 (ja) * 2016-08-31 2018-05-16 株式会社Sumco 半導体ウェーハのラッピング方法および半導体ウェーハ
JP6841202B2 (ja) * 2017-10-11 2021-03-10 株式会社Sumco 半導体ウェーハの評価方法および半導体ウェーハの製造方法
JP2019113329A (ja) * 2017-12-21 2019-07-11 株式会社ニューフレアテクノロジー 変位計測装置及び電子ビーム検査装置
CN108807595B (zh) * 2018-06-13 2020-02-14 苏州澳京光伏科技有限公司 一种低翘曲多晶硅太阳能电池用基板的制造方法
US10796969B2 (en) * 2018-09-07 2020-10-06 Kla-Tencor Corporation System and method for fabricating semiconductor wafer features having controlled dimensions
DE102018221922A1 (de) * 2018-12-17 2020-06-18 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben mittels einer Drahtsäge, Drahtsäge und Halbleiterscheibe aus einkristallinem Silizium
CN111336914B (zh) * 2020-03-25 2021-12-10 长江存储科技有限责任公司 晶圆翘曲度测量装置及方法
CN111710600A (zh) * 2020-05-20 2020-09-25 河源市天和第三代半导体产业技术研究院 一种硅晶圆降低减薄翘曲的方法
CN112071765A (zh) * 2020-08-18 2020-12-11 徐州鑫晶半导体科技有限公司 确定晶圆加工参数的方法和晶圆的加工方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229392A (ja) * 2001-11-28 2003-08-15 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
US20030170920A1 (en) * 2002-03-07 2003-09-11 Memc Electronic Materials, Inc. Method of estimating post-polishing waviness characteristics of a semiconductor wafer
JP2004020286A (ja) * 2002-06-13 2004-01-22 Shin Etsu Handotai Co Ltd 半導体ウエーハの形状評価方法及び形状評価装置
JP2005500605A (ja) * 2001-08-21 2005-01-06 ウェーブフロント・サイエンシーズ・インコーポレイテッド データセットのハイパスフィルタリング方法
JP2006294774A (ja) * 2005-04-08 2006-10-26 Shin Etsu Handotai Co Ltd 半導体ウエーハの評価方法及び評価装置並びに半導体ウエーハの製造方法
JP2009027095A (ja) * 2007-07-23 2009-02-05 Sumco Techxiv株式会社 半導体ウェハの評価方法、半導体ウェハの研削方法、及び半導体ウェハの加工方法
JP4420023B2 (ja) * 2004-08-17 2010-02-24 信越半導体株式会社 半導体ウェーハの測定方法、その製造工程の管理方法、及び半導体ウェーハの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124490A (ja) 2000-08-03 2002-04-26 Sumitomo Metal Ind Ltd 半導体ウェーハの製造方法
JP3838341B2 (ja) * 2001-09-14 2006-10-25 信越半導体株式会社 ウェーハの形状評価方法及びウェーハ並びにウェーハの選別方法
US7810383B2 (en) 2005-04-08 2010-10-12 Shin-Etsu Handotai Co., Ltd. Method for evaluating semiconductor wafer, apparatus for evaluating semiconductor wafer, and method for manufacturing semiconductor wafer
US7930058B2 (en) * 2006-01-30 2011-04-19 Memc Electronic Materials, Inc. Nanotopography control and optimization using feedback from warp data
KR20100063409A (ko) * 2008-12-03 2010-06-11 주식회사 실트론 나노토포그래피가 개선된 웨이퍼의 제조 방법
CN102506773B (zh) * 2011-09-28 2016-03-09 上海华虹宏力半导体制造有限公司 检测晶圆表面粗糙度的方法
US20130139800A1 (en) * 2011-12-02 2013-06-06 Memc Electronic Materials, Spa Methods For Controlling Surface Profiles Of Wafers Sliced In A Wire Saw

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005500605A (ja) * 2001-08-21 2005-01-06 ウェーブフロント・サイエンシーズ・インコーポレイテッド データセットのハイパスフィルタリング方法
JP2003229392A (ja) * 2001-11-28 2003-08-15 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ
US20030170920A1 (en) * 2002-03-07 2003-09-11 Memc Electronic Materials, Inc. Method of estimating post-polishing waviness characteristics of a semiconductor wafer
JP2004020286A (ja) * 2002-06-13 2004-01-22 Shin Etsu Handotai Co Ltd 半導体ウエーハの形状評価方法及び形状評価装置
JP4420023B2 (ja) * 2004-08-17 2010-02-24 信越半導体株式会社 半導体ウェーハの測定方法、その製造工程の管理方法、及び半導体ウェーハの製造方法
JP2006294774A (ja) * 2005-04-08 2006-10-26 Shin Etsu Handotai Co Ltd 半導体ウエーハの評価方法及び評価装置並びに半導体ウエーハの製造方法
JP2009027095A (ja) * 2007-07-23 2009-02-05 Sumco Techxiv株式会社 半導体ウェハの評価方法、半導体ウェハの研削方法、及び半導体ウェハの加工方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6443520B1 (ja) * 2017-10-02 2018-12-26 株式会社Sumco 半導体ウェーハの評価方法および該方法を用いた半導体ウェーハの製造方法
JP2019067952A (ja) * 2017-10-02 2019-04-25 株式会社Sumco 半導体ウェーハの評価方法および該方法を用いた半導体ウェーハの製造方法
WO2024062741A1 (ja) * 2022-09-21 2024-03-28 株式会社Sumco ウェーハ形状のモデル化方法、およびウェーハの製造方法

Also Published As

Publication number Publication date
US20150214123A1 (en) 2015-07-30
KR101985195B1 (ko) 2019-06-04
TW201413848A (zh) 2014-04-01
WO2014010166A1 (ja) 2014-01-16
US10043719B2 (en) 2018-08-07
SG11201408564SA (en) 2015-02-27
CN104428882B (zh) 2017-01-11
JP5862492B2 (ja) 2016-02-16
TWI556339B (zh) 2016-11-01
KR20150033640A (ko) 2015-04-01
DE112013003142T5 (de) 2015-03-12
CN104428882A (zh) 2015-03-18

Similar Documents

Publication Publication Date Title
JP5862492B2 (ja) 半導体ウェーハの評価方法及び製造方法
JP4420023B2 (ja) 半導体ウェーハの測定方法、その製造工程の管理方法、及び半導体ウェーハの製造方法
JP3838341B2 (ja) ウェーハの形状評価方法及びウェーハ並びにウェーハの選別方法
US9748089B2 (en) Method for producing mirror-polished wafer
CN109690746B (zh) 硅晶片的评价方法、硅晶片制造工序的评价方法、硅晶片的制造方法以及硅晶片
WO2021084939A1 (ja) 半導体ウェーハの評価方法、半導体ウェーハの選別方法及びデバイスの製造方法
JP4606231B2 (ja) 半導体ウエーハの評価方法及び評価装置並びに半導体ウエーハの製造方法
JP4400331B2 (ja) ウエーハの形状評価方法及び管理方法
JP6443520B1 (ja) 半導体ウェーハの評価方法および該方法を用いた半導体ウェーハの製造方法
US7810383B2 (en) Method for evaluating semiconductor wafer, apparatus for evaluating semiconductor wafer, and method for manufacturing semiconductor wafer
JP2011014800A (ja) エピタキシャル層の膜厚測定方法、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハの製造工程管理方法
KR20220164489A (ko) 실리콘 웨이퍼의 dic결함의 형상측정방법 및 연마방법
US20230339069A1 (en) System and method for processing silicon wafers
EP4276890A1 (en) System and method for processing silicon wafers
KR101356400B1 (ko) 웨이퍼의 오염 방지 방법, 검사 방법 및 제조 방법
US20230047412A1 (en) Systems and methods for processing semiconductor wafers using front-end processed wafer edge geometry metrics
CN111952208A (zh) 侦测晶圆设定范围内平整度变化的方法
JP2006049740A (ja) 半導体ウェーハの製造方法
KR20240001252A (ko) 워크의 양면 연마 장치 및 양면 연마 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151214

R150 Certificate of patent or registration of utility model

Ref document number: 5862492

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250