JP2014017381A - 半導体ウェーハの評価方法及び製造方法 - Google Patents
半導体ウェーハの評価方法及び製造方法 Download PDFInfo
- Publication number
- JP2014017381A JP2014017381A JP2012153933A JP2012153933A JP2014017381A JP 2014017381 A JP2014017381 A JP 2014017381A JP 2012153933 A JP2012153933 A JP 2012153933A JP 2012153933 A JP2012153933 A JP 2012153933A JP 2014017381 A JP2014017381 A JP 2014017381A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- range
- wafer
- warp data
- fitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 98
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000011156 evaluation Methods 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 117
- 238000000605 extraction Methods 0.000 claims abstract description 29
- 238000012545 processing Methods 0.000 claims abstract description 29
- 230000002093 peripheral effect Effects 0.000 claims abstract description 17
- 238000006073 displacement reaction Methods 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims description 29
- 238000000227 grinding Methods 0.000 claims description 25
- 238000005498 polishing Methods 0.000 claims description 25
- 230000002950 deficient Effects 0.000 claims description 6
- 238000012886 linear function Methods 0.000 claims description 6
- 238000007517 polishing process Methods 0.000 abstract description 26
- 238000012876 topography Methods 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 163
- 238000005259 measurement Methods 0.000 description 23
- 239000000523 sample Substances 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 6
- 238000007726 management method Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000007689 inspection Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000000691 measurement method Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02024—Mirror polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【解決手段】鏡面研磨工程の前に、静電容量式の形状測定装置を用いて、半導体ウェーハの表面変位のWarpデータを測定し、半導体ウェーハの外周部の所定の幅を抽出範囲として設定し、該抽出範囲において、所定のフィッティング範囲におけるフィッティング関数でWarpデータのフィッティングを行うことによって、半導体ウェーハの外周部での加工歪みによるWarpデータの変化の影響を除外して、抽出範囲での前記フィッティングしたWarpデータのRange(最大値−最小値)を求め、該求めたRangeによって、鏡面研磨工程後の半導体ウェーハ表面のナノトポグラフィーを評価する半導体ウェーハの評価方法。
【選択図】図1
Description
特許文献1では、ウェーハ切断時に表面に形成された歪層とマクロなうねりの成分が、両頭研削工程で除去され、かつウェーハの平坦度が向上し、その後に両面ラッピングすることで、両頭研削工程で生じた微小な表面のうねりが除去できると開示している。
前記鏡面研磨工程の前に、静電容量式の形状測定装置を用いて、前記半導体ウェーハの表面変位のWarpデータを測定し、前記半導体ウェーハの外周部の所定の幅を抽出範囲として設定し、該抽出範囲において、所定のフィッティング範囲におけるフィッティング関数で前記Warpデータのフィッティングを行うことによって、前記半導体ウェーハの外周部での加工歪みによるWarpデータの変化の影響を除外して、前記抽出範囲での前記フィッティングしたWarpデータのRange(最大値−最小値)を求め、該求めたRangeによって、前記鏡面研磨工程後の半導体ウェーハ表面のナノトポグラフィーを評価することを特徴とする半導体ウェーハの評価方法を提供する。
このような抽出範囲及びフィッティング範囲に設定することで、鏡面研磨後の半導体ウェーハのナノトポグラフィーに影響を与える外周部のリング状の凹凸を、鏡面研磨前に、確実に、精度良く評価することができる。
このようなフィッティング関数とすることで、簡易に、より精度良く評価することができる。
このように良品を判定することで、半導体ウェーハのナノトポグラフィーを効率的に、より精度良く評価することができる。
前記スライス工程、ラッピング工程、研削工程、エッチング工程の少なくとも一つの工程を行った半導体ウェーハを、本発明の半導体ウェーハの評価方法により評価し、該評価結果に基づいて、前記スライス工程、ラッピング工程、研削工程、エッチング工程の少なくとも一つの工程を管理しながら、前記半導体ウェーハを製造することを特徴とする半導体ウェーハの製造方法を提供する。
このように半導体ウェーハを製造することで、製造工程の異常等を早期に把握し、良好なナノトポグラフィーを有する半導体ウェーハを、効率的かつ確実に製造することができ、製造ロスの低減や歩留まりの向上を図ることができる。
一般的に、静電容量方式の形状測定は、被測定物(半導体ウェーハ)の厚さを基準として行われている。図1に示すようなプローブ1と被測定物2が静電容量を形成し、プローブ1と被測定物2との間の距離Dの変化により静電容量が変化する。静電容量−電圧変換回路で、Dに比例した電圧を出力させて変位を計測する。さらに、図2のように変位計のプローブ1を被測定物2の両側に、既知の距離cで固定し、表面変位aおよびbを測定すれば、被測定物2の厚さtは、式t=c−(a+b)で求められる。
その結果、図6のように、ラッピング工程後の加工歪を有するウェーハの寄与率(相関係数の二乗)は0.24であり、エッチング工程後のウェーハの寄与率0.71と比較すると低かった。
この評価では、鏡面研磨工程の前に、静電容量式の形状測定装置を用いて、半導体ウェーハの表面変位のWarpデータを測定し、半導体ウェーハの外周部の所定の幅を抽出範囲として設定し、該抽出範囲において、所定のフィッティング範囲におけるフィッティング関数でWarpデータのフィッティングを行うことによって、半導体ウェーハの外周部での加工歪みによるWarpデータの変化の影響を除外して、抽出範囲でのフィッティングしたWarpデータのRange(最大値−最小値)を求め、該求めたRangeによって、鏡面研磨工程後の半導体ウェーハ表面のナノトポグラフィーを評価する。
CZ法で製造された直径300mmのシリコン単結晶ウェーハを試料ウェーハとして、ラッピング工程後の加工歪を有するウェーハのWarpデータを、静電容量式の形状測定装置を用いて、図3のように、測定条件を4ライン(0deg、45deg、90deg、135deg)、FQA(Flatness Quality Area:ウェーハの平坦度適用領域)294mm、測定間隔1mmピッチで測定した。得られたWarpデータは、図9のようになる。
そして、半径方向130mmの位置からエッジに向かって径方向にWarpデータの曲線的変化を評価するためには、直線の基準面が必要である。半径方向130mmの位置から中心に向けて一定幅のWarpデータが必要となるが、例えば半径方向100〜110mmの位置までWarpデータを抽出すると、図7から分かるように、加工歪の影響による見かけ上の曲線的な変化成分が含まれてしまう。そこで、エッジから中心に向けて(径方向に)、直径の10分の1の位置である、中心(0)から半径方向に120mmの位置を基準面の適切な開始位置と考えた。
従って、Warpデータを測定して、抽出範囲、フィッティング範囲を上記のように設定することができる。ただし、上記したように、外周部のリング状凹凸は、大体同じ位置に形成されるため、抽出範囲を、半導体ウェーハのエッジから径方向に直径の10分の1の位置までの範囲内で設定し、フィッティング範囲を、半導体ウェーハのエッジから径方向に直径の10分の1の位置からエッジに向けて径方向に直径の30分の1の幅の範囲内で設定することが、評価の精度が良く、簡易であるため好ましい。この場合、例えば、直径300mmのウェーハの場合、中心を基準(0)として、抽出範囲は半径方向に(エッジに向けて)120mmの位置からエッジ(150mmの位置)までの範囲内、フィッティング範囲は半径方向に(エッジに向けて)120mmの位置から130mmの位置(幅10mm)までの範囲内となる。
求める方法としては、例えば、図15(a)と図15(b)のように、最小二乗法、エクセルのソルバーとVisual Basicによるプログラミングを用いて、各測定角度のフィッティング範囲の
まず、光源13から出た光はコリメーターレンズ14により平行光となり、ハーフミラー15で2つの光路に分割(振幅分割)される。2つに分かれた光束は、それぞれ参照ミラー11と被測定物12(ここでは、半導体ウェーハを指す)で反射し、元の光路を逆戻りしてハーフミラー15により重ね合わせられ、CCDカメラ16により干渉縞画像(図19)が捉えられる。一方の参照ミラー11を高精度に研磨された平面(参照面)とし、他方(被測定物12)の被検面の形状を測定する。上記干渉計によって取り込まれた半導体ウェーハの面内データは、ノイズ除去等の処理が行われ、その後、図20に示すように設定によって決まるウィンドウサイズ21をウェーハ22面内で移動させ、ウィンドウ23内のPV値24(最大値−最小値)を、そのウィンドウ23の中心値25に置き換えることで、ナノトポグラフィーのデータとなる。
この管理においては、設定した基準で半導体ウェーハを抜き取り、本発明の評価方法を用いて、このウェーハを測定して、フィッティングした測定結果のRangeが、設定した合否基準値を超えた場合に、製造工程にフィードフォワードとフィードバックを行うことが好ましい。
一般的に抜き取り評価は、半導体ウェーハの約100〜250枚からなる1ロット(=インゴット単位)について行う。スライス工程後のウェーハの場合は、インゴットの切断位置の頭部K・中心C・尾部Pの3箇所から抜き取る。ラッピング工程後のウェーハの場合は、25〜50枚につき1〜4枚を抜き取る。
このように抜き取ったウェーハを、本発明の評価方法によりRange(最大値−最小値)を求めて、最終工程の鏡面研磨工程後のウェーハ表面のナノトポグラフィーを評価する。
前記求めたRangeの結果をもとに、Range≦0.7μmをウェーハの合否基準値に設定して、簡易にウェーハの不良判定を行うことが好ましい。Range≦0.7μmを満たせば、鏡面研磨工程後のウェーハのナノトポグラフィーは十分に良好なものとなる。
上記抜き取り評価の結果、評価したウェーハ全数が合否基準値を超えた場合、当該ロットは全数不良判定(ロットアウト)とし、当該管理する工程へフィードバックする。不良品が発生した場合でも、少なくとも1枚が良品であると判定された場合は、当該管理する工程へのフィードバックと最終検査工程へのフィードフォワードを行う。
例としてスライス工程、ラッピング工程等に評価結果をフィードバックする場合について説明する。
スライス工程については基本的に条件を調整することができず、改善のために解析を行うこととなる。不良が発生したスライス号機やワイヤー、メインローラー等の材料を層別解析する。
両頭研削工程については、シフト(ウェーハに対する砥石軸上の砥石位置の調整)とチルト(ウェーハ面に対する砥石面との傾き調整)により基準値に入るまで調整を行う。また、ウェーハを保持する静圧パッドの左右流量を調整する場合もある。それでも範囲内に調整できないときは、キャリア交換、砥石交換を行う。
製品の要求項目にナノトポグラフィーが設定されている場合、最終工程の鏡面研磨工程後に、Nanomapper等を用いた最終検査工程においてウェーハの全数検査・選別を実施する。製品の要求項目にナノトポグラフィーが設定されていない場合は、1ロットにつき25枚のみを本発明により評価し、最終検査工程へのフィードフォワードを行う。
(実施例1)
加工歪を有するウェーハ表面を静電容量式の形状測定装置を用いて得られたWarpデータの処理に際して、最適な外周部の抽出範囲、フィッティング範囲、及び、フィッティング関数の組合せを用いて、本発明の評価方法を行った。
その結果、図22のように、寄与率0.91と非常に高い相関が得られた。
実施例1と同様に、ただし、ラッピング工程とエッチング工程を行った後の鏡面研磨が施されていないウェーハについて、本発明によりWarpデータ測定、フィッティングを行って、Rangeを求めた。このRangeと、該ウェーハを後工程である両面鏡面研磨工程で処理して得られた鏡面ウェーハについて、Nanomapperで測定して得られたウェーハ外周部のリング状の凹凸変位とを、一対一で対応させ、その相関関係を調査して比較した。
その結果、図22のように、寄与率0.93と非常に高い相関が得られた。
14…コリメーターレンズ、 15…ハーフミラー、 16…CCDカメラ、
21…ウィンドウサイズ、 22…ウェーハ、 23…ウインドウ、
24…PV値、 25…中心値。
Claims (5)
- スライス工程、ラッピング工程及び/又は研削工程、エッチング工程、鏡面研磨工程を含む製造方法により製造する半導体ウェーハの表面のナノトポグラフィーを評価する方法であって、
前記鏡面研磨工程の前に、静電容量式の形状測定装置を用いて、前記半導体ウェーハの表面変位のWarpデータを測定し、前記半導体ウェーハの外周部の所定の幅を抽出範囲として設定し、該抽出範囲において、所定のフィッティング範囲におけるフィッティング関数で前記Warpデータのフィッティングを行うことによって、前記半導体ウェーハの外周部での加工歪みによるWarpデータの変化の影響を除外して、前記抽出範囲での前記フィッティングしたWarpデータのRange(最大値−最小値)を求め、該求めたRangeによって、前記鏡面研磨工程後の半導体ウェーハ表面のナノトポグラフィーを評価することを特徴とする半導体ウェーハの評価方法。 - 前記抽出範囲を、前記半導体ウェーハのエッジから径方向に直径の10分の1の位置までの範囲内で設定し、前記フィッティング範囲を、前記半導体ウェーハのエッジから径方向に直径の10分の1の位置からエッジに向けて径方向に直径の30分の1の幅の範囲内で設定することを特徴とする請求項1に記載の半導体ウェーハの評価方法。
- 前記フィッティング関数を、一次関数とすることを特徴とする請求項1又は請求項2に記載の半導体ウェーハの評価方法。
- 前記求めたRangeが0.7μm以下であれば、前記半導体ウェーハを良品と判定することを特徴とする請求項1乃至請求項3のいずれか一項に記載の半導体ウェーハの評価方法。
- スライス工程、ラッピング工程及び/又は研削工程、エッチング工程、鏡面研磨工程を含む半導体ウェーハの製造方法であって、
前記スライス工程、ラッピング工程、研削工程、エッチング工程の少なくとも一つの工程を行った半導体ウェーハを、請求項1乃至請求項4のいずれか一項に記載の半導体ウェーハの評価方法により評価し、該評価結果に基づいて、前記スライス工程、ラッピング工程、研削工程、エッチング工程の少なくとも一つの工程を管理しながら、前記半導体ウェーハを製造することを特徴とする半導体ウェーハの製造方法。
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012153933A JP5862492B2 (ja) | 2012-07-09 | 2012-07-09 | 半導体ウェーハの評価方法及び製造方法 |
DE112013003142.6T DE112013003142T5 (de) | 2012-07-09 | 2013-06-11 | Halbleiterwafer-Bewertungsverfahren und Halbleiterwafer-Herstellungsverfahren |
US14/410,514 US10043719B2 (en) | 2012-07-09 | 2013-06-11 | Semiconductor wafer evaluation method and semiconductor wafer manufacturing method |
SG11201408564SA SG11201408564SA (en) | 2012-07-09 | 2013-06-11 | Semiconductor wafer evaluation method and semiconductor wafer manufacturing method |
PCT/JP2013/003638 WO2014010166A1 (ja) | 2012-07-09 | 2013-06-11 | 半導体ウェーハの評価方法及び製造方法 |
KR1020157000415A KR101985195B1 (ko) | 2012-07-09 | 2013-06-11 | 반도체 웨이퍼의 평가 방법 및 제조 방법 |
CN201380036616.8A CN104428882B (zh) | 2012-07-09 | 2013-06-11 | 半导体晶片的评价方法及制造方法 |
TW102122205A TWI556339B (zh) | 2012-07-09 | 2013-06-21 | Evaluation method and manufacturing method of semiconductor wafers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012153933A JP5862492B2 (ja) | 2012-07-09 | 2012-07-09 | 半導体ウェーハの評価方法及び製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014017381A true JP2014017381A (ja) | 2014-01-30 |
JP5862492B2 JP5862492B2 (ja) | 2016-02-16 |
Family
ID=49915651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012153933A Active JP5862492B2 (ja) | 2012-07-09 | 2012-07-09 | 半導体ウェーハの評価方法及び製造方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US10043719B2 (ja) |
JP (1) | JP5862492B2 (ja) |
KR (1) | KR101985195B1 (ja) |
CN (1) | CN104428882B (ja) |
DE (1) | DE112013003142T5 (ja) |
SG (1) | SG11201408564SA (ja) |
TW (1) | TWI556339B (ja) |
WO (1) | WO2014010166A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6443520B1 (ja) * | 2017-10-02 | 2018-12-26 | 株式会社Sumco | 半導体ウェーハの評価方法および該方法を用いた半導体ウェーハの製造方法 |
WO2024062741A1 (ja) * | 2022-09-21 | 2024-03-28 | 株式会社Sumco | ウェーハ形状のモデル化方法、およびウェーハの製造方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6323515B2 (ja) * | 2016-08-31 | 2018-05-16 | 株式会社Sumco | 半導体ウェーハのラッピング方法および半導体ウェーハ |
JP6841202B2 (ja) * | 2017-10-11 | 2021-03-10 | 株式会社Sumco | 半導体ウェーハの評価方法および半導体ウェーハの製造方法 |
JP2019113329A (ja) * | 2017-12-21 | 2019-07-11 | 株式会社ニューフレアテクノロジー | 変位計測装置及び電子ビーム検査装置 |
CN108807595B (zh) * | 2018-06-13 | 2020-02-14 | 苏州澳京光伏科技有限公司 | 一种低翘曲多晶硅太阳能电池用基板的制造方法 |
US10796969B2 (en) * | 2018-09-07 | 2020-10-06 | Kla-Tencor Corporation | System and method for fabricating semiconductor wafer features having controlled dimensions |
DE102018221922A1 (de) * | 2018-12-17 | 2020-06-18 | Siltronic Ag | Verfahren zur Herstellung von Halbleiterscheiben mittels einer Drahtsäge, Drahtsäge und Halbleiterscheibe aus einkristallinem Silizium |
CN111336914B (zh) * | 2020-03-25 | 2021-12-10 | 长江存储科技有限责任公司 | 晶圆翘曲度测量装置及方法 |
CN111710600A (zh) * | 2020-05-20 | 2020-09-25 | 河源市天和第三代半导体产业技术研究院 | 一种硅晶圆降低减薄翘曲的方法 |
CN112071765A (zh) * | 2020-08-18 | 2020-12-11 | 徐州鑫晶半导体科技有限公司 | 确定晶圆加工参数的方法和晶圆的加工方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003229392A (ja) * | 2001-11-28 | 2003-08-15 | Shin Etsu Handotai Co Ltd | シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ |
US20030170920A1 (en) * | 2002-03-07 | 2003-09-11 | Memc Electronic Materials, Inc. | Method of estimating post-polishing waviness characteristics of a semiconductor wafer |
JP2004020286A (ja) * | 2002-06-13 | 2004-01-22 | Shin Etsu Handotai Co Ltd | 半導体ウエーハの形状評価方法及び形状評価装置 |
JP2005500605A (ja) * | 2001-08-21 | 2005-01-06 | ウェーブフロント・サイエンシーズ・インコーポレイテッド | データセットのハイパスフィルタリング方法 |
JP2006294774A (ja) * | 2005-04-08 | 2006-10-26 | Shin Etsu Handotai Co Ltd | 半導体ウエーハの評価方法及び評価装置並びに半導体ウエーハの製造方法 |
JP2009027095A (ja) * | 2007-07-23 | 2009-02-05 | Sumco Techxiv株式会社 | 半導体ウェハの評価方法、半導体ウェハの研削方法、及び半導体ウェハの加工方法 |
JP4420023B2 (ja) * | 2004-08-17 | 2010-02-24 | 信越半導体株式会社 | 半導体ウェーハの測定方法、その製造工程の管理方法、及び半導体ウェーハの製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002124490A (ja) | 2000-08-03 | 2002-04-26 | Sumitomo Metal Ind Ltd | 半導体ウェーハの製造方法 |
JP3838341B2 (ja) * | 2001-09-14 | 2006-10-25 | 信越半導体株式会社 | ウェーハの形状評価方法及びウェーハ並びにウェーハの選別方法 |
US7810383B2 (en) | 2005-04-08 | 2010-10-12 | Shin-Etsu Handotai Co., Ltd. | Method for evaluating semiconductor wafer, apparatus for evaluating semiconductor wafer, and method for manufacturing semiconductor wafer |
US7930058B2 (en) * | 2006-01-30 | 2011-04-19 | Memc Electronic Materials, Inc. | Nanotopography control and optimization using feedback from warp data |
KR20100063409A (ko) * | 2008-12-03 | 2010-06-11 | 주식회사 실트론 | 나노토포그래피가 개선된 웨이퍼의 제조 방법 |
CN102506773B (zh) * | 2011-09-28 | 2016-03-09 | 上海华虹宏力半导体制造有限公司 | 检测晶圆表面粗糙度的方法 |
US20130139800A1 (en) * | 2011-12-02 | 2013-06-06 | Memc Electronic Materials, Spa | Methods For Controlling Surface Profiles Of Wafers Sliced In A Wire Saw |
-
2012
- 2012-07-09 JP JP2012153933A patent/JP5862492B2/ja active Active
-
2013
- 2013-06-11 WO PCT/JP2013/003638 patent/WO2014010166A1/ja active Application Filing
- 2013-06-11 SG SG11201408564SA patent/SG11201408564SA/en unknown
- 2013-06-11 CN CN201380036616.8A patent/CN104428882B/zh active Active
- 2013-06-11 US US14/410,514 patent/US10043719B2/en active Active
- 2013-06-11 DE DE112013003142.6T patent/DE112013003142T5/de active Pending
- 2013-06-11 KR KR1020157000415A patent/KR101985195B1/ko active IP Right Grant
- 2013-06-21 TW TW102122205A patent/TWI556339B/zh active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005500605A (ja) * | 2001-08-21 | 2005-01-06 | ウェーブフロント・サイエンシーズ・インコーポレイテッド | データセットのハイパスフィルタリング方法 |
JP2003229392A (ja) * | 2001-11-28 | 2003-08-15 | Shin Etsu Handotai Co Ltd | シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ |
US20030170920A1 (en) * | 2002-03-07 | 2003-09-11 | Memc Electronic Materials, Inc. | Method of estimating post-polishing waviness characteristics of a semiconductor wafer |
JP2004020286A (ja) * | 2002-06-13 | 2004-01-22 | Shin Etsu Handotai Co Ltd | 半導体ウエーハの形状評価方法及び形状評価装置 |
JP4420023B2 (ja) * | 2004-08-17 | 2010-02-24 | 信越半導体株式会社 | 半導体ウェーハの測定方法、その製造工程の管理方法、及び半導体ウェーハの製造方法 |
JP2006294774A (ja) * | 2005-04-08 | 2006-10-26 | Shin Etsu Handotai Co Ltd | 半導体ウエーハの評価方法及び評価装置並びに半導体ウエーハの製造方法 |
JP2009027095A (ja) * | 2007-07-23 | 2009-02-05 | Sumco Techxiv株式会社 | 半導体ウェハの評価方法、半導体ウェハの研削方法、及び半導体ウェハの加工方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6443520B1 (ja) * | 2017-10-02 | 2018-12-26 | 株式会社Sumco | 半導体ウェーハの評価方法および該方法を用いた半導体ウェーハの製造方法 |
JP2019067952A (ja) * | 2017-10-02 | 2019-04-25 | 株式会社Sumco | 半導体ウェーハの評価方法および該方法を用いた半導体ウェーハの製造方法 |
WO2024062741A1 (ja) * | 2022-09-21 | 2024-03-28 | 株式会社Sumco | ウェーハ形状のモデル化方法、およびウェーハの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20150214123A1 (en) | 2015-07-30 |
KR101985195B1 (ko) | 2019-06-04 |
TW201413848A (zh) | 2014-04-01 |
WO2014010166A1 (ja) | 2014-01-16 |
US10043719B2 (en) | 2018-08-07 |
SG11201408564SA (en) | 2015-02-27 |
CN104428882B (zh) | 2017-01-11 |
JP5862492B2 (ja) | 2016-02-16 |
TWI556339B (zh) | 2016-11-01 |
KR20150033640A (ko) | 2015-04-01 |
DE112013003142T5 (de) | 2015-03-12 |
CN104428882A (zh) | 2015-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5862492B2 (ja) | 半導体ウェーハの評価方法及び製造方法 | |
JP4420023B2 (ja) | 半導体ウェーハの測定方法、その製造工程の管理方法、及び半導体ウェーハの製造方法 | |
JP3838341B2 (ja) | ウェーハの形状評価方法及びウェーハ並びにウェーハの選別方法 | |
US9748089B2 (en) | Method for producing mirror-polished wafer | |
CN109690746B (zh) | 硅晶片的评价方法、硅晶片制造工序的评价方法、硅晶片的制造方法以及硅晶片 | |
WO2021084939A1 (ja) | 半導体ウェーハの評価方法、半導体ウェーハの選別方法及びデバイスの製造方法 | |
JP4606231B2 (ja) | 半導体ウエーハの評価方法及び評価装置並びに半導体ウエーハの製造方法 | |
JP4400331B2 (ja) | ウエーハの形状評価方法及び管理方法 | |
JP6443520B1 (ja) | 半導体ウェーハの評価方法および該方法を用いた半導体ウェーハの製造方法 | |
US7810383B2 (en) | Method for evaluating semiconductor wafer, apparatus for evaluating semiconductor wafer, and method for manufacturing semiconductor wafer | |
JP2011014800A (ja) | エピタキシャル層の膜厚測定方法、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハの製造工程管理方法 | |
KR20220164489A (ko) | 실리콘 웨이퍼의 dic결함의 형상측정방법 및 연마방법 | |
US20230339069A1 (en) | System and method for processing silicon wafers | |
EP4276890A1 (en) | System and method for processing silicon wafers | |
KR101356400B1 (ko) | 웨이퍼의 오염 방지 방법, 검사 방법 및 제조 방법 | |
US20230047412A1 (en) | Systems and methods for processing semiconductor wafers using front-end processed wafer edge geometry metrics | |
CN111952208A (zh) | 侦测晶圆设定范围内平整度变化的方法 | |
JP2006049740A (ja) | 半導体ウェーハの製造方法 | |
KR20240001252A (ko) | 워크의 양면 연마 장치 및 양면 연마 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5862492 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |