CN104428882A - 半导体晶片的评价方法及制造方法 - Google Patents

半导体晶片的评价方法及制造方法 Download PDF

Info

Publication number
CN104428882A
CN104428882A CN201380036616.8A CN201380036616A CN104428882A CN 104428882 A CN104428882 A CN 104428882A CN 201380036616 A CN201380036616 A CN 201380036616A CN 104428882 A CN104428882 A CN 104428882A
Authority
CN
China
Prior art keywords
semiconductor wafer
wafer
range
warp data
aforementioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380036616.8A
Other languages
English (en)
Other versions
CN104428882B (zh
Inventor
清水裕一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN104428882A publication Critical patent/CN104428882A/zh
Application granted granted Critical
Publication of CN104428882B publication Critical patent/CN104428882B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02024—Mirror polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明是一种半导体晶片的评价方法，其是于镜面研磨工序之前，使用静电容式的形状测定装置，测定半导体晶片的表面位移的翘曲数据，并将半导体晶片外周部的特定宽度设定为抽出范围，于该抽出范围中，根据以特定的拟合范围中的拟合函数进行翘曲数据的拟合，除去在半导体晶片外周部的由于加工应变对翘曲数据的变化所造成的影响后，求得抽出范围中的经前述拟合的翘曲数据的全距(最大值－最小值)，并根据该求得的全距，来评价镜面研磨工序后的半导体晶片表面的纳米形貌。由此，提供一种半导体晶片的评价方法，可于半导体晶片制造的中间工序中，精确地评价镜面研磨工序后的半导体晶片的纳米形貌。

Description

半导体晶片的评价方法及制造方法
技术领域
本发明涉及一种半导体晶片(semiconductor wafer)的评价方法及使用该评价方法的制造方法。
背景技术
通常，单晶硅晶片等半导体晶片的制造方法，具有：切片工序，其对根据提拉法(Czochralski Method，CZ法)所获得的单晶棒进行切片，并加工成薄圆板状的晶片；倒角工序，其对外周部进行倒角，以防止发生晶片的破损、缺口；研光(lapping)工序，其将晶片平坦化；蚀刻工序，其去除在这些工序中残留于晶片表层上的加工应变；镜面研磨工序，其将晶片表面镜面化；及，清洗工序，其去除在研磨加工中所附着的研磨剂或异物等污染物。视需要，除上述工序以外，有时也添加热处理和磨削(grinding)等工序、或调换工序顺序、或进行二次以上的相同工序。
近年来，伴随着半导体器件(device)的高集成化，而采用浅沟槽隔离(shallow trench isolation，STI)等工序来作为精细的器件技术。因此，将电路配线图案形成于半导体晶片表面，需要于半导体晶片上，形成更平坦且厚度均匀的绝缘膜，例如，根据化学机械研磨法(chemical mechanical polishing，CMP)等使绝缘膜平坦的方法，被用于半导体器件制造工序中。
先前，半导体晶片表面的微小凹凸形状(以下，也称作“起伏”)并未特别影响器件制造工序。但是，STI由于根据CMP选择性地研磨凸部，造成上述起伏，因而产生绝缘膜厚度不均匀的问题。起伏是使用称作纳米形貌(Nanotopography)的参数来表现。所谓的纳米形貌，是表示晶片表面的平坦度的指标，表示0.1mm至数十mm的空间波长区域中的非吸附状态的晶片表面的起伏。
纳米形貌通常是利用ADE公司(ADE Corporation)制造的纳米测绘仪(商品名称：Nanomapper)、科磊公司(KLA-Tencor Corporation)制造的NanoPro(商品名称)、雷泰公司(Raytex Corporation)制造的Dynasearch(商品名称)等装置测定，但这些装置是光学式，是利用被测定物的表面反射来进行测定，因此，需要对象晶片为具有较高表面反射率的镜面状态。
因此，将切片晶片或磨削晶片等的仅经过中间工序而具有低反射率表面的晶片，作为对象，利用这些测定装置测定纳米形貌的值，其精度较低且并不可靠。
又，最近，作为使晶片制造方法的中间工序中的纳米形貌劣化的因素，可列举：以线锯对单晶棒进行切片时，于钢线的行进方向显现的起伏、或于研光工序、及双头磨削工序中显现的环状的起伏等。
作为减少此种起伏的方法，提出于切片后，进行双头磨削工序、双面研光工序、及双面研磨工序(参照例如专利文献1)。
于专利文献1中，提出利用双头磨削工序来去除于晶片切断时形成于表面上的应变层体(strained layer)与较大的起伏成分，并提高晶片的平坦度，然后，利用双面研光，可去除在双头磨削工序中所产生的微小的表面起伏。
但是，根据所使用的切断装置的性能、钢线的规格、切断条件、及切断时的钢线断开等异常，切片时所产生的起伏的大小可能会发生较大变化。同样地，根据平台(surface plate)或载具的不同，在研光工序中所显现的起伏的大小可能会有变化。又，根据磨石与晶片的相对位置关系、或磨石的锐利度，在双头磨削工序中所显现的起伏的大小可能会发生变化。
由于利用最终工序也就是镜面研磨工序，难以去除因这些因素而于晶片表面产生的起伏的残留，因此，需要于称作切片工序或研光工序的晶片制造方法的中间工序的时点，监测所显现的起伏的大小并进行管理。但是，在先前的测定方法中，是利用光学式的表面反射，因而存在如前所述的无法精确地检测起伏的问题。
作为测定此种表面反射率较低的半导体晶片的起伏的先前技术的方法，提出有：将使用静电容方式的形状测定装置所获得的翘曲(Warp)数据，先至少去除短波长侧周期1mm以下、及长波长侧周期50mm以上的波长频带，并进行带通滤波(参照例如专利文献2)。
[现有技术文献]
(专利文献)
专利文献1：日本特开2002-124490号公报
专利文献2：WO2006/0l8961
发明内容
[发明所要解决的课题]
但是，切片、研光、及磨削后的晶片，存在以下问题：由于加工应变，翘曲数据并未表现本来的形状，从而无法高精度地检测前述起伏。因此，需要进行蚀刻来去除加工应变，使翘曲数据表现本来的形状后，利用前述测定方法来检测起伏，因此，无法有效率地进行研光、磨削等工序的管理。
本发明是有鉴于上述问题而完成，其目的在于提供一种方法，该方法可于半导体晶片制造的中间工序中，精确地评价镜面研磨工序后的半导体晶片的纳米形貌。
[解决课题的方法]
为了实现上述目的，本发明提供一种半导体晶片的评价方法，其特征在于：其是对根据包含切片工序、研光工序和/或磨削工序、蚀刻工序、及镜面研磨工序的制造方法而制造的半导体晶片，进行评价表面的纳米形貌的方法；
并且，于前述镜面研磨工序之前，使用静电容式的形状测定装置，测定前述半导体晶片的表面位移的翘曲数据，并将前述半导体晶片外周部的特定宽度设定为抽出范围，于该抽出范围中，根据以特定拟合范围中的拟合函数进行前述翘曲数据的拟合，除去在前述半导体晶片外周部的由于加工应变对翘曲数据的变化所造成的影响后，求得前述抽出范围中的经前述拟合的翘曲数据的全距(最大值－最小值)，并根据该求得的全距，来评价前述镜面研磨工序后的半导体晶片表面的纳米形貌。
利用如此进行评价，能于镜面研磨工序前，对于残留由于磨削工序等所造成的加工应变，且表面并非镜面的半导体晶片的表面状态，有效率地实施与镜面研磨工序后的半导体晶片纳米形貌的关联性高且精确的评价。
此时，优选为，将前述抽出范围，设定为：于径向方向，自前述半导体晶片的边缘起，至直径的10分之1的位置为止的范围内；将前述拟合范围，设定为：于径向方向，自距前述半导体晶片的边缘为直径的10分之1的位置起，朝向边缘的直径的30分之1的宽度范围内。
利用设定为此种抽出范围及拟合范围，可于镜面研磨前，确实且精确地评价对镜面研磨后的半导体晶片的纳米形貌会产生影响的外周部的环状凹凸。
此时，优选为将前述拟合函数设为一次函数。
利用设为此种拟合函数，可简便且更为精确地进行评价。
此时，优选为，若前述求得的全距为0.7μm以下，则将前述半导体晶片判定为良品。
利用如此地进行良品判定，可有效率且更为精确地评价半导体晶片的纳米形貌。
又，本发明提供一种半导体晶片的制造方法，其特征在于：其包含切片工序、研光工序和/或磨削工序、蚀刻工序、及镜面研磨工序，并且，根据本发明的半导体晶片的评价方法来评价进行前述切片工序、研光工序、磨削工序、及蚀刻工序中的至少一个工序后的半导体晶片，并基于该评价结果，一边管理前述切片工序、研光工序、磨削工序、及蚀刻工序中的至少一个工序，一边制造前述半导体晶片。
利用如此地制造半导体晶片，可提前把握制造工序的异常等，从而有效率并确实地制造一种具有良好的纳米形貌的半导体晶片，并可谋求减少制造损失和提升良率。
[发明的效果]
如上所述，根据本发明，可于镜面研磨工序前，有效率并精确地评价半导体晶片的纳米形貌。
附图说明
图1是用以说明可用于本发明的使用静电容方式的形状测定装置的测定方法的原理的图。
图2是用以说明可用于本发明的使用静电容方式的形状测定装置的测定方法的原理的图。
图3是表示翘曲数据的测定条件的图。
图4是表示利用先前技术解析研光后的半导体晶片的翘曲数据的剖面形状的图表。
图5是表示利用先前技术解析蚀刻后的半导体晶片的翘曲数据的剖面形状的图表。
图6是表示关于利用先前技术对研光后的半导体晶片与蚀刻后的半导体晶片的翘曲数据进行解析后的数据，与镜面晶片的纳米形貌的关联性的图表。
图7是表示研光工序后的晶片的翘曲数据的图表。
图8是表示蚀刻工序后的晶片的翘曲数据的图表。
图9是表示研光工序后的半导体晶片的翘曲数据的图表。
图10是表示于研光后，经蚀刻、及镜面研磨后的晶片，与磨削后，经蚀刻、及镜面研磨后的晶片的外周部的环状凹凸位移的位置的图。
图11是表示纳米形貌与剖面形状的测定条件的图。
图12是表示半导体晶片的纳米形貌的剖面形状的图表。
图13是表示翘曲数据的抽出条件的图。
图14是经抽出的翘曲数据的图表。
图15是用以说明求得拟合函数的方法的图。
图16是表示进行拟合后的翘曲数据的图表。
图17是将进行拟合后的翘曲数据平均化后的图表。
图18是表示迈克生干涉仪的构成原理的概略图。
图19是根据迈克生干涉仪所获得的图像。
图20是表示纳米测绘仪的测定方法的概略图。
图21是表示根据本发明进行拟合的研光后的半导体晶片的翘曲数据、及镜面晶片的纳米形貌的图。
图22是表示于实施例1、2中，根据本发明进行拟合后的半导体晶片的翘曲数据，与镜面晶片的纳米形貌的关联性的图表。
具体实施方式
本发明人考虑，欲于中间工序后的时点，对在半导体晶片制造方法的最终工序也就是镜面研磨工序后的半导体晶片外周部要被检测的起伏进行检测。并且，想到使用静电容方式的形状测定装置来测定中间工序后的半导体晶片，例如研光工序后的具有加工应变的半导体晶片等的表面，并使用所获得的翘曲(Warp)数据进行评价。进一步，本发明人如下进行研究。
图1、图2是表示可用于本发明的使用静电容方式的形状测定装置的测定方法的原理。
通常，静电容方式的形状测定，是以被测定物(半导体晶片)的厚度为基准来进行。如图1所示的探针1与被测定物2形成静电容，且静电容根据探针1与被测定物2之间的距离D的变化而变化。以静电容-电压转换回路，输出与D成比例的电压，并测量位移。进一步，若如图2所示地，以已知的距离c将位移计的探针1固定于被测定物2的两侧，来测定表面位移a和表面位移b，则被测定物2的厚度t可用公式t＝c－(a+b)求得。
本发明并非使用上述被测定物的厚度t，而是使用表面位移a或表面位移b来进行解析。其原因在于，被称作纳米形貌的参数是以半导体晶片的表面为基准来进行测定。如上所述，将测定表面位移a或表面位移b所获得的数据称作翘曲(Warp)数据。
当对前述翘曲数据使用先前技术时，例如在研光工序后的具有加工应变的半导体晶片，若如图3般地将测定条件设为4条线(0度(degree)、45度、90度、及135度)，则会成为如图4的剖面形状，其中，该先前技术是先至少切除短波长侧周期1mm以下、及长波长侧周期50mm以上的波长频带，并进行带通滤波。又，经蚀刻的半导体晶片，其加工应变基本上被去除，接近本来的翘曲数据，因此，同样地对该经蚀刻的半导体晶片进行测定时，将成为如图5的剖面形状。
关于研光工序后的半导体晶片(图4)与蚀刻工序后的半导体晶片(图5)，如前述所获得的外周部的凹凸位移；及关于利用后续工序的双面镜面研磨工序处理所获得的镜面晶片，利用纳米测绘仪(Nanomapper)测定所获得的晶片外周部的环状凹凸位移。将前述外周部的凹凸位移与前述晶片外周部的环状凹凸位移，以一对一的方式对应，并调查其关联关系。
其结果为，如图6所示，研光工序后的具有加工应变的晶片的决定系数(关联系数(coefficient of correlation)的平方)为0.24，与蚀刻工序后的晶片的决定系数(coefficient of determination)0.71相比较低。
图7是研光工序后的具有加工应变的晶片的翘曲数据，图8是于研光工序后再进行蚀刻工序后的晶片的翘曲数据。此处，于图7中，相对于研光工序后的晶片的翘曲数据与切片工序后的翘曲数据的变化量(以下，称作△Warp)，△Warp(研光工序后－切片工序后)＝4.6μm。又，于图8中，关于研光工序与蚀刻工序后的晶片的翘曲数据的相对于切片工序后的翘曲数据的变化量(△Warp)，△Warp(蚀刻工序后－切片工序后)＝1.9μm。
先前技术的测定方法的问题点在于：如图7所示，当研光工序后的具有加工应变的晶片的翘曲数据，相对于切片工序后的翘曲数据，变化量△Warp较大时，相较于如图8所示，进行蚀刻处理来去除加工应变后的△Warp较小的晶片，明显地，由于外周部的翘曲数据大幅度直线性地产生变化的影响，外周部的凹凸位移也明显地大为显现。又，由于研光工序后的具有加工应变的晶片，其△Warp的不均(偏差)也较大，因此，与镜面研磨工序后的晶片的纳米形貌的关联性较低。
但是，根据经验，可知于翘曲数据中，对纳米形貌产生较大影响的为曲线性成分、或反曲点的有无。因此，发现根据除去由于加工应变所产生的外周部的翘曲数据的直线性较大变化，可进行高精度的纳米形貌评价。
本发明人基于以上见解，发现根据如下所述地对镜面研磨前的半导体晶片的翘曲数据进行拟合，可进行与镜面研磨后的该晶片的纳米形貌关联较高的评价，从而完成了本发明。
以下，作为实施方式的一个实例，一边参照附图，一边详细地说明本发明，但本发明并非限定于该实施方式。
本发明是对根据包含切片工序、研光工序和/或磨削工序、蚀刻工序、及镜面研磨工序的制造方法而制造出来的单晶硅晶片等半导体晶片，于镜面研磨工序前，评价半导体晶片表面的纳米形貌。此处，研光工序与磨削工序可进行其中一者，也可两者皆进行。
该评价是于镜面研磨工序前，使用静电容式的形状测定装置，测定半导体晶片的表面位移的翘曲数据，并将半导体晶片外周部的特定宽度设定为抽出范围，于该抽出范围中，根据以特定的拟合范围中的拟合函数进行翘曲数据的拟合，除去由于加工应变而对半导体晶片的外周部的翘曲数据的变化造成的影响后，来求得抽出范围中的经拟合的翘曲数据的全距(最大值－最小值)，并根据该求得的全距(Range)，来评价镜面研磨工序后的半导体晶片表面的纳米形貌。
于镜面研磨工序前，由于半导体晶片的表面并非镜面，因此，若利用光学式装置则精度低，从而难以评价。因此，本发明是根据上述如图1、图2所示的静电容式的形状测定装置来测定翘曲数据，由此进行评价。此时，于镜面研磨工序前，残留有由于磨削工序等所造成的加工应变，由于该加工应变，翘曲数据明显地产生较大变化。本发明中，关于翘曲数据，利用指定晶片外周部的抽出范围、拟合范围、及拟合函数这三个参数并进行拟合，来除去由于加工应变对翘曲数据的变化造成的影响后，求得全距(最大值－最小值)。因此，根据所求得的全距，可精确地评价研磨后的纳米形貌。如此一来，若为本发明，则于镜面研磨工序前的中间工序中，可进行与镜面研磨工序后的半导体晶片表面的纳米形貌关联较高的评价，因此，可有效率且精确地管理各工序的制造条件等。
以下，对翘曲数据的外周部的抽出范围的设定与该抽出范围中的拟合范围的设定进行说明。
将利用CZ法所制造的直径为300mm的单晶硅晶片作为样品晶片，使用静电容式的形状测定装置，如图3所示地，以4条线(0度、45度、90度、及135度)、晶片的平坦度适用区域(Flatness Quality Area，FQA)294mm、测定间隔1mm间距的测定条件来测定研光工序后的具有加工应变的晶片的翘曲数据。所获得的翘曲数据如图9所示。
此处，于进行研光或双头磨削后的晶片中，利用如图3所示的测定条件所测得的翘曲数据，其经过蚀刻工序与镜面研磨工序而对镜面研磨后的晶片表面的纳米形貌产生较大影响的外周部的环状凹凸位移的位置，如图10所示，在研光品(于研光后进行蚀刻与镜面研磨后的晶片)和双头磨削品(于磨削后进行蚀刻与镜面研磨后的晶片)中，并无较大差异。
若自基于图11的纳米形貌所得到的图12的剖面形状数据来进行判断，则环状凹凸位移的位置，位于自晶片的边缘朝向中心(于径向方向)的直径的15分之1的位置处，也就是位于半径方向上的距中心(O)130mm(从中心(O)算起130mm)的位置处，大致存在极值。
并且，为了评价于径向方向，自半径方向130mm的位置朝向边缘的翘曲数据的曲线的变化，需要直线的基准面。虽然需要自半径方向130mm的位置朝向中心的一定宽度的翘曲数据，但若例如抽出自半径方向100mm至110mm的位置为止的翘曲数据，则由图7可知，包含由于加工应变的影响所造成的明显的曲线的变化成分。因此，考虑将自边缘朝向中心(于径向方向)的直径的10分之1的位置处，也就是于半径方向上距中心(O)120mm的位置处，作为基准面的合适开始位置。
由以上说明可知，将翘曲数据的外周部的抽出范围，设定为自边缘朝向中心方向，至直径的10分之1的位置为止的范围；又，优选为将该抽出范围中的翘曲数据的拟合范围，设定为：于径向方向(朝向中心)，自距前述所求得的边缘为直径的10分之1的位置起，朝向边缘的直径的30分之1的位置为止的范围内。
因此，可测定翘曲数据，并如上所述地设定抽出范围、及拟合范围。但是，如上所述，外周部的环状凹凸，由于形成于大体相同位置，因此，将抽出范围，设定为：于径向方向，自半导体晶片的边缘起，至直径的10分之1的位置为止的范围内；并将拟合范围，设定为：于径向方向，自距半导体晶片的边缘为直径的10分之1的位置起，朝向边缘的直径的30分之1的宽度范围内。由此设定，则评价精确且简便，因而优选。此时，例如为直径300mm的晶片时，以中心为基准(0)，抽出范围是于半径方向(朝向边缘)自120mm的位置至边缘(150mm的位置)的范围内；拟合范围，是于半径方向(朝向边缘)，自120mm的位置至130mm的位置为止(宽度10mm)的范围内。
图14是以如图13的各测定角度，于如上设定的抽出范围中，抽出半导体晶片外周部的翘曲数据后的图表。
接着，对利用翘曲数据的拟合范围中的拟合函数所实行的拟合方法进行说明。
对于拟合函数，评价外周部的翘曲数据的较大曲线性变化较为重要，由此，需要基准面为直线，因而，优选为使拟合函数为一次函数(y＝ax+b)来进行拟合。此处，y是函数，x是表示任意半径位置的变数，a、b是常数。
对于拟合方法，首先在各测定角度中的翘曲数据的拟合范围内，求得一次函数的近似式。
作为求得的方法，例如，如图15(a)与图15图所示，使用最小二乘法(最小平方法)、excel的解算器与根据Visual Basic所实行的程序设计，来决定各测定角度的拟合范围中的
[数学式1]
Σ[((ax+b)-f(x))2]
成为最小值的常数a、b，并求得一次函数的近似式(y＝ax+b)。f(x)是任意半径位置中的翘曲数据的实测值。并且，使用该求得的各测定角度的常数a、b，对各测定角度中的翘曲数据，进行[f(x)－(ax+b)]的拟合。图16是对图14所示的抽出范围的数据，进行拟合[f(x)－(ax+b)]后的图表。
并且，图17是将以各测定角度进行拟合后的翘曲数据(图16)平均化的图表。由图17，求得自边缘朝向中心(于径向方向)，至直径的10分之1的位置的范围，也就是120～150mm的范围中的全距(最大值－最小值)。根据该全距，可高精度地推定镜面研磨后的半导体晶片表面的纳米形貌。再者，也可不进行平均化，求得图16的经拟合的数据在各测定角度下的全距、或求得在一个测定角度下的全距。
此处，对通常用于镜面晶片的纳米形貌的测定的ADE公司制造的纳米测绘仪(Nanomapper)进行简单说明。纳米测绘仪是使用迈克生干涉仪(Michelson interferometer)，该迈克生干涉仪的构成示于图18。
首先，自光源13发出的光，根据准直透镜14成为平行光，并被半透明反射镜15分割(振幅分割)为两个光束。被一分为二的光束，分别被参照反射镜(reference mirror)11与被测定物12(此处，指半导体晶片)反射，将原来的光路折回，并根据半透明反射镜15重合，且根据电荷耦合器件(ChargeCoupled Device，CCD)相机16捕捉干涉条纹图像(图19)。将一方的参照反射镜11作成经高精度地研磨的平面(参照面)，来测定另一方(被测定物12)的被检测面的形状。对根据上述干涉仪所获取的半导体晶片的面内数据，进行噪声去除等处理，然后，如图20所示地，利用使根据设定而决定的窗口尺寸21于晶片22面内移动，并将窗口23内的PV值24(最大值－最小值)替换为该窗口23的中心值25，从而成为纳米形貌的数据。
通常使用0.5mm～10mm来作为上述窗口尺寸，并会基于客户(器件制造厂商)的晶片规格而作改变，但于根据先前技术的中间工序中的纳米形貌的管理中，若考虑基于镜面研磨工序中的镜面加工所产生的修正量，则按经验，较多采用10mm作为窗口尺寸21。
将以CZ法所制造的直径为300mm的单晶硅晶片作为样品晶片，确认根据本发明所获得的翘曲数据与根据纳米测绘仪所获得的纳米形貌的关联性。首先，使用根据静电容方式来实行的形状测定装置，测定研光工序后的晶片，从而获得翘曲数据。并且，根据本发明，设定前述最适合的外周部的抽出范围、拟合范围、及拟合函数，进行拟合操作，从而获得外周部的翘曲数据。并且，对于该翘曲数据，利用后续工序也就是蚀刻工序、双面镜面研磨工序，依次处理研光工序后的样品晶片，对所获得的镜面晶片，利用纳米测绘仪进行测定，并将所获得的图像与剖面形状对应，结果示于图21。
如图21所示，可知：于根据本发明所获得的翘曲数据中，全距(Range)较大时，利用纳米测绘仪进行测定所获得的剖面形状数据中，于外周部，环状的凹凸位移较大，并可获得良好的关联性。
如上所述，根据本发明的评价方法，测定研光工序等中间工序后的具有加工应变的晶片所获得的翘曲数据，与使用光学式的测定装置测定镜面研磨加工后的该晶片的纳米形貌数据，具有关联关系。因此，于半导体晶片的制造方法中，在切片工序、研光工序、磨削工序、及蚀刻工序等中间工序后，根据实施本发明的评价方法，可高精度地评价最终工序的镜面研磨工序后的晶片表面的纳米形貌。
以下，根据本发明的评价方法，对管理半导体晶片的制造工序的方法进行说明。
于该管理中，以经设定的基准来选取半导体晶片，并使用本发明的评价方法，测定该晶片后，当经拟合的测定结果的全距(Range)超过经设定的合格与否基准值时，优选为于制造工序中进行前馈(feedforward)与回馈(feedback)。
(选取评价)
通常，选取(抽样)评价是对由约100～250枚半导体晶片所组成的1批(＝晶棒单位)进行。当为切片工序后的晶片时，自晶棒的切断位置的头部K/中心C/尾部P这三处中选取。当为研光工序后的晶片时，每25～50枚中选取1～4枚。
根据本发明的评价方法对如此选取的晶片求得全距(最大值－最小值)，并评价最终工序的镜面研磨工序后的晶片表面的纳米形貌。
(不良判定)
优选为基于前述所求得的全距(Range)的结果，将全距≤0.7μm设定为晶片的合格与否基准值，从而简便地进行晶片的不良判定。若满足全距≤0.7μm，则镜面研磨工序后的晶片的纳米形貌十分良好。
上述选取评价的结果，当经评价的晶片全部超过合格与否基准值时，将该批全部判定为不良(批量拒收)，并向进行该管理的工序加以回馈。即便在产生不良品的情况下，当存在至少1枚被判定为良品时，也执行向进行该管理的工序的回馈与向最终检验工序的前馈。
(向制造工序的回馈)
作为例子，对向切片工序、研光工序等回馈评价结果的情况进行说明。
关于切片工序，无法调整基本性条件，从而会进行解析以进行改善。对产生不良的切片型号机器、钢线、及主辊等的材料，进行分类(statification)解析。
对于研光工序，根据进行平台修正、载具(carrier)交换、及槽清扫，来进行调整，直至达到基准值。无法调整到范围内时，进行平台交换。
对于双头磨削工序，根据移位(相对于晶片的磨石轴上的磨石位置的调整)与倾斜(tilt)(与相对于晶片面的磨石面的倾斜度调整)来调整，直至达到基准值。又，有时也调整用以保持晶片的静压垫(static pressure pad)的左右流量。仍无法调整至范围内时，进行载具交换、磨石交换。
(向最终检验工序的前馈)
产品的要求项目中设定有纳米形貌时，在最终工序的镜面研磨工序后，于使用纳米测绘仪等的最终检验工序中，实施晶片的全部检验/挑选。产品的要求项目中未设定有纳米形貌时，根据本发明仅对每1批评价25枚，并向最终检验工序进行前馈。
按照此种管理方法，可管理半导体晶片制造方法的中间工序，也就是切片工序、研光工序、磨削工序、及蚀刻工序等，并可进行重新研究、改善制造条件等早期的对应。进一步，晶片品质的良否也可于镜面研磨工序以前的中间工序中进行管理，因此预计可减少产品损失及提升良率及生产性。
若使用上述半导体晶片的制造工序的管理方法来制造半导体晶片，则可提前把握制造工序的异常等，从而制造一种纳米形貌得以改善的半导体晶片，因此，可高良率且有效率地制造半导体晶片。
[实施例]
以下，例示实施例，更为具体地说明本发明，但本发明并非限定于这些实施例。
(实施例1)
当对使用静电容式的形状测定装置测定具有加工应变的晶片表面所获得的翘曲数据进行处理时，使用最适合的外周部的抽出范围、拟合范围、及拟合函数的组合，来进行本发明的评价方法。
使用以CZ法所制造的直径为300mm的单晶硅晶片来作为样品晶片。使用静电容方式的形状测定装置来测定研光工序后的未实施镜面研磨的晶片，从而获得翘曲数据。关于该翘曲数据，将外周部的抽出范围，设定为：于径向方向，自边缘起，朝向中心，至直径的10分之1的位置为止的范围(于径向方向，距中心120～150mm的范围)；又，将前述抽出范围中的翘曲数据的拟合范围，设定为：于径向方向，自边缘朝向中心的直径的10分之1的位置起，朝向边缘的至直径的30分之1的位置为止的范围(自中心算起于径向方向120～130mm的范围)。并使拟合函数为一次函数进行拟合，求得外周部的全距(最大值－最小值)。
将所求得的全距(Range)与晶片外周部的环状凹凸位移，以一对一的方式对应，调查并比较其关联关系，其中，该外周部的环状的凹凸位移，是利用纳米测绘仪，对利用后续工序也就是蚀刻工序、双面镜面研磨工序依次处理该晶片所获得的镜面晶片进行测定，从而获得。
其结果为，如图22所示，获得决定系数0.91的非常高的关联性。
(实施例2)
关于实施例2，与实施例1同样地，但是，对经研光工序与蚀刻工序后的未实施镜面研磨的晶片，根据本发明进行翘曲数据测定、拟合，求得全距。将该全距与晶片外周部的环状的凹凸位移，以一对一的方式对应，调查并比较其关联关系，其中，该晶片外周部的环状的凹凸位移，是利用纳米测绘仪，对利用后续工序也就是双面镜面研磨工序处理该晶片所获得的镜面晶片进行测定，从而获得。
其结果为，如图22所示，获得决定系数0.93的非常高的关联性。
总结以上的结果，如表1所示，研光后的决定系数，自利用先前技术解析翘曲数据的0.24(图6)，变至根据本发明的拟合所得到的0.91，得以大幅改善；蚀刻后的决定系数，自利用先前技术解析翘曲数据的0.71(图6)，变至根据本发明的拟合所得到的0.93，得以改善。
[表1]
再者，本发明并不限定于上述实施方式。上述实施方式为例示，凡是具有与本发明的权利要求书中所述的技术思想实质上相同的构成，并发挥同样作用效果的技术方案，均包含于本发明的技术范围内。

Claims (5)

1.一种半导体晶片的评价方法，其特征在于，
其是对根据包含切片工序、研光工序和/或磨削工序、蚀刻工序、及镜面研磨工序的制造方法而制造的半导体晶片，进行评价表面的纳米形貌的方法；
并且，于前述镜面研磨工序之前，使用静电容式的形状测定装置，测定前述半导体晶片的表面位移的翘曲数据，并将前述半导体晶片外周部的特定宽度设定为抽出范围，于该抽出范围中，根据以特定拟合范围中的拟合函数进行前述翘曲数据的拟合，除去在前述半导体晶片外周部的由于加工应变对翘曲数据的变化所造成的影响后，求得前述抽出范围中的经前述拟合的翘曲数据的全距即最大值减去最小值而得的数值，并根据该求得的全距，来评价前述镜面研磨工序后的半导体晶片表面的纳米形貌。
2.如权利要求1所述的半导体晶片的评价方法，其中，
将前述抽出范围，设定为：于径向方向，自前述半导体晶片的边缘起，至直径的10分之1的位置为止的范围内；
将前述拟合范围，设定为：于径向方向，自距前述半导体晶片的边缘为直径的10分之1的位置起，朝向边缘的直径的30分之1的宽度范围内。
3.如权利要求1或2所述的半导体晶片的评价方法，其中，
将前述拟合函数设为一次函数。
4.如权利要求1至3中任一项所述的半导体晶片的评价方法，其中，
若前述所求得的全距为0.7μm以下，则将前述半导体晶片判定为良品。
5.一种半导体晶片的制造方法，其特征在于，
其包含切片工序、研光工序和/或磨削工序、蚀刻工序、及镜面研磨工序，并且，
根据权利要求1至4中任一项所述的半导体晶片的评价方法来评价进行前述切片工序、研光工序、磨削工序、及蚀刻工序中的至少一个工序后的半导体晶片，并基于该评价结果，一边管理前述切片工序、研光工序、磨削工序、及蚀刻工序中的至少一个工序，一边制造前述半导体晶片。
CN201380036616.8A 2012-07-09 2013-06-11 半导体晶片的评价方法及制造方法 Active CN104428882B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-153933 2012-07-09
JP2012153933A JP5862492B2 (ja) 2012-07-09 2012-07-09 半導体ウェーハの評価方法及び製造方法
PCT/JP2013/003638 WO2014010166A1 (ja) 2012-07-09 2013-06-11 半導体ウェーハの評価方法及び製造方法

Publications (2)

Publication Number Publication Date
CN104428882A true CN104428882A (zh) 2015-03-18
CN104428882B CN104428882B (zh) 2017-01-11

Family

ID=49915651

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380036616.8A Active CN104428882B (zh) 2012-07-09 2013-06-11 半导体晶片的评价方法及制造方法

Country Status (8)

Country Link
US (1) US10043719B2 (zh)
JP (1) JP5862492B2 (zh)
KR (1) KR101985195B1 (zh)
CN (1) CN104428882B (zh)
DE (1) DE112013003142T5 (zh)
SG (1) SG11201408564SA (zh)
TW (1) TWI556339B (zh)
WO (1) WO2014010166A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807595A (zh) * 2018-06-13 2018-11-13 苏州澳京光伏科技有限公司 一种低翘曲多晶硅太阳能电池用基板的制造方法
CN109643650A (zh) * 2016-08-31 2019-04-16 胜高股份有限公司 半导体晶片的研磨方法及半导体晶片
CN111319148A (zh) * 2018-12-17 2020-06-23 硅电子股份公司 借助于线锯制造半导体晶片的方法、线锯以及单晶硅半导体晶片
CN111336914A (zh) * 2020-03-25 2020-06-26 长江存储科技有限责任公司 晶圆翘曲度测量装置及方法
CN111710600A (zh) * 2020-05-20 2020-09-25 河源市天和第三代半导体产业技术研究院 一种硅晶圆降低减薄翘曲的方法
CN112071765A (zh) * 2020-08-18 2020-12-11 徐州鑫晶半导体科技有限公司 确定晶圆加工参数的方法和晶圆的加工方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6443520B1 (ja) * 2017-10-02 2018-12-26 株式会社Sumco 半導体ウェーハの評価方法および該方法を用いた半導体ウェーハの製造方法
JP6841202B2 (ja) * 2017-10-11 2021-03-10 株式会社Sumco 半導体ウェーハの評価方法および半導体ウェーハの製造方法
JP2019113329A (ja) * 2017-12-21 2019-07-11 株式会社ニューフレアテクノロジー 変位計測装置及び電子ビーム検査装置
US10796969B2 (en) * 2018-09-07 2020-10-06 Kla-Tencor Corporation System and method for fabricating semiconductor wafer features having controlled dimensions
JP2024044553A (ja) * 2022-09-21 2024-04-02 株式会社Sumco ウェーハ形状のモデル化方法、およびウェーハの製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124490A (ja) 2000-08-03 2002-04-26 Sumitomo Metal Ind Ltd 半導体ウェーハの製造方法
AU2002323264A1 (en) * 2001-08-21 2003-03-03 Wavefront Sciences, Inc. Method of high pass filtering a data set
JP3838341B2 (ja) * 2001-09-14 2006-10-25 信越半導体株式会社 ウェーハの形状評価方法及びウェーハ並びにウェーハの選別方法
JP2003229392A (ja) * 2001-11-28 2003-08-15 Shin Etsu Handotai Co Ltd シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
US6613591B1 (en) * 2002-03-07 2003-09-02 Memc Electronic Materials, Inc. Method of estimating post-polishing waviness characteristics of a semiconductor wafer
JP4464033B2 (ja) * 2002-06-13 2010-05-19 信越半導体株式会社 半導体ウエーハの形状評価方法及び形状評価装置
JP4420023B2 (ja) * 2004-08-17 2010-02-24 信越半導体株式会社 半導体ウェーハの測定方法、その製造工程の管理方法、及び半導体ウェーハの製造方法
US7810383B2 (en) 2005-04-08 2010-10-12 Shin-Etsu Handotai Co., Ltd. Method for evaluating semiconductor wafer, apparatus for evaluating semiconductor wafer, and method for manufacturing semiconductor wafer
JP4606231B2 (ja) * 2005-04-08 2011-01-05 信越半導体株式会社 半導体ウエーハの評価方法及び評価装置並びに半導体ウエーハの製造方法
US7930058B2 (en) * 2006-01-30 2011-04-19 Memc Electronic Materials, Inc. Nanotopography control and optimization using feedback from warp data
JP5074845B2 (ja) * 2007-07-23 2012-11-14 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェハの研削方法、及び半導体ウェハの加工方法
KR20100063409A (ko) * 2008-12-03 2010-06-11 주식회사 실트론 나노토포그래피가 개선된 웨이퍼의 제조 방법
CN102506773B (zh) * 2011-09-28 2016-03-09 上海华虹宏力半导体制造有限公司 检测晶圆表面粗糙度的方法
US20130139800A1 (en) * 2011-12-02 2013-06-06 Memc Electronic Materials, Spa Methods For Controlling Surface Profiles Of Wafers Sliced In A Wire Saw

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109643650A (zh) * 2016-08-31 2019-04-16 胜高股份有限公司 半导体晶片的研磨方法及半导体晶片
CN108807595A (zh) * 2018-06-13 2018-11-13 苏州澳京光伏科技有限公司 一种低翘曲多晶硅太阳能电池用基板的制造方法
CN108807595B (zh) * 2018-06-13 2020-02-14 苏州澳京光伏科技有限公司 一种低翘曲多晶硅太阳能电池用基板的制造方法
CN111319148A (zh) * 2018-12-17 2020-06-23 硅电子股份公司 借助于线锯制造半导体晶片的方法、线锯以及单晶硅半导体晶片
CN111336914A (zh) * 2020-03-25 2020-06-26 长江存储科技有限责任公司 晶圆翘曲度测量装置及方法
CN111710600A (zh) * 2020-05-20 2020-09-25 河源市天和第三代半导体产业技术研究院 一种硅晶圆降低减薄翘曲的方法
CN112071765A (zh) * 2020-08-18 2020-12-11 徐州鑫晶半导体科技有限公司 确定晶圆加工参数的方法和晶圆的加工方法

Also Published As

Publication number Publication date
JP2014017381A (ja) 2014-01-30
DE112013003142T5 (de) 2015-03-12
WO2014010166A1 (ja) 2014-01-16
KR20150033640A (ko) 2015-04-01
JP5862492B2 (ja) 2016-02-16
TW201413848A (zh) 2014-04-01
US20150214123A1 (en) 2015-07-30
SG11201408564SA (en) 2015-02-27
CN104428882B (zh) 2017-01-11
TWI556339B (zh) 2016-11-01
KR101985195B1 (ko) 2019-06-04
US10043719B2 (en) 2018-08-07

Similar Documents

Publication Publication Date Title
CN104428882B (zh) 半导体晶片的评价方法及制造方法
EP2225070B1 (en) Nanotopography control and optimization using feedback from warp data
JP4420023B2 (ja) 半導体ウェーハの測定方法、その製造工程の管理方法、及び半導体ウェーハの製造方法
JP3838341B2 (ja) ウェーハの形状評価方法及びウェーハ並びにウェーハの選別方法
JP6222171B2 (ja) 定寸装置、研磨装置、及び研磨方法
CN114631171A (zh) 半导体晶圆的评价方法、半导体晶圆的分选方法及器件的制造方法
JP4606231B2 (ja) 半導体ウエーハの評価方法及び評価装置並びに半導体ウエーハの製造方法
JP4400331B2 (ja) ウエーハの形状評価方法及び管理方法
JP6443520B1 (ja) 半導体ウェーハの評価方法および該方法を用いた半導体ウェーハの製造方法
JP2011014800A (ja) エピタキシャル層の膜厚測定方法、エピタキシャルウェーハの製造方法およびエピタキシャルウェーハの製造工程管理方法
JP2009027095A (ja) 半導体ウェハの評価方法、半導体ウェハの研削方法、及び半導体ウェハの加工方法
JP4764693B2 (ja) 半導体ウェーハの製造方法及び両頭研削装置
US20230047412A1 (en) Systems and methods for processing semiconductor wafers using front-end processed wafer edge geometry metrics
KR101356400B1 (ko) 웨이퍼의 오염 방지 방법, 검사 방법 및 제조 방법
TWI467645B (zh) 化學機械研磨方法與系統
Li et al. The study of the resin-bond diamond wheel for IC silicon wafer nanoscale roughness back grinding
JP2006049740A (ja) 半導体ウェーハの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant