JP2014011185A - Iii族窒化物系化合物半導体装置およびその製造方法 - Google Patents

Iii族窒化物系化合物半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2014011185A
JP2014011185A JP2012144525A JP2012144525A JP2014011185A JP 2014011185 A JP2014011185 A JP 2014011185A JP 2012144525 A JP2012144525 A JP 2012144525A JP 2012144525 A JP2012144525 A JP 2012144525A JP 2014011185 A JP2014011185 A JP 2014011185A
Authority
JP
Japan
Prior art keywords
layer
electrode
group iii
metal layer
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012144525A
Other languages
English (en)
Other versions
JP5904033B2 (ja
Inventor
Tomoaki Murakami
倫章 村上
Toru Oka
徹 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2012144525A priority Critical patent/JP5904033B2/ja
Publication of JP2014011185A publication Critical patent/JP2014011185A/ja
Application granted granted Critical
Publication of JP5904033B2 publication Critical patent/JP5904033B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 比較的低温でオーミックアロイ工程を行うことのできるIII 族窒化物系化合物半導体装置およびその製造方法を提供することである。
【解決手段】 n型層140の上に、第1金属層S11、第2金属層S12、第3金属層S13、第4金属層S14、をこの順序で形成する。第1金属層S11は、Tiから成る層である。第2金属層S12は、厚み250nm以上のAlから成る層である。第3金属層S13は、Niから成る層である。第4金属層S14は、Auから成る層である。電極を形成した後のオーミックアロイ工程での熱処理温度を550℃程度とする。
【選択図】図2

Description

本発明は、III 族窒化物系化合物半導体装置およびその製造方法に関する。さらに詳細には、良好なオーミックコンタクトをとることを図ったIII 族窒化物系化合物半導体装置およびその製造方法に関するものである。
半導体装置では、半導体と電極との間で良好なオーミックコンタクトをとることが好ましい。接触抵抗が小さくなるからである。これにより、発熱を抑制し、出力を高いものとすることができる。また、省エネルギー化を図ることができる。そこで、半導体と電極との間で好適なオーミックコンタクトをとるための技術が開発されてきている。
例えば、特許文献1には、発光素子において、n型コンタクト層の上にTi層およびAl層から成る多層膜を形成する技術が開示されている(特許文献1の段落[0009]等参照)。これにより、良好なオーミックコンタクトが得られるとされている(特許文献1の段落[0012]および図1等参照)。
また、特許文献2には、n型層の上に、Ti−Al、Ti−Al−Au、Ti−Al−Ti−Au、Ti−Al−Ni−Au、Ti−Al−Ti−Ni−Au、よりなる5種類の多層膜を形成し、500℃でアニーリングしたn電極を形成した結果が記載されている(特許文献2の段落[0016]および表1等参照)。
特開平7−45867号公報 特開平7−221103号公報
ところで、半導体装置では、周囲を絶縁膜で覆うことが一般的である。外部から加わる衝撃から半導体装置を保護するとともに、電気的な負荷が半導体に加わることを防止するためである。電極形成後に絶縁膜で半導体装置を覆うこととした場合には、絶縁膜から電極を露出させる必要がある。外部電源と導通をとるためである。
電極を露出させるために、エッチングにより電極上の絶縁膜を除去することがある。しかし、この場合には、絶縁膜のみならず、その下層のAl層までエッチングにより除去されてしまうことがある。Al層が深く削られると、半導体と電極との接触抵抗が上昇してしまう。
そのため、電極のAl層の上に、カバー層を形成することがある。カバー層として、例えば、電極の側からNi層、Au層を形成する場合が挙げられる。このカバー層により、エッチングによるAl層の除去を防止することができる。
しかし、この場合には、オーミックアロイ工程を行う際の温度を、850℃程度とする必要がある。このような高温をIII 族窒化物系化合物半導体から成る半導体装置に加えると、電極材料が半導体層に拡散したりして、半導体装置の性能が劣化するおそれがある。また、この熱処理により、半導体層の結晶性が悪化するおそれもある。
本発明は、前述した従来の技術が有する問題点を解決するためになされたものである。すなわちその課題とするところは、比較的低温でオーミックアロイ工程を行うことのできるIII 族窒化物系化合物半導体装置およびその製造方法を提供することである。
第1の態様におけるIII 族窒化物系化合物半導体装置は、基板と、基板に形成されたIII 族窒化物系化合物半導体から成る半導体層と、半導体層に形成された複数の電極と、を有する。また、電極のうちの少なくとも1つは、半導体層の上に形成された第1の電極層と、第1の電極層の上に形成された第2の電極層と、第2の電極層の上に形成された第3の電極層と、第3の電極層の上に形成された第4の電極層と、を有する。そして、第2の電極層は、250nm以上の厚みのAlから成る層である。
このIII 族窒化物系化合物半導体装置では、第2の電極層の厚みが十分であるため、オーミックアロイ工程での熱処理温度を比較的低い温度で行うことができる。具体的には、500℃以上650℃以下の範囲内の温度である。また、第2の電極層より上の金属層の電極材料が、半導体層に拡散することを防止することができる。
第2の態様におけるIII 族窒化物系化合物半導体装置では、第2の電極層は、300nm以上の厚みのAlから成る層である。Al層の厚みが300nm以上であるとよい。
第3の態様におけるIII 族窒化物系化合物半導体装置では、第2の電極層は、5000nm以下の厚みのAlから成る層である。Al層の厚みは、5μm以下であるとよい。
第4の態様におけるIII 族窒化物系化合物半導体装置では、第1の電極層は、Tiから成る層である。
第5の態様におけるIII 族窒化物系化合物半導体装置では、第3の電極層は、Niから成る層である。また、第4の電極層は、Auから成る層である。
第6の態様におけるIII 族窒化物系化合物半導体装置の製造方法は、III 族窒化物系化合物半導体から成る半導体層を形成する半導体形成工程と、半導体層に電極を形成する電極形成工程と、を有する。また、電極形成工程は、半導体層の上に第1の電極層を形成する第1の電極層形成工程と、第1の電極層の上に第2の電極層を形成する第2の電極層形成工程と、熱処理を行う熱処理工程と、を有する。そして、第2の電極層形成工程は、第2の電極層として250nm以上の厚みのAlから成る層を形成する工程であり、熱処理工程は、500℃以上650℃以下の範囲内の温度で熱処理を行う工程である。このため、この熱処理により、半導体層の結晶性が悪化するおそれがほとんどない。また、熱処理温度がそれほど高くないため、その他の工程と処理する順序を入れ換えることが容易である。
本発明によれば、比較的低温でオーミックアロイ工程を行うことのできるIII 族窒化物系化合物半導体装置およびその製造方法が提供されている。
第1の実施形態に係るIII 族窒化物系化合物半導体装置(縦型パワーデバイス)の構造を説明するための概略構成図である。 実施形態に係るIII 族窒化物系化合物半導体装置の電極の構造を説明するための図である。 第2の実施形態に係るIII 族窒化物系化合物半導体装置(横型パワーデバイス)の構造を説明するための概略構成図である。 第3の実施形態に係るIII 族窒化物系化合物半導体装置(発光素子)の構造を説明するための概略構成図である。
以下、具体的な実施形態について、半導体装置を例に挙げて図を参照しつつ説明する。しかし、これらの実施形態に限定されるものではない。また、後述する各半導体装置の各層の積層構造および電極構造は、例示である。実施形態とは異なる積層構造であってももちろん構わない。そして、それぞれの図における各層の厚みは、概念的に示したものであり、実際の厚みを示しているわけではない。また、各図の凹凸形状については、理解しやすいように大きく描いてある。しかし、実際には、これらの凹凸形状は非常に微細な形状である。
(第1の実施形態)
1.縦型構造の半導体装置
本実施形態に係るパワーデバイス100を図1に示す。パワーデバイス100は、npnトランジスタ型の縦型構造の半導体装置である。パワーデバイス100には、図1中の下側に示すように、ドレイン電極D1が形成されている。そして、ドレイン電極D1の形成面の反対側の面に、図1中の上側に示すように、ゲート電極G1と、ソース電極S1とが形成されている。
パワーデバイス100は、III 族窒化物系化合物半導体から成る複数の半導体層を有する。パワーデバイス100は、上記の電極の他に、図1に示すように、基板110と、n型層120と、p型層130と、n型層140と、絶縁膜150と、を有している。n型層120は、基板110の側から順に、n+ GaN層121と、n- GaN層122と、を有している。
基板110は、パワーデバイス100を支持して強度を高いものとするためのものである。また、パワーデバイス100を成長させるための成長基板をも兼ねている。基板110として、例えば、導電性のGaN基板を用いることができる。また、その他に、Si基板やSiC基板等の導電性基板を用いることができる。
ソース電極S1は、n型層140とオーミック接触をしている。ソース電極S1は、n型層140の側からTi層、Al層、Ni層、Au層の順に形成されたものである。また、Ti層の代わりに、V層を形成してもよい。詳細については、後述する。
ドレイン電極D1は、基板110とオーミック接触をしている。ドレイン電極D1は、基板110の側からTi層と、そのTi層の上にAl層を形成したものである。また、上記したソース電極S1に用いたその他の金属および化合物を用いてもよい。
ゲート電極G1は、絶縁膜150の上であって、トレンチ160の箇所に形成されている。トレンチ160は、V字形状ではなく、矩形形状である。そのため、ゲート電極G1の断面形状も、矩形形状である。ゲート電極G1は、絶縁膜150の側からNi層と、そのNi層の上にAu層を形成したものである。また、Pd層、Au層の順に形成することとしてもよい。また、その他の金属および化合物を用いることができる。また、Auの代わりにAlを用いることもできる。
+ GaN層121のn型不純物濃度は、n- GaN層122のn型不純物濃度よりも高い。n+ GaN層121のn型不純物濃度は、1×1018cm-3〜1×1020cm-3程度である。n- GaN層122のn型不純物濃度は、1×1016cm-3〜1×1017cm-3程度である。
p型層130は、p型GaNから成る層である。p型層130のキャリア濃度は、1×1018cm-3〜1×1020cm-3程度である。n型層140は、n型GaNから成る層である。n型層140のキャリア濃度は、1×1016cm-3以上1×1020cm-3以下の範囲内である。
絶縁膜150は、ゲート絶縁膜と保護膜とを兼ねているものである。絶縁膜150の材質はSiO2 である。また、SiNX 、Al2 3 、HfO2 、ZrO2 、AlNなどを用いてもよい。
2.半導体装置の電極
本実施形態のパワーデバイス100は、ソース電極S1の構造およびその製造方法に特徴を有している。図2に示すように、ソース電極S1は、第1金属層S11と、第2金属層S12と、第3金属層S13と、第4金属層S14と、を有している。各層の形成順序は、n型層140から順に、第1金属層S11、第2金属層S12、第3金属層S13、第4金属層S14である。
第1金属層S11は、半導体層と好適に密着する第1の電極層である。第1金属層S11の材質は、Tiである。または、Vであってもよい。また、これら以外の材質のものであってもよい。第1金属層S11の厚みは、10nm以上100nm以下の範囲内である。
第2金属層S12は、第1金属層S11の上に形成された第2の電極層である。第2金属層S12の材質は、Alである。また、これ以外の材質のものであってもよい。第2金属層S12の厚みは、250nm以上5000nm以下の範囲内である。また、第2金属層S12の厚みは、300nm以上1000nm以下であるとよい。
第3金属層S13は、第2金属層S12の上に形成された第3の電極層である。第3金属層S13の材質は、Niである。また、これ以外の材質のものであってもよい。第3金属層S13の厚みは、10nm以上100nm以下の範囲内である。
第4金属層S14は、第3金属層S13の上に形成された第4の電極層である。第4金属層S14の材質は、Auである。また、これ以外の材質のものであってもよい。第4金属層S14の厚みは、10nm以上100nm以下の範囲内である。
第4金属層S14は、第2金属層S12をエッチングされないよう保護するためのものである。第3金属層S13は、第2金属層S12と、第4金属層S14との間に配置されたバリアメタルである。表1に、各金属層と、それらの材質の一例を示す。
[表1]
金属層 材質 厚み
第4金属層 Au 10nm以上 100nm以下
第3金属層 Ni 10nm以上 100nm以下
第2金属層 Al 250nm以上 5000nm以下
第1金属層 Ti 10nm以上 100nm以下
n型層 n型GaN
3.電極の形成方法
続いて、電極の形成方法について説明する。この電極の形成方法は、前述した電極を形成するのに用いられる方法である。そして、後述する電極形成工程で実際に用いられることとなる。
3−1.電極形成工程
続いて、電極の形成方法について説明する。まず、露出しているn型層140の上に第1金属層S11を形成する。次に、第1金属層S11の上に第2金属層S12を形成する。そして、第2金属層S12の上に第3金属層S13を形成する。第3金属層S13の上に第4金属層S14を形成する。これにより、図2に示した電極構造が形成される。
3−2.熱処理工程
次に、熱処理工程を行う。この熱処理工程は、ソース電極S1とn型層140との間の接触抵抗を小さくするためのオーミックアロイ工程である。熱処理工程での熱処理温度は、500℃以上650℃以下の範囲内である。この熱処理工程は、電極を形成した後であれば、いつ行ってもよい。熱処理温度が、それほど高くないため、その後の他の工程と入れ換えてもよい。
この熱処理の条件を表2に示す。供給するガスとして、窒素ガスを用いる。そして、処理時間は、5秒以上1000秒以下の範囲内である。これらは例示であり、これ以外の範囲の値を用いてもよい。
[表2]
供給ガスの種類 窒素ガス
基板温度 500℃以上650℃以下
処理時間 5秒以上1000秒以下
4.半導体装置の製造方法
ここで、半導体装置の製造方法について説明する。
4−1.半導体層形成工程
まず、有機金属気相成長法(MOCVD法)により、各半導体層の結晶をエピタキシャル成長させる半導体層形成工程を行う。具体的には、基板110に、n型層120と、p型層130と、n型層140とを、この順序で形成する。これにより、基板110に各半導体層の形成された積層体が形成される。
4−2.凹凸形状形成工程
次に、エッチングにより、半導体層に凹凸形状を形成する。これにより、図1に示した台形形状およびトレンチ160がストライプ状に形成される。このエッチングには、例えば、Cl2 を用いることができる。その他のドライエッチングもしくはウェットエッチングを用いてもよい。
4−3.電極形成工程(ソース電極)
続いて、電極形成工程を行う。この工程において、前述した電極の形成方法を用いればよい。n型層140の上にソース電極S1を形成する。
4−4.絶縁膜形成工程
次に、絶縁膜150を形成する。その形成箇所は、図1の上側の面である。ドレイン電極D1を形成する側の面には、絶縁膜を形成しない。ただし、ドレイン電極D1の側にも絶縁膜を形成してもよい。
4−5.導電部形成工程
そして、Cl2 を用いてエッチングを行う。エッチング対象箇所を除いてマスクで覆い、凹部15を形成する箇所にCl2 ガスが供給されるようにする。これにより、絶縁膜150および第3金属層S13および第4金属層S14の一部が除去されて、第2金属層S12の一部が露出される。その結果、凹部S15が形成される。そして、凹部S15に金属の層を形成し、図2に示したような導電部S16を形成する。
4−6.電極形成工程(ゲート電極、ドレイン電極)
次に、ゲート電極G1およびドレイン電極D1を形成する。
4−7.ウェットエッチング工程
そして、最後にBHF溶液(NH4 F/HF/H2 0)により、パワーデバイス100の表面を洗浄する。これにより、パワーデバイス100の電極表面上に残留している絶縁膜を取り除く。
5.製造されたパワーデバイス
5−1.接触抵抗率等
上記の製造方法により製造されたパワーデバイス100におけるn型層140と、ソース電極S1との間の接触抵抗率は、1×10-6Ωcm2 以下であった。また、オーミックアロイ工程での熱処理温度がそれほど高くないため、半導体層の結晶性はよい。
5−2.従来例との比較
従来におけるパワーデバイスの電極構造の一例を表3に示す。表3に示すように、Al層の厚みが、本実施形態のパワーデバイス100に比べて薄い。そのため、オーミックアロイ工程により、半導体層と電極との間のオーミック接触を実現するためには、熱処理温度を850℃程度の高い温度とする必要があった。そのため、オーミックアロイ工程により、半導体の結晶性が劣化することがあった。
また、本実施形態では、第2金属層S12(Al層)の厚みが十分に厚い。そのため、熱処理を行うことにより、第3金属層S13(Ni層)や第4金属層S14(Au層)の金属が、第2金属層S12(Al層)等を透過して、半導体層に拡散するおそれもほとんどないと考えられる。
[表3]
金属層 厚み
Au層 50nm
Ni層 35nm
Al層 60nm
Ti層 17.5nm
半導体層
6.実験
ここで、次の実施例および比較例の積層体について行った実験について説明する。積層体とは、基板に半導体層および電極を形成したものである。そして、後述する実施例の積層体と、比較例の積層体とで、次の実験を行った。
6−1.実施例
実施例では、半導体層の側から、Ti層、Al層、Ni層、Au層の順で形成した。これらの層の厚みは、次のとおりである。
金属層 厚み
Au層 50nm
Ni層 35nm
Al層 300nm
Ti層 17.5nm
半導体層
実施例では、Au層があるため、この電極はエッチング耐性を備える。そのため、導電部を形成するためのエッチングを行うことにより、Al層が除去されるおそれがほとんどない。つまり、オーミック接触が悪化するおそれがほとんどない。また、オーミックアロイ工程での熱処理温度を550℃とした。その熱処理時間は30秒であった。実施例における接触抵抗率は1×10-6Ωcm2 以下であった。
6−2.比較例1
比較例1では、半導体層の側から、Ti層、Al層の順で形成した。これらの層の厚みは、次のとおりである。
金属層 厚み
Al層 60nm
Ti層 17.5nm
半導体層
比較例1では、Au層もしくはPt層がないため、この電極はエッチング耐性を備えていない。そのため、導電部を形成するためのエッチングを行うことにより、Al層が除去されて、オーミック接触がとれなくなる場合がある。また、オーミックアロイ工程での熱処理温度を550℃とした。その熱処理時間は30秒であった。比較例1における接触抵抗率は1×10-6Ωcm2 以下であった。
6−3.比較例2
比較例2では、半導体層の側から、Ti層、Al層、Ni層、Au層の順で形成した。これらの層の厚みは、次のとおりである。
金属層 厚み
Au層 50nm
Ni層 35nm
Al層 60nm
Ti層 17.5nm
半導体層
比較例2では、Ni層およびAu層があるため、この電極はエッチング耐性を備える。また、オーミックアロイ工程での熱処理温度を850℃とした。この熱処理温度は、本実施形態における熱処理温度より300℃程度高い。その熱処理時間は30秒であった。比較例2における接触抵抗率は1×10-5Ωcm2 以下であった。つまり、実施例と比較すると、接触抵抗率が1桁程度高い。
以上をまとめると表4のようになる。エッチング耐性を備えるとともに、熱処理温度を550℃で30秒だけ実施して、接触抵抗率が1×10-6Ωcm2 以下となるのは、実施例の場合のみである。
[表4]
接触抵抗率 熱処理温度 エッチング耐性
実施例 ○ ○ ○
比較例1 ○ ○ ×
比較例2 ○ × ○
7.変形例
7−1.III 族窒化物系化合物半導体層
本実施形態では、半導体層は、GaNから成るものとした。しかし、AlGaNやInGaN、AlInGaN等、その他のIII 族窒化物系化合物半導体から成る層であってもよい。もちろん、これらのIII 族窒化物系化合物半導体から成る層が一部に含まれていてもよい。
7−2.ドレイン電極およびゲート電極
本実施形態の電極の形成方法を、ソース電極S1に適用することとした。しかし、素子の構造により、図2に示したような導電部を形成する場合には、ドレイン電極やゲート電極にも適用することができる。
7−3.p型半導体層
本実施形態では、ソース電極S1をn型半導体層であるn型層140の上に形成することとした。しかし、p型半導体層の上に電極を形成する場合にも、もちろん適用することができる。
8.まとめ
以上詳細に説明したように、本実施形態のパワーデバイス100の製造方法では、n型層140に第1金属層S11、第2金属層S12、第3金属層S13、第4金属層S14をこの順序で形成する。ここで、第2金属層S12(Al層)の厚みは、250nm以上である。そのため、オーミックアロイ工程での熱処理温度を550℃程度とすることができる。したがって、半導体の結晶性を悪化させるおそれがほとんどない。
なお、本実施形態は単なる例示にすぎない。したがって当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。本実施形態では、エピタキシャル成長の方法として、有機金属気相成長法(MOCVD)を用いることとした。しかし、ハイドライド気相エピタキシー法(HVPE)などの気相成長法や、分子線エピタキシー法(MBE)、パルスドスパッタデポジション法(PSD)、そして、液相エピタキシー法などを用いてもよい。
(第2の実施形態)
第2の実施形態について説明する。本実施形態の半導体装置は、横型構造のパワーデバイス200である。電極構造および電極の形成方法については、第1の実施形態と同様である。したがって、異なる箇所のみについて説明する。
1.横型構造の半導体装置
パワーデバイス200を図3に示す。パワーデバイス200は、HFETである。パワーデバイス200は、基板210と、バッファ層220と、第1キャリア走行層230と、第2キャリア走行層240と、キャリア供給層250と、絶縁膜260と、ドレイン電極D2と、ソース電極S2と、ゲート電極G2と、を有している。
基板210は、Si基板の他に、サファイア基板、SiC基板、ZnO基板、スピネル基板、GaN基板を用いることができる。バッファ層220として、AlNまたはGaNから成る層を形成する。また、バッファ層220は、必ずしも形成しなくともよい。
第1キャリア走行層230は、ノンドープのGaNから成る層である。第2キャリア走行層240は、例えば、GaNから成る層である。キャリア供給層250は、例えば、AlGaNから成る層である。キャリア供給層250のキャリア濃度は、1×1016cm-3以上1×1020cm-3以下の範囲内である。
第2キャリア走行層240と、キャリア供給層250とは、ヘテロ結合である。そして、キャリア供給層250のバンドギャップは、第2キャリア走行層240のバンドギャップよりも大きい。これらの条件を満たしていれば、その他のIII 族窒化物系化合物半導体を用いてもよい。
例えば、第2キャリア走行層240にInGaNを用い、キャリア供給層250にGaNもしくはAlGaNを用いることができる。また、キャリア供給層250として、Siなどの不純物をドープしたn型層を用いてもよい。また、キャリア供給層250の上に、キャップ層を設けてもよい。また、第2キャリア走行層240の組成を、第1キャリア走行層230の組成と、同一組成としてもよい。もちろん、これらの組成が異なっていてもよい。
電極構造は、図2に示したとおりである。ただし、本実施形態では、キャリア供給層250の上に、ソース電極S2およびドレイン電極D2が形成されている。そして、ゲート電極G2は、凹部261に対面する箇所であって絶縁膜260の上に形成されている。
2.半導体装置の製造方法
パワーデバイス200を製造する場合にも、基板210の上に半導体層を形成する(半導体層形成工程)。そして、マスクを用いて、凹部261を形成し、絶縁膜260を形成する。そして、ソース電極S2およびドレイン電極D2を、キャリア供給層250の上に形成する。そして、ゲート電極G2を、絶縁膜260の上に形成する(電極形成工程)。つまり、第1の実施形態と同様に、半導体層形成工程および電極形成工程を有する。
3.変形例
第2の実施形態においても、第1の実施形態で説明した全ての変形例を適用することができる。
4.まとめ
以上詳細に説明したように、本実施形態のパワーデバイス200の製造方法では、キャリア供給層250に第1金属層S11、第2金属層S12、第3金属層S13、第4金属層S14をこの順序で形成する。ここで、第2金属層S12(Al層)の厚みは、250nm以上である。そのため、オーミックアロイ工程での熱処理温度を550℃程度とすることができる。したがって、半導体の結晶性を悪化させるおそれがほとんどない。
なお、本実施形態は単なる例示にすぎない。したがって当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。本実施形態では、エピタキシャル成長の方法として、有機金属気相成長法(MOCVD)を用いることとした。しかし、ハイドライド気相エピタキシー法(HVPE)などの気相成長法や、分子線エピタキシー法(MBE)、パルスドスパッタデポジション法(PSD)、そして、液相エピタキシー法などを用いてもよい。
(第3の実施形態)
第3の実施形態について説明する。本実施形態の半導体装置は、発光素子300である。電極構造および電極の形成方法については、第1の実施形態と同様である。したがって、異なる箇所のみについて説明する。
1.発光素子
発光素子300を図4により説明する。発光素子300は、フェイスアップ型の半導体発光素子である。発光素子300は、図4に示すように、発光素子300は、基板310に、低温バッファ層320と、n型コンタクト層330と、n型ESD層340と、n型SL層350と、発光層360と、p型クラッド層370と、p型コンタクト層380とを有している。また、n型コンタクト層330には、n電極N3が形成されている。p型コンタクト層380には、p電極P3が形成されている。
基板310として、サファイア、SiC、ZnO、Si、GaNなどを用いることができる。低温バッファ層320の材質は、例えばAlNやGaNである。
n型コンタクト層330は、n型GaNから成る層である。n型コンタクト層330のキャリア濃度は、1×1016cm-3以上1×1020cm-3以下の範囲内である。
n型ESD層340は、各半導体層の静電破壊を防止するための静電耐圧層である。n型ESD層40の構造は、ノンドープのGaNとSiドープのn型GaNの積層構造である。
n型SL層350は、発光層360に加わる応力を緩和するための歪緩和層である。より具体的には、n型SL層350は、超格子構造を有するn型超格子層である。n型SL層350は、InGaNと、GaNと、n型GaNとを積層した単位積層体を繰り返し積層したものである。
発光層360は、電子と正孔とが再結合することで、光を発する発光層である。そのために、発光層360は、バンドギャップの小さい井戸層と、バンドギャップの大きい障壁層とが交互に形成されている多重量子井戸構造となっている。ここで、井戸層としてInGaNを用いるとともに、障壁層としてAlGaNを用いることができる。このように井戸層は、Inを含んでいる。また、障壁層としてAlInGaNを用いてもよい。
p型クラッド層370は、p型InGaNから成る層と、p型AlGaNから成る層とを単位構造として、その単位構造を繰り返して形成した層である。もちろん、これ以外のものを用いてもよい。
p型コンタクト層380は、Mgをドープしたp型GaNから成る層である。p型コンタクト層380の材質として、その他に、InGaNと、AlGaNと、AlInGaNとのうちのいずれか1つを用いてもよい。
そして、p電極P3の材質は、例えば、ITOである。もちろん、これ以外の材質であってもよい。また、p電極P3の上に、パッド電極が形成されていてもよい。
n電極N3は、図2に示したように、n型コンタクト層330の上に、第1金属層S11、第2金属層S12、第3金属層S13、第4金属層S14をこの順序で形成したものである。
2.半導体装置の製造方法
発光素子300を製造する場合にも、基板310の上に半導体層を形成する(半導体層形成工程)。そして、p電極P3を形成し、n型コンタクト層330を露出させてn電極N3を形成する(電極形成工程)。つまり、第1の実施形態と同様に、半導体層形成工程および電極形成工程を有する。
3.変形例
第3の実施形態においても、第1の実施形態で説明した全ての変形例を適用することができる。
4.まとめ
以上詳細に説明したように、本実施形態の発光素子300の製造方法では、n型コンタクト層330に第1金属層S11、第2金属層S12、第3金属層S13、第4金属層S14をこの順序で形成する。ここで、第2金属層S12(Al層)の厚みは、250nm以上である。そのため、オーミックアロイ工程での熱処理温度を550℃程度とすることができる。したがって、半導体の結晶性を悪化させるおそれがほとんどない。
なお、本実施形態は単なる例示にすぎない。したがって当然に、その要旨を逸脱しない範囲内で種々の改良、変形が可能である。本実施形態では、エピタキシャル成長の方法として、有機金属気相成長法(MOCVD)を用いることとした。しかし、ハイドライド気相エピタキシー法(HVPE)などの気相成長法や、分子線エピタキシー法(MBE)、パルスドスパッタデポジション法(PSD)、そして、液相エピタキシー法などを用いてもよい。
以上、第1の実施形態から第3の実施形態までにおいて、パワーデバイス100、200および発光素子300について説明した。しかし、パワーデバイスや発光素子に限らず、その他の半導体装置に適用することができる。
100…パワーデバイス
110…基板
120…n型層
130…p型層
140…n型層
150…絶縁膜
G1…ゲート電極
D1…ドレイン電極
S1…ソース電極
S11…第1金属層
S12…第2金属層
S13…第3金属層
S14…第4金属層
S15…凹部
S16…導電部
200…パワーデバイス
250…キャリア供給層
G2…ゲート電極
D2…ドレイン電極
S2…ソース電極
300…発光素子
330…n型コンタクト層
380…p型コンタクト層
N3…n電極
P3…p電極

Claims (6)

  1. 基板と、
    前記基板に形成されたIII 族窒化物系化合物半導体から成る半導体層と、
    前記半導体層に形成された複数の電極と、
    を有するIII 族窒化物系化合物半導体装置において、
    前記電極のうちの少なくとも1つは、
    前記半導体層の上に形成された第1の電極層と、
    前記第1の電極層の上に形成された第2の電極層と、
    前記第2の電極層の上に形成された第3の電極層と、
    前記第3の電極層の上に形成された第4の電極層と、
    を有し、
    前記第2の電極層は、
    250nm以上の厚みのAlから成る層であること
    を特徴とするIII 族窒化物系化合物半導体装置。
  2. 請求項1に記載のIII 族窒化物系化合物半導体装置において、
    前記第2の電極層は、
    300nm以上の厚みのAlから成る層であること
    を特徴とするIII 族窒化物系化合物半導体装置。
  3. 請求項2に記載のIII 族窒化物系化合物半導体装置において、
    前記第2の電極層は、
    5000nm以下の厚みのAlから成る層であること
    を特徴とするIII 族窒化物系化合物半導体装置。
  4. 請求項1から請求項3までのいずれか1項に記載のIII 族窒化物系化合物半導体装置において、
    前記第1の電極層は、
    Tiから成る層であること
    を特徴とするIII 族窒化物系化合物半導体装置。
  5. 請求項1から請求項4までのいずれか1項に記載のIII 族窒化物系化合物半導体装置において、
    前記第3の電極層は、Niから成る層であり、
    前記第4の電極層は、Auから成る層であること
    を特徴とするIII 族窒化物系化合物半導体装置。
  6. III 族窒化物系化合物半導体から成る半導体層を形成する半導体形成工程と、
    前記半導体層に電極を形成する電極形成工程と、
    を有するIII 族窒化物系化合物半導体装置の製造方法において、
    前記電極形成工程は、
    前記半導体層の上に第1の電極層を形成する第1の電極層形成工程と、
    前記第1の電極層の上に第2の電極層を形成する第2の電極層形成工程と、
    熱処理を行う熱処理工程と、
    を有し、
    前記第2の電極層形成工程は、
    前記第2の電極層として250nm以上の厚みのAlから成る層を形成する工程であり、
    前記熱処理工程は、
    500℃以上650℃以下の範囲内の温度で熱処理を行う工程であること
    を特徴とするIII 族窒化物系化合物半導体装置の製造方法。
JP2012144525A 2012-06-27 2012-06-27 Iii族窒化物系化合物半導体装置およびその製造方法 Active JP5904033B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012144525A JP5904033B2 (ja) 2012-06-27 2012-06-27 Iii族窒化物系化合物半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012144525A JP5904033B2 (ja) 2012-06-27 2012-06-27 Iii族窒化物系化合物半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2014011185A true JP2014011185A (ja) 2014-01-20
JP5904033B2 JP5904033B2 (ja) 2016-04-13

Family

ID=50107643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012144525A Active JP5904033B2 (ja) 2012-06-27 2012-06-27 Iii族窒化物系化合物半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5904033B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019129158A (ja) * 2018-01-19 2019-08-01 旭化成株式会社 紫外線受光素子及び紫外線受光素子の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286213A (ja) * 1999-03-30 2000-10-13 Furukawa Electric Co Ltd:The Iii−v族窒化物系化合物半導体への電極形成方法
JP2002171025A (ja) * 2001-11-06 2002-06-14 Nichia Chem Ind Ltd n型窒化物半導体の電極
JP2003282479A (ja) * 2002-03-27 2003-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2004281432A (ja) * 2003-03-12 2004-10-07 Nichia Chem Ind Ltd 窒化物半導体素子及びその製造方法
JP2009239144A (ja) * 2008-03-28 2009-10-15 Furukawa Electric Co Ltd:The 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法
JP2012019069A (ja) * 2010-07-08 2012-01-26 Toshiba Corp 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2012023383A (ja) * 2011-09-02 2012-02-02 Fujitsu Ltd 化合物半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286213A (ja) * 1999-03-30 2000-10-13 Furukawa Electric Co Ltd:The Iii−v族窒化物系化合物半導体への電極形成方法
JP2002171025A (ja) * 2001-11-06 2002-06-14 Nichia Chem Ind Ltd n型窒化物半導体の電極
JP2003282479A (ja) * 2002-03-27 2003-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2004281432A (ja) * 2003-03-12 2004-10-07 Nichia Chem Ind Ltd 窒化物半導体素子及びその製造方法
JP2009239144A (ja) * 2008-03-28 2009-10-15 Furukawa Electric Co Ltd:The 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法
JP2012019069A (ja) * 2010-07-08 2012-01-26 Toshiba Corp 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2012023383A (ja) * 2011-09-02 2012-02-02 Fujitsu Ltd 化合物半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019129158A (ja) * 2018-01-19 2019-08-01 旭化成株式会社 紫外線受光素子及び紫外線受光素子の製造方法
JP7076092B2 (ja) 2018-01-19 2022-05-27 旭化成株式会社 紫外線受光素子及び紫外線受光素子の製造方法

Also Published As

Publication number Publication date
JP5904033B2 (ja) 2016-04-13

Similar Documents

Publication Publication Date Title
TWI770134B (zh) 半導體裝置及半導體裝置之製造方法
JP6174874B2 (ja) 半導体装置
JP5323527B2 (ja) GaN系電界効果トランジスタの製造方法
US9324908B2 (en) Nitride semiconductor light-emitting element
US9640712B2 (en) Nitride semiconductor structure and semiconductor light emitting device including the same
JP5596222B2 (ja) 半導体積層体及びその製造方法、並びに半導体素子
JP2006032749A (ja) 半導体装置とその製造方法
JP2010232293A (ja) 半導体装置
JP4210823B2 (ja) シヨットキバリアダイオード及びその製造方法
US20140183590A1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
JP5817833B2 (ja) 半導体装置及びその製造方法、電源装置
JP5691138B2 (ja) 電界効果トランジスタ及びその製造方法
JP5991176B2 (ja) Iii族窒化物半導体発光素子の製造方法
JP2005183930A (ja) 半導体発光素子及びその製造方法
WO2012014675A1 (ja) 半導体素子、hemt素子、および半導体素子の製造方法
JP5667136B2 (ja) 窒化物系化合物半導体素子およびその製造方法
CN102544290A (zh) 氮化物半导体发光二极管元件
TWI384657B (zh) 氮化物半導體發光二極體元件
JP5904033B2 (ja) Iii族窒化物系化合物半導体装置およびその製造方法
JP5983090B2 (ja) Iii 族窒化物系化合物半導体装置およびその製造方法
JP5806545B2 (ja) 半導体素子、hemt素子、および半導体素子の製造方法
JP2015099865A (ja) ヘテロ接合電界効果型トランジスタおよびその製造方法
JP5221577B2 (ja) 半導体装置とその製造方法
EP4312277A1 (en) High electron mobility transistor and method for fabricating the same
WO2014136250A1 (ja) 窒化物半導体ダイオード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160229

R150 Certificate of patent or registration of utility model

Ref document number: 5904033

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150