JP2014011179A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP2014011179A
JP2014011179A JP2012144369A JP2012144369A JP2014011179A JP 2014011179 A JP2014011179 A JP 2014011179A JP 2012144369 A JP2012144369 A JP 2012144369A JP 2012144369 A JP2012144369 A JP 2012144369A JP 2014011179 A JP2014011179 A JP 2014011179A
Authority
JP
Japan
Prior art keywords
layer
temporary fixing
functional layer
diamine
fixing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012144369A
Other languages
English (en)
Inventor
Shinya Akizuki
伸也 秋月
Toshimasa Sugimura
敏正 杉村
Daisuke Uenda
大介 宇圓田
Takeshi Matsumura
健 松村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2012144369A priority Critical patent/JP2014011179A/ja
Priority to CN201310247086.3A priority patent/CN103515279A/zh
Priority to KR1020130071812A priority patent/KR20140001131A/ko
Priority to US13/924,420 priority patent/US20140004683A1/en
Priority to TW102122569A priority patent/TW201407691A/zh
Publication of JP2014011179A publication Critical patent/JP2014011179A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Led Devices (AREA)

Abstract

【課題】さらなる生産効率の向上を図ることが可能な半導体素子の製造方法を提供すること。
【解決手段】 転写用基板と機能層形成用基板上に形成された機能層とを、仮止め層を介して貼り付ける工程と、機能層形成用基板を除去し機能層を露出させる工程と、露出した機能層に最終基板を貼り付ける工程と、仮止め層と転写用基板とを機能層から分離する工程とを有し、仮止め層は、（Ａ）２００℃に１分間保持した後の当該温度におけるシリコンウエハに対する剪断接着力が０．２５ｋｇ／５×５ｍｍ以上であり、且つ、２００℃より大きく５００℃以下の温度領域におけるいずれかの温度において３分間保持した後の当該温度におけるシリコンウエハに対する剪断接着力が０．２５ｋｇ／５×５ｍｍ未満である、又は、（Ｂ）５０℃のＮ−メチル−２−ピロリドンに６０秒間浸漬し、１５０℃で３０分乾燥した後の重量減少率が１．０重量％以上である半導体素子の製造方法。
【選択図】 図１

Description

本発明は、半導体素子の製造方法に関する。
従来、ＧａＡｓ、ＧａＰ、サファイア、ＳｉＣ等の機能層形成用基板に、液層エピタキシャル成長法や有機金属化学気相成長法により機能層を形成する方法が知られている。機能層は、光電素子等に利用することができる。しかしながら、機能層を形成するための機能層形成用基板は、一般的に熱伝導性が低く、放熱特性の改善が求められている。
そこで、近年、機能層を機能層形成用基板から剥離し、高熱伝導基板に転写することにより、放熱特性を向上させる試みがされている。薄い機能層を機能層形成用基板から剥離する方法（リフトオフ法）としては、従来、機能層の機能層形成用基板とは反対側の面に一旦、転写用基板を貼り付け、その後、ＹＡＧレーザー、Ｅｘｃｉｍｅｒレーザーにより剥離する方法が知られている（例えば、特許文献１、２参照）。また、機能層と機能層形成用基板との間に予めエッチング層を設けておき、このエッチング層をエッチングして剥離する方法が知られている（例えば、特許文献３参照）。
以下、従来のウェットエッチングを採用した場合の機能層転写方法について説明する。図７〜図１１は、従来の基板転写方法を説明するための断面模式図である。
まず、図７に示すように、機能層形成用基板１００上に第１のエッチング層１０２を形成する。次に、第１のエッチング層１０２上に液層エピタキシャル成長法や有機金属化学気相成長法により機能層１０４を形成する。さらに、機能層１０４上に第２のエッチング層１０６を形成する。一方、第３のエッチング層１１２を介して耐熱性の接着剤層１１４が形成されている転写用基板１１０を準備する。
次に、第２のエッチング層１０６と耐熱性の接着剤層１１４とを貼り合わせる（図８参照）。
次に、第１のエッチング層１０２をエッチングするためのエッチング液を用いて第１のエッチング層１０２をエッチングする。これにより、機能層形成用基板１００が除去され、機能層１０４が露出する（図９参照）。
次に、露出した機能層１０４に、最終基板１２０を貼り付ける（図１０参照）。
次に、第２のエッチング層１０６をエッチングするためのエッチング液を用いて第２のエッチング層１０６をエッチングする。これにより、耐熱性の接着剤層１１４と転写用基板１１０とが、機能層１００から分離される（図１１参照）。
以上により、機能層１０４が、機能層形成用基板１００から最終基板１２０に転写される。
機能層を機能層形成用基板から最終基板に転写する手順としては、まず、機能層を転写用基板に貼り付け、この状態で機能層形成用基板を除去し、その後、露出した機能層に、最終基板を貼り付け、最後に、転写用基板を、機能層から分離する。上述した従来の転写方法においては、第２のエッチング層１０６と耐熱性の接着剤層１１４とを介して、機能層１０４を転写用基板１１０に貼り付け、この状態で機能層形成用基板１００を除去し、その後、露出した機能層１０４に、最終基板１２０を貼り付け、最後に、第２のエッチング層１０６をエッチングすることにより、耐熱性の接着剤層１１４と転写用基板１１０とを、機能層１００から分離している（図１１参照）。
このような手順となっている理由としては、耐熱性の接着剤層１１４は、一旦、接着対象を接着した後は剥離困難となるため、第２のエッチング層や第３のエッチング層を設ける必要があるためである。
特開２００９−７６７４９号公報 特開２０１０−８７０９２号公報 特開２００９−９９９８９号公報
しかしながら、上述した従来のウェットエッチングを用いた機能層転写方法では、工程数が多いため、さらなる生産効率の向上が求められている。
本発明は前記問題点に鑑みなされたものであり、その目的は、さらなる生産効率の向上を図ることが可能な半導体素子の製造方法を提供することにある。
本願発明者等は、上記従来の問題点を解決すべく検討した結果、特定の仮止め層を用いることにより、生産効率の向上を図ることができることを見出し、本発明を完成させるに至った。
すなわち、本発明に係る半導体素子の製造方法は、
転写用基板と機能層形成用基板上に形成された機能層とを、仮止め層を介して貼り付ける工程と、
前記機能層形成用基板を除去し、前記機能層を露出させる工程と、
露出した前記機能層に、最終基板を貼り付ける工程と、
前記仮止め層と前記転写用基板とを、前記機能層から分離する工程とを有し、
前記仮止め層は、（Ａ）２００℃に１分間保持した後の当該温度におけるシリコンウエハに対する剪断接着力が０．２５ｋｇ／５×５ｍｍ以上であり、且つ、２００℃より大きく５００℃以下の温度領域におけるいずれかの温度において３分間保持した後の当該温度におけるシリコンウエハに対する剪断接着力が０．２５ｋｇ／５×５ｍｍ未満である、又は、（Ｂ）５０℃のＮ−メチル−２−ピロリドンに６０秒間浸漬し、１５０℃で３０分乾燥した後の重量減少率が１．０重量％以上であることを特徴とする。
前記仮止め層は、（Ａ）２００℃に１分間保持した後の当該温度におけるシリコンウエハに対する剪断接着力が０．２５ｋｇ／５×５ｍｍ以上であり、且つ、２００℃より大きく５００℃以下の温度領域におけるいずれかの温度において３分間保持した後の当該温度におけるシリコンウエハに対する剪断接着力が０．２５ｋｇ／５×５ｍｍ未満である、又は、（Ｂ）５０℃のＮ−メチル−２−ピロリドンに６０秒間浸漬し、１５０℃で３０分乾燥した後の重量減少率が１．０重量％以上である。前記（Ａ）の場合、前記仮止め層は、ある程度高温に晒されても剥離せず、且つ、さらにより高温領域においては、剥離する。その結果、転写用基板と機能層とを、仮止め層を介して貼り付けた後、前記仮止め層を前記機能層から分離するまでの間に、ある程度高温に晒されたとしても、剥離しないようにすることができる。一方、前記仮止め層を前記機能層から分離する段階においては、高温にすることにより剥離できる。
このように、前記構成によれば、従来のウェットエッチングを用いた機能層転写方法において、必要としていた第２のエッチング層や第３のエッチング層を形成することなく、機能層を最終基板に転写することができる。その結果、生産効率の向上を図ることができる。
また、加熱による断接着力の低下によって剥離するため、レーザーを用いた剥離に比して、機能層へのダメージを低減することができる。
また、前記（Ｂ）の場合、前記仮止め層は、５０℃のＮ−メチル−２−ピロリドン（ＮＭＰ）に６０秒間浸漬し、１５０℃で３０分乾燥した後の重量減少率が１．０重量％以上である。５０℃のＮ−メチル−２−ピロリドン（ＮＭＰ）に６０秒間浸漬し、１５０℃で３０分乾燥した後の重量減少率が１重量％以上であるため、仮止め層がＮ−メチル−２−ピロリドンに溶け出し、充分に重量減少しているといえる。その結果、前記仮止め層を前記機能層から分離する段階において、Ｎ−メチル−２−ピロリドン（ＮＭＰ）を用いることにより、容易に剥離することができる。仮止め層の前記重量減少率は、例えば、原材料のＮＭＰに対する溶解性によりコントロールすることができる。すなわち、原材料として、ＮＭＰに対する溶解性の高いものを選択するほど、当該原材料を用いて得られた仮止め層は、ＮＭＰに対する溶解性は高くなる。
このように、前記構成によれば、従来のウェットエッチングを用いた機能層転写方法において、必要としていた第２のエッチング層や第３のエッチング層を形成することなく、機能層を最終基板に転写することができる。その結果、生産効率の向上を図ることができる。
また、溶剤（Ｎ−メチル−２−ピロリドン（ＮＭＰ））によって剥離するため、レーザーを用いた剥離に比して、機能層へのダメージを低減することができる。
前記構成において、前記仮止め層のダイナミック硬さは、０．０１以上１０以下であることが好ましい。前記仮止め層のダイナミック硬さが１０以下であると、機能層の凹凸への追従性が良好となる。一方、前記仮止め層の表面硬度が０．０１以上であると、機能層シフト制御（仮止め層の形状変化による、機能層を最終基板へ貼合わせた際の位置ズレ抑制）という効果が得られる。
前記構成において、前記仮止め層は、３％の水酸化テトラメチルアンモニウム水溶液に５分浸漬した後の重量減少率が１重量％未満であることが好ましい。３％の水酸化テトラメチルアンモニウム水溶液に５分浸漬した後の重量減少率が１重量％未満であると、３％の水酸化テトラメチルアンモニウム水溶液への溶け出しが少ないため、耐溶剤性（特に、水酸化テトラメチルアンモニウム水溶液に対する耐溶剤性）を高めることができる。
前記構成において、前記仮止め層は、エーテル構造を有するジアミンに由来する構成単位を有し、前記エーテル構造を有するジアミンに由来する構成単位は、グリコール骨格、又は、アルキレングリコールを有するジアミンに由来するグリコール骨格を有することが好ましい。エーテル構造を有するジアミンに由来する構成単位を有している場合、仮止め層を高温（例えば、２００℃以上）に加熱すると、剪断接着力を低下させることができる。この現象について、本発明者らは、高温に加熱されることにより、前記エーテル構造が仮止め層を構成する樹脂から脱離し、この脱離により剪断接着力が低下している推察している。前記エーテル構造を有するジアミンに由来する構成単位が、グリコール骨格、又は、アルキレングリコールを有するジアミンに由来するグリコール骨格を有すると、高温（例えば、２００℃以上）に加熱することにより、より良好な剥離性を示す。
前記仮止め層がグリコール骨格を有するジアミンを有するか否かは、ＦＴ−ＩＲスペクトルにおいて、2700〜3000ｃｍ−１に吸収ピークを持つスペクトルが存在するか否かにより確認できる。すなわち、2700〜3000ｃｍ−１に吸収ピークを持つスペクトルが存在する場合、グリコール骨格を有するジアミンを有すると判断することができる。
特に、前記仮止め層がアルキレングリコールを有するジアミンに由来するグリコール骨格を有するジアミンを有するか否かは、ＦＴ−ＩＲスペクトルにおいて2700〜3000ｃｍ−１に吸収ピークを持つスペクトルが存在するか否かにより確認できる。
前記構成において、前記仮止め層は、酸無水物と、エーテル構造を有するジアミンと、エーテル構造を有さないジアミンと、を反応させて得られるポリアミド酸をイミド化して得られるポリイミド樹脂を構成材料とし、前記酸無水物と、前記エーテル構造を有するジアミンと、前記エーテル構造を有さないジアミンとを反応させる際の前記エーテル構造を有するジアミンと前記エーテル構造を有さないジアミンとの配合割合が、モル比で、１００：０〜１０：９０の範囲内であることが好ましい。前記酸無水物と、前記エーテル構造を有するジアミンと、前記エーテル構造を有さないジアミンとを反応させる際の前記エーテル構造を有するジアミンと前記エーテル構造を有さないジアミンとの配合割合が、モル比で、１００：０〜１０：９０の範囲内にあると、高温での熱剥離性により優れる。
前記構成において、前記エーテル構造を有するジアミンの分子量は、２００〜５０００の範囲内であることが好ましい。前記エーテル構造を有するジアミンの分子量は、２００〜５０００の範囲内であると、低温での接着力が高く、且つ、高温において剥離性を奏する仮止め層をえやすい。前記エーテル構造を有するジアミンの分子量は、ＧＰＣ（ゲル・パーミエーション・クロマトグラフィー）により測定し、ポリスチレン換算により算出された値（重量平均分子量）をいう。
前記構成において、前記機能層形成用基板が、ＧａＡｓ、ＧａＰ、サファイア、又は、ＳｉＣであり、前記機能層が発光層であることが好ましい。前記機能層形成用基板が、ＧａＡｓ、ＧａＰ、サファイア、又は、ＳｉＣであり、前記機能層が発光層であると、最終基板が高熱電導タイプの場合、より高い放熱性が得られる。
本実施形態に係る半導体素子の製造方法を説明するための断面模式図である。 本実施形態に係る半導体素子の製造方法を説明するための断面模式図である。 本実施形態に係る半導体素子の製造方法を説明するための断面模式図である。 本実施形態に係る半導体素子の製造方法を説明するための断面模式図である。 本実施形態に係る半導体素子の製造方法を説明するための断面模式図である。 他の実施形態に係る半導体素子の製造方法を説明するための断面模式図である。 従来の基板転写方法を説明するための断面模式図である。 従来の基板転写方法を説明するための断面模式図である。 従来の基板転写方法を説明するための断面模式図である。 従来の基板転写方法を説明するための断面模式図である。 従来の基板転写方法を説明するための断面模式図である。
本発明の実施形態について、図面を参照しながら説明するが、本発明はこれらの例に限定されない。図１〜図５は、本実施形態に係る半導体素子の製造方法を説明するための断面模式図である。なお、本明細書において、図には、説明に不要な部分は省略し、また、説明を容易にするために拡大又は縮小等して図示した部分がある。
［半導体素子の製造方法］
本実施形態に係る半導体素子の製造方法は、
転写用基板２０と機能層形成用基板１０上に形成された機能層１４とを、仮止め層２４を介して貼り付ける工程と、
機能層形成用基板１０を除去し、機能層１４を露出させる工程と、
露出した機能層１４に、最終基板３０を貼り付ける工程と、
仮止め層２４と転写用基板２０とを、機能層１４から分離する工程とを少なくとも有し、
仮止め層２４は、（Ａ）２００℃に１分間保持した後の当該温度におけるシリコンウエハに対する剪断接着力が０．２５ｋｇ／５×５ｍｍ以上であり、且つ、２００℃より大きく５００℃以下の温度領域におけるいずれかの温度において３分間保持した後の当該温度におけるシリコンウエハに対する剪断接着力が０．２５ｋｇ／５×５ｍｍ未満である。又は、（Ｂ）５０℃のＮ−メチル−２−ピロリドンに６０秒間浸漬し、１５０℃で３０分乾燥した後の重量減少率が１．０重量％以上である。以下、本実施形態に係る半導体素子の製造方法について詳述する。
まず、図１に示すように、機能層形成用基板１０上に第１のエッチング層１２を形成する。機能層形成用基板１０としては、ＧａＡｓ、ＧａＰ、サファイア、又は、ＳｉＣ基板を挙げることができる。これらの基板を用いることにより、機能層１４を液層エピタキシャル成長法や有機金属化学気相成長法により当該基板上に形成することができる。第１のエッチング層１２は、例えば、特開２００９−９９９８９号公報に記載されているように、窒化物層に格子状の酸化ケイ素が形成された層を挙げることができる。第１のエッチング層１２は、詳しくは後述するが、機能層形成用基板１０を機能層１４から分離する際に、エッチング液により溶解させる層である。特に、第１のエッチング層１２が、窒化物層に格子状の酸化ケイ素が形成された層である場合には、この酸化ケイ素をエッチングで取り除き、窒化物層中に、中空通路を導入させることで機能層形成用基板１０を機能層１４から分離することができる。
次に、第１のエッチング層１２上に液層エピタキシャル成長法や有機金属化学気相成長法により機能層１４を形成する。機能層１４は、半導体素子としての各種機能を発揮するための層であり、従来公知のものを採用することができる。機能層１４としては、ＬＥＤ（Ｌｉｇｈｇ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の光を発する発光層や、イメージセンサー、太陽電池セル等の光電変換をする機能を有する層を挙げることができる。
一方、転写用基板２０を準備し、転写用基板２０上に仮止め層２４を形成する。
転写用基板２０としては、特に限定されないが、耐熱性に優れるものが好ましく、例えば、シリコン、ガラス等の材料から形成されたものを挙げることができる。
ここで、仮止め層２４について詳細に説明することとする。
仮止め層２４は、（Ａ）２００℃に１分間保持した後の当該温度におけるシリコンウエハに対する剪断接着力が０．２５ｋｇ／５×５ｍｍ以上であることが好ましく、０．３０ｋｇ／５×５ｍｍ以上であることがより好ましく、０．５０ｋｇ／５×５ｍｍ以上であることがさらに好ましい。また、仮止め層２４は、２００℃を超え、５００℃以下の温度領域におけるいずれかの温度において３分間保持した後の当該温度におけるシリコンウエハに対する剪断接着力が０．２５ｋｇ／５×５ｍｍ未満であることが好ましく、０．１０ｋｇ／５×５ｍｍ未満であることがより好ましく、０．０５ｋｇ／５×５ｍｍ未満であることがさらに好ましい。２００℃に１分間保持した後の当該温度におけるシリコンウエハに対する剪断接着力が０．２５ｋｇ／５×５ｍｍ以上であり、且つ、２００℃より大きく５００℃以下の温度領域におけるいずれかの温度において３分間保持した後の当該温度におけるシリコンウエハに対する剪断接着力が０．２５ｋｇ／５×５ｍｍ未満であるため、仮止め層２４は、ある程度高温に晒されても剥離せず、且つ、さらにより高温領域においては、剥離する。その結果、転写用基板２０と機能層１４とを、仮止め層２４を介して貼り付けた後（仮止めした後）、仮止め層２４を機能層１４から分離するまでの間に、ある程度高温に晒されたとしても、剥離しないようにすることができる。一方、仮止め層２４を機能層１４から分離する段階においては、高温にすることにより剥離できる。仮止め層２４の前記剪断接着力は、例えば、仮止め層２４に含まれる官能基数によりコントロールすることができる。
また、仮止め層２４のシリコンウエハに対する剪断接着力が０．２５ｋｇ／５×５ｍｍ未満（好ましくは、０．１０ｋｇ／５×５ｍｍ未満、より好ましくは、０．０５ｋｇ／５×５ｍｍ未満）となる温度は、２００℃を超え、５００℃以下の温度領域におけるいずれかの温度であれば、特に限定されないが、好ましくは、２２０℃を超え、４８０℃以下であり、より好ましくは、２４０℃を超え、４５０℃以下である。
なお、仮止め層２４は、２００℃以下であっても、長時間保持すると、シリコンウエハに対する前記剪断接着力は、０．２５ｋｇ／５×５ｍｍ未満となる場合がある。また、仮止め層２４は、２００℃より大きい温度に保持したとしても、短時間であれば、シリコンウエハに対する前記剪断接着力は、０．２５ｋｇ／５×５ｍｍ未満とはならない場合がある。
すなわち、「２００℃より大きく５００℃以下の温度領域におけるいずれかの温度において３分間保持した後の当該温度におけるシリコンウエハに対する剪断接着力が０．２５ｋｇ／５×５ｍｍ未満」は、高温での剥離性を評価する指標であり、「２００℃より大きく５００℃以下の温度領域におけるいずれかの温度」にすると、直ちに、シリコンウエハに対する剪断接着力が０．２５ｋｇ／５×５ｍｍ未満になることを意味するものではない。また、「２００℃より大きく５００℃以下の温度領域におけるいずれかの温度」にしなければ、剥離性を発現しないことを意味するものでもない。
仮止め層２４は、（Ｂ）５０℃のＮ−メチル−２−ピロリドン（ＮＭＰ）に６０秒間浸漬し、１５０℃で３０分間乾燥した後の重量減少率が１．０重量％以上であることが好ましく、１．１重量％以上であることがより好ましく、１．２重量％以上であることがさらに好ましい。また、前記重量減少率は、大きいほど好ましいが、例えば、５０重量％以下、４０重量％以下である。５０℃のＮ−メチル−２−ピロリドン（ＮＭＰ）に６０秒間浸漬し、１５０℃で３０分間乾燥した後の重量減少率が１．０重量％以上であると、仮止め層２４がＮ−メチル−２−ピロリドンに溶け出し、充分に重量減少しているといえる。その結果、仮止め層２４をＮ−メチル−２−ピロリドンにより容易に剥離することができる。仮止め層２４の前記重量減少率は、例えば、原材料のＮＭＰに対する溶解性によりコントロールすることができる。すなわち、原材料として、ＮＭＰに対する溶解性の高いものを選択するほど、当該原材料を用いて得られた仮止め層２４は、ＮＭＰに対する溶解性は高くなる。
仮止め層２４は、ダイナミック硬さが１０以下であることが好ましく、９以下であることがより好ましく、８以下であることがさらに好ましい。また、前記ダイナミック硬さは、小さいほど好ましいが、例えば、０．０１以上である。前記ダイナミック硬さが１０以下であると、仮止め層２４の転写用基板２０や機能層１４への接着力を充分なものとすることができる。また、前記ダイナミック硬さが１０以下であると、機能層１４の凹凸への追従性が良好となる。一方、仮止め層２４の表面硬度が０．０１以上であると、機能層シフト制御（仮止め層２４の形状変化による、機能層１４を最終基板３０へ貼合わせた際の位置ズレ抑制）という効果が得られる。
仮止め層２４は、３％の水酸化テトラメチルアンモニウム水溶液に５分浸漬した後の重量減少率が１重量％未満であることが好ましく、０．９重量％未満であることがより好ましく、０．８重量％未満であることがさらに好ましい。また、前記重量減少率は、小さいほど好ましいが、例えば、０重量％以上、０．００１重量％以上である。３％の水酸化テトラメチルアンモニウム水溶液に５分浸漬した後の重量減少率が１重量％未満であると、３％の水酸化テトラメチルアンモニウム水溶液への溶け出しが少ないため、耐溶剤性（特に、水酸化テトラメチルアンモニウム水溶液に対する耐溶剤性）を高めることができる。仮止め層２４の前記重量減少率は、例えば、用いるジアミンの組成（ジアミンの水酸化テトラメチルアンモニウム水溶液に対する溶解性）により、コントロールすることができる。
仮止め層２４は、シリコンウエハに貼り合わせた後に剥離した際の、シリコンウエハ面上の０．２μｍ以上のパーティクルの増加量が、シリコンウエハに貼り合わせる前に対して、１００００個／６インチウェハ未満であることが好ましく、９０００個／６インチウェハ未満であることがより好ましく、８０００個／６インチウェハ未満であることさらに好ましい。前記パーティクルの増加量は、特に好ましくは、シリコンウエハに貼り合わせる前に対して、１０００個／６インチウェハ未満、９００個／６インチウェハ未満、８００個／６インチウェハ未満である。シリコンウエハに貼り合わせた後に剥離した際の、シリコンウエハ面上の０．２μｍ以上のパーティクルの増加量が、シリコンウエハに貼り合わせる前に対して、１００００個／６インチウェハ未満であると、剥離後の糊残りを抑制することができる。
仮止め層２４は、（Ａ）２００℃に１分間保持した後の当該温度におけるシリコンウエハに対する剪断接着力が０．２５ｋｇ／５×５ｍｍ以上であり、且つ、２００℃を超え、５００℃以下の温度領域におけるいずれかの温度において３分間保持した後の当該温度におけるシリコンウエハに対する剪断接着力が０．２５ｋｇ／５×５ｍｍ未満であるか、又は、（Ｂ）５０℃のＮ−メチル−２−ピロリドンに６０秒間浸漬し、１５０℃で３０分乾燥した後の重量減少率が１．０重量％以上であれば、その形成材料は、特に限定されないが、ポリイミド樹脂、シリコーン樹脂、アクリル樹脂、フッ素樹脂、エポキシ樹脂、ウレタン樹脂、ゴム樹脂等を挙げることができる。
前記ポリイミド樹脂は、一般的に、その前駆体であるポリアミド酸をイミド化（脱水縮合）することにより得ることができる。ポリアミド酸をイミド化する方法としては、例えば、従来公知の加熱イミド化法、共沸脱水法、化学的イミド化法等を採用することができる。なかでも、加熱イミド化法が好ましい。加熱イミド化法を採用する場合、ポリイミド樹脂の酸化による劣化を防止するため、窒素雰囲気下や、真空中等の不活性雰囲気下にて加熱処理を行なうことが好ましい。
前記ポリアミド酸は、適宜選択した溶媒中で、酸無水物とジアミンとを実質的に等モル比となるように仕込み、反応させて得ることができる。
前記ポリイミド樹脂としては、エーテル構造を有するジアミンに由来する構成単位を有することが好ましい。前記エーテル構造を有するジアミンは、エーテル構造を有し、且つ、アミン構造を有する端末を少なくとも２つ有する化合物である限り、特に限定されない。前記エーテル構造を有するジアミンのなかでも、グリコール骨格を有するジアミンであることが好ましい。前記ポリイミド樹脂が、エーテル構造を有するジアミンに由来する構成単位、特に、グリコール骨格を有するジアミンに由来する構成単位を有している場合、仮止め層２４を加熱すると、剪断接着力を低下させることができる。この現象について、本発明者らは、高温に加熱されることにより、前記エーテル構造、又は、前記グリコール骨格が仮止め層２４を構成する樹脂から脱離し、この脱離により剪断接着力が低下している推察している。
なお、前記エーテル構造、又は、前記グリコール骨格が仮止め層２４を構成する樹脂から脱離していることは、例えば、３００℃での加熱を３０分する前後におけるＦＴ−ＩＲ（ｆｏｕｒｉｅｒ ｔｒａｎｓｆｏｒｍ ｉｎｆｒａｒｅｄ ｓｐｅｃｔｒｏｓｃｏｐｙ）スペクトルを比較し、２８００〜３０００ｃｍ−１のスペクトルが加熱前後で減少していることにより確認できる。
前記グリコール骨格を有するジアミンとしては、例えば、ポリプロピレングリコール構造を有し、且つ、アミノ基を両末端に１つずつ有するジアミン、ポリエチレングリコール構造を有し、且つ、アミノ基を両末端に１つずつ有するジアミン、ポリテトラメチレングリコール構造を有し、且つ、アミノ基を両末端に１つずつ有するジアミン等のアルキレングリコールを有するジアミンを挙げることができる。また、これらのグリコール構造の複数を有し、且つ、アミノ基を両末端に１つずつ有するジアミンを挙げることができる。
前記エーテル構造を有するジアミンの分子量は、２００〜５０００の範囲内であることが好ましく、２３０〜４５００であることがより好ましい。前記エーテル構造を有するジアミンの分子量が２００〜５０００の範囲内であると、低温での接着力が高く、且つ、高温において剥離性を奏する仮止め層２４をえやすい。
前記ポリイミド樹脂の形成には、エーテル構造を有するジアミン以外に、エーテル構造を有さないジアミンを併用することもできる。エーテル構造を有さないジアミンとしては、脂肪族ジアミンや芳香族ジアミンを挙げることができる。エーテル構造を有さないジアミンを併用することにより、機能層や転写用基板との密着力をコントロールすることができる。エーテル構造を有するジアミンと、エーテル構造を有さないジアミンとの配合割合は、モル比で、１００：０〜１０：９０の範囲内にあることが好ましく、より好ましくは、１００：０〜２０：８０であり、さらに好ましくは、９９：１〜３０：７０である。前記エーテル構造を有するジアミンと前記エーテル構造を有さないジアミンとの配合割合が、モル比で、１００：０〜１０：９０の範囲内にあると、高温での熱剥離性により優れる。
前記脂肪族ジアミンとしては、例えば、エチレンジアミン、ヘキサメチレンジアミン、１，８−ジアミノオクタン、１，１０−ジアミノデカン、１，１２−ジアミノドデカン、４，９−ジオキサ−１，１２−ジアミノドデカン、１，３−ビス（３−アミノプロピル）−１，１，３，３−テトラメチルジシロキサン（α、ω−ビスアミノプロピルテトラメチルジシロキサン）などが挙げられる。前記脂肪族ジアミンの分子量は、通常、５０〜１，０００，０００であり、好ましくは１００〜３０，０００である。
芳香族ジアミンとしては、例えば、４，４’−ジアミノジフェニルエーテル、３，４’−ジアミノジフェニルエーテル、３，３’−ジアミノジフェニルエーテル、ｍ−フェニレンジアミン、ｐ−フェニレンジアミン、４，４’−ジアミノジフェニルプロパン、３，３’−ジアミノジフェニルメタン、４，４’−ジアミノジフェニルスルフィド、３，３’−ジアミノジフェニルスルフィド、４，４’−ジアミノジフェニルスルホン、３，３’−ジアミノジフェニルスルホン、１，４−ビス（４−アミノフェノキシ）ベンゼン、１，３−ビス（４−アミノフェノキシ）ベンゼン、１，３−ビス（３−アミノフェノキシ）ベンゼン、１，３−ビス（４−アミノフェノキシ）−２，２−ジメチルプロパン、４，４’−ジアミノベンゾフェノン等が挙げられる。前記芳香族ジアミンの分子量は、通常、５０〜１０００であり、好ましくは１００〜５００である。なお、本明細書において、分子量は、ＧＰＣ（ゲル・パーミエーション・クロマトグラフィー）により測定し、ポリスチレン換算により算出された値（重量平均分子量）をいう。
前記酸無水物としては、例えば、３，３’，４，４’−ビフェニルテトラカルボン酸二無水物、２，２’，３，３’−ビフェニルテトラカルボン酸二無水物、３，３’，４，４’−ベンゾフェノンテトラカルボン酸二無水物、２，２’，３，３’−ベンゾフェノンテトラカルボン酸二無水物、４，４’−オキシジフタル酸二無水物、２，２−ビス（２，３−ジカルボキシフェニル）ヘキサフルオロプロパン二無水物、２，２−ビス（３，４−ジカルボキシフェニル）ヘキサフルオロプロパン二無水物（６ＦＤＡ）、ビス（２，３−ジカルボキシフェニル）メタン二無水物、ビス（３，４−ジカルボキシフェニル）メタン二無水物、ビス（２，３−ジカルボキシフェニル）スルホン二無水物、ビス（３，４−ジカルボキシフェニル）スルホン二無水物、ピロメリット酸二無水物、エチレングリコールビストリメリット酸二無水物等が挙げられる。これらは、単独で用いてもよいし、２種以上を併用してもよい。
前記酸無水物と前記ジアミンを反応させる際の溶媒としては、Ｎ，Ｎ−ジメチルアセトアミド、Ｎ−メチル−２−ピロリドン、Ｎ，Ｎ−ジメチルホルムアミド、シクロペンタノン等を挙げることができる。これらは、単独で使用してもよく、複数を混合して用いてもよい。また、原材料や樹脂の溶解性を調整するために、トルエンや、キシレン等の非極性の溶媒を適宜、混合して用いてもよい。
仮止め層２４は、例えば、次の通りにして作製される。先ず、前記ポリアミド酸を含む溶液を作製する。次に、前記溶液を基材上に所定厚みとなる様に塗布して塗布膜を形成した後、該塗布膜を所定条件下で乾燥させる。前記基材としては、ＳＵＳ３０４、６−４アロイ、アルミ箔、銅箔、Ｎｉ箔などの金属箔や、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレン、ポリプロピレンや、フッ素系剥離剤、長鎖アルキルアクリレート系剥離剤等の剥離剤により表面コートされたプラスチックフィルムや紙等が使用可能である。また、塗布方法としては特に限定されず、例えば、ロール塗工、スクリーン塗工、グラビア塗工、スピンコート塗工等が挙げられる。また、乾燥条件としては、例えば乾燥温度５０〜１５０℃、乾燥時間３〜３０分間の範囲内で行われる。さらに１５０〜４００℃、３０〜２４０分間、窒素中又は真空中で熱硬化（イミド化）させる。これにより、本実施形態に係る仮止め層２４が得られる。このようにして得られたシート状の仮止め層２４は、転写用基板２０上に貼り付けて使用できる。貼り付け方法としては、従来公知の方法を採用することができ、例えば、プレス、ロールラミネーションを挙げることができる。
また、仮止め層２４は、前記液状の溶液を直接、転写用基板２０上に塗布することにより形成することができる。塗布方法としては特に限定されず、例えば、ロール塗工、スクリーン塗工、グラビア塗工、スピンコート塗工等が挙げられる。また、乾燥条件としては、例えば乾燥温度５０〜１５０℃、乾燥時間３〜３０分間の範囲内で行われる。さらに１５０〜４００℃、３０〜２４０分間、窒素中又は真空中で熱硬化（イミド化）させる。これにより、本実施形態に係る仮止め層２４が得られる。
次に、図２に示すように、転写用基板２０と機能層形成用基板１０上に形成された機能層１４とを、仮止め層２４を介して貼り付ける。
次に、第１のエッチング層１２をエッチングするためのエッチング液を用いて第１のエッチング層１２をエッチングする。これにより、機能層形成用基板１０が除去され、機能層１４が露出する（図３参照）。
次に、露出した機能層１４に、最終基板３０を貼り付ける（図４参照）。
次に、仮止め層２４と転写用基板２０とを、機能層１４から分離する（図５）。分離方法としては、（ａ）高温加熱による分離と、（ｂ）Ｎ−メチル−２−ピロリドンへの浸漬による分離が挙げられる。
前記（ａ）の場合、高温に加熱し、仮止め層２４の剪断接着力を低下させ、仮止め層２４と転写用基板２０とを、機能層１４から分離する。前記高温加熱の条件としては、仮止め層２４の剪断接着力を低下させ、仮止め層２４と転写用基板２０とを、機能層１４から分離できる範囲内において、適宜設定できるが、下限値としては、例えば、１８０℃、２００℃、２５０℃等とすることができる。また、上限値は、３００℃、３５０℃、４００℃等とすることができる。また、前記高温加熱の工程において前記温度条件下に維持する時間は、温度に応じて異なるが、０．０５〜１２０分が好ましく、０．１〜３０分がより好ましい。
一方、前記（ｂ）の場合、−１０〜１００℃のＮ−メチル−２−ピロリドンに１〜６００秒間浸漬し、仮止め層２４の剪断接着力を低下させ、仮止め層２４と転写用基板２０とを、機能層１４から分離する。
以上により、機能層１４が機能層形成用基板１０から最終基板３０に転写され、最終基板３０上に機能層１４が積層された半導体素子を得ることができる。
最終基板３０としては、特に限定されないが、アルミナ基板等の熱導電性に優れた高熱伝導基板が好ましい。最終基板３０が高熱伝導基板であり、機能層１４が発光層であると、発光効率に優れた発光素子とすることができる。
以上、本実施形態に係る半導体素子の製造方法によれば、従来のウェットエッチングを用いた機能層転写方法において必要としていた第２のエッチング層や第３のエッチング層を形成することなく、機能層を最終基板に転写することができる。その結果、生産効率の向上を図ることができる。また、加熱による断接着力の低下によって剥離するため、レーザーを用いた剥離に比して、機能層へのダメージを低減することができる。
上述した実施形態では、仮止め層２４が、前記（Ａ）を満たし、且つ、前記（Ｂ）を満たす場合について説明した。すなわち、（Ａ）２００℃に１分間保持した後の当該温度におけるシリコンウエハに対する剪断接着力が０．２５ｋｇ／５×５ｍｍ以上であり、且つ、２００℃より大きく５００℃以下の温度領域におけるいずれかの温度において３分間保持した後の当該温度におけるシリコンウエハに対する剪断接着力が０．２５ｋｇ／５×５ｍｍ未満であり、且つ、（Ｂ）５０℃のＮ−メチル−２−ピロリドンに６０秒間浸漬し、１５０℃で３０分乾燥した後の重量減少率が１．０重量％以上である場合について説明した。
しかしながら、本発明において、仮止め層は、前記（Ａ）か前記（Ｂ）の少なくとも一方を満たせばよい。
図６は、他の実施形態に係る半導体素子の製造方法を説明するための断面模式図である。
上述した実施形態においては、最終基板３０上に直接に機能層１４を貼り付ける場合について説明した。しかしながら、本発明においては、この例に限定されず、図６に示すように、最終基板３０上に反射層３２を形成し、反射層３２を介して、機能層１４に最終基板３０を貼り付けてもよい。反射層３２が設けられている場合、発光層としての機能層１４から発せられる光の発光効率をより向上させることができる。
以下に、この発明の好適な実施例を例示的に詳しく説明する。但し、この実施例に記載されている材料や配合量等は、特に限定的な記載がない限りは、この発明の要旨をそれらのみに限定する趣旨のものではない。
（実施例１）
窒素気流下の雰囲気において、１４０．８５ｇのＮ，Ｎ−ジメチルアセトアミド（ＤＭＡｃ）中に、ポリエーテルジアミン（ハインツマン製、Ｄ−４０００、分子量：４０２３．５）８．０５ｇ、４，４’−ジアミノジフェニルエーテル（ＤＤＥ、分子量：２００．２）８．７８ｇ、及び、ピロメリット酸二無水物（ＰＭＤＡ、分子量：２１８．１）１０．０ｇを７０℃で混合して反応させ、ポリアミド酸溶液Ａを得た。室温（２３℃）にまで冷却した後、ポリアミド酸溶液Ａをスピンコーターで８インチシリコンウエハーのミラー面上に塗布し、９０℃で２０分乾燥後し、ポリアミド酸付き転写用基板Ａを得た。ポリアミド酸付き転写用基板Ａを、窒素雰囲気下、３００℃で２時間熱処理して、厚み３０μｍのポリイミド皮膜（仮止め層）を形成し、仮止め層付き転写用基板Ａを得た。
（実施例２）
窒素気流下の雰囲気において１３８．４８ｇのＮ，Ｎ−ジメチルアセトアミド（ＤＭＡｃ）中に、ポリエーテルジアミン（ハインツマン製、Ｄ−２０００、分子量：１９９０．８）１０．２１ｇ、４，４’−ジアミノジフェニルエーテル（ＤＤＥ、分子量：２００．２）８．１５ｇ、及び、ピロメリット酸二無水物（ＰＭＤＡ、分子量：２１８．１）１０．０ｇを７０℃で混合して反応させ、ポリアミド酸溶液Ｂを得た。室温（２３℃）にまで冷却した後、ポリアミド酸溶液ＢをＳＵＳ箔（厚み３８μｍ）の上に乾燥後の厚みが５０μｍとなるように塗布し、９０℃で２０分乾燥後し、ポリアミド酸付き転写用基板Ｂを得た。ポリアミド酸付き転写用基板Ｂを、窒素雰囲気下、３００℃で２時間熱処理して、厚み５０μｍのポリイミド皮膜（仮止め層）を形成し、仮止め層付き転写用基板Ｂを得た。
（比較例１）
窒素気流下の雰囲気において、３６４．４２ｇのＮ，Ｎ−ジメチルアセトアミド（ＤＭＡｃ）中に、４，４‘−ジアミノジフェニルエーテル（ＤＤＥ、分子量：２００．２）９．１８ｇ、及び、ピロメリット酸二無水物（ＰＭＤＡ、分子量：２１８．１）１０．００ｇを７０℃で混合し反応させ、ポリアミド酸溶液Ｃを得た。室温（２３℃）にまで冷却した後、ポリアミド酸溶液Ｃをスピンコーターで８インチシリコンウエハーのミラー面上に塗布し、９０℃で２０分乾燥後し、ポリアミド酸付き転写用基板Ｃを得た。ポリアミド酸付き転写用基板Ｃを、窒素雰囲気下、３００℃で２時間熱処理して、厚み３０μｍのポリイミド皮膜（仮止め層）を形成し、仮止め層付き転写用基板Ｃを得た。
（シリコンウエハに対する剪断接着力の測定）
転写用基板上に形成した仮止め層上に、５ｍｍ角（厚さ５００μｍ）のシリコンウェハチップをのせ、６０℃、１０ｍｍ／ｓの条件にてラミネートした後、せん断試験機（Ｄａｇｅ社製、Ｄａｇｅ４０００）を用いて、仮止め層とシリコンウェハチップとのせん断接着力を測定した。せん断試験の条件は、以下の２通りとした。結果を表１に示す。なお、比較例１は、シリコンウェハチップに接着しなかったため、測定しなかった。
＜せん断試験の条件１＞
ステージ温度：２００℃
ステージに保持してからせん断接着力測定開始までの時間：１分
測定速度：５００μｍ／ｓ
測定ギャップ：１００μｍ
＜せん断試験の条件２＞
ステージ温度：２６０℃
ステージに保持してからせん断接着力測定開始までの時間：３分
測定速度：５００μｍ／ｓ
測定ギャップ：１００μｍ
（水酸化テトラメチルアンモニウム水溶液へ浸漬した際の重量減少率の測定）
まず、実施例、及び、比較例に係る仮止め層付き転写用基板から、転写用基板を剥離した。次に、剥離した仮止め層を１００ｍｍ角に切り出し、その重量を測定した。次に、２３℃の３％の水酸化テトラメチルアンモニウム水溶液（ＴＭＡＨ）に５分浸漬した。水洗を十分に行った後、１５０℃で３０分間、乾燥を行った。その後、重量を測定し、浸漬後の重量とした。
重量減少率は、下記式により求めた。結果を表１に示す。なお、比較例１は、測定しなかった。
（重量減少率（重量％））＝［１−（（浸漬後の重量）／（浸漬前の重量））］×１００
（Ｎ−メチル−２−ピロリドンに浸漬した際の重量減少率の測定）
まず、実施例、及び、比較例に係る仮止め層付き転写用基板から、転写用基板を剥離した。次に、剥離した仮止め層を１００ｍｍ角に切り出し、その重量を測定した。次に、５０℃のＮ−メチル−２−ピロリドン（ＮＭＰ）に６０秒浸漬した。水洗を十分に行った後、１５０℃で３０分間、乾燥を行った。その後、重量を測定し、浸漬後の重量とした。
重量減少率は、下記式により求めた。結果を表１に示す。なお、比較例１は、測定しなかった。
（重量減少率（重量％））＝［（（浸漬後の重量）／（浸漬前の重量））−１］×１００
（糊残り評価）
まず、実施例、及び、比較例に係る仮止め層付き転写用基板から、転写用基板を剥離した。次に、直径６インチサイズに実施例、及び、比較例の仮止め層を加工し、直径８インチのウェハに、６０℃、１０ｍｍ／ｓの条件にてラミネートした。その後、１分間放置し、剥離した。パーティクルカウンター（ＳＦＳ６２００、ＫＬＡ製）を用い、直径８インチウェハの面上の０．２μｍ以上のパーティクル数を測定した。また、ラミネート前と比較して、剥離後のパーティクル増加量が１０００個／６インチウェハ未満である場合を○、１０００個／６インチウェハ以上である場合を×として評価した。結果を表１に示す。なお、比較例１は、ウェハに接着しなかったため、測定しなかった。
（剥離温度）
実施例、及び、比較例に係る仮止め層について、３０ｍｍ角の大きさとし、その仮止め層の上に、１０ｍｍ角（厚さ：２ｍｍ）のガラスをラミネータを用いて貼りつけた。このサンプルを用いて、山陽精工製の高温度観察装置、（製品名：ＳＫ−５０００）にて、昇温速度：４℃／分、測定温度：２０〜３５０℃の条件で加温し、ガラスが仮止め層から剥離する温度を確認した。結果を表1に示す。なお、比較例１は、ガラスに接着しなかったため、測定しなかった。
（ガス目視温度）
実施例、及び、比較例に係る仮止め層について、３０ｍｍ角の大きさとし、その仮止め層の上に、１０ｍｍ角（厚さ：２ｍｍ）のガラスをラミネータを用いて貼りつけた。このサンプルを用いて、山陽精工製の高温度観察装置、（製品名：ＳＫ−５０００）にて、昇温速度：４℃／分、測定温度：２０〜３５０℃の条件で加温し、白煙が発生する温度を確認した。結果を表1に示す。なお、比較例１は、ガラスに接着しなかったため、測定しなかった。
（ダイナミック硬さ）
実施例に係る仮止め層について、島津製作所製の硬度計（製品名：ＤＵＨ−２１０）、圧子（商品名：Triangular115、株式会社島津製作所製）を用い、荷重０．５ｍＮにて負荷-除荷試験を行い、ダイナミック硬さの測定を行なった。結果を表１に示す。なお、比較例１は、測定しなかった。
Figure 2014011179
１０ 機能層形成用基板
１２ 第１のエッチング層
１４ 機能層
２０ 転写用基板
２４ 仮止め層
３０ 最終基板
３２ 反射層

Claims (7)

  1. 転写用基板と機能層形成用基板上に形成された機能層とを、仮止め層を介して貼り付ける工程と、
    前記機能層形成用基板を除去し、前記機能層を露出させる工程と、
    露出した前記機能層に、最終基板を貼り付ける工程と、
    前記仮止め層と前記転写用基板とを、前記機能層から分離する工程とを有し、
    前記仮止め層は、（Ａ）２００℃に１分間保持した後の当該温度におけるシリコンウエハに対する剪断接着力が０．２５ｋｇ／５×５ｍｍ以上であり、且つ、２００℃より大きく５００℃以下の温度領域におけるいずれかの温度において３分間保持した後の当該温度におけるシリコンウエハに対する剪断接着力が０．２５ｋｇ／５×５ｍｍ未満である、又は、（Ｂ）５０℃のＮ−メチル−２−ピロリドンに６０秒間浸漬し、１５０℃で３０分乾燥した後の重量減少率が１．０重量％以上であることを特徴とする半導体素子の製造方法。
  2. 前記仮止め層のダイナミック硬さは、０．０１以上１０以下であることを特徴とする請求項１に記載の半導体素子の製造方法。
  3. 前記仮止め層は、３％の水酸化テトラメチルアンモニウム水溶液に５分浸漬した後の重量減少率が１重量％未満であることを特徴とする請求項１又は２に記載の半導体素子の製造方法。
  4. 前記仮止め層は、エーテル構造を有するジアミンに由来する構成単位を有し、
    前記エーテル構造を有するジアミンに由来する構成単位は、グリコール骨格、又は、アルキレングリコールを有するジアミンに由来するグリコール骨格を有することを特徴とする請求項１〜３のいずれか１に記載の半導体素子の製造方法。
  5. 前記仮止め層は、酸無水物と、エーテル構造を有するジアミンと、エーテル構造を有さないジアミンと、を反応させて得られるポリアミド酸をイミド化して得られるポリイミド樹脂を構成材料とし、
    前記酸無水物と、前記エーテル構造を有するジアミンと、前記エーテル構造を有さないジアミンとを反応させる際の前記エーテル構造を有するジアミンと前記エーテル構造を有さないジアミンとの配合割合が、モル比で、１００：０〜１０：９０の範囲内である請求項１〜４のいずれか１に記載の半導体素子の製造方法。
  6. 前記エーテル構造を有するジアミンの分子量は、２００〜５０００の範囲内であることを特徴とする請求項５に記載の半導体素子の製造方法。
  7. 前記機能層形成用基板が、ＧａＡｓ、ＧａＰ、サファイア、又は、ＳｉＣであり、前記機能層が発光層であることを特徴とする請求項１〜６のいずれか１に記載の半導体素子の製造方法。
JP2012144369A 2012-06-27 2012-06-27 半導体素子の製造方法 Pending JP2014011179A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012144369A JP2014011179A (ja) 2012-06-27 2012-06-27 半導体素子の製造方法
CN201310247086.3A CN103515279A (zh) 2012-06-27 2013-06-20 半导体元件的制造方法
KR1020130071812A KR20140001131A (ko) 2012-06-27 2013-06-21 반도체 소자의 제조 방법
US13/924,420 US20140004683A1 (en) 2012-06-27 2013-06-21 Method of manufacturing semiconductor element
TW102122569A TW201407691A (zh) 2012-06-27 2013-06-25 半導體元件之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012144369A JP2014011179A (ja) 2012-06-27 2012-06-27 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JP2014011179A true JP2014011179A (ja) 2014-01-20

Family

ID=49778551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012144369A Pending JP2014011179A (ja) 2012-06-27 2012-06-27 半導体素子の製造方法

Country Status (5)

Country Link
US (1) US20140004683A1 (ja)
JP (1) JP2014011179A (ja)
KR (1) KR20140001131A (ja)
CN (1) CN103515279A (ja)
TW (1) TW201407691A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019065819A1 (ja) * 2017-09-27 2019-04-04 日産化学株式会社 仮接着層形成用組成物及び仮接着層

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7370229B2 (ja) * 2018-12-28 2023-10-27 旭化成株式会社 半導体装置、及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0758392B2 (ja) * 1988-08-19 1995-06-21 富士写真フイルム株式会社 カラー感光材料およびそれを用いた画像形成方法
DE10309705B4 (de) * 2003-03-06 2005-03-24 Felix Schoeller Jr. Foto- Und Spezialpapiere Gmbh & Co. Kg Ink-Jet Aufzeichnungsblatt mit verbesserter Ozon-und Lichtstabilität
US20070029043A1 (en) * 2005-08-08 2007-02-08 Silicon Genesis Corporation Pre-made cleavable substrate method and structure of fabricating devices using one or more films provided by a layer transfer process
JP4651101B2 (ja) * 2005-10-21 2011-03-16 日東電工株式会社 粘着型位相差層付偏光板、その製造方法、光学フィルムおよび画像表示装置
WO2009157203A1 (ja) * 2008-06-26 2009-12-30 パナソニック株式会社 多層情報記録媒体の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019065819A1 (ja) * 2017-09-27 2019-04-04 日産化学株式会社 仮接着層形成用組成物及び仮接着層
KR20200059238A (ko) * 2017-09-27 2020-05-28 닛산 가가쿠 가부시키가이샤 가접착층 형성용 조성물 및 가접착층
JPWO2019065819A1 (ja) * 2017-09-27 2020-11-19 日産化学株式会社 仮接着層形成用組成物及び仮接着層
KR102608548B1 (ko) 2017-09-27 2023-12-04 닛산 가가쿠 가부시키가이샤 가접착층 형성용 조성물 및 가접착층

Also Published As

Publication number Publication date
KR20140001131A (ko) 2014-01-06
US20140004683A1 (en) 2014-01-02
TW201407691A (zh) 2014-02-16
CN103515279A (zh) 2014-01-15

Similar Documents

Publication Publication Date Title
TWI797066B (zh) 使用暫時貼合用積層體薄膜之暫時貼合方法、以及使用其之半導體裝置之製造方法
TWI667313B (zh) 暫時貼合用接著劑、接著劑層、晶圓加工物及使用其之半導體裝置之製造方法、聚醯亞胺共聚物、聚醯亞胺混合樹脂、及樹脂組成物
CN108603028B (zh) 树脂组合物、树脂层、临时粘贴粘接剂、层叠膜、晶片加工体及其应用
JP6303503B2 (ja) 樹脂組成物、硬化膜、積層フィルム、および半導体装置の製造方法
JP6250607B2 (ja) ポリイミドフィルム配列体ならびにその製造および組立
TW201223356A (en) Polyimide film and the method for producing the same, the method for producing the laminate
KR20140084220A (ko) 열박리형 시트
JP2013153124A (ja) 半導体装置の製造方法
JP2014011179A (ja) 半導体素子の製造方法
JP2013100467A (ja) 熱剥離型シート
TW201509243A (zh) 透明電路基板之製造方法
TWI306889B (ja)
WO2014181658A1 (ja) 透明回路基板の製造方法
CN112512792B (zh) 层叠体以及层叠体的制造方法
WO2013058054A1 (ja) 熱剥離型シート
TWI665281B (zh) 暫時性接著用組成物以及暫時性接著用溶液
TW201324685A (zh) 熱剝離型片材
JP2013100452A (ja) 熱剥離型シート
JP2013100468A (ja) 熱剥離型シート
JP2013100469A (ja) 溶剤剥離型シート
JP2014072440A (ja) 半導体装置の製造方法、及び、接着シート
JP2014070183A (ja) 半導体装置製造用接着シート、及び半導体装置の製造方法
JP7116889B2 (ja) 耐熱高分子フィルム、表面処理された耐熱高分子フィルムの製造方法、及び、耐熱高分子フィルムロール
TW201810494A (zh) 光電元件的製備方法
JP2008047813A (ja) 光電変換装置