JP2013539907A - 発光するナノワイヤー系光電子デバイス - Google Patents

発光するナノワイヤー系光電子デバイス Download PDF

Info

Publication number
JP2013539907A
JP2013539907A JP2013527669A JP2013527669A JP2013539907A JP 2013539907 A JP2013539907 A JP 2013539907A JP 2013527669 A JP2013527669 A JP 2013527669A JP 2013527669 A JP2013527669 A JP 2013527669A JP 2013539907 A JP2013539907 A JP 2013539907A
Authority
JP
Japan
Prior art keywords
nanowire
region
active region
optoelectronic device
led
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013527669A
Other languages
English (en)
Other versions
JP5940069B2 (ja
Inventor
フィリップ・ジレ
アン−ロール・バヴェンコーヴ
Original Assignee
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR1057330A external-priority patent/FR2964796B1/fr
Priority claimed from FR1154313A external-priority patent/FR2975532B1/fr
Application filed by コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ filed Critical コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Publication of JP2013539907A publication Critical patent/JP2013539907A/ja
Application granted granted Critical
Publication of JP5940069B2 publication Critical patent/JP5940069B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0029—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIBVI compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/949—Radiation emitter using nanostructure
    • Y10S977/95—Electromagnetic energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

発光するナノワイヤー系光電子デバイス。光電子デバイスは、・非意図的にドープされた半導体材料からなる少なくとも１つのナノワイヤーの形状に形成された、電子―正孔対の放射再結合のための活性半導体領域（８４）；・第１の導電型を有し、前記ナノワイヤーを形成する材料のバンドギャップよりも小さなバンドギャップを有するドープされた半導体材料からなる、１つまたはそれぞれの前記ナノワイヤーに正孔を半径方向に注入するための半導体領域（８８）；及び・前記第１の導電型と反対の第２の導電型を有するドープされた半導体材料からなる、１つまたはそれぞれのナノワイヤーに電子を軸方向に注入するための半導体領域（８２）を含む。

Description

本発明は、光を発生させるためのナノワイヤー系光電子デバイス、特にＬＥＤ（発光ダイオード）に関する。
「プレーナ」技術は、ＧａＮ、ＺｎＯまたはＧａＡｌＡｓのような、ＩＩＩ−Ｖ、特にＩＩＩ−Ｎ材料、及びＩＩ−ＶＩ材料に基づく、例えば青色スペクトル領域で発光しまたは白色光に変換するためのＬＥＤのような発光デバイスを形成するのに現在実施されている技術である。
プレーナ技術におけるＬＥＤは、通常、特にＭＯＣＶＤ（「有機金属化学気相成長法」）による、ＩＩＩ−Ｎ類からなる半導体材料の層の連続的なエピタキシーによって形成される。
従って、従来技術のプレーナＬＥＤ１０の簡略された図である図１を参照すると、シリコンでｎ型ドープされたＧａＮ層１２が、サファイア基板１４上に成膜されている。活性層１６は、非意図的にドープされたＧａＮ副層１８及びＩｎＧａＮ副層２０を交互に配置して作成されたマルチ量子井戸が形成されて、ｎ型ドープされたＧａＮ層１２上に成膜されている。通常「ＥＢＬ」と称される、ｐ型ドープされたＡｌＧａＮ電子ブロック層２２が、活性層１６とマグネシウムでｐ型ドープされたＧａＮ層２４との間にさらに成膜される。最後に、下部電気的コンタクト２６及び上部電気的コンタクト２８が、ＬＥＤ１０の電気的接続のために、それぞれ層１２上及びｐ型ドープされた層２４上に形成される。
従って、ｎ層１２によって活性層１６内に注入された電子及びｐ層２４によって活性層１６内に注入された正孔は、活性層１６、それ自体公知である閉じ込め機能を有する量子マルチ井戸内で少なくとも部分的に放射再結合する。そのため光が活性層１６によって放出される。
前述のように、ＩＩＩ−Ｎ半導体及び量子井戸に基づくプレーナＬＥＤは、性能の限界に悩まされている。
キャリアの電気的注入及び電気的閉じ込めの問題がまず挙げられる。
一方で、特に、正孔の移動度が電子の移動度と比較して非常に小さく、他方で、ｐ型ドープされたＧａＮ層２４内でここではアクセプタであるマグネシウム原子を活性化させることの困難さのために及び層１２に対して層２４がより高い抵抗を有するために、正孔は電子よりも低濃度で注入される。そのため、ＥＢＬ層２２は、電子―正孔対の放射再結合をＩｎＧａＮ／ＧａＮ量子井戸内に位置させる必要がある。
しかしながらＥＢＬ層２２は、特にそのエネルギーバンド、層１６上へのヘテロエピタキシャル成長及び三元系材料組成物について、最大限の注意を払って設計される必要がある。特に、ＡｌＧａＮ層の設計が良くないと、ｐ型ドープされた層２４によって注入された正孔をブロックし、そのためＬＥＤ１０を非効率的なものとしてしまう。
次いで、プレーナＬＥＤ１０の内部量子効率の問題が挙げられる。
１０Ａ／ｃｍ２よりも大きな電流密度で、「ドループ効率」として知られる現象のためにＬＥＤ効率の顕著な低下がみられ、そのためこのことにより、例えばディスプレイや照明のような２００Ａ／ｃｍ２よりも高い高電流密度を必要とする多くの応用からＬＥＤが排除される。
より具体的には、ドループ効率現象は、電子―正孔対の非放射再結合による損失源に関連し、そのことについて以下に述べる。
・ＩｎＧａＮ／ＧａＮマルチ量子井戸内のインジウムが豊富な領域の外側における電荷キャリアの転移；
・局所的な転移及び欠陥による損失；
・熱的効果による損失；
・電子―正孔対の空間的分離を発生させ、界面状態を顕在化するＩｎＧａＮ／ＧａＮヘテロ構造間の顕著な圧電分極；
・直接またはフォノン支援機構によるオージェ再結合；及び
・マルチ量子井戸から脱出する電子及びこれらの井戸内の低い正孔濃度による非効率なキャリア注入。
損失は全て、キャリア密度が高くなるほど大きくなる。
ドループ効率を減少させるために、及びそのためＬＥＤに、その効率を顕著に低下させることなく適用可能な電流密度を増大させるために、電子―正孔対の放射再結合領域における電荷キャリアの密度を減少させなければならない。
この目的のために、非特許文献１は、本来低い電流密度値に対してもドループ効率を導入するマルチ量子井戸を図２に示すような二重ヘテロ構造で置き換えることを提示している。
プレーナＬＥＤ３０のこの簡略された断面図に示されるように、ＩｎＧａＮ／ＧａＮマルチ量子井戸は、ここでは単一の、非意図的にドープされたＩｎＧａＮ層３２で置き換えられ、これが層１２及び２２と共に、二重ヘテロ構造３４を形成する。
図１のマルチ量子井戸１０を有するＬＥＤと比較して、二重ヘテロ構造ＬＥＤ３０は、２００Ａ／ｃｍ２程度の高電流密度で向上した効率を有する。特に、ＩｎＧａＮ材料の体積の増大は、そこで電子―正孔対の再結合が発生し、ドループ効率の主な原因である、電荷キャリア密度の低下につながる。そのためこの改良は、１０ｎｍの厚さを有し約１４％のインジウムを含む二重ＧａＮ／ＩｎＧａＮヘテロ構造で、４４０ナノメートル近傍で発光するデバイスに用いられている。
しかしながら、二重ヘテロ構造３０を有するプレーナＬＥＤもまた基礎的な制限に苦しめられている。
まず、電子注入及びプレーナＬＥＤに特有な制約された内部量子効率の一般的な問題、つまり、ＥＢＬ層２２が必要であるという問題があり、そのため上述したものと同じ問題を提起し、活性領域３２の体積がＬＥＤ３０の全体積と比較して減少される。さらに、二重ヘテロ構造３４は、マルチ量子井戸の形成における構造に対する固有の問題を効率的に解決するが、それ自身特有の問題を有している。
特に、層３２のＩｎＧａＮと層１２のＧａＮとの間の大きなメッシュパラメータの違い、つまり約１０％の違いのために、高いインジウム濃度及び／または大きな厚さを有するＩｎＧａＮ材料をエピタキシャル成長させることが困難である。特に、「臨界厚さ」と呼ばれる厚さを超えると、結晶欠陥がＩｎＧａＮ材料内に現れ、この欠陥は、それらが引き起こす非放射再結合のために内部量子効率の実質的な損失を引き起こす。
そのため、ＩｎＧａＮ体積を増加させることによりＬＥＤ３０内で高電流密度を得るために、層３２は、低いインジウム組成を有しなければならず、このことは青色スペクトルで発光されることが可能な波長を制限する。
そのためプレーナ二重ヘテロ構造は、ＬＥＤ発光波長と効率損失なく可能な電流密度との間の強い拮抗効果をもたらす。
プレーナＬＥＤ技術と同時に、ＩｎＧａＮ／ＧａＮナノワイヤー系ＬＥＤ、特にエピタキシャル成長、特にＭＢＥ（「分子ビームエピタキシー」）エピタキシーまたはＭＯＣＶＤエピタキシーによって製造されたものが知られている。
従来技術において、ナノワイヤー系ＬＥＤの２つのカテゴリーを区別することができる：
−ナノワイヤーの活性領域が、軸方向、つまりナノワイヤー成長軸に沿ったエピタキシャル成長を有するマルチ量子井戸を有する閉じ込め構造を含むもの、
−ナノワイヤーの活性領域が、半径方向、つまりナノワイヤー成長軸周りに形成される体積方向のエピタキシャル成長を有するマルチ量子井戸を有する閉じ込め構造を含むもの。
図３は、軸方向エピタキシーマルチ量子井戸を有するナノワイヤー４０の例を断面図で概略的に示す。ナノワイヤー４０は、シリコンでｎ型ドープされたＧａＮ領域４４で、ｎ＋型ドープされたシリコン基板４２上に形成され、非意図的にドープされたＧａＮ領域４８とその上に形成されたＩｎＧａＮ領域５０を交互に配置して形成された軸方向マルチ量子井戸で形成される活性領域４６を有する。マグネシウムでｐ型ドープされたＧａＮ層５２は、ＥＢＬ領域５４上にさらに成膜され、それ自身活性領域４６上に成膜される。
この軸方向の位置関係によれば、電子及び正孔がそれぞれ基板４２および領域５２によって活性領域４６内に注入され、活性領域４６内で少なくとも部分的に放射再結合する。
図４は、ｎ＋型ドープされたシリコン基板６２上に半径方向エピタキシーによって成長されたマルチ量子井戸を有するナノワイヤー６０の例を断面図で概略的に示す。ナノワイヤー６０は、シリコンでｎ型ドープされたＧａＮコア６４を含み、その周りが、非意図的にドープされたＧａＮ領域６８及びＩｎＧａＮ領域７０を交互に配置して形成された半径方向マルチ量子井戸で形成される活性領域６６で取り囲まれる。ＥＢＬ体積７４は、活性領域６６を取り囲み、ＥＢＬ体積７４それ自体が、マグネシウムでｐ型ドープされたＧａＮ体積７２で取り囲まれる。領域６６、７４および７２はさらに、電気的絶縁層７６上に形成される。
この半径方向位置関係によれば、電子及び正孔はそれぞれ基板６２および領域７２によって活性領域６６に注入され、活性領域６６内で少なくとも部分的に放射再結合する。
ナノワイヤー、及びより具体的にはその製造方法は、以下のような数々の利点を有する。
・他方に対して不適合なメッシュパラメータを有する材料でそれぞれ形成された、基板上へのナノワイヤーの成長。そのため、導電性低コスト基板であり、大きな寸法で製造することが可能なシリコンを、プレーナ技術では不可能であるＩＩＩ−Ｎ材料からなるナノワイヤーの成長に対して想定してもよい。この変形例は、製造コスト及び製造方法の単純化の両方の点、特に電気的注入の点で利点を有する；
・自由表面における応力緩和による良好な結晶品質。そのため、プレーナ構造と比較して、非放射再結合中心の数を減少させ、特に貫通転位をなくすことが可能である；
・製造方法の複雑化を伴うことのない、光のより良好な抽出。
その一方で、活性層を形成する合金組成の幅を拡張できるため、ナノワイヤー系ＬＥＤは、プレーナＬＥＤよりも発光される波長の点でより制限が少ない。
しかしながら、ここで記載したナノワイヤー系ＬＥＤもまた、基礎的な制限に苦しめられている。
まず、従来技術のナノワイヤー系ＬＥＤに適合した位置関係はどれも、ＥＢＬ領域がキャリアを閉じ込めるために必要である。そのため、プレーナＬＥＤに関する場合と同様に、ＥＢＬ領域の形態、組成、厚さ、２元系及び３元系ＩＩＩ−Ｎ半導体のドーピングの点で全て完全に制御された成長は不可欠である。
さらに、ここでも活性領域は、ナノワイヤーの全体積に対して体積が小さく、このことは内部量子効率が制限されることを意味する。
最後に、従来技術のナノワイヤー系ＬＥＤの活性領域は、マルチ量子井戸の形状内に現れる。そのため、従来技術のマルチ量子井戸を有するプレーナダイオードと比較してこのようなＬＥＤのより良好なドループ効率の振る舞いが見られたとしても、マルチ量子井戸の存在は、それでもなおその効率が実質的に低下する前にＬＥＤに対して適用できる電流密度が制限されることを意味する。
特許文献１もまた、ナノワイヤーに基づくＬＥＤを開示している。ナノワイヤーは、ｎ型ＺｎＯで作られ、シリコン基板上に成膜されたＺｎＯバッファ層上にエピタキシャル成長される。ｎ型ドープされたＺｎＯナノワイヤーは、さらにｐ型ドープされた半導体ポリマー層、特にＰＥＤＯＴ／ＰＳＳに埋め込まれ、２つの金属電極がそれぞれ電子注入のためにＺｎＯバッファ層に、正孔注入のためにポリマー層に接触される。そのため、大きなｐ−ｎ表面接合が、ナノワイヤーの位置関係のために、ナノワイヤーのｎ型ＺｎＯとｐ型ポリマー層との間に得られる。
しかしながら、この種のＬＥＤの活性材料の体積、つまり電子及び正孔が放射再結合する材料の体積は非常に小さい。この体積はｎ型ナノワイヤー及びｐ型ポリマー層で形成されたｐ−ｎ接合の界面に限られるためである。
従って、これまで、高い電流密度、高い内部量子効率及び発光波長について大きな選択自由度を同時に有することができるＬＥＤは存在しない。
国際公開第２００９／１０６６３６号 国際公開第２００９／０８７３１９号
Ｎ．Ｆ．Ｇａｒｄｎｅｒら著、「Ｂｌｕｅ−ｅｍｉｔｔｉｎｇ ＩｎＧａＮ−ＧａＮ ｄｏｕｂｌｅ−ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ ｌｉｇｈｔ−ｅｍｉｔｔｉｎｇ ｄｉｏｄｅｓ ｒｅａｃｈｉｎｇ ｍａｘｉｍｕｍ ｑｕａｎｔｕｍ ｅｆｆｉｃｉｅｎｃｙ ａｂｏｖｅ ２００ Ａ／ｃｍ２」，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ ９１，２４３５０６（２００７） Ｋａｐｏｎｅｋら著、ＡＰＬ ７１，１２０４（１９９７）
本発明の目的は、これらすべての利点を有する光電子デバイスを提供することにより、上述の課題を解決することである。
この目的のために、本発明は、
・非意図的にドープされた半導体材料からなる少なくとも１つのナノワイヤーの形状に形成された、電子―正孔対の放射再結合のための活性半導体領域；
・第１の導電型を有し、前記ナノワイヤーを形成する材料のバンドギャップよりも小さなバンドギャップを有するドープされた半導体材料からなる、１つまたはそれぞれの前記ナノワイヤーに正孔を半径方向に注入するための半導体領域；及び
・前記第１の導電型と反対の第２の導電型を有するドープされた半導体材料からなる、１つまたはそれぞれのナノワイヤーに電子を軸方向に注入するための半導体領域を含む、光電子デバイスを目的とする。
本明細書において、「軸方向注入」とは、活性領域内への電子の注入が、主にナノワイヤーの成長方向に沿って行われることを意味する。例えば、電子注入は、ナノワイヤーの基部を通して行われる。
本明細書において、「半径方向注入」とは、活性領域への正孔の注入が、主にナノワイヤーの横方向表面を通して行われることを意味する。例えば、正孔注入領域は、活性領域を、その高さ部分上に少なくとも部分的に覆う。
本明細書において、「非意図的にドープされた」とは、外来的なドーピングが行われておらず、たかだか残留的なドーピングしか含まない半導体材料を意味する。この種の材料は、通常、外来的に「ｐ」及び「ｎ」型ドープされた材料に対して、「Ｉ」という文字で識別される。
以下において、「ｐ型ドープされた」及び「ｎ型ドープされた」という表現は、半導体材料の外来的なドーピングを指す。
換言すれば、電子の軸方向注入を提供するという事実により、活性領域のためのナノワイヤーのコアを自由にすることができ、そのためナノワイヤーの体積のほとんどを形成する。特に、これらの非常に高い移動度のため、注入表面積が減少するにもかかわらず、電子は活性領域の体積全体を占める。
ヘテロ接合が、ナノワイヤー内で空間的にキャリアを閉じ込めるためにさらに用いられ、このことによりデバイスの量子効率を改善することができる。それ自体公知であるが、ヘテロ接合は、異なるバンドギャップ幅を有する２つの材料を横並びに組み合わせることを含む。このとき障壁が、正孔注入材料の広いバンドギャップ材料によって形成され、その一方でナノワイヤーを形成する活性領域はより小さなバンドギャップという特徴を有する。そのため、ナノワイヤーに注入されたキャリアは、ポテンシャル障壁の存在のために、ナノワイヤー内で閉じ込められる。そのため、活性領域内の高いキャリア密度が、放射再結合率を増大させる。
さらに、ナノワイヤーコアのドープされていない性質のために、ｐ−ｉ−ｎ型構造が得られる。そのためナノワイヤーは、電子及び正孔が放射再結合する活性体積を形成する。
次に、デバイスがナノワイヤーに基づくため、電荷キャリアの濃度が制限される一方で電荷キャリアの良好な閉じ込めを得ることができ、このことは後述するさらなる詳細で説明されるように、ナノワイヤーの高さを適切に選択することによって、ドループ効率の源となる。
次に、ナノワイヤーがメッシュパラメータに対して感受性が高くないため、特にドループ効率がない状態で適切な電流密度を得るために、ナノワイヤーの高さの選択が、活性領域を形成する半導体の組成、例えばデバイスがＧａＮ系である場合にはインジウムの組成の選択から無関係となる。そのため、発光波長の選択がより広くなる。そのため、可視スペクトル、特にＧａＮ系ＬＥＤの場合には赤から青で発光するナノワイヤー系ＬＥＤを製造すること、またはナノワイヤーコアのエピタキシーにおけるインジウムの組成を変更することによる白色光を発光するＬＥＤを形成することさえも可能となる。
さらに、活性領域がナノワイヤーの体積のほとんどを形成するため、本発明によるデバイスは、高い注入電流密度の場合でさえも改善された内部量子効率を有する。
本発明の好適な実施形態に従えば、前記活性領域は、単一の半導体材料から形成される。より具体的には、前記活性領域は、ＩＩＩ−Ｖ型半導体材料またはＩＩ−ＶＩ型半導体材料、特にＩＩＩ−Ｎ型半導体材料から形成される。
換言すれば、ナノワイヤーは、二重ヘテロ構造型の構造を有し、このことにより、内部量子効率を実質的に改善することができる。
特に、まず、活性材料の体積はマルチ量子井戸構造に対して大きく増大される。次いで、前述したように、活性領域は良好な結晶品質を有し、このことは例えば活性領域の大きな高さ及び／または高いＩｎ含有量によらない。
さらに、異なるメッシュパラメータ（つまり、ＩｎＧａＮ／ＧａＮ）の材料の間の応力の緩和とともに、マルチ量子井戸構造に対してＧａＮ／ＩｎＧａＮヘテロ界面の数が少ないことは、ヘテロ界面レベルにおける構造内の圧電場を制限する。そのため、界面から離れた部分では、エネルギーバンドはほとんど影響を受けない。
本発明の変形例によれば、
・前記活性領域が、非意図的にドープされたＩｎＧａＮから形成され；
・ｐ型ドープされた領域が、ｐ型ドープされたＧａＮまたは前記活性領域よりもＩｎ濃度の低いｐ型ドープされたＩｎＧａＮから形成され；
・ｎ型ドープされた領域が、ｎ型ドープされたＳｉまたはｎ型ドープされたＧａＮから形成される。
ＧａＮ系ＬＥＤにおいて、活性領域はＩｎＧａＮから形成され、障壁はＧａＮから形成される。特に、Ｉｎの組み入れによって、以下の数式に従って活性領域のギャップを単純に減少させることができる。
例えば、１０％のＩｎを含むＩｎＧａＮ合金について、材料のバンドギャップは３．１ｅＶ程度であり、ＧａＮのそれは３．５ｅＶに等しい。
本発明の変形例に従えば、前記活性領域の高さは、以下の数式の関係に従って選択された最小値を有する。
ここで、Ｆは前記ナノワイヤーの充填因子であり、Ｊｏｖｅｒｆｌｏｗは電子飽和なしに前記ナノワイヤーが耐えることのできる最大電流密度であり、Ｎｃは前記材料の伝導バンドの実効状態密度であり、ｅは素電荷であり、Ｂは前記材料の２分子再結合係数であり、ＷＤＨは前記活性領域の高さの最小値である。
換言すれば、活性領域の十分な高さ、つまり上述の関係で与えられる値よりも大きな高さを選択することにより、デバイスが損失なく最大でＪｏｖｅｒｆｌｏｗの値を有する電流密度に確実に耐えるようにできる。
本発明の変形例によれば、前記活性領域が、ＩｎＧａＮから形成され、
・前記ナノワイヤーが、１平方センチメートル当たり１０８から１０１０の間の範囲の密度を有し；
・前記ナノワイヤーが、５０ナノメートルから５００ナノメートルの間の範囲の直径を有し；
・前記ナノワイヤーの前記活性領域の高さが、４０ナノメートルから５マイクロメートルの間の範囲である。
より具体的には、２００Ａ／ｃｍ２の巨視的電流密度に耐えるために、ナノワイヤーが４×１０９ｃｍ−２の密度、１００ｎｍの直径を有している場合、オーバーフローによる損失を避けるために、活性領域の最小厚さが４０ナノメートルである。
本発明の実施形態によれば、前記活性領域と前記ｐ型ドープされた領域との間に電子ブロッキング領域が存在せず、そのためデバイスの設計が容易になる。
本発明の実施形態によれば、前記ナノワイヤーは、ｎ型ドープされた半導体材料からなる基板上に形成され、ナノワイヤーの活性領域は基板上に設けられ、前記基板が、前記電子注入領域を形成する。そのためナノワイヤーの製造が、基板上の活性領域の成長及びその後のナノワイヤーの自由端上にｐ型ドープされた層の成膜に帰着する。
他の一実施形態によれば、前記ナノワイヤーは、電子注入のためのｎ型ドープされた半導体材料からなる基部を含む。変形例として、前記ナノワイヤーは、ｎ型ドープされた半導体材料からなり、前記活性領域を形成する材料と同一の族からなり、前記ナノワイヤーを支える連続層を含む基板から形成され、前記連続層が、前記電子注入領域を形成する。
換言すれば、ナノワイヤーのｎ型ドープされた半導体基部及びｎ型ドープされた連続層によって、基板の材料の選択を広くすることが可能である。
本発明の実施形態によれば、前記ナノワイヤーは基板上に形成され、前記ｐ型ドープされた領域は、前記基板に対向する前記ナノワイヤーの部分、特にナノワイヤーの上部を部分的に覆う。より具体的には、ｐ型ドープされた領域は、前記ｐ型ドープされた領域が、前記ナノワイヤーの周辺の３／４より少ない領域を覆う。
そのため、活性領域の周辺表面の部分を自由に保つことによって、ナノワイヤーの発光層の平均光学指数を減少させることができ、このことにより、デバイスの光抽出効率が向上する。
本発明の実施形態によれば、前記正孔注入領域が、平坦化材料層を形成し、このことにより、続くオーミックコンタクトの成膜が容易になる。
本発明は、単に例として提供される以下の説明を、同一の参照符号が同一の要素を表す添付した図面に関連して読むことにより、より理解されるであろう。
前述したような、従来技術のプレーナマルチ量子井戸ＬＥＤの簡略化した断面図である。 前述したような従来技術のプレーナ二重ヘテロ構造ＬＥＤの簡略化した断面図である。 前述したような従来技術の軸方向マルチ量子井戸ＬＥＤナノワイヤーの簡略化した断面図である。 前述したような従来技術の半径方向マルチ量子井戸ＬＥＤナノワイヤーの簡略化した断面図である。 本発明の第１の実施形態に従うＬＥＤナノワイヤーの簡略化した断面図である。 図５のＬＥＤのオーバーフローのない最大電流密度のプロットである。 図５のＬＥＤを製造するための方法を示す簡略化した断面図である。 図５のＬＥＤを製造するための方法を示す簡略化した断面図である。 図５のＬＥＤを製造するための方法を示す簡略化した断面図である。 本発明の第２の実施形態に従うＬＥＤを製造する方法を示す簡略化した断面図である。 本発明の第２の実施形態に従うＬＥＤを製造する方法を示す簡略化した断面図である。 本発明の第２の実施形態に従うＬＥＤを製造する方法を示す簡略化した断面図である。 本発明の第３の実施形態に従うＬＥＤを製造する方法を示す簡略化した断面図である。 本発明の第３の実施形態に従うＬＥＤを製造する方法を示す簡略化した断面図である。 本発明の第３の実施形態に従うＬＥＤを製造する方法を示す簡略化した断面図である。 本発明に従うＬＥＤの代替的な製造を示す簡略化した断面図である。 本発明に従うＬＥＤの代替的な製造を示す簡略化した断面図である。 本発明の変形例に従うＬＥＤナノワイヤーの簡略化した断面図である。
図５を参照すると、本発明の第１の実施形態に従うＬＥＤ８０は、ｎ型シリコン基板８２を含み、その上に非意図的にドープされたＩＩＩ−ＶまたはＩＩ−ＶＩ類、好適にはＩＩＩ−Ｎ類からなる半導体材料からなるナノワイヤー８４が形成されている。ナノワイヤー８４は、その上部８６において、ナノワイヤー８４の材料と同一の族からなるｐ型ドープされた材料の平坦化層８８で覆われるが、層８８からナノワイヤー８４内に正孔を注入することができるより大きなエネルギーギャップを有する。層８８はさらに、どのような回路の短絡も避けるように、基板８２から絶縁される。例えば、層８８は、基板８２上で停止する。最後に、上部及び下部オーミックコンタクト９２及び９０が、それぞれ層８８上及び基板８２の下に形成される。
ＬＥＤ８０は、従来のように動作する。電子がナノワイヤー８４に基板８２を介して注入され、正孔がナノワイヤー８４に層８８を介して注入される。そのため、注入された電子―正孔対は、活性領域を形成するナノワイヤー８４内で少なくとも部分的に、放射再結合する。
従って、それぞれのナノワイヤー８４について、ナノワイヤー８４と基板８２とで形成される第１のヘテロ構造及びナノワイヤー８４と層８８とで形成される第２のヘテロ構造が存在するため、ＬＥＤ８０は二重ヘテロ構造型の構造を有することに注意すべきである。
前述のように、事実またはナノワイヤーの基部を通す例において軸方向に実施される電子注入は、電子の高い移動度のために、電気的注入の点で制限するものではない。さらに、ナノワイヤー８４つまり活性領域のどの点でも、距離がナノワイヤーの半径よりも短いまたはナノワイヤーの半径と等しい。そのため、正孔注入表面は非常に大きくかつ活性領域の各点と非常に近い。
基板８２は、ナノワイヤー８４への電子の注入を容易にするため、低抵抗、特に０．００１オーム／ｃｍ程度を有するように選択され、例えば４００ナノメートルの厚さを有するｎ＋型ドープされたＳｉから形成される。一方で、この基板は、ＧａＮナノワイヤーのエピタキシーを補助するものであってもよい。
さらに、エネルギー変調されることが可能であり、ナノワイヤーの形状にエピタキシャル成長されるどのような種類の半導体材料が、ナノワイヤー８４及びｐ型ドープされた層８８の一部であってもよい。
有利には、ＬＥＤ８０はＧａＮに基づくものであり、ナノワイヤー８４は、非意図的にドープされた、残留ｎドープが１０１６電子／ｃｍ３よりも小さくＬＥＤ８０によって発光する波長に従って選択されたインジウムの含有量を有するＩｎＧａＮから形成される。平坦化層８８は、マグネシウムでｐ型ドープされたＧａＮまたはナノワイヤー８４よりも低いインジウム含有量を有するマグネシウムでｐ型ドープされたＩｎＧａＮからなり、層８８の材料は、１０１８正孔／ｃｍ３程度のｐキャリア濃度を有する。
変形例として、ＬＥＤ８０はＺｎＯに基づくものであり、ナノワイヤー８４は非意図的にドープされたＺｎＯからなりｐ型ドープされた層８８はＺｎＭｇＯからなる、またはナノワイヤーは非意図的にドープされたＺｎＣｄＯからなり層８８はＺｎＯからなる。さらに変形例として、ＬＥＤはＧａＡｌＡｓに基づくものであり、ナノワイヤー８４は非意図的にドープされたＧａＡｓからなり、ｐ型ドープされた層８８はＧａＡｌＡｓからなる、またはナノワイヤーは非意図的にドープされたＩｎＧａＡｓからなり、層８８はＧａＡｓからなる。さらに変形例として、ＬＥＤ８０はＡｌＩｎＧａＰに基づくものであり、ナノワイヤー８４は非意図的にドープされたＡｌＧａＩｎＰからなり、層８８はより高いアルミニウム含有量を有する同じ材料からなる。
上部コンタクト９２は、ＬＥＤ８０の巨視的寸法を空間的に規定し、例えば１ｍｍ２であり、ＮｉとＡｕとの合金またはインジウムスズ酸化物（またはＩＴＯ）からなり、直列抵抗を減少させるために例えば厚い櫛歯、ＮｉとＡｕとの合金で覆われた薄い半透明のコンタクトのような、異なる積層物から形成されてもよい。
下部コンタクト９０は、基板の下面全体に成膜され、例えばＡｕで覆われたＮｉＳｉ合金からなる。
このナノワイヤーの構造により、メッシュパラメータの影響が小さいためどのような種類の半導体材料も選択して形成することができ、ＬＥＤ８０によって発光する波長の点で幅広い選択肢が存在する。
円筒形ナノワイヤー８４を仮定すると、充填因子Ｆは、ナノワイヤーの基部の全面積の、基板８２の面積に対する比に等しく、以下の関係式に従って計算されるものであってよい。
ここで、
・ｄはナノワイヤー８４の直径であり；
・ｄｎはｃｍ２あたりのナノワイヤーの数で表される、ナノワイヤー８４の表面密度である。
ナノワイヤーの直径ｄを１００ｎｍ、その密度を４×１０９ｃｍ−２と設定すると、因子Ｆは０．３１４に等しくなる。因子Ｆによって、デバイスの面積とナノワイヤーの基部面積の和との間の違いを考慮に入れて巨視的電流密度を重み付けすることが可能となる。
メッシュパラメータの影響が小さいため、所望の電流密度Ｊｏｖｅｒｆｌｏｗに従うナノワイヤー８４の活性領域の高さが、どのようなオーバーフロー現象も避けるように十分であることを保証することができる。
より具体的に、縮退されると仮定される半導体材料からなるナノワイヤーについて、（ＥＦ−Ｅｃ）／ｋＴ≧５、つまり高さＷＤＨ（つまり、活性領域の高さ）を有する強い電子注入の下で、活性領域内の状態の飽和を得る前の電流密度の最小値Ｊｏｖｅｒｆｌｏｗ（またはオーバーフロー電流であって、どのような追加的な電流も活性領域に見ることができない）が、以下の関係式に従って得られる。
ここで、
・Ｆはナノワイヤー８４の充填因子；
・ＮＣは、ナノワイヤー８４の材料の伝導バンドにおける伝導状態の実効密度；
・ＥＦ及びＥＣはそれぞれナノワイヤー８４の材料のフェルミ準位及び伝導エネルギー準位；
・ｋはボルツマン定数；
・Ｔはナノワイヤー８４の接合部温度（活性領域の温度）；
・ｅは素電荷；
・Ｂはナノワイヤー８４の材料の２分子再結合係数である。
このようにして選択されたナノワイヤー８４の最小高さＷＤＨによって、電流密度Ｊｏｖｅｒｆｌｏｗがナノワイヤー８４に注入されると、二重ヘテロ構造のフェルミ準位が、エネルギー準位ＥＦとＥＣとを隔てるエネルギー障壁の上部に達する。ついで、ナノワイヤー８４の電荷キャリアの密度が最大となり、再結合せずにナノワイヤー８４から脱出するため、電流密度のどのような追加的な増加も、電荷キャリア密度の増加を引き起こさなくなる。換言すれば、Ｊｏｖｅｒｆｌｏｗより小さいまたは等しいどのような電流密度の値についても、キャリアはナノワイヤー８４から脱出せず、それによってドループ効率現象が減少する。
図６は、１５％のインジウム含有量を有するＩｎＧａＮからなるナノワイヤー８４について、Ｊｏｖｅｒｆｌｏｗの値の比ＷＤＨ／Ｆに対するプロットである。ここで、
・ＮＣ＝１０１８ｃｍ−３；
・ＥＦ−ＥＣ＝１５０ｍｅＶ；
・Ｂ＝１０−１１ｃｍ３ｓ−１；
・及びＴは接合部温度である。
Ｊｏｖｅｒｆｌｏｗの値は、比ＷＤＨ／Ｆ、そのため所定の充填因子Ｆについて活性領域の厚さ、つまりナノワイヤーの高さＷＤＨに正比例していることに注意すべきである。量子閉じ込めがない場合、つまり比ＷＤＨ／Ｆが５ｎｍより大きい場合に真である。量子井戸の場合は、エネルギー準位量子化によって、キャリアの脱出における電流密度の増加がさらにより決定的になる。
ＬＥＤについて望ましい動作電流密度、典型的には２００Ａ／ｃｍ２より大きいまたは等しい密度が与えられると、最小の比ＷＤＨ／ＦはＬＥＤ８０の内部量子効率の顕著な低下を有することなく１５ｎｍに設定されてもよい。
さらに、閉じ込め構造が効果的にその役割を果たすように、ナノワイヤー８４の最大高さは、キャリア拡散長さよりも小さくなるように選択される。数ミクロンのナノワイヤー８４の最大高さが、効果的な閉じ込めを提供する。
４０ｎｍの最小高さを有し、従って数マイクロメートルを超えない最大高さを有するナノワイヤー８４は、そのため活性領域の外部のキャリアの脱出による損失による内部量子効率の低下を防ぎつつ、良好な電荷キャリア閉じ込めを確実に行うことができる。
さらに具体的には、前述したＩｎＧａＮナノワイヤーに関して、２００Ａ／ｃｍ２よりも大きいまたは等しい電流密度が、ドループ効率の前に得られる。より一般的には、この特性は、５ナノメートルよりも大きな比ＷＤＨ／Ｆを有する、または以下を有するＩｎＧａＮからなるナノワイヤー８４について達成される。
・１０８から１０１０の間の範囲の表面密度ｄｎ、例えば４×１０９ｃｍ−２の密度；
・ナノワイヤーが、５０ナノメートルから５００ナノメートルの間の範囲の直径ｄ、例えば１００ナノメートルの直径を有し；
・ナノワイヤーの活性領域の高さが４０ナノメートルから５マイクロメートルの間の範囲である。
ＬＥＤ８０のナノワイヤー構造はまた、ナノワイヤー８４のコアを形成する活性領域の大きな体積のために、従来技術に対して内部量子効率を増大させることができる。
例えば、本発明に従うＬＥＤ８０を図３に示された軸方向マルチ量子井戸に基づくＬＥＤ４０と比較し、このようなＬＥＤに関して同一のナノワイヤーの直径と共に同一の表面密度を設定すれば、ＬＥＤ８０の活性領域の体積Ｖ１の、ＬＥＤ４０の活性領域の体積Ｖ２に対する比は、次の数式に等しい。
ここで、
・ｎはＬＥＤ４０における量子井戸の数であり、
・ＷＱＷは、活性領域４６の範囲内のマルチ量子井戸の軸方向寸法である。
後述する表１は、様々な構成における比Ｖ１／Ｖ２の値を列挙し、
・１μｍまたは１００ナノメートルの高さＷＤＨを有する活性領域を有するＬＥＤ８０；及び
・２．５ナノメートルに等しい厚さＷＱＷについて５つの量子井戸を含むＬＥＤ４０である。
表１はまた、マルチ量子井戸を有するＬＥＤ４０の現実の動作に対するいくつかの仮定に従ういくつかの比Ｖ１／Ｖ２も列挙する。
・仮定１：電子―正孔対の放射再結合は、ナノワイヤーの活性領域４６の体積全体で発生する；
・仮定２：放射再結合が発生する領域の厚さは、現実の厚さが２．５ナノメートルであるのに対して、１ナノメートルを超えない。この仮定は、強い内部圧電場の存在により活性領域の実効厚さが減少することを示す非特許文献１の結果に基づく；及び
・仮定３：放射再結合は、ＩｎＧａＮ／ＧａＮマルチ量子井戸を有するプレーナＬＥＤ構造の場合のように、正孔注入領域５２に最も近接して位置する量子井戸内でのみ発生する。
従って、この表は、活性材料の体積が、本発明に従うＬＥＤではおかれた仮定に従えば８から１０００倍と、大きく向上することを明らかに示している。従って、ＬＥＤ８０の内部量子効率は、軸方向マルチ量子井戸に基づくＬＥＤに対して大きく改善される。
同様に、本発明に従うＬＥＤ８０を図４に示される半径方向マルチ量子井戸に基づくＬＥＤ６０と比較し、両方のＬＥＤについて正孔注入領域の外側の直径をナノワイヤー表面密度と同様に同一と設定すると、ＬＥＤ８０における活性領域の体積Ｖ１の、ＬＥＤ６０の活性領域の体積Ｖ３に対する比は次の数式に等しい。
ここで、
・Ｒ１は、本発明に従うＬＥＤ８０のナノワイヤー８４の半径であり；
・Ｌ１＝ＷＤＨは、ナノワイヤー８４の長さであり；
・Ｒ３は、半径方向マルチ量子ナノワイヤーに基づくＬＥＤ６０におけるナノワイヤーのコアの半径、つまり領域７２を除く半径であり；
・Ｌ３は、ＬＥＤ６０内のナノワイヤーの高さであり；
ＷＱＷは、ＬＥＤ６０内のマルチ量子井戸の厚さ、つまりＬＥＤ６０の活性領域６６で形成される円筒の厚さであり；
・Ｎは、ＬＥＤ６０内の量子井戸の数である。
表２は、次の場合において、様々な比Ｖ１／Ｖ３を列挙する。
・Ｒ１＝Ｒ３＝Ｒ＝５０ｎｍ
・Ｌ１＝Ｌ３
・ｎ＝５、及び
・ＷＱＷ＝２．５ｎｍ
・ＬＥＤ６０の現実の動作についての仮定に関しては前述のとおりである。
ここで再び、ＬＥＤ６０に対する、体積の増幅及びすなわちＬＥＤ８０の内部量子効率の実質的な増大を見ることができる。
図２に示されたプレーナ二重ヘテロ構造ＬＥＤ３０と比較して、ＬＥＤ８０内のＩｎＧａＮ材料の同じ全体積を得るために、ＬＥＤ３０の層３２の厚さよりも１／Ｆ倍大きいナノワイヤー８４の高さＷＤＨを提供すれば十分である。例えば、非特許文献１で議論されるように、前述の厚さが１０ナノメートルに等しいとき、これは、１００ナノメートルに等しい直径及び４×１０９ｃｍ−２に等しい表面密度を有するナノワイヤーに関して約３０ナノメートルに等しい高さＷＤＨと等価であり、つまり、厚さＷＤＨは、前述のように、ナノワイヤーの最小の４０ナノメートルの高さよりも小さい。
そのため、上で考慮された３つの場合において、本発明に従うＬＥＤが、従来技術よりも大きな体積を有する活性領域を含むことが明らかにわかる。
この特性は、活性材料の量がより多いために内部量子効率の増大及びドループ効率の低下の両方を発生させる。特に、この現象は部分的にオージェ効果と関連しており、活性領域におけるキャリアの密度が活性領域の体積に対して反比例し、オージェ効果がこの同じ密度の立方体のように変化するので、大きな活性領域の体積は、関連する非放射再結合の強い減少及びすなわち放射効率の増大を意味する。
ＩｎＧａＮに基づくＬＥＤ８０を製造する方法を、これから図７から９に関連して説明する。
本製造方法は、０．００１オーム／ｃｍ程度の抵抗を有する半導体ｎ型基板８２、例えば約４００マイクロメートルの厚さを有する２インチのｎ＋型ドープされたシリコンから形成する段階から始める。
次いで、厚いＩｎＧａＮヘテロエピタキシーを基板８２上で行い、４０から１０００ナノメートルの間の範囲の高さ及び５０から５００ナノメートルの間の範囲の直径、例えば１００ナノメートルの直径を有するナノワイヤー８４を得る（図７）。
ナノワイヤーの成長は、例えば、いわゆる自発モードに従ってまたは選択的に、ＭＯＣＶＤ、ＭＢＥまたはＨＶＰＥ（「ハイブリッド気相エピタキシー」）によって行われる。ＩｎＧａＮの成長の間、ドーパントは用いられず、１０１６電子／ｃｍ３よりも低い残留ドーピングを有する。
次いで、本製造方法は、続けてｐ型ドープされたＧａＮまたはＩｎＧａＮからなる層８８のエピタキシャル成長を、表面及びナノワイヤー８４の周辺部において行い（図８）、層８８の形態は、成長条件によって制御される。
例えばマグネシウムドーピングによって導入される層８８内のｐキャリアの濃度は、１０１８正孔／ｃｍ３の程度であるように選択され、活性領域内へのインジウムの添加はキャリアを引き寄せるため、インジウムの含有量は０（ＧａＮ−ｐ）であるか、または０と異なる場合には、ナノワイヤー８４の厚いＩｎＧａＮのそれよりも小さく、キャリア閉じ込めを確実に行うようにする。
有利には、ＩｎＧａＮナノワイヤーの一部は自由なまま残され、そのため空気に囲まれて残り、媒体の光学指数を最小化し、そのためデバイスの抽出効率を改善し、全ての場合において層８８は、どのような回路短絡も避けるために基板８２と接触しないように形成される。
成長パラメータの変化によって、垂直成長から水平成長へ切り替えることができることは、当業者に周知であることに注意すべきである。例えば、例えば非特許文献２に記載のようなＥＬＯＧ（エピタキシー水平成長）成長を参照してもよい。第１の変形例において、成長パラメータの変更は、ナノワイヤーの融合を得るためにｐ層の水平成長を、垂直成長の阻害に用い、この場合、ｐ層８８は平坦化すると称され、このことによって、上部電気的コンタクトの成膜を簡単化する。
第２の変形例において、層８８は平坦化せず、この層の平坦化の段階が、例えば特許文献２に記載されているように実施される。
次いで、下部及び上部オーミックコンタクト９２、９０が、それぞれ基板８２の下及び層８８上に成膜される（図９）。
上部ｐ型コンタクト９２は、デバイスの大きさを空間的に定め、Ｎｉ／ＡｕまたはＩＴＯ合金からなる半透明のコンタクト及び例えば特許文献２に記載のように、コンタクトの直列抵抗を減少させる、Ｎｉ／Ａｕ合金のより厚い櫛歯の積層のような、異なる積層から形成されてもよい。
背面シリコン表面への下部ｎ型コンタクト９０の成膜は、特に問題を引き起こすことはなく、例えばニッケルシリサイドからなるものであってよい。
本発明の変形例に従えば、ｐ型ＧａＮ層はエピタキシーによってＩｎＧａＮからなるナノワイヤー８４と基板８２との間に介在し、このことにより、これらの材料の選択をより多くすることができる。
第２の実施形態を、これから図１０から１２に示される製造方法に関連して説明する。
この第２の実施形態は、図７から９に示された前述の第１の実施形態とは、以下の点で異なる。ＩｎＧａＮナノワイヤー８４の成長に先立って、ｎ型ドープ、特にＳｉでｎ型ドープされたＧａＮナノワイヤー１００が、エピタキシーによって基板８２上に小さな厚さＷＧａＮ、例えば１００ナノメートルの厚さに渡って、１０１８から１０１９キャリア／ｃｍ３に近いｎキャリア濃度で成長される（図１０）。次いで、ナノワイヤー８４が、エピタキシーによってｎ型ドープされたＧａＮナノワイヤー１００上に成長され、これによってＧａＮ／ＩｎＧａＮナノワイヤーのアセンブリを形成する（図１１）。次いで、本製造方法は、前述したように、二重ヘテロ構造を有するナノワイヤーに基づくＬＥＤを得る（図１１）。
ｎ型ドープされたＧａＮナノワイヤーの基部によって、基板８２の選択が広がり、第１の実施形態のように例えばシリコンから形成されてもよく、例えば銅や、Ｎｉ及びモリブデンに基づく合金からなる金属基板であってもよい。ナノワイヤーの大きさが小さいので、ナノワイヤーの基部において、バッファ層を使用する場合よりもより良好な結晶特性を有するｎ型ＧａＮを得ることができる。
第３の実施形態を、これから図１３から１５に示された製造方法に関連して説明する。
本製造方法は、前述したように、基板８２及びｎ型ドープされたＧａＮナノワイヤー１００を形成する段階から始める（図１３）。次いで、ＩｎＧａＮナノワイヤー１１０のＭＢＥエピタキシャル成長をナノワイヤー１００上に行う。マグネシウムが、ナノワイヤー１１０の成長の最中にＩｎＧａＮ内に組み込まれる。相分離による、ドープされていないＩｎＧａＮコアが形成しマグネシウムと共にｎ型ドープされた外部ＧａＮシェルで取り囲まれるいわゆる「コア／シェル」の自発形成を起こす緩和機構である（図１４）。ｐ型ドープされたＧａＮの体積と接触するＩｎＧａＮ体積の表面の増加が、このようにして得られる。
次いで、本製造方法は、オーミックコンタクトが成膜された後に、任意に平坦化段階と共に、第１の実施形態に関連して前述したように、ナノワイヤー１１０の自由端においてｐ型ドープされたＧａＮ層１１２の成長及び融合を実施する（図１５）。
図１６及び１７は、これまで説明したすべての製造方法に適用可能な代替的な実施形態を示す。
特に、この変形例において、例えばシリコン窒化物やシリカマスクのようなＧａＮまたはＩｎＧａＮエピタキシャル成長に対して耐性のある電気的絶縁材料からなる成長マスク１２０が、基板８２上に成膜される（図１６）。次いで、本製造方法は、前述したようにＩｎＧａＮまたはＧａＮ／ＩｎＧａＮナノワイヤーからなるナノワイヤー８４の形成を実施し（図１７）、次いでｐ型ドープされたＧａＮ層及びオーミックコンタクトを形成する段階を実施する。この代替的な製造方法によって、ナノワイヤーの直径と共にその間の間隔を精度良く制御して、ＬＥＤによって得られる光の抽出効率を最適化することができる。
他の一実施形態に従えば、ナノワイヤーのインジウム含有量は、その高さによって変化する。例えば、インジウム含有量は、ワイヤー全体に沿って増加する。このような構成によって、メッシュパラメータの漸進的な適合により、機械的応力を減少させうる。
本発明の代替的な実施形態が、図１８の簡略化された断面図に関連して説明される。この図面において、ナノＬＥＤ２１０が、共通絶縁基板２１４を含み、例えばその上に成膜された金属またはドープされた半導体である電気的伝導層２１６を有する支持部２１２の一部の上に形成される。
変形例として、層２１６は、基板２１４上に成膜され、その上に形成されたＧａＮからなるｎ型ドープされた層２２０を有する第１の電気的伝導層２１８を含む。
支持部２１２は例えば金属またはドープされた半導体からなる。
ナノＬＥＤ２１０は、ＩＩＩ−ＶまたはＩＩ−ＶＩ類、好適にはＩＩＩ−Ｎ類からなる半導体材料からなるコア２２２を含む。コア２２２は、少なくともその上部を、コア２２２の材料のそれと同じ族からなるｐ型ドープされた半導体材料からなるシェル２２４で覆われるが、シェル２２４からコア２２２に正孔を注入することができる、より大きなエネルギーギャップを有する。
シェル２２４は、好適には支持部２１２から絶縁され、上部電気的コンタクト２２６と下部伝導層２１６との間のどのような回路短絡も防ぐ。例えば、シェル２２４は支持部２１２上で停止する。
最後に、ナノＬＥＤ２１０は、絶縁平坦化層２２８内に、その上端を除いて埋め込まれ、上部電気的コンタクト２２６が平坦化層２２８上に形成される。
上部電気的コンタクト２２６は、ナノＬＥＤ２１０の発光波長に対して半透明であり、例えばＮｉ及びＡｕの薄い層または再びインジウムスズ酸化物（またはＩＴＯ）からなる半透明コンタクトのような異なる積層体で形成されてもよい。直列抵抗を減少させるために、厚い櫛歯、例えばより厚いＮｉ及びＡｕ層で局所的に覆われてもよい。
製造方法を、ただＧａＮ系ＬＥＤの場合について説明した。もちろん、他の種の材料が用いられてもよい。
１０ 従来技術のプレーナＬＥＤ
１２ ＧａＮ層
１４ サファイア基板
１６ 活性層
１８ ＧａＮ副層
２０ ＩｎＧａＮ副層
２２ ＡｌＧａＮ電子ブロック層
２４ ｐ型ＧａＮ層
２６ 下部電気的コンタクト
２８ 上部電気的コンタクト
３０ 従来技術のプレーナＬＥＤ
３２ ＩｎＧａＮ層
３４ 二重ヘテロ構造
４０ 従来技術のナノワイヤー
４２ シリコン基板
４４ ＧａＮ領域
４６ 活性領域
４８ ＧａＮ領域
５０ ＩｎＧａＮ領域
５２ ＧａＮ層
５４ ＥＢＬ領域
６０ 従来技術のナノワイヤー
６２ シリコン基板
６４ ＧａＮコア
６６ 活性領域
６８ ＧａＮ領域
７０ ＩｎＧａＮ領域
７２ ＧａＮ体積
７４ ＥＢＬ体積
８０ ＬＥＤ
８２ ｎ型シリコン基板
８４ ナノワイヤー
８６ ナノワイヤー上部
８８ 平坦化層
９０ 下部オーミックコンタクト
９２ 上部オーミックコンタクト
１００ ＧａＮナノワイヤー
１１０ ＩｎＧａＮナノワイヤー
１１２ ＧａＮ層
１２０ 成長マスク
２１０ ナノＬＥＤ
２１２ 支持部
２１４ 共通絶縁基板
２１６ 電気的伝導層
２２０ ｎ型ドープ層
２２２ コア
２２４ シェル
２２６ 上部電気的コンタクト
２２８ 平坦化層

Claims (14)

  1. ・非意図的にドープされた半導体材料からなる少なくとも１つのナノワイヤーの形状に形成された、電子―正孔対の放射再結合のための活性半導体領域（８４）；
    ・第１の導電型を有し、前記ナノワイヤーを形成する材料のバンドギャップよりも小さなバンドギャップを有するドープされた半導体材料からなる、１つまたはそれぞれの前記ナノワイヤーに正孔を半径方向に注入するための半導体領域（８８）；及び
    ・前記第１の導電型と反対の第２の導電型を有するドープされた半導体材料からなる、１つまたはそれぞれのナノワイヤーに電子を軸方向に注入するための半導体領域（８２）を含む、光電子デバイス。
  2. 前記活性領域（８４）が、単一の半導体材料からなる、請求項１に記載の光電子デバイス。
  3. 前記活性領域（８４）が、ＩＩＩ−Ｖ型半導体材料またはＩＩ−ＶＩ型半導体材料、特にＩＩＩ−Ｎ型半導体材料から形成される、請求項２に記載の光電子デバイス。
  4. ・前記活性領域（８４）が、非意図的にドープされたＩｎＧａＮから形成され；
    ・正孔の注入のための前記ドープされた領域（８８）が、ｐ型ドープされたＧａＮまたは前記活性領域よりもＩｎ濃度の低いｐ型ドープされたＩｎＧａＮから形成され；
    ・電子注入のための前記ドープされた領域（８２）が、ｎ型ドープされたＳｉまたはｎ型ドープされたＧａＮから形成される、請求項３に記載の光電子デバイス。
  5. 前記活性領域（８４）の高さが、以下の数式の関係に従って選択された最小値を有する、請求項３または４に記載の光電子デバイス。
    ここで、Ｆは前記ナノワイヤーの充填因子であり、Ｊｏｖｅｒｆｌｏｗは電子飽和なしに前記ナノワイヤーが耐えることのできる最大電流密度であり、Ｎｃは前記材料の伝導バンドの実効状態密度であり、ｅは素電荷であり、Ｂは前記材料の２分子再結合係数であり、ＷＤＨは前記活性領域の高さの最小値である。
  6. 前記活性領域が、ＩｎＧａＮから形成され、
    ・前記ナノワイヤー（８４）が、１平方センチメートル当たり１０８から１０１０の間の範囲の密度を有し；
    ・前記ナノワイヤー（８４）が、５０ナノメートルから５００ナノメートルの間の範囲の直径を有し；
    ・前記ナノワイヤーの前記活性領域（８４）の高さが、４０ナノメートルから５マイクロメートルの間の範囲である、請求項３から５のいずれか一項に記載の光電子デバイス。
  7. 前記ナノワイヤー（８４）が、４×１０９ｃｍ−２の密度、１００ナノメートルの直径及び４０ナノメートルの活性領域高さを有する、請求項６に記載の光電子デバイス。
  8. 前記活性領域と前記ｐ型ドープされた領域との間に電子ブロッキング領域が存在しない、請求項１から７のいずれか一項に記載の光電子デバイス。
  9. 前記ナノワイヤーが、ｎ型ドープされた半導体材料からなる基板（８２）上に形成され、前記基板が、前記電子注入領域を形成する、請求項１から８のいずれか一項に記載の光電子デバイス。
  10. 前記ナノワイヤー（８４）が、電子注入のためのｎ型ドープされた半導体の基部を含む、請求項１から８のいずれか一項に記載の光電子デバイス。
  11. 前記ナノワイヤー（８４）が、ｎ型ドープされた半導体材料からなり、前記活性領域を形成する材料と同一の族からなり、前記ナノワイヤーを支える連続層を含む基板（８２）から形成され、前記連続層が、前記電子注入領域を形成する、請求項１から８のいずれか一項に記載の光電子デバイス。
  12. 前記ナノワイヤー（８４）が、基板（８２）上に形成され、前記正孔注入領域（８８）が、前記基板（８２）に対向する前記ナノワイヤー（８４）の部分を部分的に覆う、請求項１から１１のいずれか一項に記載の光電子デバイス。
  13. 前記正孔注入領域（８８）が、前記ナノワイヤー（８４）の周辺の３／４より少ない領域を覆う、請求項１２に記載の光電子デバイス。
  14. 前記正孔注入領域（８８）が、平坦化材料層を形成する、請求項１から１３のいずれか一項に記載の光電子デバイス。
JP2013527669A 2010-09-14 2011-09-12 発光するナノワイヤー系光電子デバイス Active JP5940069B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
FR1057330 2010-09-14
FR1057330A FR2964796B1 (fr) 2010-09-14 2010-09-14 Dispositif optoelectronique a base de nanofils pour l'emission de lumiere
FR1154313 2011-05-18
FR1154313A FR2975532B1 (fr) 2011-05-18 2011-05-18 Connexion electrique en serie de nanofils emetteurs de lumiere
PCT/FR2011/052078 WO2012035243A1 (fr) 2010-09-14 2011-09-12 Dispositif optoelectronique a base de nanofils pour l'émission de lumière

Publications (2)

Publication Number Publication Date
JP2013539907A true JP2013539907A (ja) 2013-10-28
JP5940069B2 JP5940069B2 (ja) 2016-06-29

Family

ID=44907893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013527669A Active JP5940069B2 (ja) 2010-09-14 2011-09-12 発光するナノワイヤー系光電子デバイス

Country Status (5)

Country Link
US (2) US9093607B2 (ja)
EP (1) EP2617069B1 (ja)
JP (1) JP5940069B2 (ja)
CN (1) CN102959740B (ja)
WO (1) WO2012035243A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017501565A (ja) * 2013-11-13 2017-01-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体層列および半導体層列の製造方法
JP2019054127A (ja) * 2017-09-15 2019-04-04 セイコーエプソン株式会社 発光装置およびその製造方法、ならびにプロジェクター
JP2021508943A (ja) * 2017-12-27 2021-03-11 アレディア 光電子デバイスのための疑似基板及びその製造方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2975532B1 (fr) * 2011-05-18 2013-05-10 Commissariat Energie Atomique Connexion electrique en serie de nanofils emetteurs de lumiere
FR2988904B1 (fr) * 2012-04-02 2015-01-16 Commissariat Energie Atomique Structure semiconductrice optoelectronique a nanofils et procede de fabrication d'une telle structure
FR2997551B1 (fr) * 2012-10-26 2015-12-25 Commissariat Energie Atomique Procede de fabrication d'une structure semiconductrice et composant semiconducteur comportant une telle structure
US9012883B2 (en) * 2012-12-21 2015-04-21 Sol Voltaics Ab Recessed contact to semiconductor nanowires
FR3000612B1 (fr) * 2012-12-28 2016-05-06 Commissariat Energie Atomique Dispositif optoelectronique a microfils ou nanofils
WO2014138904A1 (en) * 2013-03-14 2014-09-18 The Royal Institution For The Advancement Of Learning/Mcgill University Methods and devices for solid state nanowire devices
FR3005788B1 (fr) * 2013-05-14 2016-10-21 Commissariat Energie Atomique Dispositif optoelectronique et son procede de fabrication
JP6123536B2 (ja) * 2013-07-10 2017-05-10 富士通株式会社 光半導体素子、及びその製造装置
FR3011380B1 (fr) * 2013-09-30 2017-01-13 Aledia Dispositif optoelectronique a diodes electroluminescentes
FR3011381B1 (fr) 2013-09-30 2017-12-08 Aledia Dispositif optoelectronique a diodes electroluminescentes
FR3020177B1 (fr) * 2014-04-22 2016-05-13 Commissariat Energie Atomique Dispositif optoelectronique a rendement d'extraction lumineuse ameliore
US10158043B2 (en) * 2014-05-30 2018-12-18 Mikro Mesa Technolgy Co., Ltd. Light-emitting diode and method for manufacturing the same
FR3023119B1 (fr) * 2014-06-30 2019-08-02 Aledia Circuit optoelectronique a diodes electroluminescentes
US9385195B1 (en) 2015-03-31 2016-07-05 Stmicroelectronics, Inc. Vertical gate-all-around TFET
US10693035B2 (en) * 2015-10-23 2020-06-23 Sensor Electronic Technology, Inc. Optoelectronic device with a nanowire semiconductor layer
FR3044467B1 (fr) 2015-11-26 2018-08-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dalle lumineuse et procede de fabrication d'une telle dalle lumineuse
US10480719B2 (en) * 2016-08-16 2019-11-19 King Abdullah University Of Science And Technology Ultrabroad linewidth orange-emitting nanowires LED for high CRI laser-based white lighting and gigahertz communications
FR3061605B1 (fr) * 2016-12-29 2019-05-31 Aledia Dispositif optoélectronique à diodes électroluminescentes
US10439101B2 (en) * 2017-08-18 2019-10-08 Intel Corporation Micro light-emitting diode (LED) elements and display
US11961875B2 (en) 2017-12-20 2024-04-16 Lumileds Llc Monolithic segmented LED array architecture with islanded epitaxial growth
US10764975B2 (en) * 2018-03-30 2020-09-01 Facebook Technologies, Llc Pulse-width-modulation control of micro light emitting diode
US11201265B2 (en) 2018-09-27 2021-12-14 Lumileds Llc Micro light emitting devices
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
JP7371366B2 (ja) * 2019-06-27 2023-10-31 富士通株式会社 半導体デバイス、及びこれを用いた無線受信器
US11777059B2 (en) 2019-11-20 2023-10-03 Lumileds Llc Pixelated light-emitting diode for self-aligned photoresist patterning
US11848402B2 (en) 2020-03-11 2023-12-19 Lumileds Llc Light emitting diode devices with multilayer composite film including current spreading layer
US11942507B2 (en) 2020-03-11 2024-03-26 Lumileds Llc Light emitting diode devices
US11569415B2 (en) 2020-03-11 2023-01-31 Lumileds Llc Light emitting diode devices with defined hard mask opening
US11735695B2 (en) 2020-03-11 2023-08-22 Lumileds Llc Light emitting diode devices with current spreading layer
US11626538B2 (en) 2020-10-29 2023-04-11 Lumileds Llc Light emitting diode device with tunable emission
US11901491B2 (en) 2020-10-29 2024-02-13 Lumileds Llc Light emitting diode devices
US12040432B2 (en) 2020-10-30 2024-07-16 Lumileds Llc Light emitting diode devices with patterned TCO layer including different thicknesses
US11955583B2 (en) 2020-12-01 2024-04-09 Lumileds Llc Flip chip micro light emitting diodes
US11705534B2 (en) 2020-12-01 2023-07-18 Lumileds Llc Methods of making flip chip micro light emitting diodes
US11600656B2 (en) 2020-12-14 2023-03-07 Lumileds Llc Light emitting diode device
US11935987B2 (en) 2021-11-03 2024-03-19 Lumileds Llc Light emitting diode arrays with a light-emitting pixel area

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184619A (ja) * 2006-01-05 2007-07-19 Samsung Corning Co Ltd 窒化物系発光素子及びその製造方法
JP2010514207A (ja) * 2006-12-22 2010-04-30 クナノ アーベー 視準リフレクタを有するナノ構造のｌｅｄアレイ
US20100148149A1 (en) * 2006-12-22 2010-06-17 Qunano Ab Elevated led and method of producing such

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITTO20030167A1 (it) * 2003-03-06 2004-09-07 Fiat Ricerche Procedimento per la realizzazione di emettitori nano-strutturati per sorgenti di luce ad incandescenza.
WO2006138671A2 (en) * 2005-06-17 2006-12-28 Illuminex Corporation Photovoltaic wire
AU2007313096B2 (en) * 2006-03-10 2011-11-10 Unm Rainforest Innovations Pulsed growth of GaN nanowires and applications in group III nitride semiconductor substrate materials and devices
US20080135089A1 (en) * 2006-11-15 2008-06-12 General Electric Company Graded hybrid amorphous silicon nanowire solar cells
WO2008127314A1 (en) * 2006-11-22 2008-10-23 President And Fellows Of Harvard College High-sensitivity nanoscale wire sensors
WO2008140611A2 (en) * 2006-12-18 2008-11-20 The Regents Of The University Of California Nanowire array-based light emitting diodes and lasers
WO2008079077A2 (en) * 2006-12-22 2008-07-03 Qunano Ab Nanoelectronic structure and method of producing such
US8049203B2 (en) * 2006-12-22 2011-11-01 Qunano Ab Nanoelectronic structure and method of producing such
TWI340481B (en) * 2007-06-11 2011-04-11 Univ Nat Chiao Tung The method for promoting light emission efficiency of led using nano-rod structure
FR2922685B1 (fr) 2007-10-22 2011-02-25 Commissariat Energie Atomique Dispositif optoelectronique a base de nanofils et procedes correspondants
KR20090058952A (ko) * 2007-12-05 2009-06-10 삼성전자주식회사 나노로드를 이용한 발광소자 및 그 제조 방법
GB2458442A (en) 2008-02-29 2009-09-23 Univ Dublin City Wide band gap nanostructured devices
US8138493B2 (en) * 2008-07-09 2012-03-20 Qunano Ab Optoelectronic semiconductor device
US8299472B2 (en) * 2009-12-08 2012-10-30 Young-June Yu Active pixel sensor with nanowire structured photodetectors
US8866065B2 (en) * 2010-12-13 2014-10-21 Zena Technologies, Inc. Nanowire arrays comprising fluorescent nanowires
US8669125B2 (en) * 2010-06-18 2014-03-11 Glo Ab Nanowire LED structure and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184619A (ja) * 2006-01-05 2007-07-19 Samsung Corning Co Ltd 窒化物系発光素子及びその製造方法
JP2010514207A (ja) * 2006-12-22 2010-04-30 クナノ アーベー 視準リフレクタを有するナノ構造のｌｅｄアレイ
US20100148149A1 (en) * 2006-12-22 2010-06-17 Qunano Ab Elevated led and method of producing such

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017501565A (ja) * 2013-11-13 2017-01-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 半導体層列および半導体層列の製造方法
JP2019054127A (ja) * 2017-09-15 2019-04-04 セイコーエプソン株式会社 発光装置およびその製造方法、ならびにプロジェクター
JP2021508943A (ja) * 2017-12-27 2021-03-11 アレディア 光電子デバイスのための疑似基板及びその製造方法

Also Published As

Publication number Publication date
EP2617069B1 (fr) 2014-12-03
JP5940069B2 (ja) 2016-06-29
US9263633B2 (en) 2016-02-16
EP2617069A1 (fr) 2013-07-24
WO2012035243A1 (fr) 2012-03-22
US20130112945A1 (en) 2013-05-09
US9093607B2 (en) 2015-07-28
CN102959740A (zh) 2013-03-06
US20150280060A1 (en) 2015-10-01
CN102959740B (zh) 2018-08-03

Similar Documents

Publication Publication Date Title
JP5940069B2 (ja) 発光するナノワイヤー系光電子デバイス
JP5229566B2 (ja) 窒化物半導体発光素子
JP5579048B2 (ja) ｐ型活性層を有するＩＩＩ族窒化物発光装置
EP2843714B1 (en) Semiconductor light emitting device including hole injection layer and method of fabricating the same.
Sheu et al. Low-operation voltage of InGaN-GaN light-emitting diodes with Si-doped In/sub 0.3/Ga/sub 0.7/N/GaN short-period superlattice tunneling contact layer
US7554109B2 (en) Quantum dot optoelectronic devices with nanoscale epitaxial lateral overgrowth and methods of manufacture
JP4895587B2 (ja) 窒化物半導体発光素子
JP4954536B2 (ja) 窒化物半導体発光素子
US10153393B2 (en) Light emitting diode of which an active area comprises layers of inn
US8823049B2 (en) Light-emitting diode with current-spreading region
US20140191192A1 (en) Semiconductor light-emitting device
JP2012195616A (ja) 発光素子
TW201242074A (en) Strain-controlled III-nitride light emitting device
KR20130066870A (ko) 반도체 발광소자
CN111326628A (zh) 一种基于n型掺杂叠层和功能层的发光二极管
CN111326620A (zh) 一种基于n型掺杂层和电子阻挡层的发光二极管
CN111326616A (zh) 一种半导体发光元件
KR101373804B1 (ko) 백색 발광다이오드 및 그 제조방법
KR101903359B1 (ko) 반도체 발광소자
Kuo et al. Nitride-based light emitting diodes with Si-doped In/sub 0.23/Ga/sub 0.77/N/GaN short period superlattice tunneling contact layer
KR20240133214A (ko) 디스플레이용 반도체 광원 및 그 제조 방법
KR101414654B1 (ko) 질화물 반도체 발광 소자
CN111326617A (zh) 一种能够改善发光质量的发光二极管
KR20130007031A (ko) 발광 소자 제조 방법
KR20150024961A (ko) 휘도가 우수한 고온 동작 청색 발광다이오드

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150513

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160517

R150 Certificate of patent or registration of utility model

Ref document number: 5940069

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250