JP2013538379A - コンピューティング環境においてアダプタへのアクセスを制御する方法、プログラム、および、コンピュータ・システム - Google Patents

Abstract

【課題】 コンピューティング環境においてアダプタへのアクセスを制御する方法、コンピュータ・システム及びコンピュータ・プログラムを提供する。
【解決手段】 構成による入力／出力アダプタへのアクセスが制御される。アダプタへのアクセスが要求される度に、構成にアダプタにアクセスする権限が付与されているかどうかを判断するためのチェックがなされる。構成に権限が付与されていない場合、アクセスは拒否される。構成に権限が付与されているが、一時的にアクセスをブロックすべき場合、命令実行は、そのことを示すように変更される。アクセスが許可されているが、（一時的以外の）別の理由でアクセスをブロックすべき場合、アクセスは拒否される。
【選択図】 図８

Description

本発明は、一般に、入力／出力（Ｉ／Ｏ）処理に関し、具体的には、コンピューティング環境の入力／出力（Ｉ／Ｏ）アダプタへのアクセスを制御することに関する。

入力／出力アダプタを使用する多くのシステム・アーキテクチャは、中央演算処理装置（ＣＰＵ）ベースのアドレス変換機構を用いて、これらのアダプタへのアクセスを制御する。このようなシステムにおいては、メモリ・マップ入力／出力（memory mapped input/output、ＭＭＩＯ）が使用され、ハードウェアは、メモリが設定される方法に基づいて、プロセッサにより実行される命令が、実アドレスを指し示しているのか、または実際にはアダプタの１つの中のメモリを指し示しているのかを知る。次いで、ハードウェアはこれに従って、命令をステアリングすることができる。

しかしながら、システムによっては、従来のメモリ・マップＩ／Ｏを使用しないものもある。

Ｔｈｏｍａｓ Ａ． Ｇｒｅｇｇによる「Ｉ／Ｏ Ａｄａｐｔｅｒ ＬＰＡＲ Ｉｓｏｌａｔｉｏｎ ｗｉｔｈ Ａｓｓｉｇｎｅｄ Ｍｅｍｏｒｙ Ｓｐａｃｅ」という名称の２００９年１１月１０日発行の特許文献１は、システム内の複数のＩ／Ｏアダプタを分離するデータ処理システムおよび方法を記載している。データ処理システムはまた、ＰＣＩｅプロトコルを用いてＩ／Ｏアダプタと通信する１組のプロセッサも含む。Ｉ／Ｏアダプタの各々は、それぞれのＩＤを有する。好ましい実施形態において、Ｉ／Ｏアダプタが発行するコマンドは、Ｉ／Ｏアダプタの複数のリクエスタＩＤの１つまたは複数を含む、ＰＣＩｅ定義のリクエスタＩＤフィールドを含む。リクエスタＩＤ（Req ID）は、Ｉ／Ｏアダプタに関する一意の独立したシステム・メモリ空間を識別するためのＴＶＴへの索引を提供するＣＡＭへの入力として使用することができる。

Ｂｉｌｌａｕ他による「Ｆａｃｉｌｉｔａｔｉｎｇ Ａｃｃｅｓｓ ｔｏ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ Ｒｅｓｏｕｒｃｅｓ Ｖｉａ ａｎ Ｉ／Ｏ Ｐａｒｔｉｔｉｏｎ Ｓｈａｒｅｄ Ｂｙ Ｍｕｌｔｉｐｌｅ Ｃｏｎｓｕｍｅｒ Ｐａｒｔｉｔｉｏｎｓ」という名称の２００９年５月５日発行の特許文献２は、少なくとも１つのＩ／Ｏファームウェア・パーティションが所有するＩ／Ｏリソースへのアクセスを容易にするように、区分化された環境内に提供される少なくとも１つの入力／出力（Ｉ／Ｏ）ファームウェア・パーティションを記載している。Ｉ／Ｏファームウェア・パーティションのＩ／Ｏリソースは、コンシューマ・パーティションと呼ばれる、環境の１つまたは複数の他のパーティションにより共有される。コンシューマ・パーティションは、Ｉ／Ｏファームウェア・パーティションを使用して、Ｉ／Ｏリソースにアクセスする。これらのパーティションが所有するＩ／Ｏリソースへのアクセスの提供は、Ｉ／Ｏファームウェア・パーティションが担当しているので、コンシューマ・パーティションはこのタスクから解放され、コンシューマ・パーティションにおける複雑性およびコストが低減する。

Ｃｏｒｎｅｌｉ他による「Ｓｙｓｔｅｍ ａｎｄ Ｍｅｔｈｏｄ ｆｏｒ Ｄｉｓｔｒｉｂｕｔｉｎｇ Ｖｉｒｔｕａｌ Ｉｎｐｕｔ／Ｏｕｔｐｕｔ Ｏｐｅｒａｔｉｏｎｓ Ａｃｒｏｓｓ Ｍｕｌｔｉｐｌｅ Ｌｏｇｉｃａｌ Ｐａｒｔｉｔｉｏｎｓ」という名称の２００９年９月２４日公開の特許文献３は、高速通信チャネルにより接続された幾つかのアプリケーションＬＰＡＲにわたって仮想Ｉ／Ｏ機能を分散させることにより、専用ＶＩＯサーバＬＰＡＲに代わる分散型仮想Ｉ／Ｏツールを記載している。物理Ｉ／Ｏデバイスは、利用可能なＬＰＡＲにわたって分散される。分散型仮想Ｉ／Ｏツールは、各々のＩ／Ｏ要求を適切なＩ／Ｏデバイスに割り当てる。分散型仮想Ｉ／Ｏツールは各々のＩ／Ｏ要求を監視し、特定のデバイスにおいてパフォーマンスが低下したとき、またはデバイスがもはや利用可能でなくなったとき、Ｉ／Ｏデバイスを再割り当てする。

米国特許第７，６１７，３４０号明細書 米国特許第７，５３０，０７１号明細書 米国特許出願公開第２００９／０２４０８４９ Ａ１号明細書 米国特許第５，５５１，０１３号明細書 米国特許第６，００９，２６１号明細書 米国特許第５，５７４，８７３号明細書 米国特許第６，３０８，２５５号明細書 米国特許第６，４６３，５８２号明細書 米国特許第５，７９０，８２５号明細書

「ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ Ｐｒｉｎｃｉｐｌｅｓ ｏｆ Ｏｐｅｒａｔｉｏｎ」、ＩＢＭ出版番号ＳＡ２２−７８３２−０７、２００９年２月

コンピューティング環境においてアダプタへのアクセスを制御する方法、コンピュータ・システムおよびコンピュータ・プログラム製品を提供する。

本発明の態様によると、権限が付与された構成のみが所与のＩ／Ｏアダプタ（例えば、アダプタ機能）にアクセスできるように、Ｉ／Ｏアダプタへのアクセスが制御される。一例において、Ｉ／Ｏアダプタへのアクセスは、例えば、メモリ・マップＩ／Ｏを使用しないコンピューティング環境において制御される。

コンピューティング環境のアダプタへのアクセスを制御するためのコンピュータ・プログラム製品を提供することにより、従来技術の欠点が克服され、利点がもたらされる。このコンピュータ・プログラム製品は、処理回路により読み取り可能であり、かつ、方法を実行するための処理回路により実行するための命令を格納する、コンピュータ可読ストレージ媒体を含む。この方法は、例えば、構成によるアダプタへのアクセス要求を含む命令を実行することであって、アダプタは要求を備えた機能ハンドルにより識別される、実行するステップを含む。実行するステップは、プロセッサにより、アダプタに関する機能テーブル・エントリを取得するために機能ハンドルを使用するステップであって、機能テーブル・エントリはアダプタと関連した情報を含む、使用するステップと、機能テーブル・エントリ内の情報に基づいて、構成がアダプタにアクセスすることが許可されるかどうかを判断するステップと、構成がアダプタにアクセスすることが許可されると判断することに応答して、アダプタへのアクセスを可能にするステップとをさらに含む。

本発明の１以上の態様に関連する方法およびシステムもまた、本明細書で説明され、特許請求される。

本発明の技術により、付加的な特徴および利点が実現される。本発明の他の実施形態および態様は、本明細書で詳細に説明され、特許請求される本発明の一部であると見なされる。

本発明の１以上の態様が、本明細書の最後にある特許請求の範囲において、例として具体的に示され、明確に特許請求されている。本発明の前記および他の目的、特徴、並びに利点は、添付図面と関連して用いられる以下の詳細な説明から明らかである。

本発明の１以上の態様を組み込み、用いるためのコンピューティング環境の一実施形態を示す。 本発明の１以上の態様を組み込み、用いるためのコンピューティング環境の別の実施形態を示す。 本発明の一態様による、複数のアダプタ機能の各アダプタ機能に機能テーブル・エントリが関連付けられているコンピューティング環境の一例を示す。 本発明の一態様に従って用いられる機能テーブル・エントリの一実施形態を示す。 本発明の一態様による、機能テーブル・エントリを見つけ出すために用いられる機能ハンドルの一実施形態を示す。 本発明の一態様による、特定のＰＣＩ機能にアクセスするためにＰＣＩロード（PCI load）命令を実行するオペレーティング・システムの一例を示す。 本発明の一態様による、特定のＰＣＩ機能に対してＰＣＩストア（PCI Store）命令を発行するオペレーティング・システムの一例を示す。 本発明の一態様による、オペレーティング・システムによる特定のアダプタ機能へのアクセスを制御するための論理の一実施形態を示す。 本発明の一態様に従って用いられる論理プロセッサ呼び出し（Call Logical Processor）命令の一実施形態を示す。 本発明の一態様による、図９の論理プロセッサ呼び出し命令により用いられる要求ブロックの一実施形態を示す。 本発明の一態様による、図１０の論理プロセッサ呼び出し命令により提供される応答ブロックの一実施形態を示す。 本発明の一態様による、ＰＣＩ機能をイネーブルにするための論理の一実施形態を示す。 本発明の一態様に従って用いられるＰＣＩ機能制御修正（Modify PCI Function Controls）命令の一実施形態を示す。 本発明の一態様による、図１３のＰＣＩ機能制御修正命令により用いられるフィールドの一実施形態を示す。 本発明の一態様による、図１３のＰＣＩ機能制御修正命令により用いられる別のフィールドの一実施形態を示す。 本発明の一態様に従って用いられる機能情報ブロック（ＦＩＢ）のコンテンツの一実施形態を示す。 本発明の一態様による、ＰＣＩ機能制御修正命令の論理の概要の一実施形態を示す。 本発明の一態様による、ＰＣＩロード命令の一実施形態を示す。 本発明の一態様による、図１８のＰＣＩロード命令に従って用いられるフィールドの一実施形態を示す。 本発明の一態様による、図１８のＰＣＩロード命令に従って用いられる別のフィールドの一実施形態を示す。 本発明の一態様による、ＰＣＩロード操作を実施するための論理の一実施形態を示す。 本発明の一態様による、ＰＣＩロード操作を実施するための論理の一実施形態を示す。 本発明の一態様に従って用いられるＰＣＩストア命令の一実施形態を示す。 本発明の一態様による、図２３のＰＣＩストア命令により用いられるフィールドの一実施形態を示す。 本発明の一態様による、図２３のＰＣＩストア命令により用いられる別のフィールドの一実施形態を示す。 本発明の一態様による、ＰＣＩストア操作を実施するための論理の一実施形態を示す。 本発明の一態様による、ＰＣＩストア操作を実施するための論理の一実施形態を示す。 本発明の一態様に従って用いられるＰＣＩストア・ブロック（PCI Store Block）命令の一実施形態を示す。 本発明の一態様による、図２８のＰＣＩストア・ブロック命令により用いられるフィールドの一実施形態を示す。 本発明の一態様による、図２８のＰＣＩストア・ブロック命令により用いられる別のフィールドの一実施形態を示す。 本発明の一態様による、図２８のＰＣＩストア・ブロック命令により用いられるさらに別のフィールドの一実施形態を示す。 本発明の一態様による、ＰＣＩストア・ブロック操作を実施するための論理の一実施形態を示す。 本発明の一態様による、ＰＣＩストア・ブロック操作を実施するための論理の一実施形態を示す。 本発明の１以上の態様を組み込む、コンピュータ・プログラム製品の一実施形態を示す。 本発明の１以上の態様を組み込み、用いるためのホスト・コンピュータ・システムの一実施形態を示す。 本発明の１以上の態様を組み込み、用いるためのコンピュータ・システムのさらに別の例を示す。 本発明の１以上の態様を組み込み、用いるためのコンピュータ・ネットワークを含むコンピュータ・システムの別の例を示す。 本発明の１以上の態様を組み込み、用いるためのコンピュータ・システムの種々の要素の一実施形態を示す。 本発明の１以上の態様を組み込み、用いるための、図３８のコンピュータ・システムの実行ユニットの一実施形態を示す。 本発明の１以上の態様を組み込み、用いるための、図３８のコンピュータ・システムの分岐ユニットの一実施形態を示す。 本発明の１以上の態様を組み込み、用いるための、図３８のコンピュータ・システムのロード／ストア・ユニットの一実施形態を示す。 本発明の１以上の態様を組み込み、用いるためのエミュレートされたホスト・コンピュータ・システムの一実施形態を示す。

本発明の一態様によると、構成によるアダプタへのアクセスが制御される。特に、権限付与された構成のみが所与のアダプタ機能（例えば、ＰＣＩ機能）のような所与のアダプタにアクセスできるように、アクセスを制御するための能力が提供される。構成は、例えば、オペレーティング・システム、プロセッサ、論理パーティション、論理パーティション内で実行しているオペレーティング・システム、ページング可能ストレージ・モード・ゲスト（例えば、ゲスト・オペレーティング・システム）等である。本明細書で使用されるオペレーティング・システムという用語は、デバイス・ドライバを含む。

一例において、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）においては、ページング可能ゲストが、レベル２の解釈において、解釈実行開始（Start Interpretive Execution、ＳＩＥ）命令を介して解釈実行される。例えば、論理パーティション（ＬＰＡＲ）ハイパーバイザがＳＩＥ命令を実行して、物理的固定メモリにおける論理パーティションを開始する。ｚ／ＶＭ（登録商標）がその論理パーティションにおけるオペレーティング・システムである場合、これがＳＩＥ命令を発行して、そのＶ＝Ｖ（仮想）ストレージ内でゲスト（仮想）マシンを実行する。従って、ＬＰＡＲハイパーバイザはレベル１のＳＩＥを使用し、ｚ／ＶＭ（登録商標）ハイパーバイザはレベル２のＳＩＥを用いる。

さらに、本明細書で用いられるアダプタという用語は、任意のタイプのアダプタ（例えば、ストレージ・アダプタ、処理アダプタ、ネットワーク・アダプタ、暗号化（crypto）アダプタ、ＰＣＩアダプタ、他のタイプの入力／出力アダプタ等）を含む。一実施形態においては、アダプタは、１つのアダプタ機能を含む。しかしながら、他の実施形態においては、アダプタは、複数のアダプタ機能を含み得る。本発明の１以上の態様は、アダプタが１つのアダプタ機能を含もうと、複数のアダプタ機能を含もうと適用可能である。１つの実施形態において、アダプタが複数のアダプタ機能を含む場合、本明細書における制御能力は、本発明の一態様に従って、各々のアダプタ機能に適用される。特に断りのない限り、本明細書で提示される例において、アダプタは、アダプタ機能（例えば、ＰＣＩ機能）と交換可能に用いられる。

さらに、以下で用いられるファームウェアという用語は、例えば、プロセッサのマイクロコード、ミリコード、および／またはマクロコードを含む。ファームウェアは、例えば、より上位レベルのマシン・コードの実装に用いられる、ハードウェア・レベルの命令および／またはデータ構造体を含む。１つの実施形態において、ファームウェアは、例えば、典型的には、信頼できるソフトウェアを含むマイクロコード、または基礎をなすハードウェアに特有のマイクロコードとして配信される独自のコードを含み、システム・ハードウェアへのオペレーティング・システムのアクセスを制御する。

本発明の１以上の態様を組み込み、用いるためのコンピューティング環境の１つの実施形態が、図１を参照して説明される。一例において、コンピューティング環境１００は、インターナショナル・ビジネス・マシーンズ・コーポレーションが提供するＳｙｓｔｅｍ ｚ（登録商標）サーバである。Ｓｙｓｔｅｍ ｚ（登録商標）は、インターナショナル・ビジネス・マシーンズ・コーポレーションが提供するｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）に基づいている。ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）に関する詳細は、非特許文献１において説明される。ＩＢＭ（登録商標）、Ｓｙｓｔｅｍ ｚ（登録商標）、およびｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）は、ニューヨーク州アーモンク所在のインターナショナル・ビジネス・マシーンズ・コーポレーションの登録商標である。本明細書で用いられる他の名称は、インターナショナル・ビジネス・マシーンズ・コーポレーションまたは他の会社の登録商標、商標、または製品名であり得る。

一例において、コンピューティング環境１００は、メモリ・コントローラ１０６を介して、システム・メモリ１０４（主メモリとしても知られる）に結合された１以上の中央演算処理装置（ＣＰＵ）１０２を含む。システム・メモリ１０４にアクセスするために、中央演算処理装置１０２は、システム・メモリにアクセスするのに用いられるアドレスを含む読み出し要求または書き込み要求を発行する。要求内に含まれるアドレスは、典型的には、システム・メモリにアクセスするのに直接使用できず、従って、そのアドレスは、システム・メモリにアクセスするのに直接使用可能なアドレスに変換される。アドレスは、変換機構（ＸＬＡＴＥ）１０８を介して変換される。例えば、アドレスは、例えば、動的アドレス変換（ＤＡＴ）を用いて、仮想アドレスから実アドレスまたは絶対アドレスに変換される。

アドレス（必要に応じて変換された）を含む要求は、メモリ・コントローラ１０６により受信される。一例において、メモリ・コントローラ１０６は、ハードウェアからなり、システム・メモリにアクセスするために仲裁を行い、メモリの一貫性を保持するために用いられる。この仲裁は、ＣＰＵ１０２から受信した要求、および、１以上のアダプタ１１０から受信した要求に対して行われる。中央演算処理装置と同様に、アダプタは、要求をシステム・メモリ１０４に発行して、システム・メモリへのアクセスを獲得する。

一例において、アダプタ１１０は、１以上のＰＣＩ機能を含む、周辺装置相互接続（Peripheral Component Interconnect、ＰＣＩ）またはＰＣＩエクスプレス（Peripheral Component Interconnect express、ＰＣＩｅ）アダプタである。ＰＣＩ機能は要求を発行し、要求は、１以上のスイッチ（例えばＰＣＩｅスイッチ）１１４を介して、入力／出力ハブ１１２（例えばＰＣＩハブ）に送られる。一例において、入力／出力ハブは、１以上の状態マシンを含むハードウェアからなり、Ｉ／Ｏ・メモリ間バス１２０を介して、メモリ・コントローラ１０６に結合される。

入力／出力ハブは、例えば、スイッチから要求を受信するルート・コンプレックス１１６を含む。要求は、入力／出力アドレスを含み、これは要求に使用される情報にアクセスするアドレス変換および保護ユニット１１８に提供される。例として、要求は、ダイレクト・メモリ・アクセス（ＤＭＡ）を実施し、またはメッセージ信号割り込み（ＭＳＩ）を要求するのに用いられる入力／出力アドレスを含む。アドレス変換および保護ユニット１１８は、ＤＭＡまたはＭＳＩ要求に用いられる情報にアクセスする。特定の例として、ＤＭＡ操作の場合、アドレスを変換するために情報を取得することができる。次いで、変換されたアドレスをメモリ・コントローラに転送し、システム・メモリにアクセスする。

一例において、アダプタが発行するＤＭＡまたはＭＳＩ要求に用いられる情報は、Ｉ／Ｏハブ内（例えば、アドレス変換および保護ユニット内）に配置されたデバイス・テーブル・エントリから取得される。デバイス・テーブル・エントリはアダプタに関する情報を含み、各々のアダプタには、これと関連付けられた少なくとも１つのデバイス・テーブル・エントリを有する。例えば、アダプタに割り当てられたアドレス空間毎に１つのデバイス・テーブル・エントリが存在する。アダプタから発行された要求については、その要求内で提供されるリクエスタｉｄを用いて、デバイス・テーブル・エントリが見つけ出される。

コンピューティング環境のさらに別の実施形態において、１以上の中央演算処理装置１０２に加えて、またはその代わりに、図２に示されるもののような中央演算処理コンプレックスが、メモリ・コントローラ１０６に結合される。この例においては、中央演算処理コンプレックス１５０は、例えば、１以上のパーティションまたはゾーン１５２（例えば、論理パーティションＬＰ１−ＬＰｎ）と、１以上の中央プロセッサ（例えば、ＣＰＵ１−ＣＰＵｍ）１５４と、ハイパーバイザ１５６（例えば、論理パーティション・マネージャ）とを含み、その各々が以下で説明される。

各々の論理パーティション１５２は、別個のシステムとして機能することができる。つまり、各々の論理パーティションを独立してリセットし、必要に応じて、オペレーティング・システムまたはハイパーバイザ（ニューヨーク州アーモンク所在のインターナショナル・ビジネス・マシーンズ・コーポレーションが提供するｚ／ＶＭ（登録商標）のような）に最初にロードし、異なるプログラムで動作することができる。オペレーティング・システム、ハイパーバイザ、または論理パーティション内で実行されるアプリケーション・プログラムは、十分かつ完全なシステムにアクセスできるように見えるが、その一部しか使用できない。ハードウェアとライセンス内部コード（Licensed Internal Code）（マイクロコードまたはミリコードとも呼ばれる）の組み合わせが、論理パーティション内のプログラムを、異なる論理パーティション内のプログラムと干渉しないようにする。このことは、幾つかの異なる論理パーティションが、単一または複数の物理プロセッサ上で、タイム・スライス方式で動作するのを可能にする。この特定の例において、各々の論理パーティションは、１以上の論理パーティションに対して異なり得る常駐オペレーティング・システム１５８を有する。一実施形態において、オペレーティング・システム１５８は、ニューヨーク州アーモンク所在のインターナショナル・ビジネス・マシーンズ・コーポレーションが提供するｚ／ＯＳ（登録商標）またはｚ／Ｌｉｎｕｘオペレーティング・システムである。ｚ／ＯＳ（登録商標）およびｚ／ＶＭ（登録商標）は、ニューヨーク州アーモンク所在のインターナショナル・ビジネス・マシーンズ・コーポレーションの登録商標である。

中央プロセッサ１５４は、論理パーティションに割り当てられる物理プロセッサ・リソースである。例えば、論理パーティション１５２は、１以上の論理プロセッサを含み、その各々は、パーティションに割り当てられた物理プロセッサ・リソース１５４の全てまたは割り当て分（share）を表す。基礎をなすプロセッサ・リソースは、そのパーティション専用であっても、または別のパーティションと共有してもよい。

論理パーティション１５２は、プロセッサ１５４上で実行されるファームウェアにより実装できるハイパーバイザ１５６により管理される。論理パーティション１５２およびハイパーバイザ１５６は、各々が、中央プロセッサと関連した中央ストレージのそれぞれの部分に常駐する１以上のプログラムを含む。ハイパーバイザ１５６の１つの例は、ニューヨーク州アーモンク所在のインターナショナル・ビジネス・マシーンズ・コーポレーションが提供するプロセッサ・リソース／システム・マネージャ（ＰＲ／ＳＭ）である。

この例では、論理パーティションを有する中央演算処理コンプレックスが説明されているが、本発明の１以上の態様は、特に、区分化されていない単一またはマルチ・プロセッサ型処理ユニットを含む、他の処理ユニット内に組み込むことまたはこれにより用いることができる。本明細で説明される中央演算処理コンプレックスは一例に過ぎない。

上述されたように、アダプタは、１以上のアダプタ機能を含み得る。アダプタ機能に関する更なる詳細が、図３を参照して説明される。図３に示されるように、各々のアダプタ機能１８０は、１以上のＰＣＩスイッチ１１４を介して、Ｉ／Ｏハブ１１２に結合される。Ｉ／Ｏハブ１１２は、Ｉ／Ｏ・メモリ間バス１２０を介して、論理パーティション１５２に結合される。この例では、メモリ・コントローラは図示されないが、これを用いてもよい。Ｉ／Ｏハブは、直接またはメモリ・コントローラを介して、論理パーティションに結合することができる。

各々のアダプタ１８０には、その関連したアダプタ機能に関する情報を含むテーブル・エントリ１８２が関連付けられている。例えば、図４に示されるように、機能テーブル・エントリ１８２は、例えば、以下のものを含む複数のフィールドを有する。：すなわち、
ゾーン番号２０２：このフィールドは、ゾーンまたは論理パーティションを示すのに、論理パーティション環境において使用される値を含む。このフィールドの値は、どのゾーン（例えばゾーン内のオペレーティング・システム）が、この機能テーブル・エントリと関連したアダプタ機能を所有するまたはこれへのアクセスを有するのかを示す。
さらに別の実施形態において、ゾーン番号を用いて、それが論理パーティション環境であるかどうかに関わりなく、構成を識別することができる。例えば、ゾーン番号は、オペレーティング・システム識別子としてもよく、または別の構成の識別子としてよい。
ゲスト識別子２０４：このフィールドは、このアダプタ機能へのアクセスが許容されるゲストを識別するために、システムがページング可能ストレージ・モードにあるときに使用される。
状態インジケータ２０６：これは、機能テーブル・エントリ自体が有効であるかどうか、機能がイネーブルにされているか、および／または機能がエラー状態にあるかどうか等の表示を提供する。
機能タイプ２０８：これは、アダプタ機能のタイプの表示を提供する（例えば、アダプタ毎に１つの機能、アダプタ毎に複数の機能等）。
リクエスタＩＤ（ＲＩＤ）２１０：これは、アダプタ・バス番号、デバイス番号、および機能番号を含むことができる、アダプタ機能の識別子である。このフィールドは、アダプタ機能の構成空間の構成によるアクセスのために使用される。
図６に示されるように、アダプタ機能は、例えば構成空間（例えば、ＰＣＩ機能に関するＰＣＩ構成空間）、Ｉ／Ｏ空間（例えば、ＰＣＩ Ｉ／Ｏ空間）、および１以上のメモリ空間（例えば、ＰＣＩメモリ空間）を含む、複数のアドレス空間を有するストレージ３００を含む。
構成によりアダプタ機能に対して発行された命令内で構成空間を指定することにより、構成空間にアクセスすることができる。構成空間内へのオフセット、および、ＲＩＤを含む適切な機能テーブル・エントリを見つけ出すのに用いられる機能ハンドルもまた、命令内で指定される。ファームウェアが命令を受信し、それが構成空間に関するものであると判断する。従って、ファームウェアは、ＲＩＤを用いてＩ／Ｏハブへの要求を生成し、Ｉ／Ｏハブは、アダプタにアクセスするための要求を作成する。アダプタの記憶位置はＲＩＤに基づいており、オフセットは、アダプタ機能の構成空間へのオフセットを指定する。例えば、オフセットは、構成空間内のレジスタ番号へのオフセットを指定する。
基底アドレス・レジスタ（１乃至ｎ）２１２：１以上の基底アドレス・レジスタが存在してもよく、それぞれを用いて、アダプタ機能内のＩ／Ｏアドレス空間またはメモリ空間の基底アドレスを示す。これはアダプタ機能のメモリ空間および／またはＩ／Ｏ空間へのアクセスに用いられる。
例えば、アダプタ機能にアクセスするために命令内に与えられるオフセットが、命令内で指定されるアドレス空間と関連した基底アドレス・レジスタ内の値に加算され、アダプタ機能にアクセスするのに用いられるアドレスを得る。命令内に与えられるアドレス識別子は、アクセスされるアダプタ機能内のアドレス空間、および用いられる対応するＢＡＲを識別する。
デバイス・テーブル索引（１乃至ｎ）２１４（図４）：１以上のデバイス・テーブル索引があってもよく、各々の索引は、デバイス・テーブル・エントリ（ＤＴＥ）を見つけ出すための、デバイス・テーブルへの索引である。アダプタ機能毎に１以上のデバイス・テーブル・エントリが存在し、各々のエントリは、アダプタ機能の要求（例えば、ＤＭＡ要求、ＭＳＩ要求）を処理するのに使用される情報、およびアダプタ機能への要求（例えば、ＰＣＩ命令）に関連する情報を含む、そのアダプタ機能と関連した情報を含む。各々のデバイス・テーブル・エントリは、アダプタ機能に割り当てられたシステム・メモリ内の１つのアドレス空間と関連付けられる。ＤＴＥ内に含まれる情報は、アダプタ機能によりサポートされるまたはアダプタ機能に関してイネーブルにされた操作に依存し得る（以下でさらに完全に説明される）。および、
内部経路指定情報２１６：この情報は、アダプタへの特定の経路指定を行うために用いられる。この情報には、例として、例えばノード、プロセッサ・チップ、およびハブ・アドレッシング情報が含まれる。

機能テーブル・エントリは、より多くの、より少ない、または異なる情報を含むことができる。含まれる情報は、アダプタ機能によりサポートされる操作またはアダプタ機能に関してイネーブルにされた操作に依存し得る（以下でさらに完全に説明される）。

所与のアダプタ機能に関する特定の機能テーブル・エントリにアクセスするために、機能ハンドル１８４（図３）が用いられる。一例において、機能ハンドルの１以上のビットを機能テーブルへの索引として用いて、特定の機能テーブル・エントリを見つけ出す。各々のアダプタ機能について１つの機能ハンドル１８４が存在する。１つの特定の例において、機能ハンドルは、複数のパラメータを含む。図５に示されるように、機能ハンドル１８４は、例えば、ハンドルがイネーブルにされているかどうかを示すイネーブル・インジケータ２５２と、機能を識別する機能番号２５４（これは静的識別子であり、機能テーブルに索引付けするために用いることができる）と、この機能ハンドルの特定のインスタンスを指定するインスタンス番号２５６とを含む。

上述されたように、アダプタ機能は、メモリ・アクセス要求、割り込み要求等のような要求を発行することができる。さらに、構成は、アダプタ機能に対して要求を発行することができる。本発明の一態様によると、これらの構成要求は、アダプタにアクセスするかまたはアダプタと関連した制御パラメータを修正する、特定の命令を介する。例示的な命令は、２〜３例を挙げると、ＰＣＩロード、ＰＣＩストア、およびＰＣＩ機能制御修正を含む。これらの命令は、Ｉ／Ｏインフラストラクチャ・アーキテクチャ（例えばＰＣＩ）に特有のものである。

一例において、図６に示されるように、ＣＰＵ３１０により実行されるオペレーティング・システムが、機能のストレージ３００のアドレス空間の１つにアクセスするために、ロード命令３１２（例えば、ＰＣＩロード）を発行する。システム内には複数のアダプタ機能が存在する可能性があり、１つのオペレーティング・システムだけが、所与のアダプタにアクセスすることが許容され得る。オペレーティング・システムがＰＣＩロード命令を発行するとき、命令を発行するオペレーティング・システムが、アダプタ機能内のアドレス空間にアクセスすることが許容されることを保証するために、例えばファームウェアにより、アクセス制限が実施される。

さらに別の例において、ＣＰＵ３１０において実行しているオペレーティング・システムが、同じくアドレス空間の１つにアクセスするストア命令３１４（例えば、ＰＣＩストア）を発行する。同様に、オペレーティング・システム（または他の構成）が、それに割り当てられたアダプタ機能のみにアクセスするように制御されることが必要とされる他のアダプタ命令が存在する。

オペレーティング・システムのアダプタ機能に対するアクセスを制御する１つの実施形態が、図８を参照して説明される。この例はオペレーティング・システムのアクセスを説明しているが、他の構成がこれを使用することも可能である。

図８を参照すると、最初に、各々のＰＣＩ機能を、そのアダプタ機能にアクセスすることが許容される特定の構成（例えば、特定のオペレーティング・システム、特定の論理パーティション等）と関連付けするシステム管理者または顧客により、ポリシーが設定される（ステップ４００）。このポリシーは、例えば、再構成可能であり、安全なメモリ内に配置されたＩ／Ｏ構成データ・セット内に保持される。

システムの初期化時に、ファームウェア（すなわち、信頼できるファームウェア）がＩ／Ｏインフラストラクチャのバス・ウォークを実施し、インフラストラクチャ内にどのアダプタ機能が含まれている（例えば、プラグインされている）のかを判断する（ステップ４０２）。その重要な製品データにより識別されるアダプタがプラットフォームによってサポートされていない場合、ファームウェアは、そのアダプタをインフラストラクチャの一部であるとは見なさない。このバス・ウォーク中に、ファームウェアは、一定量の構成を実施する（ステップ４０３）。この構成は、アダプタ機能との間でパケットを成功裏に経路指定できるようにする経路指定情報（例えば、バス番号およびアドレス情報）を用いてＰＣＩｅスイッチ１１４を初期化することを含む。この時点で、サポートされるアダプタの構成空間もまた、同様にスイッチ内で構成される経路指定情報と合致するそれらのリクエスタＩＤおよびＢＡＲ情報を用いて初期化される。この後、各々のサポートされているアダプタ機能について機能テーブル・エントリが作成され、機能テーブル・エントリは、何らかの情報でポピュレートされる（ステップ４０４）。例えば、ファームウェアは、以前に構成したＢＡＲ情報およびそのリクエスタＩＤを、機能テーブル・エントリ内に置く。ポリシーに基づいて、各々の機能テーブル・エントリ内に、どの論理パーティション、従ってどのオペレーティング・システムが、その機能テーブル・エントリに対応するアダプタ機能へのアクセスを有するかを表示するゾーン番号が設定される。コンピューティング環境が論理的に区分化されていないさらに別の実施形態において、ゾーン番号は、論理パーティションではなくオペレーティング・システムを指定する別のインジケータに置き換えることができる。他のタイプの構成のために、他のインジケータを用いることもできる。

その後、オペレーティング・システムは、自分がアクセスできるアダプタ機能（例えば、割り当てられたもの、および割り当てられる可能性があるもの）を判断するための照会を発行する（ステップ４０６）。この照会に応答して、ファームウェアは、１以上のアダプタ機能のリストを戻す。一例として、ファームウェアは、要求しているオペレーティング・システムのゾーン番号と一致するゾーン番号を有する全ての機能テーブル・エントリを探して機能テーブルを走査し、ゾーン番号が一致するアダプタ機能のリストを戻す。（別の実施形態においては、部分的なリストを戻すことができる。）リスト内に含まれる各アダプタ機能について、リスト内に機能ハンドルが提供される。

ある時点で、オペレーティング・システムは、例えば命令を介して、アダプタ機能へのアクセスを試みる（例えば、アダプタ機能に照会する、機能のアドレス空間にアクセスする、またはアダプタ機能に関するデバイス・テーブル・エントリを設定または修正する等）（ステップ４０８）。オペレーティング・システムは、機能ハンドルを介して、アクセスするためのアダプタ機能を命令内で指定する。次いで、ファームウェアはこの機能ハンドルを用いて、アダプタ機能に対応する機能テーブル・エントリを見つけ出す（ステップ４１０）。機能テーブル・エントリ内のゾーン番号を、オペレーティング・システムが常駐するゾーン番号と比較する（問い合わせ４１２）。それらが一致しない場合、アクセスが拒否される（例えば、命令の実行が防止される）（ステップ４１４）。しかし、それらが一致した場合、一例において、異なった理由でアクセスをブロックすべきかどうかについて、更なる判断がなされる（問い合わせ４１６）。例えば、機能テーブル・エントリ内に格納された状態を用いて、オペレーティング・システムが、回復、ファームウェア・ダウロード等のようなアダプタ機能に影響を与えるファームウェアの特権操作（privileged operation）が実施されている間、ブロックされる命令を発行したのかどうかが判断される。

アクセスをブロックすべきであるとの表示が存在する場合、そのブロックが一時的なものであるのかどうかについての更なる判断がなされる（問い合わせ４１８）。つまり、例えば機能テーブル・エントリ内の状態により示されるように、アダプタ機能が一時的にのみ使用可能でない場合には、命令をビジー信号により完了させ（ステップ４２０）、これを再試行することができる。しかしながら、アダプタ機能が単に一時的にブロックされているのではない場合、アクセスは拒否される（ステップ４２２）。

問い合わせ４１６に戻ると、アクセスをブロックすべきではない場合、アクセスが許容される（ステップ４２４）。例えば、命令の実行が許容される。これで処理が完了する。

上記に加えて、さらに別の例においては、機能テーブル・エントリ内のゾーン番号がオペレーティング・システムのゾーン番号と一致すると判断された場合、更なる検証を行って、ゲスト（例えば、ＶＭゲスト）が、ゲストの所有するアダプタに直接アクセスすることを可能にする。この例では、ゲストがアダプタにアクセスできるかどうかを確かめるために、チェックが行われる。例えば、ゲストｉｄについて機能テーブル・エントリをチェックする。ゲストｉｄがエントリ内に格納されている場合、処理は続行し格納されていない場合、要求は拒否される。

上記のアクセス制御能力は、ＰＣＩロード、ＰＣＩストア、ＰＣＩストア・ブロック（PCI Store Block）、ＰＣＩ機能制御修正、および、例えばアダプタ機能に照会するまたはアダプタ機能をイネーブル／ディスエーブルにするために用いられる種々の論理プロセッサ呼び出し（call logical processor、ＣＬＰ）命令のような、構成によりアダプタ機能に対して発行された命令に関して用いられる。この例では、アダプタ機能はＰＣＩアダプタ機能であるので、命令はＰＣＩ命令である。しかしながら、他の例では、アダプタ機能のアーキテクチャに応じて、他のＩ／Ｏアーキテクチャ特有の命令を用いることができる。

命令の幾つかに関する更なる詳細が、以下で説明される。例えば、ＰＣＩ機能を用いるためには、ＰＣＩ機能をイネーブルにしなければならない。例えば、ＰＣＩ機能を使用したいと思うオペレーティング・システムが、照会を行って、オペレーティング・システムが使用する資格がある１以上の機能を判断し（Ｉ／Ｏ構成に基づいて）、イネーブルにされるべきこれらの機能の１つを選択する。一例において、機能は、論理プロセッサ呼び出し命令のＰＣＩ機能設定（set PCI function）コマンドを用いてイネーブルにされる。この命令の１つの実施形態を図９に示す。図示されるように、一例において論理プロセッサ呼び出し命令１５００は、それが論理プロセッサ呼び出し命令であることを示すオペコード５０２と、コマンドについての表示５０４とを含む。一例において、この表示は、実施されるコマンドを説明する要求ブロックのアドレスである。このような要求ブロックの１つの実施形態を図１０に示す。

図１０に示されるように、一例において、要求ブロック５２０は、例えば、要求ブロックの長さを示す長さフィールド５２２；ＰＣＩ機能設定コマンドを示すコマンド・フィールド５２４；イネーブル機能またはディスエーブル機能に与えられるハンドルであるＰＣＩ機能ハンドル５２６；イネーブル操作またはディスエーブル操作を指示するのに用いられるオペコード５２８；および特定のＰＣＩ機能と関連したアドレス空間の要求数を示すＤＭＡアドレス空間（ＤＭＡＡＳ）の数５３０といった、多数のパラメータを含む。他の実施形態においては、より多くの、より少ない、または異なる情報を含ませることができる。例えば、命令がページング可能ストレージ・モード・ゲストのホストにより発行される仮想環境において、ゲストの識別が与えられる。他の変形もまた可能である。

論理プロセッサ呼び出し命令の発行および処理に応答して、応答ブロックが戻され、応答ブロック内に含まれる情報は、実施される操作によって決まる。応答ブロックの１つの実施形態を図１１に示す。一例において、応答ブロック５５０は、応答ブロックの長さを表示する長さフィールド５５２と、コマンドの状態を示す応答コード５５４と、ＰＣＩ機能を識別するＰＣＩ機能ハンドル５５６とを含む。イネーブル・コマンドに応答して、ＰＣＩ機能ハンドルは、ＰＣＩ機能のイネーブルにされたハンドルとなる。さらに、ディスエーブル操作の完了時に、ＰＣＩ機能ハンドルは、将来のイネーブル機能によりイネーブルにすることができる汎用ハンドルとなる。

ＰＣＩ機能をイネーブルにするための論理の１つの実施形態が、図１２を参照して説明される。一例において、この論理は、コマンドがＰＣＩ機能設定コマンドに設定され、オペコードがイネーブル機能に設定される、論理プロセッサ呼び出し命令の発行に応答して開始される。この論理は、この論理を実施する権限が付与されたオペレーティング・システムまたはオペレーティング・システムのデバイス・ドライバが命令を発行するのに応答して実施される。他の実施形態においては、論理プロセッサ呼び出し命令を使用することなく、この論理を実施することができる。

図１２を参照すると、最初に、論理プロセッサ呼び出し命令の要求ブロック内で与えられるハンドルが有効なハンドルであるかどうかについての判断がなされる（問い合わせ６００）。つまり、ハンドルが機能テーブル内の有効なエントリを指し示すか、またはハンドルは有効なエントリの範囲外にある（例えば、ハンドルの機能番号部分はインストール済みの機能を指し示す）。ハンドルが既知のものでない場合、ハンドルが認識されないことを示す、対応する応答コードが与えられる（ステップ６０２）。しかしながら、ハンドルが既知のものである場合、ハンドルがイネーブルにされているかどうかについての更なる問い合わせがなされる（問い合わせ６０４）。この判断は、ＰＣＩ機能ハンドル内のイネーブル・インジケータをチェックすることにより行われる。表示がセットされており、ハンドルがイネーブルにされていることを示す表示が設定されている場合、それを示す応答コードが戻される（ステップ６０６）。

しかしながら、ハンドルが既知のものであり、かつ、イネーブルにされていない場合（即ち、イネーブルメントの場合に有効である）、ＰＣＩ機能に割り当てられるアドレス空間の要求数が最大値より大きいかどうかについての更なる判断がなされる（問い合わせ６０８）。この判断を行うために、要求ブロック内に指定されているＤＭＡアドレス空間の数を最大値（一例においては、ポリシーに基づいて与えられる）と比較する。アドレス空間の数が最大値より大きい場合、ＤＭＡアドレス空間についての無効値を示す応答コードが与えられる（ステップ６１０）。他の場合、要求数のアドレス空間が利用可能なものであるかどうかについての判断がなされる（問い合わせ６１２）。この判断は、要求数のアドレス空間について利用可能なデバイス・テーブル・エントリが存在するかどうかをチェックすることにより行われる。要求数のアドレス空間が利用可能ではない場合、リソースが不十分であることを示す応答コードが戻される（ステップ６１４）。他の場合、処理は続行し、ＰＣＩ機能をイネーブルにする。

与えられたハンドルを用いて、機能テーブル・エントリを見つけ出す（ステップ６１６）。例えば、ハンドルの１以上の指定ビットを機能テーブルへの索引として用いて、特定の機能テーブル・エントリを見つけ出す。適切な機能テーブル・エントリを見つけ出すことに応答して、機能がイネーブルにされているかどうかについての判断がなされる（問い合わせ６１８）。この判断は、機能テーブル・エントリ内のイネーブル・インジケータをチェックすることにより行われる。機能が既にイネーブルにされている（即ち、インジケータが１にセットされている）場合、ＰＣＩ機能が既に要求された状態にあることを示す応答コードが戻される（ステップ６２０）。

機能がまだイネーブルにされていない場合、処理は、機能が永続エラー状態にあるかどうかの判断を続行する（問い合わせ６２２）。機能テーブル・エントリ内の永続エラー状態インジケータが、それが永続エラー状態にあることを示している場合、そのことを示す応答コードが戻される（ステップ６２４）。しかしながら、機能が永続エラー状態ではない場合、機能に関してエラー回復が開始されているかどうかについての更なる判断がなされる（問い合わせ１１２６）。機能テーブル・エントリ内の回復開始インジケータが設定されている場合は、回復が開始されていることを示す応答コードが与えられる（ステップ６２８）。他の場合には、ＰＣＩ機能がビジーであるかどうかについての更なる問い合わせがなされる（問い合わせ６３０）。同様に、機能テーブル・エントリ内のビジー・インジケータのチェックが、ＰＣＩ機能がビジーであることを示している場合には、そのような表示が与えられる（ステップ６３２）。しかしながら、ＰＣＩ機能が永続エラー状態にはなく、回復が開始されておらず、かつ、機能がビジーではない場合は、オペレーティング・システムがこのＰＣＩ機能をイネーブルにすることが許可されているかどうかについての更なる問い合わせがなされる（問い合わせ６３４）。

一例において、許可のチェックは、ＦＴＥ内のゾーン番号を、命令を発行するオペレーティング・システムのものに対して検証することを含む。それらが等しくない場合、オペレーティング・システムは許可されていない。それらが等しい場合、機能テーブル・エントリ内の許可インジケータがチェックされる。ゾーン番号が、機能テーブル・エントリの許可インジケータに基づいて許可されない場合、不正な動作を示す応答コードが与えられる（ステップ６３６）。しかしながら、全てのテストに成功裏に合格した場合には、このＰＣＩ機能に関し、利用可能ないずれかのＤＴＥが存在するかどうかについての更なる判断がなされる（問い合わせ６３８）。例として、ＤＴＥの利用可能性の判断は、Ｉ／Ｏハブにおいて現在イネーブルにされていないＤＴＥに基づくことができる。付加的に、ポリシーを適用して、所与のオペレーティング・システムまたは論理パーティションが利用可能なＤＴＥの数をさらに限定することができる。アダプタにアクセスできる、あらゆる利用可能なＤＴＥを割り当てることができる。利用可能なＤＴＥが存在しない場合は、要求されたＤＴＥの１つまたは複数が利用可能でないことを示す応答コードが戻される（ステップ６４０）。

ＤＴＥが利用可能である場合は、要求されたアドレス空間の数に対応する数のＤＴＥが割り当てられ、イネーブルにされる（ステップ６４２）。一例において、イネーブルにすることは、イネーブルにされる各ＤＴＥ内のイネーブル・インジケータを設定することを含む。さらに、この例において、イネーブルにすることは、コンテンツ・アドレス指定可能メモリ（ＣＡＭ）を設定して各ＤＴＥへの索引を提供することを含む。例えば、各々のＤＴＥについて、ＣＡＭ内のエントリが索引と共にロードされ、ＣＡＭはＤＴＥの位置特定を容易にする。

さらに、ＤＴＥは、機能テーブル・エントリと関連付けられる（ステップ６４４）。これには、例えば、機能テーブル・エントリ内に各々のＤＴＥ索引を含ませることが含まれる。次いで、機能は、機能テーブル・エントリ内のイネーブル・インジケータを設定することによりイネーブルされるものとしてマーク付けされる（ステップ６４６）。さらに、ハンドル内のイネーブル・ビットが設定され、インスタンス番号が更新される（ステップ６４８）。次いで、このイネーブルにされたハンドルが戻され（ステップ６５０）、ＰＣＩアダプタの使用が可能になる。例えば、機能をイネーブルにすることに応答して、アドレス変換のための登録および割り込みを実施することができ、ＰＣＩ機能によりＤＭＡ操作を実施することができ、および／または、ロード、ストア、およびストア・ブロック命令を機能に対して発行することができる。

上記に示されたように、機能をイネーブルにした後、ＰＣＩ機能制御修正命令を介して、ＤＴＥおよび／またはＦＴＥ内に種々のパラメータが設定される。ＰＣＩ機能制御修正命令の一例が、図１３−図１６を参照して説明される。

図１３を参照するとＰＣＩ機能制御修正命令７００が、例えばそのＰＣＩ機能制御修正命令を示すオペコード７０２と、操作パラメータを確立するアダプタ機能に関する種々の情報が含まれている記憶位置を指定する第１のフィールド７０４と、ＰＣＩ機能情報ブロック（ＦＩＢ）がフェッチされる記憶位置を指定する第２のフィールド７０６とを含む。フィールド１および２により示される記憶位置のコンテンツが、以下でさらに説明される。

１つの実施形態において、フィールド１は、種々の情報を含む汎用レジスタを示す。図１４に示されるように、このレジスタのコンテンツは、例えば、これに代わって修正命令を実施するアダプタ機能のハンドルを識別する機能ハンドル７１０と、機能ハンドルにより示されるアダプタ機能と関連したシステム・メモリ内のアドレス空間を示すアドレス空間７１２と、そのアダプタ機能に関して実施される操作を指定する操作制御７１４と、命令が所定のコードにより完了したときに、その命令に関する状態を提供する状態７１６とを含む。

図１５に示されるように、一例において、フィールド２は、関連したアダプタ機能に関する情報を含むＰＣＩ機能情報ブロック（ＦＩＢ）の論理アドレス７２０を指定する。本発明の一態様により、機能情報ブロックを用いて、アダプタ機能と関連したデバイス・テーブル・エントリおよび／または機能テーブル・エントリ（または他の記憶位置）を更新する。情報は、アダプタの初期化および／または構成中に、および／または特定のイベントに応答して、ＦＩＢ内に格納される。

機能情報ブロックに関する更なる詳細が、図１６を参照して説明される。１つの実施形態において、機能情報ブロック７５０は、以下のフィールドを含む。；すなわち、
形式７５１：このフィールドは、ＦＩＢの形式を指定する。
インターセプト制御７５２：このフィールドは、ページング可能モード・ゲストによる、特定の命令のゲスト実行が、命令のインターセプトをもたらすかどうかについて示すために用いられる。
エラー表示７５４：このフィールドは、ダイレクト・メモリ・アクセスおよびアダプタ割り込みに関するエラー状態表示を含む。ビットが設定されると（例えば１）、アダプタ機能に関するダイレクト・メモリ・アクセスおよびアダプタ割り込みを実施する間、１以上のエラーが検出される。
ロード／ストアのブロック７５６：このフィールドは、ロード／ストア操作がブロックされているかどうかを表示する。
ＰＣＩ機能の有効性７５８：このフィールドは、アダプタ機能に関するイネーブルメント制御を含む。ビットが設定されると（例えば１）、アダプタ機能はＩ／Ｏ操作に関してイネーブルにされると考えられる。
アドレス空間の登録７６０：このフィールドは、そのアダプタ機能に関するダイレクト・メモリ・アクセスのイネーブルメント制御を含む。ビットが設定されると（例えば１）、ダイレクト・メモリ・アクセスはイネーブルにされる。
ページ・サイズ７６１：このフィールドは、ＤＭＡによりアクセスされるページまたは他のメモリ単位のサイズを示す。
ＰＣＩ基底アドレス（ＰＢＡ）７６２：このフィールドは、アダプタ機能に割り当てられたシステム・メモリ内のアドレス空間についての基底アドレスである。これは、アダプタ機能が、指定されたＤＭＡアドレス空間へのダイレクト・メモリ・アクセスのために用いることができる最下位の仮想アドレスを表す。
ＰＣＩアドレス制限（ＰＡＬ）７６４：このフィールドは、アダプタ機能が、指定されたＤＭＡアドレス空間内でアクセスすることができる最上位の仮想アドレスを表す。
入力／出力アドレス変換ポインタ（ＩＯＡＴ）７６６：入力／出力アドレス変換ポインタは、ＰＣＩ仮想アドレス変換により用いられるいずれかの変換テーブルの第１のものを示し、または、これは、変換の結果であるストレージ・フレームの絶対アドレスを直接指定することができる。
割り込みサブクラス（ＩＳＣ）７６８：このフィールドは、アダプタ機能に関するアダプタ割り込みを提示するのに用いられる割り込みサブクラスを含む。
割り込みの数７７０：このフィールドは、アダプタ機能について受け入れた別個の割り込みコードの数を示す。このフィールドはまた、アダプタ割り込みビット・ベクトル・アドレスおよびアダプタ割り込みビット・ベクトル・オフセット・フィールドにより示されるアダプタ割り込みビット・ベクトルのサイズもビット単位で定める。
アダプタ割り込みビット・ベクトル（ＡＩＢＶ）７７２：このフィールドは、アダプタ機能に関するアダプタ割り込みビット・ベクトルのアドレスを指定する。このベクトルは、割り込み処理において用いられる。
アダプタ割り込みビット・ベクトル・オフセット７７４：このフィールドは、アダプタ機能に関する第１のアダプタ割り込みビット・ベクトルのオフセットを指定する。
アダプタ割り込みサマリ・ビット・アドレス（ＡＩＳＢ）７７６：このフィールドは、割り込み処理において随意的に用いられるアダプタ割り込みサマリ・ビットを指定するアドレスを提供する。
アダプタ割り込みサマリ・ビット・オフセット７７８：このフィールドは、アダプタ割り込みサマリ・ビット・ベクトルへのオフセットを提供する。
機能測定ブロック・アドレス（ＦＭＢ）７８０：このフィールドは、アダプタ機能に関する測定値を収集するのに用いられる機能測定ブロックのアドレスを提供する。
機能測定ブロック・キー７８２：このフィールドは、機能測定ブロックにアクセスするためのアクセス・キーを含む。
サマリ・ビット通知制御７８４：このフィールドは、使用中のサマリ・ビット・ベクトルが存在するかどうかを示す。
命令許可トークン７８６：このフィールドは、ページング可能ストレージ・モード・ゲスト（例えば、Ｖ＝Ｖゲスト）に、ホストの介入なしにＰＣＩ命令を実行する権限が付与されているかどうかを判断するのに用いられる。および、
アドレス変換形式７８７：このフィールドは、変換に用いられる最上位レベルの変換テーブルのアドレス変換に関する選択された形式を示す（例えば、セグメント・テーブル、領域第３テーブル等）。
機能情報ブロック内の情報は、構成中、初期化中、および／または特定のイベントの発生中に得られる。

本発明の一態様によると、ＰＣＩ機能制御修正命令内で指定された機能情報ブロックは、選択されたデバイス・テーブル・エントリ、機能テーブル・エントリ、および／または命令内で指定されたアダプタ機能と関連した他のファームウェア制御を修正するために用いられる。デバイス・テーブル・エントリ、機能テーブル・エントリ、および／または他のファームウェア制御を修正することにより、アダプタに対して特定のサービスが提供される。これらのサービスには、例えば、アダプタ割り込み、アドレス変換、エラー状態のリセット、ロード／ストアのブロックのリセット、機能測定パラメータの設定、およびインターセプト制御の設定が含まれる。

ＰＣＩ機能制御修正命令と関連した論理の１つの実施形態が、図１７を参照して説明される。一例において、命令が、オペレーティング・システム（または他の構成）により発行され、オペレーティング・システムを実行するプロセッサ（例えば、ファームウェア）により実行される。本明細書での例においては、命令およびアダプタ機能は、ＰＣＩベースのものである。しかしながら、他の例においては、異なるアダプタ・アーキテクチャおよび対応する命令を用いることができる。

一例において、オペレーティング・システムは、命令に対して、以下のオペランド：即ち、ＰＣＩ機能ハンドル、ＤＭＡアドレス空間識別子、操作制御、および、機能情報ブロックのアドレスを提供する（例えば、命令により指定される１以上のレジスタにおいて）。

図１７を参照すると、最初に、ＰＣＩ機能制御修正命令を可能にするファシリティがインストールされているかどうかについての判断がなされる（問い合わせ８００）。例えば、この判断は、例えば制御ブロック内に格納されたインジケータをチェックすることによりなされる。ファシリティがインストールされていない場合、例外条件が与えられる（ステップ８０２）。他の場合には、命令がページング可能ストレージ・モード・ゲスト（または他のゲスト）により発行されたかどうかについての判断がなされる（問い合わせ８０４）。肯定であれば、ホスト・オペレーティング・システムは、そのゲストに関する動作をエミュレートする（ステップ８０６）。

他の場合には、オペランドの１つまたは複数が位置合わせされているかどうかついての判断がなされる（問い合わせ８０８）。例えば、機能情報ブロックのアドレスがダブルワード境界上にあるかどうかについて判断がなされる。一例においては、これは随意的である。オペランドが位置合わせされていない場合、例外条件が与えられる（ステップ８１０）。他の場合には、機能情報ブロックがアクセス可能であるかどうかについて判断がなされる（問い合わせ８１２）。アクセス可能でない場合、例外条件が与えられる（ステップ８１４）。他の場合には、ＰＣＩ機能制御修正命令のオペランド内に提供されたハンドルがイネーブルにされているかどうかについての判断がなされる（問い合わせ８１６）。一例において、この判断は、ハンドル内のイネーブル・インジケータをチェックすることによってなされる。ハンドルがイネーブルにされていない場合、例外条件が与えられる（ステップ８１８）。

ハンドルがイネーブルにされている場合、ハンドルを用いて、機能テーブル・エントリを見つけ出す（ステップ８２０）。つまり、ハンドルの少なくとも一部を機能テーブルへの索引として使用して、操作パラメータが確立されるアダプタ機能に対応する機能テーブル・エントリを見つけ出す。

機能テーブル・エントリが見つかったかどうかについての判断がなされる（問い合わせ８２２）。見つかっていない場合、例外条件が与えられる（ステップ８２４）。他の場合には、オペレーティング・システムに権限付与されているかどうかについての判断がなされる（問い合わせ８２６）。一例において、これは、命令を発行するオペレーティング・システムのものに対して、ＦＴＥ内のゾーン番号を検証することを含む。それらが等しくない場合、オペレーティング・システムに権限付与されていない。それらが等しい場合、命令を発行する構成がゲストであるかどうかについてのさらなる判断がなされる。ゲストである場合、例外条件（例えば、ホストへのインターセプト）が与えられる（ステップ８２８）。構成がゲストでない場合、問い合わせを無視することができ、または指定された場合、他の権限付与をチェックすることができる。

次いで、機能がイネーブルにされているかどうかについての判断がなされる（問い合わせ８３０）。一例において、この判断は、機能テーブル・エントリ内のイネーブル・インジケータをチェックすることによりなされる。機能がイネーブルにされていない場合、例外条件が与えられる（ステップ８３２）。

機能がイネーブルにされている場合、回復がアクティブであるかどうかについての判断がなされる（問い合わせ８３４）。機能テーブル・エントリ内のインジケータにより判断されるように回復がアクティブである場合、例外条件が与えられる（ステップ８３６）。しかしながら、回復がアクティブでない場合、機能がビジーであるかどうかについてのさらなる判断がなされる（８３８）。この判断は、機能テーブル・エントリ内のビジー・インジケータをチェックすることによりなされる。機能がビジーである場合、ビジー条件が与えられる（ステップ８４０）。ビジー条件において、命令を、ドロップしないで、再試行することができる。

機能がビジーでない場合、機能情報ブロック形式が有効であるかどうかについてのさらなる判断がなされる（問い合わせ８４２）。例えば、ＦＩＢの形式フィールドをチェックして、この形式がシステムによりサポートされているかどうかについての判断がなされる。形式が無効である場合、例外条件が与えられる（ステップ８４４）。機能情報ブロックの形式が有効である場合、命令のオペランド内で指定される操作制御が有効であるかどうかについての更なる判断がなされる（問い合わせ８４６）。つまり、操作制御は、この命令に関して指定された操作制御の１つであるかどうかである。操作制御が無効である場合、例外条件が与えられる（ステップ８４８）。しかしながら、操作制御が有効である場合、処理は、指定された特定の操作制御を続行する。

例えば、アドレス変換の登録／登録解除、アダプタ割り込みの登録／登録解除、インターセプト制御の設定、エラー状態のリセット、ロード／ストア・ブロック・インジケータのリセット等を含む種々の操作を指定することができる。これらの操作の各々について、操作に関連する操作パラメータがＦＩＢからＤＴＥおよび／またはＦＴＥ（または他の記憶位置）にコピーされる。

初期化の後、ゲストが、ＰＣＩロード、ＰＣＩストア、およびＰＣＩストア・ブロック命令を実行することができ、その各々が以下で説明される。

最初に図１８を参照すると、ＰＣＩロード命令の１つの実施形態が示される。示されるように、ＰＣＩロード命令９００は、例えば、ＰＣＩロード命令を示すオペコード９０２と、アダプタ機能からフェッチされたデータがロードされる記憶位置を指定する第１のフィールド９０４と、データがロードされるアダプタ機能に関する種々の情報が含まれる記憶位置を指定する第２のフィールド９０６とを含む。フィールド１および２により示される記憶位置のコンテンツが、以下でさらに説明される。

一例において、フィールド１は汎用レジスタを示し、図１９に示されるように、そのレジスタのコンテンツ９０４は、命令内で指定されたアダプタ機能の記憶位置からロードされる１以上のバイトの連続した範囲を含む。一例において、データは、レジスタの最右端のバイト位置にロードされる。

一実施形態において、フィールド２は、種々の情報を含む一対の汎用レジスタを指定する。図２０に示されるように、レジスタのコンテンツは、例えば、以下のものを含む。すなわち、
イネーブル・ハンドル９１０：このフィールドは、データがロードされる、アダプタ機能のイネーブルにされた機能ハンドルである。
アドレス空間９１２：このフィールドは、データがロードされるアダプタ機能内のアドレス空間を識別する。
アドレス空間内のオフセット９１４：このフィールドは、データがロードされる特定のアドレス空間内のオフセットを指定する。
長さフィールド９１６：このフィールドは、ロード操作の長さ（例えば、ロードされるバイト数）を指定する。および、
状態フィールド９１８：このフィールドは、命令が所定の条件コードを備えているときに適用可能な状態コードを提供する。

一実施形態において、アダプタ機能からロードされたバイトは、アダプタ機能の指定されたＰＣＩアドレス空間内の整数境界内に含まれることになる。アドレス空間フィールドがメモリ・アドレス空間を指定するとき、整数境界のサイズは、例えば、ダブルワードである。アドレス空間フィールドがＩ／Ｏアドレス空間または構成空間を指定するとき、整数境界のサイズは、例えば、ワードである。

ＰＣＩロード命令と関連した論理の１つの実施形態が、図２１−図２２を参照して説明される。一例において、命令が、オペレーティング・システム（または他の構成）により発行され、オペレーティング・システムを実行するプロセッサ（例えば、ファームウェア）により実行される。本明細書での例においては、命令およびアダプタ機能は、ＰＣＩベースのものである。しかしながら、他の例においては、異なるアダプタ・アーキテクチャおよび対応する命令を用いることができる。

命令を発行するために、オペレーティング・システムは、命令に対して、以下のオペランド：すなわち、ＰＣＩ機能ハンドル、ＰＣＩアドレス空間（ＰＣＩＡＳ）、ＰＣＩアドレス空間のオフセット、およびロードされるデータの長さを提供する（例えば、命令により指定される１以上のレジスタにおいて）。ＰＣＩロード命令が成功裡に完了すると、データは、命令は指定する記憶位置（例えば、レジスタ）内にロードされる。

図２１を参照すると、最初に、ＰＣＩロード命令を可能にするファシリティがインストールされているかどうかについての判断がなされる（問い合わせ１０００）。例えば、この判断は、例えば制御ブロック内に格納されたインジケータをチェックすることによりなされる。ファシリティがインストールされていない場合、例外条件が与えられる（ステップ１００２）。他の場合には、オペランドが位置合わせされているかどうかについての判断がなされる（問い合わせ１００４）。例えば、特定のオペランドが偶数／奇数のレジスタ対内にある必要がある場合、それらの要件が満たされるかどうかについての判断がなされる。オペランドが位置合わせされていない場合、例外条件が与えられる（ステップ１００６）。他の場合には、ファシリティがインストールされ、オペランドが位置合わせされている場合、ＰＣＩロード命令のオペランド内に与えられたハンドルがイネーブルにされているかどうかについての判断がなされる（問い合わせ１００８）。一例において、この判断は、ハンドル内のイネーブル・インジケータをチェックすることによりなされる。ハンドルがイネーブルにされていない場合、例外条件が与えられる（ステップ１０１０）。

ハンドルがイネーブルにされている場合、ハンドルを用いて機能テーブル・エントリを見つけ出す（ステップ１０１２）。つまり、ハンドルの少なくとも一部を機能テーブルへの索引として使用して、らデータがロードされるアダプタ機能に対応する機能テーブル・エントリを見つけ出す。

その後、オペレーティング・システムに権限付与されているかどうかについての判断がなされる（問い合わせ１０１４）。一例において、これは、命令を発行するオペレーティング・システムのものに対して、ＦＴＥ内のゾーン番号を検証することを含む。それらが等しくない場合、オペレーティング・システムに権限付与されていない。それらが等しい場合、命令を発行する構成がゲストであるかどうかについて、さらなる判断がなされる。ゲストである場合、例外条件が与えられる（ステップ１０１６）。構成がゲストでない場合は問い合わせを無視することができ、または指定された場合、他の権限付与をチェックすることができる。

次いで、機能がイネーブルにされているかどうかについての判断がなされる（問い合わせ１０１８）。一例において、この判断は、機能テーブル・エントリ内のイネーブル・インジケータをチェックすることによりなされる。機能がイネーブルにされていない場合、例外条件が与えられる（ステップ１０２０）。

機能がイネーブルにされている場合、次に、アドレス空間が有効であるかについての判断がなされる（問い合わせ１０２２）。例えば、指定されたアドレス空間が、アダプタ機能の指定のアドレス空間であり、かつ、この命令に適したアドレス空間であるかである。アドレス空間が無効である場合、例外条件が与えられる（ステップ１０２４）。他の場合には、ロード／ストアがブロックされるかどうかについて判断がなされる（問い合わせ１０２６）。一例において、この判断は、機能テーブル・エントリ内の状態インジケータをチェックすることによりなされる。ロード／ストアがブロックされる場合、例外条件が与えられる（ステップ１０２８）。

しかしながら、ロード／ストアがブロックされない場合、回復がアクティブであるかどうかについての判断がなされる（問い合わせ１０３０）。一例において、この判断は、機能テーブル・エントリ内の回復開始インジケータをチェックすることによってなされる。回復がアクティブである場合、例外条件が与えられる（ステップ１０３２）。他の場合には、機能がビジーであるかどうかについての判断がなされる（問い合わせ１０３４）。この判断は、機能テーブル・エントリ内のビジー・インジケータをチェックすることによりなされる。機能がビジーである場合、ビジー条件が与えられる（ステップ１０３６）。ビジー条件において、命令を、ドロップせずに再試行することができる。

機能がビジーでない場合、命令内で指定されたオフセットが有効であるかどうかについてのさらなる判断がなされる（問い合わせ１０３８）。つまり、操作の長さと組み合わせたオフセットが、機能テーブル・エントリ内で指定されるアドレス空間の基底および長さの範囲内にあるかどうかである。有効でない場合、例外条件が与えられる（ステップ１０４０）。しかしながら、オフセットが有効である場合、次に、長さが有効であるかどうかについての判断がなされる（問い合わせ１０４２）。つまり、アドレス空間のタイプ、アドレス空間内のオフセット、および整数境界のサイズに従って、長さが有効であるかどうかである。有効でない場合、例外条件が与えられる（ステップ１０４４）。他の場合には、処理はロード命令を続行する。（一実施形態においては、ファームウェアが上記のチェックを行う。）

図２２を続いて参照すると、ファームウェアにより、ロードがアダプタ機能の構成アドレス空間に関するものであるかどうかについての判断がなされる（問い合わせ１０５０）。つまり、アダプタ機能のメモリ構成に基づいて、命令内で与えられる指定されたアドレス空間が、構成空間であるかどうかである。肯定である場合、ファームウェアは、種々の処理を行って、アダプタ機能に結合されたハブに要求を与える。次いで、ハブは、要求を機能に送る（ステップ１０５２）。

例えば、ファームウェアは、命令オペランド内で与えられる機能ハンドルにより指し示された機能テーブル・エントリからリクエスタＩＤを取得する。さらに、ファームウェアは、機能テーブル・エントリ内の情報（例えば、内部経路指定情報）に基づいて、この要求を受信するためのハブを決定する。つまり、環境は、１以上のハブを有することができ、ファームウェアは、このアダプタ機能に結合されたハブを決定する。次いで、ファームウェアは、要求をそのハブに転送する。ハブは、構成読み出し要求パケットを生成し、パケットはＰＣＩバス上を流れて、機能テーブル・エントリ内のＲＩＤにより識別されるアダプタ機能に向かう。以下で説明されるように、構成読み出し要求は、データをフェッチするのに用いられるＲＩＤおよびオフセット（すなわち、データ・アドレス）を含む。

問い合わせ１０５０に戻ると、指定されたアドレス空間が構成空間ではない場合、ファームウェアは、再び種々の処理を行って要求をハブに提供する（ステップ１０５４）。ファームウェアは、ハンドルを用いて機能テーブル・エントリを選択し、そのエントリから、適切なハブを見つけ出すための情報を取得する。ファームウェアはまた、ロード操作に用いられデータ・アドレスも計算する。このアドレスは、機能テーブル・エントリから取得されたＢＡＲ開始アドレス（ＢＡＲは、命令内で与えられるアドレス空間識別子と関連したものである）を命令内で与えられるオフセットに加算することにより計算される。この計算されたデータ・アドレスがハブに提供される。次に、ハブはそのアドレスを取得し、ＤＭＡ読み出し要求パケットのような要求パケットにこれを含み、要求パケットは、ＰＣＩバス上を流れてアダプタ機能に向かう。

ステップ１０５２またはステップ１０５４を介して要求を受信することに応答して、アダプタ機能は、指定された記憶位置から（すなわち、データ・アドレスにおける）要求されたデータをフェッチし、要求に応答してそのデータを戻す（ステップ１０５６）。応答は、アダプタ機能からＩ／Ｏハブに転送される。応答を受信することに応答して、ハブは、応答を開始プロセッサに転送する。次いで、開始プロセッサは、応答パケットからデータを取得し、そのデータを命令内で指定された指定の記憶位置（例えば、フィールド１）内にロードする。ＰＣＩロード操作は、成功の表示（例えば、ゼロの条件コードを設定する）で終了する。

アダプタ機能からデータを取り出し、それを指定の記憶位置に格納するロード命令に加えて、実行することができる別の命令は、ストア命令である。ストア命令は、アダプタ機能内の指定された記憶位置にデータを格納（ストア）する。ＰＣＩストア命令の一実施形態が、図２３を参照して説明される。示されるように、ＰＣＩストア命令１１００は、例えば、ＰＣＩストア命令を示すオペコード１１０２と、アダプタ機能内に格納されるデータを含む記憶位置を指定する第１のフィールド１１０４と、データが格納されるアダプタ機能に関する種々の情報が含まれる記憶位置を指定する第２のフィールド１１０６とを含む。フィールド１および２により指定される記憶位置のコンテンツが、以下でさらに説明される。

一例において、フィールド１は汎用レジスタを指定し、図２４に示されるように、そのレジスタのコンテンツ１１０４は、アダプタ機能の指定された記憶位置内に格納されるデータの１以上のバイトの連続した範囲を含む。一例において、そのレジスタの最右端のバイト位置内のデータが格納される。

一実施形態において、フィールド２は、種々の情報を含む一対の汎用レジスタを指定する。図２４に示されるように、レジスタのコンテンツは、例えば、以下のものを含む。すなわち、
イネーブル・ハンドル１１１０：このフィールドは、データが格納されるアダプタ機能のイネーブルにされた機能ハンドルである。
アドレス空間１１１２：このフィールドは、データが格納されるアダプタ機能内のアドレス空間を識別する。
アドレス空間内のオフセット１１１４：このフィールドは、データが格納される指定されたアドレス空間内のオフセットを指定する。
長さフィールド１１１６：このフィールドは、ストア操作の長さ（例えば、格納されるバイト数）を指定する。および、
状態フィールド１１１８：このフィールドは、命令が所定の条件コードを完了したときに適用可能な状態コードを提供する。

ＰＣＩストア命令と関連した論理の一実施形態が説明される。一例において、命令が、オペレーティング・システムにより発行され、オペレーティング・システムを実行するプロセッサ（例えば、ファームウェア）により実行される。

命令を発行するために、オペレーティング・システムは、命令に対して、以下のオペランド：すなわち、ＰＣＩ機能ハンドル、ＰＣＩアドレス空間（ＰＣＩＡＳ）、ＰＣＩアドレス空間のオフセット、格納されるデータの長さ、および格納されるデータへのポインタを与える（例えば、命令により指定される１以上のレジスタにおいて）。ＰＣＩストア命令が成功裡に完了すると、データは、命令が指定する記憶位置内に格納される。

図２６を参照すると、最初に、ＰＣＩストア命令を可能にするファシリティがインストールされているかどうかについての判断がなされる（問い合わせ１２００）。例えば、この判断は、例えば制御ブロック内に格納されたインジケータをチェックすることによりなされる。ファシリティがインストールされていない場合、例外条件が与えられる（ステップ１２０２）。他の場合には、オペランドが位置合わせされているかどうかについての判断がなされる（問い合わせ１２０４）。例えば、特定のオペランドが偶数／奇数のレジスタの対内にある必要がある場合、それらの要件が満たされているかどうかについての判断がなされる。オペランドが位置合わせされていない場合、例外条件が与えられる（ステップ１２０６）。他の場合には、ファシリティがインストールされ、オペランドが位置合わせされている場合、ＰＣＩストア命令のオペランド内に与えられたハンドルがイネーブルにされているかどうかについての判断がなされる（問い合わせ１２０８）。一例において、この判断は、ハンドル内のイネーブル・インジケータをチェックすることによりなされる。ハンドルがイネーブルにされていない場合、例外条件が与えられる（ステップ１２１０）。

ハンドルがイネーブルにされている場合、ハンドルを用いて機能テーブル・エントリを見つけ出す（ステップ１２１２）。つまり、ハンドルの少なくとも一部を機能テーブルへの索引として使用して、データが格納されるアダプタ機能に対応する機能テーブル・エントリを見つけ出す。

その後、オペレーティング・システムに権限付与されているかどうかについての判断がなされる（問い合わせ１２１４）。一例において、これは、命令を発行するオペレーティング・システムのものに対して、ＦＴＥ内のゾーン番号を検証することを含む。それらが等しくない場合は、オペレーティング・システムに権限付与されていない。それらが等しい場合、命令を発行する構成がゲストであるかどうかについてのさらなる判断がなされる。ゲストである場合、例外条件が与えられる（ステップ１２１６）。構成がゲストでない場合、問い合わせを無視することができ、または指定された場合、他の権限付与をチェックすることができる。

次いで、機能がイネーブルにされているかどうかについての判断がなされる（問い合わせ１２１８）。一例において、この判断は、機能テーブル・エントリ内のイネーブル・インジケータをチェックすることによってなされる。機能がイネーブルにされていない場合、例外条件が与えられる（ステップ１２２０）。

機能がイネーブルにされている場合、アドレス空間が有効であるかについての判断がなされる（問い合わせ１２２２）。例えば、指定されたアドレス空間が、アダプタ機能の指定のアドレス空間であり、かつ、命令に適したアドレス空間であるかどうかである。アドレス空間が無効である場合、例外条件が与えられる（ステップ１２２４）。他の場合には、ロード／ストアがブロックされるかどうかについて判断がなされる（問い合わせ１２２６）。一例において、この判断は、機能テーブル・エントリ内の状態インジケータをチェックすることによってなされる。ロード／ストアがブロックされる場合には、例外条件が与えられる（ステップ１２２８）。

しかしながら、ロード／ストアがブロックされない場合には、回復がアクティブであるかどうかについての判断がなされる（問い合わせ１２３０）。一例において、この判断は、機能テーブル・エントリ内の回復開始インジケータをチェックすることによりなされる。回復がアクティブである場合、例外条件が与えられる（ステップ１２３２）。他の場合には、機能がビジーであるかどうかについての判断がなされる（問い合わせ１２３４）。この判断は、機能テーブル・エントリ内のビジー・インジケータをチェックすることによりなされる。機能がビジーである場合、ビジー条件が与えられる（ステップ１２３６）。ビジー条件において、命令を、ドロップせずに再試行することができる。

機能がビジーでない場合、命令内で指定されたオフセットが有効であるかどうかについてのさらなる判断がなされる（問い合わせ１２３８）。つまり、操作の長さと組み合わせたオフセットが、機能テーブル・エントリ内で指定されるアドレス空間の基底および長さの範囲内にあるかどうかである。有効でない場合、例外条件が与えられる（ステップ１２４０）。しかながらし、オフセットが有効である場合、長さが有効であるかどうかについての判断がなされる（問い合わせ１２４２）。つまり、アドレス空間のタイプ、アドレス空間内のオフセット、および整数境界のサイズに従って、長さが有効であるかである。有効でない場合、例外条件が与えられる（ステップ１２４４）。他の場合には、処理は、ストア命令を続行する。（一実施形態においては、ファームウェアが上記のチェックを行う。）

図２７を続いて参照すると、ファームウェアにより、ストアがアダプタ機能の構成アドレス空間に対するものであるかどうかについての判断がなされる（問い合わせ１２５０）。つまり、アダプタ機能のメモリの構成に基づいて、命令内で与えられる指定されたアドレス空間が、構成空間であるかどうかである。肯定である場合、ファームウェアは、種々の処理を行って、アダプタ機能に結合されたハブに要求を与え、次いで、ハブが要求を機能に送る（ステップ１２５２）。

例えば、ファームウェアは、命令オペランド内で与えられる機能ハンドルにより指し示された機能テーブル・エントリからリクエスタｉｄを取得する。さらに、ファームウェアは、機能テーブル・エントリ内の情報（例えば、内部経路指定情報）に基づいて、この要求を受信するためのハブを決定する。つまり、環境は、１以上のハブを有することができ、ファームウェアは、アダプタ機能に結合されたハブを決定する。次いで、ファームウェアは、要求をそのハブに転送する。ハブは、構成書き込み要求パケットを生成し、要求パケットは、ＰＣＩバス上を流れて、機能テーブル・エントリ内のＲＩＤにより識別されたアダプタ機能に向かう。以下で説明されるように、構成書き込み要求は、データを格納するのに使用されるＲＩＤおよびオフセット（すなわち、データ・アドレス）を含む。

問い合わせ１２５０に戻ると、指定されたアドレス空間が構成空間ではない場合、ファームウェアは、再び種々の処理を行って要求をハブに提供する（ステップ１２５４）。ファームウェアは、ハンドルを用いて機能テーブル・エントリを選択し、そのエントリから、適切なハブを見つけ出すための情報を取得する。ファームウェアはまた、ストア操作に用いられるデータ・アドレスを計算する。このアドレスは、機能テーブル・エントリから取得されるＢＡＲ開始アドレスを命令内で与えられるオフセットに加算することにより計算される。この計算されたデータ・アドレスがハブに提供される。次いで、ハブはそのアドレスを取得し、ＤＭＡ書き込み要求パケットのような要求パケットにこれを含み、要求パケットは、ＰＣＩバス上を流れてアダプタ機能に向かう。

ステップ１２５２またはステップ１２５４を介して要求を受信することに応答して、アダプタ機能は、指定された記憶位置から（例えばデータ・アドレスにおける）要求されたデータを格納する（ステップ１２５６）。ＰＣＩストア操作は成功の表示（例えば、ゼロの条件コードを設定する）で終了する。

典型的には、例えば最大で８バイトをロードまたはストアするロード命令およびストア命令に加えて、実行することができる別の命令が、ストア・ブロック命令である。ストア・ブロック命令は、アダプタ機能内の指定された記憶位置に、より大きなデータ・ブロックを格納し（例えば、１６、３２、６４、１２８、または２５６バイト）、ブロック・サイズは、必ずしも２のべき乗のサイズに限られない。一例において、指定された記憶位置は、（Ｉ／Ｏまたは構成空間ではなく）アダプタ機能のメモリ空間内にある。

ＰＣＩストア・ブロック命令の一実施形態が、図２８を参照して説明される。示されるように、ＰＣＩストア・ブロック命令１３００は、例えば、ＰＣＩストア・ブロック命令を示すオペコード１３０２と、データが格納されるアダプタ機能に関する種々の情報が含まれる記憶位置を指定する第１のフィールド１３０４と、データが格納される指定されたアドレス空間内のオフセットを含む記憶位置を指定する第２のフィールド１３０６と、アダプタ機能内に格納されるデータのシステム・メモリ・アドレスを含む記憶位置を指定する第３のフィールド１３０８とを含む。フィールド１、２および３により指定される記憶位置のコンテンツが、以下でさらに説明される。

一実施形態において、フィールド１は、種々の情報を含む汎用レジスタを示す。図２９に示されるように、レジスタのコンテンツは、例えば、以下のものを含む。：すなわち、
イネーブル・ハンドル１３１０：このフィールドは、データが格納される、アダプタ機能のイネーブルにされた機能ハンドルである。
アドレス空間１３１２：このフィールドは、データが格納されるアダプタ機能内のアドレス空間を識別する。
長さフィールド１３１４：このフィールドは、ストア操作の長さ（例えば、格納されるバイト数）を指定する。および、
状態フィールド１３１６：このフィールドは、命令が所定の条件コードを備えているときに適用可能な状態コードを提供する。

一例において、フィールド２は汎用レジスタを示し、図３０に示されるように、レジスタのコンテンツは、データが格納される指定されたアドレス空間内のオフセットを指定する値（例えば、６４ビットの符号なし整数）を含む。

一例において、図３１に示されるように、フィールド３は、アダプタ機能に格納されるシステム・メモリ１３２２内のデータの最初のバイトの論理アドレスを含む。

ＰＣＩストア・ブロック命令と関連した論理の一実施形態が、図３２−図３３を参照して説明される。一例において、命令が、オペレーティング・システムにより発行され、オペレーティング・システムを実行するプロセッサ（例えば、ファームウェア）により実行される。

命令を発行するために、オペレーティング・システムは、命令に対して、以下のオペランド：すなわち、ＰＣＩ機能ハンドル、ＰＣＩアドレス空間（ＰＣＩＡＳ）、ＰＣＩアドレス空間のオフセット、格納されるデータの長さ、および格納されるデータへのポインタを与える（例えば、命令により指定される１以上のレジスタにおいて）。ポインタ・オペランドは、レジスタおよび符号付きまたは符号なし変位の両方を含むことができる。ＰＣＩストア・ブロック命令が成功裡に完了すると、データは、命令が指定する記憶位置内に格納される。

図３２を参照すると、最初に、ＰＣＩストア・ブロック命令を可能にするファシリティがインストールされているかどうかについての判断がなされる（問い合わせ１４００）。例えば、この判断は、例えば制御ブロック内に格納されたインジケータをチェックすることによりなされる。ファシリティがインストールされていない場合、例外条件が与えられる（ステップ１４０２）。他の場合には、ファシリティがインストールされている場合、ＰＣＩストア・ブロック命令のオペランド内に与えられるハンドルがイネーブルにされているかどうかについての判断がなされる（問い合わせ１４０４）。一例において、この判断は、ハンドル内のイネーブル・インジケータをチェックすることによりなされる。ハンドルがイネーブルにされていない場合、例外条件が与えられる（ステップ１４０６）。

ハンドルがイネーブルにされている場合、ハンドルを用いて機能テーブル・エントリを見つけ出す（ステップ１４１２）。つまり、ハンドルの少なくとも一部を機能テーブルへの索引として使用して、データが格納されるアダプタ機能に対応する機能テーブル・エントリを見つけ出す。その後、オペレーティング・システムに権限付与されているかどうかについての判断がなされる（問い合わせ１４１４）。一例において、これは、命令を発行するオペレーティング・システムのものに対して、ＦＴＥ内のゾーン番号を検証することを含む。それらが等しくない場合、オペレーティング・システムに権限付与されていない。それらが等しい場合、命令を発行する構成がゲストであるかどうかについて、さらなる判断がなされる。ゲストである場合、例外条件が与えられる（ステップ１４１６）。構成がゲストでない場合はこの問い合わせを無視することができ、または指定された場合、他の権限付与をチェックすることができる。

次いで、機能がイネーブルにされているかどうかについての判断がなされる（問い合わせ１４１８）。一例において、この判断は、機能テーブル・エントリ内のイネーブル・インジケータをチェックすることによってなされる。機能がイネーブルにされていない場合、例外条件が与えられる（ステップ１４２０）。

機能がイネーブルにされている場合、アドレス空間が有効であるかについての判断がなされる（問い合わせ１４２２）。例えば、指定されたアドレス空間が、アダプタ機能の指定されたアドレス空間であり、かつ、命令に適したアドレス空間であるかどうかである（すなわち、メモリ空間）。アドレス空間が無効である場合、例外条件が与えられる（ステップ１４２４）。他の場合には、ロード／ストアがブロックされるかどうかについての判断がなされる（問い合わせ１４２６）。一例において、この判断は、機能テーブル・エントリ内の状態インジケータをチェックすることによりなされる。ロード／ストアがブロックされる場合には、例外条件が与えられる（ステップ１４２８）。

しかしながら、ロード／ストアがブロックされない場合には、回復がアクティブであるかどうかについての判断がなされる（問い合わせ１４３０）。一例において、この判断は、機能テーブル・エントリ内の回復開始インジケータをチェックすることによりなされる。回復がアクティブである場合、例外条件が与えられる（ステップ１４３２）。他の場合には、機能がビジーであるかどうかについての判断がなされる（問い合わせ１４３４）。この判断は、機能テーブル・エントリ内のビジー・インジケータをチェックすることによりなされる。機能がビジーである場合、ビジー条件が与えられる（ステップ１４３６）。ビジー条件において、命令を、ドロップせずに再試行することができる。

機能がビジーでない場合、命令内で指定されたオフセットが有効であるかどうかについてのさらなる判断がなされる（問い合わせ１４３８）。つまり、操作の長さと組み合わせたオフセットが、機能テーブル・エントリ内で指定されるアドレス空間の基底および長さの範囲内にあるかどうかである。有効でない場合、例外条件が与えられる（ステップ１４４０）。しかしながら、オフセットが有効である場合、次に、長さが有効であるかどうかについての判断がなされる（問い合わせ１４４２）。つまり、アドレス空間のタイプ、アドレス空間内のオフセット、および整数境界のサイズに従って、長さが有効であるかどうかである。有効でない場合、例外条件が与えられる（ステップ１４４４）。他の場合には、処理はストア・ブロック命令を続行する。（一実施形態においては、ファームウェアが上記のチェックを実施する。）

図３３を続いて参照すると、ファームウェアにより、格納されるデータを含むストレージがアクセス可能であるかどうかについての判断がなされる（問い合わせ１４５０）。アクセス可能でない場合、例外条件が与えられる（ステップ１４５２）。アクセス可能である場合、ファームウェアは、種々の処理を行って、アダプタ機能に結合されたハブに要求を与え、次いで、ハブが要求を機能に送る（ステップ１４５４）。

例えば、ファームウェアは、ハンドルを用いて機能テーブル・エントリを選択し、そのエントリから、適切なハブを見つけ出すための情報を取得する。ファームウェアはまた、ストア・ブロック操作に用いられるデータ・アドレスも計算する。このアドレスは、機能テーブル・エントリから取得されるＢＡＲ開始アドレス（ＢＡＲは、アドレス空間識別子により識別される）を命令内で提供されるオフセットに加算することにより計算される。この計算されたデータ・アドレスがハブに与えられる。さらに、命令内で与えられるアドレスが参照するデータは、システム・メモリからフェッチされ、Ｉ／Ｏハブに与えられる。次いで、ハブはそのアドレスおよびデータを取得し、かつ、ＤＭＡ書き込み要求パケットのような要求パケット内にそれを含み、要求パケットは、ＰＣＩバス上を流れてアダプタ機能に向かう。

要求を受信することに応答して、アダプタ機能は、指定された記憶位置において（すなわち、データ・アドレスにおいて）要求されたデータを格納する（ステップ１４５６）。ＰＣＩストア・ブロック操作は、成功の表示（例えば、ゼロの条件コードを設定する）で終了する。

上記で詳細に説明されたのは、構成による特定のアダプタ機能へのアクセスを制御するための能力である。各々のアダプタ機能には機能テーブル・エントリが関連付けられ、どの構成（例えば、オペレーティング・システム、論理パーティション、ゲスト等）が、テーブル・エントリに対応するアダプタ機能へのアクセスが許容されているかの表示が、機能テーブル・エントリ内に置かれる。これは、再構成可能なポリシーにより判断される。ポリシーは、構成がアダプタ機能に対して命令を発行したときに、ファームウェアにより実施される。命令の実行は、アダプタ機能が特権をもつファームウェアの制御下にあるときに（例えば、回復の際）修正される（例えば、表示により）。アダプタがシステム保守を受けている間、または他の指定された理由により、アクセスが防止される。

構成には、アダプタへの直接アクセスが提供され、別個のＩ／Ｏパーティションの使用を必要としない。アダプタへの極めて低遅延のアクセスを提供しながら、パーティション間の厳密な分離が提供される。アダプタへのアクセスを制御するためのパーティション間の通信は必要とされない。これにより、アダプタ特有の命令のためのページ・テーブルを使用することなしに制御が提供される。

本明細書で説明される実施形態において、アダプタは、ＰＣＩアダプタである。本明細書で用いられるＰＣＩという用語は、これらに限定されるものではないが、ＰＣＩまたはＰＣＩｅを含む、Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｓｐｅｃｉａｌ Ｉｎｔｅｒｅｓｔ Ｇｒｏｕｐ（ＰＣＩ−ＳＩＧ）により定められるようなＰＣＩベースの仕様に従って実装されるいずれかのアダプタを指す。１つの特定の例において、Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）は、Ｉ／Ｏアダプタとホスト・システムの間のトランザクションのための双方向通信プロトコルを定める、コンポーネント・レベルの相互接続規格である。ＰＣＩｅ通信は、ＰＣＩｅバス上での伝送のためのＰＣＩｅ規格に従って、パケットの形でカプセル化される。Ｉ／Ｏアダプタから発し、ホスト・システムで終了するトランザクションは、上り方向トランザクションと呼ばれる。ホスト・システムから発し、Ｉ／Ｏアダプタで終了するトランザクションは、下り方向トランザクションと呼ばれる。ＰＣＩｅトポロジーは、対にされて（例えば、１つの上がり方向リンク、１つの下り方向リンク）ＰＣｌｅバスを形成する、ポイント・ツー・ポイントの単方向リンクに基づいている。ＰＣＩｅ標準は、ＰＣＩ−ＳＩＧにより保持され、公開されている。

当業者により認識されるように、本発明の態様は、システム、方法、またはコンピュータ・プログラム製品として具体化することができる。従って、本発明の態様は、完全にハードウェアの実施形態、完全にソフトウェアの実施形態（ファームウェア、常駐ソフトウェア、マイクロコード等を含む）、または、ソフトウェアの態様とハードウェアの態様とを組み合わせた実施形態の形を取ることができ、これらは全て、本明細書において、一般的に「回路」、「モジュール」または「システム」と呼ぶことができる。さらに、本発明の態様は、コンピュータ可読プログラム・コードが組み込まれた、１以上のコンピュータ可読媒体内に具体化されたコンピュータ・プログラム製品の形を取ることができる。

１以上のコンピュータ可読媒体のいずれの組み合わせを用いることもできる。コンピュータ可読媒体は、コンピュータ可読ストレージ媒体とすることができる。コンピュータ可読ストレージ媒体は、これらに限定されるものではないが、例えば、電子、磁気、光学、電磁気、赤外線または半導体のシステム、装置若しくはデバイス、または上記のいずれかの適切な組み合わせとすることができる。コンピュータ可読ストレージ媒体のより具体的な例（非網羅的なリスト）として、以下のもの、即ち、１以上の配線を有する電気的接続、ポータブル・コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、消去可能なプログラム可能読み出し専用メモリ（ＥＰＲＯＭまたはフラッシュメモリ）、光ファイバ、ポータブル・コンパクト・ディスク読み出し専用メモリ（ＣＤ−ＲＯＭ）、光記憶装置、磁気記憶装置、または上記のいずれかの適切な組み合わせが挙げられる。本明細書の文脈において、コンピュータ可読ストレージ媒体は、命令実行システム、装置若しくはデバイスによって用いるため、またはそれらと接続して用いるためにプログラムを収容または格納することができるいずれかの有形媒体とすることができる。

ここで図３４を参照すると、一例において、コンピュータ・プログラム製品１５００が、例えば、本発明の１以上の態様を提供し、容易にするように、コンピュータ可読プログラム・コード手段または論理１５０４をその上に格納するための１以上のコンピュータ可読ストレージ媒体１５０２を含む。

コンピュータ可読媒体上に具体化されたプログラム・コードは、これらに限られるものではないが、無線、有線、光ファイバ・ケーブル、ＲＦ等、または上記のいずれかの適切な組み合わせを含む、適切な媒体を用いて伝送することができる。

本発明の態様に関する操作を実行するためのコンピュータ・プログラム・コードは、Ｊａｖａ、ＳｍａｌｌＴａｌｋ、Ｃ＋＋等のようなオブジェクト指向型プログラミング言語、および、「Ｃ」プログラミング言語、アセンブラ、または同様のプログラミング言語のような従来の手続き型プログラミング言語を含む、１以上のプログラミング言語のいずれかの組み合わせで書くことができる。プログラム・コードは、完全にユーザのコンピュータ上で実行される場合もあり、スタンドアロンのソフトウェア・パッケージとして、一部がユーザのコンピュータ上で実行される場合もあり、一部がユーザのコンピュータ上で実行され、一部が遠隔コンピュータ上で実行される場合もあり、または完全に遠隔コンピュータ若しくはサーバ上で実行される場合もある。最後のシナリオにおいては、遠隔コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ）若しくは広域ネットワーク（ＷＡＮ）を含むいずれかのタイプのネットワークを通じてユーザのコンピュータに接続される場合もあり、または外部コンピュータへの接続がなされる場合もある（例えば、インターネット・サービス・プロバイダを用いたインターネットを通じて）。

本発明の態様は、本発明の実施形態による方法、装置（システム）およびコンピュータ・プログラム製品のフローチャート図および／またはブロック図を参照して、本明細書で説明される。フローチャート図および／またはブロック図の各ブロック、並びにフローチャート図および／またはブロック図内のブロックの組み合わせは、コンピュータ・プログラム命令によって実装できることが理解されるであろう。これらのコンピュータ・プログラム命令を、汎用コンピュータ、専用コンピュータ、または他のプログラム可能データ処理装置のプロセッサに与えてマシンを製造し、それにより、コンピュータまたは他のプログラム可能データ処理装置のプロセッサによって実行される命令が、フローチャートおよび／またはブロック図の１つ以上のブロックにおいて指定された機能／動作を実装するための手段を作り出すようにすることができる。

これらのコンピュータ・プログラム命令はまた、コンピュータ、他のプログラム可能データ処理装置、または他のデバイスを特定の方式で機能させるように指示することができるコンピュータ可読媒体内に格納し、それにより、そのコンピュータ可読媒体内に格納された命令が、フローチャートおよび／またはブロック図の１以上のブロックにおいて指定された機能／動作を実装する命令を含む製品を製造するようにすることもできる。

コンピュータ・プログラム命令はまた、コンピュータ、他のプログラム可能データ処理装置、または他のデバイス上にロードして、一連の動作ステップをコンピュータ、他のプログラム可能データ処理装置、または他のデバイス上で行わせてコンピュータ実施のプロセスを生成し、それにより、コンピュータまたは他のプログラム可能装置上で実行される命令が、フローチャートおよび／またはブロック図の１以上のブロックにおいて指定された機能／動作を実行するためのプロセスを提供するようにもすることもできる。

図面内のフローチャートおよびブロック図は、本発明の種々の実施形態によるシステム、方法およびコンピュータ・プログラム製品の可能な実装のアーキテクチャ、機能および動作を示す。この点に関して、フローチャートまたはブロック図内の各ブロックは、指定された論理機能を実装するための１以上の実行可能命令を含むモジュール、セグメント、またはコードの部分を表すことができる。幾つかの代替的な実装において、ブロック内に記載された機能は、図面内に記載された順序とは異なる順序で行われ得ることにも留意すべきである。例えば、連続して示された２つのブロックが、関与する機能に応じて、実際には、実質的に同時に実行されることもあり、ときにはブロックが逆順に実行されることもある。また、ブロック図および／またはフローチャート図の各ブロック、並びにブロック図および／またはフローチャート図内のブロックの組み合わせは、指定された機能または動作を行う専用ハードウェア・ベースのシステムによって、または専用ハードウェアとコンピュータ命令との組み合わせによって実装できることにも留意されたい。

上記に加えて、本発明の１以上の態様は、顧客環境の管理を提供するサービス・プロバイダにより、供与し、提供し、配置し、管理し、サービスを行うことなどができる。例えば、サービス・プロバイダは、１以上の顧客に対して本発明の１以上の態様を実施するコンピュータ・コードおよび／またはコンピュータ・インフラストラクチャを作成し、保持し、サポートすることなどができる。見返りとして、サービス・プロバイダは、例として、予約申し込みおよび／または報酬契約の下で顧客から支払いを受けることができる。付加的にまたは代替的に、サービス・プロバイダは、１以上の第三者に対する広告コンテンツの販売から支払いを受けることができる。

本発明の一態様において、本発明の１以上の態様を実施するために、アプリケーションを配置することができる。一例として、アプリケーションの配置は、本発明の１以上の態様を実施するように動作可能なコンピュータ・インフラストラクチャを提供することを含む。

本発明のさらに別の態様として、コンピュータ可読コードをコンピュータ・システムに統合することを含む、コンピュータ・インフラストラクチャを配置することが可能であり、そこでは、コードは、コンピューティング・システムと協働して、本発明の１以上の態様を実施することができる。

本発明のさらに別の態様として、コンピュータ可読コードをコンピュータ・システムに統合することを含む、コンピュータ・インフラストラクチャを統合するためのプロセスを提供することができる。コンピュータ・システムは、コンピュータ可読媒体を含み、ここで、コンピュータ媒体は本発明の１以上の態様を含む。コードは、コンピュータ・システムと協働して、本発明の１以上の態様を実施することができる。

種々の実施形態が上述されたが、これらは一例にすぎない。例えば、他のアーキテクチャのコンピューティング環境が、本発明の１以上の態様を組み込み、用いることが可能である。例として、インターナショナル・ビジネス・マシーンズ・コーポレーションにより提供されるＰｏｗｅｒ Ｓｙｓｔｅｍｓサーバ若しくは他のサーバ、または他の会社のサーバのような、Ｓｙｓｔｅｍ ｚ（登録商標）サーバ以外のサーバが、本発明の１以上の態様を含み、使用し、および／またはそこから利益を得ることができる。さらに、本明細書での例では、アダプタおよびＰＣＩハブはサーバの一部と見なされるが、他の実施形態においては、これらを必ずしもサーバの一部と見なす必要はなく、単にコンピューティング環境のシステム・メモリおよび／または他のコンポーネントに結合されていると見なすことができる。コンピューティング環境は、サーバである必要はない。アダプタはＰＣＩベースのものであるが、本発明の１以上の態様は、他のアダプタまたは他のＩ／Ｏコンポーネントと共に使用可能である。アダプタおよびＰＣＩアダプタは、単なる例である。さらに、本発明の範囲から逸脱することなく、機能テーブル・エントリ、デバイス・テーブル・エントリ、および／または機能ハンドル内に、より多くの、より少ない、または異なる情報を含ませることができる。さらに、テーブルについて説明されるが、いずれのデータ構造体を用いることもでき、テーブルという用語は、全てのこうしたデータ構造体を含むものである。さらにまた、本発明の１以上の態様により、他の命令を制御することができる。多くの他の変形が可能である。

さらに、他のタイプのコンピューティング環境が、本発明の１以上の態様から利益を得ることができる。一例として、システム・バスを通してメモリ要素に直接的にまたは間接的に結合された少なくとも２つのプロセッサを含む、プログラム・コードを格納および／または実行するのに適したデータ処理システムが使用可能である。メモリ要素は、例えば、プログラム・コードの実際の実行時に用いられるローカル・メモリと、大容量記憶装置と、実行時に大容量記憶装置からコードを取得しなければならない回数を減少させるために少なくとも幾つかのプログラム・コードの一時的なストレージを提供するキャッシュ・メモリとを含む。

入力／出力即ちＩ／Ｏ装置（キーボード、ディスプレイ、ポインティング装置、ＤＡＳＤ、テープ、ＣＤ、ＤＶＤ、親指ドライブ、および他のメモリ媒体等を含むが、これらに限定されるものではない）は、直接的に、または介在するＩ／Ｏコントローラを通して、システムに結合することができる。データ処理システムが、介在するプライベート・ネットワークまたは公衆ネットワークを通して、他のデータ処理システムまたはリモート・プリンタ若しくはストレージ装置に結合できるように、ネットワーク・アダプタをシステムに結合することもできる。モデム、ケーブル・モデムおよびイーサネット・カードは、利用可能なタイプのネットワーク・アダプタのほんの数例にすぎない。

図３５を参照すると、本発明の１つまたは複数の態様を実装するためのホスト・コンピュータ・システム５０００の代表的なコンポーネントが描かれている。代表的なホスト・コンピュータ５０００は、コンピュータ・メモリ（即ち、中央ストレージ）５００２と通信状態にある１つまたは複数のＣＰＵ５００１に加えて、ストレージ媒体デバイス５０１１および他のコンピュータまたはＳＡＮ等と通信するためのネットワーク５０１０へのＩ／Ｏインターフェースを含む。ＣＰＵ５００１は、アーキテクチャ化された（architected）命令セットおよびアーキテクチャ化された機能を有するアーキテクチャに準拠している。ＣＰＵ５００１は、プログラム・アドレス（仮想アドレス）をメモリの実アドレスに変換するための動的アドレス変換（Dynamic Address Translation、ＤＡＴ）５００３を有することができる。ＤＡＴは、一般的に、変換をキャッシュに入れるための変換ルックアサイド・バッファ（ＴＬＢ）５００７を含むので、コンピュータ・メモリ５００２のブロックへの後のアクセスは、アドレス変換の遅延を必要としない。一般的に、コンピュータ・メモリ５００２とプロセッサ５００１との間に、キャッシュ５００９が用いられる。キャッシュ５００９は、１つより多いＣＰＵが利用可能な大容量のキャッシュと、大型のキャッシュと各ＣＰＵとの間のより小型でより高速な（下位レベルの）キャッシュとを有する階層とすることができる。幾つかの実装において、下位レベルのキャッシュは、命令のフェッチおよびデータ・アクセスのために別個の下位レベル・キャッシュを与えるように分割される。一実施形態においては、キャッシュ５００９を介して、命令フェッチ・ユニット５００４により、命令がメモリ５００２からフェッチされる。命令は、命令デコード・ユニット５００６でデコードされ、命令実行ユニット５００８にディスパッチされる（幾つかの実施形態においては他の命令と共に）。一般的には、例えば、算術演算実行ユニット、浮動小数点実行ユニット、および分岐命令実行ユニットなどの幾つかの実行ユニット５００８が用いられる。命令は、実行ユニットにより実行され、必要に応じて命令が指定したレジスタまたはメモリからオペランドにアクセスする。メモリ５００２からオペランドにアクセスする（ロードまたはストアする）場合、典型的には、ロード／ストア・ユニット５００５が、実行される命令の制御下でアクセスを処理する。命令は、ハードウェア回路または内部のマイクロコード（ファームウェア）において、またはその両方の組み合わせによって実行することができる。

既述のように、コンピュータ・システムは、ローカル（または主）ストレージ内の情報、並びに、アドレッシング、保護、参照、および変更の記録を含む。アドレッシングの幾つかの態様は、アドレスの形式、アドレス空間の概念、種々のタイプのアドレス、および１つのタイプのアドレスを別のタイプのアドレスに変換する方法を含む。主ストレージの一部は、永続的に割り当てられた記憶位置を含む。主ストレージは、システムに、データの直接アドレス指定可能な高速アクセス・ストレージを与える。データおよびプログラムを処理できるようになる前に、（入力装置から）データおよびプログラムの両方は、主ストレージにロードされる。

主ストレージは、キャッシュと呼ばれることもある、１以上のより小さくより高速アクセスのバッファ・ストレージを含むことができる。キャッシュは、典型的には、ＣＰＵまたはＩ／Ｏプロセッサと物理的に関連付けられる。物理的構成および別個のストレージ媒体を使用することの影響は、性能に対するものを除き、通常、プログラムにより観察することはできない。

命令およびデータ・オペランドについて、別個のキャッシュを保持することができる。キャッシュ内の情報は、キャッシュ・ブロックまたはキャッシュ・ライン（または短縮してライン）と呼ばれる、整数境界（integral boundary）上にある連続したバイト内に保持される。モデルは、キャッシュ・ラインのサイズをバイトで返す、ＥＸＴＲＡＣＴ ＣＡＣＨＥ ＡＴＴＲＩＢＵＴＥ命令を提供することができる。モデルはまた、データ若しくは命令キャッシュへのストレージのプリフェッチ、または、キャッシュからのデータの解放に影響を与える、ＰＲＥＦＥＴＣＨ ＤＡＴＡおよびＰＲＥＦＥＴＣＨ ＤＡＴＡ ＲＥＬＡＴＩＶＥ ＬＯＮＧ命令を提供することができる。

ストレージは、長い水平方向のビットの文字列と考えられる。大部分の操作において、ストレージへのアクセスは、左から右への順序で進む。ビットの文字列は、８ビット単位で分割される。８ビットの単位は１バイトと呼ばれ、全ての情報の形式の基本的な構成要素（building block）である。ストレージ内の各々のバイト位置は、負でない一意の整数により識別され、この整数がそのバイト位置のアドレスであり、即ち、簡単にバイト・アドレスである。隣接するバイト位置は、連続するアドレスを有し、左の０で始まり、左から右への順序で進む。アドレスは、符号なしの２進整数であり、２４ビット、３１ビット、または６４ビットである。

情報は、ストレージとＣＰＵまたはチャネル・サブシステムとの間で、一度に１バイトずつ、または１バイト・グループずつ伝送される。特に断りのない限り、例えばｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）においては、ストレージ内のバイト・グループは、グループの左端のバイトによりアドレス指定される。グループ内のバイト数は、実行される操作により暗黙にまたは明示的に指定される。ＣＰＵ操作に用いられる場合、バイト・グループはフィールドと呼ばれる。例えばｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）においては、バイト・グループの中の各々において、ビットは、左から右の順序で番号が付けられる。ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）においては、左端ビットは「上位（high-order）」ビットと呼ばれることがあり、右端ビットは「下位（low-order）」ビットと呼ばれることがある。しかしながら、ビット数は、ストレージ・アドレスではない。バイトだけを、アドレス指定することができる。ストレージ内の１つのバイトの個々のビットに対して操作を行うためには、そのバイト全体にアクセスされる。１バイトの中のビットには、左から右に０から７までの番号が付けられる（例えばｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）において）。１つのアドレスの中のビットには、２４ビット・アドレスの場合は８−３１若しくは４０−６３の番号を付けることができ、または、３１ビット・アドレスの場合は１−３１若しくは３３−６３の番号を付けることができ、６４ビット・アドレスの場合は０−６３の番号が付けられる。複数のバイトから成る他のいずれかの固定長形式の中では、その形式を構成するビットには、０から始まる連続番号が付けられる。エラー検出のためおよび好ましくは訂正のために、各バイトまたはバイト・グループと共に、１以上の検査ビットが伝送されることがある。このような検査ビットは、マシンにより自動的に生成されるものであり、プログラムが直接制御することはできない。記憶容量は、バイト数で表わされる。ストレージ・オペランド・フィールドの長さが命令のオペレーション・コードで暗黙的に指定される場合、そのフィールドは固定長を有すると言われ、固定長は、１バイト、２バイト、４バイト、８バイト、または１６バイトとすることができる。一部の命令では、より長いフィールドが暗黙的に指定されることもある。ストレージ・オペランド・フィールドの長さが暗黙的に指定されず明示的に記述される場合は、そのフィールドは可変長を有すると言われる。可変長オペランドは、１バイトのインクリメントにより変化し得る（または、一部の命令では、２バイトの倍数若しくは他の倍数）。情報がストレージ内に置かれるとき、ストレージへの物理パスの幅が格納されるフィールドの長さを上回り得るとしても、指定されたフィールド内に含まれるバイトの記憶位置のコンテンツのみが置き換えられる。

特定の情報単位は、ストレージ内の整数境界上にあることになる。そのストレージ・アドレスがバイトでの単位での長さの倍数であるとき、境界は、情報単位に関して整数のものであると言われる。整数境界上にある２バイト、４バイト、８バイト、および１６バイトのフィールドには、特別な名称が与えられる。ハーフワード（halfword）は、２バイト境界上にある２個の連続したバイトのグループであり、これは、命令の基本的な構成要素である。ワード（word）は、４バイト境界上にある４個の連続したバイトのグループである。ダブルワード（doubleword）は、８バイト境界上にある８個の連続したバイトのグループである。クワッドワード（quadword）は、１６バイト境界上にある１６個の連続したバイトのグループである。ストレージ・アドレスが、ハーフワード、ワード、ダブルワード、およびクワッドワードを示す場合、そのアドレスの２進表現は、それぞれ、右端の１個、２個、３個、または４個のビットが０になる。命令は、２バイトの整数境界上にあることになる。大部分の命令のストレージ・オペランドは、境界合わせ（boundary alignment）要件をもたない。

命令およびデータ・オペランドに対して別個のキャッシュを実装するデバイスにおいては、ストアが、後にフェッチされる命令を変更するかどうかに関係なく、後に命令をフェッチするキャッシュ・ライン内にプログラムが格納される場合には、著しい遅延が生じることがある。

一実施形態において、本発明は、ソフトウェア（ライセンス内部コード、ファームウェア、マイクロコード、ミリコード、ピココードなどと呼ばれる場合もあるが、そのいずれも本発明と整合性がある）により実施することができる。図３５を参照すると、本発明を具体化するソフトウェア・プログラム・コードは、典型的には、ホスト・システム５０００のプロセッサ５００１により、ＣＤ−ＲＯＭドライブ、テープドライブ、またはハードドライブといった長期ストレージ媒体デバイス５０１１からアクセスされる。ソフトウェア・プログラム・コードは、ディスケット、ハードドライブ、またはＣＤ−ＲＯＭといった、データ処理システムと共に用いるための種々の周知の媒体のいずれかの上で具体化することができる。コードは、こうした媒体上に分散させても、またはコンピュータ・メモリ５００２からユーザに分散させても、または、こうした他のシステムのユーザが使用するために、ネットワーク５０１０上の１つのコンピュータ・システムのストレージから他のコンピュータ・システムに分散させてもよい。

ソフトウェア・プログラム・コードは、種々のコンピュータ・コンポーネントおよび１以上のアプリケーション・プログラムの機能および相互作用を制御するオペレーティング・システムを含む。プログラム・コードは、通常、ストレージ媒体デバイス５０１１から相対的により高速のコンピュータ・ストレージ５００２にページングされ、そこでプロセッサ５００１による処理のために利用可能になる。ソフトウェア・プログラム・コードをメモリ内、物理的媒体上で具体化し、および／または、ネットワークを介してソフトウェア・コードを分散させる技術および方法は周知であり、ここではこれ以上論じない。プログラム・コードは、有形の媒体（これらに限定されるものではないが、電子メモリ・モジュール（ＲＡＭ）、フラッシュメモリ、コンパクトディスク（ＣＤ）、ＤＶＤ、磁気テープなどを含む）上に作成され格納されたとき、「コンピュータ・プログラム製品」と呼ばれることが多い。コンピュータ・プログラム製品媒体は、典型的には、処理回路による実行のために、好ましくはコンピュータ・システム内の処理回路によって読み取り可能である。

図３６は、本発明を実施することができる代表的なワークステーションまたはサーバ・ハードウェア・システムを示す。図３６のシステム５０２０は、随意的な周辺機器を含む、パーソナル・コンピュータ、ワークステーション、またはサーバなどの代表的なベース・コンピュータ・システム５０２１を含む。ベース・コンピュータ・システム５０２１は、１以上のプロセッサ５０２６と、周知の技術に従ってプロセッサ５０２６とシステム５０２１の他のコンポーネントを接続し、これらの間の通信を可能にするために用いられるバスとを含む。バスは、プロセッサ５０２６を、ハードドライブ（例えば、磁気媒体、ＣＤ、ＤＶＤ、およびフラッシュメモリのいずれかを含む）またはテープドライブを含むことができる、メモリ５０２５および長期ストレージ５０２７に接続する。システム５０２１はまた、バスを介して、マイクロプロセッサ５０２６を、キーボード５０２４、マウス５０２３、プリンタ／スキャナ５０３０、および／またはタッチ・センシティブ・スクリーン、デジタル化された入力パッド等のいずれかのユーザ・インターフェース機器とすることができる他のインターフェース機器といった、１つまたは複数のインターフェース機器に接続する、ユーザ・インターフェース・アダプタを含むこともできる。バスはまた、ディスプレイ・アダプタを介して、ＬＣＤスクリーンまたはモニタなどのディスプレイ装置５０２２をマイクロプロセッサ５０２６にも接続する。

システム５０２１は、ネットワーク５０２９と通信する５０２８ことができるネットワーク・アダプタを介して、他のコンピュータまたはコンピュータ・ネットワークと通信することができる。例示的なネットワーク・アダプタは、通信チャネル、トークン・リング、イーサネットまたはモデムである。或いは、システム５０２１は、ＣＤＰＤ（セルラー・デジタル・パケット・データ）カードのような無線インターフェースを用いて通信することもできる。システム５０２１は、ローカル・エリア・ネットワーク（ＬＡＮ）若しくは広域ネットワーク（ＷＡＮ）、またはシステム５０２１内のこうした他のコンピュータと関連付けることができ、または、別のコンピュータ等とのクライアント／サーバ構成におけるクライアントとすることができる。これらの構成の全て、並びに、適切な通信ハードウェアおよびソフトウェアは、当技術分野において周知である。

図３７は、本発明を実施することができるデータ処理ネットワーク５０４０を示す。データ処理ネットワーク５０４０は、各々が複数の個々のワークステーション５０４１、５０４２、５０４３、５０４４を含むことができる、無線ネットワークおよび有線ネットワークのような複数の個々のネットワークを含むことができる。さらに、当業者であれば理解するように、１つまたは複数のＬＡＮを含ませることができ、そこで、ＬＡＮは、ホスト・プロセッサに結合された複数のインテリジェント・ワークステーションを含むことができる。

さらに図３７を参照すると、ネットワークはまた、ゲートウェイ・コンピュータ（クライアント・サーバ５０４６）、またはアプリケーション・サーバ（データ・リポジトリにアクセスすることができ、かつ、ワークステーション５０４５から直接アクセスすることもできる遠隔サーバ５０４８）のような、メインフレーム・コンピュータまたはサーバを含むこともできる。ゲートウェイ・コンピュータ５０４６は、各々の個々のネットワークへの入口点として働く。ゲートウェイは、１つのネットワーク・プロトコルを別のものに接続するときに必要とされる。ゲートウェイ５０４６は、通信リンクによって別のネットワーク（例えば、インターネット５０４７）に結合できることが好ましい。ゲートウェイ５０４６はまた、通信リンクを用いて、１以上のワークステーション５０４１、５０４２、５０４３、５０４４に直接結合することもできる。ゲートウェイ・コンピュータは、インターナショナル・ビジネス・マシーンズ・コーポレーションから入手可能なＩＢＭ ｅＳｅｒｖｅｒ（商標）Ｓｙｓｔｅｍ ｚ（登録商標）サーバを用いて実装することができる。

図３６および図３７を同時に参照すると、本発明を具体化することができるソフトウェア・プログラム・コードには、一般的に、ＣＤ−ＲＯＭドライブまたはハードドライブといった長期ストレージ媒体５０２７から、システム５０２０のプロセッサ５０２６によってアクセスすることができる。ソフトウェア・プログラム・コードは、ディスケット、ハードドライブ、またはＣＤ−ＲＯＭといった、データ処理システムと共に用いるための種々の周知の媒体のいずれかの上で具体化することができる。コードは、そのような媒体上で分散させても、またはメモリからユーザ５０５０、５０５１に分散させても、或いは、こうした他のシステムのユーザが用いるために、ネットワーク上の１つのコンピュータ・システムのストレージから他のコンピュータ・システムに分散させてもよい。

或いは、プログラム・コードをメモリ５０２５内で具体化し、プロセッサ・バスを用いてプロセッサ５０２６によってプログラム・コードにアクセスすることができる。このようなプログラム・コードは、種々のコンピュータ・コンポーネントおよび１以上のアプリケーション・プログラム５０３２の機能および相互作用を制御するオペレーティング・システムを含む。プログラム・コードは、通常、ストレージ媒体５０２７から高速メモリ５０２５にページングされ、そこでプロセッサ５０２６による処理のために利用可能になる。ソフトウェア・プログラム・コードをメモリ内、物理的媒体上で具体化し、および／または、ネットワークを介してソフトウェア・コードを配布する技術および方法は周知であり、ここではこれ以上論じない。プログラム・コードは、作成され、有形の媒体（これらに限定されるものではないが、電子メモリ・モジュール（ＲＡＭ）、フラッシュメモリ、コンパクトディスク（ＣＤ）、ＤＶＤ、磁気テープなどを含む）に格納されたとき、「コンピュータ・プログラム製品」と呼ばれることが多い。コンピュータ・プログラム製品媒体は、典型的には、処理回路による実行のために、好ましくはコンピュータ・システム内の処理回路によって読み取り可能である。

プロセッサが最も容易に利用できるキャッシュ（通常、プロセッサの他のキャッシュよりも高速で小さい）は、最下位（Ｌ１またはレベル１）のキャッシュであり、メインストア（主メモリ）は、最上位レベルのキャッシュ（３つのレベルがある場合にはＬ３）である。最下位レベルのキャッシュは、実行されるマシン命令を保持する命令キャッシュ（Ｉ−キャッシュ）と、データ・オペランドを保持するデータ・キャッシュ（Ｄ−キャッシュ）とに分割されることが多い。

図３８を参照すると、プロセッサ５０２６についての例示的なプロセッサの実施形態が示される。典型的には、メモリ・ブロックをバッファに入れてプロセッサ性能を向上させるために、１以上のレベルのキャッシュ５０５３が用いられる。キャッシュ５０５３は、用いられる可能性が高いメモリ・データのキャッシュ・ラインを保持する高速バッファである。典型的なキャッシュ・ラインは、６４バイト、１２８バイト、または２５６バイトのメモリ・データである。データをキャッシュに入れるのではなく、命令をキャッシュに入れるために、別個のキャッシュが用いられることが多い。キャッシュ・コヒーレンス（メモリおよびキャッシュ内のラインのコピーの同期）は、多くの場合、当技術分野において周知の種々の「スヌープ（snoop）」アルゴリズムによって与えられる。プロセッサ・システムの主メモリ・ストレージ５０２５は、キャッシュと呼ばれることが多い。４つのレベルのキャッシュ５０５３を有するプロセッサ・システムにおいて、主ストレージ５０２５は、典型的にはより高速であり、かつ、コンピュータ・システムが利用できる不揮発性ストレージ（ＤＡＳＤ、テープ等）の一部だけを保持するので、レベル５（Ｌ５）のキャッシュと呼ばれることがある。主ストレージ５０２５は、オペレーティング・システムによって主ストレージ５０２５との間でページングされるデータのページを「キャッシュに入れる」。

プログラム・カウンタ（命令カウンタ）５０６１は、実行される現行の命令のアドレスを常時監視している。ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）プロセッサのプログラム・カウンタは６４ビットであり、従来のアドレッシング制限をサポートするために、３１ビットまたは２４ビットに切り捨てることができる。プログラム・カウンタは、典型的には、コンテキスト・スイッチの際に持続するように、コンピュータのＰＳＷ（プログラム状況ワード）内で具体化される。従って、例えば、オペレーティング・システムにより、プログラム・カウンタ値を有する進行中のプログラムに割り込みをかけることが可能である（プログラム環境からオペレーティング・システム環境へのコンテキスト・スイッチ）。プログラムのＰＳＷは、プログラムがアクティブでない間、プログラム・カウンタ値を保持し、オペレーティング・システムが実行されている間、オペレーティング・システムの（ＰＳＷ内の）プログラム・カウンタが用いられる。典型的には、プログラム・カウンタは、現行の命令のバイト数に等しい量だけインクリメントされる。ＲＩＳＣ（Reduced Instruction Set Computing、縮小命令セット・コンピューティング）命令は、典型的には固定長であり、ＣＩＳＣ（Complex Instruction Set Computing、複合命令セット・コンピューティング）命令は、典型的には可変長である。ＩＢＭ ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）の命令は、２バイト、４バイト、または６バイトの長さを有するＣＩＳＣ命令である。例えば、コンテキスト・スイッチ操作または分岐命令の分岐成立（Branch taken）操作により、プログラム・カウンタ５０６１が変更される。コンテキスト・スイッチ操作において、現行のプログラム・カウンタ値は、実行されるプログラムについての他の状態情報（条件コードのような）と共にプログラム状況ワード内に保存され、実行される新しいプログラム・モジュールの命令を指し示す新しいプログラム・カウンタ値がロードされる。分岐成立操作を行い、分岐命令の結果をプログラム・カウンタ５０６１にロードすることにより、プログラムが判断を下すことまたはプログラム内でループすることを可能にする。

典型的には、プロセッサ５０２６の代わりに命令をフェッチするために、命令フェッチ・ユニット５０５５が用いられる。フェッチ・ユニットは、「次の順次命令（next sequential instruction）」、分岐成立命令のターゲット命令、またはコンテキスト・スイッチの後のプログラムの最初の命令のいずれかをフェッチする。今日の命令フェッチ・ユニットは、プリフェッチされた命令を用いることができる可能性に基づいて、命令を投機的にプリフェッチするプリフェッチ技術を用いることが多い。例えば、フェッチ・ユニットは、次の順次命令を含む１６バイトの命令と、付加的なバイトの更なる順次命令とをフェッチすることができる。

次いで、フェッチされた命令が、プロセッサ５０２６によって実行される。一実施形態において、フェッチされた命令は、フェッチ・ユニットのディスパッチ・ユニット５０５６に渡される。ディスパッチ・ユニットは命令をデコードし、デコードされた命令についての情報を適切なユニット５０５７、５０５８、５０６０に転送する。実行ユニット５０５７は、典型的には、命令フェッチ・ユニット５０５５からデコードされた算術命令についての情報を受け取り、命令のオペコードに従ってオペランドに関する算術演算を行う。オペランドは、好ましくは、メモリ５０２５、アーキテクチャ化レジスタ５０５９、または実行される命令の即値フィールドのいずれかから、実行ユニット５０５７に与えられる。実行の結果は、格納された場合には、メモリ５０２５、レジスタ５０５９、または他のマシン・ハードウェア（制御レジスタ、ＰＳＷレジスタなどのような）内に格納される。

プロセッサ５０２６は、典型的には、命令の機能を実行するための１以上の実行ユニット５０５７、５０５８、５０６０を有する。図３９を参照すると、実行ユニット５０５７は、インターフェース論理５０７１を介して、アーキテクチャ化された汎用レジスタ５０５９、デコード／ディスパッチ・ユニット５０５６、ロード・ストア・ユニット５０６０、および他のプロセッサ・ユニット５０６５と通信することができる。実行ユニット５０５７は、幾つかのレジスタ回路５０６７、５０６８、５０６９を用いて、算術論理演算ユニット（ＡＬＵ）５０６６が動作する情報を保持することができる。ＡＬＵは、加算（ａｄｄ）、減算（ｓｕｂｔｒａｃｔ）、乗算（ｍｕｌｔｉｐｌｙ）、および除算（ｄｉｖｉｄｅ）などの算術演算、並びに、論理積（ａｎｄ）、論理和（ｏｒ）、および排他的論理和（ＸＯＲ）、ローテート（ｒｏｔａｔｅ）およびシフト（ｓｈｉｆｔ）のような論理関数を実行する。ＡＬＵは、設計に依存する専用の演算をサポートすることが好ましい。他の回路は、例えば条件コードおよび回復サポート論理を含む、他のアーキテクチャ化ファシリティ５０７２を提供することができる。典型的には、ＡＬＵ演算の結果は、出力レジスタ回路５０７０に保持され、この出力レジスタ回路５０７０が、結果を種々の他の処理機能に転送することができる。多数のプロセッサ・ユニットの構成が存在し、本説明は、一実施形態の代表的な理解を与えることのみを意図している。

例えばＡＤＤ命令は、算術および論理機能を有する実行ユニット５０５７で実行され、一方、例えば浮動小数点命令は、特化された浮動小数点能力を有する浮動小数点実行部で実行される。実行ユニットは、オペランドに対してオペコードが定めた関数を行うことにより、命令が特定したオペランドに対して動作することが好ましい。例えば、ＡＤＤ命令は、命令のレジスタ・フィールドによって特定された２つのレジスタ５０５９内に見出されるオペランドに対して、実行ユニット５０５７により実行することができる。

実行ユニット５０５７は、２つのオペランドに対して算術加算を実行し、結果を第３オペランドに格納し、ここで第３オペランドは、第３のレジスタであってもまたは２つのソース・レジスタのいずれかであってもよい。実行ユニットは、シフト、ローテート、論理積、論理和、および排他的論理和のような種々の論理関数、並びに、加算、減算、乗算、除法のいずれかを含む、種々の代数関数を実行することができる算術論理演算ユニット（ＡＬＵ）５０６６を用いることが好ましい。スカラー演算のために設計されたＡＬＵ５０６６もあり、浮動小数点のために設計されたものＡＬＵ５０６６もある。データは、アーキテクチャに応じて、ビッグエンディアン（Big Endian）（最下位のバイトが最も高いバイト・アドレスである）、またはリトルエンディアン（Little Endian）（最下位のバイトが最も低いバイト・アドレスである）とすることができる。ＩＢＭ ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）は、ビッグエンディアンである。符号付きフィールドは、アーキテクチャに応じて、符号および大きさ、１の補数、または２の補数とすることができる。２の補数における負の値または正の値は、ＡＬＵ内で加法しか必要としないため、ＡＬＵが減算能力を設計する必要がないという点で、２の補数は有利である。数値は、通常、省略表現で記述され、１２ビット・フィールドは、４，０９６バイトブロックのアドレスを定め、通常、例えば４Ｋバイト（キロバイト）ブロックのように記述される。

図４０を参照すると、分岐命令を実行するための分岐命令情報が、典型的には、分岐ユニット５０５８に送られ、この分岐ユニット５０５８は、多くの場合、分岐履歴テーブル５０８２のような分岐予測アルゴリズムを用いて、他の条件付き演算が完了する前に分岐の結果を予測する。条件付き演算が完了する前に、現行の分岐命令のターゲットがフェッチされ、投機的に実行される。条件付き演算が完了すると、投機的に実行された分岐命令は、条件付き演算の条件および投機された結果に基づいて、完了されるかまたは破棄される。典型的な分岐命令は、条件コードを試験し、条件コードが分岐命令の分岐要件を満たす場合、ターゲット・アドレスに分岐することができ、ターゲット・アドレスは、例えば、命令のレジスタ・フィールドまたは即値フィールド内に見出されるものを含む幾つかの数に基づいて計算することができる。分岐ユニット５０５８は、複数の入力レジスタ回路５０７５、５０７６、５０７７と、出力レジスタ回路５０８０とを有するＡＬＵ５０７４を用いることができる。分岐ユニット５０５８は、例えば、汎用レジスタ５０５９、デコード・ディスパッチ・ユニット５０５６、または他の回路５０７３と通信することができる。

例えば、オペレーティング・システムによって開始されるコンテキスト・スイッチ、コンテキスト・スイッチを発生させるプログラム例外またはエラー、コンテキスト・スイッチを発生させるＩ／Ｏ割り込み信号、或いは、（マルチスレッド環境における）複数のプログラムのマルチスレッド活動を含む様々な理由により、命令のグループの実行に割り込みがかけられることがある。コンテキスト・スイッチ動作は、現在実行中のプログラムについての状態情報を保存し、次いで、起動される別のプログラムについての状態情報をロードすることが好ましい。状態情報は、例えば、ハードウェア・レジスタまたはメモリ内に保存することができる。状態情報は、実行される次の命令を指し示すプログラム・カウンタ値と、条件コードと、メモリ変換情報と、アーキテクチャ化されたレジスタのコンテンツとを含むことが好ましい。コンテキスト・スイッチの活動は、ハードウェア回路、アプリケーション・プログラム、オペレーティング・システム・プログラム、またはファームウェア・コード（マイクロコード、ピココード、またはライセンス内部コード（ＬＩＣ））単独でまたはその組み合わせで実施することができる。

プロセッサは、命令により定義された方法に従ってオペランドにアクセスする。命令は、命令の一部の値を用いて即値オペランドを与えることができ、汎用レジスタまたは専用レジスタ（例えば、浮動小数点レジスタ）のいずれかを明示的に指し示す１つまたは複数のレジスタ・フィールドを与えることができる。命令は、オペコード・フィールドによって、オペランドとして識別されるインプライド・レジスタ（implied register）を用いることができる。命令は、オペランドのためのメモリ位置を用いることができる。ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）の長変位ファシリティ（long displacement facility）により例示されるように、オペランドのメモリ位置を、レジスタ、即値フィールド、またはレジスタと即値フィールドの組み合わせによって与えることができ、命令は、基底レジスタ、索引レジスタ、および即値フィールド（変位フィールド）を定め、これらが、例えば互いに加算されてメモリ内のオペランドのアドレスをもたらす。ここでの位置（location）は、典型的には、特に断りのない限り、主メモリ（主ストレージ）内の記憶位置を意味する。

図４１を参照すると、プロセッサは、ロード／ストア・ユニット５０６０を用いて、ストレージにアクセスする。ロード／ストア・ユニット５０６０は、メモリ５０５３内のターゲット・オペランドのアドレスを取得し、オペランドをレジスタ５０５９または別のメモリ５０５３の記憶位置にロードすることによってロード操作を行うことができ、或いは、メモリ５０５３内のターゲット・オペランドのアドレスを取得し、レジスタ５０５９または別のメモリ５０５３の記憶位置から取得したデータをメモリ５０５３内のターゲット・オペランドの記憶位置に格納することによって、ストア操作を行うことができる。ロード／ストア・ユニット５０６０は、投機的なものであってもよく、命令シーケンスに対してアウト・オブ・オーダー式の順序でメモリにアクセスすることができるが、プログラムに対して、命令がイン・オーダー式に実行されたという外観を維持することになる。ロード／ストア・ユニット５０６０は、汎用レジスタ５０５９、デコード／ディスパッチ・ユニット５０５６、キャッシュ／メモリ・インターフェース５０５３、または他の要素５０８３と通信することができ、ストレージ・アドレスを計算し、かつ、パイプライン処理を順に行って操作をイン・オーダー式に保持するための、種々のレジスタ回路、ＡＬＵ５０８５、および制御論理５０９０を含む。一部の動作は、アウト・オブ・オーダー式とすることができるが、ロード／ストア・ユニットは、アウト・オブ・オーダー式動作が、プログラムに対して、当技術分野において周知のようなイン・オーダー式に実行されたように見えるようにする機能を提供する。

好ましくは、アプリケーション・プログラムが「見ている」アドレスは、仮想アドレスと呼ばれることが多い。仮想アドレスは、「論理アドレス」および「実効アドレス（effective address）」と呼ばれることもある。これらの仮想アドレスは、これらに限定されるものではないが、単に仮想アドレスをオフセット値にプリフィックス付加すること、１つまたは複数の変換テーブルを介して仮想アドレスを変換することを含む、種々の動的アドレス変換（ＤＡＴ）技術の１つによって、物理的メモリ位置にリダイレクトされるという点で仮想のものであり、変換テーブルは、少なくともセグメント・テーブルおよびページ・テーブルを単独でまたは組み合わせて含むことが好ましく、セグメント・テーブルは、ページ・テーブルを指し示すエントリを有することが好ましい。ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）では、領域第１テーブル、領域第２テーブル、領域第３テーブル、セグメント・テーブル、および随意的なページ・テーブルを含む、変換の階層が提供される。アドレス変換の性能は、仮想アドレスを関連した物理的メモリ位置にマッピングするエントリを含む変換ルックアサイド・バッファ（ＴＬＢ）を用いることにより改善されることが多い。ＤＡＴが変換テーブルを用いて仮想アドレスを変換したときに、エントリが作成される。次いで、後に仮想アドレスを用いることで、低速の順次変換テーブル・アクセスではなく、高速のＴＬＢのエントリを用いることが可能になる。ＴＬＢの内容は、ＬＲＵ（Least Recently Used）を含む種々の置換アルゴリズムによって管理することができる。

プロセッサがマルチプロセッサ・システムのプロセッサである場合には、各プロセッサは、コヒーレンシのために、Ｉ／Ｏ、キャッシュ、ＴＬＢ、およびメモリといった共有リソースをインターロック状態に保持する責任を負う。キャッシュ・コヒーレンシを保持する際に、一般的には「スヌープ」技術が用いられる。スヌープ環境においては、共有を容易にするために、各キャッシュ・ラインを、共有状態、排他的状態、変更状態、無効状態等のいずれか１つの状態にあるものとしてマーク付けすることができる。

Ｉ／Ｏユニット５０５４（図３８）は、プロセッサに、例えば、テープ、ディスク、プリンタ、ディスプレイ、およびネットワークを含む周辺機器に取り付けるための手段を与える。Ｉ／Ｏユニットは、ソフトウェア・ドライバによってコンピュータ・プログラムに提示されることが多い。ＩＢＭ（登録商標）によるＳｙｓｔｅｍ ｚ（登録商標）のようなメインフレームにおいては、チャネル・アダプタおよびオープン・システム・アダプタが、オペレーティング・システムと周辺機器との間に通信をもたらすメインフレームのＩ／Ｏユニットである。

さらに、他のタイプのコンピューティング環境が、本発明の１つまたは複数の態様から利益を得ることができる。一例として、環境は、特定のアーキテクチャ（例えば、命令実行、アドレス変換などのアーキテクチャ化された機能、およびアーキテクチャ化されたレジスタを含む）またはそのサブセットをエミュレートする（例えば、プロセッサおよびメモリを有するネイティブ・コンピュータ・システム上で）エミュレータ（例えば、ソフトウェアまたは他のエミュレーション機構）を含むことができる。このような環境においては、エミュレータを実行しているコンピュータが、エミュレートされる機能とは異なるアーキテクチャを有することができたとしても、エミュレータの１以上のエミュレーション機能nにより、本発明の１以上の態様が実施され得る。一例として、エミュレーション・モードにおいては、エミュレートされる特定の命令または操作がデコードされ、適切なエミュレーション機能が構築され、個々の命令または操作を実施する。

エミュレーション環境においては、ホスト・コンピュータは、例えば、命令およびデータを格納するためのメモリと、メモリから命令をフェッチし、随意的に、フェッチされた命令のためのローカル・バッファリングを提供するための命令フェッチ・ユニットと、フェッチされた命令を受信し、フェッチされた命令のタイプを判断するための命令デコード・ユニットと、命令を実行するための命令実行ユニットとを含む。実行は、データをメモリからレジスタ内にロードすること、データをレジスタから再びメモリに格納すること、またはデコード・ユニットにより判断されるように、何らかのタイプの算術演算または論理演算を実行することを含むことができる。一例においては、各ユニットは、ソフトウェアで実装される。例えば、ユニットが実行する演算は、エミュレータ・ソフトウェア内の１以上のサブルーチンとして実装される。

より具体的には、メインフレームにおいて、アーキテクチャ化されたマシン命令は、通常、プログラマによって、多くの場合コンパイラ・アプリケーションを介して、今日では「Ｃ」プログラマによって用いられる。ストレージ媒体内に格納されたこれらの命令は、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）のＩＢＭ（登録商標）サーバにおいて、または代替的に他のアーキテクチャを実行するマシンにおいて、ネイティブに実行することができる。これらの命令は、既存のおよび将来のＩＢＭ（登録商標）メインフレーム・サーバにおいて、および、ＩＢＭ（登録商標）の他のマシン（例えば、Ｐｏｗｅｒ ＳｙｓｔｅｍｓサーバおよびＳｙｓｔｅｍ ｘ（登録商標）サーバ）上で、エミュレートすることができる。これらの命令は、ＩＢＭ（登録商標）、Ｉｎｔｅｌ（登録商標）、ＡＭＤ（商標）などによって製造されたハードウェアを用いて種々のマシン上でＬｉｎｕｘを実行しているマシンにおいて実行することができる。Ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（登録商標）下でそのハードウェア上で実行することに加えて、Ｌｉｎｕｘを用いること、並びに、一般に実行がエミュレーション・モードにあるＴｕｒｂｏＨｅｒｃｕｌｅｓ（www.turbohercules.com/）、Ｈｅｒｃｕｌｅｓ（www.hercules-390.org/）、またはＦＳＩ（Ｆｕｎｄａｍｅｎｔａｌ Ｓｏｆｔｗａｒｅ，Ｉｎｃ）（www.funsoft.com/）によるエミュレーションを用いるマシンを用いることもできる。エミュレーション・モードにおいては、ネイティブ・プロセッサによって、エミュレーション・ソフトウェアが実行され、エミュレートされたプロセッサのアーキテクチャをエミュレートする。

ネイティブ・プロセッサは、一般的に、エミュレートされたプロセッサのエミュレーションを実行するためにファームウェアまたはネイティブ・オペレーティング・システムのいずれかを含むエミュレーション・ソフトウェアを実行する。エミュレーション・ソフトウェアは、エミュレートされたプロセッサ・アーキテクチャの命令のフェッチと実行を担当する。エミュレーション・ソフトウェアは、エミュレートされたプログラム・カウンタを維持し、命令境界を常時監視している。エミュレーション・ソフトウェアは、一度に１つまたは複数のエミュレートされたマシン命令をフェッチし、ネイティブ・プロセッサにより実行するために、その１つまたは複数のエミュレートされたマシン命令を、対応するネイティブマシン命令のグループに変換することができる。これらの変換された命令は、より速い変換を達成できるようにキャッシュに入れることができる。それにも関わらず、エミュレーション・ソフトウェアは、エミュレートされたプロセッサ・アーキテクチャのアーキテクチャ規則を維持して、オペレーティング・システムおよびエミュレートされたプロセッサのために書かれたアプリケーションが正確に動作することを保証しなければならない。さらに、エミュレーション・ソフトウェアは、これらに限られるものではないが、制御レジスタ、汎用レジスタ、浮動小数点レジスタ、例えばセグメント・テーブルおよびページ・テーブルを含む動的アドレス変換機能、割り込み機構、コンテキスト・スイッチ機構、時刻（Time of Day、ＴＯＤ）クロック、およびＩ／Ｏサブシステムへのアーキテクチャ化インターフェースを含む、エミュレートされたプロセッサのアーキテクチャによって識別されるリソースを提供し、オペレーティング・システムまたはエミュレートされたプロセッサ上で実行するように設計されたアプリケーション・プログラムが、エミュレーション・ソフトウェアを有するネイティブ・プロセッサ上で実行できるようにしなければならない。

エミュレートされた特定の命令がデコードされ、個々の命令の機能を実行するためのサブルーチンが呼び出される。エミュレートされたプロセッサ１の機能をエミュレートするエミュレーション・ソフトウェア機能は、例えば、「Ｃ」サブルーチンまたはドライバにおいて、或いは好ましい実施形態の説明を理解した後で当業者の技術の範囲内にあるような特定のハードウェアのためにドライバを提供する他の何らかの方法で実装される。種々のソフトウェアおよびハードウェア・エミュレーションの特許には、これらに限られるものではないが、Ｂｅａｕｓｏｌｅｉｌ他による「Ｍｕｌｔｉｐｒｏｃｅｓｓｏｒ ｆｏｒ Ｈａｒｄｗａｒｅ Ｅｍｕｌａｔｉｏｎ」という名称の特許文献４、Ｓｃａｌｚｉ他による「Ｐｒｅｐｒｏｃｅｓｓｉｎｇ ｏｆ Ｓｔｏｒｅｄ Ｔａｒｇｅｔ Ｒｏｕｔｉｎｅｓ ｆｏｒ Ｅｍｕｌａｔｉｎｇ Ｉｎｃｏｍｐａｔｉｂｌｅ Ｉｎｓｔｒｕｃｔｉｏｎｓ ｏｎ ａ Ｔａｒｇｅｔ Ｐｒｏｃｅｓｓｏｒ」という名称の特許文献５、Ｄａｖｉｄｉａｎ他による「Ｄｅｃｏｄｉｎｇ Ｇｕｅｓｔ Ｉｎｓｔｒｕｃｔｉｏｎ ｔｏ Ｄｉｒｅｃｔｌｙ Ａｃｃｅｓｓ Ｅｍｕｌａｔｉｏｎ Ｒｏｕｔｉｎｅｓ ｔｈａｔ Ｅｍｕｌａｔｅ ｔｈｅ Ｇｕｅｓｔ Ｉｎｓｔｒｕｃｔｉｏｎｓ」という名称の特許文献６、Ｇｏｒｉｓｈｅｋ他による「Ｓｙｍｍｅｔｒｉｃａｌ Ｍｕｌｔｉｐｒｏｃｅｓｓｉｎｇ Ｂｕｓ ａｎｄ Ｃｈｉｐｓｅｔ Ｕｓｅｄ ｆｏｒ Ｃｏｐｒｏｃｅｓｓｏｒ Ｓｕｐｐｏｒｔ Ａｌｌｏｗｉｎｇ Ｎｏｎ−Ｎａｔｉｖｅ Ｃｏｄｅ ｔｏ Ｒｕｎ ｉｎ ａ Ｓｙｓｔｅｍ」という名称の特許文献７、Ｌｅｔｈｉｎ他による「Ｄｙｎａｍｉｃ Ｏｐｔｉｍｉｚｉｎｇ Ｏｂｊｅｃｔ Ｃｏｄｅ Ｔｒａｎｓｌａｔｏｒ ｆｏｒ Ａｒｃｈｉｔｅｃｔｕｒｅ Ｅｍｕｌａｔｉｏｎ ａｎｄ Ｄｙｎａｍｉｃ Ｏｐｔｉｍｉｚｉｎｇ Ｏｂｊｅｃｔ Ｃｏｄｅ Ｔｒａｎｓｌａｔｉｏｎ Ｍｅｔｈｏｄ」という名称の特許文献８、Ｅｒｉｃ Ｔｒａｕｔによる「Ｍｅｔｈｏｄ ｆｏｒ Ｅｍｕｌａｔｉｎｇ Ｇｕｅｓｔ Ｉｎｓｔｒｕｃｔｉｏｎｓ ｏｎ ａ Ｈｏｓｔ Ｃｏｍｐｕｔｅｒ Ｔｈｒｏｕｇｈ Ｄｙｎａｍｉｃ Ｒｅｃｏｍｐｉｌａｔｉｏｎ ｏｆ Ｈｏｓｔ Ｉｎｓｔｒｕｃｔｉｏｎｓ」という名称の特許文献９、および他の多くが挙げられ、これらの参考文献は、当業者が利用可能なターゲット・マシンのための異なるマシン用に設計された命令形式のエミュレーションを達成する様々な既知の方法を示す。

図４２において、ホスト・アーキテクチャのホスト・コンピュータ・システム５０００’をエミュレートする、エミュレートされたホスト・コンピュータ・システム５０９２の一例が提供される。エミュレートされたホスト・コンピュータ・システム５０９２では、ホスト・プロセッサ（ＣＰＵ）５０９１は、エミュレートされたホスト・プロセッサ（または仮想ホスト・プロセッサ）であり、かつ、ホスト・コンピュータ５０００’のプロセッサ５０９１のものとは異なるネイティブな命令セット・アーキテクチャを有するエミュレーション・プロセッサ５０９３を含む。エミュレートされたホスト・コンピュータ・システム５０９２は、エミュレーション・プロセッサ５０９３がアクセス可能なメモリ５０９４を有する。例示的な実施形態において、メモリ５０９４は、ホスト・コンピュータ・メモリ５０９６の部分と、エミュレーション・ルーチン５０９７の部分とに区分化される。ホスト・コンピュータ・メモリ５０９６は、ホスト・コンピュータ・アーキテクチャに従い、エミュレートされたホスト・コンピュータ・システム５０９２のプログラムに利用可能である。エミュレーション・プロセッサ５０９３は、エミュレートされたプロセッサ５０９１のもの以外のアーキテクチャのアーキテクチャ化された命令セットのネイティブ命令を実行し、このネイティブ命令はエミュレーション・ルーチン・メモリ５０９７から取得されたものであり、かつ、エミュレーション・プロセッサ５０９３は、シーケンスおよびアクセス／デコード・ルーチンにおいて取得される１つまたは複数の命令を用いることにより、ホスト・コンピュータ・メモリ５０９６の中のプログラム由来の実行のためのホスト命令にアクセスすることができ、このシーケンスおよびアクセス／デコード・ルーチンは、アクセスされたホスト命令をデコードして、アクセスされたホスト命令の機能をエミュレートするためのネイティブ命令実行ルーチンを判断することができる。ホスト・コンピュータ・システム５０００’のアーキテクチャのために定められた、例えば、汎用レジスタ、制御レジスタ、動的アドレス変換、およびＩ／Ｏサブシステムのサポート、並びにプロセッサ・キャッシュといったファシリティを含む他のファシリティを、アーキテクチャ化ファシリティ・ルーチンによってエミュレートすることができる。エミュレーション・ルーチンは、エミュレーション・ルーチンの性能を高めるために、エミュレーション・プロセッサ５０９３において利用可能な（汎用レジスタ、および仮想アドレスの動的変換といった）機能を利用することもできる。ホスト・コンピュータ５０００’の機能をエミュレートする際にプロセッサ５０９３を補助するために、専用のハードウェアおよびオフ・ロード・エンジンを設けることもできる。

本明細書で用いられる用語は、特定の実施形態を説明する目的のためのものにすぎず、本発明を限定することを意図したものではない。本明細書で用いられる場合、単数形「１つの（a）」、「１つの（an）」および「その（the）」は、文脈が特に明示しない限り、複数形も同様に含むことを意図したものである。「含む（comprise）」および／または「含んでいる（comprising）」という用語は、本明細書で用いられる場合、記述された特徴、整数、ステップ、動作、要素、および／またはコンポーネントの存在を指示するが、１つまたは複数の他の特徴、整数、ステップ、動作、要素、コンポーネント、および／またはそれらの群の存在または追加を排除するものではないこともさらに理解されるであろう。

以下の特許請求の範囲に存在する場合、「手段またはステップと機能との組合せ（ミーンズまたはステップ・プラス・ファンクション）」要素の対応する構造、材料、動作および均等物は、明確に特許請求された他の請求要素と共に機能を実行するための任意の構造体、材料、または行為を含むことを意図したものである。本発明の説明は、例証および説明のためだけに提示されたものであり、網羅的であることまたは本発明を開示した形態に限定することを意図したものではない。当業者には、本発明の範囲から逸脱しない多くの修正物および変形物が明らかとなるであろう。実施形態は、本発明の原理および実際の用途を最もよく説明するため、および、当業者が、企図した特定の用途に適するように種々の修正を有する種々の実施形態に関して本発明を理解することができるように、選択され記述された。

Claims (21)

1. コンピューティング環境においてアダプタへのアクセスを制御する方法であって、
   構成によるアダプタへのアクセス要求を含む命令を実行するステップであって、前記アダプタは前記要求を備えた機能ハンドルにより識別される、実行するステップを含み、前記実行するステップは、
   前記アダプタに関する機能テーブル・エントリを取得するために前記機能ハンドルを使用するステップであって、前記機能テーブル・エントリは前記アダプタと関連する情報を含む、使用するステップと、
   前記機能テーブル・エントリ内の情報に基づいて、前記構成が前記アダプタにアクセスすることが許可されるかどうかを判断するステップと、
   前記構成が前記アダプタにアクセスすることが許可されると判断することに応答して、前記アダプタへのアクセスを可能にするステップと、
   を含む方法。
2. 前記方法は、前記構成が前記アダプタにアクセスすることが許可されないと判断することに応答して、前記アダプタへのアクセスを拒否するステップをさらに含む、請求項１に記載の方法。
3. 前記構成はオペレーティング・システムを含み、前記判断するステップは、前記機能テーブル・エントリ内のゾーン番号を前記構成のゾーン番号と比較するステップを含み、前記比較するステップは、等しいことを示す前記比較に応答して、前記構成がアクセスすることが許可される、請求項１に記載の方法。
4. 前記構成はゲストを含み、前記判断するステップは、前記ゲストの識別子に関して前記機能テーブル・エントリ内をチェックするステップを含み、前記識別子が前記機能テーブル・エントリ内に存在することに応答して、前記ゲストがアクセスすることが許可される、請求項１に記載の方法。
5. 前記方法は、許可のチェックとは異なる１以上の理由でアクセスがブロックされるべきであるかどうかを判断するステップをさらに含み、前記判断するステップは前記機能テーブル・エントリの状態情報を使用し、アクセスがブロックされるべきではないと判断することに応答して、アクセスが可能にされる、請求項１に記載の方法。
6. アクセスがブロックされるべきであると判断され、前記方法は、
   アクセスが一時的にブロックされるべきであるかどうかを判断するステップと、
   アクセスが一時的にブロックされるべきであると判断することに応答して、前記構成にビジー・インジケータを提供するステップと、
   をさらに含む、請求項５に記載の方法。
7. 前記方法は、アクセスがブロックされるべきであるが、一時的にブロックされるべきではないと決定することに応答して、アクセスを拒否するステップをさらに含む、請求項６に記載の方法。
8. 前記方法は、
   前記コンピューティング環境に利用可能な複数のアダプタを判断するステップと、
   前記複数のアダプタの各アダプタについて、機能テーブル・エントリを作成するステップと、
   をさらに含む、請求項１に記載の方法。
9. 前記方法は、
   前記複数のアダプタのどのアダプタが前記構成にアクセス可能であるかを判断するステップと、
   前記構成にアクセス可能な各アダプタの前記機能テーブル・エントリ内に、前記構成に関する情報を表示するステップと、
   をさらに含む、請求項８に記載の方法。
10. どのアダプタが前記構成にアクセス可能であるかを判断するステップは、再構成可能なポリシーに基づく、請求項９に記載の方法。
11. 前記要求は命令を介しており、前記命令は前記アダプタのアーキテクチャに基づいている、請求項１に記載の方法。
12. コンピューティング環境においてアダプタへのアクセスを制御するためのコンピュータ・システムであって、
    メモリと、
    前記メモリと通信状態にあるプロセッサと、
    構成によるアダプタへのアクセス要求を含む命令を実行するための実行手段であって、前記アダプタは前記要求を備えた機能ハンドルにより識別される、実行手段を含み、前記実行は、
    前記機能ハンドルを使用して前記アダプタに関する機能テーブル・エントリを取得するための取得手段であって、前記機能テーブル・エントリは前記アダプタと関連した情報を含む、取得手段と、
    前記機能テーブル・エントリ内の情報に基づいて、前記構成が前記アダプタにアクセスすることが許可されるかどうかを判断するための判断手段と、
    前記構成が前記アダプタにアクセスすることが許可されると判断することに応答して、前記アダプタへのアクセスを可能にするためのアクセス・コントローラと、
    をさらに含む、コンピュータ・システム。
13. コンピュータ・システムにロードされ、そこで実行されたときに、前記コンピュータ・システムに、請求項１から請求項１１までのいずれかに記載の方法の全てのステップを実行させる、コンピュータ可読媒体上に格納されるコンピュータ・プログラム・コードを含むコンピュータ・プログラム。
14. コンピューティング環境においてアダプタへのアクセスを制御するためのコンピュータ・システムであって、
    メモリと、
    前記メモリと通信状態にあるプロセッサと、
    を含み、前記コンピュータ・システムは方法を実施するように構成され、前記方法は、
    構成によるアダプタへのアクセス要求を含む命令を実行するステップであって、前記アダプタは前記要求を備えた機能ハンドルにより識別される、実行するステップと、
    を含み、前記実行するステップは、
    前記アダプタに関する機能テーブル・エントリを取得するために前記機能ハンドルを使用するステップであって、前記機能テーブル・エントリは前記アダプタと関連した情報を含む、使用するステップと、
    前記機能テーブル・エントリ内の情報に基づいて、前記構成が前記アダプタにアクセスすることが許可されるかどうかを判断するステップと、
    前記構成が前記アダプタにアクセスすることが許可されると判断することに応答して、前記アダプタへのアクセスを可能にするステップと、
    を含む、コンピュータ・システム。
15. 前記構成はオペレーティング・システムを含み、前記判断するステップは、前記機能テーブル・エントリ内のゾーン番号を前記構成のゾーン番号と比較するステップを含み、前記比較するステップは、等しいことを示す前記比較に応答して、前記構成がアクセスすることが許可される、請求項１４に記載のコンピュータ・システム。
16. 前記構成はゲストを含み、前記判断することは、前記ゲストの識別子に関して前記機能テーブル・エントリ内をチェックするステップを含み、前記識別子が前記機能テーブル・エントリ内に存在することに応答して、前記ゲストがアクセスすることが許可される、請求項１４に記載のコンピュータ・システム。
17. 前記方法は、許可のチェックとは異なる１以上の理由でアクセスがブロックされるべきであるかどうかを判断するステップをさらに含み、前記判断するステップは、前記機能テーブル・エントリの状態情報を使用し、アクセスがブロックされるべきではないと判断することに応答して、アクセスが可能にされる、請求項１４に記載のコンピュータ・システム。
18. アクセスがブロックされるべきであると判断され、前記方法は、
    アクセスが一時的にブロックされるべきであるかどうかを判断するステップと、
    アクセスが一時的にブロックされるべきであると判断することに応答して、前記構成にビジー・インジケータを提供するステップと、
    をさらに含む、請求項１７に記載のコンピュータ・システム。
19. 前記方法は、
    前記コンピューティング環境に利用可能な複数のアダプタを判断するステップと、
    前記複数のアダプタの各アダプタについて、機能テーブル・エントリを作成するステップと、
    前記複数のアダプタのどのアダプタが前記構成にアクセス可能であるかを判断するステップと、
    前記構成にアクセス可能な各アダプタの前記機能テーブル・エントリ内に、前記構成に関する情報を表示するステップと、
    をさらに含む、請求項１４に記載のコンピュータ・システム。
20. 前記要求は命令を介しており、前記命令は前記アダプタのアーキテクチャに基づいている、請求項１４に記載のコンピュータ・システム。
21. コンピューティング環境においてアダプタへのアクセスを制御するためのコンピュータ・プログラム製品であって、前記コンピュータ・プログラム製品は、
    処理回路により読み出し可能であり、かつ、請求項１から請求項１１までのいずれかに記載の方法を実施するための前記処理回路により実行するために命令を格納するコンピュータ可読ストレージ媒体を含む、コンピュータ・プログラム製品。

Images