JP2013536475A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2013536475A5 JP2013536475A5 JP2013525930A JP2013525930A JP2013536475A5 JP 2013536475 A5 JP2013536475 A5 JP 2013536475A5 JP 2013525930 A JP2013525930 A JP 2013525930A JP 2013525930 A JP2013525930 A JP 2013525930A JP 2013536475 A5 JP2013536475 A5 JP 2013536475A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor die
- chip package
- optical signal
- semiconductor
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (12)
- チップパッケージであって、
垂直スタック内において、前記垂直スタック内の第1の半導体ダイに対して実質的に垂直な垂直方向に配列された一組の半導体ダイを備え、
前記第1の半導体ダイの後の各半導体ダイは、前記垂直スタック内の直前の半導体ダイから、あるオフセット値だけ水平方向にオフセットされ、それによって前記垂直スタックの一方の側面に階段状テラスを規定し、
前記チップパッケージは、
前記半導体ダイに、堅固に機械的に結合された傾斜部品をさらに備え、
前記傾斜部品は、前記垂直スタックの前記一方の側面に位置付けられ、
前記傾斜部品は、水平方向と垂直方向との間である前記階段状テラスに沿った方向に略平行であり、
前記傾斜部品は、
光信号を搬送するように構成された光導波路と、
前記光信号を前記一組の半導体ダイにおける1つの半導体ダイに光学的に結合するように構成される光学結合要素とを含む、チップパッケージ。 - 前記傾斜部品は、前記光学結合要素を含む一組の光学結合要素を含み、
前記一組の光学結合要素における所与の光学結合要素は、前記半導体ダイを含む前記一組の半導体ダイにおける所与の半導体ダイに、前記光信号を光学的に結合するように構成される、請求項1に記載のチップパッケージ。 - 前記光導波路は、前記階段状テラスに沿った方向に前記光信号を搬送するように構成され、
前記光学結合要素は、前記半導体ダイの平面内に、前記光信号を方向転換する、請求項1に記載のチップパッケージ。 - 前記光信号は、前記半導体ダイの端部を通して、前記半導体ダイに光学的に結合される、請求項3に記載のチップパッケージ。
- 前記光導波路は、前記階段状テラスに沿った方向に、前記光信号を搬送するように構成され、
前記光学結合要素は、前記半導体ダイの表面の法線に沿って、前記光信号を方向転換する、請求項1に記載のチップパッケージ。 - 前記光信号は、前記半導体ダイの端部以外の、前記半導体ダイの前記表面上の位置において、前記半導体ダイに光学的に結合される、請求項5に記載のチップパッケージ。
- 前記一組の半導体ダイにおける一対の半導体ダイは、前記傾斜部品を用いることなく、前記対における第1の半導体ダイから前記対における第2の半導体ダイに前記光信号を光学的に結合するように構成される、請求項1に記載のチップパッケージ。
- 前記傾斜部品は、半導体以外の材料上において製造される、請求項1に記載のチップパッケージ。
- 前記傾斜部品は、他の半導体ダイである、請求項1に記載のチップパッケージ。
- 前記傾斜部品は、はんだ、マイクロスプリング(microspring)、および異方性導電膜
のうちの少なくとも1つを用いて、前記半導体ダイの各々に結合される、請求項1に記載
のチップパッケージ。 - 電子機器であって、
チップパッケージを備え、
前記チップパッケージは、
垂直スタック内において前記垂直スタック内の第1の半導体ダイに対して実質的に垂直な垂直方向に配列された一組の半導体ダイを含み、
前記第1の半導体ダイの後の各半導体ダイは、前記垂直スタック内の直前の半導体ダイから、あるオフセット値だけ水平方向にオフセットされ、それによって前記垂直スタックの一方の側面に階段状テラスを規定し、
前記チップパッケージは、
前記半導体ダイに、堅固に機械的に結合された傾斜部品をさらに備え、
前記傾斜部品は、前記垂直スタックの前記一方の側面に位置付けられ、
前記傾斜部品は、水平方向と垂直方向との間である前記階段状テラスに沿った方向に略平行であり、
前記傾斜部品は、
光信号を搬送するように構成された光導波路と、
前記光信号を前記一組の半導体ダイにおける1つの半導体ダイに光学的に結合するように構成される光学結合要素とを含む、電子機器。 - 光信号を通信するための方法であって、
垂直スタック内において垂直方向に配列された一組の半導体ダイに、堅固に機械的に結合された傾斜部品における光導波路内に前記光信号を搬送するステップを備え、
前記半導体ダイは、水平方向に互いにオフセットされて、それによって、前記垂直スタックの一方の側面に階段状テラスを規定し、
前記傾斜部品は、水平方向と垂直方向との間である前記階段状テラスに沿った方向に略平行に、前記垂直スタックの前記一方の側面上に位置づけられ、
前記方法は、
光学結合要素を用いて、前記光導波路からの前記光信号を、前記一組の半導体ダイにおける1つの半導体ダイに光学的に結合するステップをさらに備える、方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/868,577 | 2010-08-25 | ||
US12/868,577 US8290319B2 (en) | 2010-08-25 | 2010-08-25 | Optical communication in a ramp-stack chip package |
PCT/US2011/046518 WO2012027081A2 (en) | 2010-08-25 | 2011-08-04 | Optical communication in a ramp-stack chip package |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013536475A JP2013536475A (ja) | 2013-09-19 |
JP2013536475A5 true JP2013536475A5 (ja) | 2014-09-18 |
JP5882326B2 JP5882326B2 (ja) | 2016-03-09 |
Family
ID=44774097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013525930A Active JP5882326B2 (ja) | 2010-08-25 | 2011-08-04 | 傾斜スタックチップパッケージにおける光通信 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8290319B2 (ja) |
EP (1) | EP2609623B1 (ja) |
JP (1) | JP5882326B2 (ja) |
KR (1) | KR101831275B1 (ja) |
CN (1) | CN103081102B (ja) |
TW (1) | TWI520305B (ja) |
WO (1) | WO2012027081A2 (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8373280B2 (en) * | 2010-09-01 | 2013-02-12 | Oracle America, Inc. | Manufacturing fixture for a ramp-stack chip package using solder for coupling a ramp component |
US8283766B2 (en) * | 2010-09-02 | 2012-10-09 | Oracle America, Inc | Ramp-stack chip package with static bends |
US8390109B2 (en) * | 2011-02-17 | 2013-03-05 | Oracle America, Inc. | Chip package with plank stack of semiconductor dies |
US9082632B2 (en) * | 2012-05-10 | 2015-07-14 | Oracle International Corporation | Ramp-stack chip package with variable chip spacing |
DE112012006625B4 (de) * | 2012-06-25 | 2023-09-28 | Intel Corporation | Mehrchiplagenhalbleiterstruktur mit vertikalem Zwischenseitenchip und Halbleiterpaket dafür |
US9250403B2 (en) * | 2013-04-26 | 2016-02-02 | Oracle International Corporation | Hybrid-integrated photonic chip package with an interposer |
US9442254B2 (en) | 2013-06-10 | 2016-09-13 | Freescale Semiconductor, Inc. | Method and apparatus for beam control with optical MEMS beam waveguide |
US9091820B2 (en) | 2013-06-10 | 2015-07-28 | Freescale Semiconductor, Inc. | Communication system die stack |
US9435952B2 (en) | 2013-06-10 | 2016-09-06 | Freescale Semiconductor, Inc. | Integration of a MEMS beam with optical waveguide and deflection in two dimensions |
US9094135B2 (en) | 2013-06-10 | 2015-07-28 | Freescale Semiconductor, Inc. | Die stack with optical TSVs |
US9261556B2 (en) | 2013-06-10 | 2016-02-16 | Freescale Semiconductor, Inc. | Optical wafer and die probe testing |
US9810843B2 (en) | 2013-06-10 | 2017-11-07 | Nxp Usa, Inc. | Optical backplane mirror |
US10230458B2 (en) | 2013-06-10 | 2019-03-12 | Nxp Usa, Inc. | Optical die test interface with separate voltages for adjacent electrodes |
US9766409B2 (en) | 2013-06-10 | 2017-09-19 | Nxp Usa, Inc. | Optical redundancy |
US8971676B1 (en) * | 2013-10-07 | 2015-03-03 | Oracle International Corporation | Hybrid-integrated photonic chip package |
US9209165B2 (en) * | 2013-10-21 | 2015-12-08 | Oracle International Corporation | Technique for controlling positions of stacked dies |
CN104730653B (zh) * | 2013-12-23 | 2016-08-31 | 华为技术有限公司 | 光互连系统和方法 |
US9323008B2 (en) | 2014-03-25 | 2016-04-26 | Globalfoundries Inc. | Optoelectronic structures having multi-level optical waveguides and methods of forming the structures |
US9825002B2 (en) * | 2015-07-17 | 2017-11-21 | Invensas Corporation | Flipped die stack |
US9871019B2 (en) | 2015-07-17 | 2018-01-16 | Invensas Corporation | Flipped die stack assemblies with leadframe interconnects |
JP6649076B2 (ja) * | 2015-10-26 | 2020-02-19 | 京セラ株式会社 | 光回路基板の製造方法 |
US9508691B1 (en) | 2015-12-16 | 2016-11-29 | Invensas Corporation | Flipped die stacks with multiple rows of leadframe interconnects |
US10566310B2 (en) | 2016-04-11 | 2020-02-18 | Invensas Corporation | Microelectronic packages having stacked die and wire bond interconnects |
JP6820671B2 (ja) * | 2016-06-02 | 2021-01-27 | 富士通株式会社 | 光回路デバイスとこれを用いた光トランシーバ |
US9728524B1 (en) | 2016-06-30 | 2017-08-08 | Invensas Corporation | Enhanced density assembly having microelectronic packages mounted at substantial angle to board |
CN107706170A (zh) | 2016-08-09 | 2018-02-16 | 晟碟信息科技(上海)有限公司 | 垂直半导体装置 |
CN108933109B (zh) | 2017-05-27 | 2020-07-07 | 晟碟信息科技(上海)有限公司 | 成角度的裸芯的半导体器件 |
US10141259B1 (en) * | 2017-12-22 | 2018-11-27 | Micron Technology, Inc. | Semiconductor devices having electrically and optically conductive vias, and associated systems and methods |
KR102578797B1 (ko) | 2018-02-01 | 2023-09-18 | 삼성전자주식회사 | 반도체 패키지 |
US20190279962A1 (en) * | 2018-03-09 | 2019-09-12 | Oracle International Corporation | Method and apparatus for stacking warped chips to assemble three-dimensional integrated circuits |
US10600770B2 (en) | 2018-05-14 | 2020-03-24 | Micron Technology, Inc. | Semiconductor dice assemblies, packages and systems, and methods of operation |
US11532574B2 (en) * | 2019-03-12 | 2022-12-20 | Intel Coropration | Through-substrate waveguide |
US12009349B2 (en) * | 2021-03-26 | 2024-06-11 | Taiwan Semiconductor Manufacturing Company Limited | Vertical semiconductor package including horizontally stacked dies and methods of forming the same |
US11894343B2 (en) * | 2021-05-24 | 2024-02-06 | Western Digital Technologies, Inc. | Vertical semiconductor device with side grooves |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3334739B2 (ja) * | 1995-08-03 | 2002-10-15 | 日本電信電話株式会社 | ボード間光インタコネクション装置 |
US5652811A (en) * | 1996-03-06 | 1997-07-29 | The United States Of America As Represented By The Secretary Of The Air Force | Semiconductor on fiber optic substrate (SOFOS) |
DK174111B1 (da) * | 1998-01-26 | 2002-06-24 | Giga As | Elektrisk forbindelseselement samt fremgangsmåde til fremstilling af et sådant |
TW460927B (en) | 1999-01-18 | 2001-10-21 | Toshiba Corp | Semiconductor device, mounting method for semiconductor device and manufacturing method for semiconductor device |
JP4630409B2 (ja) * | 1999-03-18 | 2011-02-09 | 富士通株式会社 | 光電子集積回路装置 |
JP2001036309A (ja) | 1999-07-15 | 2001-02-09 | Nec Eng Ltd | マルチチップモジュール接続構造 |
US6376904B1 (en) | 1999-12-23 | 2002-04-23 | Rambus Inc. | Redistributed bond pads in stacked integrated circuit die package |
US7687400B2 (en) * | 2005-06-14 | 2010-03-30 | John Trezza | Side stacking apparatus and method |
US7215845B1 (en) * | 2006-01-20 | 2007-05-08 | Apic Corporation | Optical interconnect architecture |
US8064739B2 (en) * | 2007-10-23 | 2011-11-22 | Hewlett-Packard Development Company, L.P. | Three-dimensional die stacks with inter-device and intra-device optical interconnect |
KR100997787B1 (ko) | 2008-06-30 | 2010-12-02 | 주식회사 하이닉스반도체 | 적층 반도체 패키지 및 이의 제조 방법 |
-
2010
- 2010-08-25 US US12/868,577 patent/US8290319B2/en active Active
-
2011
- 2011-08-04 EP EP11752370.4A patent/EP2609623B1/en active Active
- 2011-08-04 JP JP2013525930A patent/JP5882326B2/ja active Active
- 2011-08-04 KR KR1020137004577A patent/KR101831275B1/ko active IP Right Grant
- 2011-08-04 WO PCT/US2011/046518 patent/WO2012027081A2/en active Application Filing
- 2011-08-04 CN CN201180040920.0A patent/CN103081102B/zh active Active
- 2011-08-11 TW TW100128697A patent/TWI520305B/zh active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013536475A5 (ja) | ||
JP2013536999A5 (ja) | ||
JP2018511186A5 (ja) | ||
CN108886566B (zh) | 一种摄像头基板组件、摄像头模组及终端设备 | |
WO2013123259A3 (en) | Multi-chip module with a compressible structure for maintaining alignment between chips in the module | |
JP2013536998A5 (ja) | ||
WO2012143784A8 (en) | Semiconductor device and manufacturing method thereof | |
EP2477242A3 (en) | Light-emitting device package and method of manufacturing the same | |
JP2012118060A5 (ja) | ||
US9983372B2 (en) | Optical device, printed circuit board | |
WO2011090573A3 (en) | Hybrid silicon vertical cavity laser with in-plane coupling | |
JP2013186030A5 (ja) | ||
WO2012030470A3 (en) | Ramp-stack chip package with static bends | |
JP2011009514A5 (ja) | ||
WO2012011326A1 (ja) | 撮像装置、内視鏡、および撮像装置の製造方法 | |
JP2013531812A5 (ja) | ||
JP2016206377A5 (ja) | ||
US10985300B2 (en) | Encapsulation method for flip chip | |
JP2013513971A5 (ja) | ||
KR100978307B1 (ko) | 능수동 광 정렬 방법, 그를 이용한 광소자 패키징 시스템 및 광모듈 | |
US20190139927A1 (en) | Anisotropic conductive film | |
WO2013064592A3 (en) | Wafer scale technique for interconnecting vertically stacked semiconductor dies | |
JP2015102648A5 (ja) | ||
CN204209315U (zh) | 半导体倒装回流焊夹具 | |
JP2009191185A5 (ja) |