JP2013530625A - 接合ゲートドライバ - Google Patents
接合ゲートドライバ Download PDFInfo
- Publication number
- JP2013530625A JP2013530625A JP2013510260A JP2013510260A JP2013530625A JP 2013530625 A JP2013530625 A JP 2013530625A JP 2013510260 A JP2013510260 A JP 2013510260A JP 2013510260 A JP2013510260 A JP 2013510260A JP 2013530625 A JP2013530625 A JP 2013530625A
- Authority
- JP
- Japan
- Prior art keywords
- current
- inductor
- junction element
- module
- current regulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6877—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the control circuit comprising active elements different from those used in the output circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/64—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors having inductive loads
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/009—Resonant driver circuits
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
【解決手段】 電流調整器、電流調整器とつながれたインダクタ、インダクタとつながれたスイッチングモジュールを含む接合素子ドライバを提供する。電流調整器は電流を発生するように構成され、インダクタは電流調整器によって生成された電流により発生するエネルギーを蓄積するように構成されている。スイッチングモジュールは接合素子のゲートへの伝導電流を制御するように構成される。伝導電流は、初め、インダクタの蓄積されたエネルギーから発生し、これにより比較的高い初期電流を供給する。インダクタに蓄積されたエネルギーが放出されるにつれて電流レベルは接合素子をオン状態に維持するのに十分な低いレベルまで落ちる。
【選択図】 図1
【選択図】 図1
Description
参照文献
本出願は、(i)「接合ゲートドライバ」と題する米国仮特許出願No.61/333,157出願日2010年5月10日、(ii)「接合ゲートドライバ」と題する米国特許出願No.13/104,656出願日2011年5月10日、及び(iii)「タップインダクタ電流源を備えた接合ゲートドライバ」と題する米国特許出願No.13/104,800出願日2011年5月10日、に対して優先権を主張し、これらの出願それぞれの開示全体を参照して本出願に組み入れる。
本出願は、(i)「接合ゲートドライバ」と題する米国仮特許出願No.61/333,157出願日2010年5月10日、(ii)「接合ゲートドライバ」と題する米国特許出願No.13/104,656出願日2011年5月10日、及び(iii)「タップインダクタ電流源を備えた接合ゲートドライバ」と題する米国特許出願No.13/104,800出願日2011年5月10日、に対して優先権を主張し、これらの出願それぞれの開示全体を参照して本出願に組み入れる。
本開示は、一般に回路、特に接合素子のための電流ドライバ回路に関する。
電気回路で接合素子を素早くスイッチするために、JFETやバイポーラジャンクショントランジスタ(BJT)等の接合素子のゲートはより大きな初期電流で印加されることが必要とされうる。これは、接合素子をスイッチする前にチャージしなければならない接合素子内のキャパシタンスが様々な為でありうる。接合素子のゲートに供給される電流が多ければ多いほど、素子のキャパシタンスを早くチャージすることができるので、それに供給される電流がより小さい素子に比べ、より早く接合素子をスイッチできる。
より大きな電流を素子に配給することにより、接合を比較的早くスイッチすることができる一方、このようなより大きな電流を配給すると、概してドライバ回路の消費電力も増える。例えば、より大きな電流を配給して接合を比較的早くスイッチするために、DC−DCコンバータを使用してもよい。しかし、高電圧源から大電流を配給すると、回路の電力損失が比較的大きな量になり、また、著しい量の熱を発生することにもなりうる。このように大きな電力を損失するため、ドライバ回路はより広い場所を必要とし、ドライバ回路を単一集積回路パッケージに備え付けることができなくなりうる。
パワーJFETを素早くスイッチするなど、多くの適用において、接合を比較的早くスイッチすることが望まれる。さらに、この適用において、低消費電力であることが望まれる。ここで説明する実施形態により、低電力消費かつ接合のスイッチ時間を早くするのに十分な初期電流を生成する接合素子のためのドライバの新しい設計を提供する。斬新なゲートドライバ回路のための方法、システム、装置を説明する。本開示には、BJTのJFET等、接合素子のゲートにつながれたインダクタとともに使用される電流調整器を提供する側面がある。JFETのゲートに印加される伝導電流のように、接合素子を印加してオンにスイッチする伝導電流を発生させるためにインダクタが使用されてもよい。このようなドライバ回路により、接合素子のスイッチをより早く、より効率良くできる。
その結果、一実施形態で、電流調整器、電流調整器につながれたインダクタ、インダクタにつながれたスィッチングモジュールを含むゲートドライバを提供する。電流調整器は電流を発生させるように構成され、インダクタは電流調整器により生成された電流で発生したエネルギーを蓄積するように構成される。スィッチングモジュールは接合素子のゲートのための伝導電流を制御するように構成されている。初め、インダクタの蓄積されたエネルギーから伝導電流を発生させ、これにより、比較的大きな初期電流を供給する。インダクタに蓄積されたエネルギーが放出されると、電流レベルが接合素子を「オン」状態に維持しておくのに十分な低いレベルに落ちる。こうして、このようなゲートドライバは、接合素子が比較的低い電力消費で比較的早くスイッチできるよう、比較的程度の大きい初期電流を効率よく供給する。このようなゲートドライバではDC−DCコンバータを使用する必要がなく、他のゲートドライバ回路に比べ、より小さな電力消費で、かつ/または、より小さなスペースでよい。
また他の実施形態で、電流調整器を含む電流ドライバ装置、タップインダクタ、第一と第二スィッチングモジュールを提供する。電流調整器は電流を発生させるように構成され、タップインダクタは電流調整器につながれ、電流を受け取ってエネルギーを蓄積するように構成されている。第一スィッチングモジュールはタップインダクタの出力につながれ、少なくとも一部はインダクタの蓄積されたエネルギーから発生した接合素子への伝導電流を制御するように構成されている。第二スィッチングモジュールは、タップインダクタのタップにつながれ、タップインダクタの出力でのインダクタンスを変えるように構成されている。第一スィッチングモジュールは、タップインダクタの出力を接合素子につなげると、第二スィッチングモジュールがタップインダクタの出力でのインダクタンスをスイッチし、これによりタップインダクタから接合素子に供給される電流を増加させる。
こうして、このようなゲートドライバは、接合素子が比較的低い電力消費で比較的早くスイッチできるよう、比較的程度の大きい初期電流を効率よく供給する。このようなゲートドライバではDC−DCコンバータを使用する必要がなく、他のゲートドライバ回路に比べ、より小さな電力消費で、かつ/または、より小さなスペースでよい。
以下の図面を参照することにより本発明の特質や効果をさらに理解することができる。添付した図において、同様の部品や特徴に同じ参照ラベルを付す。さらに、同じタイプの個々の部品は、参照ラベルの後にダッシュ及び同様な部品間で区別する2番目のラベルを付して区別される。1番目の参照ラベルのみが明細書で使用される場合、2番目の参照ラベルに関係なく同じ1番目の参照ラベルを有する同様の部品のいずれにもその記述が適用される。
本開示は実施例を説明するものであり、発明の範囲、適用性、又は構成を限定するものではない。むしろ、以下の開示は当業者が発明の実施形態を実施できるようにするためのものである。素子の機能や配置において様々な変更が可能である。
従って、個々の実施形態は、適宜個々の手順や部品を省略、代用、または追加することができる。例えば、記載される順序とは異なる順序でその方法が実施されても良いし、個々のステップを追加したり、省略したり、組み合わせることができる。さらに、ある特定の実施形態に対して記載される特徴や要素は他の様々の実施形態と組み合わせることができる。以下に述べるシステム、方法、装置は個々にあるいはまとめてより大きなシステムの構成要素となり、別の手順がそれらのアプリケーションに優先したり、あるいは変更したりすることも起こりうる。
いくつかの実施形態では、パワートランジスタ等の接合素子をスイッチするために電流ドライバが使われても良い。そのようなパワートランジスタは周知であり、例えば、JFETやバイポーラ接合トランジスタ(BJT)が含まれる。ここに提供する実施形態はJFETやBJTのドライバ回路を記載しているが、素子をオン状態にスイッチするために比較的高い初期電流を供給し、その後素子をオン状態に維持するために低い維持電流を供給することが望ましい他の装置に対しても、開示されたコンセプトを同様に適用できることが容易に理解されるであろう。上記のように、「オン」状態と「オフ」状態の間で接合素子がスイッチされる時、接合素子の様々のキャパシタンス及び例えば装置のリード線に伴うような浮遊インダクタンスがチャージされる必要がある。個々の素子において、これらのキャパシタンス及びインダクタンスの値は、特に素子を素早くスイッチするのを妨げるのに十分大きな値となりうる。従って、このような素子を素早くスイッチするには、接合素子の個々のキャパシタンスやインダクタンスをチャージするために増加された初期電流を接合素子のゲートに供給する必要がある。一旦これらのキャパシタンスやインダクタンスがチャージされると、素子を「オン」に保つために接合素子のゲートへより低い電流を供給しても良い。接合素子を素早くスイッチするためにより大きな電流を供給することが望ましい一方、ゲートドライバの電力使用及び/又は大きさを最小にすることも望まれる。よって、以下にゲートドライバのための斬新な設計概念を説明する。
いくつかの実施形態では、ゲートドライバが電流調整器、インダクタ及びスイッチング回路を用いて出力信号を生成しても良い。図1はゲートドライバ100の簡略化ブロック図を示す。ゲートドライバ100は電流調整器モジュール105、インダクタモジュール110及びスイッチング回路モジュール115を含んでも良い。電流調整器モジュール105は様々な電流調整器を含んでも良い。例えば、電流調整器モジュール105はヒステリシスフィードバックを伴うバック回路を含んでも良い。また、電流調整器モジュール105に、電流源を含んでも良い。このような電流調整器は所定範囲の出力電流を生成することができるものであっても良い。例えば、電流調整器モジュール105内の電流調整器に、電流調整器モジュール105からの出力として望ましい最大及び最小電流を規定する2つの電圧が供給される。これら2つの信号に基づいて、電流調整器モジュール105は、2つの規定された電流間に留まるあるいは2つの規定された電流間を振動する電流を出力することができる。いくつかの実施形態では、電流調整器モジュール105はコンパレータを備えたフィードバックループを含んでいる。電流調整器モジュール105は、別の実施形態で、インダクタからの電流を検知する電流センサーに連結される、ヒステリシスを伴うコンパレータを含んでいる。当業者が理解しているように、規定された電流あるいは特定範囲内の電流を出力する電流調整器にするための別の方法もある。
インダクタモジュール110に、インダクタを通る電流がつくる磁界でエネルギーを蓄積できるパッシブインダクタを含むことができる。インダクタは、瞬間的又はほぼ瞬間的な電圧変化を許容する一方、電流変化は受け付けない。インダクタモジュール110は、空心のあるいは強磁性コアのコイルインダク等、様々なタイプのインダクタを1つ含んでも良い。また、インダクタモジュール110は、選択された入力でインダクタの入力及び出力において異なるインダクタンスを提供できるタップインダクタを含んでも良い。さらに、様々なインダクタ構成を示す例示的実施形態をいくつか、以下で詳しく説明する。図1の実施形態におけるインダクタモジュール110は、電流調整器モジュール105の出力に接続される。インダクタモジュール110の出力は、ゲートドライバ100の出力120として提供される。出力120は接合素子のゲートに接続しても良い。出力120で印加された接合素子は、JFETやBJT等、様々な形式で良い。
また、図1実施形態のゲートドライバ100は、スイッチング回路モジュール115を含む。スイッチング回路モジュール115は、単一又は一連のスイッチあるいは接合素子とドライバであっても良い。例えば、スイッチング回路モジュール115はインダクタモジュール110の電流路を変えるMOSFETを含んでも良い。いくつかの実施形態で、スイッチング回路モジュール115は、いつ、インダクタモジュール110の電流路が出力120を通過して印加される接合素子に至るかを測ることができる。接合素子が印加されていない時、スイッチング回路モジュール115により、電流調整器モジュール105がインダクタモジュール110を誘起するような電流ループを可能にできる。この電流ループが低い抵抗であることにより、電流調整器モジュール105により供給されるのに必要とする追加電流がほとんどなくともインダクタモジュール110内のインダクタを励磁したままにできる。これは、接合素子が印加されていなければ、回路が消費している電力がより少ないことを意味している。断続的に、接合素子が印加されていない間、電流調整器105が、電流を所定の電流レベル、あるいは所定の電流範囲内で保つように、インダクタへ電流を供給できる。
接合素子が印加されると、スイッチング回路モジュール115はインダクタモジュール110の電流路を変える。インダクタモジュール110を流れる電流が、出力120に接続された接合素子に至り、これにより、スイッチング回路モジュール115がインダクタモジュール110の電流路を変える前のインダクタに流れていたのと同量な電流が接合素子を通る。また、このようなスイッチでは、出力120及び接合素子へ加わる電圧が比較的大きく変動する。また、出力120及び接合素子に印加される電流は、インダクタモジュール110を通って電流調整器モジュール105から供給される。出力120及び接合素子の電圧は、徐々に減少する。一定時間後、スイッチング回路モジュール115がインダクタモジュール110の電流路を再び変える要求を受けると、インダクタの初期低抵抗電流路が再び形成される。電流調整器モジュール105は(スイッチング回路モジュール115の状態に関わりなく)インダクタを励磁し続け、インダクタモジュール110を通る電流を所定レベル又は所定の範囲内に維持する。
JFET等の接合素子に関わる、個々のキャパシタンスを素早くチャージし、あるいは個々のインダクタンスを励磁するために、接合素子を素早くスイッチするよう、より大きな電流が接合素子のゲートに供給されうる。接合素子のゲートに供給される電流が少ない程、接合素子をスイッチする時間が長くなる。図2は、JFETのゲート電圧の理想グラフ200を示している。上記のように、JFETのゲートは、正電圧を印加するのと、負の電位VEEに引き下げるのを交互に繰り返す。より高い初期電圧がゲートに供給される。このより高い電圧が、より大きな電流に変換されてゲートを通過し、JFETのキャパシタンスを比較的早くチャージできる。より高い初期電圧(これに伴う高電流)がJFETに供給された後、JFETをオンに保つために、より低い電圧、及びこれに伴うより低い電流が供給される。JFETをオンに保つために、より高い電圧を供給し続けるのに比べ、より低い電圧を供給することで、JFET及び/又は素子の電力消費と熱放散を低減する。
次に図3を参照して、上記のような電流ドライバモジュールを実装した例示的実施形態を示す。図3は、電流ドライバモジュール305でJFETパワートランジスタ310のゲートへ電流を供給する回路300を示す。パワートランジスタ310は電源315と負荷320の間につなぐ。電源315は、例えば、1つまたは複数のソーラパネル等、任意の数で良い。1つまたは複数のソーラパネルの直流電力を交流波に変えるように構成されたインバータ等、負荷320は任意の数で良い。個々の実施形態でパワートランジスタ310は、比較的大きな電流と電圧を供給でき、一例では20アンペアの電流を1,200から1,700ボルトの間で供給できる。JFETパワートランジスタ310は、例えば、炭化ケイ素系トランジスタであって良い。
図1について上述したのと同様に、この実施形態では、電流ドライバモジュール305は電流調整器モジュール、インダクタ、及びスイッチング回路を含んで良い。個々の実施形態で電流調整器は、所定範囲内の出力電流を生成するためのヒステリシスフィードバックを伴うバック回路を含む。上記同様、インダクタは、インダクタを通る電流によって形成された磁界でエネルギーを蓄積できるパッシブインダクタを含んで良い。また、インダクタは、インダクタの入力と出力に異なるインダクタンスを提供するために選択される入力を有するタップインダクタも含んでも良い。電流ドライバモジュール305の出力をJFET310のゲートにつなぐ。電流ドライバモジュール内のスイッチングモジュールで電流ドライバモジュール305の出力をJFET310のゲートへスイッチすると、JFETは印加されてオンとなり、これにより電源315から負荷320へ電流が供給される。電流ドライバモジュール305のインダクタを流れる電流が、JFET310のゲートに至り、これにより、ゲートにつながるようにスイッチする前のインダクタに通っていたのと同量の電流がゲートを通る。電流ドライバモジュール305の出力電圧は徐々に減少する。上記のように、JFET310のゲートは、正電圧を印加するのと、負の電位VEEに下げるのを交互に繰り返す。より高い初期電圧がゲートに供給される。このより高い電圧が、より大きな電流に変換されてゲートを通過し、JFET310のキャパシタンスを比較的素早くチャージできる。より高い初期電圧(これに伴うより大きい電流)がJFET310に供給された後、JFET310をオンに保つために、より低い電圧、及びこれに伴うより低い電流を供給する。JFET310をオンに保つために、より高い電圧を供給し続けるのに比べ、より低い電圧を供給することで、JFET310及び電流ドライバモジュール305の電力消費と熱放散を低減する。
次に図4を参照して、上述したような電流ドライバモジュールを実装した別の例示的実施形態を示す。図4は、電流ドライバモジュール405でバイポーラ接合パワートランジスタ410のゲートへ電流を供給する回路400を示す。パワートランジスタ410は電源415と負荷420の間につなぐ。電源415は、例えば、1つまたは複数のソーラパネル等、任意の数で良い。1つまたは複数のソーラパネルの直流電力を交流波へ代えるように構成されたインバータ等、負荷420は任意の数で良い。個々の実施形態でパワートランジスタ410は、比較的大きな電流と高い電圧を供給でき、一例では20アンペアの電流を1200から1700ボルトの間で供給できる。バイポーラ接合パワートランジスタ410は、例えば、炭化ケイ素系トランジスタであって良い。
図1について上述したのと同様に、この実施形態では、電流ドライバモジュール405は電流調整器モジュール、インダクタ、及びスイッチング回路を含んで良い。個々の実施形態の電流調整器は所定範囲内の出力電流を生成するためのヒステリシスフィードバックを伴うバック回路を含む。上記同様、インダクタはインダクタを通る電流によって形成された磁界でエネルギーを蓄積できるパッシブインダクタを含んで良い。また、インダクタはインダクタの入力と出力に異なるインダクタンスを提供するために選択された入力を有するタップインダクタを含んでも良い。電流ドライバモジュール405の出力をパワートランジスタ410のベースにつなぐ。電流ドライバモジュール内のスイッチングモジュールが電流ドライバモジュール405の出力をパワートランジスタ410のベースへスイッチすると、パワートランジスタ410は印加されてオンとなり、これにより電源415から負荷420へ電流が供給される。電流ドライバモジュール405のインダクタを流れる電流が、パワートランジスタ410のベースに至り、これにより、ベースにつながるようにスイッチする前のインダクタを通っていたのと同量の電流がベースを通る。電流ドライバモジュール405の出力電圧は徐々に減少する。上記のように、パワートランジスタ410のベースは、正電圧を印加するのと、負の電位VEEに下げるのを交互に繰り返す。より高い初期電圧がベースに供給される。このより高い電圧が、より大きな電流に変換されてベースを通過し、パワートランジスタ410のキャパシタンスを比較的素早くチャージできる。より高い初期電圧(これに伴うより大きい電流)がパワートランジスタ410に供給された後、パワートランジスタ410をオンに保つためにより低い電圧、及びそれに伴うより小さい電流が供給される。パワートランジスタ410をオンに保つために、より高い電圧を供給し続けるのに比べ、より低い電圧を供給することで、パワートランジスタ410及び電流ドライバモジュール405の電力消費と熱放散を低減する。
一実施形態では、ドライバ回路にスイッチング回路、インダクタ、及びヒステリシスフィードバックを伴うバックレギュレータを用いる。図5は、このようなバックレギュレータを使用したドライバ回路500の実施形態を示す。ドライバ回路500は、図1のゲートドライバ100、また別のゲートドライバに相当しうる。電流調整器モジュール505は、図1の電流調整器モジュール105、また別の電流調整器に相当しうる。電流調整器モジュール505は、ヒステリシスフィードバックを伴うバックレギュレータを含む。このような電流調整器は、ここで「VCC−ISET」及び「ISET−DELTA」として示される2つの信号を受取りうる。これら2つの信号は、所定電流範囲の最大及び最小電流を規定する。このようなバックレギュレータは、リセット―セットフリップフロップ形式の2つのコンパレータ及び2つのNANDゲートを用いても良い。R2とR3でコンパレータが測定する電流により、Q4とQ5のいずれかが閉じられ、これにより、インダクタ510に接続し、電流調整器モジュール505からの電流を所定電流範囲内に維持する。
インダクタ510は、図1のインダクタモジュール110のインダクタに相当しうる。図5の例では、インダクタ510は470μHインダクタである。いくつかの実施形態では、電流が印加された接合素子のゲートから電流調整器へ逆流するのを防ぐため、インダクタ510はダイオードと接続されている。
また、インダクタ510はスイッチング回路515に接続されている。スイッチング回路515は、図1のスイッチング回路モジュール115と同じであっても良いし、別のスイッチング回路に相当しても良い。図5では、スイッチング回路は半導体MOSFET素子であり、インダクタ510の電流路を決める。ゲートドライバ500において、インダクタ510の電流路が接続された接合素子負荷のゲートを通るかどうかを決めるためにスイッチング回路515のMOSFETが使われる。スイッチング回路515のMOSFETが閉じると、電流路520がインダクタ510を通る電流の電流路に相当する。このような構成においては、接続された接合素子のゲートはVEEに引き下げられうる。電流調整器505で、電流がインダクタ510を通るよう維持しうる。インダクタ510を流れる電流が弱まると、電流調整器505は電流が増加するようインダクタ510に電圧を加え、これにより電流調整器505に対し規定された範囲内でインダクタ510を流れるように電流を保つ。
スイッチング素子515のMOSFETのゲートがスイッチされてオープン即ちオフ状態になると、電流路520はもはや存在しなくなる。その代わりに、インダクタ510を流れる電流はドライバ回路500の出力に至り、取り付けられた接合素子(図5では「ゲート」と表記する)まで流れる。当該技術分野では周知のように、インダクタを流れる電流は変化を受け付けない。これにより、スイッチング回路515のMOSFETがオープンとなる直前に、インダクタ510での電流と同様な電流が接合素子のゲートに流れることになる。
いくつかの実施形態では、より大きな電流を流して接続された接合素子を素早くスイッチすることができるよう、ドライバ回路は付加的な回路を含みうる。図6は、接合素子が素早くスイッチできるように、JFET等の接合素子のゲートへより大きな電流パルスを供給する構成の例示的なドライバ回路600を示している。電流調整器回路605は、図1及び5の電流調整器回路(それぞれ110及び505)と同様であって良い。あるいは、異なる電流調整器回路を使用しても良い。さらに、インダクタ610は図1及び5のインダクタ110及び510と同じであって良い。また、インダクタ610は別のインダクタであっても良い。
ドライバ回路600は、レベルシフト回路620及びシングルショット回路625の形で、図5のドライバ回路500に比べ、付加的な回路を含む。レベルシフト回路620は、回路のロジックのため、入力信号を適当な電圧に変換するのに使用される。いくつかの実施形態において、レベルシフト回路620は、シングルショット回路625及びスイッチング回路615のロジックと相互作用する、適当なロジックレベルを備えた出力信号を生成するよう、コンパレータ、インバータ、及び一対の抵抗を含む。当業者が認識するように、レベルシフト回路を実装するのに適当な他の回路構成が存在しうる。レベルシフト回路620が受取る入力により、接合素子のゲートがいつオン、オフに変わるかを決定しうる。レベルシフト回路620が受取る入力は、ゲートドライバ600と同じあるいは別の回路基板上にある別の回路で生成されても良い。当業者が認識するように、レベルシフト回路620への入力信号は、様々な回路によって生成される。さらに、スイッチング回路615及びシングルショット回路625に対し入力信号のロジックレベル及び分極が適当であれば、レベルシフト回路620は不要になりうる。
シングルショット回路625は、レベルシフト回路620からトリガを受取り、パルスを発生するように構成されている。このパルスには特有の継続時間があり、それはコンデンサや抵抗の値で規定されている。このように、シングルショット回路625の出力は、該回路の入力に信号が供給されると、「オン」信号を発生する。コンデンサのキャパシタンスやそれに伴う抵抗の値が機能してコンデンサがチャージされると、シングルショット回路625の第2ゲートがアクティブとなってシングルショット回路625の出力を「オフ」に戻し、シングルショット回路625が発生したパルスが終わる。パルスの継続時間は、接合素子に伴う浮遊インダクタンスやキャパシタンス及び望ましいスイッチングタイムに基づいて選択される。当業者が認識するように、シングルショット回路の別の実施形態も可能である。シングルショット回路625がパルスを生成すると、該パルスは電圧供給回路630にトリガを出し、接合素子のゲートをVCCにつなげる。電圧供給回路630は、接合素子を素早くスイッチでするため、より大きな電流を接合素子のゲートに供給できる。電圧供給回路630はドライバ及びMOSFET等のスイッチング素子を含みうる。いくつかの実施形態では、シングルショット回路625からのパルスを受け取ると、ドライバがMOSFETを閉じることにより、接合素子のゲートをVEEにつなげ、これにより、接合素子に伴うインダクタンスやキャパシタンスをより素早く放電するため、該ゲートを負電位に下げる。電圧供給回路630の別の実施形態も可能である。
電圧供給回路630がより大きな電流の初期パルスを供給するのに続いて、図1及び5のスイッチング回路と同様に動作するスイッチング回路615は、接合素子を印加してオンにスイッチするためにインダクタ615の電流路を変更しうる。ここで、スイッチング回路615はドライバとMOSFETを含む。MOSFETが閉じると、インダクタは図5の電流ループ520と同様の電流ループを形成する。即ち、インダクタは電流調整器回路605によってチャージされ、VEEを通る電流ループが維持されている間チャージし続ける。スイッチング回路615のMOSFETが開くと、インダクタ610を流れる電流が印加されている接合素子まで至るよう、インダクタ610の電流路が変更される。電流は電流調整器回路605からインダクタ610へ供給され続ける。したがって、この構成により、インダクタ610が接合素子に電流を供給し続けて接合素子をオンに保つため、電圧供給回路630が印加される接合素子へ、より大きな初期電流パルスを供給することができる。入力信号が再度推移すると、スイッチング回路615がVEEを通るインダクタへの元の電流路を再形成することによりインダクタを励磁したままにでき、印加されている接合素子のゲートをVEEにつなげて接合素子をオフにする。
ここで図7を参照し、接合素子へ電流を印加する方法700の動作ステップを示す。この実施形態では、ブロック705に示すように、初めにエネルギーが電流調整器モジュールと接合素子の間につながれたインダクタに蓄積される。ブロック710では、インダクタの出力が接合素子へスイッチされる。ブロック720に示すように、インダクタから蓄積されたエネルギーを接合素子へ放出し、初期電流を接合素子へ供給する。最後にブロック725で、インダクタが放電された後、インダクタから接合素子へ維持電流が供給される。
図8は接合素子へ電流を印加する別の実施形態の方法800の動作ステップを示している。この方法では、ブロック805から825の動作は、図7のブロック705から725に関して記載したものと同じである。図8の方法は、さらにブロック830に示すように、接合素子から電流調整器モジュールへ、インダクタの出力をスイッチすることを含んでいる。ブロック835に示すように、電流調整器へインダクタ出力をスイッチバックするとエネルギーが再びインダクタに蓄積される。いくつかの実施形態では、電流調整器モジュールと電流調整器の電圧源との間にインダクタをつないでインダクタを通る電流を所定の範囲内に維持することで、インダクタにエネルギーを蓄積することが達成される。
図7、8の方法700、800は、例えば、図5のドライバ回路500又は図6のドライバ回路600を使用して実施されうる。説明したようなドライバ回路のインダクタは、インダクタを通る電流によって形成された磁界にエネルギーを蓄積できる。電流ドライバ内のスイッチングモジュールが、電流ドライバの出力を接合素子へスイッチすると、インダクタの出力が接合素子につながれ、接合素子はより高い初期電圧でオンになる。ドライバモジュールの出力における電圧は徐々に減少する。このより高い電圧が接合素子を通してより大きな電流に変換され、該素子のキャパシタンス及び/又は浮遊インダクタが比較的素早くチャージされうる。この高い初期電圧(とそれに伴う大きい電流)に続いて、より低い電圧、及びそれに伴うより小さい維持電流が接合素子をオンに保つために供給される。ドライバ回路の出力がオフになると、インダクタに再びエネルギーが蓄積され、これにより、次に出力が接合素子へスイッチされるときの電流を供給するためにインダクタを再励磁する。
図6のドライバ回路600がより大きな電流パルスを生成し、初めに接合素子をオンにした後、より小さな電流で接合素子をオン状態に維持していれば、電圧供給回路が無くともこれを達成することが可能である。図9は、タップインダクタを使用し、より大きな初期電流で接合素子を印加してオンにスイッチした後、小さい電流で接合素子をオン状態に維持するドライバ回路900の簡略化ブロック図を示している。
図9のドライバ回路900は、電流調整器905、第1スイッチング回路915、第2スイッチング回路920、及びタップインダクタ910を含み、出力925に接続され、JFET等の接合素子とすることができる。図9で第1、第2スイッチング回路915、920として示されているが、これら両スイッチング回路の機能は、図1のスイッチング回路モジュール115のような単一のスイッチング回路に組み込めることが理解できよう。電流調整器905は、図1、5、6のそれぞれの電流調整器回路110、505、605のように、上で既に述べたいずれの電流調整器回路にも類似して動作することできる。例えば、電流調整器905はヒステリシス制御を伴うバックレギュレータを含んでも良い。あるいは、電流調整器905は前述の例とは異なる別の電流調整器回路であっても良い。
インダクタ910は、図1、5、6のそれぞれのインダクタ110、510、610と同様のもので良い。インダクタ910は、インダクタ910が様々なインダクタンスで使用できるタップを含んでも良い。例えば、インダクタの第1及び第2ターミナルが電流路で使われている場合、インダクタ910はある特定のインダクタンスを有するが、第1及び第2ターミナルの間に位置しうる第2及び第3ターミナルが電流路で使われている場合は、異なるインダクタンスを有する。
図9の実施形態では、第1スイッチング回路910がインダクタ910の電流路を変更するために使われる。上記と同様に、電流調整器回路905がほぼ一定電流又はインダクタを通る所定範囲の電流を維持できるように、インダクタを通る電流路が有りうる。第1スイッチング回路920は、インダクタ910の電流路が印加されている接合素子に至るように変更しうる。接合素子の個々のキャパシタンスを素早くチャージして、接合素子が比較的速やかにスイッチできるため、インダクタ910が出力920を印加できる、より大きな電流信号を生成できるよう、第2スイッチング回路915を使用する。また、インダクタ910がより大きな電流信号を印加されている接合素子のゲートへ配給する間、第2スイッチング回路915は、電流調整器905を動作させないようにしうる。このような構成により、接合素子をオンにする、より大きな初期電流パルスとそれに続いて接合素子をオンに保つためのより小さい電流信号の両方を生成することをインダクタ910に可能する。
図10には、接合素子をスイッチするためのより大きな電流パルスと、それに続く接合素子をオンモードに維持するためのより小さな電流信号の両方を生成するインダクタを使用したドライバ回路1000の実施形態を示している。この例示的実施形態では、電流調整器回路1005が、いつ電流調整器回路1005のドライバがトライステートモードになり、MOSFET Q4及びQ5がともに開くかを測定する信号を受取る。レベルシフト回路1020は図6のレベルシフト回路620と同じレベルシフト回路であって良い。あるいは、レベルシフト回路1020は別の形式のレベルシフト回路であっても良い。またここで、ゲートドライバ回路1000への入力信号がすでに適当なロジック電圧レベルに正規化されていれば、ゲートドライバ回路1000は不要となりうる。シングルショット回路1025は、図6のシングルショット回路625と同じシングルショット回路であって良い。あるいは、シングルショット回路1025は、シングルショット回路の別の実装であっても良い。上記同様、シングルショット回路1025により発生したパルスの維持時間はその抵抗値やコンデンサ値で決まりうる。
インダクタ1010は3つのターミナルを有するタップインダクタであり、第1ターミナルは電流調整器回路1005に、第2ターミナルは接合素子に、タップとして機能する第3ターミナルはインダクタ1005に接続される。インダクタ1005は、3つの電流路につながれて使用され、第1の電流路はインダクタ1010及びスイッチングデバイス1015の第1、第2ターミナルを通り、第2電流路はインダクタ1010および印加されている接合素子の第1、第2ターミナルを通り、第3電流路はインダクタ1010および印加されている接合素子の第2、第3ターミナルを通る。第1スイッチング回路1015は、前に説明したスイッチング回路と同様のドライバ回路及びMOSFETを含む。また、スイッチング回路1015は、他の様々な実施形態を使用しても良い。第2スイッチング回路1030により、接合素子を素早くスイッチするため、接合素子を印加する、より大きな電流をインダクタ1010が生成できる。より大きな電流パルスを生成するため、インダクタ1010にタップが使用される。一般的に、インダクタに蓄積されたエネルギーは次のように表わされる。
この式で、εはインダクタにより蓄積されたエネルギー、iはインダクタを通る電流、Lはインダクタのインダクタンスをヘンリー単位で表わす。従って、インダクタが励磁された後インダクタ1010の電流路が変わると、インダクタに蓄積されたエネルギーは初め同じままで、インダクタのインダクタンスはタップの位置によって減少し、結果的に電流は増加する。従って、
ここで、Lはインダクタのインダクタンス、iは電流路が変わる前のインダクタの電流を表している(例えば、インダクタのターミナル1及び2を通る)。Ltはタップインダクタのインダクタンスを表し、電流路が変わった後のタップインダクタの電流を表している(例えば、インダクタのターミナル2及び3を通る)。電流路が変わる前後でインダクタに蓄積されたエネルギーが初め変わらないままで、また、タップインダクタのインダクタンスがフルインダクタのインダクタンスより小さいので、タップインダクタの初期電流は電流路が変わる前のインダクタの電流より大きくなる。
図10をさらに参照すると、ゲートドライバ回路の入力でトリガ入力を受取る前に、電流調整器回路1005によりインダクタが励磁されうる。この状態で、第1スイッチング回路1015は、図5の電流路520と同様の第1スイッチングデバイス1015を通る電流路を生成する閉接合(ここではMOSFET)を含みうる。この電流路は、インダクタのターミナル1及び2を通り、スイッチングデバイス1015の接合を通り、VEEに至り、電流調整器1005を通ってインダクタへ戻る。しばらくして、ゲートドライバ回路1000の入力がトリガ信号を受け取る。このトリガ信号はレベルシフト回路1020によって適当なロジックレベルに正規化されても良い。レベルシフト回路1020の出力は、この例で、シングルショット回路1025にトリガを送って所定の持続時間でパルスを生成する。また、レベルシフト回路1020の出力は、第1スイッチング回路1015により、接合を開いてインダクタ1010の電流路を変更させ、これにより、確立されたインダクタのターミナル1及び2を通り、第1スイッチングデバイス1015の接合を通り、VEEに至って、電流調整器1005を通ってインダクタへ戻る電流ループを崩す。
また、シングルショット回路1025により生成されたパルスは、トライステートモードに入るように電流調整器回路1005のドライバにトリガを送る。次に、トライステートモードに入るドライバは、この場合はMOSFETであるドライバに接続されている電流調整器回路1005スイッチングデバイスを両方開にする。従って、インダクタ1010のターミナル1は接続されないままで、まだ、インダクタは励磁されている。また、シングルショット回路1025により生成されたパルスは第2スイッチング回路1030にトリガを送り、インダクタ1010のタップを通る電流路を生成する(例えばインダクタ1010のターミナル2及び3を通る電流路)。この電流路により、上述の式による、より大きな電流が接合素子に至る。シングルショット回路1025により生成されたパルスが一巡すると、第2スイッチング回路1030が開き、電流調整器1005のドライバはトライステートモードからぬける。これにより、電流調整器回路1005がインダクタ1010及び接合素子のゲートへ電流を供給する。インダクタ1010のタップを通る電流路がアクティブの間、この電流レベルは接合素子のゲートへ供給された電流よりも少ない。しかし、この電流は接合素子をオンモードに維持するのに十分である。ゲートドライバ素子1000への入力で受け取るトリガが、接合素子のゲートをこれ以上印加すべきではないことを示すと、第1スイッチングデバイス1015はスイッチを切り替え、インダクタのターミナル1及び2を通り、第1スイッチングデバイス1015の接合部を通ってVEEに至り、電流調整器1005を通ってインダクタへ戻る電流路を再生する。これにより、インダクタ1010が電流調整器1005によりチャージされ、接合素子のゲートはVEEまで引き下げられてオフとなる。
ここで図11を参照し、接合素子へ電流を印加する方法1100の動作ステップを示す。この実施形態では、ブロック1105で記載したように、初め、電流調整器モジュールと接合素子との間につながれたタップインダクタにエネルギーが蓄積される。ブロック1110で、インダクタの出力は接合素子へスイッチされる。ブロック1115で記載したように、インダクタの出力でのインダクタンスが変更される。ブロック1120に示すように、蓄積されたエネルギーがインダクタから接合素子へ放出され、初期電流を接合素子へ供給する。最後に、ブロック1125で、インダクタが大きい電流を放電した後、維持電流がインダクタから接合素子へ供給される。
図12に、接合素子へ電流を印加するためのさらなる別の実施形態での方法1200の動作ステップを示す。この方法で、ブロック1200から1225までの動作は、図11のブロック1105から1125までに関して記載したものと同じである。ブロック1230で記載したように、図12の方法は、さらに、インダクタの出力を接合素子から電流調整器モジュールへスイッチすることを含む。インダクタの出力が電流調整器へスイッチバックされると、ブロック830で記載したように、エネルギーが再びインダクタに蓄積される。いくつかの実施形態では、インダクタを電流調整器モジュールと電流調整器の電圧源の間につなげ、インダクタを通る電流を所定範囲内に維持することで、インダクタにエネルギーを蓄積させる。インダクタの出力でのインダクタンスが変更され、比較的小さい電流をインダクタに供給してインダクタのエネルギー蓄積を維持し、これにより、インダクタのエネルギー蓄積を維持するために必要な電力を低減しうる。
例えば、図11、12の方法1100及び1200は、図10のドライバ回路1000を使用して実施される。記載したようなドライバ回路のタップインダクタは、インダクタを通る電流により形成された磁界にエネルギーを蓄積できる。電流ドライバ内のスイッチングモジュールが電流ドライバの出力を接合素子へスイッチすると、インダクタの出力は接合素子につながれ、接合素子はより高い初期電圧でオンにされる。タップを使ってインダクタンスを変更することにより、ドライバ回路に多くの追加部品や回路を必要とせず、接合素子への電圧をさらに高くする。ドライバモジュールの出力の電圧は徐々に低下し、インダクタをつなげるために使用されたターミナルは、再びスイッチして異なるインダクタンスを提供し、これにより接合素子へ維持電流を供給する。より高い初期電圧が接合素子を通ってより大きな電流に変換され、素子のキャパシタンス及び/又は浮遊インダクタンスが比較的素早くチャージされる。高い初期電圧(及びそれに伴う大きな電流)に続いて、低い電圧及びそれに伴う小さい維持電流が接合素子をオンに保つために供給される。ドライバ回路の出力がオフになると、インダクタに再びエネルギーが蓄積され、これにより、次に出力が接合素子へスイッチされるときの電流を供給するために、インダクタを再励磁する。タップインダクタの接続ターミナルが、インダクタの蓄積を励磁して維持するのに必要なだけの比較的低い量のエネルギーを供給することで、この再励磁を達成する。
上で説明した方法、システム、及び装置は単なる例を意図していることに留意すべきである。個々の実施形態は、適宜、個々の手順や部品を省略、代替、又は追加できることを強調する。例えば、代替の実施形態において、これらの方法を記載したものとは違う順序で実行でき、様々なステップを追加、省略、あるいは組合せできる。又、特定の実施形態に関して記載された特徴は、他の様々な実施形態で組み合わせても良い。実施形態の異なる特徴や要素を同様に組み合わせることができる。又、技術は進化するものであり、よって要素の多くは性質上、例として示したもので、発明の範囲を限定するために解釈されるべきではないことを強調する。
実施形態の十分な理解のために、説明の中で具体的詳細を挙げている。しかしながら、これらの具体的詳細が無くとも当業者は実施形態を実行できることを理解すべきである。例えば、周知の回路、工程、アルゴリズム、構造及び技術については、実施形態が不鮮明になることを避けるため、不必要な詳細無しに示す。
又、フロー図やブロック図で表わした工程で、実施形態を説明していることを注意されたい。順序付いた工程でそれぞれ動作を説明するが、多くは平行してあるいは同時に実行できる。さらに、動作の順序を並べ替えても良い。工程には、図に含まれない追加のステップがありうる。
説明したいくつかの実施形態により、様々な変更、代替構成、及び同価のものを、本発明の精神を逸脱することなく、使用できることを当業者は認識するであろう。例えば、上記の要素はより大きなシステムの一構成要素に過ぎず、他の法則がこれに優先し、あるいは発明の用途を変更することもありうる。又、上記要素を考慮する前後、又はその間にいくつかのステップが実行されても良い。従って、上記の説明は発明の範囲を限定するものとしてとらえられるべきではない。
Claims (50)
- 電流を発生させるように構成された電流調整器モジュールと、
前記電流調整器モジュールにつながれ、電流を受け取って前記電流から発生したエネルギーを蓄積するように構成されたインダクタと、
前記インダクタにつながれ、接合素子のゲートのための伝導電流を制御するように構成され、前記伝導電流は少なくとも一部前記インダクタの前記蓄積されたエネルギーから発生するスイッチングモジュールと、を含むゲートドライバ装置。 - 前記電流から発生したエネルギーが前記インダクタに蓄積されるとき、前記スイッチングモジュールは前記インダクタの出力を前記接合素子のゲートにスイッチする請求項1に記載の装置。
- 前記電流調整器モジュールは所定範囲内で電流を発生する請求項1に記載の装置。
- 前記電流調整器モジュールは、第一入力電圧と第二入力電圧を受け取るように構成された一対のコンパレータを含み、前記第一入力電圧と前記第二入力電圧が、前記電流調整器モジュールの前記所定電流範囲で最大及び最小電流を規定するために使用される請求項3に記載の装置。
- 前記電流調整器モジュールは、前記インダクタからの電流を感知する電流センサーにつなげられたヒステリシスを伴うコンパレータを含む請求項3に記載の装置。
- 前記スイッチングモジュールは、前記電流調整器モジュールで電圧を供給する接続部を含む請求項1に記載の装置。
- 前記接合素子がJFETである請求項1に記載の装置。
- さらに、前記接合素子のゲートにつながれたレベルシフト回路モジュールを含み、電圧給電モジュールは前記電流調整器の電流より大きい電流を前記接合素子のゲートに通すよう構成されている請求項1に記載の装置。
- 電流を発生するように構成された電流調整器モジュールと、
前記電流調整器モジュールにつながれ、電流を受け取って前記電流から発生したエネルギーを蓄積するように構成されたインダクタと、
前記インダクタにつながれ、接合素子への電流を制御するために前記電流ドライバ装置の出力をスイッチするように構成され、前記接合素子への前記電流は初期電流と維持電流とを有し、前記初期電流の少なくとも一部は前記インダクタの前記蓄積されたエネルギーから発生し、前記インダクタの前記蓄積されたエネルギーが放出されると前記維持電流に減少するスイッチングモジュールと、を含む電流ドライバ装置。 - 前記スイッチングモジュールは、前記接合素子と前記電流調整器モジュールの間で前記インダクタの出力をスイッチする請求項9に記載の装置。
- 前記インダクタの出力が前記電流調整器モジュールへスイッチされると、前記電流ドライバ装置は前記インダクタにエネルギーを蓄積し、前記インダクタの出力が前記接合素子へスイッチされると、前記電流ドライバ装置は前記蓄積されたエネルギーを前記インダクタから前記接合素子へ放出し、前記接合素子をアクティブにするのに必要な時間を前記維持電流のみを使用して前記接合素子をアクティブにするのに必要な時間と比較して短縮する請求項10に記載の装置。
- 前記電流調整器モジュールは所定範囲の電流を発生することを特徴とする請求項9に記載の装置。
- 前記電流調整器モジュールは、第1入力電圧と第2入力電圧とを受け取るように構成された一対のコンパレータを含み、前記第1電圧及び前記第2電圧は前記電流調整器モジュールの所定電流範囲の最大及び最小の電流を規定するために使用される請求項9に記載の装置。
- 前記スイッチングモジュールは電圧源への接続部を含む請求項9に記載の装置。
- 前記接合素子はJFETである請求項9に記載の装置。
- 前記接合素子はバイポーラ接合トランジスタである請求項9に記載の装置。
- 前記接合素子のゲートにつながれる電圧給電モジュールであって、前記電流調整器の電流よりも大きい電流が前記接合素子のゲートを通るように構成された前記電圧給電モジュールをさらに含む請求項9に記載の装置。
- 接合素子に電流を印加する方法であって、
電流調整器モジュールと接合素子間につながれたインダクタにエネルギーを蓄積することと、
前記インダクタの出力を前記接合素子へスイッチすることと、
前記蓄積されたエネルギーを前記インダクタから前記接合素子へ放出して前記接合素子へ初期電流を供給することと、
放出後は維持電流を前記インダクタから前記接合素子へ供給することと、を含む方法。 - 前記インダクタの出力を前記接合素子から前記電流調整器モジュールへスイッチすることと、
前記インダクタに二回目のエネルギーを蓄積することと、をさらに含む請求項18に記載の方法。 - 前記蓄積することは、
前記インダクタを前記電流調整器モジュールと前記電流調整器の電圧源との間につなぐことと、
前記インダクタを通る電流を所定範囲内に維持することと、を含む請求項18に記載の方法。 - 前記接合素子は、一つ以上のJFET及びバイポーラ接合トランジスタを含む請求項18に記載の方法。
- 前記電流調整器モジュールは所定範囲内の電流を発生する請求項18に記載の方法。
- 前記電流調整器モジュールは第1入力電圧及び第2入力電圧を受け取るように構成された一対のコンパレータを含み、前記第1電圧及び前記第2電圧は、前記電流調整器モジュールの所定電流範囲の最大及び最小電流を規定するために使用される請求項18に記載の方法。
- 前記接合素子の接合部での電圧レベルをシフトすることをさらに含む請求項18に記載の方法。
- 電流を発生するように構成された電流調整器と、
前記電流調整器につながれて電流及び蓄積エネルギーを受取るように構成されたタップインダクタと、
前記タップインダクタの出力につながれ、接合素子に対する伝導電流を制御するように構成された第1スイッチングモジュールであって、前記伝導電流が少なくとも一部は前記タップインダクタの前記蓄積されたエネルギーから発生する前記第1スイッチングモジュールと、
前記タップインダクタのタップにつながれ、前記タップインダクタの出力でのインダクタンスを変更するように構成された第2スイッチングモジュールと、を含む電流ドライバ装置。 - 前記第1スイッチングモジュールは、さらに前記タップインダクタの出力及び前記接合素子を前記電流調整器モジュールの電圧源へスイッチするように構成され、これにより、前記ゲートからエネルギーを放出し、前記接合素子への電流を実質止める請求項25に記載の装置。
- 前記第1スイッチングモジュールは、初め前記タップインダクタの出力を前記接合素子へつなぐと、前記第2スイッチングモジュールが、前記タップインダクタの出力でのインダクタンスをより低いインダクタンスへ変更するように構成されている請求項25に記載の装置。
- 前記第1スイッチングモジュールは前記タップインダクタの出力を前記接合素子へつないだ後、前記第2スイッチングモジュールが前記タップインダクタの出力でのインダクタンスをより高く変更するように構成されている請求項27に記載の装置。
- 前記第1、第2スイッチングモジュールは、前記インダクタの出力が前記接合素子につながれていないとき、前記伝導電流より低く前記インダクタを通る電流を維持するように構成されている請求項25に記載の装置。
- 前記第1スイッチング回路モジュールは、前記接合素子を負電位にバイアスするようにさらに構成された請求項25に記載の装置。
- 前記接合素子はJFETである請求項25に記載の装置。
- 前記接合素子はバイポーラ接合トランジスタである請求項25に記載の装置。
- 電流を発生するように構成された電流調整器モジュールと、
前記電流調整器モジュールにつながれ、前記電流調整器モジュールから電流を受取り、前記受取った電流から発生したエネルギーを蓄積するように構成されたインダクタと、
前記インダクタにつながれ、(i)前記つながれたインダクタの出力を接合素子につながるようにスイッチし、(ii)前記インダクタのタップを使用して前記インダクタの出力でのインダクタンスをスイッチするように構成されたスイッチングモジュールと、を含み、
前記インダクタは、前記電流調整器モジュールによって発生された電流よりも大きい第1電流を前記接合素子へ供給し、及び前記第1電流より小さい量の第2電流を前記接合素子へ供給するように構成され、前記第1電流は少なくとも一部は前記インダクタの蓄積されたエネルギーから発生されるゲートドライバ装置。 - 前記スイッチングモジュールは、さらに、前記インダクタの出力及び前記接合素子を前記電流調整器モジュールの電圧源へスイッチするように構成され、それにより、前記接合素子からエネルギーを放出し、前記接合素子への電流を実質止める請求項33に記載の装置。
- 前記電流から発生されたエネルギーが前記インダクタに蓄積されるとき、前記スイッチングモジュールが前記インダクタの出力を前記接合素子へスイッチする請求項33に記載の装置。
- 前記電流調整器モジュールは所定範囲の電流を発生する請求項33に記載の装置。
- 前記電流調整器モジュールは第1入力電圧及び第2入力電圧を受け取るように構成された一対のコンパレータを含み、前記第1電圧及び前記第2電圧は前記電流調整器モジュールの所定電流範囲の最大及び最小の電流を規定するために使用される請求項33に記載の装置。
- 前記電流調整器モジュールは前記インダクタからの電流を検知する電流センサーにつながれるヒステリシスを伴うコンパレータを含む請求項33に記載の装置。
- 前記スイッチングモジュールは電圧源への接続部を含む請求項33に記載の装置。
- 前記接合素子はJFETである請求項33に記載の装置。
- 前記接合素子のゲートにつながれたレベルシフト回路モジュールをさらに含み、電圧給電モジュールが前記電流調整器の電流よりも大きい電流を前記接合素子へ通すように構成された請求項33に記載の装置。
- 接合素子への電流ドライブ方法であって、
電流調整器モジュールと前記接合素子との間につながれたタップインダクタにエネルギーを蓄積することと、
前記接合素子へ前記インダクタの出力をスイッチして前記インダクタの出力でのインダクタンスを変更することと、
前記蓄積されたエネルギーを前記インダクタから前記接合素子へ放出して初期電流を前記接合素子へ供給することと、及び
放出後、維持電流を前記インダクタから前記接合素子へ供給することと、を含む方法。 - 前記接合素子から前記電流調整器モジュールの電圧源へ前記インダクタの出力をスイッチすることと、
前記インダクタに二回目のエネルギーを蓄積することと、をさらに含む請求項42に記載の方法。 - 前記維持電流を供給することは、前記インダクタの出力でのインダクタンスを変更して前記インダクタを通る電流を所定範囲に維持することを含む請求項42に記載の方法。
- 前記接合素子は一つ以上のJFET及びバイポーラ接合トランジスタを含む請求項42に記載の方法。
- 前記蓄積することは、前記電流調整器モジュールと前記電流調整器の電圧源との間に前記インダクタをつなぐことと、
前記インダクタを通る電流を所定範囲に維持することと、を含む請求項42に記載の方法。 - 前記電流調整器モジュールは所定範囲の電流を発生する請求項42に記載の方法。
- 前記電流調整器モジュールは第1入力電圧及び第2入力電圧を受け取るように構成された一対のコンパレータを含み、前記第1電圧及び前記第2電圧は前記電流調整器モジュールの所定電流範囲の最大及び最小の電流を規定するために使用される請求項42に記載の方法。
- 前記接合素子の接合部での電圧レベルをシフトすることをさらに含む請求項42に記載の方法。
- 前記蓄積されたエネルギーを放出する間、前記電流調整器モジュールは実質、電流出力を供給しないようにスイッチされる請求項42に記載の方法。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US33315710P | 2010-05-10 | 2010-05-10 | |
US61/333,157 | 2010-05-10 | ||
US13/104,809 US8436662B2 (en) | 2010-05-10 | 2011-05-10 | Junction gate driver with tapped inductor current source |
US13/104,656 US20110273207A1 (en) | 2010-05-10 | 2011-05-10 | Junction gate driver |
US13/104,656 | 2011-05-10 | ||
US13/104,809 | 2011-05-10 | ||
PCT/US2011/035981 WO2011143261A2 (en) | 2010-05-10 | 2011-05-10 | Junction gate driver |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013530625A true JP2013530625A (ja) | 2013-07-25 |
Family
ID=44901543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013510260A Pending JP2013530625A (ja) | 2010-05-10 | 2011-05-10 | 接合ゲートドライバ |
Country Status (6)
Country | Link |
---|---|
US (2) | US20110273207A1 (ja) |
EP (1) | EP2569863A4 (ja) |
JP (1) | JP2013530625A (ja) |
KR (1) | KR20130115991A (ja) |
CN (1) | CN103039002A (ja) |
WO (1) | WO2011143261A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022009492A1 (ja) * | 2020-07-07 | 2022-01-13 | パナソニックIpマネジメント株式会社 | 制御システム及びデュアルゲート双方向スイッチの制御方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020110004A1 (en) * | 1994-10-31 | 2002-08-15 | Parks David B. | Resonant gate driver |
JP2009017723A (ja) * | 2007-07-06 | 2009-01-22 | Shindengen Electric Mfg Co Ltd | 電流増幅半導体素子の駆動回路 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5010261A (en) * | 1989-12-08 | 1991-04-23 | General Electric Company | Lossless gate driver circuit for a high frequency converter |
US5264736A (en) * | 1992-04-28 | 1993-11-23 | Raytheon Company | High frequency resonant gate drive for a power MOSFET |
JP2976923B2 (ja) * | 1997-04-25 | 1999-11-10 | 日本電気株式会社 | 容量性負荷の駆動装置 |
JP3152204B2 (ja) * | 1998-06-02 | 2001-04-03 | 日本電気株式会社 | スルーレート出力回路 |
JP4321330B2 (ja) * | 2003-07-02 | 2009-08-26 | 株式会社デンソー | ゲート駆動回路 |
ATE352125T1 (de) * | 2003-08-01 | 2007-02-15 | Koninkl Philips Electronics Nv | Hochfrequenzregelung eines halbleiter-schalters |
WO2005025065A1 (en) * | 2003-09-08 | 2005-03-17 | Philips Intellectual Property & Standards Gmbh | High frequency control of a semiconductor switch |
JP3840241B2 (ja) | 2004-08-11 | 2006-11-01 | 株式会社東芝 | 電力用mosfetのゲート駆動回路及びゲート駆動方法 |
US7453250B2 (en) * | 2005-02-10 | 2008-11-18 | Intersil Americas Inc. | PWM controller with dual-edge modulation using dual ramps |
JP4496988B2 (ja) * | 2005-02-21 | 2010-07-07 | 株式会社デンソー | ゲート駆動回路 |
US7746156B1 (en) * | 2006-04-14 | 2010-06-29 | Qspeed Semiconductor Inc. | Circuit and method for driving a junction field effect transistor |
JP4380726B2 (ja) * | 2007-04-25 | 2009-12-09 | 株式会社デンソー | ブリッジ回路における縦型mosfet制御方法 |
CA2655013A1 (en) | 2008-02-22 | 2009-08-22 | Queen's University At Kingston | Current-source gate driver |
-
2011
- 2011-05-10 US US13/104,656 patent/US20110273207A1/en not_active Abandoned
- 2011-05-10 US US13/104,809 patent/US8436662B2/en not_active Expired - Fee Related
- 2011-05-10 JP JP2013510260A patent/JP2013530625A/ja active Pending
- 2011-05-10 CN CN2011800285477A patent/CN103039002A/zh active Pending
- 2011-05-10 KR KR1020127032202A patent/KR20130115991A/ko not_active Application Discontinuation
- 2011-05-10 EP EP11781174.5A patent/EP2569863A4/en not_active Withdrawn
- 2011-05-10 WO PCT/US2011/035981 patent/WO2011143261A2/en active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020110004A1 (en) * | 1994-10-31 | 2002-08-15 | Parks David B. | Resonant gate driver |
JP2009017723A (ja) * | 2007-07-06 | 2009-01-22 | Shindengen Electric Mfg Co Ltd | 電流増幅半導体素子の駆動回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022009492A1 (ja) * | 2020-07-07 | 2022-01-13 | パナソニックIpマネジメント株式会社 | 制御システム及びデュアルゲート双方向スイッチの制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US8436662B2 (en) | 2013-05-07 |
US20110273208A1 (en) | 2011-11-10 |
EP2569863A2 (en) | 2013-03-20 |
CN103039002A (zh) | 2013-04-10 |
WO2011143261A2 (en) | 2011-11-17 |
US20110273207A1 (en) | 2011-11-10 |
KR20130115991A (ko) | 2013-10-22 |
WO2011143261A3 (en) | 2012-02-23 |
EP2569863A4 (en) | 2014-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6170119B2 (ja) | 電源スイッチを駆動するためのシステムおよび方法 | |
CN102710113B (zh) | 用于对具有预充电输出的功率转换器进行软启动的系统和方法 | |
JP6369808B2 (ja) | 駆動装置、電力変換装置 | |
TWI276288B (en) | Control circuit of DC-DC converter and control method thereof | |
US7830131B2 (en) | Control circuit for switching regulator | |
CN100525032C (zh) | 用于向半导体集成电路设备提供多个电源电压的电源电路 | |
CN109792208A (zh) | 具有连续电流的共振切换调节器 | |
JP5564697B2 (ja) | パワーコンバータで用いるためのスイッチング回路 | |
US9608517B2 (en) | System and method to eliminate transition losses in DC/DC converters | |
CN106716806A (zh) | 切换式功率级及用于控制切换式功率级的方法 | |
CN106602879A (zh) | 具有半桥节点的dc‑dc转换器、用于其的控制器以及控制其的方法 | |
US7907431B2 (en) | Devices and methods for converting or buffering a voltage | |
JP2011516015A (ja) | n本の複合経路を用いるタイプのDC−DC分割機能を備える電源のための制御装置 | |
JP2019531691A5 (ja) | ||
JP2008079352A (ja) | Dc−dcコンバータ | |
Hung et al. | New voltage balance technique for capacitors of symmetrical half-bridge converter with current mode control | |
JP2013530625A (ja) | 接合ゲートドライバ | |
WO2011097000A1 (en) | Switching method and apparatus | |
US10615693B2 (en) | DC-to-DC voltage converters with controllers to switch on a low-side FET for a time interval before switching on a high-side FET | |
JP2018120987A (ja) | コンデンサ試験装置 | |
JP6249784B2 (ja) | 車載用リレー駆動回路および車載機器 | |
US9998108B2 (en) | Drive circuit and method of using the same | |
JP2011097799A (ja) | 電源装置および半導体試験装置 | |
JP2007312459A (ja) | Dc−dcコンバータ | |
JP2014230312A (ja) | 直流電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140304 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140909 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150224 |