JP2008079352A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】損失低減を図ったＤＣ−ＤＣコンバータにおいて、使用するコンデンサおよびインダクタの個数を削減した回路構成のＤＣ−ＤＣコンバータを提供する。
【解決手段】ＤＣ−ＤＣコンバータは、一次電源電圧Ｖ１からインダクタＬ１に蓄積された電磁エネルギを二次電源電圧Ｖ２へ放出するトランジスタＱ２と、一端子が第１接続点Ｘに接続されるインダクタＬ２と、トランジスタＱ２の導通に先立って導通し一端子がインダクタＬ２の他端子に接続されるトランジスタＱ４と、一端子が第１接続点Ｘに接続されるコンデンサＣ４と、コンデンサＣ４の他端子とインダクタＬ２の他端子との間に接続され、インダクタ電流ＩＬ２の電流方向を順方向とする整流回路１１と、インダクタＬ１からインダクタＬ２に蓄積された電磁エネルギを、二次電源電圧Ｖ２へ放出する経路を順方向として接続されるダイオードＤ８とを備えている。
【選択図】図１

Description

本発明は、ＤＣ−ＤＣコンバータに関するものであり、特に、損失低減を図ったＤＣ−ＤＣコンバータに関するものである。

図２０に示すように、非特許文献１に開示されているＤＣ−ＤＣコンバータ１００は、低圧電源Ｖ１０１から昇圧して高圧電源Ｖ１０２に電力を供給することも、高圧電源Ｖ１０２から降圧して低圧電源Ｖ１０１に電力を供給することも可能な昇降圧ＤＣ−ＤＣコンバータである。

低圧電源Ｖ１０１から昇圧して高圧電源Ｖ１０２に電力を供給する場合には、トランジスタＱ１０２が導通されることで、低圧電源Ｖ１０１からの電流がインダクタＬ１０１に流れ込み、インダクタＬ１０１に電磁エネルギが蓄積される。その後、トランジスタＱ１０２が非導通にされると、インダクタＬ１０１に蓄積された電磁エネルギは、ダイオードＤ１０１を介して高圧電源Ｖ１０２に電力として放出される。なお、トランジスタＱ１０２が導通されるのに先立ち、トランジスタＱ１０４が導通されて、インダクタＬ１０４およびトランジスタＱ１０４を電流経路とする補助電流経路が形成される。これにより、トランジスタＱ１０２のソフトスイッチングがなされる。そしてトランジスタＱ１０４が非導通とされ補助電流経路が遮断されると、ダイオードＤ１０４が導通し、インダクタＬ１０４の電流によってコンデンサＣ１０４が充電される。

一方、高圧電源Ｖ１０２から降圧して低圧電源Ｖ１０１に電力を供給する場合には、トランジスタＱ１０１が導通されることで、高圧電源Ｖ１０２からの電流がインダクタＬ１０１に流れ込み、インダクタＬ１０１に電磁エネルギが蓄積される。その後、トランジスタＱ１０１が非導通にされると、インダクタＬ１０１に蓄積された電磁エネルギは、ダイオードＤ１０２を介して低圧電源Ｖ１０１に電力として放出される。なお、トランジスタＱ１０１が導通されるのに先立ち、トランジスタＱ１０３が導通されて、インダクタＬ１０３およびトランジスタＱ１０３を電流経路とする補助電流経路が形成される。これにより、トランジスタＱ１０１のソフトスイッチングがなされる。そしてトランジスタＱ１０３が非導通とされ補助電流経路が遮断されると、ダイオードＤ１０３が導通し、インダクタＬ１０３の電流によってコンデンサＣ１０３が充電される。

なお、その他の関連技術として、特許文献１および特許文献２に開示されているＤＣ−ＤＣコンバータがある。
信学技報 ＥＥ２００２−４１ 特開平７−２４１０７１ 特開平７−２４１０７２

しかしながら、非特許文献１のＤＣ−ＤＣコンバータ１００では、主インダクタであるインダクタＬ１０１に付随してコンデンサＣ１０３およびＣ１０４といった２つのコンデンサが必要とされる。このためＤＣ−ＤＣコンバータの回路規模の増大や、コスト増大や、信頼性の低下などが発生するため問題となる。またインダクタＬ１０１に付随してインダクタＬ１０３およびインダクタＬ１０４といった２つの補助インダクタが必要とされる。このため、インダクタ自体の面積およびインダクタの発熱を放熱する冷却フィンや冷却ファンなどの機器の面積がＤＣ−ＤＣコンバータの多くの部分を占めることとなり、ＤＣ−ＤＣコンバータの小型化を図る場合に問題となる。

本発明は、前記背景技術の問題点に鑑みなされたものであり、損失低減を図ったＤＣ−ＤＣコンバータにおいて、使用するコンデンサの個数およびインダクタの個数を削減した回路構成のＤＣ−ＤＣコンバータを提供することを目的とする。

その解決手段は、一端子が低圧電源端子に接続されてなる第１インダクタの他端子に接続され、投入電流により第１インダクタに電磁エネルギを蓄積する際に導通する第１スイッチング素子を備える非絶縁型ＤＣ−ＤＣコンバータであって、第１インダクタと第１スイッチング素子との第１接続点に一端子が接続され、低圧電源端子と高圧電源端子のうち一方から第１インダクタに蓄積された電磁エネルギを低圧電源端子と高圧電源端子のうち他方へ放出する第２スイッチング素子と、一端子が第１接続点に接続される第２インダクタと、第１スイッチング素子の導通に先立って導通し、一端子が第２インダクタの他端子に接続される第３スイッチング素子と、一端子が第１接続点に接続されるコンデンサと、コンデンサの他端子と第２インダクタの他端子との間に接続され、第２インダクタに流れる電流方向を順方向とする整流回路と、第１インダクタと高圧電源端子のうち一方から第２インダクタに蓄積された電磁エネルギを、第１インダクタと高圧電源端子のうち他方へ放出する経路を順方向として接続される整流素子とを備えることを特徴とするＤＣ−ＤＣコンバータである。

本発明のＤＣ−ＤＣコンバータでは、第１スイッチング素子の導通による投入電流により、低圧電源端子と高圧電源端子のうち一方から第１インダクタに電磁エネルギが蓄積され、蓄積された電磁エネルギは低圧電源端子と高圧電源端子のうち他方へ放出される。このとき、第１スイッチング素子と第２スイッチング素子とが共に導通する期間がないように、共に非導通となる期間が設けられている。

第１スイッチング素子の導通において、その導通に先立ち、第３スイッチング素子が導通することにより、投入電流に比して大きな電流を流す補助電流経路が形成される。これにより第１スイッチング素子の電流経路端子間の印加電圧が僅少となるため、第１スイッチング素子は、電流経路端子間の電圧差が僅少な状態で導通される。

また整流回路は、第２インダクタとコンデンサとの間に、第２インダクタに流れる電流方向を順方向として接続されている。よって、第３スイッチング素子を非導通として補助電流経路が遮断されると、整流回路が導通し、第２インダクタの電流は整流回路を介してコンデンサに対し充電を開始する。そしてコンデンサの他端子の電位が高電圧電源の電位を上回るか基準端子の電位を下回ると、整流素子が導通し、インダクタＬ２に蓄えられた磁気エネルギの一部が高圧電源または第１インダクタに戻される。すなわち、補助電流経路を介して第１インダクタと高圧電源のうち一方から第２インダクタに蓄積された磁気エネルギのうち一部は、整流素子を介して、第１インダクタと高圧電源のうち他方へ戻される。

以上より本発明では、スイッチング損失を低減したＤＣ−ＤＣコンバータを、コンデンサ一つおよび第２インダクタ一つで構成することができる。

また、第１スイッチング素子および第３スイッチング素子の一端子は基準端子に接続され、高圧電源端子には低圧電源端子の電圧に対して昇圧された電圧が供給されることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータとするとよい。

本発明のＤＣ−ＤＣコンバータでは、第１スイッチング素子および第３スイッチング素子の一端子が基準端子に接続されれば、高圧電源端子には、低圧電源端子の電圧に対して昇圧された電圧が供給される。これにより、スイッチング損失の低減された昇圧コンバータを構成することができる。

また、第１スイッチング素子および第３スイッチング素子の一端子は高圧電源端子に接続され、低圧電源端子には高圧電源端子の電圧に対して降圧された電圧が供給されることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータとするとよい。

本発明のＤＣ−ＤＣコンバータでは、第１スイッチング素子および第３スイッチング素子の一端子が高圧電源端子に接続されれば、低圧電源端子には、高圧電源端子の電圧に対して降圧された電圧が供給される。これにより、スイッチング損失の低減された降圧コンバータを構成することができる。

また、低圧電源端子に一端子が接続される主インダクタと、高圧電源端子と基準端子との間に直列に接続される上方スイッチング素子および下方スイッチンング素子とを備え、上方および下方スイッチング素子の第１接続点に主インダクタの他端子が接続されてなるＤＣ−ＤＣコンバータであって、一端子が、第１接続点に接続される補助インダクタと、ＤＣ−ＤＣコンバータが降圧動作を行う場合において、上方スイッチング素子の導通に先立って導通し、一端子が補助インダクタの他端子に接続され他端子が高圧電源端子に接続される第１補助スイッチング素子と、ＤＣ−ＤＣコンバータが昇圧動作を行う場合において、下方スイッチング素子の導通に先立って導通し、一端子が補助インダクタの他端子に接続され他端子が基準端子に接続される第２補助スイッチング素子と、一端子が第１接続点に接続されるコンデンサと、コンデンサの他端子と補助インダクタの他端子との間に接続され、ＤＣ−ＤＣコンバータが降圧動作を行う場合には補助インダクタの他端子から第１接続点に向う方向を順方向とし、ＤＣ−ＤＣコンバータが昇圧動作を行う場合には第１接続点から補助インダクタの他端子に向う方向を順方向とする整流回路と、基準端子からコンデンサの他端子に向う経路を順方向として、基準端子とコンデンサの他端子との間に接続される第１ダイオードと、コンデンサの他端子から高圧電源端子に向う経路を順方向として、コンデンサの他端子と高圧電源端子との間に接続される第２ダイオードとを備えることを特徴とするＤＣ−ＤＣコンバータとするとよい。

本発明のＤＣ−ＤＣコンバータは、昇圧動作と降圧動作との両方の動作が可能とされる。まず、降圧動作が行われる場合を説明する。この場合、整流回路は、補助インダクタの他端子から第１接続点に向う方向が順方向とされる。そして、上方スイッチング素子の導通により高圧電源端子から主インダクタに投入電流が流れ磁気エネルギが蓄積され、蓄積された磁気エネルギは、下方スイッチング素子の導通に伴い低圧電源端子に放出される。

上方スイッチング素子の導通において、その導通に先立ち、第１補助スイッチング素子が導通することにより、投入電流に比して大きな電流を流す補助電流経路が補助インダクタを介して形成される。このとき補助インダクタには、補助インダクタの他端子から第１接続点に向う方向の電流が流れる。これにより上方スイッチング素子は、電流経路端子間の電圧差が僅少な状態で導通される。

そして第１補助スイッチング素子を非導通として補助電流経路が遮断されると、整流回路が導通し、補助インダクタの電流は整流回路を介してコンデンサに対し充電を開始するため、コンデンサの他端子側の端子電圧が下降し始める。これにより補助インダクタから放出されるエネルギが、整流回路を介してコンデンサに蓄積される。そしてコンデンサの他端子の電位が基準端子の電位を下回ると、第１ダイオードが導通し、補助インダクタに蓄えられた磁気エネルギの一部が主インダクタに戻される。

次に、昇圧動作が行われる場合を説明する。この場合、整流回路は、第１接続点から補助インダクタの他端子に向う方向が順方向とされる。そして、下方スイッチング素子の導通により、低圧電源端子から主インダクタに投入電流が流れ磁気エネルギが蓄積され、蓄積された磁気エネルギは、上方スイッチング素子の導通に伴い高圧電源端子に放出される。

下方スイッチング素子の導通において、その導通に先立ち、第２補助スイッチング素子が導通することにより、投入電流に比して大きな電流を流す補助電流経路が補助インダクタを介して形成される。このとき補助インダクタには、第１接続点から補助インダクタの他端子に向う方向の電流が流れる。これにより、下方スイッチング素子は、電流経路端子間の電圧差が僅少な状態で導通される。

そして、第２補助スイッチング素子を非導通として補助電流経路が遮断されると、整流回路が導通し、補助インダクタの電流は整流回路を介してコンデンサに対し充電を開始するため、コンデンサの他端子側の端子電圧が上昇し始める。これにより補助インダクタから放出されるエネルギが、整流回路を介してコンデンサに蓄積される。そしてコンデンサの他端子の電位が高圧電源の電位を上回ると、第２ダイオードが導通し、補助インダクタに蓄えられた磁気エネルギの一部が高圧電源に戻される。

以上より本発明に係るＤＣ−ＤＣコンバータでは、補助電流経路が遮断されると、補助インダクタを流れる補助インダクタ電流によりコンデンサが充電される。このとき補助インダクタ電流は、整流回路で整流された上でコンデンサに流入する。ここで補助インダクタ電流の向きは、昇圧動作を行う場合と降圧動作を行う場合とで反転するが、本発明に係るＤＣ−ＤＣコンバータでは、補助インダクタンスを流れる電流の向きに応じて整流回路の整流方向を切り替えることができる。すると昇圧動作の場合と降圧動作の場合とのそれぞれに対応して整流素子とコンデンサとを２つづつ備える必要がなくなり、昇圧動作の場合と降圧動作の場合とで１つのコンデンサを共用することが可能となる。これにより、スイッチング損失を低減した昇降圧型のＤＣ−ＤＣコンバータをコンデンサ１つで構成することができるため、ＤＣ−ＤＣコンバータの回路規模を小さくすることや、部品点数減少によるコスト削減や、信頼性向上などを図ることが可能となる。また補助インダクタも一つで済むため、これによってもＤＣ−ＤＣコンバータの回路規模の縮小化等を図ることができる。

また請求項４に記載のＤＣ−ＤＣコンバータにおいて、整流回路は、第１接続点から補助インダクタの他端子に向う方向を順方向とする逆並列ダイオードを備える第１整流スイッチング素子と、補助インダクタの他端子から第１接続点に向う方向を順方向とする逆並列ダイオードを備え、第１整流スイッチング素子と直列接続される第２整流スイッチング素子とを備え、ＤＣ−ＤＣコンバータが降圧動作を行う場合には、少なくとも補助インダクタに蓄積された電磁エネルギが放出される期間において第１整流スイッチング素子が導通状態とされ、ＤＣ−ＤＣコンバータが昇圧動作を行う場合には、少なくとも補助インダクタに蓄積された電磁エネルギが放出される期間において第２整流スイッチング素子が導通状態とされることを特徴とする。

第１整流スイッチング素子が導通状態とされると、整流回路は、補助インダクタの他端子から第１接続点に向う方向を順方向とするダイオードと等価になる。また第２整流スイッチング素子が導通状態とされると、整流回路は、第１接続点から補助インダクタの他端子に向う方向を順方向とするダイオードと等価になる。よって、第４および第２整流スイッチング素子により、整流回路の整流方向を切り替えることが可能となる。

ＤＣ−ＤＣコンバータが降圧動作を行う場合には、補助インダクタ電流の向きは、補助インダクタの他端子から第１接続点に向う方向である。よってこの場合には、第１整流スイッチング素子を導通状態とすることで、補助インダクタ電流の向きと整流回路の整流方向とを同一方向にすることができる。そして少なくとも補助インダクタに蓄積された電磁エネルギが放出される期間において第１整流スイッチング素子を導通状態とすれば、補助インダクタから放出されるエネルギを整流回路を介してコンデンサに蓄積することができる。同様にしてＤＣ−ＤＣコンバータが昇圧動作を行う場合には、補助インダクタ電流の向きは、第１接続点から補助インダクタの他端子に向う方向である。よって、少なくとも補助インダクタに蓄積された電磁エネルギが放出される期間において第２整流スイッチング素子を導通状態とすれば、補助インダクタから放出されるエネルギを整流回路を介してコンデンサに蓄積することができる。

本発明により、損失低減を図ったＤＣ−ＤＣコンバータにおいて、使用するコンデンサの個数およびインダクタの個数を削減した回路構成のＤＣ−ＤＣコンバータを提供することができる。

以下、本発明を具体化した実施形態のＤＣ−ＤＣコンバータ１を図１〜図１９を参照しつつ詳細に説明する。図１は、本実施形態のＤＣ−ＤＣコンバータ１の回路図である。昇降圧コンバータに、発明部分である補助回路部１０を付加した回路構成を有している。昇降圧コンバータは、一次電源電圧Ｖ１を昇圧して二次電源に供給すると共に、二次電源電圧Ｖ２を降圧して一次電源に供給する機能を有している。図１に示す昇降圧コンバータは、一次電源電圧Ｖ１と二次電源電圧Ｖ２との間で基準端子Ｇが共通に接続された、いわゆる非絶縁型のＤＣ−ＤＣコンバータである。以下、一次電源電圧Ｖ１の低電圧側の端子を一次電源端子Ｔ１とし、二次電源電圧Ｖ２の高電圧側の端子を二次電源端子Ｔ２とする。

トランジスタＱ１，Ｑ２は、トランジスタＱ１のエミッタ端子とトランジスタＱ２のコレクタ端子とが第１接続点Ｘで接続されると共に、トランジスタＱ１のコレクタ端子が二次電源端子Ｔ２に、トランジスタＱ２のエミッタ端子が基準端子Ｇに接続され、二次電源端子Ｔ２と基準端子Ｇとの間に直列に接続されている。なお、トランジスタＱ１，Ｑ２のベース端子は、図示しないコントローラにより排他的に導通制御される。

また、トランジスタＱ１，Ｑ２には、エミッタ端子からコレクタ端子に向って順方向に逆並列ダイオードＤＱ１，ＤＱ２が接続されている。第１接続点Ｘと一次電源端子Ｔ１との間には、インダクタＬ１が接続されている。また、一次電源端子Ｔ１および二次電源端子Ｔ２と基準端子Ｇとの間には、一次電源電圧Ｖ１および二次電源電圧Ｖ２に並列にコンデンサＣ１１およびＣ１２が接続されている。

一次電源電圧Ｖ１を二次電源電圧Ｖ２に昇圧する昇圧コンバータとして動作する場合は、トランジスタＱ２の導通によりインダクタＬ１に蓄積された電磁エネルギを、トランジスタＱ１および逆並列ダイオードＤＱ１を介して二次電源電圧Ｖ２に供給することにより行なわれる。また、二次電源電圧Ｖ２を一次電源電圧Ｖ１に降圧する降圧コンバータとして動作する場合は、トランジスタＱ１の導通によりインダクタＬ１に蓄積された電磁エネルギを、トランジスタＱ２および逆並列ダイオードＤＱ２を介して一次電源電圧Ｖ１に供給することにより行なわれる。

ここで、コンデンサＣ１１，Ｃ１２は、平滑用のコンデンサである。また、トランジスタＱ１，Ｑ２は、ＩＧＢＴ、ＭＯＳ、バイポーラ等のトランジスタを使用することができる。この場合、逆並列ダイオードＤＱ１，ＤＱ２は、各トランジスタＱ１，Ｑ２に内蔵されている場合のほか、別途ダイオード素子を接続することもできる。

補助回路部１０は、一端子が第１接続点Ｘに接続されるインダクタＬ２と、二次電源端子Ｔ２および基準端子Ｇの間に直列に接続されるトランジスタＱ３，Ｑ４とを備えている。インダクタＬ２の他端子は、トランジスタＱ３およびトランジスタＱ４の接続点に接続される。なお、各トランジスタＱ３，Ｑ４の両端には逆接続ダイオードＤＱ３，ＤＱ４が接続されている。

第１接続点Ｘには、コンデンサＣ４の一端子が接続される。コンデンサＣ４の他端子には、ノードＮ１を介してトランジスタＱ５のコレクタ端子が接続される。またインダクタＬ２の他端子には、トランジスタＱ６のコレクタ端子が接続される。トランジスタＱ５とＱ６とは、互いにエミッタ端子で直列に接続される。トランジスタＱ５は逆並列ダイオードＤＱ５を備え、トランジスタＱ６は逆並列ダイオードＤＱ６を備える。トランジスタＱ５およびＱ６、逆並列ダイオードＤＱ５およびＤＱ６によって、整流回路１１が構成される。また、基準端子Ｇと二次電源端子Ｔ２との間に、ダイオードＤ７およびＤ８が備えられる。ダイオードＤ７とＤ８とは、基準端子Ｇから二次電源端子Ｔ２へ向かう方向を順方向として、ノードＮ１で互いに直列接続される。また、コンデンサＣ１がトランジスタＱ１に並列接続され、コンデンサＣ２がトランジスタＱ２に並列接続される。

補助回路部１０では、インダクタＬ２およびトランジスタＱ４を介して第２補助電流経路が形成され、トランジスタＱ３およびインダクタＬ２を介して第１補助電流経路が形成される。

次いで、図２〜図１９を参照して、ＤＣ−ＤＣコンバータ１の昇降圧動作について説明する。まず、図２〜図１０を参照して、ＤＣ−ＤＣコンバータ１の昇圧動作について説明する。図２にタイミングチャートを、図３〜図１０に各動作における回路の動作状態を示す。以下の説明では、回路上の動作状態（図３〜図１０）を適宜参照しつつ、昇圧動作のタイミングチャート（図２）を説明する。

なお、図２において、ゲート電圧ＶＧＱ１〜ＶＧＱ６は、トランジスタＱ１〜Ｑ６のベース端子に印加される電圧である。また、インダクタ電流ＩＬ１，ＩＬ２は、一次電源電圧Ｖ１から第１接続点Ｘ、第１接続点ＸからトランジスタＱ３およびトランジスタＱ４の接続点に向う電流を正方向とするインダクタＬ１，Ｌ２に流れる電流、第１接続点電圧ＶＸは第１接続点Ｘの電圧を示す。また、ＶＣ４はコンデンサＣ４の電圧、ダイオード電流ＩＤ８はダイオードＤ８に流れる電流を示す。

図２中（１）、（２）および図３、図４は、インダクタＬ１からの電磁エネルギの放出期間である。図２中（１）の期間では、トランジスタＱ１のゲート端子に印加されるゲート電圧ＶＧＱ１がハイレベルであり、トランジスタＱ１が導通している。導通したトランジスタＱ１は逆並列ダイオードＤＱ１と共に、インダクタＬ１から二次電源端子Ｔ２に向ってインダクタ電流ＩＬ１を流している。これにより、インダクタＬ１に蓄えられた電磁エネルギが二次電源端子Ｔ２に放出されて、昇圧された二次電源電圧Ｖ２が供給されることとなる。

このとき、第１接続点Ｘの第１接続点電圧ＶＸは二次電源電圧Ｖ２に略等しい電圧となり、インダクタＬ１の端子間に二次電源電圧Ｖ２と一次電源電圧Ｖ１との差電圧が、第１接続点Ｘから一次電源電圧Ｖ１に向う方向（この方向を負方向とする。）に印加され、インダクタＬ１には所定の負の時間傾きを有するインダクタ電流ＩＬ１が流れる。なお、ゲート電圧ＶＧＱ１がハイレベルに遷移し、トランジスタＱ１が導通状態に遷移する際にはコンデンサＣ１は放電状態となっているため、トランジスタＱ１の導通状態へのスイッチングは、コレクタ・エミッタ間に僅少の電圧が印加された状態で行なわれることとなる。これにより、いわゆるゼロボルトスイッチングがなされトランジスタＱ１の導通状態へのスイッチング損失を低減させることができる。また、その後、トランジスタＱ１が非導通状態に遷移する際には、第１接続点Ｘの電位が二次電源電圧Ｖ２と略等しい電圧になっているため、この場合のスイッチングも、コレクタ・エミッタ間に僅少の電圧が印加された状態でなされる。すなわち、ゼロボルトスイッチングがなされることとなる。

図２中（２）および図４において、トランジスタＱ１が非導通にされた後、トランジスタＱ４のゲート端子にハイレベルのゲート電圧ＶＧＱ４が印加される。これにより、第１接続点Ｘから、インダクタＬ２およびトランジスタＱ４を介して基準端子Ｇへの第２補助電流経路が形成され、インダクタＬ２に正のインダクタ電流ＩＬ２が流れ始める。なお、トランジスタＱ４が導通に遷移する瞬間には、インダクタ電流ＩＬ２はほとんど流れない。これにより、トランジスタＱ４は、コレクタ・エミッタ間にほとんど電流が流れない状態でスイッチングされる、いわゆるゼロカレントスイッチングがなされることとなる。

また、トランジスタＱ６のゲート端子にハイレベルのゲート電圧ＶＧＱ６が印加され、トランジスタＱ６が導通状態とされる。するとトランジスタＱ６と逆並列ダイオードＤＱ５とを通る経路が形成されるため、整流回路１１は、第１接続点ＸからインダクタＬ２の他端子に向う方向を順方向とするダイオードと等価になる。これにより、整流回路１１の整流方向が、正のインダクタ電流ＩＬ２の向きと同一となるように切り替えられる。

図２中（３）〜（７）および図５〜図９は、インダクタＬ１への電磁エネルギの蓄積期間である。図２中（３）および図５において、インダクタ電流ＩＬ２がインダクタ電流ＩＬ１を上回ると、コンデンサＣ１が充電され、コンデンサＣ２が放電される。これにより、第１接続点電圧ＶＸの電位は二次電源電圧Ｖ２から基準端子Ｇの電圧の方向に変化する。

トランジスタＱ２を導通するタイミングを図２中（４）および図６に示す。前述のコンデンサＣ１の充電およびコンデンサＣ２の放電が完了すると、インダクタ電流ＩＬ２は減少に転じる。インダクタ電流ＩＬ２がＩＬ１に比して大きい期間においては、逆並列ダイオードＤＱ２を介してインダクタ電流ＩＬ２が補給されるが、インダクタ電流ＩＬ２がインダクタ電流ＩＬ１を下回った後のインダクタ電流ＩＬ１の電流経路を確保する必要がある。そこで、インダクタ電流ＩＬ２がインダクタ電流ＩＬ１に比して大きい期間にトランジスタＱ２の導通タイミングを設定する。このとき、トランジスタＱ２のコレクタ・エミッタ間に僅少の電圧（逆並列ダイオードＤＱ２の順方向電圧）が印加された状態でスイッチングがなされる。すなわち、ゼロボルトスイッチングがなされることとなる。トランジスタＱ２が導通することにより、インダクタＬ１およびトランジスタＱ２を介する電流経路が形成され、インダクタ電流ＩＬ１は正の電流傾きを有して増加していく。

図２中（５）および図７において、トランジスタＱ２が導通に遷移した後、トランジスタＱ４のゲート端子にローレベルのゲート電圧ＶＧＱ４が印加される。これにより、トランジスタＱ４が非導通状態にスイッチングされる。これによりインダクタ電流ＩＬ２は、整流回路１１のトランジスタＱ６と逆並列ダイオードＤＱ５とを通る経路でコンデンサＣ４に対し充電を開始し、コンデンサＣ４の電圧ＶＣ４が上昇し始める。

図２中（６）および図８において、インダクタ電流ＩＬ２により、コンデンサＣ４が充電されて、コンデンサＣ４の電圧ＶＣ４が上昇すると共にインダクタ電流ＩＬ２の電流が減少する。また、コンデンサＣ４の充電に伴いコンデンサＣ４の他端子の電位が二次電源電圧Ｖ２を上回るとダイオードＤ８が導通し、インダクタＬ２に蓄えられた磁気エネルギの一部が二次電源電圧Ｖ２に戻される。図２中（７）および図９において、インダクタＬ２に蓄積された磁気エネルギが全て放出されると、インダクタ電流ＩＬ２が０となり、ダイオードＤ８が非導通となる。

図２中（８）および図１０において、インダクタ電流ＩＬ２が０となった後、トランジスタＱ２およびトランジスタＱ６のベース端子にローレベルのゲート電圧ＶＧＱ２およびゲート電圧ＶＧＱ６を印加する。これにより、トランジスタＱ２およびトランジスタＱ６が非導通にスイッチングされる。インダクタＬ１に蓄えられた磁気エネルギは、コンデンサＣ１、コンデンサＣ２およびコンデンサＣ４に向って放出される。すなわち、インダクタ電流ＩＬ１が流れることにより、コンデンサＣ２が充電され、コンデンサＣ１およびコンデンサＣ４が放電される。この各コンデンサＣ１，Ｃ２，Ｃ４に対する充放電により、トランジスタＱ２の非導通へのスイッチングは、トランジスタＱ２に電圧がほとんど印加されない状態で行なわれるためゼロボルトスイッチングとなる。また、インダクタ電流ＩＬ２が０の状態でトランジスタＱ６の非導通へのスイッチングがなされるため、トランジスタＱ６のスイッチングはゼロカレントスイッチングとなる。この磁気エネルギの放出に伴い、第１接続点電圧ＶＸの電圧は基準端子Ｇの電圧から二次電源電圧Ｖ２に向って上昇する。

以後、図２中（１）および図３に戻り、上記の動作が繰返されることにより、昇圧動作が行なわれる。

次いで、図１１〜図１９を参照して、ＤＣ−ＤＣコンバータ１の降圧動作について説明する。図１１にタイミングチャートを、図１２〜図１９に各動作における回路の動作状態を示す。以下の説明では回路状の動作状態（図１２〜図１９）を適宜参照しつつ、降圧動作のタイミングチャート（図１１）を説明する。なお、ＶＣ４はコンデンサＣ４の電圧、ダイオード電流ＩＤ７はダイオードＤ７に流れる電流を示す。

図１１中（１１）、（１２）および図１２、図１３は、インダクタＬ１からの電磁エネルギの放出期間である。図１１中（１１）の期間では、トランジスタＱ２のゲート端子に印加されるゲート電圧ＶＧＱ２がハイレベルであり、トランジスタＱ２が導通している。導通したトランジスタＱ２は逆並列ダイオードＤＱ２と共に、インダクタＬ１から一次電源端子Ｔ１に向ってインダクタ電流ＩＬ１を流している。これにより、インダクタＬ１に蓄えられた電磁エネルギがＴ１に放出されて、降圧された一次電源電圧Ｖ１が供給されることとなる。

このとき、第１接続点Ｘの第１接続点電圧ＶＸは基準端子Ｇの電圧に略等しい電圧（略０Ｖ）となり、インダクタＬ１の端子間に一次電源電圧Ｖ１が、第１接続点Ｘから一次電源電圧Ｖ１に向う方向に印加され、インダクタＬ１には所定の正の時間傾きを有するインダクタ電流ＩＬ１が流れる。なお、ゲート電圧ＶＧＱ２がハイレベルに遷移し、トランジスタＱ２の導通状態へのスイッチングは、コレクタ・エミッタ間に僅少の電圧が印加された状態で行なわれることとなる。これにより、ゼロボルトスイッチングがなされトランジスタＱ２の導通状態へのスイッチング損失を低減させることができる。また、その後、トランジスタＱ２が非導通状態に遷移する際には、第１接続点Ｘの電位が略０Ｖになっているため、この場合のスイッチングも、コレクタ・エミッタ間に僅少の電圧が印加された状態でなされる。すなわち、ゼロボルトスイッチングがなされることとなる。

図１１中（１２）および図１３において、トランジスタＱ２が非導通にされた後、トランジスタＱ３のゲート端子にハイレベルのゲート電圧ＶＧＱ３が印加される。これにより、二次電源端子Ｔ２からトランジスタＱ３およびインダクタＬ２を介して第１接続点Ｘへの第１補助電流経路が形成され、インダクタＬ２に負のインダクタ電流ＩＬ２が流れ始める。なお、トランジスタＱ３が導通に遷移する瞬間には、インダクタ電流ＩＬ２はほとんど流れない。これにより、トランジスタＱ３は、コレクタ・エミッタ間にほとんど電流が流れない状態でスイッチングされる、ゼロカレントスイッチングがなされることとなる。

また、トランジスタＱ５のゲート端子にハイレベルのゲート電圧ＶＧＱ５が印加され、トランジスタＱ５が導通状態とされる。するとトランジスタＱ５と逆並列ダイオードＤＱ６とを通る経路が形成されるため、整流回路１１は、インダクタＬ２の他端子から第１接続点Ｘに向う方向を順方向とするダイオードと等価になる。これにより、整流回路１１の整流方向が、負のインダクタ電流ＩＬ２の向きと同一となるように切り替えられる。

図１１中（１３）〜（１７）および図１４〜図１８は、インダクタＬ１への電磁エネルギの蓄積期間である。図１１中（１３）および図１４において、インダクタ電流ＩＬ２がインダクタ電流ＩＬ１を下回ると、コンデンサＣ１が放電され、コンデンサＣ２が充電される。これにより、第１接続点電圧ＶＸの電位は基準端子Ｇの電圧から二次電源電圧Ｖ２の方向に変化する。

トランジスタＱ１を導通するタイミングを図１１中（１４）および図１５に示す。前述のコンデンサＣ１の放電およびコンデンサＣ２の充電が完了すると、インダクタ電流ＩＬ２の絶対値は減少に転じる。インダクタ電流ＩＬ２がＩＬ１に比して小さい期間においては、逆並列ダイオードＤＱ１を介してインダクタ電流ＩＬ２が補給されるが、インダクタ電流ＩＬ２がインダクタ電流ＩＬ１を上回った後のインダクタ電流ＩＬ１の電流経路を確保する必要がある。そこで、インダクタ電流ＩＬ２がインダクタ電流ＩＬ１に比して小さい期間にトランジスタＱ１の導通タイミングを設定する。このとき、トランジスタＱ１のコレクタ・エミッタ間に僅少の電圧（逆並列ダイオードＤＱ１の順方向バイアス電圧）が印加された状態でスイッチングがなされる。すなわち、ゼロボルトスイッチングがなされることとなる。トランジスタＱ１が導通することにより、インダクタＬ１およびトランジスタＱ１を介する電流経路が形成され、インダクタ電流ＩＬ１は負の電流傾きを有して減少していく。

図１１中（１５）および図１６において、トランジスタＱ１が導通に遷移した後、トランジスタＱ３のゲート端子にローレベルのゲート電圧ＶＧＱ３が印加される。これにより、トランジスタＱ３が非導通状態にスイッチングされる。これによりインダクタ電流ＩＬ２は、整流回路１１のトランジスタＱ５と逆並列ダイオードＤＱ６とを通る経路でコンデンサＣ４に対し充電を開始し、コンデンサＣ４の電圧ＶＣ４が下降し始める。

図１１中（１６）および図１７において、インダクタ電流ＩＬ２により、コンデンサＣ４が充電されて、コンデンサＣ４の電圧ＶＣ４が下降（コンデンサＣ４が負の向きに充電）すると共にインダクタ電流ＩＬ２の電流の絶対値が減少する。また、コンデンサＣ４の充電に伴いコンデンサＣ４の他端子の電位が、基準端子Ｇの電圧を下回るとダイオードＤ７が導通し、インダクタＬ２に蓄えられた磁気エネルギの一部がインダクタＬ１に戻される。図１１中（１７）および図１８において、インダクタＬ２に蓄積された磁気エネルギが全て放出されると、インダクタ電流ＩＬ２が０となり、ダイオードＤ７が非導通となる。

図１１中（１８）および図１９において、インダクタ電流ＩＬ２が０となった後、トランジスタＱ１およびトランジスタＱ５のベース端子にローレベルのゲート電圧ＶＧＱ１およびゲート電圧ＶＧＱ５を印加する。これにより、トランジスタＱ１およびトランジスタＱ５が非導通にスイッチングされる。インダクタＬ１に蓄えられた磁気エネルギは、コンデンサＣ１、コンデンサＣ２およびコンデンサＣ４に向って放出される。すなわち、インダクタ電流ＩＬ１が流れることにより、コンデンサＣ１が充電され、コンデンサＣ２およびコンデンサＣ４が放電される。この各コンデンサＣ１，Ｃ２，Ｃ４に対する充放電により、トランジスタＱ１の非導通へのスイッチングは、トランジスタＱ１に電圧がほとんど印加されない状態で行なわれるためゼロボルトスイッチングとなる。また、インダクタ電流ＩＬ２が０の状態でトランジスタＱ５の非導通へのスイッチングがなされるため、トランジスタＱ５のスイッチングはゼロカレントスイッチングとなる。この磁気エネルギの放出に伴い、第１接続点電圧ＶＸの電圧は二次電源電圧Ｖ２から基準端子Ｇの電圧に向って下降する。

以後、図１１中（１１）および図１２に戻り、上記の動作が繰返されることにより、降圧動作が行なわれる。

以上説明したとおり、本実施形態のＤＣ−ＤＣコンバータ１では、トランジスタＱ３またはＱ４が非導通状態とされ補助電流経路が遮断されると、インダクタ電流ＩＬ２によりコンデンサＣ４が充電される。このときインダクタ電流ＩＬ２は、整流回路１１で整流された上でコンデンサＣ４に流入するが、インダクタ電流ＩＬ２の向きは、昇圧動作を行う場合と降圧動作を行う場合とで反転する。しかし本発明に係るＤＣ−ＤＣコンバータ１では、ＤＣ−ＤＣコンバータ１の動作が昇圧動作であるか降圧動作であるかに応じて整流回路１１の整流方向を切り替えることにより、インダクタ電流ＩＬ２の向きと整流回路１１の整流方向とを同一方向にすることができる。すると昇圧動作の場合と降圧動作の場合とのそれぞれに対応して、整流素子とコンデンサとを２つづつ備える必要がなくなり、両動作間で１つのコンデンサＣ４を共用することが可能となる。これにより、スイッチング損失を低減した昇降圧型のＤＣ−ＤＣコンバータをコンデンサＣ４の１つで構成することができる。よって、２つのコンデンサＣ１０３およびＣ１０４を備える非特許文献１のＤＣ−ＤＣコンバータ１００に比して、回路規模を小さくすることや、部品点数減少によるコスト削減や、信頼性向上などを図ることが可能となる。

また本実施形態のＤＣ−ＤＣコンバータ１では、補助インダクタであるインダクタＬ２一つで、損失低減を図り、昇圧動作および降圧動作を行うコンバータを構成することが出来る。これにより、２つの補助インダクタを備える非特許文献１のＤＣ−ＤＣコンバータ１００に比して、補助インダクタ自体の面積および補助インダクタの発熱を放熱する冷却フィンや冷却ファンなどの機器の面積を小さくすることができ、ＤＣ−ＤＣコンバータの小型化を容易に図ることができる。

また本実施形態のＤＣ−ＤＣコンバータ１では、昇圧時におけるゲート電圧ＶＧＱ１〜ＶＧＱ６の波形（図２）と、降圧時におけるゲート電圧ＶＧＱ１〜ＶＧＱ６の波形（図１１）とが同一とされる。これにより、昇圧時と降圧時とでゲート電圧ＶＧＱ１〜ＶＧＱ６の制御を変える必要がないため、ＤＣ−ＤＣコンバータ１の制御の簡易化を図ることが可能である。

なお、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。トランジスタＱ５およびＱ６は、図２および図１１のタイミングチャートに示す波形でスイッチング制御されるとしたが、この形態に限られない。本発明のポイントは、昇圧動作時と降圧動作時とで整流回路１１の整流方向を切り替えることにより、コンデンサＣ４を両動作間で共用することにある。よって昇圧動作時においては、ゲート電圧ＶＧＱ６をハイレベルに固定し、ゲート電圧ＶＧＱ５をローレベルに固定する形態であってもよい。このとき整流回路１１は、第１接続点ＸからインダクタＬ２の他端子に向う方向を順方向とするダイオードと等価になる。また降圧動作時においては、ゲート電圧ＶＧＱ５をハイレベルに固定し、ゲート電圧ＶＧＱ６をローレベルに固定する形態であってもよい。このとき整流回路１１は、インダクタＬ２の他端子から第１接続点Ｘに向う方向を順方向とするダイオードと等価になる。これによりトランジスタＱ５およびＱ６のスイッチング動作が減るため、ＤＣ−ＤＣコンバータ１全体としてのスイッチングロスをさらに減少させることができる。

また本実施形態においては、本発明を昇降圧コンバータに使用する場合について説明したが、本発明はこれに限定されるものでなく、昇圧コンバータや降圧コンバータについても同様に適用することができる。

なお、一次電源端子Ｔ１は低圧電源端子の一例、二次電源端子Ｔ２は高圧電源端子の一例、インダクタＬ１は第１インダクタの一例、インダクタＬ２は第２インダクタの一例、トランジスタＱ１またはＱ２は第１スイッチング素子の一例、トランジスタＱ２またはＱ１は第２スイッチング素子の一例、トランジスタＱ３またはＱ４は第３スイッチング素子の一例、トランジスタＱ５は第１整流スイッチング素子の一例、トランジスタＱ６は第２整流スイッチング素子の一例、ダイオードＤ７またはＤ８は整流素子の一例、コンデンサＣ４はコンデンサの一例である。また、インダクタＬ１は主インダクタの一例、インダクタＬ２は補助インダクタの一例、トランジスタＱ１は上方スイッチング素子の一例、トランジスタＱ２は下方スイッチング素子の一例、トランジスタＱ３は第１補助スイッチング素子の一例、トランジスタＱ４は第２補助スイッチング素子の一例、ダイオードＤ７は第１ダイオードの一例、ダイオードＤ８は第２ダイオードの一例である。

実施形態にかかるＤＣ−ＤＣコンバータの構成を示す回路図である。 実施形態にかかるＤＣ−ＤＣコンバータの昇圧動作を示すタイミングチャートである。 昇圧動作において、インダクタＬ１への電磁エネルギの蓄積期間の回路の状態を示す図である。 昇圧動作において、トランジスタＱ４を導通した直後の回路の状態を示す図である。 昇圧動作において、トランジスタＱ４の導通によりコンデンサの充放電が行なわれている回路の状態を示す図である。 昇圧動作において、トランジスタＱ２を導通した回路の状態を示す図である。 昇圧動作において、トランジスタＱ４を非導通にした直後の回路の状態を示すである。 昇圧動作において、ダイオードＤ８が導通している回路の状態を示す図である。 昇圧動作において、インダクタ電流ＩＬ２が０になった場合の回路の状態を示す図である。 昇圧動作において、トランジスタＱ２を非導通にした直後の回路の状態を示す図である。 実施形態にかかるＤＣ−ＤＣコンバータの降圧動作を示すタイミングチャートである。 降圧動作において、インダクタＬ１への電磁エネルギの蓄積期間の回路の状態を示す図である。 降圧動作において、トランジスタＱ３を導通した直後の回路の状態を示す図である。 降圧動作において、トランジスタＱ３の導通によりコンデンサの充放電が行なわれている回路の状態を示す図である。 降圧動作において、トランジスタＱ１を導通した回路の状態を示す図である。 降圧動作において、トランジスタＱ３を非導通にした直後の回路の状態を示す図である。 降圧動作において、ダイオードＤ７が導通している回路の状態を示す図である。 降圧動作において、インダクタ電流ＩＬ２が０になった場合の回路の状態を示す図である。 降圧動作において、トランジスタＱ１を非導通にした直後の回路の状態を示す図である。 従来技術のＤＣ−ＤＣコンバータの回路図である。

符号の説明

１ ＤＣ−ＤＣコンバータ
１０ 補助回路部
１１ 整流回路
Ｃ１、Ｃ２、Ｃ４、Ｃ１１，Ｃ１２ コンデンサ
ＤＱ１〜ＤＱ６ 逆並列ダイオード
Ｄ７，Ｄ８ ダイオード
Ｇ 基準端子
Ｌ１、Ｌ２ インダクタ
Ｑ１〜Ｑ６ トランジスタ
Ｔ１ 一次電源端子
Ｔ２ 二次電源端子
Ｖ１ 一次電源電圧
Ｖ２ 二次電源電圧
Ｘ 第１接続点
Ｎ１ ノード

Claims (5)

1. 一端子が低圧電源端子に接続されてなる第１インダクタの他端子に接続され、投入電流により前記第１インダクタに電磁エネルギを蓄積する際に導通する第１スイッチング素子を備える非絶縁型ＤＣ−ＤＣコンバータであって、
   前記第１インダクタと前記第１スイッチング素子との第１接続点に一端子が接続され、前記低圧電源端子と高圧電源端子のうち一方から前記第１インダクタに蓄積された電磁エネルギを前記低圧電源端子と前記高圧電源端子のうち他方へ放出する第２スイッチング素子と、
   一端子が前記第１接続点に接続される第２インダクタと、
   前記第１スイッチング素子の導通に先立って導通し、一端子が前記第２インダクタの他端子に接続される第３スイッチング素子と、
   一端子が前記第１接続点に接続されるコンデンサと、
   前記コンデンサの他端子と前記第２インダクタの他端子との間に接続され、前記第２インダクタに流れる電流方向を順方向とする整流回路と、
   前記第１インダクタと前記高圧電源端子のうち一方から前記第２インダクタに蓄積された電磁エネルギを、前記第１インダクタと前記高圧電源端子のうち他方へ放出する経路を順方向として接続される整流素子と
   を備えることを特徴とするＤＣ−ＤＣコンバータ。
2. 前記第１スイッチング素子および前記第３スイッチング素子の一端子は基準端子に接続され、
   前記高圧電源端子には前記低圧電源端子の電圧に対して昇圧された電圧が供給されることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
3. 前記第１スイッチング素子および前記第３スイッチング素子の一端子は前記高圧電源端子に接続され、
   前記低圧電源端子には前記高圧電源端子の電圧に対して降圧された電圧が供給されることを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
4. 低圧電源端子に一端子が接続される主インダクタと、高圧電源端子と基準端子との間に直列に接続される上方スイッチング素子および下方スイッチンング素子とを備え、前記上方および下方スイッチング素子の第１接続点に前記主インダクタの他端子が接続されてなるＤＣ−ＤＣコンバータであって、
   一端子が、前記第１接続点に接続される補助インダクタと、
   前記ＤＣ−ＤＣコンバータが降圧動作を行う場合において、前記上方スイッチング素子の導通に先立って導通し、一端子が前記補助インダクタの他端子に接続され他端子が前記高圧電源端子に接続される第１補助スイッチング素子と、
   前記ＤＣ−ＤＣコンバータが昇圧動作を行う場合において、前記下方スイッチング素子の導通に先立って導通し、一端子が前記補助インダクタの他端子に接続され他端子が前記基準端子に接続される第２補助スイッチング素子と、
   一端子が前記第１接続点に接続されるコンデンサと、
   前記コンデンサの他端子と前記補助インダクタの他端子との間に接続され、
   前記ＤＣ−ＤＣコンバータが前記降圧動作を行う場合には前記補助インダクタの他端子から前記第１接続点に向う方向を順方向とし、
   前記ＤＣ−ＤＣコンバータが前記昇圧動作を行う場合には前記第１接続点から前記補助インダクタの他端子に向う方向を順方向とする整流回路と、
   前記基準端子から前記コンデンサの他端子に向う経路を順方向として、前記基準端子と前記コンデンサの他端子との間に接続される第１ダイオードと、
   前記コンデンサの他端子から前記高圧電源端子に向う経路を順方向として、前記コンデンサの他端子と前記高圧電源端子との間に接続される第２ダイオードと
   を備えることを特徴とするＤＣ−ＤＣコンバータ。
5. 前記整流回路は、
   前記第１接続点から前記補助インダクタの他端子に向う方向を順方向とする逆並列ダイオードを備える第１整流スイッチング素子と、
   前記補助インダクタの他端子から前記第１接続点に向う方向を順方向とする逆並列ダイオードを備え、前記第１整流スイッチング素子と直列接続される第２整流スイッチング素子とを備え、
   前記ＤＣ−ＤＣコンバータが前記降圧動作を行う場合には、少なくとも前記補助インダクタに蓄積された電磁エネルギが放出される期間において前記第１整流スイッチング素子が導通状態とされ、
   前記ＤＣ−ＤＣコンバータが前記昇圧動作を行う場合には、少なくとも前記補助インダクタに蓄積された電磁エネルギが放出される期間において前記第２整流スイッチング素子が導通状態とされることを特徴とする請求項４に記載のＤＣ−ＤＣコンバータ。
   

Images