JP2013527955A - ＰＣＩｅアーキテクチャ中でのＩ／Ｏ拡張要求および応答のルーティング - Google Patents

ＰＣＩｅアーキテクチャ中でのＩ／Ｏ拡張要求および応答のルーティング Download PDF

Info

Publication number
JP2013527955A
JP2013527955A JP2013504298A JP2013504298A JP2013527955A JP 2013527955 A JP2013527955 A JP 2013527955A JP 2013504298 A JP2013504298 A JP 2013504298A JP 2013504298 A JP2013504298 A JP 2013504298A JP 2013527955 A JP2013527955 A JP 2013527955A
Authority
JP
Japan
Prior art keywords
response
request
adapter
address
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013504298A
Other languages
English (en)
Other versions
JP5274730B2 (ja
Inventor
グレッグ、トーマス
クラドック、デイビッド
ライス、エリック、ノーマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2013527955A publication Critical patent/JP2013527955A/ja
Application granted granted Critical
Publication of JP5274730B2 publication Critical patent/JP5274730B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Abstract

【課題】非標準入力／出力（Ｉ／Ｏ）アダプタを、標準化されたＩ／Ｏアーキテクチャ中に実装するためのシステムおよび方法を提供する。
【解決手段】非標準入力／出力（Ｉ／Ｏ）アダプタを、Ｉ／Ｏバスに通信可能に連結されたＩ／Ｏハブ、および複数のＩ／Ｏアダプタ・アドレスのＩ／Ｏアダプタを含む、標準化されたＩ／Ｏアーキテクチャの中に実装するためのシステムであって、Ｉ／Ｏハブは、複数のＩ／Ｏアダプタからの要求を受信するステップと、要求元のＩ／Ｏアダプタ・アドレスを、その対応するターゲット受信先アドレスおよびオペレーション・コードとともに格納するステップと、応答先から応答を受信するステップであって、応答は要求が完了されたことを示す、該受信するステップと、応答が、Ｉ／Ｏバスによってサポートされているフォーマット以外のフォーマットであることを判定するステップと、応答を、Ｉ／Ｏバスによってサポートされているフォーマットに変換するステップと、応答先アドレスにマッチする対応ターゲット受信先アドレスと応答先オペレーション・コードにマッチする対応オペレーション・コードとを有する、格納済みのＩ／Ｏアダプタ・アドレスを検索するステップと、変換された応答をその格納済みのＩ／Ｏアダプタ・アドレスに送信するステップと、を含む方法を実装するためのロジックを包含する。
【選択図】図１

Description

本発明は、一般にコンピューティング環境内でインターフェースする処理装置の入力／出力（Ｉ／Ｏ：ｉｎｐｕｔ／ｏｕｔｐｕｔ）に関し、さらに具体的には、ＰＣＩｅバスおよびスイッチ・アーキテクチャを通したＩ／Ｏ拡張要求および応答のルーティングに関する。
ＰＣＩｅは、Ｉ／Ｏアダプタとホスト・システムとの間のトランザクションのための双方向性通信プロトコルを定義する、コンポーネント・レベルの相互接続規格である。ＰＣＩｅ通信は、ＰＣＩｅバスでの伝送に関するＰＣＩｅ規格に従ってパケット中にカプセル化される。Ｉ／Ｏアダプタで生成され、ホスト・システムで終了するパケットは、上りパケットといわれる。ホスト・システムで生成され、Ｉ／Ｏアダプタで終了するパケットは、下りパケットといわれる。ＰＣＩｅトランザクションは、要求パケットと、必要に応じて、逆方向の完了パケット（本明細書では「応答パケット」ともいう）とを含む。ＰＣＩｅ接続形態は、対になってＰＣＩｅバスを形成する２点間（ｐｏｉｎｔ−ｔｏ−ｐｏｉｎｔ）の単方向リンク（例、一つの上りリンク、一つの下りリンク）に基づいている。ＰＣＩｅ規格は、Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ Ｓｐｅｃｉａｌ Ｉｎｔｅｒｅｓｔ Ｇｒｏｕｐ（ＰＣＩ−ＳＩＧ：ＰＣＩ専門グループ）によって維持され公開されている。
ＰＣＩｅの使用上の一つの欠点は、ＰＣＩｅバスに接続された全てのＩ／Ｏアダプタは、ＰＣＩｅ規格中に定められたパラメータ内で作動する必要があることである（すなわち、それらはＰＣＩｅ準拠のＩ／Ｏアダプタである）。ＰＣＩｅ規格は、要求および完了、並びにパケットのパッケージングおよびアドレッシングに対し厳重な制約を設定している。例えばＩＢＭ（ＩＢＭ社の登録商標）のＳｙｓｔｅｍ ｚ（ＩＢＭ社の登録商標）アーキテクチャなど、一部のシステム・アーキテクチャでは、ＰＣＩｅ規格でサポートされていないトランザクションを使って、Ｉ／Ｏアダプタとホスト・システムとの間でＰＣＩｅバスを介した通信をサポートできるようにすることが必要になっている。一例は、（例えば、技術的問題もしくは費用またはその両方に起因して）ＰＣＩｅ規格に変換することが困難なことのあるレガシー・システムおよびアプリケーションを、一般的にサポートしている非ＰＣＩｅ準拠アダプタ（例、Ｉ／Ｏ拡張アダプタ）を使って通信する能力である。しかして、ＰＣＩｅは、その意図する目的であるＰＣＩｅ準拠アダプタとの通信に適してはいるが、レガシー・システムをサポートするため、ＰＣＩｅが非ＰＣＩｅ準拠アダプタと通信できるようその能力を拡張する必要性はいまだに残っている。
第一態様において、本発明は、標準化されたＩ／Ｏアーキテクチャ内に非標準入力／出力（Ｉ／Ｏ）アダプタを実装するためのシステムを提供し、本システムは、Ｉ／Ｏバスと複数のＩ／Ｏアダプタ・アドレスのＩ／Ｏアダプタとに通信可能に連結されたＩ／Ｏハブを含み、Ｉ／Ｏハブは、複数のＩ／Ｏアダプタからの要求を受信するアクションであって、各要求は、ターゲット受信先のアドレスとオペレーション・コードとを包含する、該受信するアクションと、要求元のＩ／Ｏアダプタ・アドレスを、それらの対応するターゲット受信先アドレスおよびオペレーション・コードとともに格納するアクションと、要求をターゲット受信先に送信するアクションと、応答先アドレスの応答先から応答を受信するアクションであって、応答は要求が完了されたことを示し、該応答はターゲット受信先のアドレスおよび応答先オペレーション・コードを包含する、該受信するアクションと、応答が、Ｉ／Ｏバスによってサポートされているフォーマット以外のフォーマットであることを判定するアクションと、応答を、Ｉ／Ｏバスによってサポートされているフォーマットに変換するアクションと、応答先アドレスにマッチする対応ターゲット受信先アドレスおよび応答先オペレーション・コードにマッチする対応オペレーション・コードを有する、格納済みのＩ／Ｏアダプタ・アドレスを検索するアクションと、変換された応答を該格納済みのＩ／Ｏアダプタ・アドレスに送信するアクションと、のための手段を含む。
望ましくは、上記Ｉ／ＯバスはＰＣＩｅバスである。望ましくは、要求のフォーマットはＩ／Ｏ拡張フォーマットである。望ましくは、上記Ｉ／Ｏアダプタは、少なくとも一つのＩ／Ｏ拡張アダプタと少なくとも一つのＰＣＩｅアダプタとを含む。望ましくは、変換された要求は、Ｉ／Ｏアダプタおよび要求元によってサポートされていないフォーマットである。本システムには、該要求がデータを格納する要求であることを判定するアクションと、その判定をするのに応じて、要求元についての情報をＩ／Ｏハブに格納するアクションとをさらに含めることができ、該情報は、要求元アドレスおよびオペレーション・コードを含み、オペレーション・コードは遂行対象のオペレーションを識別する。本システムには、応答がＩ／Ｏバス上でサポートされていないと判定するのに応じて新規要求を生成するアクションと、要求が完了されたことを新規要求のヘッダ内に表示している応答を、Ｉ／Ｏバスを介して送信するアクションとをさらに含めることができる。
第二態様において、標準化された入力／出力（Ｉ／Ｏ）アーキテクチャ内に、非標準Ｉ／Ｏアダプタを実装する方法が提供され、本方法は、複数のＩ／Ｏアダプタからの要求をＩ／Ｏハブにおいて受信するステップであって、各要求は、ターゲット受信先のアドレスとオペレーション・コードとを包含する、該受信するステップと、要求元のＩ／Ｏアダプタ・アドレスを、それらの対応するターゲット受信先アドレスおよびオペレーション・コードとともに格納するステップと、要求をターゲット受信先に送信するステップと、応答先アドレスの応答先から応答を受信するステップであって、応答は要求が完了されたことを示し、該応答はターゲット受信先のアドレスおよび応答先のオペレーション・コードを包含する、該受信するステップと、応答が、Ｉ／Ｏバスによってサポートされているフォーマット以外のフォーマットであることを判定するステップと、応答を、Ｉ／Ｏバスによってサポートされているフォーマットに変換するステップと、応答先アドレスにマッチする対応ターゲット受信先アドレスおよび応答先オペレーション・コードにマッチする対応オペレーション・コードを有する、格納済みのＩ／Ｏアダプタ・アドレスを検索するステップと、変換された応答を該格納済みのＩ／Ｏアダプタ・アドレスに送信するステップと、を含む。第二態様の好適な方法の機能は、第一態様におけるシステムの手段のアクションに対応する方法ステップを含む。
第三態様において、コンピュータ・システム中にロードされ、その中で実行されたとき、該コンピュータ・システムに、第二態様による方法の全ステップを遂行させる、コンピュータ可読媒体に格納されたコンピュータ・プログラム・コード、を含むコンピュータ・プログラムが提供される。
ある実装において、標準化されたＩ／Ｏアーキテクチャ内に非標準入力／出力（Ｉ／Ｏ）アダプタを実装するためのシステムが提供され、本システムは、Ｉ／Ｏバスと複数のＩ／Ｏアダプタ・アドレスのＩ／Ｏアダプタとに通信可能に連結された、Ｉ／Ｏハブを含み、Ｉ／Ｏハブは、複数のＩ／Ｏアダプタからの要求を受信するステップであって、各要求は、ターゲット受信先のアドレスとオペレーション・コードとを包含する、該受信するステップと、要求元のＩ／Ｏアダプタ・アドレスを、それらの対応するターゲット受信先アドレスおよびオペレーション・コードとともに格納するステップと、要求をターゲット受信先に送信するステップと、を含む方法を実装するためのロジックを包含する。本方法は、応答先アドレスの応答先から応答を受信するステップであって、応答は要求が完了されたことを示し、該応答はターゲット受信先のアドレスと応答先オペレーション・コードとを包含する、該受信するステップと、応答が、Ｉ／Ｏバスによってサポートされているフォーマット以外のフォーマットであることを判定するステップと、応答を、Ｉ／Ｏバスによってサポートされているフォーマットに変換するステップと、応答先アドレスにマッチする対応ターゲット受信先アドレスおよび応答先オペレーション・コードにマッチする対応オペレーション・コードを有する、格納済みのＩ／Ｏアダプタ・アドレスを検索するステップと、変換された応答をその格納済みのＩ／Ｏアダプタ・アドレスに送信するステップと、をさらに含む。
ある実装において、標準化されたＩ／Ｏアーキテクチャ内に非標準入力／出力（Ｉ／Ｏ）アダプタを実装するための方法が提供され、本方法は、複数のＩ／Ｏアダプタからの要求をＩ／Ｏハブにおいて受信するステップであって、各要求は、ターゲット受信先のアドレスとオペレーション・コードとを包含する、該受信するステップと、要求元のＩ／Ｏアダプタ・アドレスを、それらの対応するターゲット受信先アドレスおよびオペレーション・コードとともに格納するステップと、要求をターゲット受信先に送信するステップと、を含む。この方法は、応答先アドレスの応答先から応答を受信するステップであって、応答は要求が完了されたことを示し、該応答はターゲット受信先のアドレスと応答先オペレーション・コードとを包含する、該受信するステップと、応答が、Ｉ／Ｏバスによってサポートされているフォーマット以外のフォーマットであることを判定するステップと、応答を、Ｉ／Ｏバスによってサポートされているフォーマットに変換するステップと、応答先アドレスにマッチする対応ターゲット受信先アドレスおよび応答先オペレーション・コードにマッチする対応オペレーション・コードを有する、格納済みのＩ／Ｏアダプタ・アドレスを検索するステップと、変換された応答をその格納済みのＩ／Ｏアダプタ・アドレスに送信するステップと、をさらに含む。
ある実装において、コンピュータによって実行されたとき、標準化されたＩ／Ｏアーキテクチャ内に非標準のＩ／Ｏアダプタを実装する命令を格納する不揮発性のストレージ媒体を含む、コンピュータ・プログラム製品が提供され、本コンピュータ・プログラム製品は方法を実装しており、この方法は、複数のＩ／Ｏアダプタからの要求をＩ／Ｏハブにおいて受信するステップであって、各要求は、ターゲット受信先のアドレスとオペレーション・コードとを包含する、該受信するステップと、要求元のＩ／Ｏアダプタ・アドレスを、それらの対応するターゲット受信先アドレスおよび応答先オペレーション・コードとともに格納するステップと、要求をターゲット受信先に送信するステップと、を含む。この方法は、応答アドレスの応答先から応答を受信するステップであって、応答は要求が完了されたことを示し、該応答はターゲット受信先のアドレスと応答先オペレーション・コードとを包含する、該受信するステップと、応答が、Ｉ／Ｏバスによってサポートされているフォーマット以外のフォーマットであることを判定するステップと、応答を、Ｉ／Ｏバスによってサポートされているフォーマットに変換するステップと、応答先アドレスにマッチする対応ターゲット受信先アドレスおよび応答先オペレーション・コードにマッチする対応オペレーション・コードを有する、格納済みのＩ／Ｏアダプタ・アドレスを検索するステップと、変換された応答をその格納済みのＩ／Ｏアダプタ・アドレスに送信するステップと、をさらに含む。
単なる例示を目的として、添付の図面を参照しながら、以下に本発明の好適な実施形態を説明する。
例示的な実施形態において実装可能なコンピュータ・システムのブロック図を示す。 図２ａは標準的ＰＣＩｅ要求ヘッダを示し、図２ｂは標準的ＰＣＩｅ完了ヘッダを示す。 下り要求および完了の処理のためのＩ／Ｏ拡張ロジックの例示的な実施形態のブロック図を示す。 上り要求および完了の処理のためのＩ／Ｏ拡張ロジックの例示的な実施形態のブロック図を示す。 ＰＣＩｅ要求における下り応答のルーティングのためのＩ／Ｏ拡張ロジックの例示的な実施形態の処理フローを示す。 Ｉ／Ｏ拡張アダプタから発信される、変換済みのＰＣＩ要求のブロック図を示す。 Ｉ／Ｏ拡張応答を包含する、変換済みのＰＣＩ要求のヘッダの例示的な実施形態のブロック図を示す。
本発明のある例示的な実施形態は、ＰＣＩｅバスおよびＰＣＩｅスイッチ・インフラストラクチャの変更を必要とせずに、ＰＣＩｅアーキテクチャ内での入力／出力（Ｉ／Ｏ）拡張要求および応答の処理法を提供する。
図１は、本発明の例示的な実施形態によって実装可能なコンピュータ・システム１００を示す。ある実施形態において、コンピュータ・システム１００は、インターナショナル・ビジネス・マシーンズ・コーポレーション（ＩＢＭ（ＩＢＭ社の登録商標））が提供しているＳｙｓｔｅｍ ｚ（ＩＢＭ社の登録商標）サーバである。Ｓｙｓｔｅｍ ｚ（ＩＢＭ社の登録商標）は、ＩＢＭ（ＩＢＭ社の登録商標）が提供しているｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（ＩＢＭ社の登録商標）に基づいている。ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（ＩＢＭ社の登録商標）についての詳細は、ＩＢＭ（ＩＢＭ社の登録商標）出版番号第ＳＡ２２−７８３２−０７号、２００９年２月発行の「ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ （ＩＢＭ社の登録商標）Ｐｒｉｎｃｉｐｌｅｓ ｏｆ Ｏｐｅｒａｔｉｏｎ，（ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（ＩＢＭ社の登録商標）オペレーションの原理）」と題された文献に説明されている。
ある例示的な実施形態において、コンピュータ・システム１００は、メモリ・コントローラ１０６を介してシステム・メモリ１０４に連結された一つ以上の中央処理装置（ＣＰＵ：ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）１０２を含む。システム・メモリ１０４は、ＣＰＵ１０２、ＰＣＩｅアダプタ１１０、またはＩ／Ｏ拡張アダプタ１１１（総称してＩ／Ｏアダプタとして知られる）が、システム・メモリ１０４にアクセスするのに使われたアドレスを含む、メモリ要求（読み取りまたは書き込み）を発行したときにアクセスを受ける。このメモリ要求に含まれるアドレスは、通常、システム・メモリ１０４にアクセスするため直接には使えず、従って、これを、システム・メモリ１０４にアクセスするため直接使えるアドレスに変換する必要がある。ある実施形態において、アドレスは、アドレス変換メカニズム（ＡＴＭ：ａｄｄｒｅｓｓ ｔｒａｎｓｌａｔｉｏｎ ｍｅｃｈａｎｉｓｍ）１０８を介して変換される。ある実施形態では、ＡＴＭ１０８は、例えば動的アドレス変換（ＤＡＴ：ｄｙｎａｍｉｃ ａｄｄｒｅｓｓ ｔｒａｎｓｌａｔｉｏｎ）を使って、仮想アドレスから実アドレスまたは絶対アドレスに変換する。
変換済みアドレスを含むメモリ要求は、メモリ・コントローラ１０６によって受信される。ある実施形態において、メモリ・コントローラ１０６は、システム・メモリ１０４内の整合性を維持し、以下に限らないが、総称してＩ／Ｏアダプタとして知られるＣＰＵ１０２、ＰＣＩｅアダプタ１１０、およびＩ／Ｏ拡張アダプタ１１１を含めた、ハードウェアおよびソフトウェア・コンポーネントからのシステム・メモリ１０４へのアクセス要求の間を調停する。
ある例示的な実施形態において、ＰＣＩｅアダプタ１１０は一つ以上のＰＣＩｅＩ／Ｏ機能を遂行し、Ｉ／Ｏ拡張アダプタ１１１はＰＣＩｅ互換性がなく、一つ以上の非ＰＣＩｅＩ／Ｏ機能を遂行する。ＣＰＵ１０２、ＰＣＩｅアダプタ１１０またはＩ／Ｏ拡張アダプタ１１１の一つから送信されたメモリ要求（すなわち、下りメモリ要求）は、まず、Ｉ／Ｏハブ１１２（例、ＰＣＩｅハブ）に送られ、該ハブは、ＰＣＩｅバス１２６（本明細書ではＩ／Ｏバスとも表す）に接続されている。次いで、メモリ要求は、ＰＣＩｅバス１２６から、一つ以上のＰＣＩｅスイッチ１１４を介して、別のＰＣＩｅアダプタ１１０の一つまたは別のＩ／Ｏ拡張アダプタ１１１の一つに送信される。ＰＣＩｅバス１２６およびＰＣＩｅスイッチ１１４は、当該技術分野で既知の標準的ＰＣＩｅフォーマットで通信する。
ある例示的な実施形態において、Ｉ／Ｏハブ１１２は、一つ以上の状態マシン、およびＩ／Ｏ拡張オペレーションを解釈し、ホスト・システム１２４とＩ／Ｏ拡張アダプタ１１１との間で双方向に伝送するための、Ｉ／Ｏ拡張ロジック１２２を含む。ホスト・システム１２４は、Ｉ／Ｏ拡張アダプタ１１１にはサポートされているが、ＰＣＩｅバス１２６とＰＣＩｅスイッチ１１４とには互換性がない（すなわちサポートされていない）フォーマットで、要求をＩ／Ｏ拡張アダプタ１１１に送信する。Ｉ／Ｏ拡張ロジック１２２は、ホスト・システム１２４から、ホスト・バス１２０経由で要求および応答を受信し、それらをＰＣＩｅバス１２６にサポートされているフォーマットに変換する。図１に示されるように、Ｉ／Ｏ拡張ロジック１２２は、別個のロジック・ブロックとして示されている、下り拡張ロジック１２８および上り拡張ロジック１３０の両方を含むが、これらのブロック内のロジックの一部または全部をオーバーラップさせることもできる。また、図１に示されたＩ／Ｏハブ１１２は、ＰＣＩｅスイッチ１１４の一つから要求および完了を受信するルート・コンプレックス（ｒｏｏｔ ｃｏｍｐｌｅｘ）１１６も含む。メモリ要求は、変換が必要であり得るＩ／Ｏアドレスを含み、しかして、Ｉ／Ｏハブ１１２は、そのアドレスを、アドレス変換および保護ユニット（ＡＴＰユニット：ａｄｄｒｅｓｓ ｔｒａｎｓｌａｔｉｏｎ ａｎｄ ｐｒｏｔｅｃｔｉｏｎユニット）１１８に提示する。ＡＴＰユニット１１８は、必要に応じ、Ｉ／Ｏアドレスをシステム・メモリ１０４へのアクセスに直接使用可能なアドレスに変換するために使われる。
ＰＣＩｅアダプタ１１０またはＩ／Ｏ拡張アダプタ１１１の一つから発信され、アドレス（変換済みのアドレス、または変換が必要ない場合は初期のアドレス）を含む、上りメモリ要求は、例えば、ホスト・バス１２０を介して、メモリ・コントローラ１０６に提供される。メモリ・コントローラ１０６は、アービトレーションを行い、該アドレスを備えたメモリ要求を、システム・メモリ１０４にとって適切な時間に、システム・メモリ１０４に転送する。
ある例示的な実施形態において、ＰＣＩｅアダプタ１１０の一つによって、Ｉ／Ｏ拡張アダプタ１１１の一つによって、またはホスト・システム１２４によって、メモリ要求が発信される。ある例示的な実施形態には、ポステッド（ｐｏｓｔｅｄ）要求および非ポステッド要求の２種類のメモリ要求がある。非ポステッド要求（例えば、メモリ読み取り）は、要求されたデータと関連メモリ要求の処理結果の状態に関する情報とを包含する、完了と呼ばれる応答を返信する。このさらなる詳細については後記で説明する。ポステッド・トランザクション（例えば、メモリ書き込み）は、データがペイロードであり、ポステッド・トランザクションは完了パケットを返信しないことを除けば、非ポステッド・トランザクションと同様である。従って、ポステッド・トランザクションの過程で生じたいかなるエラーも要求元には分からないことになる。ポステッド要求および非ポステッド要求の両方は、それらのヘッダに包含されたアドレス情報に基づいて、ＰＣＩｅインフラストラクチャを流通する。このさらなる詳細については後記で説明する。
ＰＣＩは、ＰＣＩｅアダプタ１１０からルート・コンプレックス１１６へのメモリ読み取り要求およびポステッド・メモリ書き込み要求だけを定義しているが、Ｓｙｓｔｅｍ ｚ（ＩＢＭ社の登録商標）は、ＰＣＩ仕様に定義されていないいくつかのより高度な機能の要求を用いている。これらの要求は全て、プロトコルおよびビット操作をロックするために使われる、さまざまな種類のアトミックな要求である。
一つの要求は、Ｔｅｓｔ ａｎｄ Ｓｅｔ（検査および設定）と呼ばれる。この要求は、メモリ読み取りのように動作し、ロック・バイトおよびメモリ・アドレスを含む。（８バイト整列の）ターゲット・アドレスの第一バイトがゼロの場合、ロック・バイトは、この第一バイト中に書き込まれる。この実装では、ターゲット・データは２５６バイトまでであり、要求元に返信される。第二の要求は、Ｔｅｓｔ ａｎｄ Ｓｔｏｒｅ（検査および格納）と呼ばれる。この要求は、このインプリメンテーションでは２５６バイトまでのペイロードを有し、メモリ書き込みのように動作する。これは、ペイロードの第一バイトがロック・バイトとして使われている点で、メモリ書き込み要求とは異なっている。ターゲット・アドレスの第一バイトがゼロの場合、ペイロードはターゲット・アドレス中に書き込まれる。ターゲット・アドレスの第一バイトがゼロでない場合、ペイロードはターゲット・アドレス中に書き込まれず、第一ターゲット・バイトがゼロでなかったことを表す応答が生成される。
他の３つの要求は、メモリ中のビットを操作するもので、一つは割り込みも生じさせる。この３つの全ては メモリ書き込み要求のように動作し、３つ全てが、どのターゲット・ビットがセットまたはリセットされるべきかを示すマスクを含む。このインプリメンテーションにおいて、マスクは８バイトである。Ｓｅｔ Ｂｉｔ（ビットのセット）要求は、マスクによって示されたビットをメモリ中のターゲットにセットする。Ｒｅｓｅｔ Ｂｉｔ（ビットのリセット）要求は、マスクによって示されたビットをターゲット・メモリにリセットする。割り込み要求を伴うＳｅｔ Ｂｉｔは、最初にマスクに示されたビットをメモリ中のターゲットにセットし、次いで、ホスト処理装置への割り込みを生じさせる。
ここで図２ａおよび２ｂに転じ、標準的なＰＣＩｅ要求および完了のヘッダについて説明する。典型的なＰＣＩｅメモリ要求はヘッダを含み、要求が書き込みの場合は、ペイロード・データも含む。読み取り要求に対する典型的ＰＣＩｅメモリ完了は、ヘッダおよびペイロード・データを含む。標準的ＰＣＩｅ要求ヘッダ２００は複数のフィールドを含む。図２ａの実施形態に示すように、標準的な６４ビット・アドレスＰＣＩｅ要求のヘッダ２００の最初の４バイト２０２は、「Ｒ」で表された８つの予備ビットと、アドレス長（３２または６４ビットのいずれか）およびパケットが要求かまたは完了かを表すフォーマット・フィールド（Ｆｍｔ）と、トラフィック・クラス・フィールド（「ＴＣ」）と、トランザクション・レイヤ・パケット・ダイジェスト（「ＴＤ」）と、ポイズン・ビット（「ＥＰ」）と、属性（「Ａｔｔｒ」）と、アドレス型（「ＡＴ」）と、４バイト・インクリメントでの長さと、を含み、ＰＣＩｅ要求ヘッダは、さらに、一緒にトランザクションＩＤを構成する要求元ＩＤフィールド２０４およびタグ・フィールド２１０と、最終および第一ダブルワード・バイト・イネーブル（最終ＤＷ ＢＥおよび第一ＤＷ ＢＥ）と、を含む。要求元ＩＤフィールド２０４は、応答が提供される場合に、要求の発信元を識別し、応答を該要求元に送るため、コンピュータ・システム１００のルーティング・メカニズムが使用する情報を含む。アドレス・フィールド（２０６および２０８）は、高位ビットのセット２０６および低位ビットのセット２０８を含む。アドレス・フィールド（２０６および２０８）は両方合わさって、下りトランザクションのため、要求が向けられるＰＣＩｅアダプタ１１０またはＩ／Ｏ拡張アダプタ１１１のアドレス、あるいは、上りトランザクションのためのシステム・メモリ１０４のシステム・メモリ・アドレスのうちのいずれかを示す。
完了パケットは、一般に、ヘッダおよびペイロード（図示せず）セグメントを含む。図２ｂは、標準的なＰＣＩｅ完了のヘッダ２５０を示す。ＰＣＩｅ完了ヘッダ２５０の最初のバイト群２５２は、「Ｒ」で表された９つの予備ビットと、アドレス長（３２または６４ビットのいずれか）およびパケットが要求かまたは完了かを表すフォーマット・フィールド（Ｆｍｔ）と、トラフィック・クラス・フィールド（「ＴＣ」）と、トランザクション・レイヤ・パケット・ダイジェスト（「ＴＤ」）と、ポイズン・ビット（「ＥＰ」）と、属性（「Ａｔｔｒ」）と、４バイト・インクリメントでの長さと、を含み、ＰＣＩｅ完了ヘッダは、さらに、完了先ＩＤ２５４と、完了ステータス２５８と、修正バイト・カウント２６０（「ＢＣＭ」）と、バイト・カウント２６２と、要求のトランザクションＩＤを構成する要求元ＩＤフィールド２５６およびタグ・フィールド２６４と、ペイロード・データの開始点を示す低位アドレス２６８と、を含む。完了先ＩＤフィールド２５４は、完了を遂行したＰＣＩｅアダプタ１１０、またはＩ／Ｏ拡張アダプタ１１１、またはホストの識別である。ＰＣＩｅ完了ヘッダ２５０の要求元ＩＤ２５６およびタグ２６４は、メモリ完了をそれらが対応するメモリ要求にマッチさせるため、ＰＣＩｅ要求ヘッダ２００の要求元ＩＤ２０４およびタグ２１０を包含する。要求元ＩＤ２５６は、完了情報をメモリ要求の発信元に返送するために使われる。また、ＰＣＩｅ完了ヘッダ２５０は、要求が成功裏に完了したのか、もしくは、アダプタ（ＰＣＩｅアダプタ１１０またはＩ／Ｏ拡張アダプタ１１１）あるいはホストが要求を処理した過程でエラーが生じたのかどうかを示すための完了ステータス・フィールド２５８も含む。
ここで図３に転じて、Ｉ／Ｏ拡張オペレーションを解釈し、ホスト・バス１２０からＰＣＩｅバス１２６に伝送するための、図１に示された下り拡張ロジック１２８（Ｉ／Ｏ拡張ロジック１２２の部分）の例示的な実施形態を説明する。Ｉ／Ｏ拡張オペレーションは、複数のメモリ要求（本明細書では「下り要求」ともいう）および複数の応答（本明細書では「下り応答」ともいう）を含む。ホスト・バス１２０は、ホスト・システム１２４を図１のＩ／Ｏハブ１１２に接続し、要求および応答を、ホスト・システム１２４から、ＰＣＩｅアダプタ１１０およびＩ／Ｏ拡張アダプタ１１１に向かわせるための伝送サービスを提供する。Ｉ／Ｏ拡張アダプタ１１１は、ＰＣＩｅバス１２６が使うＰＣＩｅ標準フォーマットとは互換性のない（すなわちサポートされていない）通信フォーマットで動作し、従い、Ｉ／Ｏ拡張アダプタ１１１内で、ＰＣＩｅバス１２６との通信を可能にするために変換ロジック１３２が実行される。変換ロジック１３２は、Ｉ／Ｏ拡張アダプタ１１１内で、要求および応答を、ＰＣＩｅバス１２６が解釈できるフォーマットに変換（すなわち、再フォーマット）する。ある例示的な実施形態において、変換ロジック１３２は、Ｉ／Ｏ拡張アダプタ１１１中の論理回路で実行される。別の実施形態では、変換ロジック１３２は、Ｉ／Ｏ拡張アダプタ１１１とＰＣＩｅバス１２６とに通信可能に連結された一つ以上の特殊ハードウェア回路上で実行される。さらに別の実施形態においては、変換ロジック１３２は、Ｉ／Ｏ拡張アダプタ１１１内でソフトウェアとして実行される。下り要求および下り応答は、両方共にホスト・システム１２４によって発信されるオペレーションであるが、これらのオペレーションの各々を処理するために、下り拡張ロジック１２８の中の各種の処理フローが使われる。
ある例示的な実施形態において、下り要求がホスト・バス１２０の上に置かれる。下り要求がホスト・バス１２０の上に置かれた後、図１のＩ／Ｏバス１１２が、その下り要求を回収し、それを下り拡張ロジック１２８に渡す。下り拡張ロジック１２８は、メモリ要求中に包含される情報に基づいて、ルーティングおよび変換サービスを提供する。下りＩ／Ｏ拡張ベクトル３０４を使って、該下り要求が、図１のＩ／Ｏ拡張アダプタ１１１の一つに送信されるのかどうかが判定される。下りＩ／Ｏ拡張ベクトル３０４は、下り要求のヘッダから情報を読み出し、ビット選択ロジック３０６を使って下り要求の送り先を判定する。キャッシュ禁止（ＣＩ：ｃａｃｈｅ ｉｎｈｉｂｉｔｅｄ）ロード／ストア・コントローラ３０８は、ホスト・システム１２４が、応答が必要なことを示している場合、ターゲットＩ／Ｏ拡張アダプタ１１１を表すホスト・アドレスの部分、およびオペレーション・コードなど下り要求に関する情報を格納する。
ある例示的な実施形態において、図１のＩ／Ｏ拡張アダプタ１１１の一つに宛てられた下り要求が、マルチプレクサ３１２によってＰＣＩｅ互換性の下り要求に変換される。さらなる実施形態において、ＣＩロード／ストア・コントローラ３０８は、Ｉ／Ｏハブ１１２からＰＣＩｅバス１２６に送信されるメモリ要求のヘッダ中にオペコードをセットし、このデータは、ブロック３１０で上り応答を処理するために使われる。このさらなる詳細については、図４を参照しながら後記で説明する。
ある例示的な実施形態において、Ｉ／Ｏ拡張アダプタ１１１の一つからの要求を完了するのに応じて、ホスト・システム１２４から下り応答が発信される。この下り応答は、ホスト・バス１２０上に置かれ、Ｉ／Ｏハブ１１２により回収されて下り拡張ロジック１２８に渡される。図３に示されているＤＭＡ完了テーブル３２０は、応答を待っている全要求に対する記録を包含する。ある例示的な実施形態では、ＤＭＡ完了テーブル３２０中の記録は、更新され、ホスト・システム１２４からＩ／Ｏ拡張アダプタ１１１への下り応答を転送するために必要な情報が含められる。応答アドレス・テーブル（ＲＡＴ：ｒｅｓｐｏｎｓｅ ａｄｄｒｅｓｓ ｔａｂｌｅ）３１８は、下り応答のルーティングの情報を検索するために使われる。Ｉ／Ｏ拡張アダプタ１１１からホスト・バス１２０に送信された要求（本明細書では「上り要求」ともいう）が処理される際、これらに対するアドレス情報が格納される。このさらなる詳細については後記で説明する。上り処理ロジックは、ブロック３１６の適切な処理ステップにおいて、アドレス・データをＲＡＴ３１８に送信する。このさらなる詳細については後記で図４を参照しながら説明する。制御ロジック３２２は、オペレーション・コード（本明細書では「オペコード」ともいう）を下り応答に加え、これは下り応答を処理するため、Ｉ／Ｏ拡張アダプタ１１１によって使用される。ある例示的な実施形態において、下り拡張ロジック１２８は、Ｉ／Ｏハブ中のハードウェア回路の中に実装される。ただし、当然のことながら、別の実施形態では当該技術分野で周知のように、下り拡張ロジックを、ハブ内のソフトウェアとして、あるいはハードウェアと該ハブまたは他の論理回路上で実行されるソフトウェアとの組み合わせとして、実行することもできる。
ここで図４に転じ、図１に示された、Ｉ／Ｏ拡張オペレーションを解釈してＰＣＩｅバス１２６からホスト・バス１２０に伝送するための上り拡張ロジック１３０（Ｉ／Ｏ拡張ロジック１２２の部分）の例示的な実施形態について説明する。これらのＩ／Ｏ拡張オペレーションは、複数の要求（本明細書では「上り要求」ともいう）および複数の応答（本明細書では「上り完了」ともいう）を含む。上り要求および上り完了の両方は、Ｉ／Ｏ拡張アダプタ１１１の一つ以上によって発信される。上りＩ／Ｏ拡張ベクトル４２２を使って、上り要求がＩ／Ｏ拡張アダプタ１１１の一つから送信されているかどうかが判定される。上りＩ／Ｏ拡張ベクトル４２２は、上り要求のヘッダから情報を読み取り、ビット選択ロジック４２４を使って、上り要求の発信元を判定する。上り要求の発信元が判定されたならば、そのアドレス・ルーティング情報は、そのデータをブロック４１６のＲＡＴ３１８に移送して、図３のＲＡＴ３１８に格納する。マルチプレクサ４１２を使って、上り要求の、図２ａのＰＣＩｅ要求ヘッダ２００から要求元ＩＤフィールド２０４が抽出される。要求元ＩＤフィールド２０４のバス番号がＲＡＴ３１８に渡される。バス番号、デバイス番号、および機能番号を含む要求元ＩＤフィールド２０４が、マルチプレクサ４１２から、要求元ＩＤ内容アドレス可能メモリ（ＲＩＤ ＣＡＭ：ｒｅｑｕｅｓｔｅｒ ＩＤ ｃｏｎｔｅｎｔ ａｄｄｒｅｓｓａｂｌｅ ｍｅｍｏｒｙ）４１４に渡される。ＲＩＤ ＣＡＭ４１４は、デバイス・テーブル４０２中にインデックスを入力する。デバイス・テーブル４０２を使って、要求元ＩＤフィールド２０４に基づき、図１のＩ／Ｏ拡張アダプタ１１１内における特定の機能の仮想アドレスが判定される。デバイス・テーブル４０２から抽出されたデータは、マルチプレクサ４１０によって修正され、マルチプレクサ４１０のアウトプットは、要求を送信する対象のホスト・システム１２４の正確なアドレスおよび区画を判定するために、ゾーン再配置テーブル４０４によって使用される。パケットのオペレーション・コードは制御ロジック４１８によって処理され、適切なＩ／Ｏ拡張オペレーション・コードに変換された後、ホスト・バス１２０に送信される。
ある例示的な実施形態において、上り完了は前述のように処理されるが、ただし、制御ロジック４１８は、前述の下り要求が処理されたときブロック４２０のＣＩロード／ストア・コントローラ３０８から送信されてきたデータを使って、上り完了を下り要求とマッチさせる。
ここで図５に転じて、上りＩ／Ｏ拡張ポステッド書き込み応答のルーティング処理フローにおける例示的な実施形態の詳細なブロック図について以降に説明する。前述のように、ＰＣＩｅ規格は、ポステッド書き込み要求に対する応答をサポートしておらず、従い、ポステッド書き込み応答をＩ／Ｏ拡張アダプタ１１１に送るには、追加的な処理が必要となる。ある例示的な実施形態において、上りＩ／Ｏ拡張ポステッド書き込み応答のルーティング処理フローが、図１のＩ／Ｏハブ１１２のＩ／Ｏ拡張ロジック１２２中で実行され、下り要求（または下りトランザクション）に対するＩ／Ｏ拡張応答が、図２ａのＰＣＩｅ要求ヘッダ２００のフォーマットに変換される。ブロック５０２で、図１のＩ／Ｏ拡張アダプタ１１１の一つが、図６に示された変換済みＰＣＩｅ要求ヘッダ６００などのフォーマットで、図１のホスト・システム１２４の一つ（本明細書ではターゲット受信先ともいう）において実行されオペレーションに対する要求を発信する。このＰＣＩｅ要求ヘッダ２０２の最初の４バイトは変わらないままで、図２ａに関して前述したのと同じ仕方で機能する。図６に示されるように、図２ａの要求元ＩＤフィールド２０４は、２つの新規フィールド、要求ＩＤバス番号フィールド６０２とゾーンＩＤフィールド６０４とに置き換えられている。要求ＩＤバス番号フィールド６０２は、ホスト・システム１２４で受信された要求の送信元Ｉ／Ｏ拡張アダプタ１１１を識別する。ゾーンＩＤフィールド６０４は、ホスト・システム１２４の論理区画（図示せず）を示すために使用され、Ｉ／Ｏ拡張ロジック１２２によって、当該要求がシステム・メモリ１０４のどの領域に対するものであるかを示すために使われる。各論理区画（ＬＰＡＲ：Ｌｏｇｉｃａｌ Ｐａｒｔｉｔｉｏｎ）（図示せず）は、ゾーン（図示せず）と呼ばれる、システム・メモリ１０４での個別領域を有する。図２ａのアドレス・フィールド２０６の高位ビットは、Ｉ／Ｏ拡張ロジック１２２に対して、この要求がポステッド・メモリ書き込み要求としてこれもＩ／Ｏ拡張アダプタ１１１から送信されてくるアトミックなオペレーションまたは検査／格納オペレーションとは対照的に、ＤＭＡ書き込みオペレーションであることを示すためのフィールドと、システム・メモリへの無許可アクセスに対する保護のため使われる鍵フィールド６０８とに置き換えられている。アドレス・フィールド２０６の高位ビットを含め、残りのセグメントは、変わらないままである。アドレス・フィールド２０８の低位ビットは変わらないままであり、予備ビット２１６も同様である。具体的な変更について説明しているが、当然のことながら、別の実施形態において、前述の機能を保ちながら、この要求ヘッダ中の他のフィールドまたは値を変更または追加が可能である。
ここでブロック５０４に戻ると、要求はＩ／Ｏハブ１１２で受信され、Ｉ／Ｏ拡張ロジック１２２によって処理される。要求は検査され、それが、Ｉ／Ｏ拡張アダプタ１１１の一つからの要求か、ＰＣＩｅアダプタ１１０の一つからの要求かの判定がされる。要求がＰＣＩｅアダプタ１１０の一つからのものである場合、ブロック５２０で、Ｉ／Ｏハブ１１２は、要求を図１のホスト・バス１２０に転送する。そうではなく、要求がＩ／Ｏ拡張アダプタ１１１の一つからのものである場合、要求ＩＤバス番号フィールド６０２が、ＲＡＴ３１８中へのインデックスとして使われる。ＲＡＴ３１８は、Ｉ／Ｏ拡張アダプタ１１１に返すＰＣＩｅ応答を生成するため使われることになるＰＣＩｅアドレスの一部を包含する。各要求ＩＤに対しＲＡＴ３１８中に一つのエントリがある。ＲＡＴ３１８は、２５６エントリまで収容し、これは可能な全ての要求ＩＤを収容できることになる。各ＲＡＴエントリは、図７のＰＣＩｅアドレス７０６の一部を含む。この部分は、スロット番号７０８およびサブスロット番号７１０を含む。ＲＡＴ３１８中の各エントリは、Ｉ／Ｏ拡張アダプタ１１１がオンライン化されたときに、ファームウェア（図示せず）によって初期化される。ブロック５０６で、ゾーンＩＤフィールド６０４および書き込みタグ・フィールド２１０がＰＣＩ要求から抽出され、これらのフィールドは、ホスト・システム１２４への要求を形成するために用いられる。ブロック５０８で、ＲＡＴ３１８から抽出されたルーティング情報は、図３のＤＭＡ完了テーブル３２０中に格納される。ブロック５１０で、要求は図１のホスト・バス１２０に送信され、該バスはそれをホスト・システム１２４に送信し、Ｉ／Ｏ拡張ロジック１２２は、Ｉ／Ｏ拡張アダプタ１１１から返信されることになる応答を待つ。ブロック５１２で、Ｉ／Ｏハブ１１２は、要求の完了ステータスを表す応答をホスト・システム１２４から受信する。Ｉ／Ｏ拡張ロジック１２２は、応答を処理し、マッチしている要求への応答であることを判定するために、ホスト応答の中のタグを、ＤＭＡ完了テーブル３２０に格納された待機中のルーティング情報とマッチさせる。応答が、ＰＣＩｅアダプタ１１０からのメモリ読み取り要求に対するものである場合、ホスト・システム１２４からの応答はＰＣＩ要求となる。応答が、ＰＣＩｅアダプタ１１０からのメモリ書き込み要求に対するものである場合、ホスト・システム１２４からの応答は投棄される。応答が、Ｉ／Ｏ拡張アダプタ１１１からのメモリ読み取り要求に対するものである場合、ホスト・システム１２４からの応答は、ＰＣＩ定義の完了となるが、ただし、完了先ＩＤ（図示せず）中のフィールドが、ホスト・システム１２４からの応答コードに置き換えられる。応答が、Ｉ／Ｏ拡張アダプタ１１１からのポステッド・メモリ書き込み要求に対するものである場合、ホスト・システム１２４からの応答は、ポステッド・メモリ書き込み要求に変換される。この場合、ブロック５１４で、ＤＭＡ完了テーブル３２０中に格納されたルーティング情報が、Ｉ／Ｏ拡張の送り先情報検索のため使われる。ホスト・システム１２４からの応答コード・フィールド７１４、およびオペレーション・コード・フィールド７０４は、このパケットが、ポステッド・メモリ書き込み要求からの応答であることを示す。
スロット番号およびサブスロット番号を含む送り先情報は、図７に示された変換済みＰＣＩ要求ヘッダ７００などの変換済みＰＣＩｅ要求ヘッダ中に組み込まれる。ＰＣＩｅ要求ヘッダ２０２の最初の４バイトは、変わらないままで、図２ａに関して前述したのと同じ仕方で機能する。図７に示されるように、図２ａの要求元ＩＤフィールド２０４は、２つの新規フィールド、要求ＩＤバス番号フィールド７０２とオペレーション・コード・フィールド７０４とに置き換えられている。要求ＩＤバス番号フィールド７０２は、ホスト・ルート・コンプレックス（図示せず）のバス番号である。オペレーション・コード・フィールド７０４は、Ｉ／Ｏ拡張アダプタ１１１によって発行されている要求の種類を示すために使用され、ホスト・システム１２４の一つによって、それが遂行すべきオペレーションを示すために使われる。図２ａのアドレス・フィールド２０６の高位ビットは、どのＩ／Ｏ拡張アダプタに応答を送信するのかを示すため、上記のブロック５１４で、ＲＡＴ３１８から読み出されたスロット番号フィールド７０８とサブスロット番号フィールド７１０とに置き換えられている。アドレス・フィールド２０６の高位ビットを含め、残りのセグメントは、変わらないままである。アドレス・フィールド２０８の低位ビットは使われずゼロにセットされている。応答コード・フィールド７１４は、ホスト・システム１２４からの応答に沿った応答コードにセットされ、要求されたオペレーションのステータスを表すために使われる。この応答コードは、良好ステータス・コードと、無効アドレスおよび一般エラーなど、いくつかの不具合ステータス・コードとを含む。タグ・フィールド７１０は、要求に従ってセットされ、応答を要求とマッチさせるために使われる。追加フィラー・フィールド７１８は、一切のペイロードを整列２５６バイト境界内に保つため、ゼロにセットされる。図２ａの予備ビット２１６は変わらないままである。具体的な変更内容について説明しているが、当然のことながら、別の実施形態において、前述の機能を保ちながら、この要求ヘッダ中の他のフィールドまたは値を変更または追加することもあり得る。
ここで、図５のブロック５１８に戻ると、ＰＣＩｅ要求ヘッダがＩ／Ｏ拡張ロジック１２２によって変更されたならば、その要求は、ＰＣＩｅ要求ヘッダ６００に記されたＩ／Ｏ拡張アダプタ１１１に送信される。
技術的効果および利益には、ＰＣＩｅ準拠アダプタとともにＰＣＩｅアーキテクチャに実装される、非ＰＣＩｅ準拠のＩ／Ｏアダプタが、ＰＣＩｅバスおよびＰＣＩｅスイッチ・メカニズムの修正を要することなく使用可能になることが含まれる。
本明細書で使用する用語は、単に特定の実施形態を説明する目的のためのものであり、本発明を限定することは意図されていない。本明細書で用いられる、単数形「ある（“ａ”、“ａｎ”）」、および「該（“ｔｈｅ”）」は、文脈上明確に別途に示されていなければ、複数形も同じように含むことが意図されている。さらに、当然のことながら、本明細書で用いられる「含む（“ｃｏｍｐｒｉｓｅ”）」もしくは「含んでいる（“ｃｏｍｐｒｉｓｉｎｇ”）」またはその両方は、述べられた機能、完全体、ステップ、オペレーション、エレメント、またはコンポーネント、あるいはこれらの複数の存在を特定するが、一つ以上の他の機能、完全体、ステップ、オペレーション、エレメント、コンポーネント、もしくはこれらの群、または上記の組み合わせの存在あるいは追加を排除するものではない。
添付の請求項中のミーンズ・プラス・ファンクションまたはステップ・プラス・ファンクションの要素全ての、対応する構造、材料、動作および均等物は、具体的に請求された他の請求要素と組み合わせて機能を遂行するための、一切の構造、材料または動作を包含することが意図されている。本発明の記述は、例示および説明の目的で提示されたもので、網羅的であることも、または本発明を開示した形態に限定することも意図されていない。当業者には、本発明の範囲および精神から逸脱することのない多くの修改および変形が明白であろう。本実施形態は、本発明の原理および実際的な応用を最善に説明し、他の当業者が、意図する特定の用途に適したさまざまな修改を加えたさまざまな実施形態に関して、本発明を理解できるように選択し説明されたものである。
当業者には明らかなように、本発明の態様は、システム、方法、またはコンピュータ・プログラム製品として具現することができる。従って、本発明の態様は、全体がハードウェアの実施形態、全体がソフトウェアの実施形態（ファームウエア、常駐ソフトウェア、マイクロコードなどを含む）、あるいは、一般に本明細書では全て「回路」、「モジュール」、または「システム」と呼ばれることもある、ソフトウェアおよびハードウェア態様を組み合わせた実施形態の形を取ることができる。さらに、本発明の態様は、コンピュータ可読プログラム・コードが具現化されている一つ以上のコンピュータ可読媒体（群）において具現されたコンピュータ・プログラム製品の形を取ることもできる。
一つ以上のコンピュータ可読媒体（群）の任意の組み合わせを用いることができる。コンピュータ可読媒体は、コンピュータ可読信号媒体、またはコンピュータ可読記憶媒体とすることができる。コンピュータ可読記憶媒体は、例えば、以下に限らないが、電子、磁気、光学、電磁気、赤外線、もしくは半導体システム、装置、またはデバイス、あるいはこれらの任意の適切な組み合わせとすることができる。コンピュータ可読記憶媒体のさらに具体的な例（非包括的リスト）には、一つ以上の配線を有する電気接続、携帯型コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ：ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）、読み取り専用メモリ（ＲＯＭ：ｒｅａｄ−ｏｎｌｙ ｍｅｍｏｒｙ）、消去可能プログラム可能読み取り専用メモリ（ＥＰＲＯＭ（ｅｒａｓａｂｌｅ ｐｒｏｇｒａｍｍａｂｌｅ ｒｅａｄ−ｏｎｌｙ ｍｅｍｏｒｙ）またはフラッシュ・メモリ）、光ファイバ、携帯型コンパクト・ディスク読み取り専用メモリ（ＣＤ−ＲＯＭ：ｃｏｍｐａｃｔ ｄｉｓｃ ｒｅａｄ−ｏｎｌｙ ｍｅｍｏｒｙ）、光記憶デバイス、磁気記憶デバイス、またはこれらの任意の適切な組み合わせが含まれよう。本文書の文脈において、コンピュータ可読記憶媒体は、命令実行システム、装置、またはデバイスによってまたはこれらに関連させて使用するためのプログラムを、包含または格納できる任意の有形媒体とすることができる。
コンピュータ可読信号媒体には、例えばベースバンド中にまたは搬送波の一部としてコンピュータ可読プログラム・コードが具現化された、伝播データ信号を含めることができる。かかる伝播信号は、以下に限らないが、電磁気、光学、またはこれらの任意の適切な組み合わせを含め、さまざまな形態の任意の形を取ることができる。コンピュータ可読信号媒体は、コンピュータ可読記憶媒体ではないが、命令実行システム、装置、もしくはデバイスによってまたはこれらに関連させて使用するためのプログラムを通信、伝播、または伝送が可能な任意のコンピュータ可読媒体であり得る。
コンピュータ可読媒体中に具現されたプログラム・コードは、以下に限らないが、無線、有線、光ファイバ・ケーブル、ＲＦなど、またはこれらの任意の適した組み合わせを含め、任意の適切な媒体を用いて送信することができる。
本発明の態様のオペレーションを実行するためのコンピュータ・プログラム・コードは、Ｊａｖａ（Ｒ）、Ｓｍａｌｌｔａｌｋ（Ｒ）、Ｃ＋＋などのオブジェクト指向プログラミング言語、および、“Ｃ”プログラミング言語または類似のプログラミング言語などの従来式手続き型プログラミング言語を含め、一つ以上のプログラミング言語の任意の組み合せで記述することができる。このプログラム・コードは、スタンドアロン・ソフトウェア・パッケージとしてユーザのコンピュータで全体的に実行することも、ユーザのコンピュータで部分的に実行することも、またはユーザのコンピュータで部分的に、且つ遠隔コンピュータで部分的に実行することも、または遠隔のコンピュータもしくはサーバで全体的に実行することもできる。後者のシナリオでは、ローカル・エリア・ネットワーク（ＬＡＮ：ｌｏｃａｌ ａｒｅａ ｎｅｔｗｏｒｋ）または広域ネットワーク（ＷＡＮ：ｗｉｄｅａｒｅａ ｎｅｔｗｏｒｋ）を含む任意の種類のネットワークを介して、遠隔コンピュータをユーザのコンピュータに接続することができ、あるいは（例えばインターネット・サービス・プロバイダを使いインターネットを介し）外部のコンピュータへの接続を行うことができる。
本発明の実施形態による方法、装置（システム）およびコンピュータ・プログラム製品のフローチャート図もしくはブロック図またはその両方を参照しながら、本発明の態様を上記で説明している。当然のことながら、フローチャート図もしくはブロック図またはその両方の各ブロック、および、フローチャート図もしくはブロック図またはその両方中のブロックの組み合せは、コンピュータ・プログラム命令によって実装可能である。これらのコンピュータ・プログラム命令を、汎用コンピュータ、特殊用途コンピュータ、またはマシンを形成する他のプログラム可能データ処理装置のプロセッサに供給し、コンピュータまたは他のプログラム可能データ処理装置のプロセッサを介して実行されるこれらの命令が、フローチャートもしくはブロック図またはその両方のブロックまたはブロック群中に規定された機能群／処理群を実施するための手段を生成するようにすることができる。
また、これらのコンピュータ・プログラム命令を、コンピュータ、他のプログラム可能データ処理装置、または他のデバイスに対し特定の仕方で機能するよう命令できるコンピュータ可読媒体に格納し、そのコンピュータ可読媒体に格納された命令が、フローチャートもしくはブロック図またはその両方のブロックまたはブロック群中に規定された機能／処理を実装する命令群を包含する製造品を生成するようにすることができる。
さらに、コンピュータ・プログラム命令を、コンピュータ、他のプログラム可能データ処理装置、または他のデバイスにロードして、これらコンピュータ、他のプログラム可能装置、または他のデバイス上で一連のオペレーション・ステップを実行させてコンピュータに実装されるプロセスを生成し、これらコンピュータまたは他のプログラム可能装置で実行されるこれらの命令が、フローチャートもしくはブロック図またはその両方のブロックまたはブロック群中に規定された機能群／処理群を実装するためのプロセスを提供するようにすることもできる。
前述のように、諸実施形態は、コンピュータ実装の処理およびそれらの処理を実行する装置の形で具現することができる。例示的な諸実施形態において、本発明は、一つ以上のネットワーク・エレメントによって実行される、コンピュータ・プログラム・コード中に具現される。諸実施形態は、製造品として、有形の媒体中に具現された命令群を包含するコンピュータ・プログラム・コード・ロジックを備えた、コンピュータ可用媒体によるコンピュータ・プログラム製品を含む。コンピュータ可用媒体に対する例示的な製造品は、フレキシブル・ディスケット、ＣＤ−ＲＯＭ、ハード・ドライブ、ユニバーサル・シリアル・バス（ＵＳＢ：ｕｎｉｖｅｒｓａｌ ｓｅｒｉａｌ ｂｕｓ）フラッシュ・ドライブ、または他の任意のコンピュータ可読ストレージ媒体を含み、コンピュータ・プログラム・コード・ロジックがコンピュータにロードされ実行されたとき、該コンピュータは本発明を実行するための装置となる。諸実施形態は、コンピュータ・プログラム・コード・ロジックを含み、本コンピュータ・プログラム・コード・ロジックは、例えば、ストレージ媒体に格納されても、コンピュータにロードされもしくはコンピュータにより実行されてもまたはその両方が行われても、あるいは、電気配線もしくはケーブルを通じ、光ファイバを通し、または電磁放射を介するなど何らかの送信媒体を介して伝送されても、本コンピュータ・プログラム・コード・ロジックがコンピュータにロードされ実行されたとき、そのコンピュータは本発明を実行するための装置になる。汎用マイクロプロセッサに実装された場合、本コンピュータ・プログラム・コード・ロジックのセグメントは、該マイクロプロセッサを、特定の論理回路を生成するように構成する。
図中のフローチャートおよびブロック図は、本発明のさまざまな実施形態による、システム、方法、およびコンピュータ・プログラム製品の考えられる実装のアーキテクチャ、機能、およびオペレーションを例示している。この点に関し、フローチャートまたはブロック図中の各ブロックは、所定の論理機能（群）を実装するための一つ以上の実行可能命令を含む、モジュール、セグメント、またはコードの部分を表し得る。また、一部の別の実装においては、ブロック中に記載された機能が、図に記載された順序を外れて行われることがあり得ることに留意すべきである。例えば、連続して示された２つのブロックが、実際にはほぼ同時に実行されることがあり、関与する機能によっては、時には、これらブロックが逆の順序で実行されることもあり得る。さらに、ブロック図もしくはフローチャート図またはその両方の各ブロック、およびブロック図もしくはフローチャート図またはその両方中のブロックの組み合わせは、特定の機能または処理を実施する、専用ハードウェア・ベースのシステム、または専用ハードウェアとコンピュータ命令との組み合わせによって実装可能なことにも留意すべきである。

Claims (15)

  1. 非標準入力／出力（Ｉ／Ｏ）アダプタを、Ｉ／Ｏバスに通信可能に連結されたＩ／Ｏハブ、および複数のＩ／Ｏアダプタ・アドレスのＩ／Ｏアダプタを含む、標準化されたＩ／Ｏアーキテクチャの中に実装するためのシステムであって、前記Ｉ／Ｏハブは、
    前記複数のＩ／Ｏアダプタから要求を受信するための手段であって、各要求はターゲット受信先のアドレスとオペレーション・コードとを含む、前記受信するための手段と、
    要求元の前記Ｉ／Ｏアダプタ・アドレスを、それらの対応するターゲット受信先アドレスおよびオペレーション・コードとともに格納するための手段と、
    前記要求を前記ターゲット受信先に送信するための手段と、
    応答先アドレスの応答先から応答を受信するための手段であって、前記応答は要求が完了されたことを示し、前記応答はターゲット受信先のアドレスおよび応答先オペレーション・コードを包含する、前記受信するための手段と、
    前記応答が、前記Ｉ／Ｏバスによってサポートされているフォーマット以外のフォーマットであることを判定するための手段と、
    前記応答を、前記Ｉ／Ｏバスによってサポートされている前記フォーマットに変換するための手段と、
    前記応答先アドレスにマッチする対応ターゲット受信先アドレスと前記応答先オペレーション・コードにマッチする対応オペレーション・コードとを有する、格納済みのＩ／Ｏアダプタ・アドレスを検索する手段と、
    前記変換された応答を前記格納済みのＩ／Ｏアダプタ・アドレスに送信するための手段と、
    を含む、前記システム。
  2. 前記Ｉ／ＯバスはＰＣＩｅバスである、請求項１に記載のシステム。
  3. 前記要求の前記フォーマットはＩ／Ｏ拡張フォーマットである、請求項１または請求項２に記載のシステム。
  4. 前記Ｉ／Ｏアダプタは、少なくとも一つのＩ／Ｏ拡張アダプタと少なくとも一つのＰＣＩｅアダプタとを含む、請求項１〜請求項３のいずれか一項に記載のシステム。
  5. 前記変換された要求は、前記Ｉ／Ｏアダプタおよび前記要求元によってサポートされていないフォーマットである、請求項１〜請求項４のいずれか一項に記載のシステム。
  6. 前記要求がデータを格納する要求であることを判定するための手段と、
    前記判定するのに応じて、前記要求元についての情報を前記Ｉ／Ｏハブに格納するための手段であって、前記情報は、
    前記要求元アドレス、および
    前記オペレーション・コードを含み、
    前記オペレーション・コードは遂行対象のオペレーションを識別する、前記格納するための手段と、
    をさらに含む、請求項１に記載のシステム。
  7. 前記応答が前記Ｉ／Ｏバス上でサポートされていないと判定するのに応じて新規要求を生成するための手段と、
    前記要求が完了されたことを前記新規要求のヘッダ内に表示している前記応答を、前記Ｉ／Ｏバスを介して送信するための手段と、
    をさらに含む、請求項１〜請求項６のいずれか一項に記載のシステム。
  8. 標準化された入力／出力（Ｉ／Ｏ）アーキテクチャ内に、非標準Ｉ／Ｏアダプタを実装する方法であって、前記方法は、
    複数のＩ／Ｏアダプタからの要求をＩ／Ｏハブにおいて受信するステップであって、各要求は、ターゲット受信先のアドレスとオペレーション・コードとを包含する、前記受信するステップと、
    要求元のＩ／Ｏアダプタ・アドレスを、それらの対応するターゲット受信先アドレスおよびオペレーション・コードとともに格納するステップと、
    前記要求を前記ターゲット受信先に送信するステップと、
    応答先アドレスの応答先から応答を受信するステップであって、前記応答は要求が完了されたことを示し、前記応答はターゲット受信先のアドレスおよび応答先オペレーション・コードを包含する、前記受信するステップと、
    前記応答が、Ｉ／Ｏバスによってサポートされているフォーマット以外のフォーマットであることを判定するステップと、
    前記応答を、前記Ｉ／Ｏバスによってサポートされている前記フォーマットに変換するステップと、
    前記応答先アドレスにマッチする対応ターゲット受信先アドレス、および前記応答先オペレーション・コードにマッチする対応オペレーション・コードを有する、格納済みのＩ／Ｏアダプタ・アドレスを検索するステップと、
    前記変換された応答を前記格納済みのＩ／Ｏアダプタ・アドレスに送信するステップと、
    を含む方法。
  9. 前記Ｉ／ＯバスはＰＣＩｅバスである、請求項８に記載の方法。
  10. 前記要求の前記フォーマットはＩ／Ｏ拡張フォーマットである、請求項８または請求項９に記載の方法。
  11. 前記Ｉ／Ｏアダプタは、少なくとも一つのＩ／Ｏ拡張アダプタと少なくとも一つのＰＣＩｅアダプタとを含む、請求項８〜請求項１０のいずれか一項に記載の方法。
  12. 前記変換された要求は、前記Ｉ／Ｏアダプタおよび前記要求元によってサポートされていないフォーマットである、請求項８〜請求項１１のいずれか一項に記載の方法。
  13. 前記要求がデータを格納する要求であることを判定するステップと、
    前記判定するのに応じて、前記要求元についての情報を前記Ｉ／Ｏハブに格納するステップであって、前記情報は、
    前記要求元アドレス、および
    前記オペレーション・コードを含み、
    前記オペレーション・コードは遂行対象のオペレーションを識別する、前記格納するステップと、
    をさらに含む、請求項８〜請求項１２のいずれか一項に記載の方法。
  14. 前記応答が前記Ｉ／Ｏバス上でサポートされていないと判定するのに応じて新規要求を生成するステップと、
    前記要求が完了されたことを前記新規要求のヘッダ内に表示している前記応答を、前記Ｉ／Ｏバスを介して送信するステップと、
    をさらに含む、請求項８〜請求項１３のいずれか一項に記載の方法。
  15. コンピュータ・システム中にロードされ、その中で実行されたとき、前記コンピュータに、請求項８〜請求項１４のいずれかに記載の方法の全ステップを遂行させる、コンピュータ可読媒体に格納されたコンピュータ・プログラム・コード、を含むコンピュータ・プログラム。
JP2013504298A 2010-06-23 2011-06-14 ＰＣＩｅアーキテクチャ中でのＩ／Ｏ拡張要求および応答のルーティング Active JP5274730B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/821,245 2010-06-23
US12/821,245 US8745292B2 (en) 2010-06-23 2010-06-23 System and method for routing I/O expansion requests and responses in a PCIE architecture
PCT/EP2011/059810 WO2011160981A1 (en) 2010-06-23 2011-06-14 Routing i/o expansion requests and responses in a pcie architecture

Publications (2)

Publication Number Publication Date
JP2013527955A true JP2013527955A (ja) 2013-07-04
JP5274730B2 JP5274730B2 (ja) 2013-08-28

Family

ID=44509837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013504298A Active JP5274730B2 (ja) 2010-06-23 2011-06-14 ＰＣＩｅアーキテクチャ中でのＩ／Ｏ拡張要求および応答のルーティング

Country Status (5)

Country Link
US (1) US8745292B2 (ja)
EP (1) EP2585933B1 (ja)
JP (1) JP5274730B2 (ja)
CN (1) CN102893269B (ja)
WO (1) WO2011160981A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5267943B2 (ja) * 2009-03-30 2013-08-21 日本電気株式会社 ＰＣＩ−Ｅｘｐｒｅｓｓ通信システム、及びＰＣＩ−Ｅｘｐｒｅｓｓ通信方法
US8656228B2 (en) 2010-06-23 2014-02-18 International Business Machines Corporation Memory error isolation and recovery in a multiprocessor computer system
US8417911B2 (en) 2010-06-23 2013-04-09 International Business Machines Corporation Associating input/output device requests with memory associated with a logical partition
US8416834B2 (en) 2010-06-23 2013-04-09 International Business Machines Corporation Spread spectrum wireless communication code for data center environments
US8572635B2 (en) 2010-06-23 2013-10-29 International Business Machines Corporation Converting a message signaled interruption into an I/O adapter event notification
US8615586B2 (en) 2010-06-23 2013-12-24 International Business Machines Corporation Discovery of logical images at storage area network endpoints
US8671287B2 (en) 2010-06-23 2014-03-11 International Business Machines Corporation Redundant power supply configuration for a data center
US8677180B2 (en) 2010-06-23 2014-03-18 International Business Machines Corporation Switch failover control in a multiprocessor computer system
US8645767B2 (en) 2010-06-23 2014-02-04 International Business Machines Corporation Scalable I/O adapter function level error detection, isolation, and reporting
US8918573B2 (en) 2010-06-23 2014-12-23 International Business Machines Corporation Input/output (I/O) expansion response processing in a peripheral component interconnect express (PCIe) environment
US8745292B2 (en) 2010-06-23 2014-06-03 International Business Machines Corporation System and method for routing I/O expansion requests and responses in a PCIE architecture
US8635430B2 (en) 2010-06-23 2014-01-21 International Business Machines Corporation Translation of input/output addresses to memory addresses
US8615645B2 (en) 2010-06-23 2013-12-24 International Business Machines Corporation Controlling the selectively setting of operational parameters for an adapter
US8468284B2 (en) 2010-06-23 2013-06-18 International Business Machines Corporation Converting a message signaled interruption into an I/O adapter event notification to a guest operating system
US8645606B2 (en) 2010-06-23 2014-02-04 International Business Machines Corporation Upbound input/output expansion request and response processing in a PCIe architecture
US8615622B2 (en) 2010-06-23 2013-12-24 International Business Machines Corporation Non-standard I/O adapters in a standardized I/O architecture
US8804764B2 (en) * 2010-12-21 2014-08-12 International Business Machines Corporation Data path for data extraction from streaming data
US8681819B2 (en) 2011-01-31 2014-03-25 International Business Machines Corporation Programmable multifield parser packet
US9489304B1 (en) * 2011-11-14 2016-11-08 Marvell International Ltd. Bi-domain bridge enhanced systems and communication methods
US8943255B2 (en) 2012-05-29 2015-01-27 Lsi Corporation Methods and structure for accounting for connection resets between peripheral component interconnect express bridges and host devices
KR101934519B1 (ko) 2012-11-26 2019-01-02 삼성전자주식회사 저장 장치 및 그것의 데이터 전송 방법
CN103972735A (zh) * 2013-01-30 2014-08-06 鸿富锦精密电子(天津)有限公司 信号切换电路及包括该电路的pcie连接器组合
US9792243B2 (en) 2013-12-26 2017-10-17 Intel Corporation Computer architecture to provide flexibility and/or scalability
US9582366B2 (en) 2014-11-21 2017-02-28 International Business Machines Corporation Detecting and sparing of optical PCIE cable channel attached IO drawer
US9697155B2 (en) 2014-11-21 2017-07-04 International Business Machines Corporation Detecting and configuring of external IO enclosure
US9354967B1 (en) 2015-11-30 2016-05-31 International Business Machines Corporation I/O operation-level error-handling
US9384086B1 (en) 2015-11-30 2016-07-05 International Business Machines Corporation I/O operation-level error checking
US10762030B2 (en) 2016-05-25 2020-09-01 Samsung Electronics Co., Ltd. Storage system, method, and apparatus for fast IO on PCIE devices
CN109656676B (zh) * 2017-10-11 2023-01-06 阿里巴巴集团控股有限公司 多虚拟机共享fpga的控制方法、装置及电子设备
CN107608919B (zh) * 2017-10-12 2020-08-18 苏州浪潮智能科技有限公司 一种支持multi-host的四路RACK服务器节点
CN109902038B (zh) * 2019-02-21 2020-12-29 杭州迪普科技股份有限公司 一种PCIe总线地址空间分配方法及装置
US11464129B1 (en) 2019-11-26 2022-10-04 Seagate Technology Llc Modular edge storage devices with high speed interconnects

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007087082A (ja) * 2005-09-21 2007-04-05 Ricoh Co Ltd 情報処理装置およびオプションデバイス共有方法
JP2007241526A (ja) * 2006-03-07 2007-09-20 Sony Computer Entertainment Inc 情報処理装置、情報処理システムおよび初期化方法
US20100027559A1 (en) * 2008-07-31 2010-02-04 Hung-Ming Lin Transmission device and data extended transmission method
JP2010134627A (ja) * 2008-12-03 2010-06-17 Canon Inc バス中継装置

Family Cites Families (295)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4104539A (en) 1976-04-05 1978-08-01 Hase A M Parallel redundant and load sharing regulated AC system
US4170472A (en) 1977-04-19 1979-10-09 Motorola, Inc. Solder system
US4282274A (en) 1978-12-26 1981-08-04 International Flavors & Fragrances Inc. Organoleptic uses of 2- and 3-cyclotetradecen-1-ones
DE3348177C2 (ja) 1982-10-15 1989-07-20 Pioneer Electronic Corp., Tokio/Tokyo, Jp
US4644443A (en) 1985-09-27 1987-02-17 Texas Instruments Incorporated Computer cooling system using recycled coolant
US5027254A (en) 1989-11-09 1991-06-25 International Business Machines Corporation Apparatus for cooling electronics components
US5282274A (en) 1990-05-24 1994-01-25 International Business Machines Corporation Translation of multiple virtual pages upon a TLB miss
US5170472A (en) 1991-03-28 1992-12-08 International Business Machines Corp. Dynamically changing a system i/o configuration definition
US5465355A (en) 1991-09-04 1995-11-07 International Business Machines Corporation Establishing and restoring paths in a data processing I/O system
JPH05165715A (ja) 1991-12-12 1993-07-02 Nec Corp 情報処理装置
US5617554A (en) 1992-02-10 1997-04-01 Intel Corporation Physical address size selection and page size selection in an address translator
US5600805A (en) 1992-06-15 1997-02-04 International Business Machines Corporation Pass-through for I/O channel subsystem call instructions for accessing shared resources in a computer system having a plurality of operating systems
US5465332A (en) 1992-09-21 1995-11-07 International Business Machines Corporation Selectable 8/16 bit DMA channels for "ISA" bus
US5438575A (en) 1992-11-16 1995-08-01 Ampex Corporation Data storage system with stale data detector and method of operation
JP2500101B2 (ja) 1992-12-18 1996-05-29 インターナショナル・ビジネス・マシーンズ・コーポレイション 共用変数の値を更新する方法
WO1994027215A1 (en) 1993-05-07 1994-11-24 Apple Computer, Inc. Method for decoding guest instructions for a host computer
US5535352A (en) 1994-03-24 1996-07-09 Hewlett-Packard Company Access hints for input/output address translation mechanisms
US5568365A (en) 1994-05-11 1996-10-22 Asian Micro Sources, Inc. High output, compact power supply
US5551013A (en) 1994-06-03 1996-08-27 International Business Machines Corporation Multiprocessor for hardware emulation
US5748950A (en) 1994-09-20 1998-05-05 Intel Corporation Method and apparatus for providing an optimized compare-and-branch instruction
JP3085633B2 (ja) 1994-11-08 2000-09-11 シャープ株式会社 反射型液晶表示装置
KR100244836B1 (ko) 1995-11-02 2000-02-15 포만 제프리 엘 컴퓨터시스템 및 다수의 기능카드 중 한개의 기능카드를 격리하는 방법
US5790825A (en) 1995-11-08 1998-08-04 Apple Computer, Inc. Method for emulating guest instructions on a host computer through dynamic recompilation of host instructions
US5960213A (en) 1995-12-18 1999-09-28 3D Labs Inc. Ltd Dynamically reconfigurable multi-function PCI adapter device
US5663919A (en) 1996-02-28 1997-09-02 Micron Technology, Inc. Memory device with regulated power supply control
US5761448A (en) 1996-08-30 1998-06-02 Ncr Corporation Physical-to-logical bus mapping scheme for computer systems having multiple PCI bus configuration
US5838960A (en) 1996-09-26 1998-11-17 Bay Networks, Inc. Apparatus for performing an atomic add instructions
US6775264B1 (en) 1997-03-03 2004-08-10 Webley Systems, Inc. Computer, internet and telecommunications based network
KR100263672B1 (ko) 1997-05-08 2000-09-01 김영환 가변적인 페이지 크기를 지원하는 어드레스 변환장치
US5963425A (en) 1997-07-16 1999-10-05 International Business Machines Corporation Combined air and refrigeration cooling for computer systems
US6067595A (en) 1997-09-23 2000-05-23 Icore Technologies, Inc. Method and apparatus for enabling high-performance intelligent I/O subsystems using multi-port memories
US5864703A (en) 1997-10-09 1999-01-26 Mips Technologies, Inc. Method for providing extended precision in SIMD vector arithmetic operations
US6009261A (en) 1997-12-16 1999-12-28 International Business Machines Corporation Preprocessing of stored target routines for emulating incompatible instructions on a target processor
US6023736A (en) 1997-12-19 2000-02-08 International Business Machines Corporation System for dynamically configuring I/O device adapters where a function configuration register contains ready/not ready flags corresponding to each I/O device adapter
US6725331B1 (en) 1998-01-07 2004-04-20 Emc Corporation Method and apparatus for managing the dynamic assignment resources in a data storage system
US6112311A (en) 1998-02-20 2000-08-29 International Business Machines Corporation Bridge failover system
US6233693B1 (en) 1998-05-06 2001-05-15 International Business Machines Corporation Smart DASD spin-up
US6308255B1 (en) 1998-05-26 2001-10-23 Advanced Micro Devices, Inc. Symmetrical multiprocessing bus and chipset used for coprocessor support allowing non-native code to run in a system
US5949646A (en) 1998-07-31 1999-09-07 Sun Microsystems, Inc. Compact computer having a redundant air moving system and method thereof
US6615305B1 (en) 1998-08-27 2003-09-02 Intel Corporation Interrupt pacing in data transfer unit
US6463582B1 (en) 1998-10-21 2002-10-08 Fujitsu Limited Dynamic optimizing object code translator for architecture emulation and dynamic optimizing object code translation method
US6408347B1 (en) 1998-12-10 2002-06-18 Cisco Technology, Inc. Integrated multi-function adapters using standard interfaces through single a access point
JP2000197347A (ja) 1998-12-25 2000-07-14 Hitachi Ltd 電源装置
US6519645B2 (en) 1999-02-19 2003-02-11 International Business Machine Corporation Method and apparatus for providing configuration information using a queued direct input-output device
US6349380B1 (en) 1999-03-12 2002-02-19 Intel Corporation Linear address extension and mapping to physical memory using 4 and 8 byte page table entries in a 32-bit microprocessor
US6362942B2 (en) 1999-03-19 2002-03-26 Ati International Srl Input stage protection circuit for a receiver
US6330656B1 (en) 1999-03-31 2001-12-11 International Business Machines Corporation PCI slot control apparatus with dynamic configuration for partitioned systems
US6301133B1 (en) 1999-04-07 2001-10-09 Astec International Limited Power supply system with ORing element and control circuit
US7007099B1 (en) 1999-05-03 2006-02-28 Lucent Technologies Inc. High speed multi-port serial-to-PCI bus interface
US6578191B1 (en) 1999-05-17 2003-06-10 International Business Machines Corporation Method and apparatus for dynamic generation of adapters
US7657692B2 (en) 1999-08-04 2010-02-02 Super Talent Electronics, Inc. High-level bridge from PCIE to extended USB
US20080209114A1 (en) 1999-08-04 2008-08-28 Super Talent Electronics, Inc. Reliability High Endurance Non-Volatile Memory Device with Zone-Based Non-Volatile Memory File System
US6950438B1 (en) 1999-09-17 2005-09-27 Advanced Micro Devices, Inc. System and method for implementing a separate virtual channel for posted requests in a multiprocessor computer system
US6970992B2 (en) 1999-10-04 2005-11-29 Intel Corporation Apparatus to map virtual pages to disparate-sized, non-contiguous real pages and methods relating thereto
US6523140B1 (en) 1999-10-07 2003-02-18 International Business Machines Corporation Computer system error recovery and fault isolation
US7260620B1 (en) 2000-01-05 2007-08-21 Cisco Technology, Inc. System for selecting the operating frequency of a communication device in a wireless network
US6625648B1 (en) 2000-01-07 2003-09-23 Netiq Corporation Methods, systems and computer program products for network performance testing through active endpoint pair based testing and passive application monitoring
US6529978B1 (en) 2000-02-23 2003-03-04 International Business Machines Corporation Computer input/output (I/O) interface with dynamic I/O adaptor processor bindings
US6963940B1 (en) 2000-03-30 2005-11-08 International Business Machines Corporation Measuring utilization of individual components of channels
US6341064B1 (en) 2000-03-31 2002-01-22 Alcatel Usa Sourcing, L.P. Method and apparatus for thermal management in a telecommunications equipment cabinet
US6772264B1 (en) 2000-05-22 2004-08-03 International Business Machines Corporation Enabling a docking station for ISA adapters
US6643727B1 (en) 2000-06-08 2003-11-04 International Business Machines Corporation Isolation of I/O bus errors to a single partition in an LPAR environment
US6823404B2 (en) 2000-06-08 2004-11-23 International Business Machines Corporation DMA windowing in an LPAR environment using device arbitration level to allow multiple IOAs per terminal bridge
US6538881B1 (en) 2000-06-12 2003-03-25 Alcatel Canada Inc. Cooling of electronic equipment
US6658599B1 (en) 2000-06-22 2003-12-02 International Business Machines Corporation Method for recovering from a machine check interrupt during runtime
US6654818B1 (en) 2000-06-22 2003-11-25 International Business Machines Corporation DMA access authorization for 64-bit I/O adapters on PCI bus
US6704831B1 (en) 2000-11-16 2004-03-09 Sun Microsystems, Inc. Method and apparatus for converting address information between PCI bus protocol and a message-passing queue-oriented bus protocol
US7305485B2 (en) 2000-12-15 2007-12-04 International Business Machines Corporation Method and system for network management with per-endpoint adaptive data communication based on application life cycle
US6721839B1 (en) 2000-12-27 2004-04-13 International Business Machines Corporation Method of mapping multiple address spaces into single PCI bus
US6721813B2 (en) 2001-01-30 2004-04-13 Advanced Micro Devices, Inc. Computer system implementing a system and method for tracking the progress of posted write transactions
US20020124211A1 (en) 2001-03-01 2002-09-05 International Business Machines Corporation PCI error determination using error signatures or vectors
TW499795B (en) 2001-03-19 2002-08-21 Realtek Semiconductor Corp PCI extended function interface and the PCI device using the same
US6845469B2 (en) 2001-03-29 2005-01-18 International Business Machines Corporation Method for managing an uncorrectable, unrecoverable data error (UE) as the UE passes through a plurality of devices in a central electronics complex
US6446447B1 (en) 2001-06-29 2002-09-10 International Business Machines Corporation Logic module refrigeration system with condensation control
US6456498B1 (en) 2001-08-07 2002-09-24 Hewlett-Packard Co. CompactPCI-based computer system with mid-plane connector for equivalent front and back loading
US6842870B2 (en) 2001-09-20 2005-01-11 International Business Machines Corporation Method and apparatus for filtering error logs in a logically partitioned data processing system
CA2358019A1 (en) 2001-09-27 2003-03-27 Alcatel Canada Inc. System and method for configuring a network element
US7619886B2 (en) 2001-09-27 2009-11-17 Alcatel-Lucent Canada Inc. Method and apparatus for providing a common support services infrastructure for a network element
US20060218556A1 (en) 2001-09-28 2006-09-28 Nemirovsky Mario D Mechanism for managing resource locking in a multi-threaded environment
JP3652634B2 (ja) 2001-10-05 2005-05-25 本田技研工業株式会社 高圧電装部品の冷却構造
US20030093604A1 (en) 2001-11-14 2003-05-15 Lee Terry Ping-Chung Method of error isolation for shared PCI slots
US20030097503A1 (en) * 2001-11-19 2003-05-22 Huckins Jeffrey L. PCI compatible bus model for non-PCI compatible bus architectures
US7163546B2 (en) 2001-12-21 2007-01-16 Mirizzi Michael S Method and apparatus for avulsion of varicose veins
US6594148B1 (en) 2002-01-16 2003-07-15 Cisco Technology, Inc. Airflow system
US6901537B2 (en) 2002-02-27 2005-05-31 International Business Machines Corporation Method and apparatus for preventing the propagation of input/output errors in a logical partitioned data processing system
AU2003212151A1 (en) 2002-03-18 2003-09-29 Nortel Networks Limited Resource allocation using an auto-discovery mechanism for provider-provisioned layer-2 and layer-3 virtual private networks
US7107331B2 (en) 2002-03-25 2006-09-12 Kabushiki Kaisha Toshiba System and method for configuring digital image devices
US6907510B2 (en) 2002-04-01 2005-06-14 Intel Corporation Mapping of interconnect configuration space
US7180854B2 (en) 2002-04-10 2007-02-20 Keith Cambron Route on failure method and apparatus for automatic rerouting network traffic through a reconfigurable, intelligent signal multiplexer upon failures of multiplexer components or of network spans
US7134040B2 (en) 2002-04-17 2006-11-07 International Business Machines Corporation Method, system, and program for selecting a path to a device to use when sending data requests to the device
US6544311B1 (en) 2002-04-17 2003-04-08 Ag Communication Systems Corporation Chassis thermal zones
US7003615B2 (en) 2002-04-22 2006-02-21 Broadcom Corporation Tracking a non-posted writes in a system using a storage location to store a write response indicator when the non-posted write has reached a target device
US7007197B2 (en) 2002-05-31 2006-02-28 Microsoft Corporation Virtual logging system and method
US7302692B2 (en) 2002-05-31 2007-11-27 International Business Machines Corporation Locally providing globally consistent information to communications layers
US6625169B1 (en) 2002-06-14 2003-09-23 Telesys Technologies, Inc. Integrated communication systems for exchanging data and information between networks
US7206314B2 (en) 2002-07-30 2007-04-17 Brocade Communications Systems, Inc. Method and apparatus for transparent communication between a fibre channel network and an infiniband network
US7729316B2 (en) 2002-09-30 2010-06-01 Intel Corporation Receiving signals on a channel used for traffic and access in a communications system
US7206947B2 (en) 2002-10-24 2007-04-17 Sun Microsystems, Inc. System and method for providing a persistent power mask
US7069477B2 (en) 2002-10-30 2006-06-27 International Business Machines Corporation Methods and arrangements to enhance a bus
US7054972B2 (en) 2002-12-13 2006-05-30 Lsi Logic Corporation Apparatus and method for dynamically enabling and disabling interrupt coalescing in data processing system
US7065598B2 (en) 2002-12-20 2006-06-20 Intel Corporation Method, system, and article of manufacture for adjusting interrupt levels
US6932696B2 (en) 2003-01-08 2005-08-23 Sun Microsystems, Inc. Cooling system including redundant fan controllers
US7019560B2 (en) 2003-01-13 2006-03-28 Xerox Corporation High voltage level translator
JP4123942B2 (ja) 2003-01-14 2008-07-23 株式会社日立製作所 情報処理装置
US7042734B2 (en) 2003-01-23 2006-05-09 Hewlett-Packard Development Company, L.P. Multi-slot CompactPCI blade assembly
US7107382B2 (en) 2003-04-03 2006-09-12 Emulex Design & Manufacturing Corporation Virtual peripheral component interconnect multiple-function device
US7139940B2 (en) 2003-04-10 2006-11-21 International Business Machines Corporation Method and apparatus for reporting global errors on heterogeneous partitioned systems
US7103808B2 (en) 2003-04-10 2006-09-05 International Business Machines Corporation Apparatus for reporting and isolating errors below a host bridge
US7281075B2 (en) 2003-04-24 2007-10-09 International Business Machines Corporation Virtualization of a global interrupt queue
US7177961B2 (en) 2003-05-12 2007-02-13 International Business Machines Corporation Managing access, by operating system images of a computing environment, of input/output resources of the computing environment
US7174550B2 (en) 2003-05-12 2007-02-06 International Business Machines Corporation Sharing communications adapters across a plurality of input/output subsystem images
US7130938B2 (en) 2003-05-12 2006-10-31 International Business Machines Corporation Method, system and program products for identifying communications adapters of a computing environment
US7290070B2 (en) 2003-05-12 2007-10-30 International Business Machines Corporation Multiple logical input/output subsystem facility
US7130949B2 (en) 2003-05-12 2006-10-31 International Business Machines Corporation Managing input/output interruptions in non-dedicated interruption hardware environments
US6996638B2 (en) 2003-05-12 2006-02-07 International Business Machines Corporation Method, system and program products for enhancing input/output processing for operating system images of a computing environment
US7127599B2 (en) 2003-05-12 2006-10-24 International Business Machines Corporation Managing configurations of input/output system images of an input/output subsystem, wherein a configuration is modified without restarting the input/output subsystem to effect a modification
US7000036B2 (en) 2003-05-12 2006-02-14 International Business Machines Corporation Extended input/output measurement facilities
US7134052B2 (en) 2003-05-15 2006-11-07 International Business Machines Corporation Autonomic recovery from hardware errors in an input/output fabric
US7412488B2 (en) 2003-06-05 2008-08-12 Nvidia Corporation Setting up a delegated TCP connection for hardware-optimized processing
US7075788B2 (en) 2003-06-11 2006-07-11 Hewlett-Packard Development Company, L.P. Computer cooling system and method
US7107495B2 (en) 2003-06-19 2006-09-12 International Business Machines Corporation Method, system, and product for improving isolation of input/output errors in logically partitioned data processing systems
US6927975B2 (en) 2003-06-27 2005-08-09 International Business Machines Corporation Server blade modular chassis mechanical and thermal design
US7185212B2 (en) * 2003-07-21 2007-02-27 Silicon Integrated Systems Corp. Method for PCI express power management using a PCI PM mechanism in a computer system
WO2005020444A2 (en) 2003-07-28 2005-03-03 Stemco Llc System and method for optimizing power usage in a radio frequency communication device
AU2003903958A0 (en) 2003-07-29 2003-08-14 Cortec Systems Pty Ltd Virtual circuits in packet networks
US7013358B2 (en) 2003-08-09 2006-03-14 Texas Instruments Incorporated System for signaling serialized interrupts using message signaled interrupts
US7096308B2 (en) 2003-08-29 2006-08-22 Texas Instruments Incorporated LPC transaction bridging across a PCI—express docking connection
US7979548B2 (en) 2003-09-30 2011-07-12 International Business Machines Corporation Hardware enforcement of logical partitioning of a channel adapter's resources in a system area network
JP2005115771A (ja) 2003-10-09 2005-04-28 Hitachi Ltd ディスクアレイ装置
US7103704B2 (en) 2003-10-24 2006-09-05 Sun Microsystems, Inc. Exporting 12C controller interfaces for 12C slave devices using IPMI micro-controller
JP4012498B2 (ja) 2003-11-18 2007-11-21 株式会社日立製作所 情報処理システム、情報処理装置、情報処理装置の制御方法及びプログラム
US20050116546A1 (en) 2003-12-02 2005-06-02 Zeighami Roy M. Power supply system
US7219258B2 (en) 2003-12-10 2007-05-15 International Business Machines Corporation Method, system, and product for utilizing a power subsystem to diagnose and recover from errors
US7840714B2 (en) * 2003-12-24 2010-11-23 Intel Corporation Mapping SDVO functions from PCI express interface
US7079381B2 (en) 2004-01-07 2006-07-18 International Business Machines Corporation System and method for aligning and supporting interconnect systems
US20100005531A1 (en) 2004-12-23 2010-01-07 Kenneth Largman Isolated multiplexed multi-dimensional processing in a virtual processing space having virus, spyware, and hacker protection features
US7032052B2 (en) 2004-01-15 2006-04-18 Dell Products L.P. Information handling system capable of operating with multiple types of expansion cards in a common industry standard connector
US7277968B2 (en) 2004-01-23 2007-10-02 International Business Machines Corporation Managing sets of input/output communications subadapters of an input/output subsystem
US20050162830A1 (en) 2004-01-27 2005-07-28 Hewlett-Packard Development Company, L.P. Electronic system with a simplified enclosure
US20050182862A1 (en) 2004-02-12 2005-08-18 Ritz Andrew J. System and method for detecting DMA-generated memory corruption in a PCI express bus system
US7313643B2 (en) * 2004-02-17 2007-12-25 Nec Electronics America, Inc. PCI-express to PCI/PCI X translator
US7107384B1 (en) 2004-03-01 2006-09-12 Pericom Semiconductor Corp. Dynamic PCI-bus pre-fetch with separate counters for commands of commands of different data-transfer lengths
US7436782B2 (en) 2004-03-25 2008-10-14 Alcatel Lucent Full mesh LSP and full mesh T-LDP provisioning between provider edge routers in support of Layer-2 and Layer-3 virtual private network services
US7530071B2 (en) 2004-04-22 2009-05-05 International Business Machines Corporation Facilitating access to input/output resources via an I/O partition shared by multiple consumer partitions
US7209994B1 (en) 2004-05-11 2007-04-24 Advanced Micro Devices, Inc. Processor that maintains virtual interrupt state and injects virtual interrupts into virtual machine guests
US20050276017A1 (en) 2004-06-10 2005-12-15 Farid Aziz Common plenum and air intake airflow management for telecom equipment
US20050289278A1 (en) * 2004-06-24 2005-12-29 Tan Thian A Apparatus and method for programmable completion tracking logic to support multiple virtual channels
TWI234266B (en) 2004-06-24 2005-06-11 Novatek Microelectronics Corp Level shifter circuits for ESD protection
US20050289271A1 (en) 2004-06-29 2005-12-29 Martinez Alberto J Circuitry to selectively produce MSI signals
US7062594B1 (en) 2004-06-30 2006-06-13 Emc Corporation Root complex connection system
US7398427B2 (en) 2004-07-08 2008-07-08 International Business Machines Corporation Isolation of input/output adapter error domains
US7152136B1 (en) 2004-08-03 2006-12-19 Altera Corporation Implementation of PCI express
US7418572B2 (en) 2004-08-18 2008-08-26 International Business Machines Corporation Pretranslating input/output buffers in environments with multiple page sizes
US7256992B1 (en) 2004-08-31 2007-08-14 Sun Microsystems, Inc. System for mounting and cooling circuit boards
US7370224B1 (en) 2005-02-17 2008-05-06 Alcatel Usa Sourcing, Inc System and method for enabling redundancy in PCI-Express architecture
US7444493B2 (en) 2004-09-30 2008-10-28 Intel Corporation Address translation for input/output devices using hierarchical translation tables
US7978476B2 (en) 2004-09-30 2011-07-12 Amphenol Corporation Electronic system with non-parallel arrays of circuit card assemblies
US7334107B2 (en) 2004-09-30 2008-02-19 Intel Corporation Caching support for direct memory access address translation
US7340582B2 (en) 2004-09-30 2008-03-04 Intel Corporation Fault processing for direct memory access address translation
US20060085573A1 (en) 2004-10-15 2006-04-20 Dell Products L.P. Multi-context selection with PCI express to support hardware partitioning
US7035743B1 (en) 2004-10-18 2006-04-25 Agilent Technologies, Inc. Phase noise compensation for phase noise measurements
US7088583B2 (en) 2004-10-25 2006-08-08 International Business Machines Corporation System for airflow management in electronic enclosures
US7113401B2 (en) 2004-10-25 2006-09-26 International Business Machines Corporation System for airflow management in electronic enclosures
US7502377B2 (en) * 2004-10-29 2009-03-10 Intel Corporation PCI to PCI express protocol conversion
US7296120B2 (en) 2004-11-18 2007-11-13 International Business Machines Corporation Mechanism that provides efficient multi-word load atomicity
TWI268417B (en) 2004-12-21 2006-12-11 Inventec Corp Method and system for system configuration debugging of computer peripheral connecting interface in which the debugging process can be executed automatically and an electronic report is automatically produced
US7284112B2 (en) 2005-01-14 2007-10-16 International Business Machines Corporation Multiple page size address translation incorporating page size prediction
US7558348B1 (en) 2005-01-24 2009-07-07 Nvidia Corporation Radio frequency antenna system and high-speed digital data link to reduce electromagnetic interference for wireless communications
US7219181B2 (en) 2005-02-03 2007-05-15 Cisco Technology, Inc. Dual use modular PCI/PCI express interface
US7562366B2 (en) 2005-02-03 2009-07-14 Solarflare Communications, Inc. Transmit completion event batching
US7519647B2 (en) 2005-02-09 2009-04-14 International Business Machines Corporation System and method for providing a decimal multiply algorithm using a double adder
US7493425B2 (en) 2005-02-25 2009-02-17 International Business Machines Corporation Method, system and program product for differentiating between virtual hosts on bus transactions and associating allowable memory access for an input/output adapter that supports virtualization
US7546386B2 (en) 2005-02-25 2009-06-09 International Business Machines Corporation Method for virtual resource initialization on a physical adapter that supports virtual resources
US7260664B2 (en) 2005-02-25 2007-08-21 International Business Machines Corporation Interrupt mechanism on an IO adapter that supports virtualization
US7475166B2 (en) 2005-02-28 2009-01-06 International Business Machines Corporation Method and system for fully trusted adapter validation of addresses referenced in a virtual host transfer request
US7464174B1 (en) 2005-03-07 2008-12-09 Pericom Semiconductor Corp. Shared network-interface controller (NIC) using advanced switching (AS) turn-pool routing field to select from among multiple contexts for multiple processors
US7496703B2 (en) * 2005-03-14 2009-02-24 Phison Electronics Corp. Virtual IDE card reader with PCI express interface
US7535828B2 (en) 2005-03-18 2009-05-19 Cisco Technology, Inc. Algorithm for backup PE selection
US7567567B2 (en) 2005-04-05 2009-07-28 Sun Microsystems, Inc. Network system including packet classification for partitioned resources
US7260663B2 (en) 2005-04-07 2007-08-21 International Business Machines Corporation System and method for presenting interrupts
US7200704B2 (en) 2005-04-07 2007-04-03 International Business Machines Corporation Virtualization of an I/O adapter port using enablement and activation functions
US7480780B2 (en) 2005-04-19 2009-01-20 Hitachi, Ltd. Highly available external storage system
US7478178B2 (en) 2005-04-22 2009-01-13 Sun Microsystems, Inc. Virtualization for device sharing
US7565463B2 (en) 2005-04-22 2009-07-21 Sun Microsystems, Inc. Scalable routing and addressing
US7480303B1 (en) 2005-05-16 2009-01-20 Pericom Semiconductor Corp. Pseudo-ethernet switch without ethernet media-access-controllers (MAC's) that copies ethernet context registers between PCI-express ports
US20060271718A1 (en) 2005-05-27 2006-11-30 Diplacido Bruno Jr Method of preventing error propagation in a PCI / PCI-X / PCI express link
US20060288130A1 (en) 2005-06-21 2006-12-21 Rajesh Madukkarumukumana Address window support for direct memory access translation
KR20060135450A (ko) 2005-06-25 2006-12-29 삼성전자주식회사 2차원 겸용 입체 영상 표시 장치
JP4439443B2 (ja) 2005-07-08 2010-03-24 富士通株式会社 直流電圧変換機能を含む電子機器、および直流電圧変換回路
US7631097B2 (en) 2005-07-21 2009-12-08 National Instruments Corporation Method and apparatus for optimizing the responsiveness and throughput of a system performing packetized data transfers using a transfer count mark
US7496045B2 (en) 2005-07-28 2009-02-24 International Business Machines Corporation Broadcast of shared I/O fabric error messages in a multi-host environment to all affected root nodes
US7525957B2 (en) 2005-09-01 2009-04-28 Emulex Design & Manufacturing Corporation Input/output router for storage networks
US7230549B1 (en) 2005-09-09 2007-06-12 Qlogic, Corporation Method and system for synchronizing bit streams for PCI express devices
US7546487B2 (en) 2005-09-15 2009-06-09 Intel Corporation OS and firmware coordinated error handling using transparent firmware intercept and firmware services
US7643307B2 (en) 2005-09-29 2010-01-05 International Business Machines Corporation Fail safe redundant power supply in a multi-node computer system
US20070073955A1 (en) 2005-09-29 2007-03-29 Joseph Murray Multi-function PCI device
US20070078996A1 (en) 2005-10-04 2007-04-05 Wei-Che Chen Method for managing a network appliance and transparent configurable network appliance
US7474623B2 (en) 2005-10-27 2009-01-06 International Business Machines Corporation Method of routing I/O adapter error messages in a multi-host environment
JP4254782B2 (ja) 2005-11-21 2009-04-15 エプソンイメージングデバイス株式会社 画像表示装置及び電子機器
US7475183B2 (en) 2005-12-12 2009-01-06 Microsoft Corporation Large page optimizations in a virtual machine environment
US20070136554A1 (en) 2005-12-12 2007-06-14 Giora Biran Memory operations in a virtualized system
US7398343B1 (en) 2006-01-03 2008-07-08 Emc Corporation Interrupt processing system
WO2007084422A2 (en) 2006-01-13 2007-07-26 Sun Microsystems, Inc. Modular blade server
US20070211430A1 (en) 2006-01-13 2007-09-13 Sun Microsystems, Inc. Compact rackmount server
EP1977637A2 (en) 2006-01-13 2008-10-08 Sun Microsystems, Inc. Compact rackmount server
US7548999B2 (en) 2006-01-17 2009-06-16 Advanced Micro Devices, Inc. Chained hybrid input/output memory management unit
US7380046B2 (en) 2006-02-07 2008-05-27 International Business Machines Corporation Method, apparatus, and computer program product for routing packets utilizing a unique identifier, included within a standard address, that identifies the destination host computer system
KR100755668B1 (ko) 2006-02-10 2007-09-05 삼성전자주식회사 반도체 칩 및 이를 포함하는 반도체 칩 패키지
US7849232B2 (en) 2006-02-17 2010-12-07 Intel-Ne, Inc. Method and apparatus for using a single multi-function adapter with different operating systems
US7865654B2 (en) 2006-02-28 2011-01-04 Emulex Design And Manufacturing Corporation Programmable bridge header structures
US7739422B2 (en) 2006-03-21 2010-06-15 International Business Machines Corporation Method to improve system DMA mapping while substantially reducing memory fragmentation
US7552351B2 (en) 2006-03-23 2009-06-23 Inventec Corporation System for controlling sequential startup of hard disks
JP4559993B2 (ja) 2006-03-29 2010-10-13 株式会社東芝 半導体装置の製造方法
US7412589B2 (en) 2006-03-31 2008-08-12 International Business Machines Corporation Method to detect a stalled instruction stream and serialize micro-operation execution
JP4877482B2 (ja) 2006-04-11 2012-02-15 日本電気株式会社 ＰＣＩＥｘｐｒｅｓｓリンク、マルチホストコンピュータシステム、およびＰＣＩＥｘｐｒｅｓｓリンクの再構成方法
US7613847B2 (en) 2006-05-16 2009-11-03 Hewlett-Packard Development Company, L.P. Partially virtualizing an I/O device for use by virtual machines
US7954099B2 (en) 2006-05-17 2011-05-31 International Business Machines Corporation Demultiplexing grouped events into virtual event queues while in two levels of virtualization
EP2037362A4 (en) 2006-05-24 2012-04-18 Nec Corp ADMINISTRATIVE APPROACH FOR VIRTUAL MACHINES, METHOD FOR MANAGING A VIRTUAL MACHINE AND PROGRAM
US7965504B2 (en) 2006-05-25 2011-06-21 Emerson Network Power—Embedded Computing, Inc. Embedded computer chassis with redundant fan trays
TW200801952A (en) 2006-06-02 2008-01-01 Via Tech Inc Method for setting up a peripheral component interconnect express (PCIE)
US7457900B2 (en) 2006-06-20 2008-11-25 Intel Corporation Method for discovering and partitioning PCI devices
US7546398B2 (en) 2006-08-01 2009-06-09 International Business Machines Corporation System and method for distributing virtual input/output operations across multiple logical partitions
US7594144B2 (en) 2006-08-14 2009-09-22 International Business Machines Corporation Handling fatal computer hardware errors
US20080043405A1 (en) 2006-08-16 2008-02-21 Tyan Computer Corporation Chassis partition architecture for multi-processor system
US7496707B2 (en) 2006-08-22 2009-02-24 International Business Machines Corporation Dynamically scalable queues for performance driven PCI express memory traffic
US8725914B2 (en) 2006-08-28 2014-05-13 International Business Machines Corporation Message signaled interrupt management for a computer input/output fabric incorporating platform independent interrupt manager
US8234391B2 (en) 2006-09-20 2012-07-31 Reuters America, Llc. Messaging model and architecture
US7627723B1 (en) 2006-09-21 2009-12-01 Nvidia Corporation Atomic memory operators in a parallel processor
US7831843B2 (en) 2006-09-26 2010-11-09 Dell Products L.P. Apparatus and methods for managing power in an information handling system
US20080126652A1 (en) 2006-09-27 2008-05-29 Intel Corporation Managing Interrupts in a Partitioned Platform
US7552298B2 (en) 2006-09-28 2009-06-23 Broadcom Corporation Method and system for deferred pinning of host memory for stateful network interfaces
US9135951B2 (en) 2006-10-10 2015-09-15 Qualcomm Incorporated System and method for dynamic audio buffer management
US20080091868A1 (en) 2006-10-17 2008-04-17 Shay Mizrachi Method and System for Delayed Completion Coalescing
US7587575B2 (en) 2006-10-17 2009-09-08 International Business Machines Corporation Communicating with a memory registration enabled adapter using cached address translations
US7660912B2 (en) 2006-10-18 2010-02-09 International Business Machines Corporation I/O adapter LPAR isolation in a hypertransport environment
US7849287B2 (en) 2006-11-13 2010-12-07 Advanced Micro Devices, Inc. Efficiently controlling special memory mapped system accesses
ITMI20062237A1 (it) 2006-11-22 2008-05-23 St Microelectronics Srl Circuito elettrico con protezione dalle sovratensioni
US7624235B2 (en) 2006-11-30 2009-11-24 Apple Inc. Cache used both as cache and staging buffer
CN101196615A (zh) 2006-12-06 2008-06-11 万双 偏振光栅立体显示器
US7813366B2 (en) 2006-12-19 2010-10-12 International Business Machines Corporation Migration of a virtual endpoint from one virtual plane to another
US7529860B2 (en) 2006-12-19 2009-05-05 International Business Machines Corporation System and method for configuring an endpoint based on specified valid combinations of functions
US7984454B2 (en) 2006-12-19 2011-07-19 International Business Machines Corporation Migration of single root stateless virtual functions
US8041920B2 (en) 2006-12-29 2011-10-18 Intel Corporation Partitioning memory mapped device configuration space
US20080168208A1 (en) 2007-01-09 2008-07-10 International Business Machines Corporation I/O Adapter LPAR Isolation In A Hypertransport Environment With Assigned Memory Space Indexing a TVT Via Unit IDs
US7617340B2 (en) 2007-01-09 2009-11-10 International Business Machines Corporation I/O adapter LPAR isolation with assigned memory space
JP5119686B2 (ja) 2007-03-06 2013-01-16 日本電気株式会社 情報処理装置および設定方法
US8009438B2 (en) 2007-03-29 2011-08-30 Hewlett-Packard Development Company, L.P. Server infrastructure having independent backplanes to distribute power and to route signals
US8305879B2 (en) 2007-03-30 2012-11-06 International Business Machines Corporation Peripheral component switch having automatic link failover
US7730361B2 (en) 2007-03-30 2010-06-01 Texas Instruments Incorporated Aggregation of error messaging in multifunction PCI express devices
US7660925B2 (en) * 2007-04-17 2010-02-09 International Business Machines Corporation Balancing PCI-express bandwidth
US7752360B2 (en) 2007-05-16 2010-07-06 Nuova Systems, Inc. Method and system to map virtual PCIe I/O devices and resources to a standard I/O bus
US7617345B2 (en) 2007-07-02 2009-11-10 International Business Machines Corporation Prioritization of interrupts in a storage controller based on interrupt control directives received from hosts
US8010763B2 (en) 2007-08-02 2011-08-30 International Business Machines Corporation Hypervisor-enforced isolation of entities within a single logical partition's virtual address space
JP4898598B2 (ja) 2007-08-28 2012-03-14 株式会社日立製作所 ラックマウント型制御装置の冷却構造及びラック型記憶制御装置
US20090063894A1 (en) 2007-08-29 2009-03-05 Billau Ronald L Autonomic PCI Express Hardware Detection and Failover Mechanism
US8127296B2 (en) 2007-09-06 2012-02-28 Dell Products L.P. Virtual machine migration between processors having VM migration registers controlled by firmware to modify the reporting of common processor feature sets to support the migration
US7873851B1 (en) 2007-09-28 2011-01-18 Emc Corporation Powering disk drive spinup
US8141094B2 (en) 2007-12-03 2012-03-20 International Business Machines Corporation Distribution of resources for I/O virtualized (IOV) adapters and management of the adapters through an IOV management partition via user selection of compatible virtual functions
US7836254B2 (en) 2007-12-18 2010-11-16 International Business Machines Corporation Cache injection using speculation
US8151083B2 (en) 2008-01-11 2012-04-03 International Business Machines Corporation Dynamic address translation with frame management
US8037221B2 (en) 2008-01-16 2011-10-11 International Business Machines Corporation Dynamic allocation of DMA buffers in input/output adaptors
GB2457242A (en) 2008-02-05 2009-08-12 Nec Corp Resource allocation in a communication system
US7996628B2 (en) 2008-02-14 2011-08-09 International Business Machines Corporation Cross adapter shared address translation tables
US8332846B2 (en) 2008-02-28 2012-12-11 Sony Mobile Communications Ab Selective exposure to USB device functionality for a virtual machine by filtering descriptors
US8001283B2 (en) 2008-03-12 2011-08-16 Mips Technologies, Inc. Efficient, scalable and high performance mechanism for handling IO requests
EP2257880B1 (en) * 2008-03-25 2013-05-08 Hewlett-Packard Development Company, L.P. System and method for transforming pcie sr-iov functions to appear as legacy functions
US7958298B2 (en) 2008-03-26 2011-06-07 Lsi Corporation System and method for providing address decode and virtual function (VF) migration support in a peripheral component interconnect express (PCIE) multi-root input/output virtualization (IOV) environment
US7676617B2 (en) 2008-03-31 2010-03-09 Lsi Corporation Posted memory write verification
US8151145B2 (en) 2008-04-03 2012-04-03 Oracle America, Inc. Flow control timeout mechanism to detect PCI-express forward progress blockage
CN101571631B (zh) 2008-04-28 2011-10-12 比亚迪股份有限公司 一种液晶显示模组及液晶显示面板
US20090276774A1 (en) 2008-05-01 2009-11-05 Junji Kinoshita Access control for virtual machines in an information system
US8103810B2 (en) 2008-05-05 2012-01-24 International Business Machines Corporation Native and non-native I/O virtualization in a single adapter
US8359415B2 (en) 2008-05-05 2013-01-22 International Business Machines Corporation Multi-root I/O virtualization using separate management facilities of multiple logical partitions
US8032680B2 (en) 2008-06-27 2011-10-04 Microsoft Corporation Lazy handling of end of interrupt messages in a virtualized environment
US8359408B2 (en) 2008-06-30 2013-01-22 Intel Corporation Enabling functional dependency in a multi-function device
US8103714B2 (en) 2008-08-15 2012-01-24 International Business Machines Corporation Transactional quality of service in event stream processing middleware
US8225019B2 (en) * 2008-09-22 2012-07-17 Micron Technology, Inc. SATA mass storage device emulation on a PCIe interface
JP5428267B2 (ja) 2008-09-26 2014-02-26 富士通株式会社 電源制御システム、および電源制御方法
JP5232602B2 (ja) 2008-10-30 2013-07-10 株式会社日立製作所 ストレージ装置、及びストレージコントローラ内部ネットワークのデータ経路フェイルオーバー方法
US20100131359A1 (en) 2008-11-26 2010-05-27 Yahoo! Inc. System and method for securing invocations for serving advertisements and instrumentation in online advertising
JP4727714B2 (ja) 2008-12-05 2011-07-20 株式会社日立製作所 サーバのフェイルオーバの制御方法及び装置、並びに計算機システム群
US8225005B2 (en) 2008-12-09 2012-07-17 International Business Machines Corporation Use of peripheral component interconnect input/output virtualization devices to create high-speed, low-latency interconnect
JP2010146630A (ja) 2008-12-18 2010-07-01 Hitachi Global Storage Technologies Netherlands Bv ディスク・ドライブ及びディスク・アレイ・システム
US20100211714A1 (en) 2009-02-13 2010-08-19 Unisys Corporation Method, system, and apparatus for transferring data between system memory and input/output busses
JP5091894B2 (ja) 2009-03-13 2012-12-05 株式会社日立製作所 ストリーム回復方法、ストリーム回復プログラム、および、障害回復装置
US8041811B2 (en) 2009-04-21 2011-10-18 Alcatel Lucent Multi-chassis component corrector and associator engine
US9507870B2 (en) 2009-05-05 2016-11-29 Suboti, Llc System, method and computer readable medium for binding authored content to the events used to generate the content
JP2012133405A (ja) * 2009-07-24 2012-07-12 Hitachi Ltd ストレージ装置及びそのデータ転送制御方法
JP5374268B2 (ja) 2009-07-28 2013-12-25 ラピスセミコンダクタ株式会社 情報処理装置
US9256560B2 (en) 2009-07-29 2016-02-09 Solarflare Communications, Inc. Controller integration
WO2011056224A1 (en) 2009-11-04 2011-05-12 Pawan Jaggi Switchable multi-channel data transcoding and transrating system
KR101224460B1 (ko) 2010-03-08 2013-01-22 엘지디스플레이 주식회사 입체 영상 표시장치와 그 구동방법
US9852087B2 (en) 2010-04-20 2017-12-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Inline PCI-IOV adapter
US8615622B2 (en) 2010-06-23 2013-12-24 International Business Machines Corporation Non-standard I/O adapters in a standardized I/O architecture
US8745292B2 (en) 2010-06-23 2014-06-03 International Business Machines Corporation System and method for routing I/O expansion requests and responses in a PCIE architecture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007087082A (ja) * 2005-09-21 2007-04-05 Ricoh Co Ltd 情報処理装置およびオプションデバイス共有方法
JP2007241526A (ja) * 2006-03-07 2007-09-20 Sony Computer Entertainment Inc 情報処理装置、情報処理システムおよび初期化方法
US20100027559A1 (en) * 2008-07-31 2010-02-04 Hung-Ming Lin Transmission device and data extended transmission method
JP2010134627A (ja) * 2008-12-03 2010-06-17 Canon Inc バス中継装置

Also Published As

Publication number Publication date
JP5274730B2 (ja) 2013-08-28
US20110320653A1 (en) 2011-12-29
WO2011160981A1 (en) 2011-12-29
CN102893269A (zh) 2013-01-23
CN102893269B (zh) 2016-09-28
EP2585933B1 (en) 2013-11-20
EP2585933A1 (en) 2013-05-01
US8745292B2 (en) 2014-06-03

Similar Documents

Publication Publication Date Title
JP5274730B2 (ja) ＰＣＩｅアーキテクチャ中でのＩ／Ｏ拡張要求および応答のルーティング
US9201830B2 (en) Input/output (I/O) expansion response processing in a peripheral component interconnect express (PCIe) environment
US8769180B2 (en) Upbound input/output expansion request and response processing in a PCIe architecture
US8615622B2 (en) Non-standard I/O adapters in a standardized I/O architecture
US20210216485A1 (en) System and Method for Extended Peripheral Component Interconnect Express Fabrics
CN107278299B (zh) 经由可重配置的虚拟交换机实现次级总线功能性的方法、装置和系统
US8223745B2 (en) Adding packet routing information without ECRC recalculation
US10263891B2 (en) Switching device, computer system, method, and program
US8683108B2 (en) Connected input/output hub management
JP5735883B2 (ja) ローカル・アダプタの読み取り操作により操作の完了が確認されるまで操作の肯定応答を遅延させる方法
US7702827B2 (en) System and method for a credit based flow device that utilizes PCI express packets having modified headers wherein ID fields includes non-ID data
CN105531685A (zh) 通用pci express端口
JP5267943B2 (ja) ＰＣＩ−Ｅｘｐｒｅｓｓ通信システム、及びＰＣＩ−Ｅｘｐｒｅｓｓ通信方法
US7752376B1 (en) Flexible configuration space
CN104714904A (zh) 采用窗口映射机制的RapidIO控制器及其控制方法
JP2012529094A (ja) ペリフェラル・コンポーネント・インターコネクト（ｐｃｉ）エクスプレス・ネットワークにおける損失されたポステッド・ライト・パケットおよび順序の狂ったポステッド・ライト・パケットの検出
JP4723470B2 (ja) 計算機システムおよびそのチップセット
JP2011507065A (ja) 制御パス入出力仮想化方法
JP2014002545A (ja) データ転送装置、及びデータ転送方法
US20120324078A1 (en) Apparatus and method for sharing i/o device
EP3999972B1 (en) An apparatus and method for processing flush requests within a packet network
CN116955250A (zh) 快速外围组件互连设备及其操作方法

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20130319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130514

R150 Certificate of patent or registration of utility model

Ref document number: 5274730

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150