JP2013526196A - 組込みクロック信号の多重化および逆多重化を含むデータ送信 - Google Patents

Abstract

データ伝送システムにおいて、第１ノード（１００）は、異なる同期ソースに基づく少なくとも２信号を含む少なくとも２組の入力データ信号（ｄ−ｉｎ１、ｄ−ｉｎ２）を受信する。第１ノード（１００）は、該ソース、サンプルおよびＴＤＭ構造による伝送のためのこれらの信号（ＣＬＫｅｘ１、ＣＬＫｅｘ２）のフォーマットから組み込まれたクロック信号を示す各クロック信号（ＣＬＫｅｘ１、ＣＬＫｅｘ２）を抽出する。ＴＤＭフォーマット信号は、ビットストリーム（ｂｓ１、ｂｓ２）がサンプリングされたクロック信号を示す少なくとも２組の出力データ信号（ｄ−ｏｕｔ１、ｄ−ｏｕｔ２、ｄ−ｏｕｔ３、ｄ−ｏｕｔ４）のそれぞれ逆多重化されたクロック信号へ逆多重化される少なくとも一つの第２ノード（２０１、２０２）へ伝送媒体（Ｌ１、Ｌ２）で少なくとも一つのビットストリーム（ｂｓ１、ｂｓ２）として送信される。ジッタ減衰手段は、各逆多重化されたクロック信号（ＣＬＫｄｍ１、ＣＬＫｄｍ２）において、所定のレベル以下に周波数ジッタを削減し、従って、逆多重化されたクロック信号（ＣＬＫｄｍ１、ＣＬＫｄｍ２）の同期品質よりも上位の同期品質を有する各クロック信号を生成する。インターフェースモジュール（２２１、２２２、２２３、２２４）は、各結果として生じたクロック運搬データ信号（ｄ−ｒｅｓ１、ｄ−ｒｅｓ２、ｄ−ｒｅｓ３、ｄ−ｒｅｓ４）へその関連したクロック信号で各データ信号（ｄ−ｏｕｔ１、ｄ−ｏｕｔ２、ｄ−ｏｕｔ３、ｄ−ｏｕｔ４）を再結合する。
【選択図】図２ｃ

Description

発明と先行技術の背景
本発明は、一般に、デジタル信号が多重化および逆多重化されるデータ送信に関する。より具体的には、本発明は、請求項１の前文に記載のデータ送信システムおよび請求項１４の前文に記載の方法に関する。本発明は、また、請求項２４に記載のコンピュータプログラムおよび請求項２５に記載のコンピュータ可読媒体に関する。

同期デジタルハイアラーキー（ＳＤＨ）型の通信システムにおいて、同期信号は、いわゆるＥ１信号（２．０４８Ｍｂｉｔ／ｓ）によって伝搬されうる。同様に、同期型光ネットワーク（ＳＯＮＥＴ）システムにおいて、同期信号は、いわゆるＴ１信号（１．５４４Ｍｂｉｔ／ｓ）によって伝搬されうる。両方のケースにおいて、システムを通して同期情報を運ぶ信号Ｅ１／Ｔ１（すなわち、それぞれ２．０４８ＭＨｚおよび１．５４４ＭＨｚ）の固有のクロック周波数である。

通信システムは、通常、同期信号を生成するために原子時計を使用する。これらの信号（例えば、Ｅ１タイプ）は、その後、ネットワークを通って伝搬され、ネットワークの遠くで信号は、無線インターフェースを有する基地局に入力されてもよい。そのような場合において、例えば携帯電話との通信のための基地局によって送られる同期信号は、無線周波数を制御する。従って、クロック周波数の非常に小さな変動でさえ、実質的な性能の問題を引き起こしてもよい。この種の問題を回避するために、同期信号のふらつきは、例えば、ＩＴＵ−ＴＧ．８２３およびＩＴＵ−ＴＧ．８１３の規定のような、所定の限界値よりも低くなければならない。

一般に、各携帯電話事業者は、そのネットワークにおける別々のクロック信号を分配する。いわゆるバックホール事業者は、２以上の携帯電話事業者にネットワークリソースを提供してもよい。これは、異なるクロックソースから生じる与えられた物理的なネットワーク信号において共存しなければならないかもしれないことを意味する。さらに、複数の携帯電話事業者は、時には特定の基地局のサイトを共有してもよい。そのようなサイトは、例えば、複数の基地局が設置されてもよい、タワーのような場所である。共有する状況の際とは、一バックホール事業者が一基地局（またはセル）サイトを介して多数の携帯電話事業者に提供する場合に生じてもよい。ここで、バックホール事業者の技術的な問題は、可能な限り効率的にセルサイトでそれぞれの携帯電話事業者へ、交通信号と一緒に、異なる同期信号を送信することである。

Ｅ１信号が使用されていると仮定する。そして、各携帯電話事業者は、彼のシステムにおける全てのＥ１信号を生成するために彼自身の原子時計を使用する。これらのＥ１信号の全てはが同じソース（ほとんどの場合は原子時計）に由来するので、与えられた携帯電話事業者からのＥ１信号のグループは、特定の同期グループと呼ばれてもよい。

例えば、１５５．２２ＭｂｐｓのＳＴＭ−１信号は、６３Ｅ１信号まで伝搬してもよく、全てのこれらのＥ１信号が、同じ同期グループに属してもよい。この同期グループに対する原子時計は、ビットレート、すなわち１５５．５２ＭＨｚに相当する周波数を制御する。１５５．５２ＭＨｚ周波数は、従って、正確なクロックに由来するので、非常に正確であろう。Ｅ１信号の固有周波数は、２．０４８ＭＨｚであり、この周波数は、また、２．０４８ＭＨＺが正確に１６×１５５．５２／１２１５＝２．０４８ＭＨｚであるため、非常に正確であると思われる。これは、例えば、１５５．５２ＭＨｚが１６で乗算され（例えば、位相ロックループ、ＰＬＬ）、１２１５で除算される場合、２．０４８ＭＨｚの正確なクロック周波数は、生成される。あるいは、周波数２．０４８ＭＨｚは、いわゆる分数除算により１５５．５２ＭＨｚから直接生成されうる。

それにもかかわらず、共通の媒体を介して良好な同期品質／位相精度で多重送信形式上２以上のデータまたはクロック信号を送信することは、非常に難しいことが証明されてきた。これは、信号が公称周波数を有するが、しかしながら、信号がお互いを比較してわずかな周波数偏差示す場合、特にそうである。具体的には、問題は、例えば、ＩＴＵ−ＴＧ．８１３などの、通信規格の与えられた要求を満たすために、ふらつきが十分に低い、逆多重化プロセスにおいて遭遇するここである。用語の「ふらつき」は、通常、最大１０Ｈｚの、低周波ジッタとして定義される。

単一信号を転送する場合、いわゆる低要因過剰サンプリングは、位相情報を保護するために採用されてもよい。低要因過剰サンプリングによって、１よりも高いが、一般に２よりも低い、要因と理解される。米国特許第３，８１９，８５３号明細書、米国特許第４，９２０，５４５号明細書および米国特許第６，００９,１０９号明細書は、このタイプの異なる解決法を示す。残念なことに、これらのアプローチのいずれも、上述の問題に対処するために使用することができない。

従来技術において、問題は、イーサネット（登録商標）の流れのパケットにおける必要な同期信号を組み込むことによって、代わりに、回避されてきた。従って、受信機側で元の信号を再構築することが可能であり、従って、パケットの使用を通って、いわゆる回路接続をエミュレートする。この戦略は、「疑似ワイヤ（Ｐｓｅｕｄｏ Ｗｉｒｅ）」または高精度時間同期プロトコルＩＥＥＥ１５８８Ｖ．２と呼ばれることがある。

米国特許第４，８７３，６８４号明細書は、異なる周波数を有する信号の多重化、送信および逆多重化のシステムを示す。ここで、送信された信号の数で送信された信号のうち最大の周波数の周波数と同等、またはそれより高い周波数の乗算によって得られる、参考サンプル信号は、使用される。送信される各信号は、時間分割形式に多重化される前に、参照サンプル信号に基づいてサンプリングされる。任意の空の時間帯は、ダミー信号で満たされる。その結果、周波数の要件は、極端になってもよく、実質的な帯域幅のリソースが浪費される危険性がある。

米国特許出願公開第２００８／００２５３４６号明細書は、非同期信号の同期化および多重化の解決法を記載している。ここで、いわゆるフレーム吸収位相は、非同期信号の流入に関して行われる。結果として、同期信号は、ポインター値が非同期特性を記載するように割り当てられるために生成される。同期信号は、その後、ポインター送信部によってポインター値を変更するプロセスを通って多重化される。

米国特許出願公開第２００２／００１８４９３号明細書は、データ送信システムを公開しており、複数のデータ信号は、時分割多重（ＴＤＭ）オペレーションを使用してキャリア信号に組み込まれる。レート整合は、物の場所の手段によってデータ信号とキャリア信号との間で行われる。詰め込まれデータおよび再割り当ての管理情報は、キャリア信号スーパーフレームのパス層のオーバーヘッドに組み込まれる。

米国特許第６，８８８，８２６号明細書は、複数のクロック信号が処理リソースを共有することを可能にする、解決法を開示している。ここで、ポインターは、ＦＩＦＯバッファに格納され、これは、順に、クロック信号が受信側で再構築できるように、システムクロックと各引き出し線クロック信号との間の時間差異を補うことを可能にする状態にする。

米国特許出願公開第２００５／００７８６８３号明細書は、共通の媒体を介して１以上のペイロードストリームデータ信号および予備データ信号を転送するためのデータ通信システムを記載している。予備データ信号は、データパケットとして編成され、そのための送信データは、これらのパケットをストリームデータ信号形式にフォーマットする。そして、信号は、ペイロードストリームデータ信号で送信のためのビットストリームに多重化される。

従来技術に関連する問題
上記に記載した様々なＴＤＭベースのアプローチにもかかわらず、該信号が異なる同期ソースに基づく場合、今日の最も重要な通信規格のふらつきの要件を満たす十分に高い位相精度を有する共通の媒体を介して多重形式の２以上のデータまたはクロック信号の送信を可能にする従来の解決法はない。

本発明の目的は、上記の問題を解決し、少なくとも２つの異なるクロックソースによって制御される多くの信号を多重化、送信、逆多重化する効果的な信頼性のある手段を提供することにある。

本発明の一態様によれば、上記目的は、最初に記載のデータ送信システムによって達成され、入力データ信号の少なくとも２組は、少なくとも１つの第１信号および少なくとも１つの第２信号を含む。少なくとも１つの第１信号は、少なくとも１つの第２信号を基礎にする同期ソースと異なる、同期ソースに基づく。さらに、第１ノードは、少なくとも１つのクロック抽出モジュール、少なくとも１つのサンプリングモジュールおよび多重化モジュールを含む。少なくとも１つのクロック抽出モジュールは、異なる同期ソースのそれぞれを示す各クロック信号を抽出するように、少なくとも１つの第１および第２信号から、構成される。少なくとも１つのサンプリングモジュールは、それぞれ結果として生じるサンプリングされたクロック信号へ抽出されたクロック信号のそれぞれをサンプリングするように構成される。サンプリングは、第２ノードへの送信媒体上に結果として生じたビットストリームを送信するために使用される回線周波数で同期される、サンプリング周波数に基づく。多重化モジュールは、ＴＤＭ構造においてそれぞれ離れた信号として、結果として生じたサンプリングされたクロック信号のそれぞれを含むように構成される。第２ノードは、逆多重化モジュール、少なくとも１つのジッタ減衰手段および少なくとも１つのインターフェースモジュールを含む。逆多重化モジュールは、結果としてサンプリングされたクロック信号を示す少なくとも２組の出力信号および１組の逆多重化クロック信号へ受信したビットストリームを逆多重化するように構成される。少なくとも１つのジッタ減衰手段は、下位の所定のレベルへ周波数ジッタの量を低減させるように、一連の逆多重化されたクロック信号における各信号において、構成され、従って、一連の逆多重化されたクロック信号による信号のそれよりも上位の同期品質を有する個別のクロック信号を生成する。

この設計は、同じ公称周波数、しかしながら、この周波数周辺のわずかに異なるドリフトを有する異なる同期ソースに基づく複数のデータ信号を送信する場合に、また、非常に高いタイミング精度の保護を可能にするので、有利である。

本発明のこの態様の好ましい一実施形態によれば、第２ノードは、一連の逆多重化クロック信号における各信号において、一連の逆多重化クロック信号における各信号において、周波数ジッタの量を所定のレベル以下に低減させるために、構成された少なくとも一つの狭帯域ジッタ減衰手段を含み、従って、それぞれ安定したクロック信号を生成する。

好ましくは、少なくとも一つの狭帯域ジッタ減衰手段は、バッファモジュールを含む。このモジュールは、問題の出力データ信号と関連する逆多重化クロック信号によって特定された入力レートで出力データ信号のビットを連続して受信するように構成される。バッファモジュールは、逆多重化データ信号のビットの所定の数を一時的に格納し、その後、モジュールは、回線アダプタモジュールへビットを供給するように構成される。ビットは、安定したクロック信号が、順に、逆多重化クロック信号に基づく、問題の出力データ信号と関連する安定したクロック信号によって順に、制御される位相ロックループによって特定された最終出力レートで連続して供給される。回線アダプタモジュールは、最終出力レートで出力ビットを出力ターミナルへ連続して送るように構成され、従って、第２ノードから結果として生じたクロック運搬データ信号を表す。この単純な構成により、結果として生じたクロック運搬データ信号における任意の周波数偏差は、任意の既存の通信規格のふらつき要件を満たすために十分に低く保持されうる。

本発明のこの態様の別の好ましい実施形態によれば、第２ノードは、一連の逆多重化クロック信号における各信号において、周波数ジッタの量を所定のレベル以下に低減させるための少なくとも一つの狭帯域ジッタ減衰手段を含み、従って、それぞれ安定したクロック信号を生成する。好ましくは、少なくとも一つの狭帯域ジッタ減衰手段の少なくとも一つは、少なくとも一つのインターフェースモジュールの少なくとも一つに組み込まれている。効果的な設計および回路の使用を提供しているので、これは、有利である。

本発明のこの態様のさらなる別の実施形態によれば、第２ノードは、少なくとも一つの広域帯ジッタ減衰モジュールを含む。このような各モジュールは、各逆多重化クロック信号を受信し、周波数ジッタを該逆多重化クロック信号における周波数閾値を超えて低減させるように構成され、それにより、結果として生じる除去逆多重化クロック信号を生成する。その後、広域帯ジッタ減衰モジュールは、少なくとも一つの狭帯域ジッタ減衰手段へ結果として生じる除去逆多重化クロック信号を送るように構成される。従って、比較的広い帯域幅を有するジッタは、ミックスダウンすることができず、その後、少なくとも一つのインターフェースモジュールに到達する。

本発明のこの態様のさらに他の好ましい実施形態によれば、少なくとも一つの広域帯ジッタ減衰モジュールの少なくとも一つは、周波数ジッタを周波数閾値を超えて低減させるために構成される位相ロックループ回路および／または共振回路を含む。従って、広域帯ジッタの伝搬は、簡単な方法で防ぎうる。

本発明のこの態様のさらに好ましい実施形態によれば、少なくとも一つの広域ジッタ減衰モジュールの少なくとも一つは、クロック再生器を含む。このユニットは、各逆多重化クロック信号を受信し、多くのクロック周期を含む平均間隔で逆多重化クロック信号の平均周期時間を示す各平均周期長値を繰り返し生成するために構成される。クロック再生器は、さらに、該平均周期長値に基づいて除去逆多重化信号を生成するために構成される。これにより、非常に強固なクロック信号が得られる。クロック再生器が例えば、ＦＰＧＡ（フィールド・プログラマブル・ゲート・アレイ）における、必要なチップ面積の点で非常に効果的に実行されうるので、設計は、さらに有利である。

本発明のこの態様の別の好ましい実施形態によれば、逆多重化モジュールは、異なる同期ソースのそれぞれに関して読み出しクロック信号を生成するように構成される。読み出しクロック信号は、クロックパルスの列を含み、クロックパルスの各列は、ＴＤＭ構造の各フレームにおいて含まれるビットの数と同等のクロックパルスの数を包含する。第２ノードは、読み出しクロック信号によって特定される入力レートで出力データ信号のビットを連続して受信し、逆多重化データ信号の受信したビットの所定の数を一時的に格納し、その後、除去逆多重化クロック信号によって特定される出力レートで該ビットを連続して送り出すように構成される少なくとも一つのバッファ手段をさらに含む。従って、インターフェースモジュールは、結果として生じるクロック運搬データ信号を生成するための高品質の基盤で提供される。

本発明のこの態様のさらに別の好ましい実施形態によれば、第１ノードの少なくとも一つのサンプリングモジュールは、問題の抽出クロック信号の周波数に対してオーバーサンプリング係数を示すサンプリング周波数に基づいて抽出クロック信号のそれぞれをサンプリングするように構成される。オーバーラッピング係数は、少なくとも１以上であり、好ましくは、１．２５以上である。さらに好ましくは、オーバーラッピング係数は、１．５〜１．７５の周辺である。これにより、クロック信号における場合と同様にデータにおけるジッタは、扱われ、同時に伝送媒体の帯域幅は、効率的に利用される。

本発明のこの態様のさらなる好ましい実施形態によれば、第１ノードは、抽出クロック信号の周波数に対して減少した周波数を有する結果として生じたダウンコンバートされた抽出クロック信号の生成に応じて、各抽出クロック信号を受信するために構成された少なくとも一つの分割モジュールを含む。ここで、減少した周波数は、抽出クロック信号の周波数の所定の割合を示す。所定の割合は、結果として生じたダウンコンバートされた抽出クロック信号がいわゆるハーフクロックになるように、１／２であってよい。しかしながら、技術的に、任意の他の割合は、本発明によれば、考えられる。いずれの場合でも、分割モジュールは、伝送媒体上の帯域幅の要件をさらに緩和する。

本発明のこの態様の別の好ましい実施形態によれば、第１ノードが少なくとも一つの分割モジュールを含むことが提供され、第２ノードは、少なくとも一つの乗算モジュールを含む。このモジュールは、クロック信号をインターフェースモジュールへ送るまえに上述の所定の割合の逆を示す係数で、各逆多重化クロック信号、またはその除去バージョンを乗算するように構成される。従って、抽出クロック信号は、再形成される。

本発明のこの態様のさらに別の好ましい実施形態によれば、第１ノードは、入力データ信号のそれぞれのペイロード情報を示す各データ信号を抽出するように構成される少なくとも一つのデータ抽出モジュールを含む。多重化モジュールは、さらに、ＴＤＭ構造においてそれぞれ独立信号として抽出データ信号のそれぞれを含むように構成される。そのため、ＴＤＭ構造は、抽出データ信号とサンプリングされたクロック信号の両方を包含する。

本発明の別の態様によれば、上記目的は、当初に記載の方法によって達成され、少なくとも２組の入力データ信号は、少なくとも一つの第１信号および少なくとも一つの第２信号を含む。ここで、少なくとも一つの第１信号は、少なくとも一つの第２信号が基づく同期ソースとは異なる、同期ソースに基づいている。方法は、該少なくとも一つの第１および第２信号から該異なる同期ソースのそれぞれを示す各クロック信号を、第１ノードにおいて、抽出するステップと、回線周波数で同期する、サンプリング周波数に基づいてそれぞれ結果として生じたサンプリングされたクロック信号へ抽出クロック信号のそれぞれを、第１ノードにおいて、サンプリングするステップと、ＴＤＭ構造においてそれぞれ独立信号として結果としてサンプリングされたクロック信号のそれぞれを、第１ノードにおいて、多重化するステップと、少なくとも２組の出力データ信号および結果として生じたサンプリングされたクロック信号を示す一連の逆多重化したクロック信号へ受信したビットストリームを、第２ノードにおいて、逆多重化するステップと、一連の逆多重化されたクロック信号における信号の同期品質よりも上位の同期品質を有する所定のレベルのクロック信号以下へ周波数ジッタの量を低減させるために一連の逆多重化されたクロック信号における各信号において、第２ノードにおいて、ジッタ減衰するステップと、それぞれ結果として生じたクロック運搬データ信号へその関連した安定化クロック信号を有する少なくとも２組の出力データ信号における各データ信号を、第２ノードにおいて、再結合するステップと、をさらに含む。この方法の利点は、その好ましい実施形態と同様に、提案されたデータ伝送システムを参照して上記の議論から明らかである。

本発明のさらなる態様によれば、上記目的は、コンピュータのメモリに直接ロード可能であり、該プログラムがコンピュータ上で実行される場合に上記提案の方法を実行するのに適用されるソフトウェアを含む、コンピュータプログラムによって達成される。

本発明の別の態様によれば、目的は、プログラムがコンピュータにロードされる場合に上記提案の方法を実行するコンピュータを制御するための、記録されたプログラムを有する、コンピュータ可読記録媒体によって達成される。

本発明のさらなる利点、有益な特徴およびアプリケーションは、以下の説明および従属の特許請求の範囲から明らかであろう。

本発明は、例として開示される、望ましい実施形態の手段と添付の図面を参照することによって、より明確に説明される。

本発明が適用可能なノード構成の概略ブロック図を示す。 本発明の第１実施形態に係るデータ伝送システムのブロック図を示す。 本発明の第２実施形態に係るデータ伝送システムのブロック図を示す。 本発明の特定の特徴をさらに参照する図１のノード構成を示す。 本発明の一実施形態に係るインターフェースモジュールのブロック図を示す。 提案の送信ノードで実行される一般的な方法をフロー図で示す。 提案の受信ノードで実行される一般的な方法をフロー図で示す。

本発明が適用可能なノード構成を示すブロック図を示す、図１を最初に参照する。

説明を明確にするために、図１は、第１ノード１００から２つの第２ノード２０１および２０２のそれぞれへ第１伝送線Ｌ１および第２伝送線Ｌ２を介して伝搬するデータトラフィックおよび同期のみを示す。しかしながら、実際のシステムでは、データトラフィックは、また、一般に、反対方向にも流れると考えられる。通常は、しかしながら、一方向に正確な同期信号を送ればよく、ここでは第１ノード１００から第２ノード２０１および２０２への流れが例示される。これは、第１ノード１００がいわゆるハブノードであり、第２ノード２０１および２０２が移動通信システムのアクセスノードである場合に特にあてはまり、アクセスノードは、異なるセルサイトでの機器を示してもよい。図１は、２つのアクセスノードのみを示しているが、実際のシステムでは、より多くの数（８など）のアクセスノードが一ハブノードへ接続されてもよいことが、さらに理解されるべきである。

図１において、入力データ信号の組は、ＳＴＭ−１信号ＳＴＭ−１Ａ、ＳＴＭ−１Ｂ、ＳＴＭ−１ＣおよびＳＴＭ−１Ｄならびにギガビットイーサネット（登録商標）信号ＧＢＥ−Ａ、ＧＢＥ−Ｂ、ＧＢＥ−ＣおよびＧＢＥ−Ｄによって示される。しかしながら、本発明は、これらの信号フォーマットに限定されない。それどころか、信号の多くの追加の異なるタイプは、第１ノード１００から１以上の第２ノード２０１および２０２へ送信されてもよい。第１および第２伝送線Ｌ１およびＬ２は、それぞれ、様々なセルサイトを相互接続する光ファイバーケーブルを含んでもよい。このような場合、各伝送線Ｌ１およびＬ２は、一般に、この出願では単一波長を利用する。従って、一波長は、以前から知られる解決法によれば不可能である、多くの異なる同期信号を輸送してもよい。

ほとんどの場合、各携帯電話事業者は、彼らの各通信システムの基地局用の同期ソースとして自身の原子時計信号を提供する。

図１において、第１携帯電話事業者が自身のシステムにおいて同期を提供するためにＳＴＭ−１Ａ信号を使用し、第２携帯電は事業者が自身のシステムにおいて同期を提供するためにＳＴＭ−１Ｂ信号を使用し、第３携帯電話事業者が自身のシステムにおいて同期を提供するためにＳＴＭ−１Ｃ信号を使用し、第４携帯電話事業者が自身のシステムにおいて同期を提供するためにＳＴＭ−１Ｄ信号を使用すると仮定する。

ＳＴＭ−１Ａ信号は、順に、Ｅ１−Ａ６３を通ってＥ１−Ａ１と呼ばれる、最大で６３のＥ１信号が含まれてもよい。その結果、図１において、Ｅ１信号Ｅ１−Ａ１、Ｅ１−Ａ２、Ｅ１−Ａ３およびＥ１−Ａ４は、ＳＴＭ−１信号ＳＴＭ−１Ａから生じ、従って、これらの信号は、全て周波数２．０４８ＭＨｚを有する第１同期ソースに基づく。

同様に、Ｅ１信号Ｅ１−Ｂ１は、周波数２．０４８ＭＨｚを有する第２同期ソースに基づく、第２携帯電話事業者のＳＴＭ−１信号ＳＴＭ１Ｂが起源であり、Ｅ１信号Ｅ１−Ｃ１は、周波数２．０４８ＭＨｚを有する第３同期ソースに基づく、第３携帯電話事業者のＳＴＭ−１信号ＳＴＭ−１Ｃが起源であり、Ｅ１信号Ｅ１−Ｄ１は、周波数２．０４８ＭＨｚを有する第４同期ソースに基づく、第４携帯電話事業者のＳＴＭ−１信号ＳＴＭ−１Ｄが期限である。

図１の例において、ＳＴＭ−１信号から生じたＥ１信号は、第２ノード２０１および２０２で終端される。それにもかかわらず、ネットワーク管理システムによって支援され、固有のＥ１信号は、任意の組み合わせでハブノードからアクセスノードまで分配されうる。

図２ａは、本発明の第１実施形態によるデータ伝送システムのブロック図を示す。

システムは、第１ノード１００、第２ノード２００および第１および第２ノード１００および２００を相互接続する伝送媒体Ｌを含む。

第１ノード１００は、入力データ信号ｄ−ｉｎ１およびｄ−ｉｎ２の組を受信し、ＴＤＭ構造による伝送のための信号、または信号の各組の少なくともサブ組をフォーマットするように構成される。入力データ信号ｄ−ｉｎ１およびｄ−ｉｎ２の組は、クロック信号がそれぞれ組み込まれる、少なくとも２つのデータ信号を含む。具体的には、入力データ信号ｄ−ｉｎ１およびｄ−ｉｎ２の組は、少なくとも一つの第１信号および少なくとも一つの第２信号を含み、少なくとも一つの第１信号は、少なくとも一つの第２信号が基づく同期ソースとは異なる同期ソースに基づく。

伝送媒体Ｌは、ビットストリームｂｓとしてＴＤＭフォーマット信号を送信するように構成される。ビットストリームｂｓは、順に、ＴＤＭフォーマット信号の帯域幅の要求に適合する回線周波数を有する。

ビットストリームｂｓは、２．５Ｇｂｐｓを有してもよい。これは、第１ノード１００から信号第２ノード２００へ伝達するのに十分であり、入力信号は、２つの異なる同期ソースに基づき、３．１２５Ｍｂｐｓの結果として生じるサンプリング信号へサンプリングされる各同期ソース、１６Ｅ１信号、それぞれは、最大で４２９．７３２Ｍｂｐｓの１０１５．６２５Ｍｂｐｓ（６４Ｂ／６５Ｂ暗号化）プラスオーバーヘッドデータのビットレートを有する。ここで、６４Ｂ／６５Ｂ暗号化は、フォーマットを意味し、６４ビットは、６５ビットに符号化され、数量１０１５．６２５は、従って、（６４／６５）×１０００として導き出される。

さらに、同期ソースのそれぞれを示すビットストリームは、各ほぼジッタフリー３．１２５Ｍｂｐｓストリーム、またはオーバーサンプリング周波数の周期に相当するピークジッタに対して比較的大きなピークを有する（１０１０１０タイプの）２．０４８Ｍｂｐｓストリームのどちらかと見なされる。これは、最大振幅ジッタは、３２０ｎｓになることを意味する。３．１２５Ｍｂｐｓビットストリームｂｓは、回線周波数を有する完全周期においてクロック周波数を有するので、各フレームにおいてフレーム毎のビットの同じ数を有するＴＤＭフレームにおいてこれらのビットを送信することは、ささいなタスクである。

回線周波数は、しかしながら、２．０４８ＭＨｚ周波数へ同期されない。従って、Ｅ１信号を含むＴＤＭ構造が使用される場合、Ｅ１毎およびフレーム毎のビットの数は、回線周波数とＥ１信号の周波数２．０４８ＭＨｚとの間の周波数ずれにより変わらなければならない。これは、しかしながら、フレームに含まれるビットの数に関する各フレームにおける情報を含むことによって第１ノード１００において多重化モジュール１４０によって処理されうる。

結果として生じたビットストリームは、その後、例えば、光ファイバーケーブルの伝送媒体Ｌで送られる。ビットレートは、周波数３．１２５ＭＨｚが２５００／８００＝３．１２５として生成されてもよいので適切である、２．５Ｇｂｐｓ（すなわち２５００Ｍｂｐｓ）であってよい。

第２ノード２００は、ビットストリームｂｓを受信し、２組の出力データ信号ｄ−ｏｕｔ１およびｄ−ｏｕｔ２へビットストリームｂｓを逆多重化するように構成される。

第１ノード１００は、少なくとも一つのクロック抽出モジュール１１１および１１２のそれぞれ、少なくとも一つのサンプリングモジュール１３１および１３２および多重化モジュール１４０を含む。好ましくは、第１ノードは、また、少なくとも一つのデータ抽出モジュール１２１および１２２を含む。

少なくとも一つのデータ抽出モジュール１２１および１２２は、入力データ信号ｄ−ｉｎ１およびｄ−ｉｎ２の組のそれぞれのペイロード情報を示すデータ信号ｄ−ｅｘ１およびｄ−ｅｘ２の各組を抽出するように構成される。

多重化モジュール１４０は、ＴＤＭ構造における各独立信号としてデータ信号ｄ−ｅｘ１およびｄ−ｅｘ２の抽出された組において各信号を含むように構成される。

各クロック抽出モジュール１１１および１１２は、少なくとも一つの第１および第２信号から、異なる同期ソースのそれぞれを示す各クロック信号ＣＬＫｅｘ１およびＣＬＫｅｘ２を抽出するように構成される。

少なくとも一つのサンプリングモジュール１３１および１３２は、各結果として生じるサンプリングクロック信号ＣＬＫｓｐ１およびＣＬＫｓｐ２へ抽出クロック信号ＣＬＫｅｘ１およびＣＬＫｅｘ２のそれぞれをサンプリングするように構成される。サンプリングは、回線周波数と同期する、サンプリング周波数ｓｍｐに基づく。好ましくは、少なくとも一つのサンプリングモジュール１３１および１３２は、問題の抽出クロック信号ＣＬＫｅｘ１およびＣＬＫｅｘ２の周波数と比べて１以上のオーバーサンプリング係数を示すサンプリング周波数にそれぞれ基づく抽出クロック信号ＣＬＫｅｘ１およびＣＬＫｅｘ２のそれぞれをサンプリングするように構成される。さらに好ましくは、オーバーサンプリング係数は、１．２５以上、最も好ましくは、約１．５〜１．７５である。それにもかかわらず、オーバーサンプリング係数を示す除算Ｙ／Ｘが低分母割合を有さない場合、例えば、３／２または４／３、は、不規則に分配される抽出クロック信号ＣＬＫｅｘ１およびＣＬＫｅｘ２のエッジを引き起こし、従って、誤位相表示を引き起こすことが有利である。その結果、１．５２および１．７７のようなオーバーサンプリング係数は、１．５（すなわち３／２）および１．７５（すなわち７／４）のそれぞれよりも良い。適切なオーバーサンプリング係数を選択することによって、データ信号ｄ−ｅｘ１とｄ−ｅｘ２および抽出クロック信号ＣＬＫｅｘ１とＣＬＫｅｘ２の信号におけるジッタの度合いは、処理されうる。同時に、伝送媒体Ｌの帯域幅が節約される。

この文脈において、周波数ｆ_ＣＬＫＨｚのクロックがビットレート２ｆ_ＣＬＫｂｐｓでエンドレスの０１０１０パターンを有するデータ信号に対応することに言及する価値がある。従って、クロック信号をサンプリングする場合、オーバーサンプリング係数ＯＦは、サンプリング周波数ｆ_ｓｍｐとサンプリングされるクロック信号に相当するデータ信号のレートとの間の割合として決定される、すなわち、ＯＦ＝ｆ_ｓｍｐ／（２ｆ_ＣＬＫ）である。

多重化モジュール１４０は、ＴＤＭ構造における各独立信号として結果として生じるサンプリングクロック信号ＣＬＫｓｐ１およびＣＬＫｓｐ２のそれぞれを含むようにさらに構成される。

第２ノード２００は、逆多重化モジュール２１０、少なくとも一つのジッタ減衰手段（例えば、図２ａにおいて狭帯域ジッタ減衰手段２３１および２３２によって示される）、および少なくとも一つのインターフェースモジュール２２１および２２２を含む。

逆多重化モジュール２１０は、結果として生じるサンプリングクロック信号ＣＬＫｓｐ１およびＣＬＫｓｐ２を示す逆多重化クロック信号ＣＬＫｄｍ１およびＣＬＫｄｍ２の組のそれぞれ出力データ信号ｄ−ｏｕｔ１およびｄ−ｏｕｔ２の組へ受信したビットストリームｂｓを逆多重化するように構成される。ここで、出力データ信号ｄ−ｏｕｔ１およびｄ−ｏｕｔ２の各組は、通常、複数（８など）のデータ信号を含み、逆多重化クロック信号ＣＬＫｄｍ１およびＣＬＫｄｍ２の組は、一連の入力データ信号ｄ−ｉｎ１およびｄ−ｉｎ２において含まれる同期ソースの数と同等のクロック信号の数を示す。

少なくとも一つの狭帯域ジッタ減衰手段２３１および２３２は、一連の逆多重化クロック信号ＣＬＫｄｍ１およびＣＬＫｄｍ２における各信号において、周波数ジッタの量を所定のレベル以下に低減させるように構成される。従って、結果として、各安定化クロック信号ＣＬＫｓｔｂ１およびＣＬＫｓｔｂ２が生成される。好ましくは、少なくとも一つの狭帯域ジッタ減衰手段２３１および２３２の少なくとも一つは、各データフィードモジュール２４１および２４２と関係があり、少なくとも一つのインターフェースモジュール２２１および２２２の少なくとも一つのそこと一緒に統合される。すなわち、これは、効果的な全体の設計および回路使用量を提供する。インターフェースモジュールに関するさらなる詳細は、図３を参照して以下に提示される。

少なくとも一つのインターフェースモジュール２２１および２２２は、一連のデータ信号ｄ−ｒｅｓ１およびｄ−ｒｅｓ２のそれぞれにおいて各結果として生じるクロック運搬データ信号へ関連した安定化クロック信号ＣＬＫｓｔｂ１およびＣＬＫｓｔｂ２のそれぞれを有する一連の出力データ信号ｄ−ｏｕｔ１およびｄ−ｏｕｔ２において各データ信号を再結合するように構成される。

図２ｂは、本発明の第２実施形態によるデータ伝送システムのブロック図を示す。図２ｂにおいて、全てのユニット、信号および図２ａにおいてまた生じるそれらとして同じ参照符号を運ぶ値は、同じユニット、信号および上記図２ａをそれぞれ参照するような値を指定し、従って、以下で繰り返されない。

本発明の一好ましい実施形態によれば、第２ノード２００は、少なくとも一つの広帯域ジッタ減衰モジュールを含む。図２ｂに示される実施形態において、２つの広帯域ジッタ減衰モジュール２７１および２７２のそれぞれは、第２ノード２００において含まれる。

各モジュール２７１および２７２は、逆多重化クロック信号ＣＬＫｄｍ１およびＣＬＫｄｍ２の各組を受信し、周波数ジッタを逆多重化クロック信号のこのセット組における閾値周波数を超えて低減させ、従って、結果として生じる除去逆多重化クロック信号ＣＬＫｄｍ１’およびＣＬＫｄｍ２’のそれぞれを生成するように構成される。広帯域ジッタ減衰モジュール２７１および２７２のそれぞれは、その後、図２ｂにおいてインターフェースモジュール２２１および２２２それぞれに組み込まれると想定される、少なくとも一つの狭帯域ジッタ減衰手段２３１および２３２（図２ａ参照）へ結果として生じる除去逆多重化クロック信号ＣＬＫｄｍ１’およびＣＬＫｄｍ２’を転送する。

広帯域ジッタ減衰モジュール２７１および２７２の重要な目的は、重大なスペクトルがダウンミキシングされる任意のジッタの影響を低減させることである。比較的知られる問題は、第１ノード１００における分周器モジュール５１および５２のような、分周器が結果として生じる信号の周波数の削減に加えて、また、ジッタまたは位相変調を混ぜ合わせるという事実に関する。例えば、２．０４８ＭＨｚのクロック周波数が６４分周器によって分割するように接続される場合、出力周波数が３２ｋＨｚ（すなわち２．０４８ＭＨｚ／６４）になることは、よく知られている。あまり知られていないことは、同じ例の２．０４８ＭＨｚ信号が３２００Ｈｚを有する位相変調であることであり、分周器からの出力は、１Ｈｚのみのジッタ（または位相変調）を有する。この信号は、順に、問題の信号成分を除去するのが困難であるＰＬＬ帯域幅内であってよい。同様に、３１９９９Ｈｚジッタは、同じように分周器の出力で１Ｈｚを引き起こす。

本出願人は、高周波数ジッタが周波数３２ｋＨｚ、５４ｋＨｚ、９６ｋＨｚ、１２８ｋＨｚなどを有する場合、上記の例において、高周波数ジッタが低周波数基底域ジッタへダウンミキシングされることを示す、シミュレーションおよび測定を行ってきた。シミュレーションおよび測定は、そのようなダウンミキシングが、サンプリングクロック信号ＣＬＫｓｐ１およびＣＬＫｓｐ２などの同期信号を転送する場合に受け入れられない、多くの量の不要なふらつきを引き起こすことをさらに示してきた。

例えば、予めフィルタリングが行われない場合、ダウンミキシングにより生じる信号におけるふらつきは、−１５ｐｐｍ〜１５ｐｐｍの間隔で５ｎｓよりも大きいふらつきの結果となってもよい。この影響を低減させるために、適用されたプレフィルターは、以下の式による周波数の実質的ジッタ減衰を有する必要がある。
Ｍ×ｆ／Ｎ
ここで、Ｍ＝１，２，３，４，．．．
ｆ＝ソース信号周波数

従って、Ｎ＝６４、およびｆ＝２．０４８ＭＨｚに対して、３２ｋＨｚ、６４ｋＨｚ、９６ｋＨｚ…で実質的ジッタ減衰が存在すべきである。この種のプレフィルタリングにより、高周波数ジッタが、低周波数ジッタ、またはふらつきにダウンミキシングされることを防ぐ。

広帯域ジッタ減衰モジュール２７１および２７２は、従って、このフィルタリング機能を有する。モジュール２７１および２７２は、異なる技術を通って実行されてもよい。
本発明の実施形態によれば、これらのモジュール２７１および２７２（またはクロックプレフィルター）は、ＰＬＬ、共振回路またはいわゆるクロック再生器を含んでもよい。

特に、少なくとも一つの広帯域ジッタ減衰モジュール２７１および２７２の少なくとも一つは、周波数ジッタを閾値周波数を超えて低減させるように構成されるＰＬＬ回路を含んでもよい。

あるいは、またはその補助として、少なくとも一つの広帯域ジッタ減衰モジュール２７１および２７２の少なくとも一つは、周波数ジッタを閾値周波数を超えて低減させるように構成される共振回路を含んでもよい。

さらに別の代替として、または補助として、少なくとも一つの広帯域ジッタ減衰モジュール２７１および２７２の少なくとも一つは、クロック再生器の新しいタイプを含んでもよい。このユニットは、各逆多重化クロック信号ＣＬＫｄｍ１およびＣＬＫｄｍ２を受信し、多くのクロック周期を含む平均化間隔で逆多重化クロック信号ＣＬＫｄｍ１およびＣＬＫｄｍ２のための平均周期を示す各平均周期長値を、繰り返し、生成し、該平均周期長値に基づいて除去逆多重化クロック信号ＣＬＫｄｍ１’およびＣＬＫｄｍ２’を生成するように構成される。閾値以上の周波数ジッタにおけるこの平均化の結果は、信号ＣＬＫｄｍ１’およびＣＬＫｄｍ２’それぞれにおいて減らされる。

クロック再生器の提案された新しいタイプの操作原理を明らかにするために、以下の表１を参照する。表１は、１０進値例を介して、どれだけの平均周期長値ＰＬ_ａｖｇが入力信号ＣＬＫ_ｉｎの４サイクルのローリング平均化間隔で決定され、どれだけ基づいて安定化出力クロック信号ＣＬＫ_ｏｕｔが生成されるのかを示す。４サイクルの平均化間隔が例を示すように提供するために選択されるのみであることは、留意されるべきである。実際の実施において、はるかに大きな間隔は、好ましくは、例えば、入力クロック信号ＣＬＫ_ｉｎの１２８サイクルを示す、ために使用される。

表１の第２列は、入力クロックＣＬＫ_ｉｎの周期の値を示す。見てわかるように、入力クロック信号ＣＬＫ_ｉｎは、最初の４列の間の１０進値８の周期長を有する（すなわち、サンプリングクロックの８周期に相当する）。その後、列５と１１との間で、周期長は、１０進値１４へ増加させ、最終的に列１２のように、周期長は、１０進値４まで下がる。この例の代わりに、入力クロック信号ＣＬＫ_ｉｎの各周期のためのおおよそ１０サンプリングクロック周期があるので、実際の実施において、サンプリングクロック周波数が入力クロック信号ＣＬＫ_ｉｎの各周期のための約１００サンプリングクロック周期があることは、さらに留意されるべきである。

表１の第３列は、４周期長値ＰＬのローリング合計を示す。計算において１列の遅れがあることを仮定することに留意されたい。これは、周期長値ＰＬが８から１４に変化し、ローリング合計が第６列で最初に変化する場合に例えば第５列で明らかになる。

表１の第４列は、いわゆる修正ローリング合計を示す。ここの第１修正は、第７列における前の列（すなわち第６列）から誤差項が追加される、７行目で発生する。第７列の誤差項は、計算された平均周期長ＰＬ_ｃａｖｇと平均周期長値ＰＬ_ａｖｇとの間の任意の差に対して補償し、第７列を参照してさらに以下で議論される。

表１の第５列は、平均化が平均周期長値ＰＬａｖｇを決定するために実行される周期長値ＰＬの数である、４で第４列の値を割ることによって得られる修正されたローリング合計の平均値を示す。

表１の第６列は、整数に切り捨てられた第５列の値を示す。出力クロック信号ＣＬＫ_ｏｕｔの周期長値に相当する第６列における数値を留意し、これらの周期長値は、順に、入力クロック信号ＣＬＫ_ｉｎの周期長値ＰＬのローパスフィルターバージョンと見なされうる。

表１の第７列は、各行で、第６列における値から第５列における値を引き算し、その後、この値を４で多重化することによって得られる誤差項を示す（すなわち、平均間隔を示す）。

それぞれの時間は、入力クロック信号ＣＬＫ_ｉｎスタートの各サイクルが第２列における周期長値ＰＬを累積することによって得られることを指す。表１の第８列は、時間０から受信するサンプリングクロックＣＬＫ_ｓｍｐ１のクロックパルスの数に同様に相当する、これらの時間のポイントを示す。

第９列は、特に、出力クロック信号ＣＬＫｏｕｔのパルスの時間におけるポイントを示す。第８列の値は、与えられた行までの第２列における数を累積することによって単に得られる。

５行目において、第８列の入力数は、４６（すなわち、より高い数）であるが、第９列の出力数は、４０である。これは、実際のシステムでは発生できない、いわゆる非因果的挙動の一例である。この現象の背後にある問題は、時間ｔ＝４０におけるポイントで出力クロック信号ＣＬＫ_ｏｕｔのパルスを生成するために必要とされる情報が時間ｔ＝４６におけるポイントまでに得られないということである。

この非因果的挙動は、入力周期長値ＰＬが８から１４に増加するが、入力クロック信号ＣＬＫ_ｉｎの周波数が５行目で減少することによって明らかにされる。非因果的挙動を排除するために、十分に大きなオフセット数は、出力クロック信号ＣＬＫ_ｏｕｔのパルスが生成される場合の毛算されたポイント時間に追加される。ここで、表１の第１０列において示される、１５のオフセットを選択してきた。分かるように、時間におけるいくつかの入力ポイント（第８列）は、時間におけるいくつかの出力ポイント（第１０列）と同じである。これは、システムが非因果的挙動の寸前であることを意味する。従って、ここで、１５は、確かに最小限の可能なオフセット値である。

好ましくは、オフセット数（比較的大きい）は、出力クロック信号ＣＬＫ_ｏｕｔの時間における初期の計算されたポイントに追加される。これにより、より低い周波数、ジッタおよび位相変調によって引き起こされる任意の非因果的挙動は、クロック再生器によって処理されうる。

第１０および９列の第１行目において、出力クロック信号ＣＬＫ_ｏｕｔのパルスが、クロック再生器が、問題のクロックパルスが作成されるべきと「認識」する場合に、時間におけるポイントの後に生成された１５サンプリングクロックパルスであることは、明らかである。

これは、入力クロック信号ＣＬＫ_ｉｎが周期長８を有する限り、１５（すなわち最大で４行目）の非因果的挙動へのマージンがあることを意味する。しかしながら、周波数が減少する場合、周期長が１４になるように、マージンは０に減らされてきた。

本発明の好ましい一実施形態によれば、逆多重化モジュール２１０は、異なる同期ソースのそれぞれに関する読み出しクロック信号ＣＬＫｏ１およびＣＬＫｏ２それぞれを生成するように構成される。各読み出しクロック信号ＣＬＫｏ１およびＣＬＫｏ２は、クロックパルスの列を含み、クロックパルスの各列は、ＴＤＭ構造の各フレームにおいて含まれるビットの数と同等のクロックパルスの数を包含する。

この実施形態において、第２ノード２００は、少なくとも一つのバッファ手段２５１および２５２をさらに含む。各バッファ手段２５１および２５２は、適用可能な読み出しクロック信号ＣＬＫｏ１およびＣＬＫｏ２によって特定される入力レートで出力データ信号の組ｄ−ｏｕｔ１およびｄ−ｏｕｔ２のビットそれぞれを連続して受信するように構成される。バッファ手段２５１および２５２それぞれは、逆多重化データ信号の組ｄ−ｏｕｔ１およびｄ−ｏｕｔ２の受信したビットの所定の数を一時的に格納し、その後、広帯域ジッタ減衰モジュール２７１および２７２のそれぞれから除去逆多重化クロック信号ＣＬＫｄｍ１’およびＣＬＫｄｍ２’によって特定される出力レートで連続してこれらのビットを送り出す。

本発明の別の好ましい実施形態によれば、第１ノード１００は、少なくとも一つの分周器モジュールを含む。図２ｂは、各抽出クロック信号ＣＬＫｅｘ１およびＣＬＫｅｘ２を受信し、それに応えて結果として生じるダウンコンバート抽出クロック信号ＣＬＫｅｘ１／ＦおよびＣＬＫｅｘ２／Ｇを生成するように構成される、２つのそのようなモジュール、１５１および１５２をそれぞれ示す。ダウンコンバート抽出クロック信号ＣＬＫｅｘ１／ＦおよびＣＬＫｅｘ２／Ｇは、抽出クロック信号ＣＬＫｅｘ１およびＣＬＫｅｘ２の周波数のそれぞれ所定の割合１／Ｆおよび１／Ｇを示す減少した周波数を有する。

所定の割合は、１／２であってもよい。そのような場合、第１ノード１００は、例えば、２．０４８ＭＨｚ信号の代わりに１．０２４ＭＨｚがシステムを介して送信される、いわゆる半クロックを生成する。当然ながら、帯域幅は、従って、保存される。半クロックは、同様に、データパターン１０１０１０などを有する２．０４８Ｍｂｐｓに相当することに留意されたい。本発明によれば、他の所定の割合１／Ｆおよび１／Ｇは、例えば、１／３または１／４と同様に使用されてもよいことは、また、留意されるべきである。

いずれの場合において、第１ノード１００が少なくとも一つの分周器モジュール１５１および／または１５２を含む場合、第２ノード２００は、クロック信号をインターフェースモジュール２２１および２２２それぞれに送る前に該所定の割合１／Ｆおよび１／Ｇの反対のＦおよびＧをそれぞれ示す係数を有する各逆多重化サンプリングクロック信号ＣＬＫ／ＦおよびＣＬＫ／Ｇを乗算するように構成される、少なくとも一つの一致する乗算器モジュール２６１および／２６２を含まなければならない。

それにもかかわらず、処理連鎖における乗算器モジュール２６１および２６２と広帯域ジッタ減衰モジュール２７１および２７２との間の特定の順序は、無関係である。これは、乗算器モジュール２６１および２６２は、除去逆多重化クロック信号ＣＬＫｄｍ１７ＦおよびＣＬＫｄｍ２７Ｇ（図２ｂに図示されていない）それぞれの代わりに同様に操作してもよいことを意味する。

図２ｃは、本発明の特定の特徴をさらに参照する図１のノード構成を示す。しかしながら、図１とは対照的に、説明を明確にするために、ＧＢＥ信号を示す信号は、図２ｃには示されていない。それにもかかわらず、図２ｃにおいて、図２ａおよび／または２ｂにおいて使用されるような同じ参照符号を有する全てのユニット、信号および値は、図２ａおよび／または２ｂを参照する上記に記載の同様のユニット、信号および値をそれぞれ参照しており、その後、以下では繰り返さない。

図１に示される例と同様に、図２ｃにおいて、第１ノード１００は、第１および第２伝送線Ｌ１およびＬ２を介して２つの第２ノード２０１および２０２へ接続される。入力データ信号ｄ−ｉｎ１およびｄ−ｉｎ２の組が２つの異なる同期ソースに基づく信号を含み、これらのグループのそれぞれからの信号が第２ノード２０１および２０２のそれぞれに送信されることをさらに仮定する。ここで、結果として生じるクロック運搬信号は、ｄ−ｒｅｓ１およびｄ−ｒｅｓ３がそれぞれｄ−ｒｅｓ２およびｄ−ｒｅｓ４に指定される。その結果、両方の同期ソースを示すサンプリングクロック信号ＣＬＫｓｐ１およびＣＬＫｓｐ２は、第伝送線Ｌ２を介して送信される第２ビットストリームｂｓ２と同様に第１伝送線Ｌ１を介して送信される第１ビットストリームｂｓ１において含まれなければならない。また、第２ノード２０１および２０２は、逆多重化クロック信号ＣＬＫｄｍ１およびＣＬＫｄｍ２に関するデータ信号の組ｄ−ｏｕｔ１、ｄ−ｏｕｔ２、ｄ−ｏｕｔ３およびｄ−ｏｕｔ４において各出力データ信号を再結合するために各インターフェースモジュール２２１、２２２、２２３および２２４を含まなければならない。

図３を参照すると、本発明の一実施形態に係るインターフェースモジュール２２０のブロック図を参照する（図２ａおよび２ｂのモジュール２２１および２２２、および図２ｃのモジュール２２１〜２２４を参照）。この実施形態において、狭帯域ジッタ減衰手段２３０は、データ送り出しモジュール２４０と一緒にインターフェースモジュール２２０へ組み込まれる。狭帯域ジッタ減衰手段２３０は、ＰＬＬ回路３３１、３３２、３４０、３６０を含み、データ送り出しモジュール２４０は、バッファモジュール３１０および回線アダプタモジュール３２０を含む。

バッファモジュール３１０は、問題の出力データ信号の組ｄ−ｏｕｔと関係のある逆多重化クロック信号ＣＬＫｄｍによって特定される入力レートで出力データ組ｄ−ｏｕｔのビットを連続して受信するように構成される。バッファモジュール３１０は、逆多重化データ信号のビットの所定の数を一時的に格納し、その後、該ビットｂｔｓを回線アダプタモジュール３２０へ送り出すように構成される。ビットｂｔｓは、問題の出力データ信号瀬戸ｄ−ｏｕｔと関係がある安定化クロック信号ＣＬＫｓｔｂによって特定される最終出力レートで連続して送り出される。

安定化クロック信号ＣＬＫｓｔｂは、順に、狭帯域ジッタ減衰手段２３０によって生成される。具体的には、その第１分周器モジュール３３１は、逆多重化クロック信号ＣＬＫｄｍを受信し、第２分周期モジュール３３２は、安定化クロック信号ＣＬＫｓｔｂを受信する。第１および第２分周期モジュール３３１および３３２の両方は、減少した周波数で結果とし生じる信号を生成するために適切な係数Ｎでその各入力信号ＣＬＫｄｍおよびＣＬＫｓｔｂを分割する。位相比較器３４０は、減少周波数信号を受信し、それに応えて、ループフィルタ３５０への入力を低減させる。ループフィルタ―３５０は、順に、安定化クロック信号ＣＬＫｓｔｂを生成する電圧制御発振器３６０を制御する。従って、バッファモジュール３１０に格納されるデータビットは、出力データ信号の組ｄ−ｏｕｔと関係がある逆多重化クロック信号に順に基づく、安定化クロック信号ＣＬＫｓｔｂによって特定される最終出力レートで送り出される。

回線アダプタモジュール３２０は、該最終出力レートでバッファモジュール３１０から出力ターミナルまで出力されるデータビットｂｔｓを連続して転送するように構成される。従って、出力ターミナルの信号は、第２ノードからの結果として生じるクロック運搬データ信号ｄ−ｒｅｓを示す。

要約すると、図４および５におけるフロー図を参照して本発明に係るデータ信号を多重化、伝送および逆多重化する一般的な方法を説明する。ここで、図４は、送信機側の手順を示し、図５は受信機側の手順を示す。

図４において、最初のステップ４１０は、少なくとも２組の入力データ信号を受信する。入力データ信号の組は、クロック信号がそれぞれ組み込まれる少なくとも２つのデータ信号を含む。特に、入力データ信号の組は、少なくとも一つの第１信号および少なくとも一つの第２信号を含み、少なくとも一つの第１信号は、少なくとも一つの第２信号が基づく同期ソースとは異なる同期ソースに基づく。ステップ４２０は、その後、入力データ信号から異なる同期ソースのそれぞれを示す各クロック信号を抽出する。続いて、ステップ４３０は、サンプリング周波数に基づく各結果として生じるサンプリングクロック信号へ抽出クロック信号のそれぞれをサンプリングする。サンプリング周波数は、順に、ビット列の形式で信号を送信するために使用される回線周波数と同期する（以下のステップ４５０を参照）。その後、ステップ４４０は、入力データ信号の組からまた、抽出された、抽出エータ信号と一緒のＴＤＭ構造による伝送のためのサンプリングクロック信号をフォーマットする。その後、ステップ４５０は、伝送媒体でビットストリームとしてＴＤＭフォーマット信号を送信する。最後に、手順は、再びステップ４１０に戻る。当然ことながら、実際の実施において、データは、連続して受信され、従って、４１０〜４５０の全てのステップは、同時に、しかしながら、データの異なる部分に関して実行される。

図５において、最初のステップ５１０は、伝送媒体を介してビットストリームを受信する。ビットストリームは、回線周波数を有し、少なくとも一つの第１信号および少なくとも一つの第２信号を示すサンプリングクロック信号と同様に抽出データ信号を含むＴＤＭフォーマット信号を示し、少なくとも一つの第１信号は、少なくとも一つの第２信号が基づく同期ソースとは異なる同期ソースに基づく。ステップ５２０は、その後、結果として生じるサンプリングクロック信号を示す一連の逆多重化クロック信号のそれぞれ少なくとも２組の出力データ信号へビットストリームを逆多重化する。続いて、ステップ５３０は、周波数ジッタの量を所定のレベル以下に低減させるために一連の逆多重化クロック信号における各信号に関してジッタ減衰を実行する。従って、各クロック信号は、生成され、一連の逆多重化クロック信号における信号の同時品質よりも上位の同期品質を有する。その後、ステップ５４０は、各結果として生じるクロック運搬データ信号へその関連したクロック信号を有する一連の出力データ信号において各データ信号を再結合し、最後に、手順は再び５１０に戻る。上記と同様に、実際の実施において、データビットは、連続して受信され、従って、５１０〜５４０の全てのステップは、同時に、しかしながらデータの異なる部分に関して実行される。

全てのステップは、任意のサブシーケンスのステップと同様に、図４および５を参照して記載され、上記は、プログラムされたコンピュータ装置のよって制御されてもよい。さらに、図面を参照して上記記載の本発明の実施形態は、コンピュータ装置およびコンピュータ装置において実行されるプロセスを含むが、本発明は従って、また、本発明が実行されるように適用される、コンピュータ、具体的には、キャリアのコンピュータプログラムまで広がる。プログラムは、部分的なコンパイル形式、または本発明に係る手順の実行における使用に適切な他の形式のような、ソースコード、オブジェクトコード、コード中間ソースおよびオブジェクトコードの形式であってもよい。プログラムは、動作システムの一部、または独立アプリケーションのいずれかであってよい。キャリアは、プログラムを実行できる任意の構成要素またはデバイスであってよい。例えば、キャリアは、フラッシュメモリ、ＲＯＭ、例えばＤＶＤ、ＣＤ、ＥＰＲＯＭ、ＥＥＰＲＯＭなどの記録媒体、または例えばフロッピー（登録商標）ディスクまたはハードディスクなどの時期磁気記録媒体を含んでもよい。さらに、キャリアは、電気または光ケーブルを介してまたはラジオまたは他の手段によって伝搬されうる電気または光信号などの伝送可能なキャリアであってもよい。プログラムがケーブルまたは他の装置または手段によって直接伝搬されうる信号で具体化される場合、キャリアは、そのようなケーブルまたは装置または手段によって構成されてもよい。あるいは、キャリアは、プログラムが組み込まれる集積回路であってもよく、集積回路は、関連手順の実行のため、またはその実行における使用のために適合される。

本明細書で使用される場合の用語「含む（ｃｏｍｐｒｉｓｅｓ／ｃｏｍｐｒｉｓｉｎｇ）」は、規定された特徴、整数、ステップまたは構成要素の存在を特定するために解釈される。しかしながら、用語は、１以上の追加の特徴、整数、ステップまたはその構成要素またはグループの存在または追加を排除しない。

この明細書における任意の従来技術の参照は、参照された従来技術がオーストラリア、または他の国において共通の常識の一部を形成する確認または任意の提案、として解釈されない。

本発明は、図面における記載された実施形態に限定されず、特許請求の範囲内で自由に変更可能である。

Claims (25)

1. データ伝送システムであって、
   第１ノード（１００）であって、少なくとも２組の入力データ信号（ｄ−ｉｎ１、ｄ−ｉｎ２）を受信し、前記少なくとも２組は、クロック信号がそれぞれ組み込まれる少なくとも２つのデータ信号を含み、
   時間分割多重、ＴＤＭ、構造による伝送のための前記組をフォーマットする、ように構成される、第１ノードと、
   回線周波数を有するビットストリーム（ｂｓ、ｂｓ１、ｂｓ２）として前記ＴＤＭフォーマット信号を送信するように構成される伝送媒体（Ｌ、Ｌ１、Ｌ２）と、
   第２ノード（２００、２０１、２０２）であって、前記ビットストリーム（ｂｓ、ｂｓ１、ｂｓ２）を受信し、前記少なくとも２組の入力データ信号（ｄ−ｉｎ１、ｄ−ｉｎ２）が少なくとも一つの第１信号および少なくとも一つの第２信号を含み、前記少なくとも一つの第１信号は、前記少なくとも一つの第２信号が基づく同期ソースとは異なる同期ソースに基づくことを特徴とする、少なくとも２組の出力データ信号（ｄ−ｏｕｔ、ｄ−ｏｕｔ１、ｄ−ｏｕｔ２）へ前記ビットストリーム（ｂｓ、ｂｓ１、ｂｓ２）を逆多重化する、ように構成される、第２ノードと、
   を備え、
   前記第１ノード（１００）は、
   前記少なくとも一つの第１および第２信号から前記異なる同期ソースのそれぞれを示す各クロック信号（ＣＬＫｅ１、ＣＬＫｅｘ２）を抽出するように構成される少なくとも一つのクロック抽出モジュール（１１１、１１２）と、
   前記回線周波数で同期されたサンプリング周波数（ｓｍｐ）に基づく各結果として生じたサンプリングクロック信号（ＣＬＫｓｐ１、ＣＬＫｓｐ２）へ前記抽出クロック信号（ＣＬＫｅ１、ＣＬＫｅｘ２）のそれぞれをサンプリングするように構成される少なくとも一つのサンプリングモジュール（１３１、１３２）と、
   前記ＴＤＭ構造において各独立信号として前記結果として生じたサンプリングクロック信号（ＣＬＫｓｐ１、ＣＬＫｓｐ２）のそれぞれを含むように構成される多重化モジュール（１４０）と、
   を備え、
   前記第２ノード（２００、２０１、２０２）は、
   前記結果として生じたサンプリングクロック信号（ＣＬＫｓｐ１、ＣＬＫｓｐ２）を示す少なくとも２組の出力データ信号（ｄ−ｏｕｔ、ｄ−ｏｕｔ１、ｄ−ｏｕｔ２）および一連の逆多重化されたクロック信号（ＣＬＫｄｍ、ＣＬＫｄｍ１、ＣＬＫｄｍ２）へ前記受信したビットストリーム（ｂｓ、ｂｓ１、ｂｓ２）を逆多重化するように構成される逆多重化モジュール（２１０）と、
   所定のレベル以下に周波数ジッタの量を減少し、従って、前記一連の逆多重化されたクロック信号（ＣＬＫｄｍ、ＣＬＫｄｍ１、ＣＬＫｄｍ２）における信号の同期品質よりも上位の前記同期品質を有する各クロック信号を生成するように、前記一連の逆多重化されたクロック信号（ＣＬＫｄｍ、ＣＬＫｄｍ１、ＣＬＫｄｍ２）における各信号において、構成される少なくともジッタ減衰手段（２３０、２３１、２３２、２７１、２７２）と、
   データ信号の組（ｄ−ｒｅｓ、ｄ−ｒｅｓ１、ｄ−ｒｅｓ２）において各結果として生じるクロック運搬データ信号へその結合されたクロック信号（ＣＬＫｓｔｂ、ＣＬＫｓｔｂ、ＣＬＫｓｔｂ２）を有する前記少なくとも２組の出力データ信号（ｄ−ｏｕｔ、ｄ−ｏｕｔ１、ｄ−ｏｕｔ２）における各データ信号を再結合するように構成される少なくとも一つのインターフェースモジュール（２２０、２２１、２２２）と、
   を備える、データ伝送システム。
2. 前記第２ノード（２００、２０１、２０２）は、一連の逆多重化クロック信号における各信号において、周波数ジッタの量を所定のレベル以下に低減させ、従って、各安定化クロック信号（ＣＬＫｓｔｂ、ＣＬＫｓｔｂ１、ＣＬＫｓｔｂ２）を生成するように構成される少なくとも一つの狭帯域ジッタ減衰手段（２３０、２３１、２３２）を含む、請求項１に記載のデータ伝送システム。
3. 前記少なくとも一つの狭帯域ジッタ減衰手段（２３０）は、問題の前記出力データ信号（ｄ−ｏｕｔ）と関係がある前記逆多重化クロック信号（ＣＬＫｄｍ）によって定義される入力レートで前記出力データ信号（ｄ−ｏｕｔ）のビットを連続して受信し、前記逆多重化データ信号の所定の数のビットを一時的に格納し、その後、回線アダプタモジュール（３２０）へ前記ビット（ｂｔｓ）を送り出すように構成され、前記ビット（ｂｔｓ）は、問題の前記出力データ信号（ｄ−ｏｕｔ）と関係がある前記逆多重化クロック信号（ＣＬＫｄｍ）に基づく前記安定化クロック信号（ＣＬＫｓｔｂ）によって特定される最終出力レートで連続して送り出され、前記回線アダプタモジュール（３２０）は、前記最終出力レートで出力ターミナルへ前記出力ビット（ｂｔｓ）を連続して転送し、従って前記結果として生じるクロック運搬データ信号（ｄ−ｒｅｓ）を示すように構成される、バッファモジュール（３１０）と関係がある、請求項２に記載のデータ伝送システム。
4. 前記少なくとも一つの狭帯域ジッタ減衰手段（２３０、２３１、２３２）の少なくとも一つは、前記少なくとも一つのインターフェースモジュール（２２０、２２１、２２２）の少なくとも一つに組み込まれる、請求項３に記載のデータ伝送システム。
5. 前記第２ノード（２００）は、各逆多重化クロック信号（ＣＬＫｄｍ１、ＣＬＫｄｍ２）を受信し、前記逆多重化クロック信号において周波数ジッタを閾値周波数を超えて低減させることによって、結果として生じる除去逆多重化クロック信号（ＣＬＫｄｍ１’、ＣＬＫｄｍ２’）を生成し、前記少なくとも一つの狭帯域ジッタ減衰手段（２３０、２３１、２３２）へ前記結果として生じた除去逆多重化クロック信号（ＣＬＫｄｍ１’、ＣＬＫｄｍ２’）を転送するように構成される、少なくとも一つの広帯域ジッタ減衰モジュール（２７１、２７２）を含む、請求項１〜４のいずれか１項に記載のデータ伝送システム。
6. 前記少なくとも一つの広帯域ジッタ減衰モジュール（２７１、２７２）の少なくとも一つは、前記周波数ジッタを閾値周波数を超えて低減させるように構成される位相ロックループ回路を含む、請求項５に記載のデータ伝送システム。
7. 前記少なくとも一つの広帯域ジッタ減衰モジュール（２７１、２７２）の少なくとも一つは、前記周波数ジッタを閾値周波数を超えて低減させるように構成される共振回路を含む、請求項５または６のいずれかに記載のデータ伝送システム。
8. 前記少なくとも一つの広帯域ジッタ減衰モジュール（２７１、２７２）の少なくとも一つは、各逆多重化クロック信号（ＣＬＫｄｍ１、ＣＬＫｄｍ２）を受信し、多くのクロック周期を含む平均間隔で前記逆多重化クロック信号（ＣＬＫｄｍ１、ＣＬＫｄｍ２）のための平均周期時間を示す各平均周期長値を繰り返して生成し、前記平均周期長値に基づいて前記除去逆多重化クロック信号（ＣＬＫｄｍ１’、ＣＬＫｄｍ２’）を生成するように構成されるクロック再生器を含む、請求項５〜７のいずれかに記載のデータ伝送システム。
9. 前記逆多重化モジュール（２１０）は、前記異なる同期ソースのそれぞれについて読み出し信号（ＣＬＫｏ１、ＣＬＫｏ２）を生成するように構成され、前記読み出しクロック信号（ＣＬＫｏ１、ＣＬＫｏ２）は、クロックパルスの各列が前記ＴＤＭ構造の各フレームにおいて含まれるビットの数と同等のクロックパルスの数を包含する、クロックパルスの列を含み、前記第２ノード（２００）は、読み出しクロック信号（ＣＬＫｏ１、ＣＬＫｏ２）によって特定される入力レートで連続して前記出力データ信号（ｄ−ｏｕｔ１、ｄ−ｏｕｔ２）のビットを受信し、前記逆多重化データ信号（ｄ−ｏｕｔ１、ｄ−ｏｕｔ２）の前記受信したビットの所定の数を一時的に格納し、その後、前記除去逆多重化クロック信号（ＣＬＫｄｍ１’、ＣＬＫｄｍ２’）によって特定される出力レートで連続して前記ビットを送り出すように構成される少なくとも一つのバッファ手段（２５１、２５２）をさらに含む、請求項１〜８のいずれか１項に記載のデータ伝送システム。
10. 前記第１ノード（１００）の前記少なくとも一つのサンプリングモジュール（１３１、１３２）は、問題の前記抽出クロック信号（ＣＬＫｅｘ１、ＣＬＫｅｘ２）の前記周波数と比べて１以上のオーバーサンプリングの係数を示すサンプリングしゅうはすうに基づいて前記抽出クロック信号（ＣＬＫｅｘ１、ＣＬＫｅｘ２）のそれぞれをサンプリングするように構成される、請求項１〜９のいずれか１項に記載のデータ伝送システム。
11. 前記第１ノード（１００）は、各抽出クロック信号（ＣＬＫｅｘ１、ＣＬＫｅｘ２）を受信し、それに応えて、前記抽出クロック信号（ＣＬＫｅｘ１、ＣＬＫｅｘ２）の前記周波数の所定の割合を示す減少した周波数を有する結果として生じるダウンコンバート抽出クロック信号（ＣＬＫｅｘ１／Ｆ、ＣＬＫｅｘ２／Ｇ）を生成するように構成される少なくとも一つの分割モジュール（１５１、１５２）を含む、請求項１０に記載のデータ伝送システム。
12. 前記第２ノード（２００）は、前記クロック信号を前記インターフェースモジュール（２２１、２２２）へ送る前に、前記所定の割合（１／Ｆ、１／Ｇ）の反対（Ｆ、Ｇ）を示す係数を有する各逆多重化サンプリングクロック信号（ＣＬＫ／Ｆ、ＣＬＫ／Ｇ）、またはその除去バージョンを乗算するように構成される少なくとも一つの乗算器モジュール（２６１、２６２）を含む、請求項１１に記載のデータ伝送システム。
13. 前記第１ノード（１００）は、前記入力データ信号（ｄ−ｉｎ１、ｄ−ｉｎ２）のそれぞれのペイロード情報を示す各データ信号（ｄ−ｅｘ１、ｄ−ｅｘ２）を抽出するように構成される少なくとも一つのデータ抽出モジュール（１２１、１２２）を含み、前記乗算モジュール（１４０）は、前記ＴＤＭ構造における各独立信号として一連の前記抽出データ信号（ｄ−ｅｘ１、ｄ−ｅｘ２）において各データ信号を含むように構成される、請求項１〜１２のいずれか１項に記載のデータ伝送システム。
14. データ伝送方法であって、
    少なくとも２組の入力データ信号（ｄ−ｉｎ１、ｄ−ｉｎ２）を、第１ノード（１００）において、受信することであって、前記少なくとも２組は、クロック信号がそれぞれ組み込まれ、時間分割多重ＴＤＭ構造による伝送のための前記組をフォーマットする少なくとも２組のデータ信号を含む、受信することと、
    前記第１ノード（１００）から伝送媒体（Ｌ、Ｌ１、Ｌ２）へビットストリーム（ｂｓ、ｂｓ１、ｂｓ２）として前記ＴＤＭフォーマット信号を送信することであって、前記ビットストリーム（ｂｓ、ｂｓ１、ｂｓ２）は、回線周波数を有する、送信することと、
    第２ノード（２００、２０１、２０２）において前記ビットストリーム（ｂｓ、ｂｓ１、ｂｓ２）を、前記伝送媒体（Ｌ、Ｌ１、Ｌ２）を介して、受信することと、
    少なくとも２組の出力データ信号（ｄ−ｏｕｔ、ｄ−ｏｕｔ１、ｄ−ｏｕｔ２）へ前記ビットストリーム（ｂｓ、ｂｓ１、ｂｓ２）を、第２ノード（２００、２０１、２０２）において、逆多重化することと、
    を含み、
    少なくとも一つの第１信号および少なくとも一つの第２信号を含む前記少なくとも２組の入力データ信号（ｄ−ｉｎ１、ｄ−ｉｎ２）によって特徴付けられ、前記少なくとも一つの第１信号は、前記少なくとも一つの第２信号が基づく同期信号とは異なる同期信号に基づき、前記方法は、
    前記少なくとも一つの第１および第２信号から前記異なる同期信号を示す各クロック信号（ＣＬＫｅｘ１、ＣＬＫｅｘ２）を、前記第１ノード（１００）において、抽出することと、
    前記回線周波数と同期するサンプリング周波数（ｓｍｐ）に基づいて各結果として生じるサンプリングクロック信号（ＣＬＫｓｐ１、ＣＬＫｓｐ２）へ抽出クロック信号（ＣＬＫｅｘ１、ＣＬＫｅｘ２）を、前記第１ノード（１００）において、サンプリングすることと、
    前記ＴＤＭ構造において各独立信号として前記結果として生じるサンプリングクロック信号（ＣＬＫｓｐ１、ＣＬＫｓｐ２）のそれぞれを、前記第１ノード（１００）において、多重化することと、
    少なくとも２組の出力データ信号（ｄ−ｏｕｔ、ｄ−ｏｕｔ１、ｄ−ｏｕｔ２）および前記結果として生じるサンプリングクロック信号（ＣＬＫｓｐ１、ＣＬＫｓｐ２）を示す一連の逆多重化クロック信号（ＣＬＫｄｍ、ＣＬＫｄｍ１、ＣＬＫｄｍ２）へ前記受信したビットストリーム（ｂｓ、ｂｓ１、ｂｓ２）を、前記第２ノード（２００，２０１、２０２）において、逆多重化することと、
    前記一連の逆多重化クロック信号（ＣＬＫｄｍ、ＣＬＫｄｍ１、ＣＬＫｄｍ２）における各信号において、周波数ジッタの量を所定のレベル以下に低減させ、従って一連の逆多重化クロック信号（ＣＬＫｄｍ、ＣＬＫｄｍ１、ＣＬＫｄｍ２）における前記信号の同期品質よりも上位の同期品質を有する各クロック信号を生成するように前記第２ノード（２００、２０１、２０２）において、ジッタ減衰することと、
    データ信号の組（ｄ−ｒｅｓ、ｄ−ｒｅｓ１、ｄ−ｒｅｓ２）における各結果として生じたクロック運搬データ信号へその関連したクロック信号（ＣＬＫｓｔｂ、ＣＬＫｓｔｂ１、ＣＬＫｓｔｂ２）を有する前記少なくとも２組の出力データ信号（ｄ−ｏｕｔ、ｄ−ｏｕｔ１、ｄ−ｏｕｔ２）における各データ信号を、前記第２ノード（２００、２０１、２０２）において、再結合することと、
    を含む、方法。
15. 周波数ジッタの量を所定のレベル以下に低減させ、従って各安定したクロック信号（ＣＬＫｓｔｂ、ＣＬＫｓｔｂ１、ＣＬＫｓｔｂ２）を生成するように相対的に狭周波数帯において前記一連の逆多重化クロック信号（ＣＬＫｄｍ、ＣＬＫｄｍ１、ＣＬＫｄｍ２）における各信号において、前記第２ノード（２００、２０１、２０２）において、ジッタ減衰することを含む、請求項１４に記載の方法。
16. 前記狭帯域ジッタ減衰は、
    前記出力データ信号（ｄ−ｏｕｔ）の連続して受信したビットの一時的な格納であって、前記ビットは、問題の前記出力データ信号（ｄ−ｏｕｔ）と関係がある前記逆多重化クロック信号（ＣＬＫｄｍ）によって特定される入力レートで受信していた、ビットの一時的な格納と、その後、
    回線アダプタモジュール（３２０）への前記ビット（ｂｔｓ）の送り出しであって、前記ビット（ｂｔｓ）は、問題の前記出力データ信号（ｄ−ｏｕｔ）と関係がある前記逆多重化クロック信号（ＣＬＫｄｍ）に基づく前記安定化クロック信号（ＣＬＫｓｔｂ）によって特定される最終出力レートで連続して送り出さる、前記ビットの送り出しと、
    を含み、
    前記回線アダプタモジュール（３２０）は、前記最終出力レートで出力ターミナルへ前記出力ビット（ｂｔｓ）を連続して転送し、従って、結果として生じるクロック運搬データ信号（ｄ−ｒｅｓ）を示すように構成される、
    請求項１５に記載の方法。
17. 周波数ジッタを前記一連の逆多重化クロック信号（ＣＬＫｄｍ１、ＣＬＫｄｍ２）における閾値周波数を超えて低減させ、それにより結果として生じる除去逆多重化クロック信号（ＣＬＫｄｍ１’、ＣＬＫｄｍ２’）を生成し、前記少なくとも一つの狭帯域ジッタ減衰手段（２３０、２３１、２３２）へ前記結果として生じる除去逆多重化クロック信号（ＣＬＫｄｍ１’、ＣＬＫｄｍ２’）を転送することによって、比較的広周波数帯にける前記一連の逆多重化クロック信号（ＣＬＫｄｍ１、ＣＬＫｄｍ２）を、前記第２ノード（２００、２０１、２０２）において、ジッタ減衰することを含む、請求項１５または１６のいずれか１項に記載の方法。
18. 周波数ジッタを前記一連の逆多重化クロック信号（ＣＬＫｄｍ１、ＣＬＫｄｍ２）における閾値周波数を超えて低減させることは、
    多くのクロック周期を含む平均間隔で前記逆多重化クロック信号（ＣＬＫｄｍ１、ＣＬＫｄｍ２）のための平均周期時間を示す各平均周期長値を、繰り返し、生成することと、
    前記平均周期長値に基づいて前記結果として生じる除去逆多重化クロック信号（ＣＬＫｄｍ１’、ＣＬＫｄｍ２’）を生成することと、
    を含む、請求項１７に記載の方法。
19. 前記逆多重化することは、
    前記異なる同期ソースのそれぞれについて読み出しクロック信号（ＣＬＫｏ１、ＣＬＫｏ２）を生成することであって、前記読み出しクロック信号（ＣＬＫｏ１、ＣＬＫｏ２）は、クロックパルスの各列が前記ＴＤＭ構造の各フレームにおいて含まれるビットの数と同等のクロックパルスの数を包含する、クロックパルスの列を含む、読み出しクロック信号を生成することと、
    前記読み出しクロック信号（ＣＬＫｏ１、ＣＬＫｏ２）によって特定される入力レートで連続して前記出力データ信号（ｄ−ｏｕｔ１、ｄ−ｏｕｔ２）のビットを受信することと、
    前記逆多重化データ信号（ｄ−ｏｕｔ１、ｄ−ｏｕｔ２）の前記受信したビットの所定の数を、一時的に、格納することと、その後、
    前記除去逆多重化クロック信号（ＣＬＫｄｍ１’、ＣＬＫｄｍ２’）によって特定される出力レートで連続して前記ビットを送り出すことと、
    を含む、請求項１５〜１８のいずれか１項に記載の方法。
20. 前記第１ノード（１００）における前記サンプリングは、問題の前記抽出クロック信号（ＣＬＫｅｘ１、ＣＬＫｅｘ２）の前記周波数と比べて１以上のオーバーサンプリング係数を示すサンプリング周波数に基づいて前記抽出クロック信号（ＣＬＫｅｘ１、ＣＬＫｅｘ２）のそれぞれをサンプリングすることを含む、請求項１５〜１９のいずれか１項に記載の方法。
21. 各抽出クロック信号（ＣＬＫｅｘ１、ＣＬＫｅｘ２）に応えて前記第１ノード（１００）において生成すること、前記抽出クロック信号（ＣＬＫｅｘ１、ＣＬＫｅｘ２）の前記周波数の所定の割合（１／Ｆ、１／Ｇ）を示す減少した周波数を有する結果として生じるダウンコンバート抽出クロック信号（ＣＬＫｅｘ１／Ｆ、ＣＬＫｅｘ２／Ｇ）を含む、請求項２０に記載の方法。
22. 前記インターフェースモジュール（２２１、２２２）へ前記クロック信号を送る前に前記所定の割合（１／Ｆ、１／Ｇ）の反対（Ｆ、Ｇ）を示す係数を有する、各逆多重化サンプリングクロック信号（ＣＬＫｅｘ１／Ｆ、ＣＬＫｅｘ２／Ｇ）、またはその前記逆バージョンを、前記第２ノード（２００）において、多重化することを含む、請求項２１に記載の方法。
23. 前記少なくとも２組の前記入力データ信号（ｄ−ｉｎ１、ｄ−ｉｎ２）において各データ信号のペイロード情報を示す各データ信号（ｄ−ｅｘ１、ｄ−ｅｘ２）を、前記第１ノード（１００）において、抽出することと、
    前記ＴＤＭ構造における各独立信号として前記抽出データ信号（ｄ−ｅｘ１、ｄ−ｅｘ２）のそれぞれを、前記第１ノード（１００）において、多重化することと、
    を含む、請求項１５〜２２のいずれか１項に記載の方法。
24. コンピュータのメモリに読み込み可能なコンピュータプログラムであって、
    前記プログラムが前記コンピュータ上で実行される場合に請求項１４〜２３のいずれかのステップを制御するためのソフトウェアを含む、コンピュータプログラム。
25. コンピュータ可読媒体であって、
    記録されたプログラムを有し、前記プログラムは、前記プログラムが前記コンピュータに読み込まれる場合に請求項１４〜２３のいずれかのステップを前記コンピュータが制御するようにする、コンピュータ可読媒体。

Images