JP2013506201A - 無線デバイスにおける消費電力の最適化に関する装置と方法 - Google Patents

Abstract

無線デバイスのパワー最適化に関する装置と方法が開示されている。前記の装置と方法は、プロセッサからのデータ出力とプロセッサへのデータ入力をバッファするデータ・バッファに記憶されるデータの前記量を監視することに影響する。前記バッファに記憶される前記データの量に依存して、ダイナミックなクロック及び電圧のスケーリング（ＤＣＶＳ）機能のような、制御機能のパラメータは、前記データ・バッファに記憶されるデータの前記量に基づいて修正される。前記制御機能の前記パラメータを修正またはプリエンプティングすることで、これは少なくともプロセッサ周波数で制御するが、前記プロセッサは初期のパラメータ設定をこえてよりダイナミックにアプリケーションを処理できて、特に、１つかそれ以上のリアルタイム・アクティビティが完了に関して厳密な時定数を持つような状況では、増大したバッファの深さにはっきり表されるように前記プロセッサによりハンドルされる。その結果、前記制御機能が処理する条件に対して敏感であるので、電力の使用はさらに最適化される。

Description

優先権の主張
この特許出願は、「ＰＲＥ−ＥＭＰＴＩＮＧ ＤＹＮＡＭＩＣ ＣＬＯＣＫ ＡＮＤ ＶＯＬＴＡＧＥ ＳＣＡＬＩＮＧ （ＤＣＶＳ） ＲＥＳＰＯＮＳＥ ＴＩＭＥ」と題をつけられ、２００９年９月２４日に出願され、この譲渡人に譲渡され、この中に参照によって特別に組み込まれた仮特許出願（第６１／２４５、４７７号）の優先権を主張する。

分野
この開示は、一般的に、無線デバイスのような、電子部品における消費電力の最適化に関する装置と方法に関連している。特に、この開示は、ダイナミックなクロック及び電圧のスケーリング（ｄｙｎａｍｉｃ ｃｌｏｃｋ ａｎｄ ｖｏｌｔａｇｅ ｓｃａｌｉｎｇ：ＤＣＶＳ）法を用いた電子部品における回路応答時間の改良を通しての、消費電力の最適化に関する方法と装置に関連している。

電子部品における電力消費を最適化することは、特にバッテリ駆動のモバイル機器のようなデバイスにとってはますます重要になってきている。ユーザの利便性のために、バッテリの動作時間はできるだけ長い方が望ましい。バッテリの電極を短くする（つまり、ＤＣ電流消費）などを含んだ、モバイル機器の動作時間を延ばすための多くの方法がある。

電極を短くするための方法とは、モバイル機器内の回路構成の電力消費を最適化することであり、モバイル機器内の電子部品のアクティブなパワー・マネジメント機能などによるものである。アクティブなパワー・マネジメント機能とは、電流の動作状態に依存するＤＣ電流消費の量を調整するために用いられるダイナミックな方法のことを言う。プロセッサや中央演算処理装置（ＣＰＵ）のような回路の消費電力をダイナミックに調整する１つの方法は、ダイナミックなクロック及び電圧のスケーリング（ＤＣＶＳ）を通してのものである。ＤＣＶＳは、ＣＰＵの稼動の機能としてアプリケーション・プロセッサのような、ＣＰＵの電力消費を制御する。これはＣＰＵの稼働を監視することでできて、それから、監視されているＣＰＵ稼働に基づくＣＰＵのクロック周波数と動作電圧の電圧スケーリングをダイナミックに変化させる。たとえば、ＣＰＵの稼働がクロック周波数に対して増大したとき、次にクロック周波数がダイナミックに増大し、またはＣＰＵの稼働がクロック周波数に対して減少したとき、クロック周波数はダイナミックに減少し、ＣＰＵの稼働が低いときにパワー・セービングができる。同様に、電圧スケーリングは、監視されたＣＰＵの稼働に対する応答で修正される。稼動に基づいてクロック周波数とＣＰＵの電圧をダイナミックに調整することにより、電力消費はよりよく最適化されることができる。

特に、将来、モバイル無線デバイス設計において、ＤＣＶＳの機能性は、モバイル無線デバイス同様にモデム・プロセッサに移され得る。現在、既知のＤＣＶＳの機能性は、大きな遅延を容認できるアプリケーション・プロセッサへの電力消費に対する応答時間を最適化する。もしも、ＤＣＶＳの機能性が、完了に対する厳密な時間の制約を持つモデム・プロセッサにおける１つかそれ以上のリアルタイム・アクティビティを実行するプロセッサのような、より時間感度の良いタスクを実行するプロセッサに組み込まれる場合、既知のＤＣＶＳ機能は、正確にプロセス・データに対するＣＰＵの周波数および/または電圧を変化し、その結果モデムのすべてのクライアントの条件にあう十分速い応答時間または処理時間を持たないかもしれない。あるシナリオでは、ＤＣＶＳの使用は、ゆっくりした過渡的な応答を持つ低いＤＣ電流消費状態という結果に終わり得る。そのような場合、従来のＤＣＶＳは、すべてのプロセッサ・クライアントの要求を満たすことのない、応答時間のプロセシングに終わり得る。

ある態様からだと、無線デバイスの電力の最適化に対する方法は、開示されている。前記の方法は、少なくとも１つのプロセッサへのデータ入力とプロセッサからのデータ出力の少なくとも１つをバッファするデータ・バッファに記憶されるデータの量を監視することを含む。さらに、前記の方法は、データ・バッファに記憶されたデータの量に基づく制御機能のパラメータの修正を含み、前記の制御機能は、前記の少なくとも１つのプロセッサのローディングに基づく前記の少なくとも１つのプロセッサのスピードの少なくとも１つの動作の制御するよう構成される。

他の態様からだと、無線デバイスにおける電力最適化に対する装置は開示されている。前記の装置は、無線デバイスの少なくとも１つのプロセッサからのデータ出力と少なくとも１つのプロセッサへの少なくとも１つのデータ入力をバッファするデータ・バッファに記憶されるデータの量を監視するように構成される少なくとも１つの第１のモニタを含む。制御ユニットは、装置にも含まれ、データ・バッファに記憶されたデータの量に基づく制御機能のパラメータを修正するように構成され、ここで、前記の制御機能は、前記の少なくとも１つのプロセッサのローディングに基づく前記の少なくとも１つのプロセッサのスピードの少なくとも１つの動作を制御するように構成されるタイプである。

また別の態様に従って、無線デバイスの電力最適化に対する装置は開示されている。装置は、少なくとも１つのプロセッサへのデータ入力とプロセッサからのデータ出力の少なくとも１つをバッファするデータ・バッファに記憶されるデータの量の監視することに対する方法を具備する。また含まれるのは、前記データ・バッファに記憶されるデータの量に基づく制御機能のパラメータの修正に対する方法で、前記の制御機能は、前記の少なくとも１つのプロセッサのローディングに基づく前記の少なくとも１つのプロセッサのスピードの少なくとも１つの動作を制御するように構成される。

さらにもう１つの態様に従って、コンピュータ可読媒体を具備するコンピュータ・プログラム製品は開示されている。コンピュータ可読媒体は、無線デバイスの少なくとも１つのプロセッサヘのデータ入力と、少なくとも１つのプロセッサからのデータ出力のうち少なくとも１つをバッファするデータ・バッファに記憶されるデータの量をコンピュータに監視させるためのコードを含む。同様に、コンピュータ可読媒体はデータ・バッファに記憶されるデータの量に基づく制御機能のパラメータをコンピュータに修正させる要因となるコードも含み、前記の制御機能は、前記の少なくとも１つのプロセッサのローディングに基づく前記の少なくとも１つのプロセッサでの少なくとも１つのスピードの動作をコントロールするよう構成される。

図１は、無線通信ネットワークにおいて実施可能な無線デバイスの設計のブロック図を示す。 図２は、無線デバイスのデータ・フローの典型的な図である。 図３は、データ・レート・フローを監視し、無線デバイスの少なくとも１つの電力最適化制御機能のパラメータを変化させる典型的なスキームのブロック図である。 図４は、現在の開示の態様に従う少なくとも１つのデータ・バッファの状態に基づく制御機能パラメータを監視し修正するための方法のフロー図である。 図５は、現在の開示の態様に従う少なくとも１つのデータ・バッファの状態に基づく制御機能パラメータを監視し修正するための他の方法のフロー図である。 図６は、現在の開示の態様に従う少なくとも１つのデータ・バッファの状態に基づく制御機能パラメータを監視し修正するためのまだ他の方法のフロー図である。 図７は、現在の開示の態様に従う少なくとも１つのデータ・バッファの状態に基づく制御機能パラメータを監視し修正するためのまた他の方法のフロー図である。 図８は、データ・レート・フローを監視し、無線デバイスの少なくとも１つの電力最適化制御機能パラメータを変化させるための装置のブロック図である。

詳細な説明

この現在の開示された方法と装置は、ＣＰＵまたはプロセッサに対するデータ・スループット効率が維持されるように、ＤＣＶＳのような制御アルゴリズムの応答時間を短くするデータ・サービスのためのメカニズムを提供する。特に、現在の開示は、優先性の高いタスクで動くという条件にデータを合うように動かすＤＣＶＳのための最小ＣＰＵレベルをセットまたは修正するための装置と方法の特性を持つ。あるインターフェースまたは、ＤＣＶＳとそのクライアントとの間の同様の方法は、ＤＣＶＳ応答時間またはＤＣＶＳ感度を変化させるために提供されるかもしれない。この方法論の一部として、受信機（Ｒｘ）、送信機（Ｔｘ）、または、他のデータ・バッファが監視される。もしも任意のバッファが、第１の予め定められた閾値をこえて満たされると、データ・サービスは、ＤＣＶＳアプリケーション・プログラミング・インターフェース（Ａｐｐｌｉｃａｔｉｏｎ Ｐｒｏｇｒａｍｍｉｎｇ Ｉｎｔｅｒｆａｃｅ：ＡＰＩ）に応答時間を短くするように命令し、その結果、ＣＰＵのクロック周波数は増大する。他の態様では、バッファ・レベルが低いまたは第２の予め定められた閾値より下に落ちるとき、データ・サービスは、ＤＣＶＳ応答時間を初期値に戻すかもしれない。その結果、もしもＣＰＵの稼働は長いがクロック周波数は低く多くのデータが移されるとすると、現在の方法と装置はパケット損失が行われるより前に、クロック周波数の増大を可能にする。さらに、１つの態様に従って、もしもＣＰＵの稼働が低いクロック周波数で低調であり多くのデータが移されるとすると、ＣＰＵが原因ではなく、質の悪いラジオ接続のようなさらに他の問題が原因であるので、開示された方法と装置はクロック周波数を変化させない。もしもＣＰＵ緩和時間は長く低いデータ・アクティビティがあるとすると、ＣＰＵクロックの変化は初期のＤＣＶＳセッティングに基づくものだろう。

「典型的な（ｅｘｅｍｐｌａｒｙ）」という単語は、ここでは、「例として役立つ」という意味で用いられている。ここで「典型的な（ｅｘｅｍｐｌａｒｙ）」のように示した任意の実施例は、他の実施例を通して、好ましいまたは有利であるように必ずしも解釈されるわけではない。

ここで示した方法は、ＣＤＭＡネットワーク、ＴＤＭＡネットワーク、ＦＤＭＡネットワーク、ＯＦＤＭＡネットワーク、ＳＣ−ＦＤＭＡネットワーク、無線ローカル・エリア・ネットワーク（ｗｉｒｅｌｅｓｓ ｌｏｃａｌ ａｒｅａ ｎｅｔｗｏｒｋ：ＷＬＡＮ）、他のネットワークのようなさまざまな無線通信ネットワークのために用いられる。「ネットワーク」と「システム」の用語は、しばしば区別なく用いられる。ＣＤＭＡネットワークは、ユニバーサル・テレストリアル・ラジオ・アクセス（Ｕｎｉｖｅｒｓａｌ Ｔｅｒｒｅｓｔｒｉａｌ Ｒａｄｉｏ Ａｃｃｅｓｓ：ＵＴＲＡ）、ｃｄｍａ２０００、などのようなラジオ・アクセス技術（ｒａｄｉｏ ａｃｃｅｓｓ ｔｅｃｈｎｏｌｏｇｙ：ＲＡＴ）を実行する。ＵＴＲＡは、ワイドバンドＣＤＭＡ（ＷＣＤＭＡ）と、ＣＤＭＡの他の変形を含む。ｃｄｍａ２０００は、ＣＤＭＡ１Ｘと、ハイ・レート・パケット・データ（Ｈｉｇｈ Ｒａｔｅ Ｐａｃｋｅｔ Ｄａｔａ：ＨＲＰＤ）をカバーする。ＴＤＭＡネットワークは、移動体通信のためのグローバル・システム（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ：ＧＳＭ（登録商標））のようなＲＡＴを実行する。ＯＦＤＭＡネットワークは、発展したＵＴＲＡ（Ｅｖｏｌｖｅｄ ＵＴＲＡ：Ｅ−ＵＴＲＡ）、ウルトラ・モバイル・ブロードバンド（Ｕｌｔｒａ Ｍｏｂｉｌｅ Ｂｒｏａｄｂａｎｄ：ＵＭＢ）、ＩＥＥＥ ８０２．１１（Ｗｉ−Ｆｉ）、ＩＥＥＥ８０２．１６（ＷｉＭＡＸ）、ＩＥＥＥ８０２．２０、フラッシュＯＦＤＭなどのようなＲＡＴを実行する。ＵＴＲＡとＥ−ＵＴＲＡは、ユニバーサル・モバイル・テレコミュニケーション・システム（Ｕｎｉｖｅｒｓａｌ Ｍｏｂｉｌｅ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ：ＵＭＴＳ）の一部である。３ＧＰＰロング・ターム・エボリューション（Ｌｏｎｇ Ｔｒｅｍ Ｅｖｏｌｕｓｉｏｎ：ＬＴＥ）とＬＴＥアドバンス（ＬＴＥ−Ａｄｖａｎｃｅｄ：ＬＴＥ−Ａ）は、Ｅ−ＵＴＲＡを用いるＵＭＴＳの新製品であり、これは、ダウンリンクにＯＦＤＭＡを、アップリンクにＳＣ−ＦＤＭＡを用いている。ＵＴＲＡ，Ｅ−ＵＴＲＡ，ＵＭＴＳ、ＬＴＥ、ＬＴＥ−Ａ、ＧＳＭ（登録商標）は、「第３世代パートナーシップ・プロジェクト」（３ｒｄ Ｇｅｎｅｒａｔｉｏｎ Ｐａｒｔｎｅｒｓｈｉｐ Ｐｒｏｊｅｃｔ：３ＧＰＰ）と名づけられた組織からの書類に示されている。ｃｄｍａ２０００とＵＭＢは、「第３世代パートナーシップ・プロジェクト」（３ｒｄ Ｇｅｎｅｒａｔｉｏｎ Ｐａｒｔｎｅｒｓｈｉｐ Ｐｒｏｊｅｃｔ２：３ＧＰＰ２）と名づけられた組織からの書類に示されている。ＷＬＡＮは、ＩＥＥＥ８０２．１１、ハイパーラン（Ｈｉｐｅｒｌａｎ）、などのようなＲＡＴを実行するだろう。ここで示した方法は、他の無線ネットワークとＲＡＴ同様に、無線ネットワークと上で述べたＲＡＴのために用いられるだろう。明確にするために、方法のある態様が、１ｘＥＶ−ＤＯ（エボリューション・データ最適化）または、ハイ・レート・パケット・データ（ＨＲＰＤ）のために以下で示され、ＨＲＰＤという専門用語は、以下の説明で多く使われる。

図１は、無線通信ネットワークにおいて、実施可能な無線デバイス１００の設計のブロック図を示す。そのような無線デバイス１００は、ユーザ設備（ＵＥ），移動局、端末、アクセス・ターミナル、モバイル設備、加入者ユニット、局などとも呼ばれる。無線デバイスは、携帯電話、パーソナル・デジタル・アシスタント（ＰＤＡ），無線モデム、手持ち式のデバイス、ラップトップ・コンピュータ、などである。この例では、無線デバイス１００は、データ信号を処理し、ある例としてはＤＣＶＳのような、リソースの処理を最適化する制御機能性を利用する、無線モデム・チップセット１０２または同様のデバイスを含む。

図１に示したように、受信パス（たとえば、フォワード・リンクＦＬ）、アンテナ１０４はベース・ステーションおよび／または他の送信機局によって送信された信号を受信し、受信された信号を受信機（ＲＣＶＲ）１０６へ提供する。受信機１０６は、受信された信号を処理（たとえば、フィルターをかける、増幅する、周波数をダウンコンバートする、デジタル化する）し、さらなる処理として入力サンプルをデジタル・セクション１０８に提供する。送信パスでは、デジタル・セクション１０８はデータを送信させ、出力サンプルを送信機（ＴＭＴＲ）１１０へ提供する。送信機１１０は、出力サンプルを処理（たとえば、アナログに変換する、フィルターをかける、増幅する、周波数をアップコンバートする）し、リバース・リンク（ＲＬ）信号を発生させ、これはアンテナ１０４を経由して送信される。

デジタル・セクション１０８はさまざまな処理ユニット、メモリ・ユニット、インターフェース・ユニットを含んでおり、これは他のさまざまなアプリケーション同様にラジオ通信をサポートする。図１に示した設計では、デジタル・セクション１０８は、プロセッサ／ＣＰＵ１１０、制御ユニットまたはマネージャ１１２、デジタル信号プロセッサ１１４、メモリ・バッファ１１６、外部インターフェース１１８、パワー・マネジメント・ユニット１２０、のうち少なくとも１つかそれ以上を含んでおり、それらの全てはお互いに通信するさまざまなユニットの能力を説明する目的で少し示した、バス１２２や同様の結合を経由するように通信的に結合され得る。各プロセッサまたはＣＰＵは、ＣＰＵ、デジタル信号プロセッサ（ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ：ＤＳＰ）、縮小命令セット・コンピュータ（ｒｅｄｕｃｅｄｉｎｓｔｒｕｃｔｉｏｎ ｓｅｔ ｃｏｍｐｕｔｅｒ：ＲＩＳＣ）プロセッサ、汎用プロセッサなどのうち１つかそれ以上で構成される。加えて、各プロセッサは、内部メモリまたは外部メモリも含む。デジタル・セクション１０８のプロセッサは、データ送信に対するプロセス（たとえば、エンコードと変調）、データ受け取りに対するプロセス（たとえば、検波とデコード）、を実行し、ハイパーレイヤーは、無線ネットワークと交換したデータの処理を、さまざまなアプリケーションに対する処理などを実行する。

制御マネージャ１１２は、たとえばＤＣＶＳのような、電力セービング・アルゴリズムの制御を含んだ無線デバイス１００のさまざまな機能の動作を指示する。制御マネージャ１１２は、入力を受け取り、入力を処理し、命令を出力するために、マイクロコントローラ、マイクロプロセッサ、論理回路、任意の他の適したデバイスで実行される。加えて、制御マネージャ１１２は、プロセッサで動作するソフトウェア、またはソフトウェアとハードウェアの結合で実施される。メモリ・バッファ１１６は、ＣＰＵ／プロセッサ１１０を含み、デジタル・セクション１０８内のさまざまなユニットに対するデータおよび／または命令を記憶する。インターフェース・ユニット１１８は、モデム１０８またはデバイス１０２、入力／出力(Ｉ／Ｏ)デバイスなどで他のユニットまたはプロセッサをインターフェースする。パワー・マネジメント・ユニット１２０は、無線デバイス１００に対するバッテリ・パワーを管理し、バッテリ１２６または外部電源と結合する。デジタル・セクション１０８は、１つか多くの特定用途向け集積回路（ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔｓ：ＡＳＩＣ），および／または、他の集積回路（ＩＣ）そしてモデム・チップセット１０２のような、大きなチップセット内で実行される。

一般的に、無線デバイス１００は、図１に示したそれらよりも、少ない、多い、および／または異なる処理ユニット、メモリ・ユニット、インターフェース・ユニットを含む。プロセッサとメモリとデジタル・セクション１０８に含まれるプロセッサの種類の数は、通信ネットワーク、無線デバイス１００にサポートされるアプリケーション、コスト、パワーの考慮などのさまざまな要因に依存する。

無線デバイス１００は、さまざまなアプリケーションをサポートする。アプリケーションは、ソフトウェアおよび／または特定の機能を実行するファームウェア・モジュールである。異なるアプリケーションが、異なるサービスなどをサポートするための異なるＲＡＴ、を経由して通信をサポートするために用いられる。たとえば、無線デバイス１００は、声、パケット・データ、ビデオ、ビデオ電話方式（ｖｉｄｅｏ ｔｅｌｅｐｈｏｎｙ：ＶＴ）、ウェブ・ブラウザ、電子メール、テキスト・エディタ、ビデオ・ゲーム、ＷＬＡＮ、ブルートゥース、アシストされた衛星利用測位システム（ａｓｓｉｓｔｅｄ Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ：Ａ−ＧＰＳ）、などに対するアプリケーションをサポートする。無線デバイス１００は、すべてのアクティブなアプリケーションに対して、１つかそれ以上のデータ・フローを持つ。データ・フローは、２つの特別なエンド・ポイントの間のデータのストリームでもあり得る。データ・フローは、インターネット・プロトコル（Ｉｎｔｅｒｎｅｔ Ｐｒｏｔｏｃｏｌ：ＩＰ）フロー、ラジオ・リンク・コントロール（Ｒａｄｉｏ Ｌｉｎｋ Ｃｏｎｔｒｏｌ：ＲＬＣ）フロー、ラジオ・リンク・プロトコル（Ｒａｄｉｏ Ｌｉｎｋ Ｐｒｏｔｏｃｏｌ：ＲＬＰ）フロー、などとも呼ばれ得る。異なるタイプのデータ・フローが、異なるトラフィック・クラス、異なるサービス品質（ＱｏＳ）クラスなどに対して使われる。異なるデータ・フロー・タイプは、ＱｏＳの条件に関連している可能性もある。

ただの例のように、デバイス１００のＥＶ ＤＯデータに対して生じるデータ・フローの例は図２に説明されている。この図は、デジタル信号プロセッサ２００（たとえば、図１の１１４のようなＤＳＰ）とさまざまなプロトコルを横切ってモデムの他の処理回路によって動作されたさまざまなアプリケーションの間のデータの代表的なデータ・フローである。示したように、複数のアプリケーション１ａ、１ｂ（参照番号２０２ａ−ｂで表示される）、アプリケーション、２ａ、２ｂ、２ｃ（参照番号２０４ａ−ｃで表示される）が説明されている。説明のために、アプリケーション２０２ａと２０２ｂは、ＲＬに送信されるデータを発生させるアプリケーションで、アプリケーション２０４ａ，２０４ｂ，２０４ｃはＦＬをこえてデータを受け取るアプリケーションである。ＲＬとＦＬアプリケーションの間の説明した分岐図はただの典型的なものに過ぎず、他のアプリケーションはデータを生成すること及び、受け取ることの両方を行う。加えて、アプリケーション２０２や２０４は、１つかより多くのプロセッサ、図１の１１０のようなＣＰＵ、無線デバイス１００の他のアプリケーション・プロセッサで動作する。

アプリケーション２０２、２０４から、または２０２、２０４へのデータ・フローは、ポイント・トゥ・ポイント・プロトコル・モジュール（Ｐｏｉｎｔ−ｔｏ−Ｐｏｉｎｔ Ｐｒｏｔｏｃｏｌ：ＰＰＰ）２０８と同様に、インターネット・プロトコル（ＩＰ）スタック・モジュール２０６を横切る。データは、ＲＬデータに対するラジオ・リンク・プロトコル（ＲＬＰ）Ｔｘバッファ２１０ａ、２１０ｂと、受け取ったＦＬデータに対するＲＬＰ Ｒｘバッファ２１２ａ−ｃにもバッファされる。ＲＬトランスミット・サイドでは、ＲＬＰ送信機２１４、ファントム回路プロトコル（ｐｈａｎｔｏｍ ｃｉｒｃｕｉｔ Ｐｒｏｔｏｃｏｌ：ＰＣＰ）モジュール２１６、リザベーション・ベース媒体アクセス・コントロール（ｒｅｓｅｒｖａｔｉｏｎ−ｂａｓｅｄ ｍｅｄｉｕｍ ａｃｃｅｓｓ ｃｏｎｔｒｏｌ：ＲＭＡＣ）モジュール２１８が、ＤＳＰ２００によるプロセスの信号の後のデジタル信号プロセッサ（ＤＡＰ）２００とそれに続く送信による受け取りのためのデータの準備に用いられる。レシーバまたはＦＬサイドでは、ＤＳＰ２００によりプロセスされたデータはＲＬＰ Ｒｘバッファ２１２のバッファリングに先立って、フォワード・リンク・リザベーション・ベース媒体アクセス・コントロール（ｆｏｒｗａｒｄ ｌｉｎｋ ｒｅｓｅｒｖａｔｉｏｎ−ｂａｓｅｄ ｍｅｄｉｕｍ ａｃｃｅｓｓ ｃｏｎｔｒｏｌ：ＦＭＡＣ）モジュール２２０、ファントム回路プロトコル（ＰＣＰ）モジュール２２２、ＲＬＰレシーバ２２４に運ばれる。

図３は、データ・レート・フローの監視することと、ＤＣＶＳ機能のような無線デバイスの少なくとも１つの電力最適化制御機能のパラメータを変化させることについての典型的なスキームのブロック図を説明している。図３は、特に、モデム・チップセット１０２の周辺のスキームを説明しており、これは図１に説明された。しかし、これはただの典型的なものに過ぎないことと、スキームはＤＣＶＳのような電力最適化制御機能を利用する無線またはモバイル・デバイスの他の位置で実行できる。

コントロール・マネージャ１１２は、モニタや、ＤＣＶＳ（たとえば、ＤＣＶＳ ＡＰＩまたはパラメータを変化させる同様のインターフェース）または、アプリケーション・プロセッサのような他のプロセッサのどちらかから、またはどちらかへの命令を出すことと同様に、多くの入力を受信するように構成される。そのような入力／出力は、説明したバッファ１１６のようなメモリ・バッファを監視することに影響する。メモリ・モニタ３０２または、同様の機能ユニットは、バッファ１１６のレベルまたは深さを、監視または測定する。ある態様では、制御マネージャ１１２は、モニタ３０２からメモリ測定を要求し、これは制御マネージャ１１２に１つまたはそれより多くの測定値を交互に送る。

制御マネージャ１１２は、ＣＰＵ（たとえば１１０）の測定値を監視するためにも構成され、特別な態様では、ＣＰＵの電流利用レベルを決めるためのＣＰＵオペレーティング・システム（ＯＳ）３０４を監視するためである。ＣＰＵモニタ３０６は、ＣＰＵ測定値を集め、マネージャ１１２で要求されたとき、マネージャ１１２を制御するための測定値と通信するために用いられる。

図４−７とのつながりで後に詳しく説明するように制御マネージャ１１２は、ＤＣＶＳアルゴリズムのような制御機能に対する修正を決めるために、測定されたバッファの深さとＣＰＵの稼働の１つかそれ以上を利用する。説明した例では、制御マネージャ１１２は、ＤＣＶＳ ＡＰＩを経由するように、機能のパラメータ３０８を変化または修正するためにＤＣＶＳと通信する。
制御マネージャ１１２は、通信結合３１０を経由して、無線またはモバイル機器の他のプロセッサからの測定値も要求およびまたは受け取る。さらに、もしもデータ・スループットが悪いラジオ・リンク接続でゲート制御され、もしこの接続が高プロセッサ・クロック速度を必要としないなら、安定しているが悪いラジオ・リンク接続は、低データ・スループットをドライブする。加えて、低データ・スループットはラジオ・リンク接続のフェーディングが原因であり、ここでデータ・バッファの深さはラジオ・リンク接続に依存して高かったり低かったりするだろう。たとえば、もしもラジオ・リンク・プロトコル（ＲＬＰ）／ＭＡＣ層がビジー・パフォーミング・リンク再送信なら、モバイル機器は高いプロセッサ・クロック速度を必要とするだろう。過密制御が行われ、プロセッサが最大プロセッサ・クロック速度で動作し、データ・コール・サービス品質（ｑｕａｌｉｔｙ ｏｆ Ｓｅｒｖｉｃｅ：ＱｏＳ）を維持するためのデータ・レートを戻す必要がある時、低データ・スループットはデータ・バッファの深さが高いようなトランスポートレイヤでの過密制御も原因である。したがって、制御マネージャ１１２は、いつそしてどのように制御機能パラメータを修正するのかを決めるためのラジオ・データ・リンク（３１２）の接続にかかわる更なる情報を受け取る。このように、ラジオ・リンク接続にかかわる情報は、データ・バッファの深さまたはＣＰＵの稼働の測定値をこえてデータに影響する他の問題の決定を許容する。

ある態様では、前に述べた現在の装置と方法は、すべてのプロセッサ・クライアントの必要性を満たさない初期のまたは従来のＤＣＶＳに対する応答時間を処理することを必要とする条件に遭遇したとき、よりよくＤＣＶＳ機能を最適化するために、バッファの深さ、ＣＰＵの稼働、またはラジオ・リンク接続のうちの１つまたはそれ以上に基づくＤＣＶＳパラメータの修正に影響する。以下の検討では、現在の開示された方法と装置に対応された条件のさまざまな例が考えられる。しかし、これは、現在の開示によって改良されたすべての条件の中で、完全だと意味するものではない。

ある例では、電流は送信しないがパッシブなレシーブ状態にいるモバイル機器は、アクティブなＤＣ電流消費を最小にするモードの近くに位置する。他の例では、エレクトロニクス・クロック速度およびまたは動作電圧は、ＤＣ電流消費を最適化するために何とかする。一般的に、処理効率、たとえば処理速度は、増大したＤＣ電流消費と増大した熱散逸を犠牲にして、速いクロック速度およびまたは高電圧で最適化される。このように、改良されたバッテリ動作ライフは、最適なプロセス・パフォーマンスが必要でないときにクロック速度および／またはＤＣ電圧を減らすことで得られる。

他の例では、要求されたデータ・スループット効率が維持されるように、現在の明細はＤＣＶＳの応答時間を短くするためのスキームを開示する。これらのスキームの利点は、改良されたバッテリ動作時間がすべてのケースにおいて最大のプロセッサ・クロック速度を用いずに得られることである。たとえば、データ・コールが接続されたとき、最大のプロセッサ・クロック速度能力の必要はない。その結果、ほとんどのデータ・コールが、ラジオ・リンク・パフォーマンスまたはネットワーク・リソース制限が原因の高データ・レート・リンクを利用していないので、改良されたＤＣパワー・セービングが達成されることができる。平均して、低いプロセッサ・クロック速度セッティングが、ラジオ・リンク容量を満たすのに十分であろう。したがって、現在の開示は、ピーク・プロセッサ・スループットの必要に対して、ＤＣパワー消費をバランスするためのフィードバック容量を提供する。

他の例では、プロセッサのような電子部品は、通常ＤＣパワー消費に基づいて厳密に最適化されるＤＣＶＳ応答時間を持つ。この最適化の基準は、増大した遅延に対して、高い許容量を持つプロセッサ・タスクに対して適切である。ある例では、ノンリアル・タイム・プロセス・タスクは厳密には実行時間で制限されず、その結果、従来のＤＣＶＳ法は、容認できるパフォーマンスの悪化に伴う最小のＤＣパワー消費に適している。しかし、リアルタイム・プロセス・タスクは、実行時間で厳密に制約され、超過の遅延は容認できない。たとえば、モデム・プロセッサ（たとえば、プロセッサ１１０）は、物理レイヤ、媒体アクセス・コントロール（ＭＡＣ）レイヤ、データ・サービスを処理するのにどれだけ早いデータが必要かに依存する応答時間を必要とする。現在の開示は、優先度の高いプロセッサ・タスクで動作する条件を動かすＭＡＣレイヤデータと調節可能な物理レイヤへＤＣＶＳに対して最小の処理レベルをセットすることを提案する。加えて、現在の開示は、ＤＣＶＳの応答時間またはＤＣＶＳの感度を変化させるためのＤＣＶＳとそのクライアントの間のインターフェース（たとえば、１１２と２０８）を提供する。

また、他の例では、データ・サービスが送信、受信、または他のデータ・バッファ（たとえば、１１６とモニタ２０２）を監視する。もし、任意のバッファ１１６が高い閾値を上に超えて満たしたら、データ・サービス（たとえば、制御マネージャ１１２）が、プロセッサ・クロック速度を増やすことで応答時間を短くするためにＤＣＶＳアプリケーション・プログラム・インターフェース（ＡＰＩ）をコールする。もし、バッファ・レベルが低い閾値より下に落ちたら、データ・サービスはＤＣＶＳ応答時間を初期値に戻すことができる。その結果、もしもプロセッサ稼働は長いがしかし、プロセッサ・クロック速度は遅く、多くの量のデータが動かされるなら、この方法は、パケット損失を受ける前に、プロセッサ・クロック速度を増やす。反対に、もしも、プロセッサ稼動時間が短く低いプロセッサ・クロック速度で、多くの量のデータが動かされるなら、この方法はプロセッサが原因ではないため、プロセッサ・クロック速度を変えない。もし、プロセッサ稼働は長いが低データ・アクティビティなら、プロセッサ・クロック速度の変化は初期のＤＣＶＳセッティングに基づくものである。

さらに、他の例では、アドバンス・モバイル加入者ソフトウェア（Ａｄｖａｎｃｅｄ Ｍｏｂｉｌｅ Ｓｕｂｓｃｒｉｂｅｒ Ｓｏｆｔｗａｒｅ：ＡＭＳＳ）のような、現在のモバイル機器ソフトウェア装置に対しては、無線データ・アプリケーションが可能なとき、最大プロセッサとデータ・バス・パフォーマンス・レベルは全データ・コールの間で要求される。この要求は、通例、実際のデータ・レートまたは、他のデータ・トランスファがあるかどうかに独立である。たとえば、最適化されたエボリューション・データ（Ｅｖｏｌｕｔｉｏｎ Ｄａｔａ Ｏｐｔｉｍｉｚｅｄ：ＥＶ−ＤＯ）リビジョンＡフォワード・リンクのような、実際の無線通信システムに対する経験証拠に基づいて、最大データ・レートでのデータ・コールは、プロセッサとデータ・バスが完全に稼動していることを必要としない。このように、そのような証拠に基づいて、ＤＣＶＳ初期パラメータは、より最適なプロセッサ稼働の状況になるように修正され、その結果より最適なバッテリ容量となる。

もう１つの例では、ＥＶ−ＤＯのような無線通信システムでの低データ・スループットは、多くの要因がある。たとえば、もしもアプリケーションがライトなデータ・トランスファのみを必要とし、もしもデータ・バッファの深さが一般的に低く、もしもアプリケーションが高プロセッサ・クロック速度を必要とせず、瞬間的なデータ・レートが高いとしても、特定のアプリケーションの特性は低データ・スループットを駆動させるだろう。

他の状況が逆にデータ・スループット、効率、用力に影響したのと同様の上で検討した例を踏まえて、装置と方法は、モバイル機器パワー・マネジメントに対してプロセッサ・クロック速度を調整するためにパラメータの修正または調整を提供する。特に、方法と装置は少なくともデータ・バッファの深さに基づいてプロセッサ・クロック速度を調整するようにパラメータを修正する。

図４で説明されたある態様では、メソッド４００は、バッファの深さにもとづいたＤＣＶＳのような、パワー最適化制御機能を修正または変化させるために示される。方法４００は、少なくともブロック４０２に示したプロセッサからのデータ出力と、プロセッサへのデータ入力の少なくとも１つのデータをバッファするデータ・バッファに記憶されるデータの量を監視することを含む。ある態様では、これらのプロセスは、バッファ１１６、制御マネージャ１１２を監視する、メモリ・モニタ３０２によって実行される。ブロック４０４に示したように、制御機能のパラメータは、データ・バッファに記憶されたデータの量に基づいて修正され、ここで制御機能はＤＣＶＳのケースでのように、プロセッサのローディングに基づいた少なくとも１つのプロセッサのスピードの少なくとも１つの動作を制御するように構成される。ある例では、ブロック４０４のプロセッサは、モジュール３０８に関連した制御マネージャ１１２によって実行され、これはＤＣＶＳパラメータを変化させるＡＰＩである。

図５は、ＣＰＵスピードがデータ・バッファの深さまたはローディングに基づく２つかそれ以上のスピードの間にスケールする、パワー最適化制御機能を修正または変化させる他の方法５００のフロー・チャートを説明している。方法５００は、ブロック５０２に示したように、少なくとも１つのプロセッサからのデータ出力とプロセッサへのデータ入力の少なくとも１つをバッファするデータ・バッファに記憶されたデータの量を監視することを含む。ある態様では、このプロセスは、バッファ１１６と制御マネージャ１１２を監視するメモリ・モニタ３０２によって実行される。
監視後に、制御機能のパラメータは、ブロック５０４に説明されるようなデータ・バッファに記憶されたデータの量に基づいて修正される。ブロック５０４にさらに示したように、制御機能パラメータの修正は、データの量が予め定められた閾値より多いときに少なくとも第１の速度で、データの量が予め定められた閾値に等しいかそれより少ないとき第２の速度で、少なくとも１つのプロセッサを動作する制御機能をセッティングすることを含む。方法５００は２つのスケールされたＣＰＵスピードに限られず、データ・バッファの異なるモニタ・レベルに基づくＣＰＵスピードの数または応答時間を含む、ということには注意が必要である。ある例では、ブロック５０４のプロセスは、モジュール３０８に関連した制御マネージャ１１２により実行され、これはＤＣＶＳパラメータを変化させる、ＡＰＩまたは同様の機能性である。ここでは、ただ限るわけではないが、ＤＣＶＳパラメータは、ＤＣＶＳに対するフィルター時定数、ＣＰＵスピード閾値に対する閾値、データ・バッファ（上と下）に対する閾値、バッファ・フロア、そして他の時定数を含むことが注意される。

ある態様では、方法５００は、データ・バッファの深さが変化するときＣＰＵスピードのすばやいセッティングを与える。

これは、順次、初期のＤＣＶＳパラメータよりもＣＰＵによる速い応答になり、データ・ロスを防ぐ。

図６は、ＣＰＵスピードがデータ・バッファの深さまたはローディングに基づく２つかそれ以上のスピードの間にスケールされる、パワー最適化制御機能を修正または変化させる他の方法６００のフロー・チャートである。方法６００は、ブロック６０２に示したように、少なくとも１つのプロセッサからのデータ出力と少なくとも１つのプロセッサへのデータ入力の少なくとも１つをバッファするデータ・バッファに記憶されるデータの量を監視することを含む。ある態様では、このプロセスは、メモリ・モニタ３０２で実行され、バッファ１１６と制御マネージャ１１２を監視する。

監視後に、制御機能のパラメータは、ブロック６０４に説明されるようにデータ・バッファに記憶されたデータの量に基づいて修正される。ブロック５０４にさらに示すように、制御機能パラメータの修正は、どのデータがデータ・バッファに記憶されるように監視されるときに少なくとも１つのプロセッサの最大速度で動作させるように少なくとも１つのプロセッサを動作させる制御機能のセッティングと、データ・バッファにどのデータも記憶されていないときに予め定められた最小速度で少なくとも１つのプロセッサで動作させる制御機能のセッティングを含む。ある例では、ブロック５０４のプロセスは、モジュール３０８に関連した制御マネージャ１１２で実行され、これはＤＣＶＳパラメータを変化させるＡＰＩまたは同様の機能性である。ある態様では、方法６００は、少なくとも初期設定と同じデータ・スループット効率を可能にし、さらに、バッファにデータが１つもないときはセービング・パワーの利益をともなって可能にする。

図７は、無線デバイスのパワー最適化制御機能を修正または変化させる、さらに他の方法７００のフロー・チャートを説明している。方法７００は、ブロック７０２に示したように、少なくとも１つのプロセッサからのデータ出力と少なくとも１つのプロセッサへのデータ入力の少なくとも１つをバッファするデータ・バッファに記憶されるデータの量を監視することを含む。ある態様では、このプロセスは、メモリ・モニタ３０２で実行され、これはバッファ１１６、制御マネージャ１１２を監視する。ブロック７０２は、方法７００が、少なくとも１つのプロセッサの稼動レベルを監視することも含むことも説明している。ある例では、このプロセスはＣＰＵモニタ３０６と制御マネージャ１１２に影響される。

ブロック７０４に説明したように、方法７００は、データ・バッファに記憶されたデータの量に基づいて、ＤＣＶＳ機能のような、制御機能のパラメータの修正も含む。ブロック７０４のプロセスは、高い閾値のような、データ・バッファのデータの量が予め定められた第１の閾値をこえるように決まり、少なくとも１つのプロセッサの稼動レベルが最大稼動レベルの下になるように決まるときには、制御機能の応答時間を減らすことで制御機能のパラメータの修正も含む。このように。

ある態様では、方法７００は、データ・コールが可能なとき（図７には示していないが）、最小ＣＰＵスピードが第１に定まる初期設定も含む。ブロック７０４の条件が合わない間は、初期ＤＣＶＳアルゴリズムはＣＰＵスピードを調整するように用いられる。さらに、方法７００は、データ・バッファの深さが高い閾値をこえ、ＣＰＵが最大パフォーマンス・レベルではないときに、要求がＤＣＶＳアルゴリズムを短い応答時間を持つように修正するために行われることを提供する。さらに、データ・バッファの深さが、低い閾値のような第２の予め定められた閾値よりも下のときに、方法７００はブロック７０６で示したように初期のＤＣＶＳ応答時間の回復を提供する。このように方法７００は、ＣＰＵ稼動レベルが、ＣＰＵが短い応答時間に余力を持つ最大レベルより下のとき、ＣＰＵに対して初期の応答時間で適切に対応できないような予め定められた深さ（つまり、第１または高い予め定められた閾値）より下のそれらのレベルに対して、データがデータ・バッファに記憶されるとき、ＣＰＵスピードが不必要に増大する必要はないことを可能にする。

図８は、データ・レート・フローを監視し、無線デバイスの少なくとも１つのパワー最適化制御機能のパラメータを変化させるための装置８００のブロック図を説明している。装置８００は、デバイス１００のような無線デバイス、またはモデム・チップセット１０２のような無線デバイスの一部である。装置８００は、少なくとも１つのプロセッサ８０６からのデータ出力とプロセッサへのデータ入力の少なくとも１つをバッファするデータ・バッファ８０４に記憶されるデータの量を監視するための手段８０２を含む。ある態様では、バッファ８０４へのデータの入力または出力は、図２のデータ・フローに示したような、デジタル信号プロセッサ（図８には示されていない）からまたはプロセッサへのものである。ある例では、手段８０２は、制御マネージャ１１２と接続したモニタ３０２によりインプリメントされる。ここでは、装置８００が通信結合８０８と一緒に示され、これは通信バスまたは、さまざまなモジュールと装置８００のユニットと、通信的な結合に対する同様の方法で実施されることに注意が必要である。

装置８００は、プロセッサのローディングに基づいた少なくとも１つのプロセッサ８０６の少なくとも１つのスピードの動作を制御するように構成される制御機能、データ・バッファ８０４に記憶されるデータの量に基づいた、ＤＣＶＳのような、制御機能のパラメータ８１２を修正するための手段８１０も含む。ある例では、手段８１０は、パラメータ（たとえば、３０８）に対して、ＡＰＩ，のようなインターフェースと接続した制御マネージャ１１２によって実行される。

さらに、装置は、少なくとも１つのプロセッサ８０６の稼動レベルを監視するための追加の手段８１４を含む。手段８１４は、ある例では、制御マネージャ１１２に接続した、モニタ３０６に実行される。方法８１４により監視することを用いて、データ・バッファのデータの量が第１の予め定められた閾値をこえるときに、そして、少なくとも１つのプロセッサの稼動レベルが最大稼動レベルより下のときに、制御機能の応答時間を減らすことで制御機能のパラメータの修正に対する手段８１６も含む。手段８１６は、ある例では、３０８との接続で制御マネージャ１１２によって実行される。最後に、ある態様では、装置８００は、データ・バッファのデータ量が、手段８１６で用いられる予め定められた第１の閾値よりも低い予め定められた第２の閾値より下のとき、パラメータを初期設定に戻すことに対する手段８１８も含む。

制御機能パラメータ（たとえば、ＤＣＶＳパラメータ）の修正は、図３に示したラジオ・リンク３１２を監視することを経由するように、ラジオ・リンクまたは無線接続のデータリンクを監視することに基づいて含まれることにも注意が必要である。たとえば、もしもラジオ・リンクがフェーディングまたは品質に乏しいなら、バッファリングまたはＣＰＵの処理が遅いデータ・スループットの原因として除外されるので、パラメータはゆっくりしたＣＰＵ応答時間を許すように修正され得る。相互に関係はあるが同意語ではない、ラジオ・リンクとデータリンクの１つまたは両方が、監視することができるということは、注意が必要である。

開示されたプロセスのステップの特定の順序または階層がほとんど典型的なものとなるアプローチの例にすぎないことが理解される。設計の好みに基づいて、プロセスのステップの特定の順序または階層が、現在の開示の範囲内に残っている間は再配置できるということがわかる。付随する方法は、サンプル順序におけるさまざまなステップの現在の要素を請求し、示された特定の順序または階層に制限されることを意味するものではない。

当業者は、情報と信号が、異なる技術と技法の種類のどれかを用いて表示されることを理解するだろう。たとえば、上の表記を通して参照される、データ、命令、コマンド、情報、信号、ビット、シンボル、チップは、電圧、電流、電磁波、磁場、または磁気粒子、光場または光粒子、またはいずれかの組み合わせで表示される。

当業者は、ここで開示された実施例に関連して記載された、さまざまな例示の論理ブロック、モジュール、回路、アルゴリズム・ステップは、電気的ハードウェア、コンピュータ・ソフトウェア、または両方の組み合わせでインプリメントされることを認識するだろう。ハードウェアとソフトウェアのこの互換性をはっきりと説明するために、さまざまな実例となるコンポーネント、ブロック、モジュール、回路、ステップが、それらの機能を用いて一般的に上で説明されている。そのような機能がハードウェアまたはソフトウェアのどちらでインプリメントされるかは、全体のシステムに課された特定の応用と設計の制約に依存する。当業者は、各々の特定の応用に対して変化する方法で説明された機能をインプリメントするが、そのようなインプリメントの決定は、現在の発明の視点から離れさせると解釈するべきではない。
ここで開示した実施例に関連して示した、さまざまな例示の論理ブロック、モジュール、回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールド・プログラマブルゲート・アレイ（ＦＰＧＡ）、または他のプログラム可能ロジック・デバイス、ディスクリート・ゲートまたはトランジスタ・ロジック、ディスクリート・ハードウェア部品、またはここで示した機能を実行するために設計した組み合わせで実行される。汎用プロセッサはマイクロプロセッサだが、代案では、プロセッサは従来のプロセッサ、コントローラ、マイクロコントローラ、状態機械である。プロセッサは、たとえば、ＤＳＰとマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアとつながる１つかそれ以上のマイクロプロセッサ、または任意の他のそのような構成の、コンピューティング・デバイスの組み合わせとしても実行される。

ここで開示した実施例に関連して示した方法またはアルゴリズムのステップは、ハードウェア、ソフトウェア・モジュール、または、プロセッサまたはコンピュータで実行可能な媒体に記憶される命令を実行可能なコンピュータからなるコンピュータ・プログラム製品、またはそのいずれかの組み合わせで直接実施される。ソフトウェア・モジュールまたは媒体は、ＲＡＭメモリ、フラッシュ・メモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハード・ディスク、リムーバブル・ディスク、ＣＤ−ＲＯＭ、または技術的に知られた記憶媒体の他の任意の形式に存在する。典型的な記憶媒体はプロセッサと結合し、そのようなプロセッサは記憶媒体から情報を読み取り可能であり、記憶媒体へ情報を書き込み可能である。代案では、記憶媒体はプロセッサに対して不可欠である。プロセッサと記憶媒体は、ＡＳＩＣ内に存在している。ＡＳＩＣは、ユーザ端末内に存在している。代案では、プロセッサと記憶媒体は、ユーザ端末に別々のコンポーネントとして存在する。

開示された例の前の説明は、当業者が現在の発明を作るまたは使うことを可能にするために提供される。これらの例に対するさまざまな修正は、当業者に簡単に明白であろうし、ここで定義された一般的な原理は、現在の発明の視点から離れることなく他の実施例に適用される。このように、現在の発明は、ここで示した例に制限するわけではなく、前記の原理とここで開示した新しい特性に一致する最大の視点に従うものであるとする。

Claims (32)

1. 少なくとも１つのプロセッサからのデータ出力と少なくとも１つのプロセッサへのデータ入力の少なくとも１つをバッファするデータ・バッファに記憶されるデータの量を監視することと、
   前記データ・バッファに蓄えられるデータの前記量に基づいた制御機能のパラメータを修正すること
   を具備し、
   前記制御機能は前記の少なくとも１つのプロセッサのローディングに基づく前記少なくとも１つのプロセッサのスピードの少なくとも１つの動作を制御するように構成される、 無線デバイスのパワー最適化のための方法。
2. 前記制御機能のパラメータを修正することが、データの前記量が予め定められた閾値をこえるときに少なくとも第１のスピードで、データの前記量が予め定められた閾値と等しいかそれより少ないときにより遅い第２のスピードで、前記少なくとも１つのプロセッサを動作させるために前記制御機能の前記パラメータをセッティングすることを含む、請求項１に定義されたとおりの方法。
3. 前記制御機能の前記パラメータを修正することは、前記データ・バッファに記憶されるように何らかのデータが監視されるときに前記少なくとも１つのプロセッサの最大スピードで動作するように前記少なくとも１つのプロセッサを動作させるために前記制御機能をセッティングすることと、
   前記データ・バッファに何のデータも記憶されていないときに予め定められた最小スピードで前記少なくとも１つのプロセッサを動作させるために前記制御機能をセッティングすることと、
   を含む、請求項１に定義されたとおりの方法。
4. 前記少なくとも１つのプロセッサの稼動レベルを監視することと、
   前記データ・バッファのデータの前記量が第１の予め定められた閾値をこえ、前記少なくとも１つのプロセッサの前記稼動レベルが最大稼動レベルよりも下のときの前記制御機能の応答時間を減らすことで前記制御機能のパラメータを修正すること
   をさらに具備する、請求項１に定義されたとおりの方法。
5. 前記データ・バッファのデータの前記量が前記の第１の予め定められた閾値よりも低い第２の予め定められた閾値以下に落ちるときに前記制御機能の前記パラメータを初期設定に戻すことをさらに具備する、請求項４に定義されたとおりの方法。
6. データリンクと無線接続のラジオ・リンクの少なくとも１つを監視することと、
   前記監視されたデータリンクとラジオ・リンクの少なくとも１つに基づいた前記制御機能のさらなる修正すること
   をさらに具備する、請求項１に定義されたとおりの方法。
7. 前記制御機能がダイナミックなクロック及び電圧のスケーリング（ＤＣＶＳ）機能である、請求項１に定義されたとおりの方法。
8. パラメータを修正することは、ＤＣＶＳ感度、ＤＣＶＳ応答時間、プロセッサ周波数、プロセッサ時定数、プロセッサ・フロア、プロセッサ閾値、ＤＣＶＳフィルター時定数、の少なくとも１つを変化させることを具備する、請求項７に定義されたとおりの方法。
9. 無線デバイスのパワー最適化に関する装置であって、前記無線デバイスの、少なくとも１つのプロセッサからのデータ出力と少なくとも１つのプロセッサへのデータ入力の少なくとも１つをバッファするデータ・バッファに記憶されたデータの前記量を監視ーする構成の少なくとも１つの第１のモニタと、
   前記のデータ・バッファに記憶されたデータの前記量に基づいて制御機能のパラメータを修正するように構成された制御ユニットと、
   を具備し、
   前記制御機能は少なくとも１つのプロセッサのローディングに基づいた前記少なくとも１つのプロセッサの少なくとも１つの動作スピードを制御するよう構成される、装置。
10. 前記制御ユニットが、前記データの量が予め定められた閾値をこえるときに少なくとも第１のスピードで、前記データの量が前記の予め定められた閾値と等しいかそれより少ないときに前記の第１のスピードよりも遅い少なくとも第２のスピードで前記少なくとも１つのプロセッサを動作させるために前記制御機能の前記パラメータをセッティングすることにより前記制御機能の前記パラメータを修正するよう更に構成された、請求項９に定義されたとおりの装置。
11. 前記制御ユニットが、
    前記データ・バッファに記憶されるように何らかのデータが監視されるときに前記少なくとも１つのプロセッサの最大スピードで動作するように少なくとも１つのプロセッサを動作させるために前記制御機能をセッティングすることと、
    前記データ・バッファに何のデータも記憶されないときに予め定められた最小スピードで前記少なくとも１つのプロセッサを動作させるために前記制御機能をセッティングすることと
    により前記制御機能の前記パラメータを修正するようにさらに構成される、請求項９に定義されたとおりの装置。
12. 前記少なくとも１つのプロセッサの稼動レベルを監視するように構成された少なくとも１つの第２のモニタと、
    前記データ・バッファの前記データの量が第１の予め定められた閾値をこえ、前記少なくとも１つのプロセッサの前記稼動レベルが最大の稼動レベルより下のときに、前記制御機能の応答時間を減らすことで前記制御機能の前記パラメータを修正するように構成された前記制御ユニット
    をさらに具備する、請求項９に定義されたとおりの装置。
13. 前記制御ユニットが、
    前記データ・バッファのデータの前記量が前記の第１の予め定められた閾値よりも少ない第２の予め定められた閾値より下に落ちるときに初期設定へ前記制御機能の前記パラメータを戻すようにさらに構成された、請求項１２に定義されたとおりの装置。
14. データリンクと無線接続のラジオ・リンクの少なくとも１つを監視するように構成された少なくとも１つの第３のモニタと、
    監視されたデータリンクとラジオ・リンクの少なくとも１つに基づく前記制御機能を修正するようにさらに構成された前記制御ユニット、
    をさらに具備する、請求項９に定義されたとおりの装置。
15. 前記制御機能がダイナミックなクロック及び電圧のスケーリング（ＤＣＶＳ）機能である、請求項９に定義されたとおりの装置。
16. 前記制御機能パラメータが、ＤＣＶＳ感度、ＤＣＶＳ応答時間、プロセッサ周波数、プロセッサ時定数、プロセッサ・フロア、プロセッサ閾値、ＤＣＶＳフィルター時定数、のうち少なくとも１つを具備する、請求項１５に定義されたとおりの装置。
17. 少なくとも１つのプロセッサからのデータ出力と少なくとも１つのプロセッサへのデータ入力のうち少なくとも１つでバッファするデータ・バッファに記憶されるデータの前記量を監視するための手段と、
    前記データ・バッファに記憶される前記データの量に基づく制御機能のパラメータを修正するための手段
    を具備し、
    前記制御機能は前記少なくとも１つのプロセッサのローディングに基づいて前記少なくとも１つのプロセッサの動作スピードで制御するように構成される、無線デバイスのパワー最適化のための装置。
18. 前記制御機能の前記パラメータの修正のための前記手段が、前記データの量が予め定められた閾値をこえるときに少なくとも第１のスピードで、前記データの量が前記予め定められた閾値と等しいかそれより少ないときに前記第１のスピードよりも遅い第２のスピードで前記少なくとも１つのプロセッサを動作させるために前記制御機能の前記パラメータをセッティングするための手段を含む、請求項１７に定義されたとおりの装置。
19. 前記制御機能の前記パラメータの修正に関する前記方法が、前記データ・バッファに記憶されるように何らかのデータが監視されるときに前記少なくとも１つのプロセッサの最大スピードで動作するように前記少なくとも１つのプロセッサを動作させるために前記制御機能をセッティングするための手段と、
    前記データ・バッファに何のデータも記憶されていないときに予め定められた最小スピードで前記少なくとも１つのプロセッサを動作させる前記制御機能をセッティングするための手段
    を含む、請求項１７に定義されたとおりの装置。
20. 前記少なくとも１つのプロセッサの稼動レベルを監視するための手段と、
    前記データ・バッファの前記データの量が第１の予め定められた閾値をこえ、前記少なくとも１つのプロセッサの前記稼動レベルが最大稼動レベルより下のときに、前記制御機能の応答時間を減らすことで前記制御機能の前記パラメータを修正するための手段
    をさらに具備する請求項１７に定義されたとおりの装置。
21. 前記データ・バッファの前記データの量が前記第１の予め定められた閾値よりも少ない第２の予め定められた閾値よりも下に落ちるときに、前記制御機能の前記パラメータを初期設定に戻すための手段をさらに具備する、請求項２０に定義されたとおりの装置。
22. データリンクと無線接続のラジオ・リンクの少なくとも１つを監視するための手段と、
    前記監視されたデータリンクとラジオ・リンクのうち少なくとも１つに基づく前記制御機能をさらに修正するための手段
    をさらに具備する、請求項１７に定義されたとおりの装置。
23. 前記制御機能はダイナミックなクロック及び電圧のスケーリング（ＤＣＶＳ）機能である、請求項１７に定義されたとおりの装置。
24. 制御機能パラメータが、ＤＣＶＳ感度、ＤＣＶＳ応答時間、プロセッサ周波数、プロセッサ時定数、プロセッサ・フロア、プロセッサ閾値、ＤＣＶＳフィルター時定数のうち少なくとも１つを具備する、請求項２３に定義されたとおりの装置。
25. コンピュータに、無線デバイスの少なくとも１つのプロセッサからのデータ出力とプロセッサへのデータ入力のうち少なくとも１つをバッファするデータ・バッファに記憶された前記データの量を監視させるためのコードと、
    コンピュータに、前記データ・バッファに記憶された前記データの量に基づく制御機能のパラメータを修正させるためのコード
    を具備し、
    前記制御機能は前記少なくとも１つのプロセッサのローディングに基づく前記少なくとも１つのプロセッサのスピードの少なくとも１つの動作を制御するように構成される、 コンピュータ可読媒体を具備する、コンピュータ・プログラム製品。
26. コンピュータに前記制御機能の前記パラメータを修正させる前記コードは、前記データの量が予め定められた閾値をこえるときに少なくとも第１のスピードで、前記データの量が前記予め定められた閾値と等しいかそれより少ないときに前記第１のスピードよりも遅い第２のスピードで、前記少なくとも１つのプロセッサを動作させる前記制御機能の前記パラメータをセッティングさせるためのコード
    を含む、請求項２５に定義されたとおりのコンピュータ・プログラム製品。
27. 前記制御機能の前記パラメータをコンピュータに修正させるコードは、コンピュータに前記データ・バッファに記憶されるように何らかのデータが監視されるときに前記少なくとも１つのプロセッサの最大スピードで動作する前記少なくとも１つのプロセッサを動作させる前記制御機能をセッティングさせるためのコードと、
    コンピュータに前記データ・バッファに何のデータも記憶されていないときに予め定められた最小スピードで前記少なくとも１つのプロセッサを動作させる前記制御機能をセットさせるためのコード
    を含む、請求項２５に定義されたとおりのコンピュータ・プログラム製品。
28. コンピュータに、前記少なくとも１つのプロセッサの稼動レベルを監視させるためのコードと、
    コンピュータに、前記データ・バッファの前記データの量が第１の予め定められた閾値をこえ、前記少なくとも１つのプロセッサの前記稼動レベルが最大稼動レベルよりも低いときに、前記制御機能の応答時間を減らすことで前記制御機能の前記パラメータを修正させるためのコード
    をさらに具備する、請求項２５に定義されたとおりのコンピュータ・プログラム製品。
29. 前記データ・バッファの前記データの量が前記第１の予め定められた閾値よりも少ない第２の予め定められた閾値より下に落ちるときに、コンピュータに前記制御機能の前記パラメータを初期設定に戻させるためのコード
    をさらに具備する請求項２８に定義されたとおりのコンピュータ・プログラム製品。
30. 無線デバイスの無線接続のデータリンクとラジオ・リンクの少なくとも１つをコンピュータに監視させるためのコードと、
    前記監視されたデータリンクとラジオ・リンクのうち少なくとも１つに基づく前記制御機能をコンピュータにさらに修正させるためのコード
    をさらに具備する、請求項２５に定義されたとおりのコンピュータ・プログラム製品。
31. 前記制御機能がダイナミックなクロック及び電圧のスケーリング（ＤＣＶＳ）機能であるような、請求項２５に定義されたとおりのコンピュータ・プログラム製品。
32. 前記制御機能パラメータが、ＤＣＶＳ感度、ＤＣＶＳ応答時間、プロセッサ周波数、プロセッサ時定数、プロセッサ・フロア、プロセッサ閾値、ＤＣＶＳフィルター時定数のうち少なくとも１つを具備する、請求項３１に定義されたとおりのコンピュータ・プログラム製品。

Images