JP2013251540A - ＲｅＲＡＭセルにおける場集束構造 - Google Patents

Abstract

【課題】より安定した抵抗値を有するＲｅＲＡＭセルを提供する。
【解決手段】抵抗変化型ランダム・アクセス・メモリ（ＲｅＲＡＭ）セルは、第１の導電性電極（１０７）と、第１の導電性電極（１０７）の上の絶縁体ストレージ材料層（１０９）とを備える。絶縁体ストレージ材料層（１０９）は、フィラメント形成電圧がセルに印加されている間は、導電性フィラメントの形成をもたらす。セルは、絶縁体ストレージ材料層（１０９）上の第２の導電性電極（３０１）と、フォトリソグラフィによって画定されない複数の散在する場集束構造（４０５，４０７）を備える界面領域とを含む。界面領域は、第１の導電性電極（１０７）と絶縁体ストレージ材料層（１０９）との間、または絶縁体ストレージ材料層（１０９）と第２の導電性電極（３０１）との間に位置する。
【選択図】図４

Description

本発明は、一般的にはＲｅＲＡＭセルに関し、より詳細には、ＲｅＲＡＭセルにおける場集束構造に関する。

抵抗変化型ランダム・アクセス・メモリ（resistive random access memory:ＲｅＲＡＭ）セルは、セルの電極に十分に高い電圧を印加してセルを低抵抗状態にすることによって、導電性フィラメント（conductive filament）（経路）が絶縁体ストレージ材料を通じて形成されるメモリセルである。低抵抗状態において、フィラメントは、絶縁体材料を通じて高電流を印加することによって切断されてセルを高抵抗状態にする。この抵抗状態の差が用いられて、ＲｅＲＡＭセル内に値を記憶することができる。

米国特許出願公開第２００６／０００６４７１号明細書 米国特許出願公開第２０１０／００８３４８７号明細書 米国特許第７７１９０３９号明細書 米国特許第７９２８５０３号明細書 米国特許第８０３５１５６号明細書

本発明の一側面は、抵抗変化型ランダム・アクセス・メモリ（ＲｅＲＡＭ）セルである。抵抗変化型ランダム・アクセス・メモリ（ＲｅＲＡＭ）セルは、第１の導電性電極と、前記第１の導電性電極上の絶縁体ストレージ材料層であって、該絶縁体ストレージ材料層は、フィラメント形成電圧が該ＲｅＲＡＭセルに印加されている間、導電性フィラメントの形成をもたらす、前記絶縁体ストレージ材料層と、前記絶縁体ストレージ材料層上の第２の導電性電極と、フォトリソグラフィによって画定されない複数の散在する場集束構造を備える界面領域であって、該界面領域は、前記第１の導電性電極と前記絶縁体ストレージ材料層との間、または前記絶縁体ストレージ材料層と前記第２の導電性電極との間に位置する、前記界面領域とを備える。

本発明の一側面は、抵抗変化型ランダム・アクセス・メモリ（ＲｅＲＡＭ）セルを製造するための方法である。抵抗変化型ランダム・アクセス・メモリ（ＲｅＲＡＭ）セルを製造するための方法は、第１の導電層を形成すること、前記第１の導電層上に絶縁体ストレージ材料層を形成することであって、該絶縁体ストレージ材料層は、フィラメント形成電圧が前記セルに印加されている間、導電性フィラメントの形成をもたらす、前記絶縁体ストレージ材料層を形成すること、前記絶縁体ストレージ材料層上に第２の導電層を形成すること、複数の散在する場集束構造を有する界面領域のセルエリアを形成することであって、該界面領域の該セルエリアは、前記第１の導電層と前記絶縁体ストレージ材料層との間、または前記絶縁体ストレージ材料層と前記第２の導電層との間に形成される、前記界面領域のセルエリアを形成することを備え、該界面領域の該セルエリアを形成することは、ナノクラスタ層を使用して前記複数の散在する場集束構造を画定することを含む。

本発明の一側面は、抵抗変化型ランダム・アクセス・メモリ（ＲｅＲＡＭ）セルである。抵抗変化型ランダム・アクセス・メモリ（ＲｅＲＡＭ）セルは、第１の導電性電極と、前記第１の導電性電極上の絶縁体ストレージ材料層であって、該絶縁体ストレージ材料層は、フィラメント形成電圧が該ＲｅＲＡＭセルに印加されている間、導電性フィラメントの形成をもたらす、前記絶縁体ストレージ材料層と、前記絶縁体ストレージ材料層上のナノクラスタ層であって、該ナノクラスタ層の各ナノクラスタは絶縁体材料を含む、前記ナノクラスタ層と、前記絶縁体ストレージ材料層の上の第２の導電性電極とを備え、前記第２の導電性電極の部分は前記ナノクラスタ層の前記ナノクラスタの間に延びて前記絶縁体ストレージ材料層と接触し、前記第２の導電性電極のうちの前記ナノクラスタ層の前記ナノクラスタの間に延びる部分は、場集束構造を形成する。

本発明の一実施形態によるＲｅＲＡＭメモリの一部の形成を記載した図。 本発明の一実施形態によるＲｅＲＡＭメモリの一部の形成を記載した図。 本発明の一実施形態によるＲｅＲＡＭメモリの一部の形成を記載した図。 本発明の一実施形態によるＲｅＲＡＭメモリの一部の形成を記載した図。 本発明の一実施形態によるＲｅＲＡＭメモリの一部の形成を記載した図。 本発明の別の実施形態によるＲｅＲＡＭメモリの一部の形成を記載した図。 本発明の別の実施形態によるＲｅＲＡＭメモリの一部の形成を記載した図。 本発明の別の実施形態によるＲｅＲＡＭメモリの一部の形成を記載した図。 本発明の別の実施形態によるＲｅＲＡＭメモリの一部の形成を記載した図。 本発明の別の実施形態によるＲｅＲＡＭメモリの一部の形成を記載した図。 本発明の別の実施形態によるＲｅＲＡＭメモリの一部の形成を記載した図。 本発明の別の実施形態によるＲｅＲＡＭメモリの一部の形成を記載した図。 本発明の別の実施形態によるＲｅＲＡＭメモリの一部の形成を記載した図。 本発明の別の実施形態によるＲｅＲＡＭメモリの一部の形成を記載した図。 本発明の別の実施形態によるＲｅＲＡＭメモリの一部の形成を記載した図。 本発明の別の実施形態によるＲｅＲＡＭメモリの一部の形成を記載した図。 本発明の別の実施形態によるＲｅＲＡＭメモリの一部の形成を記載した図。

添付の図面を参照することによって、本発明はよりよく理解されることができ、その多数の目的、特徴、および利点が当業者に明らかとなる。
異なる図面において同じ参照符号が使用されている場合、これは、別途記載しない限り、同一の項目であることを示す。図面は必ずしも原寸に比例して描かれてはいない。

以下は、本発明を実施するための形態の詳細な説明を示す。本記載は本発明の例示であることが意図されており、限定として解釈されるべきではない。
ＲｅＲＡＭメモリセルは、ＲｅＲＡＭセルの電極間の絶縁体ストレージ材料を通じて限られた一定数の電流フィラメントが形成されることを可能にする散在場集束構造領域（region of interspersed field focusing features）を含む。これらの場集束構造（field focusing features）は、アレイのセル内のフィラメントがより組織化され規則的に配列されることを可能にし、それによって、同様にプログラムされたＲｅＲＡＭセルの間でより安定した抵抗測定値がもたらされる。いくつかの実施形態では、これらの構造は、ナノクラスタまたはナノクラスタから形成される構造を含む。

図１は、本発明の一実施形態による複数のＲｅＲＡＭセルを形成するのに使用されるウェハ１０１の部分側断面図を示す。ウェハ１０１は、基板１０３と、基板１０３上に形成された絶縁体層１０５とを含む。一実施形態では、基板１０３は、複数の層および構造を含む複合構造である。たとえば、基板１０３は、バルクシリコン基層（bulk silicon base layer）およびその上に形成される複数のトランジスタを含み得る。これらのトランジスタは、導電性材料から形成された電極構造（たとえば、ゲート、電流端子電極）を含み得る。基板１０３は、基板の導電性構造と半導体構造とを分離する絶縁体構造（たとえば、側壁スペーサ、トレンチ分離領域）をも含み得る。しかしながら、他の実施形態では、基板１０３は、バルク材から成るなどのような他の構成を有してもよい。

層１０５は、基板１０３上に形成された絶縁体層であって、続いて形成されるＲｅＲＡＭセルを基板１０３から絶縁する。一実施形態では、層１０５は、絶縁体材料（たとえば、オルトケイ酸テトラエチル（ＴＥＯＳ）、ＳｉＯ_２）から形成される。一実施形態では、層１０５は、ウェハの配線部分（interconnect portion）の層間絶縁膜である。配線部分は、トランジスタおよびウェハ１０１の他のデバイスを、続いて形成される外部導体（たとえば、ボンドパッド）および続いて形成されるＲｅＲＡＭセルに電気的に結合する導電性配線（図示せず）を含む。配線導電性構造（たとえば、バイア、導電性プラグ）は、層１０５の他の部分（図示せず）に位置してもよい。一実施形態では、基板１０３が、１つまたは複数の導電性配線層を含んでもよい。

層１０５上に導電層１０７が形成される。導電層１０７は、続いて形成されるＲｅＲＡＭセルの底部電極がそれから形成されることになる材料を含む。層１０７は、銅、タングステン、もしくは他の導電性材料（たとえば、アルミニウム、金、白金、ドープされたポリシリコン）、またはそれらの組み合わせから成り得る。いくつかの実施形態では、層１０７は導電性材料から成る複数の層を含んでもよい。一実施形態では、層１０７は、１０００オングストロームの厚さを有するが、他の実施形態においては他の厚さを有してもよい。

層１０９は、ＲｅＲＡＭセル内で値を記憶するために導電性フィラメントが形成され得る絶縁体ストレージ材料の層である。一実施形態では、絶縁体ストレージ材料は、酸化ハフニウム、酸化ニッケル、酸化銅、および酸化コバルトのような、金属酸化物であり得る。しかしながら、導電性フィラメント形成をもたらす他の適切な材料が使用されてもよい。一実施形態では、層１０９は、５００オングストロームの厚さを有するが、他の実施形態においては他の厚さを有してもよい。層１０９は、多数の方法で形成され得る（たとえば、ＣＶＤ、ＰＥＣＶＤ、または原子層体積、金属の酸化、またはスパッタリングによる堆積）。

層１０９上に絶縁体層１１１が形成される。層１１１は、絶縁体ストレージ材料または異なる絶縁体材料から成ることができる。層１１１は、層１０９の材料に対して選択的であるエッチング化学種を用いてエッチングされることができる材料から成る。一実施形態では、層１１１は、選択されるエッチング化学種に関して絶縁体層１０９のものとはエッチング速度が異なる酸化ケイ素または金属酸化物から成る。一実施形態では、層１１１は、２００オングストロームの厚さを有するが、他の実施形態においては他の厚さを有してもよい。

層１１１が形成された後、ナノクラスタ１１３が層１１１上に形成される。ナノクラスタは、表面上に形成され、リソグラフィによって画定される必要が無く且つ形成されると１００ナノメートル以下（たとえば、２０ナノメートル以下）である寸法を有する材料から成る島状構造（island）である。ナノクラスタの例は、シリコンナノ結晶、ゲルマニウムナノ結晶、絶縁体ナノクラスタ、金属ナノクラスタ（金、白金、ニッケル、コバルト）、およびケイ化物ナノクラスタである。これらのナノクラスタは、個々のクラスタが核となり表面上に成長するＣＶＤ過程によって形成されることができる。１つの例では、金属ナノクラスタは、相対的に薄い（たとえば、２０ｎｍ）金属の層をスパッタリングし、続いて金属が凝集して個々のナノクラスタになるアニール過程を経ることによって形成され得る。一実施形態では、ナノクラスタは、２０ナノメートルの高さおよび幅を有するが、他の実施形態では他の寸法であってもよい。

図５を参照すると、一実施形態では、ナノクラスタ１１３は、各ナノクラスタの材料が隣接するナノクラスタのうちのいくつかに接するが、他の隣接するナノクラスタとの間には依然として開口（２０１）が含まれるように形成される。ウェハ１０１の部分上面図が、図５の描写の上部に示されている。図５の描写に示されているように、ナノクラスタ１１３は、層１１１を露出させるいくつかの開口を画定する。図５の実施形態では、ナノクラスタ１１３は円形を有するものとして示されているが、他の実施形態のナノクラスタは他の形状を有してもよい。一実施形態では、ナノクラスタは、７５％の被覆密度を有するが、他の実施形態では他の密度を有してもよい。

図２は、ナノクラスタ１１３をマスクとして使用して層１１１がパターニングされた後のウェハ１０１の部分側断面図である。層１１１をパターニングすることにより、層１１１内に散在する多数の開口２０１を形成する。一実施形態では、開口２０１は、１０ナノメートル以下の幅を有するが、他の実施形態では他の幅であってもよい。層１１１が二酸化ケイ素から成る一実施形態では、ナノクラスタ１１３はシリコンから成り、層１０９は酸化ハフニウムから成り、ＳＦ_６またはＮＦ_３のエッチング化学種が使用されて層１１１がパターニングされることができる。

図３は、ナノクラスタ１１３上および開口２０１中に導電層３０１が形成された後のウェハ１０１の部分側断面図を示す。一実施形態では、層３０１は、ＲｅＲＡＭセルのための上部電極を形成するのに使用されることになる、銅、タングステン、金、コバルト、白金、アルミニウム、もしくはドープされたポリシリコンまたはそれらの組み合わせのような導電性材料から（たとえば、スパッタリング、ＡＬＤ、ＣＶＤによって）形成される。一実施形態では、層３０１は、１０００オングストロームの厚さを有するが、他の実施形態においては他の厚さを有してもよい。

図示されている実施形態では、ナノクラスタ１１３は層３０１を形成する前に除去されない。しかしながら、他の実施形態では、ナノクラスタ１１３は層３０１を形成する前に除去される。

図４は、層３０１、１１１、１０９および１０７がパターニングされて個々のＲｅＲＡＭセルが形成された後の部分側断面図を示しており、図４にはセル４０１および４０３が示されている。一実施形態では、これらの層は、マスクが層３０１上に形成されて当該層をパターニングするように使用されるフォトリソグラフィ過程を使用してパターニングされる。一実施形態では、層１０７は、別個のパターンを用いてパターニングされて、セルをＲｅＲＡＭメモリの他の回路（たとえば、読み出し、書き込み、およびプログラム回路）（図示せず）に結合するための導電性構造（図示せず）を形成する。一実施形態では、セルはＲｅＲＡＭセルのアレイ内の行および列を成すように配置される。一実施形態では、セル４０１および４０３は、２００ｎｍの幅を有するが、他の実施形態では他の幅を有してもよい。

図４の状態の後に、ウェハ１０１上に絶縁体層が形成される。一実施形態では、ウェハは、次いで、層３０１上で終わるように平坦化される。別の実施形態では、続いて堆積される絶縁体層内に開口が作成されて層３０１を露出させてもよい。後続の配線層がウェハ１０１上に形成されてもよい。これらの後続の層は、セルをメモリの他の回路に接続するために上部電極（セルの層３０１の構造）に結合される配線構造を含む。導電性外部端子が形成された後、ウェハは複数のダイに個片化される。各ダイがＲｅＲＡＭセルのアレイを含む。各ダイは、メモリの他の回路および他のデバイスの回路（たとえば、プロセッサ、ロジック、クロッキング回路）をも含み得る。

図４に戻って参照すると、セル４０１および４０３は各々、散在場集束構造（それぞれ４０５および４０７）のそれぞれの領域４０９および４１１を含む。この実施形態では、場集束構造は、層３０１のうちの層１１１の開口２０１内に形成された部分である。「形成」過程の間、これらの構造は、これらのロケーションにおいて層１０９を通じて底部電極まで導電性フィラメント４１３が形成されるのを促進する増強された電場を生成する。したがって、フィラメントは、構造によって画定される膜（film）の特定のエリアに形成する傾向にある。なお、線（line）は、セルがプログラムされるときに形成されるフィラメントの一般的なロケーションを示している。これらのフィラメントは、形成電圧が電極に最初に印加されるまで存在しない。

いくつかの実施形態では、フィラメントは、高いフィラメント形成電圧（たとえば、３Ｖを上回る）が電極に印加される形成過程の間に形成される。後続のセルへの書き込みにおいては、より低い電圧（たとえば、約１〜２Ｖ）が使用されて、セルの抵抗状態を変化させて特定の値を記憶する。たとえば、書き込み電圧が電極に印加され、特定のロケーションにおいてフィラメント経路が切断され、セルが低抵抗状態から高抵抗状態に変化する。書き込み電圧は、電極に印加されて、切断されたフィラメントを再接続してセルを高抵抗状態から低抵抗状態に切り替える。しかしながら、異なる実施形態においては、フィラメントは異なる過程によって形成されてもよく、かつ／または、セルは異なる過程によって書き込まれてもよい。たとえば、いくつかの実施形態では、フィラメントはセルに対する最初の書き込みによって形成される。したがって、これらの実施形態については、フィラメント形成電圧は、セルへの最初の書き込みのための電極間の電圧となる。セルの「電極間に」印加される電圧とは、セルの各電極に印加される電圧の差である。

場増強構造（field enhancing features）を有しない従来のＲｅＲＡＭセルでは、フィラメントのロケーションおよび数の制御に劣る。アレイのうちの異なるセルは、セルごとに多種多様な数のフィラメントを有し、かつ／またはさまざまな形状のフィラメントを有し得る。したがって、従来のＲｅＲＡＭセルでは、特定の抵抗状態の抵抗値は、アレイのうちの異なるセルでは大きく異なる場合がある。

制御された数のフィラメントおよび／またはより制御された形状のフィラメントの生成を促進する場増強構造を設けることによって、アレイのうちのセルのより安定した厳密な抵抗値がもたらされ得る。

さらに、１つの場増強構造とは対照的に、セルあたり複数の場増強構造を有することによって、制御された数のフィラメントが形成過程によってセル内に形成され得る。セルの複数のフィラメントの各々が、低抵抗状態にあるセルの平均抵抗に寄与する。セルのフィラメントのうちのいくつかはセルの他のフィラメントと比較して抵抗が異なっている場合があるが、セルの全体の抵抗平均値は、フィラメントの平均抵抗を反映することになる。１つのみのフィラメントの促進のために設計されるいくつかのＲｅＲＡＭでは、フィラメントの差異によって、セルの間で抵抗の変動がもたらされ得る。したがって、セルの複数の場増強構造を設けることによって、セル内に生成されるフィラメントの差異が「平均」され、それによって、セル抵抗がセルの間でより均一になる。たとえば、いくつかの実施形態では、（１／（セルの全体の抵抗））が、（１／（セルの各フィラメントの抵抗））の合計にほぼ等しい。

図６は、本発明の別の実施形態によるウェハの部分側断面図を示す。図４の構造と同じ参照符号を有する図６内の構造は、それらの対応する構造と同様である。図６の実施形態は、ナノクラスタ６１５がストレージ材料層１０９上に形成されるという点において、図４の実施形態と異なる。また、ナノクラスタ６１５は絶縁体材料から成り、一方で図４のナノクラスタ１１３は、導電性、半導電性、または絶縁体材料から成り得る。場増強構造６１３は、層３０１の、絶縁体ナノクラスタ６１５間に形成される部分である。これらの構造６１３は、領域６０９および６１１内に位置する。この実施形態では、層１０９上に同等の絶縁体層１１１は配置されない。この実施形態では、ナノクラスタ６１５は層をパターニングするためには使用されない。

絶縁体ナノクラスタは、窒化ケイ素、二酸化ケイ素、酸化セリウム、または酸窒化ケイ素のような絶縁体材料から形成される。一実施形態では、ナノクラスタは、最初にシリコンナノ結晶を形成し、そのナノ結晶を酸化または窒化することによって形成され得る。酸化セリウムナノ結晶は、熱水合成過程によって形成され得る。

図７および図８は、ＲｅＲＡＭセルの別の実施形態の形成における種々の段階にあるウェハ７０１の部分側断面図である。基板７０３ならびに層７０５および７０７は、それぞれ基板１０３ならびに層１０５および１０７と同様である。図７および図８の実施形態では、導電性ナノ結晶７０９は、導電層７０７上に形成され、当該導電層と電気的に接触する。一実施形態では、導電性ナノクラスタ７０９は、２０ナノメートルの平均幅および高さを有するが、他の実施形態では他の幅および高さ（たとえば、５０ナノメートル以下の平均幅）を有してもよい。

一実施形態では、ナノクラスタ７０９は、隣接するナノクラスタと接しないように離間される。たとえば、ナノクラスタ１２１１が隣接するナノクラスタと接しないように離間されている、ウェハの部分上面図を示す図１６を参照されたい。一実施形態では、ナノクラスタ７０９は、他の隣接するナノクラスタから２０ナノメートルだけ離間されるが、他の実施形態では異なる量だけ離間されてもよい。一実施形態では、ナノクラスタ７０９は、４０％の被覆密度を有するが、他の実施形態では他の密度を有してもよい。

図７に戻って参照すると、ナノクラスタ７０９が形成された後、層１０９と同様の絶縁体ストレージ材料から成る層７１１が層７０７およびナノクラスタ７０９上に形成される。層７１１は層１０９と同様である。導電層７１３（層３０１と同様）が層７１１上に形成される。

図８は、層７１３、層７１１、および層７０７がパターニングされてＲｅＲＡＭセルが形成された後のウェハ７０１を示しており、図８においてはセル８００が示されている。セル８００では、層７１３の一部が上部電極を形成し、層７１１の一部がストレージ材料を形成し、層７０７の一部が底部電極を形成する。図８の実施形態では、領域８０１内の導電性ナノクラスタ７０９が、セル８００の場増強構造として構成される。層７０７および７１３にわたって「形成」電圧を印加することによって、ナノクラスタ７０９の周りに増強された電場が形成され、層７１１を通じて上部電極までフィラメント８０３が形成される。

別の実施形態では、ナノクラスタは、フィラメント形成を促さない絶縁体材料から形成されてもよい。続いて形成されるストレージ材料は、絶縁体材料間の開口内に形成される。絶縁体ナノクラスタは互いに接するように形成されることになるが、それらの間に開口を有することになる（図５を参照されたい）。場集束構造は、底部電極のうちのナノクラスタによって画定される開口内に位置する層７１１のストレージ材料と接触する部分である。

図９〜１１は、別の実施形態によるＲｅＲＡＭセルの形成におけるウェハ９０１の部分側断面図を記載している。図９を参照すると、基板９０３ならびに層９０５、９０７、および９０９は、それぞれ基板１０３ならびに層１０５、１０７、および１０９と同様である。層９０９上に導電性ナノクラスタ９１１が形成される。一実施形態では、ナノクラスタは、隣接するナノクラスタと接触しないように互いから離間される。一実施形態では、ナノクラスタ９１１は、互いから約２０ナノメートルの間隔を有するが、他の実施形態では、他の間隔であってもよい。

絶縁体材料（たとえば、窒化ケイ素、酸化ケイ素）の層が、層９１３の最も低い上部がナノクラスタ９１１の上端よりも高くなるように、ナノクラスタ上に形成される。層９１３は層９０９と同じ材料から成り得るが、他の実施形態では他の絶縁体材料から成ってもよい。一実施形態では、層９１３は、化学気相成長（ＣＶＤ）過程によって形成されるが、他の実施形態では他の過程によって形成されてもよい。

図１０は、ウェハ９０１が（たとえば、ＣＭＰ過程を用いて）平坦化されて、平坦化表面１００１が形成されてナノクラスタ９１１の一部分が露出された後のウェハ９０１を示している。一実施形態では、ウェハ９０１はナノクラスタ９１１の物質が露出するまで平坦化され、次いで、その後短時間で、ナノクラスタ９１１の表面の相当部分が露出することが確実になる。その後、導電層１００３が平坦化表面１００１上に形成され、ナノクラスタ９１１と電気的に接触する。層１００３は層３０１と同様である。

図１１は、層９０７、９０９、９１３、および１００３がパターニングされてセル１１０１が形成された後のウェハ９０１を示す。図示されている実施形態では、領域１１０５内に位置する導電性ナノクラスタ９１１が、セル１１０１のための場増強構造として構成される。フィラメント形成電圧を印加することによって、ナノクラスタ９１１は、特定のロケーションにおけるフィラメント１１０３の形成を促進する増強された電場を生成する。

図１２〜１６は、本発明の別の実施形態によるＲｅＲＡＭセルの形成におけるウェハ１２０１のさまざまな図を示す。図１２の実施形態では、基板１２０３および絶縁体層１２０５、導電層１２０７、ならびにストレージ材料層１２０９はそれぞれ、基板１０３、絶縁体層１０５、導電層１０７、および絶縁体ストレージ材料層１０９と同様である。しかしながら、図１２の実施形態では、層１２０９は、その上部が続いてパターニングされることに起因して、層１０９よりも厚くなって形成され得る。ストレージ材料層１２０９が形成された後、導電性ナノクラスタが層１２０９上に形成される。一実施形態では、ナノクラスタは２０ナノメートルの平均幅を有し、他の隣接するナノクラスタから２０ナノメートルだけ離間されるが、他の実施形態では他の平均幅および他の間隔であってもよい。図１６は、ナノクラスタ１２１１の間隔を示すウェハ１２０１の上面図である。一実施形態では、ナノクラスタ１２１１は、３０〜５０％の範囲内の被覆密度（たとえば、４０％）を有するが、他の実施形態では他の密度を有してもよい。

ナノクラスタ１２１１が形成された後、ストレージ材料層１２０９がナノクラスタ１２１１をエッチングマスクとして使用してエッチングされて開口１２１３が形成される。一実施形態では、層１２０９はナノクラスタ材料に対して選択的であるエッチング化学種を用いて時限エッチングを使用してエッチングされる。一実施形態では、開口１２１３は、２０ナノメートルの深さを有するが、他の実施形態では他の深さであってもよい。図１２の実施形態では、層１２０９は、図４の実施形態の層１０９よりも、開口１２１３の深さだけ厚くなって形成され得る。

図１３は、ウェハ１２０１上に絶縁体材料１３０１の層が形成された後のウェハ１２０１を示す。一実施形態では、層１３０１は、層１３０１の上部の最低点が、ナノクラスタ１２１１の上端よりも高くなるような厚さを有する。一実施形態では、層１３０１は、ＲｅＲＡＭセルの電極に印加されるフィラメント形成電圧におけるフィラメントの形成を促さないかまたは相対的に促さない絶縁体材料（たとえば、ＴＥＯＳ、ＳｉＯ_２）から成る。そのような絶縁体の１つの例は、窒化ケイ素である。

図１４は、ウェハ１２０１が平坦化されて平坦化表面１４０１が形成された後のウェハ１２０１の部分側断面図である。平坦化表面１４０１の形成において、ウェハ１２０１は、ナノクラスタ１２１１の表面が大きく露出される程度まで平坦化される。その後、導電層１４０３が、層１４０３がナノクラスタ１２１１に電気的に接触するようにウェハ１２０１上に形成される。層１４０３は層３０１と同様である。

図１５は、層１４０３、１３０１、１２０９および１２０７がパターニングされてＲｅＲＡＭセルが形成された後のウェハ１２０１の部分側面図であり、セル１５００が図１５に示されている。図１５の実施形態では、ナノクラスタ１２１１が領域１５０１において場集束構造１５０７を形成する。構造１５０７は絶縁体層１３０１によって互いに絶縁される。層１４０３と１２０７との間に形成電圧が印加されると、支柱（pillar）１２１５とナノクラスタ１２１１との界面に電場が生成され、フィラメント１５０３が生成される。一実施形態では、支柱１２１５を使用することによって、支柱間の空間の深さが、フィラメント形成を最適化するために選択されることが可能になる。

図１７は、本発明の別の実施形態によるＲｅＲＡＭセルを示すウェハの部分側面図である。セル１７００は、セル１５００と同様であるが、ナノクラスタ１２１１が層１４０３を形成する前に除去される点が異なる。一実施形態では、ウェハは層１３０１が形成された後に平坦化される。この実施形態では、ナノクラスタ１２１１は導電性である必要はない。この実施形態では、場集束構造は、領域１７０１内に位置する支柱１２１５と（層１４０３の）上部電極との間の界面である。

他の実施形態では、薄い導電層が、上部電極層（たとえば、３０１）の前に層１０９上に、または、ストレージ材料層１０９の前に層１０７上に形成されてもよい。この導電層は、その上に形成されるナノクラスタを用いてパターニングされて、場集束構造としての役割を果たす支柱を形成する。底部電極上に形成される場合、ストレージ材料層は、パターニングされた構造上に形成され得る。導電性支柱が上部電極層の下に形成される場合、絶縁体層が、支柱上に形成され、次いで支柱を露出させるために平坦化されることになる。その後、上部導電層３０１が形成されて導電性支柱と接触することになる。

いくつかの実施形態では、フィラメント形成中、より高い電圧がセルの上部電極に印加される。しかしながら、他の実施形態では、より高い電圧は底部電極に印加される。いくつかの実施形態では、より低い電圧は接地（０Ｖ）であるが、他の実施形態では、より低い電圧は、−ＶＤＤ（すなわち、上部電極に印加される電圧の負のもの）であってもよい。

一実施形態に関して記載されたいくつかの構造は、本明細書に記載されている他の実施形態の他の構造と組み合わされてもよい。たとえば、場集束構造は、セルの底部電極と上部電極の両方に対して形成されてもよい。たとえば、セルはナノクラスタ９１１と７０９の両方を含んでもよい。

ナノクラスタを使用してセルあたり複数の場集束構造を形成することによって、リソグラフィによって画定されるものよりも小さいものであり得るそのような複数の構造が形成されることが可能になる。したがって、そのような構造がリソグラフィによって画定されるセルとは対照的に、より多くの構造がセル内に配置され得る。

一実施形態では、抵抗変化型ランダム・アクセス・メモリ（ＲｅＲＡＭ）セルは、第１の導電性電極と、第１の導電性電極の上の絶縁体ストレージ材料層とを含む。絶縁体ストレージ材料層は、フィラメント形成電圧がＲｅＲＡＭセルに印加されている間は、導電性フィラメントの形成をもたらす。ＲｅＲＡＭセルは、絶縁体ストレージ材料層上の第２の導電性電極と、フォトリソグラフィによって画定されない複数の散在する場集束構造を備える界面領域とを含む。界面領域は、第１の導電性電極と絶縁体ストレージ材料層との間、または絶縁体ストレージ材料層と第２の導電性電極との間に位置する。

別の実施形態では、抵抗変化型ランダム・アクセス・メモリ（ＲｅＲＡＭ）セルを形成するための方法は、第１の導電層を形成すること、第１の導電層の上に絶縁体ストレージ材料層を形成することを含む。絶縁体ストレージ材料層は、フィラメント形成電圧がセルに印加されている間は、導電性フィラメントの形成をもたらす。方法は、絶縁体ストレージ材料層の上に第２の導電層を形成すること、複数の散在する場集束構造を有する界面領域のセルエリアを形成することを含む。界面領域のセルエリアは、第１の導電層と絶縁体ストレージ材料層との間、または絶縁体ストレージ材料層と第２の導電層との間に形成される。界面領域のセルエリアを形成することは、ナノクラスタ層を使用して複数の散在場集束構造を画定することを含む。

別の実施形態において、抵抗変化型ランダム・アクセス・メモリ（ＲｅＲＡＭ）セルは、第１の導電性電極と、第１の導電性電極上の絶縁体ストレージ材料層とを含む。絶縁体ストレージ材料層は、フィラメント形成電圧がＲｅＲＡＭセルに印加されている間は、導電性フィラメントの形成をもたらす。ＲｅＲＡＭセルは、絶縁体ストレージ材料層上にナノクラスタ層を含む。ナノクラスタ層の各ナノクラスタは絶縁体材料を含む。ＲｅＲＡＭセルは、絶縁体ストレージ材料層上に第２の導電性電極を含む。第２の導電性電極の部分はナノクラスタ層のナノクラスタの間に延びて、絶縁体ストレージ材料層と接触する。第２の導電性電極のうちのナノクラスタ層のナノクラスタの間に延びる部分は、場集束構造を形成する。

本発明の特定の実施形態が図示および説明されてきたが、本明細書における教示に基づいて、本発明およびそのより広い態様から逸脱することなくさらなる変更および修正を為すことができ、したがって添付の特許請求の範囲はそれらの範囲内において、本発明の真の精神および範囲内にあるすべてのこのような変更および修正を包含するものであることが当業者には認識されよう。

１０７…第１の導電性電極、１０９…絶縁体ストレージ材料層、３０１…第２の導電性電極、４０５，４０７…場集束構造。

Claims (20)

1. 抵抗変化型ランダム・アクセス・メモリ（ＲｅＲＡＭ）セルであって、
   第１の導電性電極と、
   前記第１の導電性電極上の絶縁体ストレージ材料層であって、該絶縁体ストレージ材料層は、フィラメント形成電圧が該ＲｅＲＡＭセルに印加されている間、導電性フィラメントの形成をもたらす、前記絶縁体ストレージ材料層と、
   前記絶縁体ストレージ材料層上の第２の導電性電極と、
   フォトリソグラフィによって画定されない複数の散在する場集束構造を備える界面領域であって、該界面領域は、前記第１の導電性電極と前記絶縁体ストレージ材料層との間、または前記絶縁体ストレージ材料層と前記第２の導電性電極との間に位置する、前記界面領域とを備える、抵抗変化型ランダム・アクセス・メモリ（ＲｅＲＡＭ）セル。
2. 第１の界面領域は前記絶縁体ストレージ材料層上にあり、
   前記第２の導電性電極は前記界面領域上にある、請求項１に記載のＲｅＲＡＭセル。
3. 前記第１の界面領域の前記複数の散在する場集束構造の各々は、前記第２の導電性電極から前記第１の界面領域を通じて延びて前記絶縁体ストレージ材料層に接触する、前記第２の導電性電極の延長部であり、
   前記第１の界面領域は、前記複数の散在する場集束構造の各々を取り囲む絶縁体材料を含む、請求項２に記載のＲｅＲＡＭセル。
4. 前記第１の界面領域の前記絶縁体材料は、複数の絶縁体ナノクラスタとしてさらに特徴づけられ、
   該複数の絶縁体ナノクラスタは、前記第２の導電性電極から延びる前記複数の散在する場集束構造を画定する、請求項３に記載のＲｅＲＡＭセル。
5. 前記複数の散在する場集束構造の各々は、導電性ナノクラスタを含む、請求項２に記載のＲｅＲＡＭセル。
6. 前記第１の界面領域の前記複数の散在する場集束構造の各々は、前記第２の導電性電極から前記第１の界面領域を通じて延びて前記絶縁体ストレージ材料層に接触する、前記第２の導電性電極の延長部であり、
   前記絶縁体ストレージ材料層は、第１の金属酸化物を含み、
   前記第１の界面領域は、前記複数の散在する場集束構造の各々を取り囲む絶縁体材料を含む、請求項２に記載のＲｅＲＡＭセル。
7. 前記絶縁体材料は、前記第１の金属酸化物に対して選択的にエッチングされることができる、請求項６に記載のＲｅＲＡＭセル。
8. 前記絶縁体ストレージ材料層は、前記第２の導電性電極に接触する複数の散在する金属酸化物の支柱を含み、
   前記複数の散在する場集束構造の各々は、前記複数の散在する金属酸化物の支柱のうちの対応する支柱と前記第２の導電性電極との間の界面に位置する、請求項２に記載のＲｅＲＡＭセル。
9. 前記絶縁体ストレージ材料層の前記複数の散在する金属酸化物の支柱を取り囲む絶縁体材料をさらに備える、請求項８に記載のＲｅＲＡＭセル。
10. 前記界面領域は前記第１の導電性電極上にあり、
    前記絶縁体ストレージ材料層は前記界面領域上にある、請求項１に記載のＲｅＲＡＭセル。
11. 前記複数の散在する場集束構造の各々は、前記第１の導電性電極上にあるとともに該第１の導電性電極と電気的に接触している導電性ナノクラスタを含む、請求項１０に記載のＲｅＲＡＭセル。
12. 抵抗変化型ランダム・アクセス・メモリ（ＲｅＲＡＭ）セルを製造するための方法であって、
    第１の導電層を形成すること、
    前記第１の導電層上に絶縁体ストレージ材料層を形成することであって、該絶縁体ストレージ材料層は、フィラメント形成電圧が前記セルに印加されている間、導電性フィラメントの形成をもたらす、前記絶縁体ストレージ材料層を形成すること、
    前記絶縁体ストレージ材料層上に第２の導電層を形成すること、
    複数の散在する場集束構造を有する界面領域のセルエリアを形成することであって、該界面領域の該セルエリアは、前記第１の導電層と前記絶縁体ストレージ材料層との間、または前記絶縁体ストレージ材料層と前記第２の導電層との間に形成される、前記界面領域のセルエリアを形成することを備え、
    該界面領域の該セルエリアを形成することは、ナノクラスタ層を使用して前記複数の散在する場集束構造を画定することを含む、方法。
13. 前記ナノクラスタ層を使用して前記複数の散在する場集束構造を画定することは、
    前記絶縁体ストレージ材料層上に前記ナノクラスタ層を形成すること、
    前記ナノクラスタ層上に前記第２の導電層を形成することを含み、
    前記第２の導電層の部分は、前記ナノクラスタ層のナノクラスタの間に延びて前記絶縁体ストレージ材料層と接触し、
    前記複数の散在する場集束構造は、前記第２の導電層の、前記ナノクラスタ層の前記ナノクラスタの間に延びて前記絶縁体ストレージ材料層と接触する前記部分を含む、請求項１２に記載の方法。
14. 前記ナノクラスタ層を使用して前記複数の散在する場集束構造を画定することは、
    前記ナノクラスタ層上に前記第２の導電層を形成する前に、前記ナノクラスタ層をマスクとして使用して層内に開口を形成することをさらに含み、
    前記第２の導電層のうちの前記ナノクラスタ層のナノクラスタの間に延びる部分は、前記開口内に延長して前記絶縁体ストレージ材料層と接触する、請求項１３に記載の方法。
15. 前記ナノクラスタ層を形成することは、前記ナノクラスタが絶縁体材料を含むことをさらに特徴とする、請求項１３に記載の方法。
16. 前記ナノクラスタ層を使用して前記複数の散在する場集束構造を画定することは、
    前記絶縁体ストレージ材料層上に前記ナノクラスタ層を形成することであって、該ナノクラスタ層の前記ナノクラスタは導電性である、前記ナノクラスタ層を形成すること、
    前記ナノクラスタ層上に絶縁体層を形成することであって、該絶縁体層は前記ナノクラスタ層のナノクラスタの間に形成する、前記絶縁体層を形成すること、
    前記絶縁体層を平坦化して少なくとも前記ナノクラスタ層の上端部を露出させること、
    前記絶縁体層およびナノクラスタ層上に前記第２の導電層を形成することをさらに含み、
    前記第２の導電層は、前記ナノクラスタ層の露出される上端部に電気的に接触し、
    前記複数の散在する場集束構造の各々は、前記ナノクラスタ層のナノクラスタを含む、請求項１２に記載の方法。
17. 前記ナノクラスタ層を使用して前記複数の散在する場集束構造を画定することは、
    前記ナノクラスタ層上に前記絶縁体層を形成する前に、前記ナノクラスタ層をマスクとして使用して前記絶縁体ストレージ材料層内に開口を形成することをさらに含み、
    前記絶縁体層の部分は、前記開口内に延びる、請求項１６に記載の方法。
18. 前記ナノクラスタ層を使用して前記複数の散在する場集束構造を画定することは、
    前記絶縁体ストレージ材料層上に前記ナノクラスタ層を形成すること、
    前記ナノクラスタ層をマスクとして使用して前記絶縁体ストレージ材料層内に開口を形成すること、
    前記ナノクラスタ層を除去すること、
    前記開口内に絶縁体層を形成することであって、該絶縁体層の上面は前記絶縁体ストレージ材料層の上面に位置決めされる、前記絶縁体層を形成すること、
    前記絶縁体層上に前記第２の導電層を形成することであって、前記複数の散在する場集束構造の各々は、前記絶縁体ストレージ材料層が前記第２の導電層と直接的に接する界面を含む、前記第２の導電層を形成することを含む、請求項１２に記載の方法。
19. 前記ナノクラスタ層を使用して前記複数の散在する場集束構造を画定することは、
    前記第１の導電層上に前記ナノクラスタ層を形成することを含み、
    前記ナノクラスタ層の前記ナノクラスタは導電性であり、
    前記絶縁体ストレージ材料層は前記ナノクラスタ層上に形成され、
    前記絶縁体ストレージ材料層の部分は前記ナノクラスタ層のナノクラスタの間に延びて前記第１の導電層に接触し、
    前記複数の散在する場集束構造の各々は、前記ナノクラスタ層のナノクラスタを含む、請求項１２に記載の方法。
20. 抵抗変化型ランダム・アクセス・メモリ（ＲｅＲＡＭ）セルであって、
    第１の導電性電極と、
    前記第１の導電性電極上の絶縁体ストレージ材料層であって、該絶縁体ストレージ材料層は、フィラメント形成電圧が該ＲｅＲＡＭセルに印加されている間、導電性フィラメントの形成をもたらす、前記絶縁体ストレージ材料層と、
    前記絶縁体ストレージ材料層上のナノクラスタ層であって、該ナノクラスタ層の各ナノクラスタは絶縁体材料を含む、前記ナノクラスタ層と、
    前記絶縁体ストレージ材料層の上の第２の導電性電極とを備え、
    前記第２の導電性電極の部分は前記ナノクラスタ層の前記ナノクラスタの間に延びて前記絶縁体ストレージ材料層と接触し、
    前記第２の導電性電極のうちの前記ナノクラスタ層の前記ナノクラスタの間に延びる部分は、場集束構造を形成する、抵抗変化型ランダム・アクセス・メモリ（ＲｅＲＡＭ）セル。