JP2013243229A - 実装基板、および電子部品内蔵基板 - Google Patents

実装基板、および電子部品内蔵基板 Download PDF

Info

Publication number
JP2013243229A
JP2013243229A JP2012115168A JP2012115168A JP2013243229A JP 2013243229 A JP2013243229 A JP 2013243229A JP 2012115168 A JP2012115168 A JP 2012115168A JP 2012115168 A JP2012115168 A JP 2012115168A JP 2013243229 A JP2013243229 A JP 2013243229A
Authority
JP
Japan
Prior art keywords
substrate
electronic component
main surface
land
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012115168A
Other languages
English (en)
Inventor
Katsuro Hirayama
克郎 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012115168A priority Critical patent/JP2013243229A/ja
Publication of JP2013243229A publication Critical patent/JP2013243229A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】実装する電子部品の電極をプリント基板のランド上に精度よくはんだ付けすることができるとともに、小型化を図った実装基板を提供する。
【解決手段】電子部品21は、基板2の主面に実装している。この基板2は、電子部品21の端部に設けた電極21aをはんだ付けするランド22を主面に形成している。このランド22は、基板2の主面が露出する切欠きを有する。また、この切欠きは、実装する電子部品21の電極21aを設けた端部が通る大きさである。したがって、基板2の主面に実装された電子部品21の端部は、基板2の主面に形成しているランド22に当接する状態で載置されているのではなく、基板2の主面に当接する状態で載置されている。
【選択図】図3

Description

この発明は、基板の主面に電子部品を実装した実装基板、およびこの実装基板に実装されている電子部品を絶縁層で封止した電子部品内蔵基板に関する。
実装基板は、半導体素子や、コンデンサ等の電子部品を基板の主面に実装している。基板は、主面に回路パターンを形成しているとともに、実装する電子部品の電極をはんだ付けするランドを形成している。基板への電子部品の実装は、例えば、はんだペーストをランドに塗布し、電子部品をランドに搭載した後、リフロー工程を行って、電子部品の電極をランドにはんだ付けしている。
また、実装する電子部品の電極を基板に形成したランドに精度よくはんだ付けするために、ランド上に、実装する電子部品の電極を包囲する形状のはんだプリコート部を形成したものがある(特許文献1参照)。特許文献1は、ランドに搭載した電子部品がリフロー工程の際にズレるのを、はんだプリコート部により制限している。
特開平7−176859号公報
しかしながら、特許文献1は、実装基板を小型化することについては特に考慮していなかった。また、最近では、基板の主面に実装した電子部品を樹脂で封止し、この樹脂の基板の主面に当接する面と反対面にも回路パターンを形成し、実装密度を向上させた電子部品内蔵基板についても、小型化の要望がある。
この発明の目的は、実装する電子部品の電極を基板のランドに精度よくはんだ付けすることができるとともに、小型化を図った実装基板、および電子部品内蔵基板を提供することにある。
この発明の電子部品内蔵基板は、上記課題を解決し、その目的を達するために以下のように構成している。
この発明にかかる実装基板は、電子部品を基板の主面に実装している。この基板は、電子部品の端部に設けた電極をはんだ付けするランドを主面に形成している。このランドは、基板の主面が露出する切欠きを有する。また、この切欠きは、実装する電子部品の電極を設けた端部が通る大きさである。
したがって、基板の主面に実装された電子部品の端部は、基板の主面に形成しているランドに当接する状態で載置されているのではなく、基板の主面に当接する状態で載置されている。このため、実装基板は、基板の主面に対して垂直な方向の長さを、ランドの厚さだけ短くでき、小型化が図れる。
また、ランドは、基板の主面に対向する平面形状がコの字型にするのが好ましい。このように構成すれば、基板の主面の実装位置に載置した電子部品の端部が、基板の主面に対して平行な面において、コの字型の3辺により囲まれる。したがって、リフロー工程の際に、基板の主面の実装位置に載置した電子部品の位置がズレるのを抑え、電子部品の電極を基板の主面に形成したランドに精度よくはんだ付けすることができる。
さらに、上記いずれかの実装基板を用い、この実装基板に実装されている電子部品を絶縁層で覆って封止することによって、電子部品内蔵基板としてもよい。絶縁層は、電子部品を実装する基板の主面に対して垂直な方向の長さをランドの厚さだけ小型化できる。したがって、電子部品内蔵基板も小型化が図れる。
この発明によれば、実装する電子部品の電極をプリント基板のランドに精度よくはんだ付けすることができるとともに、小型化が図れる。
電子部品内蔵基板の断面図である。 回路パターンの一部として基板の主面に形成されているランドを示す図である。 電子部品をランドにはんだ付けした状態を示す図である。 比較例である従来のランドを示す図である。 実施例、および比較例の高さ、および固着強度の測定結果を示す図である。
以下、この発明の実施形態である電子部品内蔵基板について説明する。
図1は、電子部品内蔵基板の断面図である。この電子部品内蔵基板1は、基板2と、封止層3と、導電層4と、を積層した構成である。基板2の主面には、半導体素子や、コンデンサ等の電子部品21がはんだ付けにより実装されている。また、基板2は、少なくとも電子部品21を実装する主面に回路パターンを形成しているとともに、電子部品21の電極を接続(はんだ付け)するランド22を形成している。ランド22の詳細については後述する。
封止層3は、基板2に実装されている電子部品21を覆い、封止する。すなわち、基板2に実装されている電子部品21は、封止層3により埋設されている。封止層3は、絶縁性の熱硬化性樹脂で形成している。
導電層4は、封止層3の基板2の主面に当接する面と反対面に形成した回路パターンである。この導電層4は、例えば銅箔で形成した回路パターンである。
また、基板2上に形成されている回路パターンは、ビア5により導電層4の回路パターンと電気的に接続している。
図2は、回路パターンの一部として基板の主面に形成されているランドを示す図である。図3は、電子部品をランドにはんだ付けした状態を示す図である。図3(A)は、基板の主面の平面図であり、図3(B)は、基板の主面に対する垂直方向の断面図である。電子部品21は、電極21aを両端部に設けている。図2、および図3に示すランド22は、基板2の主面が露出する切欠きを有し、基板2の主面に対向する平面形状がコの字型である。また、ランド22の切欠きは、基板2の主面に実装する電子部品21の電極21aを設けた端部が通る大きさである。
したがって、電子部品21は、基板2の主面に載置したとき、その端部が基板2の主面に当接する。また、電子部品21の端部は、基板2の主面に対して平行な面において、3辺で囲まれる。
ランド22は、電子部品21の電極21aを設けた端部の幅方向(図2、および図3(A)おける上下方向)に位置する2辺が対向しており、電子部品21の電極21aを設けた端部を両側から挟む形状である。ランド22の切欠きは、コの字型の対向する2辺の間の長さ(図2に示すb)が、電子部品21の電極21aを設けた端部の幅よりも数10〜数100μm広い。したがって、電子部品21の電極21aを設けた端部は、上述したように、ランド22の切欠きを通り、基板2の主面に当接する。すなわち、電子部品21は、基板2の主面に当接させた状態で、電極21aをランド22にはんだ付けすることができる(図3(B)参照)。
従来の実装基板は、図4(A)に示すように、ランド30が切欠きを有していない形状である。したがって、電子部品21は、端部に設けた電極21aをランド30にはんだ付けしたとき、その端部が基板2の主面に当接するのではなく、基板2の主面に形成したランド30に当接していた(図4(B)参照)。このため、ランド30の厚さをtとすると、電子部品21は基板2の主面からtだけ浮いた状態で電極21aがランド30にはんだ付けされていた。
図3(B)と、図4(B)とを比較することで、明らかなように、この実施形態の基板2は、電子部品21を実装した状態で、基板2の主面に対して垂直な方向の長さがランド22(30)の厚さtだけ短くなる。
次に、基板2の主面に電子部品21を実装する工程について説明する。基板2の主面に形成されているランド22にはんだを塗布する。実装する電子部品21の電極21aを設けた端部を、ランド22の切欠きに合わせて載置する。そして、リフロー工程を行って、電子部品21の端部に設けた電極21aをランド22にはんだ付けする。
この実施形態の基板2は、ランド22のコの字型の対向する2辺が電子部品21の電極21aを設けた端部を両側から挟んでいるので、リフローの際に、基板2の主面に載置している電子部品21が、基板2の主面において、コの字型の対向する2辺に直交する方向(図3(A)に示す上下方向)に移動するのを抑えられる。また、リフローの際に、基板2の主面に載置している電子部品21の両端部を、一対のランド22のコの字型の中辺で挟み込むので、基板2の主面において、コの字型の対向する2辺に平行な方向(図3(B)に示す左右方向)に移動するのも抑えられる。
したがって、リフロー工程での、基板2の主面に対する電子部品21のはんだ付けにおいて、基板2の主面に対して電子部品21の位置がズレるのを抑えることができる。これにより、電子部品21を基板2の主面に形成したランド22に精度よくはんだ付けすることができる
さらに、電子部品21の電極21aを設けた端部を、ランド22のコの字型の対向する2辺が両側から挟みこんでいるので、はんだ付けした電子部品21の横押しに対する固着強度も向上できる。
この実施形態にかかる基板2と、従来の基板と、における電子部品21の横押しに対する固着強度の対比実験の結果について説明する。
実施例1は、図2に示すコの字型のランド22における、対向する2辺の長さa=200μm、対向する2辺の間の長さb=700μm、対向する2辺の幅c=50μm、および図3(B)に示すランド22の厚さt=18μmで形成したものである。
実施例2は、図2に示すコの字型のランド22における、対向する2辺の長さa=200μm、対向する2辺の間の長さb=700μm、対向する2辺の幅c=50μm、および図3(B)に示すランド22の厚さt=12μmで形成したものである。
比較例は、図4に示すランド30の幅w=800μm、長さd=300μm、ランド30の厚さt=18μmで形成したものである。
実施例1、2、および比較例では、基板2の主面にはんだペースト(Sn-Ag-Cuはんだ)を印刷により塗布し、マウンタで電子部品21を実装位置に搭載し、リフローによりはんだ付けを行った。電子部品21は、四角柱形状であり、そのサイズは、電極21aが設けられている両端部方向の長さが1mm、両端部方向の幅が500μm、両端部方向に垂直な高さが500μmである。リフロー時におけるリフロー炉のピーク温度は、実施例1、2では240℃とし、比較例では260℃とした。
図5に示すように、実施例1、2では、基板2の主面から、電子部品21の基板2の主面に当接する面と反対面までの長さ(高さ)が500μmであり、比較例よりも20μm短い。この差は、上述したように、ランド30の厚さtにより生じている。
また、固着強度は、実施例1が15Nであり、実施例2が12Nであり、比較例が8Nであった。このように、この実施例によれば、電子部品21の固着強度についても向上が図れている。
固着強度の測定は、以下の条件で横押しし、測定した。
せん断方向:電子部品21の長手方向
せん断速度:0.1mm/s
また、上述したように、電子部品21を実装した基板2の主面に垂直な方向の長さ(高さ)を短くできるので、結果的に封止層3の基板2の主面に垂直な方向の長さも低くでき、電子部品内蔵基板1についても、小型化が図れる。
なお、ランド22は、上述したコの字型の形状に限らず、基板2の主面が露出する切欠きの形状によって、U字形状、半円形状等の他の形状にしてもよい。
また、電子部品21は、導電性接着剤等を利用して、ランド22に電極21aを電気的に接続してもよい。
1…電子部品内蔵基板
2…基板
3…封止層
4…導電層
5…ビア
21…電子部品
21a…電極
22…ランド
30…ランド

Claims (3)

  1. 電子部品を基板の主面に実装した実装基板において、
    前記基板は、前記電子部品の端部に設けた電極をはんだ付けするランドを前記主面に形成し、
    前記ランドは、前記基板の前記主面が露出する切欠きを有し、
    前記切欠きは、前記基板の前記主面に実装する前記電子部品の端部が通る大きさである、実装基板。
  2. 前記ランドは、前記基板の前記主面に対向する平面形状がコの字型である、請求項1に記載の実装基板。
    求項1、または2に記載の実装基板。
  3. 請求項1、または2に記載の実装基板を用い、この実装基板に実装されている電子部品を絶縁層で覆って封止した、電子部品内蔵基板。
JP2012115168A 2012-05-21 2012-05-21 実装基板、および電子部品内蔵基板 Pending JP2013243229A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012115168A JP2013243229A (ja) 2012-05-21 2012-05-21 実装基板、および電子部品内蔵基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012115168A JP2013243229A (ja) 2012-05-21 2012-05-21 実装基板、および電子部品内蔵基板

Publications (1)

Publication Number Publication Date
JP2013243229A true JP2013243229A (ja) 2013-12-05

Family

ID=49843843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012115168A Pending JP2013243229A (ja) 2012-05-21 2012-05-21 実装基板、および電子部品内蔵基板

Country Status (1)

Country Link
JP (1) JP2013243229A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069013A (ja) * 2015-09-30 2017-04-06 ミネベアミツミ株式会社 面状照明装置
US9985189B2 (en) 2015-05-19 2018-05-29 Nichia Corporation Semiconductor device
US10129977B2 (en) 2014-05-21 2018-11-13 Nichia Corporation Semiconductor device mounting structure, backlight device, and mounting substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10129977B2 (en) 2014-05-21 2018-11-13 Nichia Corporation Semiconductor device mounting structure, backlight device, and mounting substrate
US9985189B2 (en) 2015-05-19 2018-05-29 Nichia Corporation Semiconductor device
JP2017069013A (ja) * 2015-09-30 2017-04-06 ミネベアミツミ株式会社 面状照明装置

Similar Documents

Publication Publication Date Title
JP6248644B2 (ja) 電子部品
SG179333A1 (en) Connector assembly and method of manufacture
JP5589950B2 (ja) 電子装置
JP2013243229A (ja) 実装基板、および電子部品内蔵基板
KR101477818B1 (ko) 배선 회로 기판 및 그 제조 방법
JP2015046479A (ja) 回路構成体
JP6154154B2 (ja) 積層基板
JP2015015513A (ja) Fpc基板及びその接続方法、ならびに電子部品収納用パッケージ
JP2016006846A (ja) 配線基板および電子装置
JP6959342B2 (ja) フレキシブルプリント配線板の製造方法
JP2013021486A (ja) 発振器及びその製造方法
JP2012174710A (ja) 多層配線板及びその製造方法
JP2007194160A (ja) プリント基板接続方法
WO2012172890A1 (ja) プリント配線板、電子部品実装構造及び該電子部品実装構造の製造方法
JP2015029201A (ja) 圧電振動素子搭載用基板および圧電装置
WO2017010216A1 (ja) 電子部品
JP2017117995A (ja) 電子装置
US11839031B2 (en) Micro solder joint and stencil aperture design
JP2004146540A (ja) 接続型回路基板ならびに製造方法
JP5708883B2 (ja) 電子部品内蔵基板、および電子部品内蔵基板の製造方法
JP2005249803A (ja) 光学式エンコーダおよび光学式エンコーダの固定側素子取り付け方法
JP2016111195A (ja) フレキシブル配線板、フレキシブル回路板、複合回路板
KR101634238B1 (ko) 솔더링이 가능한 탄성 전기접촉단자
JP5800076B2 (ja) 電子装置および電子装置の取付構造
JP2015201570A (ja) チップ型抵抗器及びその製造方法