JP2013242896A - 電力効率の高いバッチフレームオーディオデコーディング装置、システム、および、方法 - Google Patents

Abstract

【課題】移動体デバイスのオーディオデコーディングのバッテリ消費を減少させる。
【解決手段】移動体デバイス内の節電ブロック中の少なくとも１つのメモリバンクに、発生されたオーディオサンプルを転送する。複数のオーディオフレームに関係するビットストリームのバッチデコーディングが完了した後に、発生オーディオサンプルの記憶に携わっていない、デコーディングシステムの部品に対する電源がスイッチオフされる。ビットストリームは、１つのオーディオファイルに含まれるビットより少ないビットを含む。メモリバンクは電力遮断可能なメモリバンクである。デコードされたもののフェッチングは、移動体デバイス中のモデムのページングチャネルと同期化されてもよい。転送されたオーディオサンプルは、ロスレス圧縮であり、再エンコーディングの後に発生してもよい。
【選択図】図９

Description

関連出願

本出願は、（１）２００７年９月７日に出願され、“電力効率の高いオーディオデコーディングシステムのためのバッチオーディオデコーディングスキーム”と題された米国仮出願第６０／９７０，８３６号と、（２）２００８年８月５日に出願され、“電力効率の高いオーディオデコーディングシステムのためのバッチオーディオデコーディングスキーム”と題された米国仮出願第６１／０８６，２５１号とに関連し、これらに対する優先権を主張する。

本開示は、一般的にオーディオ処理に関連する。より詳細には、本開示は、電力効率の高いバッチデコーディングに関連する。

背景

パーソナルデジタルアシスタント（ＰＤＡ）、ポケットＰＣ、ｉＰｈｏｎｅ（登録商標）、または、スマートフォンのようなポータブルデバイスは、近年多くの人気を得ている。ＶＬＳＩ技術の発展とともに、これらのタイプの移動体デバイスは、より軽量になってきており、より高い計算能力を備えてきており、その結果として、ビデオ、オーディオ、および、ゲームのようなマルチメディアアプリケーションに対して非常に人気が高まっている。移動体デバイス上でのオーディオ再生は、特に、ｉＰｏｄ（登録商標）のケースに対して証明されたように、ますます繁盛してきている。

用語オーディオ処理は、オーディオ信号の処理を指す。オーディオ信号は、オーディオ、すなわち、人間の可聴範囲内のサウンドを表す電子的信号である。オーディオ信号は、デジタルまたはアナログのいずれかであってもよい。数多くの異なるタイプのコンピューティングデバイスは、オーディオ処理技術を利用してもよい。このようなコンピューティングデバイスの例は、デスクトップコンピュータ、ラップトップコンピュータ、ワークステーション、ワイヤレス通信デバイス、ワイヤレス移動体デバイス、パーソナルデジタルアシスタント（ＰＤＡ）、スマートフォン、ｉＰｏｄ、ＭＰ３プレーヤ、ハンドヘルドゲームユニット、または、他のメディアプレーヤ、ならびに、他の幅広いデバイスを含み、これらのうちのいくつかのものを上で言及した。

オーディオ処理の機能の１つは、オーディオ圧縮または復元を実行すること、すなわち、オーディオファイルのサイズを減少させるために、圧縮されたデータでオーディオ信号を表すことや、あるいは、圧縮化されたデータからオリジナルのファイルのリストアすることである。昨今使用されている、多くの異なるオーディオコーディング（圧縮／復元）アルゴリズムがある。オーディオコーディングアルゴリズムのいくつかの例は、ＭＰＥＧ−１オーディオレイヤ３（ＭＰ３）、アドバンストオーディオコーディング（ＡＡＣ）、高効率ＡＡＣ（ＨＥ−ＡＡＣ）、ＨＥ−ＡＡＣバージョン２（ＨＥ−ＡＡＣ ｖ２）、ウィンドウズ（登録商標）メディアオーディオ（ＷＭＡ）、ＷＭＡ Ｐｒｏ等を含む。

オーディオファイルは、オーディオ信号を圧縮するのに使用されるオーディオコーディングアルゴリズムに依拠して、異なるフォーマットを持っていてもよい。圧縮されたデータは、ビットストリームとして呼ぶこともある。ビットストリーム（すなわち、圧縮されたオーディオファイル、または、圧縮されたオーディオファイルの部分）が、メモリ中に記憶されてもよい。ビットストリームが、暗号化されることもあり、または、コンピュータまたは移動体デバイスのオペレーティングシステムに関係したフォーマットで記憶されることもある。ビットストリームを復元し、（それが暗号化されている場合には、）ビットストリームを復号化するために、秒毎に多くの計算が要求される。

アプリケーションソフトウェアを実行する（アプリケーションプロセッサとして呼ぶこともある）プロセッサは、専用プロセッサと対話してもよい。専用プロセッサの１つのタイプは、デジタル信号プロセッサ（ＤＳＰ）として知られている。アプリケーションプロセッサは、メモリからビットストリームを取得し、それをＤＳＰに渡して、ビットストリームを復号化および／または復元してもよい。アプリケーションプロセッサがまた、ビットストリームを復号化および／または復元してもよい。ビットストリームを復元することは、電力を消費する。ビットストリームを低電力で処理するための技術を見つけることが望ましい。このような技術が、移動体デバイスのオーディオデコーディングのバッテリ消費を減少させるのを助けるだろう。

概要

ここで開示する技術は、オーディオフレームの電力効率の高いバッチデコーディングに関連する。ここで開示するアプローチの観点にしたがうと、節電の方法は、デコーディングシステムでビットストリームをデコードすることによって、オーディオサンプルを発生させることと、節電ブロック中の１組のメモリバンク中の少なくとも１つのメモリバンクにオーディオサンプルを転送することと、バッチデコーディングが完了した後に、オーディオサンプルの記憶に携わっていない、デコーディングシステムの部品に対する電源をスイッチオフすることとを含む。

アプローチの別の観点にしたがうと、デバイスは、少なくとも１つのビットストリームを記憶するメモリと、メモリに結合されており、ＰＣＭサンプルを発生させる少なくとも１つのビットストリームをバッチデコードするプロセッサと、プロセッサからのＰＣＭサンプルの転送後に、ＰＣＭサンプルを記憶する節電ブロックとを具備する。

アプローチの別の観点にしたがうと、オーディオ再生可能な移動体デバイスは、デコーディングシステムでビットストリームをデコードすることによって、ＰＣＭサンプルを発生させる手段と、節電ブロック中の少なくとも１つのメモリバンクにＰＣＭサンプルを転送する手段と、バッチデコーディングが完了した後に、ＰＣＭサンプルの記憶に携わっていない、デコーディングシステムの部品に対する電源をスイッチオフする手段とを具備する。

アプローチの別の観点にしたがうと、１組の命令を記憶するように構成されている、コンピュータ読取可能媒体は、デコーディングシステムでビットストリームをデコードすることによって、ＰＣＭサンプルを発生させるコンピュータ読取可能プログラムコード手段と、節電ブロック中の少なくとも１つのメモリバンクにＰＣＭサンプルを転送させるコンピュータ読取可能プログラムコード手段と、バッチデコーディングが完了した後に、ＰＣＭサンプルの記憶に携わっていない、デコーディングシステムの部品に対する電源をスイッチオフさせるコンピュータ読取可能プログラムコード手段とを具備する。

アプローチの別の観点にしたがうと、１つ以上のプロセッサによって実行可能な１組の命令を具体化する、コンピュータ読取可能媒体は、信号の周波数変換を提供するコードと、周波数変換にＦＤＬＰスキームを適用して搬送波を発生させるコードと、テンポラルマスキングしきい値を決定するコードと、テンポラルマスキングしきい値に基づいて、搬送波を量子化するコードとを含む。

添付の図面は、図解の目的だけのためのものであることが理解されるだろう。さらに、図面中の構成部品は、必ずしも一律の縮尺でなく、むしろ、開示したバッチデコーディング技術の原則を図示することに関して、強調がなされている。図面において、異なる視点を通しての同じ参照番号は、対応する部分を示している。

図１は、従来のオーディオデコーディングシステムの高レベルアーキテクチャのブロック図を示す。 図２は、多くの単一フレームビットストリームのデコーディングを図示するタイミングチャートである。 図３Ａは、電力効率の高いバッチフレームデコーディングシステムの高レベルアーキテクチャのブロック図を図示する。 図３Ｂは、ロスレスデコーディングブロックが、節電ブロックの一部である、電力効率の高いバッチフレームデコーディングシステムの異なる実施形態を図示する。 図４は、電力効率の高いバッチフレームデコーディングシステムの高レベルアーキテクチャのフローチャートを図示する。 図５は、ＰＣＭメモリバッファ３２サイズが比較的大きいときの、バッチフレームデコーディングタイミングチャートの例を示す。 図６は、ＰＣＭメモリバッファ３２サイズが比較的小さいときの、バッチフレームデコーディングタイミングチャートの例を示す。 図７は、ＰＣＭメモリバッファ中の２つの異なるメモリロケーションにおいてポイントしている書込ポインタと、読出ポインタとを有するＰＣＭメモリバッファのスナップショットを示す。 図８において示すＰＣＭメモリバッファは、それぞれが独立して電源投入、または、電源遮断できる、複数バンクのメモリを備える。 図９は、バッチフレームデコーディングスキームにおいて使用されるハードウェア／ソフトウェアブロックのさらなる詳細を示す。 図１０は、ＰＣＭバッファメモリから読み出す、読出ポインタのロジック制御のためのフローチャートを図示する。 図１１は、ＰＣＭバッファメモリへと書き込む、ウォーターマークと書込ポインタのロジック制御のためのフローチャートを図示する。 図１２は、モデムアクティビティ、ファイルシステムアクセス、ビットストリームフェッチ、オーディオデコーディング処理システムの電源投入、および、バッチデコーディングの例示的なタイミング図を図示する。 図１３は、モデムアクティビティ、ビットストリームフェッチ、および、バッチデコードが同期されるときの図である。 図１４Ａは、オーディオデコーディング処理システム期間をどのように電源投入するかを図示する。 図１４Ｂは、ビットストリームフェッチ、または、モデムアクティビティのいずれかの構成に依拠することなく、デコーディング処理システムの動作を図示しており、すなわち、オーディオデコーディング処理システム期間の電源投入は調整されない。 図１５は、移動体デバイスにおいて利用されてもよいさまざまなコンポーネントを図示するブロック図である。

発明の詳細な説明

図１は、従来のオーディオデコーディングシステム１０の高レベルアーキテクチャのブロック図を示す。プロセッサ１２は、外部メモリ１６、または、セキュアデジタル（ＳＤ）カードフラッシュ（不揮発性）メモリ１８のいずれかからオーディオビットストリームデータを読み出し、これらは、典型的に、外部メディア２０として知られているエリア中のオフチップに位置している。外部メディア２０中のファイルにアクセスすることによって、プロセッサ１２は、外部メディア２０中のメモリからビットストリームを読み出してもよく、または、ビットストリームは、バス２２を介して、（示していない）内部メモリから、プロセッサ１２の密結合されたメモリ（ＴＣＭ）へとフェッチされてもよい。ファイルシステムは、内部メモリ、または、外部メディア２０のいずれかに存在してもよく、あるいは、両方に存在してもよい。本開示の例示的な目的で、時として、ファイルシステムアクセスが、外部メディア２０からのものであり、ビットストリームフェッチが、（示していない）内部メディアからのものであることが仮定される。従来のオーディオシステム１０において、プロセッサ１２は、ビットストリームをデコードし、プロセッサ１２のＴＣＭ２４中に、ＰＣＭサンプルを書き込む。しかしながら、ＴＣＭ２４メモリは、典型的に、メモリサイズ制限のために、多くのデコードされたオーディオフレームを保持しない。典型的に、外部メディア２０からのファイルシステムアクセスは、ビットストリームを、内部メモリへと読み出してもよく、次に、１つ以上のビットストリームが、内部メモリから、プロセッサ１２のＴＣＭ２４へとフェッチされる。このことは、外部メディア２０からデータを取得する際に、長い待ち時間がある場合に望ましいだろう。別の実施形態では、プロセッサ１２のＴＣＭ２４中に利用可能な十分なメモリがあるとき、ファイルシステムアクセスとビットストリームフェッチは、ちょうど同時に発生する。ファイルシステムアクセスとビットストリームフェッチとの間の区別は、可能性ある最も広い範囲とともに解釈されることが意図されている。したがって、時として、ファイルシステムアクセスとビットストリームフェッチとの間の、異なる間隔または期間が示されることもある。しかしながら、いくつかの実施形態では、ファイルシステムアクセスとビットストリームフェッチとの間には何の区別もなく、これらは全く同じである。システム要求に依拠して、移動体デバイスは、ビットストリームを復元するアプリケーションプロセッサ、または、ビットストリームを復元する専用（ＤＳＰ）プロセッサを持っていてもよい。本開示の目的で、当業者は、プロセッサ１２がアプリケーションプロセッサ、または、専用（ＤＳＰ）プロセッサのいずれかであってもよいことを理解するだろう。

オーディオフレームは、一定のサイズであってもよいが、典型的に、１０ｍｓから２０ｍｓの範囲内であってもよい。図１において、ビットストリームを読み出した後に、プロセッサ１２は、デコードされたパルスコード化変調（ＰＣＭ）サンプルを生成するビットストリームのそれぞれのフレームをデコードし、サンプルベース（連続的配信）、または、フレームベース（キュー化された配信）のいずれかのデータ転送によって、ＴＣＭ２４からデジタル対アナログ（Ｄ／Ａ）変換ブロック１４に転送し、アップサンプリングし、ノイズシェーピング動作を、Ｄ／Ａ変換プロセスの間に量子化ノイズを最小化させるように実行してもよい。

図２は、多くの単一フレームビットストリームのデコーディングを図示するタイミングチャートである。ビットストリームは、ロスのある圧縮、ロスレス圧縮、例えば、ランレングスコーディング、または、これに類するものを表してもよい。ファイルシステムアクセス期間２６は、プロセッサ１２が多くのフレームのビットストリームデータを、プロセッサ１２のＴＣＭ２４へと転送する間隔である。ファイルシステムアクセス期間２６は、予め定められたビットストリームバッファサイズによって制限されている。プロセッサ１２は、ビットストリームの、１つのフレーム２７をデコードし、ビットストリームの次のフレームのデコーディングを開始する前に、ときどきアイドルする。プロセッサ１２による連続的フレームのデコーディングの間の時間間隔Ｔは、以下のように規定されてもよい。

ここで、Ｆｓは、デコードされたＰＣＭサンプルのサンプリング周波数であり、ＰＣＭ サンプル（Ｓａｍｐｌｅｓ）_{per frame}は、それぞれのオーディオコーデックフォーマットに対する、１つのフレームデコーディングのうちから発生されたＰＣＭサンプルの数である。

例として、ＡＡＣタイプオーディオフレームがデコードされており、Ｆｓが４４，１００Ｈｚであるとして仮定する。プロセッサ１２は、Ｔ＝１０２４／４４１００＝２３ｍｓｅｃ毎に定期的にＡＡＣビットストリームの単一フレームをデコードし、ここで、ＡＡＣに対するＰＣＭ サンプル_{per frame}は、は、１０２４である。典型的に、プロセッサ１２は、短く分断された時間の間、デコードするためにアクティブになり、オーディオ再生のための全体の２３ｍｓｅｃの間に、Ｄ／Ａ変換ブロック１４と、１つのフレームＰＣＭサンプルを記憶するＴＣＭ２４とだけが、アクティブである必要がある。プロセッサ１２を含む、オーディオデコーディングシステムの残りの部分は、１度デコーディングが完了されると、電力効率の高い、遮断、または、（ディープ）スリープモードへと切り替えることができ、デコーディングシステムの電力消費を節約することができる。

このアプローチの１つの欠点は、しかしながら、電源遮断と、電源投入とに関連するオーバーヘッドである。例えば、プロセッサ１２が、そのステータスを、電源遮断モードにインするとき、および、電源遮断モードからアウトするとき、あるいは、スリープモードに切り替えるとき、プロセッサ１２は、変数のすべてのステータスを保存またはロードする必要があるかもしれず、これは、“コンテクスト切り替え”として呼ばれることが多い。コンテクスト切り替えに関連するタイミングと電力オーバーヘッドが大きくなるかもしれず、このことは、コンテクスト切り替えがあまりに頻繁に発生する場合に電源遮断によって達成できる利点に勝る。この理由で、ＰＣＭサンプルが、ＴＣＭ２４からＤ／Ａ変換ブロック１４に送られているとき、プロセッサ１２を電源遮断しないように判断されることが多い。上記に関連する電力オーバーヘッドを最小化させるために、ここで開示したバッチデコーディングスキームによって、より長期間の電源遮断がイネーブルされる。

図３Ａは、電力効率の高いオーディオデコーディングシステム２８に対する高レベルアーキテクチャのブロック図を図示する。節電ブロック３０内部の２つのブロックは、オーディオ再生の間、アクティブでいる。ＰＣＭバッファ３２を、節電ブロック３０に追加することにより、ＴＣＭ２４からのＰＣＭサンプルが、ＰＣＭバッファ３２に転送されてもよい。オーディオ（ＰＣＭ）がグループ化されて、その後、プロセッサ１２から、節電ブロック３０に対してグループが送られてもよい（例えば、書き込まれてもよい）。異なる実施形態では、プロセッサ１２は、ビットストリームをデコードして、ＰＣＭバッファ３２へとＰＣＭサンプルを直接書き込んでもよい。オーディオビットストリームの特定数の連続的フレームに対して、節電ブロック３０内部のＰＣＭメモリバッファ３２とＤ／Ａ変換ブロック１４以外の、オーディオデコーディングシステムは、電力効率の高い、遮断、または、スリープモードにおいて、より長い時間期間の間、アクティブなままでいることができる。したがって、複数のフレームに関係するビットストリームがバッチデコードされてもよいことになるので、ＰＣＭメモリバッファ３２を追加することは、電源遮断と電源投入の回数を減らすのを支援する。ＰＣＭメモリバッファ３２は、電源遮断に対して独立して制御されてもよい複数のメモリバンクを備えていてもよく、このため、デコードされたＰＣＭサンプルが、Ｄ／Ａ変換ブロック１４によって、デジタルからアナログへと変換されるにつれて、次から次へと任意のバンクをターンオフすることができる。それぞれのメモリバンクは、電源遮断されることができ、このため、それぞれは、電源遮断可能メモリバンクである。ＰＣＭバッファ３２を追加することによって、バッチデコーディングが終了した後のオーディオサンプルを記憶することに携わっていないデコーディングシステムの部分に対して、電源がスイッチオフされてもよい。バッチデコードされているビットストリームのビット数は、１つのオーディオファイル長以下であってもよいことに留意すべきである。比較的少ない数のフレームを含んでいる、非常に小さいファイルサイズに関しては、全体のファイルをバッチデコードすることが可能であってもよい。

図３Ｂは、ＰＣＭメモリバッファ３２の制限された物理的サイズを備えるシステムに対する、図３Ａの異なる実施形態の例を図示する。図３Ａに示したシステムは、Ｄ／Ａ変換ブロック１４と、ＰＣＭメモリバッファ３２との間の、節電器３０中にロスレスデコーダブロック３３を追加することによって、より頻繁なバッチデコーディングアクティビティとともに使用することができる。しかしながら、当業者によって知られているように、より頻繁なバッチデコーディングは、より少ない節電をもたらすかもしれない。図３Ｂは、ＰＣＭメモリバッファ３２の物理的サイズが制限されているが、バッチデコーディングイベントの間の間隔を減少させることは望ましくないケースに対する例示的な実施形態を図示する。一度、プロセッサ１２がビットストリームのデコーディングを完了すると、プロセッサ１２は、（ＴＣＭ２４、またはＰＣＭバッファ３２のいずれかからアクセスされる）デコードされたＰＣＭサンプルを再エンコードすることができる。したがって、デコードされたＰＣＭサンプルを再エンコードすることによって、オーディオフレームに対する異なるビットストリームが発生される。異なるビットストリームは、ＰＣＭバッファ３２へと直接書き込まれてもよく、ロスレスデコーダ３３は、これらをＤ／Ａ変換ブロック１４に直接提供してもよい。代わりに、異なるビットストリームをデコードした後に、新しく発生されたＰＣＭサンプルが、ＴＣＭ２４に書き込まれてもよく、その後、外部メディア２０に対して転送されてもよい。一般的に、ロスレスコーディングは、典型的なロスのあるコーディングより少ない圧縮を提供するが、ロスレスコーディングは、典型的に、そのロスレス特性によって、何の歪みももたらすことなく、最大３０−４０％のデータサイズを省くことができる。上で説明したように、図３Ｂにおいて、ＰＣＭメモリバッファ３２中に記憶されるデータは、ロスレスエンコードされたデータ（すなわち、異なるビットストリーム）であってもよく、これは、ロスレスデコーダブロック３３によってデコードされてもよく、その後、Ｄ／Ａ変換ブロック１４を通って再生される。節電ブロック中にロスレスデコーダブロック３３を持つことの利点は、このことが、強く歪んでいないＰＣＭサンプルを再生できる能力を可能にすることである。

図４は、電力効率の高いバッチフレームデコーディングシステムの高レベルアーキテクチャのフローチャート３３を図示する。オーディオサンプルは、バッチフレームデコーディングシステムでビットストリームをデコードすることによって発生される（ブロック３４）。バッチフレームデコーディングシステムは、（ＰＣＭ、ｍｕ−ｌａｗ、Ａ−ｌａｗであってもよい）オーディオサンプルを、節電ブロック中の１組のメモリバンクのうちの少なくとも１つのメモリバンクへと転送するプロセッサを具備する（ブロック３５）。ビットストリームデコーディングが完了した後で、ＰＣＭサンプルの記憶に携わっていないバッチフレームデコーディングシステムの部分に対する電源がスイッチオフされる（ブロック３６）。Ｄ／Ａ変換ブロック１４によって、オーディオサンプルが既に処理されている、節電ブロック中のメモリバンクに対して、電源をさらにスイッチオフしてもよい（ブロック３７）。

図５は、ＰＣＭメモリバッファ３２のサイズが比較的大きいときの、バッチフレームデコーディングタイミングチャートの例を示す。図５におけるファイルシステムアクセス期間４０は、オーディオビットストリームデータが、外部メディア２０または内部メモリロケーションのいずれかから、バス２２を通してＴＣＭバッファ２４へと転送されるときの時間間隔を表す。バス２２は、少なくとも１つのバスを表す。ファイルシステムアクセス期間４０は、ＴＣＭ２４中で割り当てられたビットストリームバッファ割り当て量によって制限されている。例えば、オリジナルビットストリームのビットレートが１２８ｋｂｐｓであり、転送されることになる最大ビットストリームが３２Ｋバイトである場合、バス２２の最大帯域幅に依拠して、最大で総計２秒間の再生時間のビットストリームデータを、単一転送によって、または、複数転送によってのいずれかで、ＴＣＭへと転送することができる。

ｔ秒間の再生に対するＰＣＭブロックサイズの（バイトでの）最大サイズＬが、以下の数式から取得できる。

ここで、ｔは再生時間であり、
Ｆｓは、サンプリング周波数であり、
ｃｈは、チャネル数であり、
ｂｉｔ＿精度（ｐｒｅｃｉｓｉｏｎ）は、各ＰＣＭサンプルを表すビットの数である。

例として、４８０００Ｈｚのサンプリング周波数と、ステレオチャネルと、１６ビットのデータ精度とでの、２秒の再生時間を有するＰＣＭブロックサイズは、以下のようになる。

この例において、ＰＣＭメモリバッファ３２が３８４０００バイトより大きいとき、オーディオデコーダは、２秒の再生時間に継続するビットストリームデータを、バッチフレームデコードすることができる。したがって、大きいＰＣＭメモリバッファ３２のサイズは、バッチフレームオーディオデコーディング期間５０を制約しない。節電ブロック３０以外のデコーディングシステムは、電力効率の高い、電源遮断、または、スリープモードになることができる。一度、システムが、低電力モードになると、デコードされたＰＣＭサンプルのすべて、もしくは、デコードされたＰＣＭサンプルのほとんどのものが消費されたときに、システムをウェークアップさせるだけでよいだろう。

本開示において説明するバッチフレームデコーディングスキームは、従来のデコーディングスキームに比較して、電源遮断／ウェークアップサイクルの減少を示す。ここで説明するバッチフレームデコーディングスキームの別の観点は、オーディオデコーディングシステムが完全に電源投入されている間に、ファイルアクセス動作と、オーディオデコーディング動作との両方を、並行して実行することができることであり、したがって、また一歩、電源遮断／ウェークアップサイクルを減らすことができる。

電源遮断／ウェークアップ動作に関係する、プロセッサ１２のオーバーヘッドを減らすことに加えて、バッチフレームデコーディングスキームによって、より長いベースライン（バッチフレームオーディオデコーディング）期間がもたらされる。このことは、節電ブロック以外にも、ハードウェアブロックのより多くの電源シャットダウンの可能性を可能にする。

図６は、ＰＣＭメモリバッファ３２のサイズが比較的小きいときの、バッチフレームデコーディングタイミングチャートの例を示す。このケースでは、図５からのバッチフレームオーディオデコーディング期間５０が、３つの例示的なバッチフレームオーディオデコーディング期間５４Ａ、５４Ｂ、および５４Ｃによって表わされる。この例において、これらの例示的なバッチフレームオーディオデコーディング期間（５４Ａ、５４Ｂ、および５４Ｃ）のそれぞれは、ＰＣＭメモリバッファ３２の物理的サイズによって制約される。各例示的なバッチフレームオーディオデコーディング期間の間に、複数のフレームがデコードされる。この実施形態では、ＰＣＭメモリバッファ３２は、より大きいＰＣＭメモリバッファ３２を持つ図５において記述された例において発生されたＰＣＭサンプルのすべてを保持することができない。結果として、プロセッサ１２は、ファイルシステムアクセス期間４０の合間に、電源遮断、または、スリープモードから何回もウェークアップする（プロセッサウェークアップ期間５２を参照のこと）。他方、図５に図示されている実施形態の結果として、より大きいＰＣＭメモリバッファ４２と、また、これに伴った、より長いバッチフレームオーディオデコーディング期間５０とのために、プロセッサ１２は、ファイルシステムアクセス期間４０の合間に、何回もウェークアップすることはない。したがって、ＰＣＭメモリバッファ３２が大きいときに比して、ＰＣＭメモリバッファ３２がより小さいとき、電源遮断／ウェークアップサイクルの制限された数のせいで、節電がより少なくなるかもしれない。図６において、プロセッサウェーク期間５２も図示した。

図７は、ＰＣＭメモリバッファ３２中の２つの異なるメモリロケーションにおいてポイントしている書込ポインタ６０と、読出ポインタ６２とを有するＰＣＭメモリバッファ３２のスナップショットを示す。最近のデータ書込の位置が、書込ポインタ６０と呼ばれる、アドレスレジスタによって記録される。バッファ制御ロジック（ＢＣＬ）８０（図９を参照のこと）による、ＰＣＭメモリバッファ３２からの最近のデータ読出の位置は、読出ポインタ６２と呼ばれる、アドレスレジスタによって記録される。読出ポインタ６２と、書込ポインタ６０との両方は、同一方向に連続的に前進し、これらの値が、ＰＣＭメモリバッファ３２の終了アドレスに等しいとき、これらのポインタはラップアラウンドし、ＰＣＭメモリバッファ３２の開始アドレスに等しい値にリセットし、このことは、循環アドレス付けとして知られている。図７において、ＰＣＭメモリバッファ３２のトップは、書込ポインタ６０が、ちょうどトップメモリロケーションを通過したような、“新しい”データを含む。読出ポインタ６２は、“古い”オーディオデータを読み出している。読出ポインタ６２が、ウォーターマーク６４に到達するとき、これは、プロセッサ１２をトリガして、オーディオフレームのデコーディングを再開させる。デコードされたＰＣＭサンプルは、ＰＣＭメモリバッファ３２に書き込まれることになり、このことは、書込ポインタ６０の増加をもたらし、したがって、ウォーターマーク６４もまた増加するだろう。

ウェークアップ中断なしの、電源遮断、または、スリープモードの価値のある秒数のオーダーを達成するために、比較的大きいＰＣＭメモリバッファ３２が必要とされる。大きい単一のＰＣＭメモリバッファ３２というよりはむしろ、より小さいメモリバンクの配列を、物理的ＰＣＭメモリハードウェアに対して使用することができる。それぞれのより小さいメモリバンクは、電源遮断に対して独立して制御されてもよく、したがって、デコードされたＰＣＭサンプルが、Ｄ／Ａ変換ブロック１４によってデジタルからアナログに変換されるにつれて、任意のメモリバンクを次々とターンオフすることができる。

図８に示したＰＣＭメモリバッファ３２は、それぞれが独立して電源投入、または、電源遮断できる、メモリの複数のバンク６６、６８、７０、および７２を備える。（図９に示した）ＢＣＬ８０は、独立したメモリブロックを電源投入、または、電源遮断するための手段を提供してもよい。図８において、読出ポインタ６２が図面の左に示したメモリバンクの終わりに到達した後に、メモリバンク６６は、電源遮断され（７４）、すなわち、そのメモリバンクに対して電力はもはや提供されない。メモリの複数のバンクを持つことによって、オーディオサンプルは、（例えば、ＴＣＭ２４から）節電ブロック３０中の１組のメモリバンク中の少なくとも１つのメモリバンクへと転送されてもよい。メモリバンク中のすべてのＰＣＭサンプルがアクセスされてしまった後に、メモリバンクに対する電源をシャットオフしてもよい。アクセスされたサンプルは、少なくとも１つのスピーカーから再生される。代わりの実施形態では、アクセスされたサンプルは、ファイルに読み込まれてもよい。

図８のＰＣＭメモリバッファ３２は、その通常モード動作の間に、処理コア８４によって提供されたすべてのデータを、最初に含んでおり、すべてのバンクのメモリが電源投入されている。読出ポインタと書込ポインタとに対するインクリメントシーケンスがあるとすると、無効なデータを含む、２組の潜在的なアドレスロケーションがある。第１の組は、読出ポインタ６２が書込ポインタ６０より、数値的に、より大きいときであり、この組のアドレス、またはバッファロケーションは、その値が読出ポインタ６２より小さいが、その値が書込ポインタ６０よりも大きいものからなる。第２の組は、読出ポインタ６２が書込ポインタ６０より、数値的に、より小さいときであり、この組のアドレス、またはバッファロケーションは、読出ポインタ６２より小さい値、または、書込ポインタ６０よりも大きい値からなる。互いに関連する、読出ポインタ６２と書込ポインタ６０の位置に依拠して、上記の適切な組が識別され、対応するバンクのメモリの電源が落とされる。

図９は、バッチフレームデコーディングスキームにおいて使用されるハードウェア／ソフトウェアブロックのさらなる詳細を示す。プロセッサ１２は、複数のオーディオフレームからビットストリームをデコードし、出力ＰＣＭサンプルを、ＰＣＭメモリバッファ３２中に書き込む。このステップが完了された後で、プロセッサ１２は、図９の電源マネージメントブロック７６中の電源マネージャ（ＰＭ）８１をプログラムする。ＰＭ８１のプログラミング動作は、プロセッサ１２に対する電源をターンオフする。特定の量のＰＣＭサンプルが、図９のＰＣＭメモリバッファ４２からＤ／Ａ変換ブロック１４に転送されたとき、ＢＣＬ８０は、ウォーターマークに基づいて、ＰＭ８１のプログラミングを開始する。ＰＭ８１は、票決プロセスによって動作する。票決の大多数が、“アップ”である場合、プロセッサ１２は、電源マネージメント集積回路（ＰＭＩＣ）８２によってターンオンされる。票決が、“ダウン”である場合、プロセッサ１２は、ＰＭＩＣ８２によってターンオフされる。プロセッサ１２によるビットストリームのデコーディングがＰＣＭサンプルを発生させるときの期間の間、ＰＭ８１は、プロセッサ１２に対する電源をアップすべきことを票決する。ＰＭＩＣは、プロセッサ１２に電圧を提供する。プロセッサ１２が電源投入された後に、プロセッサ１２は、次のオーディオフレームに対応するビットストリームのデコーディングを再開する。このシーケンスは、オーディオコンテンツが完全にデコードされ、Ｄ／Ａ変換ブロック１４によって処理され、スピーカーから再生されるまで、あるいは、処理がユーザ介入によって停止されるまで繰り返される。

プロセッサ１２は、（Ｓ／Ｗとして記された）複数の電力制御フットスイッチ８３Ａ、８３Ｂに結合されている。プロセッサ１２内部には、Ｌ１とＬ２キャッシュメモリ８５に結合された処理コア８４がある。Ｌ１とＬ２キャッシュメモリは、オプション的なものである。処理コア８４は、データをプロセッサ１２に転送するために、（示していない）メモリ制御装置を使用して、外部メディア２０中にデータを書き込み、および、外部メディア２０中にデータにアクセスできる。代わりに、処理コア８４は、外部メディア２０を直接読み出しして、ビットストリームをプロセッサ１２に転送することもできる。プロセッサ１２によるビットストリームのデコーディングは、ＰＣＭメモリバッファ３２中に記憶されるＰＣＭサンプルを発生させる。簡潔さのために、ＰＣＭバッファ３２とプロセッサ１２との間のデータ接続は、図９に示していない。フットスイッチ８３Ａ、８３Ｂは、現行の６５ｎｍまたは４５ｎｍ半導体処理における電力消費の主要源となっている漏洩電流を減らす。

集積回路（または、一連の集積回路）中で、モデム８７もまた動作していてもよい。モデム８７は、通常はそれ自体の電源制御ロジックを持つ。しかしながら、モデム８７がアクティブであるとき、これは、電力マネージャ８１に信号を送ることができる。信号は、モデム自体のオン／オフステータスであってもよい。ステータスは、“票決”信号（アップ／ダウン）として、ＢＬＣ８０によって解釈されることができる。例として、モデム８７が票決されている場合、アップであってもよく、モデムが票決されていない場合、ダウンであってもよい。したがって、モデム８７を使用して、ビットストリームのデコーディングに関わっている、プロセッサ１２の電源の周期変動（プロセッサ１２が、いつウェークアップするか、および、スリープ、もしくは、電源遮断になるか）に影響を及ぼしてもよい。モデム８７を使用して、電源の周期変動に影響を及ぼすことは、オプション的な特徴である。

図１０は、ＰＣＭバッファメモリ３２から読み出す、読出ポインタ６２のロジック制御のためのフローチャート８８を図示する。このようなロジック制御は、ＢＣＬ８０ブロックによって実現されてもよい。ウォーターマーク６４が、図１１に示したロジックを通して、プロセッサ１２によってセットされてもよく、ＢＣＬ８０によって、読出ポインタ６２に対して、連続的に比較されてもよい。読出ポインタ６２が、ウォーターマーク６４に等しいとき（ＹＥＳ）、ＰＭ８１に対して、（電圧アップ）信号が通信される（ブロック９１）。電圧アップ信号は、ＰＭ８１が、ＰＭＩＣ８２によって、プロセッサ１２に対して電源をターンオンすべきであることを示す。プロセッサ１２は、通常オーディオビットストリームデコーディングを開始する。読出ポインタ６２が、ウォーターマーク６４に等しくない場合、読出ポインタはインクリメントし、そのバンクの最大メモリアドレス（または、メモリがメモリバンクの配列ではない場合、全体のメモリ）にモジュロ比較される。

図１１は、ＰＣＭバッファメモリ４２に書き込みするウォーターマーク６４と書込ポインタ６０のロジック制御のためのフローチャート９２を図示する。このようなロジック制御は、ＢＣＬ８０ブロックによって実行されてもよい。ロジックは、プロセッサがオンであるか否かをチェックすべきである（ブロック９４）。チェック（ブロック９４）において、プロセッサ１２がオンでない場合（ＮＯ）、プロセッサ１２がオンになる（ＹＥＳ）まで、別のチェック（ブロック９４）が実行される。書込ポインタ６０と、読出ポインタ６２が比較され（ブロック９５）、ポインタが等しい場合（ＹＥＳ）、電源マネージャ（ＰＭ）８１に対して、（電圧ダウン）信号が通信される（ステップ９６）。電圧ダウン信号は、ＰＭ８１が、ＰＭＩＣ８２によって、プロセッサ１２に対して電源をターンオフすべきであることを示す。次に、プロセッサ１２は電源遮断される。書込ポインタ６０が、読出ポインタ６２に等しくない場合、書込ポインタ６０はインクリメントし、そのバンクの最大メモリアドレス（または、メモリがメモリバンクの配列ではない場合、全体のメモリ）にモジュロ比較される（ステップ９７）。次のウォーターマークは、書込ポインタ６０−オフセット＋最大メモリアドレスに等しく、そのバンクの最大メモリアドレス（または、メモリがメモリバンクの配列ではない場合、全体のメモリ）にモジュロに比較される。オフセットは、（票決アップ）信号がＰＭ８１に送られるときと、プロセッサ１２が電源投入するときの間の、何らかの潜時に対処するものである。図１０に図示したように、読出ポインタ６２との比較において、ウォーターマークを使用して、プロセッサがいつウェークアップするかを制御する。

図１２は、イベント、すなわち、モデムアクティビティと、ファイルシステムアクセスと、ビットストリームフェッチと、オーディオデコーディング処理システムの電源アップと、バッチデコーディングとに関する例示的なタイミング図を図示する。必ずしも図面に図示したわけではないが、これらのイベントは、互いに同期していてもよい。モデムは、スロット化されたモードで動作してもよい。スロット化モードは、移動体デバイスが、何らかの固定時間量より長くアイドルし続けているときはいつでも、移動体デバイスをスリープモードにする。移動体デバイスが、ある時間スロットの間にページングチャネルを短期間監視するためにウェークアップするので、すなわち、ページングチャネルがスロット化されているので、スロット化モードは、電力消費を減らす。移動体デバイスがどれほど長くスリープしているかと、ページが到来するときとの間には、トレードオフ関係がある。スリープ時間がより長くなると、ページが失われることになる機会がより大きくなる。図１２の第１のタイミング図１００中に図示したモデムアクティビティは、スロット化モードで動作しているモデムの例である。したがって、第１のタイミング図１００中のアクティブ時間期間は、モデムがスロット化モードであるときに、ページングチャネルを表してもよく、スロット化ページングチャネル、あるいは、‘ページングチャネルがスロット化された’として呼ばれる。第２のタイミング図１０４において図示したファイルシステムアクセスは、モデムアクティビティと同期していてもよい。第３のタイミング図１０８中のビットストリームフェッチはまた、モデムアクティビティと同期していてもよい。さらに、ＴＣＭ２４中のバッファサイズ１０９は、どれくらい頻繁にビットストリームフェッチが起こるかを制約するかもしれない。前述のように、ファイルシステムアクセスとビットストリームフェッチは、同じであってもよい。これらのケースでは、ビットストリームフェッチとファイルシステムアクセスとのタイミング図に対する図１２の図は、同じであるだろう。第４のタイミング図１１２は、オーディオデコーディング処理システムの電源投入を図示し、これはまた、モデムアクティビティと同期していてもよい。バッチフレームオーディオデコーディング期間１１３は、図５において図示したバッチフレームオーディオデコーディング期間５０に類似している。バッチデコーディングは、“バースト”中で発生してもよい。上で言及したように、本開示の目的で、当業者は、プロセッサ１２がアプリケーションプロセッサ、または、専用（ＤＳＰ）プロセッサのいずれかであってもよいことを理解するだろう。プロセッサ１２がアプリケーションプロセッサであるとき、バーストは、定期的に、例えば４２０ｍｓで発生してもよい。（第４のタイミング図１１２において図示したように）プロセッサ１２は、バーストの合間にウェークアップしてもよい。当業者はまた、アプリケーションプロセッサとＤＳＰとが、一緒に協働して、バッチデコーディングシステム（すなわち、バッチデコードまたはバーストバッチデコード）を実現してもよいことを理解するだろう。第５のタイミング図１１４において図示したように、各バースト中に多くのバッチデコードがあってもよく、ＰＣＭサンプルが再生出力されるよりすばやく、ＰＣＭサンプルを生成してもよい。したがって、このバーストバッチフレームデコーディングはまた、リアルタイムより速い（ＦＴＲＴ）デコーディングとしても知られている。ＦＴＲＴにおいて、バッチデコードは、一緒にグループ化され、プロセッサ１２のアイドル時間をさらに増加させる。したがって、電力消費は、なお一層減らされる。

図１３は、モデムアクティビティと、ビットストリームフェッチと、バッチデコーディングとが同期化されるときの図１２０である。バッチデコードの完了の後に、どのように電源遮断が発生するかも図示した。

図１４Ａは、オーディオデコーディング処理システム期間の電源投入をどのように調整するかを図示する。ビットストリームフェッチ、または、モデムアクティビティのいずれかのイベントが発生するときに、電源投入期間が調整されてもよいように、オーディオデコーディング処理システムが、構成されてもよい。調整を図１４Ａに示した。図１４Ｂは、ビットストリームフェッチ、または、モデムアクティビティのいずれかの構成に依拠することのない、デコーディング処理システムの動作を図示しており、すなわち、電源投入期間は調整されない。オーディオデコーディング処理システムはまた、（示していない）ファイルシステムアクセスが電源投入期間を調整するように動作してもよい。

図１５は、移動体デバイス１４０中で利用されてもよいさまざまなコンポーネントを図示するブロック図である。移動体デバイス１４０は、電源効率のよいバッチフレームオーディオデコーディングに関してここで記述した、システムと方法を実現するのに使用されてもよい。

移動体デバイス１４０は、プロセッサ１４２を含む。プロセッサ１４２は、汎用シングルチップマイクロプロセッサ、または、汎用マルチチップマイクロプロセッサ（例えばＡＲＭ）、専用マイクロプロセッサ、例えば、ＤＳＰ、マイクロ制御装置、プログラム可能ゲートアレイ等であってもよい。プロセッサは、中央処理ユニット（ＣＰＵ）として呼ばれてもよい。図１５において、単一のプロセッサだけを移動体デバイス１４０中に示したが、代わりの構成においては、プロセッサ１４２の組み合わせ（例えば、ＡＲＭとＤＳＰ）が使用されることができる。

移動体デバイス１４０はまた、メモリ１４４も含む。メモリ１４４は、電子的情報を記憶することができる、何らかの電子的コンポーネントであってもよい。メモリ１４４は、ランダムアクセスメモリ（ＲＡＭ）、リードオンリーメモリ（ＲＯＭ）、磁気ディスク記憶メディア、光学記憶媒体、ＲＡＭ中のフラッシュメモリデバイス、プロセッサに含まれるオンボードメモリ、消去可能なプログラム可能ＲＯＭ（ＥＰＲＯＭ）、電気的に消去可能なＰＲＯＭ（ＥＥＰＲＯＭ）、レジスタ等、これらの組み合わせを含むものとして実現されてもよい。

データ１４６と命令１４８は、メモリ１４４中に記憶されてもよい。命令１４８は、プロセッサ１４２によって、さまざまな機能を実現するために実行可能であってもよい。命令１４８を実行することは、メモリ１４４中に記憶されているデータ１４６の使用に携わっていてもよい。プロセッサ１４２が命令１４８を実行するとき、プロセッサ１４２は、特定の命令１４８Ａをプロセッサ１４２上へとロードしてもよい。ビットストリームデコーディングのために使用される、ロードされた命令１４８Ａを図示した。

メモリ１４４中のデータ１４６のいくつかの例は、これらに制限される訳ではないが、ビットストリームデータ１４６Ａ、デジタルオーディオ（例えば、ＰＣＭデータ）のサンプルからのデータ１４６Ｂ等を含む。ここで記述した技術を同等に実現する、他のタイプのデータ１４６もまた、メモリ１４４中に含まれていてもよい。

メモリ１４４中の命令１４８のいくつかの例は、ビットストリームデコーディングのための命令とともに、ここで記述したシステムと方法に対応する、他の命令も含む。ここで記述した技術を同等に実現する、他の命令１４８もまた、メモリ１４４中に含まれてもよい。

移動体デバイス１４０はまた、移動体デバイス１４０と遠隔ロケーションとの間のデータの送受信を可能にする、送信機１５０と受信機１５２を含んでもよい。送信機１５０と受信機１５２は、トランシーバ１５４に電気的に結合されていてもよい。移動体デバイス１４０はまた、（示していない）複数の送信機、複数の受信機、複数のトランシーバ、および／または、複数のアンテナを含んでもよい。

移動体デバイス１４０はまた、ユーザがオーディオを聴取する、スピーカー１５７も含んでもよい。移動体デバイス１４０はまた、２つ以上のマイクロフォン（１５８Ａ、１５８Ｂ、…、１５８Ｎ等）を含んでもよい。

移動体デバイス１４０のさまざまなコンポーネントは、データバスに加えて、電源バス、制御信号バス、およびステータス信号バスを含んでもよいバスシステム１６０によって、一緒に結合されてもよい。しかしながら、明瞭さのために、図１５において、さまざまなバスをバスシステム１６２として図示した。

上の説明において、時として、参照番号をさまざまな用語に関連して使用した。用語が参照番号に関連して使用されるところでは、図面の１つ以上において示した特定のエレメントを指すことが意図されている。用語が参照番号なしで使用されているところでは、何らかの特定の図に対する制限なしに、用語を一般的に指すことが意図されている。例えば、“移動体デバイス１４０”に対する参照は、図１５に示した特定の移動体デバイスを指す。しかしながら、参照番号なしでの“移動体デバイス”の使用は、用語が使用されている文脈に適切な何らかの移動体デバイスを指し、図面に示した何らかの特定の移動体デバイスに制限されない。

ここで使用するように、用語“決定する”は、幅広い動作を包含し、したがって、“決定する”は、計算すること、演算すること、処理すること、導出すること、調べること、ルックアップすること（例えば、表、データベース、または別のデータ構造の中をルックアップすること）、確認すること、および類似物を含んでもよい。また、“決定すること”は、受信すること（例えば、情報を受信すること）、アクセスすること（例えば、メモリ中のデータにアクセスすること）、および類似物を含むことができる。また、“決定すること”は、解決すること、選択すること、選ぶこと、確立すること、および類似物を含むこともできる。

フレーズ“〜に基づいて”は、そうではないと明示的に指定されない限り、“〜だけに基づいて”を意味していない。言い換えると、フレーズ“〜に基づいて”は、“〜だけに基づいて”、および“少なくとも〜に基づいて”の両方を記述する。

用語“プロセッサ”は、汎用プロセッサ、ＣＰＵ、マイクロプロセッサ、ＤＳＰ、制御装置、マイクロ制御装置、状態機械、等を包含するとして広く解釈すべきである。いくつかの状況下では、“プロセッサ”は、特定用途向け集積回路（ＡＳＩＣ）、プログラム可能ロジックデバイス（ＰＬＤ）、フィールドプログラム可能ゲートアレイ（ＦＰＧＡ）等を指してもよい。用語“プロセッサ”は、処理デバイスの組み合わせ、例えば、ＤＳＰとマイクロプロセッサの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアに関連した１つ以上のプロセッサ、および、他の何らかのこのような構成を指してもよい。

用語“メモリ”は、電子的情報を記憶することができる何らかの電子的コンポーネントを包含するとして広く解釈すべきである。用語メモリは、ＲＡＭ、ＲＯＭ、不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ）、プログラム可能読出専用メモリ（ＰＲＯＭ）、ＥＥＰＲＯＭ、フラッシュメモリ、磁気または光学データ記憶、レジスタ等のような、さまざまなタイプのプロセッサ読出可能媒体を指してもよい。メモリは、プロセッサがメモリから情報を読み出すことができ、および／または、メモリに情報を書き込むことができる場合、プロセッサと電子的通信しているとして言われる。メモリは、プロセッサに一体化されていてもよく、なお依然として、プロセッサと電子的に通信しているとして言われることになる。

用語“命令”と“コード”は、何らかのタイプのコンピュータ読取可能命令文を含むとして広く解釈すべきである。例えば、用語“命令”と“コード”は、１つ以上のプログラム、ルーチン、サブルーチン、機能、手続等を指してもよい。“命令”と“コード”は、単一のコンピュータ読取可能命令文、または、多くのコンピュータ読取可能命令文を含んでもよい。

ここで説明した機能を、ハードウェアや、ソフトウェアや、ファームウェアや、または、これらの任意の組み合わせによって実現してもよい。ソフトウェアで実現される場合、機能を、コンピュータ読取可能媒体中の１つ以上の命令として記憶させてもよい。記憶媒体は、コンピュータによってアクセスされることができる任意の利用可能な媒体であってもよい。例として、これらに制限される訳ではないが、このようなコンピュータ読取可能媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭ、および他の光学ディスク、磁気ディスクストレージまたは磁気ストレージ装置、あるいは、所望のプログラムコードを命令またはデータ構造の形態で搬送または記憶するのに使用されることができ、かつ、コンピュータによってアクセスされることができる、他の任意の媒体を含むことができる。ディスク（ｄｉｓｋとｄｉｓｃ）は、ここで使用するように、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光学ディスク、デジタル汎用ディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、ブルーレイ（登録商標）ディスクを含み、ここで、ディスク（ｄｉｓｋ）は、通常は、磁気的にデータを再生し、ディスク（ｄｉｓｃ）は、レーザーで光学的にデータを再生する。

ソフトウェアまたは命令がまた、送信媒体を通して送信されてもよい。例えば、ソフトウェアが、ウェブサイト、サーバ、または、他の遠隔源から、同軸ケーブル、光ファイバーケーブル、撚線対、デジタル加入者回線（ＤＳＬ）、または、赤外線、無線、マイクロウェーブのようなワイヤレス技術を使用して送られる場合、同軸ケーブル、光ファイバーケーブル、撚線対、ＤＳＬ、または、赤外線、無線、マイクロウェーブのようなワイヤレス技術は、媒体の定義に含まれるものとする。

ここで開示した方法は、記述した方法を達成するための１つ以上のステップまたはアクションを含む。方法のステップおよび／またはアクションは、特許請求の範囲から逸脱することなく、相互交換可能であってもよい。言い換えると、説明されている方法の適切な動作のためにステップまたはアクションの特定の順序が要求されない限り、特定のステップおよび／またはアクションの順序ならびに／あるいは使用は、特許請求の範囲から逸脱することなく、修正されてもよい。

さらに、ここで記述した方法と技術を実行するためのモジュール、および／または、他の適切な手段は、適応可能なように移動体デバイスおよび／または基地局によって、ダウンロードされることができ、および／または、そうでなければ取得されることができることを理解すべきである。例えば、このような装置が、サーバに結合されて、ここで記述した方法を実行するための手段の転送を助けてもよい。代わりに、ここで記述したさまざまな方法は、装置に対して記憶手段を結合、もしくは、提供する際に、移動体デバイスおよび／または基地局が、さまざまな方法を取得できるように、記憶手段（例えば、ＲＡＭ、ＲＯＭ、コンパクトディスク（ＣＤ）、または、フロッピーディスクのような物理的記憶媒体等）によって提供されることができる。さらに、ここで記述した方法と技術を提供するための、他の適切な技術が利用できる。

特許請求の範囲は、上に説明した特定の構成およびコンポーネントに制限されていないことを理解すべきである。特許請求の範囲を逸脱することなく、さまざまな修正、変更、および変形が、上に説明した配置、特徴の動作および詳細、観点、および構成において、行われてもよい。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。

［１］節電の方法において、
デコーディングシステムでビットストリームをデコードすることによって、オーディオサンプルを発生させることと、
節電ブロック中の１組のメモリバンク中の少なくとも１つのメモリバンクにオーディオサンプルを転送することと、
バッチデコーディングが完了した後に、前記オーディオサンプルの記憶に携わっていない、前記デコーディングシステムの部品に対する電源をスイッチオフすることと
を含む方法。

［２］前記ビットストリームは、１つのオーディオファイル長より少ないビットを含む、上記［１］の方法。

［３］前記１組のメモリバンク中の少なくとも１つのメモリバンクは、電力遮断可能なメモリバンクである、上記［１］の方法。

［４］少なくとも１つのページングチャネルと、ビットストリームフェッチングとの同期化をさらに含む、上記［１］の方法。

［５］少なくとも１つのページングチャネルと、ビットストリームデコーディングとの同期化をさらに含む、上記［１］の方法。

［６］少なくとも１つのページングチャネルはスロット化されている、上記［４］の方法。

［７］少なくとも１つのページングチャネルはスロット化されている、上記［５］の方法。

［８］オーディオデコーディングを、ビットストリームフェッチングに同期化させることをさらに含む、上記［１］の方法。

［９］前記同期化させることは、ビットストリームフェッチングの間の複数のオーディオデコーディングイベントを含む、上記［８］の方法。

［１０］少なくとも１つのページングチャネルを、オーディオデコーディングとビットストリームフェッチングとの両方に同期化させることをさらに含む、上記［８］の方法。

［１１］前記オーディオサンプルの転送は、ロスレス圧縮である、上記［１］の方法。

［１２］前記オーディオサンプルの転送は、再エンコーディングの後に発生する、上記［１１］の方法。

［１３］前記ビットストリームは、ロスのある圧縮を表す、上記［１］の方法。

［１４］前記ロスのある圧縮は、Ａ−ｌａｗおよびｍｕ−ｌａｗである、上記［１３］の方法。

［１５］メモリバンク中のすべてのＰＣＭサンプルがアクセスされた後に、前記メモリバンク中の電源をシャットオフすることをさらに含む、上記［１］の方法。

［１６］アクセスされたサンプルは少なくとも１つのスピーカーから再生される、上記［１５］の方法。

［１７］アクセスされたサンプルはファイル中に読み込まれる、上記［１５］の方法。

［１８］前記電源をスイッチオフすることは、移動体デバイスを、電力効率の高い遮断またはスリープモードにさせることを含む、上記［１］の方法。

［１９］前記部品に対してスイッチオフすることは、電源マネージャによって制御されるフットスイッチを使用することを含む、上記［１］の方法。

［２０］前記電源マネージャは、票決プロセスによって動作する、上記［１９］の方法。

［２１］前記電源マネージャは、ウォーターマークに基づいて、バッファ制御ロジックによって開始される、上記［１９］の方法。

［２２］少なくとも１つのビットストリームを記憶するメモリと、
前記メモリに結合されており、ＰＣＭサンプルを発生させる少なくとも１つのビットストリームをバッチデコードするプロセッサと、
前記プロセッサからの前記ＰＣＭサンプルの転送後に、前記ＰＣＭサンプルを記憶する節電ブロックと
を具備するデバイス。

［２３］前記節電ブロックは、デジタルアナログコンバータと、少なくとも１つのメモリバンクとを備える、上記［２２］のデバイス。

［２４］前記少なくとも１つのビットストリームをバッチデコーディングした後に、前記プロセッサに対する電源をターンオフすることをさらに含む、上記［２２］のデバイス。

［２５］前記ＰＣＭサンプルの転送は、ＰＣＭサンプルが発生されるのにしたがって行われる、上記［２２］のデバイス。

［２６］前記ＰＣＭサンプルの転送は、グループを前記プロセッサから前記節電ブロックに送る前に、ＰＣＭサンプルをグループ化することを含む、上記［２２］のデバイス。

［２７］前記デバイスは集積回路を具備する、上記［２２］のデバイス。

［２８］前記デバイスは移動体デバイスである、上記［２２］のデバイス。

［２９］前記電源をターンオフすることは、電源マネージャによって制御される、フットスイッチを使用することを含む、上記［２４］のデバイス。

［３０］前記電源マネージャは、票決プロセスによって動作する、上記［２９］のデバイス。

［３１］前記電源マネージャは、ウォーターマークに基づいて、バッファ制御ロジックによって開始される、上記［２９］のデバイス。

［３２］前記プロセッサからの前記ＰＣＭサンプルの転送は、再エンコーディングの後に発生する、上記［２２］のデバイス。

［３３］オーディオ再生可能な移動体デバイスにおいて、
デコーディングシステムでビットストリームをデコードすることによって、ＰＣＭサンプルを発生させる手段と、
節電ブロック中の少なくとも１つのメモリバンクに前記ＰＣＭサンプルを転送する手段と、
バッチデコーディングが完了した後に、前記ＰＣＭサンプルの記憶に携わっていない、前記デコーディングシステムの部品に対する電源をスイッチオフする手段と
を具備するデバイス。

［３４］前記メモリバンク中のすべてのＰＣＭサンプルがアクセスされた後に、メモリバンク中の電源をシャットオフする手段をさらに具備する、上記［３３］のデバイス。

［３５］アクセスされたサンプルは少なくとも１つのスピーカーから再生される、上記［３３］のデバイス。

［３６］アクセスされたサンプルはファイル中に読み込まれる、上記［３３］のデバイス。

［３７］前記電源をスイッチオフする手段は、電源マネージャによって制御されるフットスイッチを使用することを含む、上記［３３］のデバイス。

［３８］前記電源マネージャは、票決プロセスによって動作する、上記［３７］のデバイス。

［３９］前記電源マネージャは、ウォーターマークに基づいて、バッファ制御ロジックによって開始される、上記［３８］のデバイス。

［４０］節電ブロック中の少なくとも１つのメモリバンクに前記ＰＣＭサンプルを転送する手段は、再エンコーディングの後に発生する、上記［３３］のデバイス。

［４１］１組の命令を記憶するように構成されている、コンピュータ読取可能媒体において、
デコーディングシステムでビットストリームをデコードすることによって、ＰＣＭサンプルを発生させるコンピュータ読取可能プログラムコード手段と、
節電ブロック中の少なくとも１つのメモリバンクにＰＣＭサンプルを転送させるコンピュータ読取可能プログラムコード手段と、
バッチデコーディングが完了した後に、前記ＰＣＭサンプルの記憶に携わっていない、前記デコーディングシステムの部品に対する電源をスイッチオフさせるコンピュータ読取可能プログラムコード手段と
を具備する、コンピュータ読取可能媒体。

［４２］前記メモリバンク中のすべてのＰＣＭサンプルがアクセスされた後に、メモリバンク中の電源をシャットオフさせるコンピュータ読取可能プログラムコード手段をさらに具備する、上記［４１］のコンピュータ読取可能媒体。

［４３］アクセスされたサンプルは少なくとも１つのスピーカーから再生される、上記［４１］のコンピュータ読取可能媒体。

［４４］アクセスされたサンプルはファイル中に読み込まれる、上記［４１］のコンピュータ読取可能媒体。

［４５］前記電源をスイッチオフさせるコンピュータ読取可能プログラムコード手段は、電源マネージャによって制御されるフットスイッチを使用することを含む、上記［４１］のコンピュータ読取可能媒体。

［４６］前記電源マネージャは、票決プロセスによって動作する、上記［４５］のコンピュータ読取可能媒体。

［４７］前記電源マネージャは、ウォーターマークに基づいて、バッファ制御ロジックによって開始される、上記［４５］のコンピュータ読取可能媒体。

［４８］前記ＰＣＭサンプルを転送するコンピュータ読取可能プログラムコード手段は、再エンコーディングの後に発生する、上記［４３］のコンピュータ読取可能媒体。

Claims (42)

1. 節電の方法において、
   発生手段によって、デコーディングシステムでビットストリームをデコードすることによって、ＰＣＭオーディオサンプルを発生させることと、
   転送手段によって、節電ブロック中の１組のメモリバンク中に前記ＰＣＭオーディオサンプルを転送することと、
   出力手段によって、前記１組のメモリバンク中の第１のメモリバンクから前記ＰＣＭオーディオサンプルを出力させることと、
   スイッチオフ手段によって、前記ＰＣＭオーディオサンプルが出力された後に、前記節電ブロック中の前記第１のメモリバンクに対する電源をスイッチオフすることと
   を含み、
   前記転送されるＰＣＭオーディオサンプルは、ロスレス圧縮サンプルであり、前記オーディオサンプルの転送は、再エンコーディングの後に発生する、方法。
2. 前記ビットストリームは、１つのオーディオファイル長より少ないビットを含む、請求項１記載の方法。
3. 前記１組のメモリバンク中の第１のメモリバンクは、電力遮断可能なメモリバンクである、請求項１記載の方法。
4. 前記ＰＣＭオーディオサンプルを発生させることは、追加データをフェッチする通知を、ページングチャネルから受け取ることを含む、請求項１記載の方法。
5. 前記ＰＣＭオーディオサンプルを発生させることは、追加データのデコーディングを開始する通知を、ページングチャネル上で受け取ることを含む、請求項１記載の方法。
6. 少なくとも１つのページングチャネルはスロット化されている、請求項４記載の方法。
7. 少なくとも１つのページングチャネルはスロット化されている、請求項５記載の方法。
8. オーディオデコーディングを、ビットストリームフェッチングに同期化させることをさらに含む、請求項１記載の方法。
9. 前記同期化させることは、ビットストリームフェッチングの間の複数のオーディオデコーディングイベントを含む、請求項８記載の方法。
10. オーディオデコーディングを同期化させることは、ページングチャネル上で通知を受け取ることを含む、請求項８記載の方法。
11. 前記ビットストリームは、ロスのある圧縮を表す、請求項１記載の方法。
12. 前記ロスのある圧縮は、Ａ−ｌａｗおよびｍｕ−ｌａｗである、請求項１１記載の方法。
13. メモリバンク中のすべてのオーディオサンプルがアクセスされた後に、前記メモリバンク中の電源をシャットオフすることをさらに含む、請求項１記載の方法。
14. アクセスされたサンプルは少なくとも１つのスピーカーから再生される、請求項１３記載の方法。
15. アクセスされたサンプルはファイル中に読み込まれる、請求項１３記載の方法。
16. 前記電源をスイッチオフすることは、移動体デバイスを、電力効率の高い遮断またはスリープモードにさせることを含む、請求項１記載の方法。
17. 前記電源をスイッチオフすることは、電源マネージャによって制御される電子的スイッチを使用することを含む、請求項１記載の方法。
18. 前記電源マネージャは、ロジック制御回路を備える、請求項１７記載の方法。
19. 前記電源マネージャは、ウォーターマークに基づいて、バッファ制御ロジックによって開始される、請求項１７記載の方法。
20. 少なくとも１つのビットストリームを記憶するメモリと、
    前記メモリに結合されており、前記少なくとも１つのビットストリームをバッチデコードして、ＰＣＭオーディオサンプルを発生させるプロセッサと、
    前記プロセッサからの前記ＰＣＭオーディオサンプルの転送後に、前記ＰＣＭオーディオサンプルを記憶する１組のメモリバンクを備える節電ブロックと
    を具備し、
    前記デバイスは、前記節電ブロック中の前記メモリバンクのうちの１つ以上に対する電力を減らすように構成されており、
    前記プロセッサから転送されるＰＣＭオーディオサンプルは、ロスレス圧縮サンプルであり、前記プロセッサからの前記ＰＣＭオーディオサンプルの転送は、再エンコーディングの後に発生する、デバイス。
21. 前記節電ブロックは、デジタルアナログコンバータを備える、請求項２０記載のデバイス。
22. 前記プロセッサは、電力消費を減らすために、前記プロセッサに対する電源をターンオフするようにさらに構成されている、請求項２０記載のデバイス。
23. 前記ＰＣＭオーディオサンプルの転送は、グループを前記プロセッサから前記節電ブロックに送る前に、ＰＣＭオーディオサンプルをグループ化することを含む、請求項２０記載のデバイス。
24. 前記デバイスは集積回路を具備する、請求項２０記載のデバイス。
25. 前記デバイスは移動体デバイスである、請求項２０記載のデバイス。
26. 前記電源をターンオフすることは、電源マネージャによって制御される、電子的スイッチを使用することを含む、請求項２２記載のデバイス。
27. 前記電源マネージャは、ロジック制御回路を備える、請求項２６記載のデバイス。
28. 前記電源マネージャは、ウォーターマークに基づいて、バッファ制御ロジックによって開始される、請求項２６記載のデバイス。
29. オーディオ再生可能な移動体デバイスにおいて、
    デコーディングシステムでビットストリームをデコードすることによって、ＰＣＭサンプルを発生させる手段と、
    節電ブロック中の１組のメモリバンクに前記ＰＣＭサンプルを転送する手段と、
    前記１組のメモリバンク中の第１のメモリバンクから前記ＰＣＭサンプルを出力させる手段と、
    前記ＰＣＭオーディオサンプルが出力された後に、前記節電ブロック中の前記第１のメモリバンクに対する電源をスイッチオフする手段と
    を具備し、
    前記転送手段から転送されるＰＣＭオーディオサンプルは、ロスレス圧縮サンプルであり、前記転送手段からの前記ＰＣＭオーディオサンプルの転送は、再エンコーディングの後に発生する、デバイス。
30. 前記メモリバンク中のすべてのＰＣＭサンプルがアクセスされた後に、メモリバンク中の電源をシャットオフする手段をさらに具備する、請求項２９記載のデバイス。
31. アクセスされたサンプルは少なくとも１つのスピーカーから再生される、請求項２９記載のデバイス。
32. アクセスされたサンプルはファイル中に読み込まれる、請求項２９記載のデバイス。
33. 前記電源をスイッチオフする手段は、電源マネージャによって制御される電子的スイッチを使用することを含む、請求項２９記載のデバイス。
34. 前記電源マネージャは、ロジック制御回路を備える、請求項３３記載のデバイス。
35. 前記電源マネージャは、ウォーターマークに基づいて、バッファ制御ロジックによって開始される、請求項３４記載のデバイス。
36. １組の命令を記憶するように構成されている、コンピュータ読取可能記憶媒体において、
    前記１組の命令は、コンピュータによって実行されるときに、前記コンピュータに、方法を実行させ、
    前記方法は、
    デコーディングシステムでビットストリームをデコードすることによって、ＰＣＭオーディオサンプルを発生させることと、
    節電ブロック中の１組のメモリバンクに前記ＰＣＭオーディオサンプルを転送することと、
    前記１組のメモリバンク中のメモリバンクに対する電源をスイッチオフすることと
    を含み、
    前記転送されるＰＣＭオーディオサンプルは、ロスレス圧縮サンプルであり、前記ＰＣＭオーディオサンプルを転送することは、再エンコーディングの後に発生する、コンピュータ読取可能記憶媒体。
37. 前記方法は、
    前記メモリバンク中のすべてのＰＣＭオーディオサンプルがアクセスされた後に、メモリバンク中の電源をシャットオフさせることをさらに含む、請求項３６記載のコンピュータ読取可能記憶媒体。
38. アクセスされたサンプルは少なくとも１つのスピーカーから再生される、請求項３６記載のコンピュータ読取可能記憶媒体。
39. アクセスされたサンプルはファイル中に読み込まれる、請求項３６記載のコンピュータ読取可能記憶媒体。
40. 前記電源をスイッチオフさせることは、電源マネージャによって制御される電子的スイッチを使用することを含む、請求項３６記載のコンピュータ読取可能記憶媒体。
41. 前記電源マネージャは、ロジック制御回路を備える、請求項４０記載のコンピュータ読取可能記憶媒体。
42. 前記電源マネージャは、ウォーターマークに基づいて、バッファ制御ロジックによって開始される、請求項４０記載のコンピュータ読取可能記憶媒体。

Images