JP2013239548A - Sheet substrate, electronic component, electronic apparatus, electronic component testing method and electronic component manufacturing method - Google Patents
Sheet substrate, electronic component, electronic apparatus, electronic component testing method and electronic component manufacturing method Download PDFInfo
- Publication number
- JP2013239548A JP2013239548A JP2012111168A JP2012111168A JP2013239548A JP 2013239548 A JP2013239548 A JP 2013239548A JP 2012111168 A JP2012111168 A JP 2012111168A JP 2012111168 A JP2012111168 A JP 2012111168A JP 2013239548 A JP2013239548 A JP 2013239548A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- terminal
- electrode
- mounting
- electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/02—Details
- H03H9/05—Holders; Supports
- H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
- H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10083—Electromechanical or electro-acoustic component, e.g. microphone
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10371—Shields or metal cases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Acoustics & Sound (AREA)
- Semiconductor Integrated Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
Description
本発明は、シート基板、電子部品、電子機器、電子部品の検査方法、及び電子部品の製造方法に関し、特に電子部品に搭載される電子素子の実装後の検査を容易に行うことが可能な技術に関するものである。 The present invention relates to a sheet substrate, an electronic component, an electronic device, an electronic component inspection method, and an electronic component manufacturing method, and in particular, a technique capable of easily performing an inspection after mounting an electronic element mounted on the electronic component. It is about.
従来より、電子部品の効率的な製造方法として、いわゆる多数個取りの手法が用いられている。具体的には、複数の基板領域を有するシート基板を用意し、各基板領域に圧電振動片やICなどの電子素子を配置した上、基板領域の境界に沿ってシート基板を個片に分割することにより、個々の電子部品を得るものである。 Conventionally, a so-called multi-cavity technique has been used as an efficient method for manufacturing electronic components. Specifically, a sheet substrate having a plurality of substrate regions is prepared, and an electronic element such as a piezoelectric vibrating piece or IC is arranged in each substrate region, and the sheet substrate is divided into individual pieces along the boundary of the substrate region. Thus, individual electronic components are obtained.
上記電子部品において、電子部品に搭載された電子素子に対して動作確認等の作業を行う場合がある。例えば電子素子が圧電振動片と圧電振動片に接続した集積回路である場合には、集積回路に電気的に接続する接続電極に検査用プローブを接触させ、圧電振動片が発振するか否か、または共振周波数やCI値等が適正な範囲内にあるか否か等を検査する場合がある。この作業により、検査に合格した電子部品のみをつぎの工程に進めることができる。 In the above electronic component, there are cases where operations such as operation confirmation are performed on an electronic element mounted on the electronic component. For example, when the electronic element is a piezoelectric vibrating piece and an integrated circuit connected to the piezoelectric vibrating piece, an inspection probe is brought into contact with a connection electrode electrically connected to the integrated circuit, and whether or not the piezoelectric vibrating piece oscillates, Alternatively, it may be inspected whether the resonance frequency, CI value, etc. are within an appropriate range. By this operation, only the electronic components that have passed the inspection can be advanced to the next step.
ところで、電子部品を低コスト化するためには、シート基板一枚あたりの電子部品の製造個数を増やす必要があるが、電子部品の個数を増やすほど個々の電子部品の検査が煩雑となる。
特許文献1においては、各基板領域の接続電極から配線が引き出され、基板領域の外部で配線を並列に接続するとともに、電子部品を並列に接続した配線から電力を投入して電子部品を複数同時に起動して電子部品を検査する構成が開示されている。
By the way, in order to reduce the cost of electronic components, it is necessary to increase the number of manufactured electronic components per sheet substrate, but the inspection of individual electronic components becomes more complicated as the number of electronic components is increased.
In
しかし、特許文献1の構成の場合、各基板領域に配置した電子素子を同時に起動させることになるので、電子素子同士が互いに干渉するおそれがある。例えば、電子素子が圧電振動片に接続した集積回路である場合、圧電振動片同士が干渉して、圧電振動片の共振周波数が変化し、適正な検査が困難になる場合がある。
However, in the case of the configuration of
そこで、本発明は、上記問題点に着目し、シート基板の基板領域に電子素子配置することにより基板領域ごとに構築される電子部品について、電子素子同士の干渉を回避するとともに、検査を容易にするシート基板、電子部品、電子機器、電子部品の検査方法、及び電子部品の製造方法を提供することを目的とする。 Therefore, the present invention pays attention to the above-mentioned problems, and avoids interference between electronic elements and facilitates inspection of electronic components constructed for each board area by arranging electronic elements in the board area of the sheet substrate. An object of the present invention is to provide a sheet substrate, an electronic component, an electronic device, an electronic component inspection method, and an electronic component manufacturing method.
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の適用例として実現することが可能である。
[適用例1]マトリックス状に複数配列された基板領域を有するとともに、各基板領域に電子素子が配置され、前記電子素子と電気的に接続する第1の実装電極及び第2の実装電極が各基板領域に配置されるシート基板であって、前記第1の実装電極を、前記基板領域の行ごとに並列に接続する第1の端子と、前記第2の実装電極を、前記基板領域の列ごとに並列に接続する第2の端子と、を有し、前記電子素子のうち、選択された前記第1の端子及び前記第2の端子により特定される任意の前記電子素子を起動可能としたことを特徴とするシート基板。
上記構成により、任意の電子素子を選択的に起動できるので、互いに隣接する電子素子同士の干渉を回避することができる。また、検査用プローブ等を、検査対象となる基板領域に配置された電極に接触させる必要もなくなるため、電子素子の検査を容易に行うことが可能なシート基板となる。
SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following application examples.
Application Example 1 A plurality of substrate regions arranged in a matrix, electronic elements are arranged in each substrate region, and a first mounting electrode and a second mounting electrode that are electrically connected to the electronic elements are A sheet substrate disposed in a substrate region, wherein the first mounting electrode is connected in parallel for each row of the substrate region, and the second mounting electrode is connected to a column of the substrate region. A second terminal connected in parallel to each other, and among the electronic elements, the electronic terminal specified by the selected first terminal and the second terminal can be activated. A sheet substrate characterized by that.
With the above configuration, an arbitrary electronic element can be selectively activated, so that interference between adjacent electronic elements can be avoided. In addition, since it is not necessary to bring an inspection probe or the like into contact with an electrode arranged in a substrate region to be inspected, a sheet substrate capable of easily inspecting an electronic element is obtained.
[適用例2]各基板領域に配置され、前記電子素子と電気的に接続する第3の実装電極及び第4の実装電極と、前記基板領域のうち、互いに隣接する行同士または列同士として一方向にそれぞれ配列された前記基板領域同士であって、一方の配列に含まれる前記基板領域に配置された前記第3の実装電極と、他方の配列に含まれる前記基板領域に配置された前記第4の実装電極と、をそれぞれ並列に接続する第3の端子と、を有することを特徴とする適用例1に記載のシート基板。
上記構成により、起動した電子素子の第3の実装電極に接続した第3の端子と、起動した電子素子の第4の実装電極に接続した第3の端子と、が互いに異なることになる。よって、第3の端子のみで、起動した電子素子に接続した第3の実装電極及び第4の実装電極に対する電気的接続を行なうことができる。
Application Example 2 A third mounting electrode and a fourth mounting electrode that are arranged in each substrate region and are electrically connected to the electronic element, and one of the substrate regions as adjacent rows or columns. The substrate regions arranged in the direction, the third mounting electrodes arranged in the substrate region included in one array, and the first region disposed in the substrate region included in the
With the above configuration, the third terminal connected to the third mounting electrode of the activated electronic element is different from the third terminal connected to the fourth mounting electrode of the activated electronic element. Therefore, electrical connection to the third mounting electrode and the fourth mounting electrode connected to the activated electronic element can be performed with only the third terminal.
[適用例3]各基板領域には、前記電子素子に接合する第5の実装電極が配置され、前記第2の端子は、前記基板領域のうち、互いに隣接する列同士として一方向にそれぞれ配列された前記基板領域同士であって、一方の配列に含まれる前記基板領域に配置された前記第2の実装電極と、他方の配列に含まれる前記基板領域に配置された前記第5の実装電極と、をそれぞれ並列に接続していることを特徴とする適用例1または2に記載のシート基板。
上記構成により、起動した電子素子の第2の実装電極の接続先となる第2の端子と、起動した電子素子の第5の実装電極の接続先となる第2の端子と、が互いに異なることになる。よって、第2の端子のみで、起動した電子素子に接続した第2の実装電極及び第5の実装電極に電気的に接続することができる。
Application Example 3 In each substrate region, a fifth mounting electrode that is bonded to the electronic element is disposed, and the second terminals are arranged in one direction as adjacent rows in the substrate region. The second mounting electrodes disposed in the substrate region included in one array, and the fifth mounting electrode disposed in the substrate region included in the other array. And the sheet substrate according to Application Example 1 or 2, wherein the two are connected in parallel.
With the above configuration, the second terminal that is the connection destination of the second mounting electrode of the activated electronic element is different from the second terminal that is the connection destination of the fifth mounting electrode of the activated electronic element. become. Therefore, the second mounting electrode and the fifth mounting electrode connected to the activated electronic element can be electrically connected only by the second terminal.
[適用例4]適用例1乃至3のいずれか1例に記載のシート基板の各基板領域に前記電子素子を配置し、前記シート基板を前記基板領域の境界に沿って分割して個片化されたことを特徴とする電子部品。
適用例1と同様の理由により、電子素子同士の干渉を回避し、容易に電子素子の検査が可能な電子部品となる。
Application Example 4 The electronic element is arranged in each substrate region of the sheet substrate according to any one of Application Examples 1 to 3, and the sheet substrate is divided along the boundary of the substrate region to be separated into pieces. Electronic parts characterized by being made.
For the same reason as in Application Example 1, the electronic component can be easily inspected by avoiding interference between the electronic devices.
[適用例5]適用例4に記載の電子部品を搭載したことを特徴とする電子機器。
適用例1と同様の理由により、電子素子同士の干渉を回避し、容易に電子素子の検査が可能な電子機器となる。
Application Example 5 An electronic apparatus comprising the electronic component according to Application Example 4 mounted thereon.
For the same reason as in Application Example 1, the electronic device can avoid the interference between the electronic elements and can easily inspect the electronic elements.
[適用例6]マトリックス状に複数配列された基板領域を有するシート基板に対し、各基板領域に電子素子を配置し、前記電子素子と電気的に接続する第1の実装電極及び第2の実装電極を各基板領域に配置することにより、前記シート基板において基板領域ごとに構成された電子部品の検査方法であって、前記第1の実装電極を、前記基板領域の行ごとに第1の端子に接続し、前記第2の実装電極を、前記基板領域の列ごとに第2の端子に接続し、前記電子素子のうち、選択された前記第1の端子及び前記第2の端子により特定される任意の前記電子素子を起動することを特徴とする電子部品の検査方法。
適用例1と同様の理由により、電子素子同士の干渉を回避し、容易に電子素子の検査が可能な電子部品の検査方法となる。
Application Example 6 For a sheet substrate having a plurality of substrate regions arranged in a matrix, an electronic element is arranged in each substrate region, and a first mounting electrode and a second mounting are electrically connected to the electronic device. An electronic component inspection method configured for each substrate region in the sheet substrate by disposing an electrode in each substrate region, wherein the first mounting electrode is connected to a first terminal for each row of the substrate region. The second mounting electrode is connected to a second terminal for each column of the substrate region, and is specified by the selected first terminal and the second terminal among the electronic elements. A method for inspecting an electronic component, comprising: activating any of the electronic elements.
For the same reason as in Application Example 1, an electronic component inspection method is provided in which interference between electronic elements is avoided and the electronic elements can be easily inspected.
[適用例7]マトリックス状に複数配列された基板領域を有するシート基板に対し、各基板領域に電子素子を配置し、前記電子素子と電気的に接続する第1の実装電極及び第2の実装電極を各基板領域に配置することにより、前記シート基板において基板領域ごとに構成された電子部品の製造方法であって、前記第1の実装電極を、前記基板領域の行ごとに並列に接続する第1の端子と、前記第2の実装電極を、前記基板領域の列ごとに並列に接続する第2の端子と、を配置する第1工程と、前記電子素子のうち、選択された前記第1の端子及び前記第2の端子により特定される任意の前記電子素子を起動する第2工程と、前記シート基板を前記基板領域の境界に沿って分割する第3工程と、を有することを特徴とする電子部品の製造方法。
適用例1と同様の理由により、電子素子同士の干渉を回避し、容易に電子素子の検査が可能な電子部品の製造方法となる。
Application Example 7 With respect to a sheet substrate having a plurality of substrate regions arranged in a matrix, an electronic element is arranged in each substrate region, and a first mounting electrode and a second mounting are electrically connected to the electronic device. An electronic component manufacturing method configured for each substrate region on the sheet substrate by disposing electrodes in each substrate region, wherein the first mounting electrode is connected in parallel for each row of the substrate region A first step of arranging a first terminal and a second terminal for connecting the second mounting electrode in parallel for each column of the substrate region; and the first selected among the electronic elements. A second step of activating any of the electronic elements specified by one terminal and the second terminal, and a third step of dividing the sheet substrate along a boundary of the substrate region. A method for manufacturing electronic components.
For the same reason as in Application Example 1, an electronic component manufacturing method is provided in which interference between electronic elements is avoided and the electronic elements can be easily inspected.
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。 Hereinafter, the present invention will be described in detail with reference to embodiments shown in the drawings. However, the components, types, combinations, shapes, relative arrangements, and the like described in this embodiment are merely illustrative examples and not intended to limit the scope of the present invention only unless otherwise specified. .
図1に、第1実施形態のシート基板の回路図を示す。第1実施形態のシート基板54は、電子部品10(基板領域56)をマトリックス状に複数(本実施形態では3×3=9個)集合したものであって、配線を縦横に配置して、各電子部品10に配置された実装電極18A〜18Eを種類別に接続したものである。なお、図において、電子部品10には番号(1番〜9番)を付している。また、図において、縦方向を行方向とし、横方向を列方向とする。
FIG. 1 is a circuit diagram of a sheet substrate according to the first embodiment. The
電子部品10には、後述のように集積回路50が配置され、この集積回路50に電気的に接続する実装電極18A〜18Eが電子部品10の実装面16に配置されている。実装電極18A(第1の実装電極)は電源端子(Vdd)、実装電極18B(第2の実装電極)はグランド端子(GND)、実装電極18C(第3の実装電極)は出力端子(OUT)、実装電極18D(第4の実装電極)は後述の調整端子(Vc)、実装電極18E(第5の実装電極)は後述の温度情報出力端子(T)となっている。
As will be described later, an integrated
第1の配線60A,60B,60Cは、同一行内の電子部品10の実装電極18Aを並列に接続するものである。第1の配線60Aは、1番、2番、3番の実装電極18Aを並列に接続し、第1の配線60Bは、4番、5番、6番の実装電極18Aを並列に接続し、第1の配線60Cは、7番、8番、9番の実装電極18Aを並列に接続している。第1の配線60A,60B,60Cは、それぞれ第1の端子62A,62B,62Cに接続されている。第1の端子62A,62B,62Cは、外部の切替制御等により、そのいずれか一つがオン状態となって電源電圧が印加され、残りがオフ状態となって電源電圧の印加が停止される。
The
第2の配線64A,64B,64Cは、同一列内の電子部品10の実装電極18B、及び同一列内の電子部品10の実装電極18Eを並列に接続するものである。ここで、第2の配線64A,64Bは、電子部品10のうち、互いに隣接する列同士として一方向にそれぞれ配列された電子部品10同士であって、一方の配列に含まれる電子部品10に配置された実装電極18Bと、他方の配列に含まれる電子部品10に配置された実装電極18Eと、をそれぞれ並列に接続している。
The
よって、第2の配線64Aは、1番、4番、7番の電子部品10の実装電極18Bと、2番、5番、8番の電子部品10の実装電極18Eと、それぞれ並列に接続している。第2の配線64Bは、2番、5番、8番の電子部品10の実装電極18Bと、3番、6番、9番の電子部品10の実装電極18Eと、をそれぞれ並列に接続している。第2の配線64Cは、3番、6番、9番の電子部品10の実装電極18Bを並列に接続している。
Therefore, the
第2の配線64A,64B,64Cは、それぞれ第2の端子66A,66B,66Cに接続されている。第2の端子66A,66B,66Cは、外部の切替制御等により、そのいずれか一つがオン状態となって接地され、残りがオフ状態となって接地が解除される。また第2の端子66A,66Bには、実装電極18Eから出力される温度情報を取得するための外部端子(不図示)を接続することができる。
The
第3の配線68A,68Bは、同一列内の電子部品10の実装電極18C、及び同一列内の電子部品10の実装電極18Dを並列に接続するものである。ここで、第3の配線68A,68Bは、電子部品10のうち、互いに隣接する列同士として一方向にそれぞれ配列された電子部品10同士であって、一方の配列に含まれる電子部品10に配置された実装電極18Cと、他方の配列に含まれる電子部品10に配置された実装電極18Dと、をそれぞれ並列に接続している。
The
よって、第3の配線68Aは、1番、4番、7番の電子部品10の実装電極18Cと、2番、5番、8番の電子部品10の実装電極18Dと、をそれぞれ並列に接続している。第3の配線68Bは、2番、5番、8番の電子部品10の実装電極18Cと、3番、6番、9番の電子部品10の実装電極18Dと、をそれぞれ並列に接続している。
Therefore, the
第3の配線68A,68Bは、それぞれ第3の端子70A,70Bに接続されている。第3の端子70A,70Bには、実装電極18Cからの出力を取り出すための外部端子(不図示)、または実装電極18Dに調整電圧を印加するための外部端子(不図示)を接続することができる。
The
補助配線72Aは、1番、4番、7番の電子部品10の実装電極18Eを並列に接続するものであり、補助配線72Bは、1番、4番、7番の電子部品10の実装電極18Dを並列に接続するものである。また、補助配線72Cは、3番、6番、9番の電子部品10の実装電極18Bを並列に接続するものである。
The
補助配線72A,72B,72Cは、それぞれ補助端子74A,74B,74Cに接続されている。補助端子74Aには、実装電極18Eから出力される温度情報を取得するための外部端子(不図示)が、補助端子74Bには、実装電極18Dに調整電圧を印加するための外部端子(不図示)が、補助端子74Cには、実装電極18Cからの出力を取り出すための外部端子(不図示)が、それぞれ接続される。
The
電子部品10は、実装電極18Aに電源電圧が印加され、実装電極18Bが接地されることにより起動する。例えば、図1に示すように5番の電子部品10を起動する場合は、第1の端子62B(図中、矢印付)と第2の端子66B(図中、矢印付)をオン状態にする。このとき、4番と、6番の電子部品10にも第1の端子62Bから電源電圧が印加されるが、このとき、これらの電子部品10は接地されておらず起動することはない。
The
また、5番の電子部品10には、第2の端子66A、第3の端子70A、及び第3の端子70Bが接続している。よって、第2の端子66A(図中、矢印付)から5番の電子部品10の温度情報を取り出すことができ、第3の端子70A(図中、矢印付)から5番の電子部品10に対して調整電圧を印加することができ、第3の端子70B(図中、矢印付)から5番の電子部品10の出力を取り出すことができる。
The fifth
上記構成において、第1の端子62Bをオフ状態とし、第1の端子62A(60C)をオン状態に切り替えると、5番の電子部品10の作動を停止させるとともに、2番(8番)の電子部品10を起動させることができる。そして、上述の同一の配置で、温度情報の取り出し、調整電圧の印加、電子部品の出力の検知を行うことができる。
In the above configuration, when the
また第1の端子62Bをオン状態とし、第2の端子66Bをオフ状態として第2の端子66A(C)をオン状態に切り替えると、5番の電子部品10の作動を停止させるとともに、4番(6番)の電子部品10を起動することができる。このとき、温度情報を取り出すための外部端子(不図示)、調整電圧を印加するための外部端子(不図示)、電子部品10の出力を取り出すための外部端子(不図示)の接続先を、それぞれ左隣(右隣)の端子に切り替えることにより、温度情報の取り出し、調整電圧の印加、電子部品10の出力の取り出しを行うことができる。よって、本実施形態のシート基板54では、オン状態にする第1の端子62A〜62C及び第2の端子66A〜66Cを任意に選択することにより全ての電子部品10を個別に起動して、各種検査を行なうことができる。
When the
このように、本実施形態では、任意の電子部品10(集積回路50)を選択的に起動するので、互いに隣接する電子部品10同士の干渉を回避することができる。また、検査用プローブ等を、検査対象となる電子部品10(基板領域56)に配置された実装電極18A〜18Eに接触させる必要もなくなるため、電子部品10(集積回路50)の検査を容易に行うことが可能なシート基板54となる。
Thus, in this embodiment, since the arbitrary electronic component 10 (integrated circuit 50) is selectively activated, interference between the
第2の端子66A,66Bは、接地用と温度情報取得用とで同時に使用されることはない。すなわち、起動した電子部品10(集積回路50)の実装電極18Bの接続先となる第2の端子と、起動した電子部品10の実装電極18Eの接続先となる第2の端子と、が互いに異なることになる。よって、第2の端子のみで、起動した電子部品10に接続した実装電極18B及び実装電極18Eに電気的に接続することができる。
The
同様に、第3の端子70A,70Bは、出力取り出し用と調整電圧印加用とで同時に使用されることはない。すなわち、起動した電子部品10(集積回路50)の実装電極18Cに接続した第3の端子と、起動した電子部品10の実装電極18Dに接続した第3の端子と、が互いに異なることになる。よって、第3の端子のみで、起動した電子部品10(集積回路50)に接続した実装電極18C及び実装電極18Dに対する電気的接続を行なうことができる。
Similarly, the
次に、図1に示す配線図に基づいて構築されるシート基板54と、シート基板54で複数構築される電子部品10の構造について説明する。図2に、第1実施形態のシート基板の平面図を示し、図3に、図2のA−A線断面図を示し、図4に、第1実施形態のシート基板の裏面図を示す。また、図5に、図1の一点鎖線で囲まれた部分の拡大図を示し、図6に、本実施形態の電子部品の模式図を示す。なお、図2においては、キャップ32を省略するとともに、一部の基板領域56において、圧電振動片38及び集積回路50を省略している。
Next, the structure of the
図2に示すように、本実施形態のシート基板54は、セラミック等の絶縁体により形成されており、マトリックス状に配置された複数(3×3=9個)の基板領域56と、その周囲の配置された端子領域58と、を有する。基板領域56同士は、互いに接することはなく所定の間隔を有して互いに離間しており、その間に第1の配線60A〜60C、第2の配線64A〜64C、第3の配線68A〜68Cが配置されている。
As shown in FIG. 2, the
シート基板54の上面(搭載面14)の各基板領域56には、圧電振動片38や集積回路50が配置され、裏面(実装面16)の各基板領域56には実装電極18A〜18Eが配置されている。このように、本実施形態のシート基板54では、基板領域56ごとに本実施形態の電子部品10が構築されており、シート基板54を基板領域56の境界に沿って分割することにより、ベース基板12を土台とした電子部品10が個片化される。
The piezoelectric vibrating
図6等に示すように、電子部品10は、ベース基板12上に圧電振動片38と集積回路50が横並びに配置され、キャップ32(図3)が圧電振動片38及び集積回路50を収容する形でベース基板12に接合された形態を有している。そして、電子部品10は、外部から給電を受けることにより自ら発振する圧電デバイスとなっている。
As shown in FIG. 6 and the like, in the
圧電振動片38は、水晶等の圧電材料により形成されている。本実施形態では、例えば水晶のATカット基板を用いた厚みすべり振動片としている。圧電振動片38は、厚みすべり振動をする振動部40(図3拡大図参照)と、ベース基板12に接合されるマウント部42と、を有する。振動部40の上面には励振電極44A(X1)が配置され、下面には励振電極44B(X2)が配置されている。励振電極44Aからは引出電極46Aが引き出され、励振電極44Bからは引出電極46Bが引き出されている。引出電極46Bは、マウント部42の下面にまで引き出されている。引出電極46Aは、マウント部42の上面及び側面を経由してマウント部42の下面に引き出されている。なお、圧電振動片38としては、これ以外に音叉型振動片、双音叉型振動片、SAW共振片、ジャイロ振動片等を適用できる。
The piezoelectric vibrating
集積回路50は、圧電振動片38を発振源として駆動する発振回路や発振回路の発振信号の温度補償を行なう温度補償回路等が一体で形成された電子素子である。集積回路50の能動面(下面)には、パッド電極52が配置されている。パッド電極52としては、圧電振動片38に電気的に接続する接続端子(X1、X2)、外部からの給電を受ける電源端子(Vdd)、グランド端子(GND)、出力信号の出力端子(OUT)が配置される。またパッド電極52としては、集積回路50に内蔵された発振回路の出力信号の発振周波数を調整するための調整電圧を入力するための調整電圧入力端子(Vc)が配置される。また集積回路50にはサーミスタが内蔵され、このサーミスタに基づいて温度情報が生成される。これを出力するため、集積回路50には、パッド電極52の一つとして温度情報出力端子(T)が配置される。
The
ベース基板12は、圧電振動片38や集積回路50が搭載される搭載面14と、その裏面となる実装面16を有している。
図5に示すように、ベース基板12の搭載面14の引出電極46A、46Bに対向する位置にはマウント電極24A,24Bが配置されている。また搭載面14のパッド電極52に対向する位置には接続電極20(X1,X2,Vdd,GND,OUT,Vc,T)が配置されている。一方、図4、図5に示すように、ベース基板12の実装面16の下面の周縁には実装電極18A(Vdd),18B(GND),18C(OUT),18D(Vc),18E(T)が配置されている。
The
As shown in FIG. 5, mount electrodes 24 </ b> A and 24 </ b> B are arranged at positions facing the extraction electrodes 46 </ b> A and 46 </ b> B on the mounting surface 14 of the
図5に示すように、マウント電極24A(X1)と、接続電極20(X1)とが、引き回し電極22Aにより電気的に互いに接続され、マウント電極24B(X2)と接続電極20(X2)も、引き回し電極22Bにより電気的に互いに接続されている。
As shown in FIG. 5, the
接続電極20(Vdd)からは、引き回し電極22Cが延出している。引き回し電極22Cは、実装電極18Aの真上となる位置に延出しており、ベース基板12を貫通する貫通電極26を介して実装電極18Aと電気的に接続される。これにより接続電極20(Vdd)は、実装電極18Aに電気的に接続される。
A lead electrode 22C extends from the connection electrode 20 (Vdd). The
接続電極20(GND)は、実装電極18Bの真上となる位置に配置され、貫通電極26を介して実装電極18Bと電気的に接続されている。
接続電極20(OUT)は、実装電極18Cの真上となる位置に配置され、貫通電極26を介して実装電極18Cと電気的に接続されている。
The connection electrode 20 (GND) is disposed at a position directly above the mounting
The connection electrode 20 (OUT) is disposed at a position directly above the mounting
接続電極20(Vc)からは、引き回し電極22Dが延出している。引き回し電極22Dは、実装電極18Dの真上となる位置に延出しており、貫通電極26を介して実装電極18Dと電気的に接続される。これにより接続電極20(Vc)は、実装電極18Dに電気的に接続される。
A
接続電極20(T)は、実装電極18Eの真上となる位置に配置され、貫通電極26を介して実装電極18Eと電気的に接続されている。
ベース基板12の搭載面14の圧電振動片38及び集積回路50を囲む位置には枠形状のメタライズ28が配置されている。メタライズ28は接続電極20(GND)と接続されている。よって、メタライズ28は、実装電極18Bと電気的に接続される。このメタライズ28を接合面として金属製のキャップ32(図3)がベース基板12に接合される。よって、キャップ32は、圧電振動片38及び集積回路50を気密封止するとともに、キャップ32内の収容空間を外部から静電遮蔽し、圧電振動片38及び集積回路50に対する電気的な外乱を低減することができる。
The connection electrode 20 (T) is disposed at a position directly above the mounting
A frame-shaped
図3、図5に示すように、引出電極46Aとマウント電極24Aとを導電性接着剤48Aにより接合し、且つ引出電極46Bとマウント電極24Bとを導電性接着剤48Bにより接合する態様で圧電振動片38をベース基板12上に接合する。これにより、圧電振動片38は、マウント部42(図6)を固定端として片持ち支持状態でベース基板12に支持されるとともにマウント電極24A,24Bに電気的に接続する。
As shown in FIGS. 3 and 5, piezoelectric vibration is performed in such a manner that the
また、集積回路50のパッド電極52(X1,X2,Vdd,GND,OUT,Vc,T)を接続電極20(X1,X2,Vdd,GND,OUT、Vc,T)に接合することにより、集積回路50は、接続電極20、マウント電極24A,24B、実装電極18A〜18Eに電気的に接続する。よって、集積回路50は、実装電極18B(GND)が接地され、実装電極18A(Vdd)から給電を受けることにより駆動する。そして、集積回路50が、パッド電極52(X1,X2)を介して圧電振動片38に交流電圧を印加することにより、圧電振動片38が所定に共振周波数により振動し、その発振信号を実装電極18C(OUT)から出力することができる。また集積回路50への調整電圧の印加は実装電極18C(Vc)を介して行ない、サーミスタに基づいた温度情報は実装電極18Eから出力することができる。
Further, the pad electrode 52 (X1, X2, Vdd, GND, OUT, Vc, T) of the
図2、図4に示すように、第1の配線60A,60B,60Cは、シート基板54の実装面16において基板領域56の配列の列方向に伸びて配置され、同一行内の実装電極18Aを並列に接続するものである。
As shown in FIGS. 2 and 4, the
第1の配線60Aは、1番、2番、3番の基板領域56の配列に沿って配置され、引き回し電極76を介して、1番、2番、3番の基板領域56の実装電極18Aに接続されている。
The first wiring 60 </ b> A is arranged along the arrangement of the first, second, and
第1の配線60Bは、1番、2番、3番の基板領域56の配列と、4番、5番、6番の基板領域56の配列と、の間に配置され、引き回し電極76を介して、4番、5番、6番の基板領域56の実装電極18Aに接続されている。
The
第1の配線60Cは、4番、5番、6番の基板領域56の配列と、7番、8番、9番の基板領域56の配列と、の間に配置され、引き回し電極76を介して、7番、8番、9番の基板領域56の実装電極18Aに接続されている。
The first wiring 60 </ b> C is disposed between the array of the fourth, fifth, and
また第1の端子62A,62B,62Cは、シート基板54の上面の端子領域58に配置され、貫通電極26を介して第1の配線60A,60B,60Cと電気的に接続されている。
The
図2、図4に示すように、第2の配線64A,64B,64Cは、シート基板54の搭載面14において、同一列内のメタライズ28を直列に接続するように配置されている(図5参照)。これにより、第2の配線64Aは、1番、4番、7番の基板領域56の実装電極18Bを並列に接続し、第2の配線64Bは、2番、5番、8番の基板領域56の実装電極18Bを並列に接続し、第2の配線64Cは、3番、6番、9番の基板領域56の実装電極18Bを並列に接続する。
As shown in FIGS. 2 and 4, the
図4、図5に示すように、実装電極18Eは、引き回し電極78を介して左隣の基板領域56の実装電極18Bに電気的に接続されている。よって、第2の配線64Aは、2番、5番、8番の基板領域56の実装電極18Eを電気的に並列に接続し、第2の配線64Bは、3番、6番、9番の基板領域56の実装電極18Eを電気的に並列に接続する。また第2の配線64A,64B,64Cは端子領域58に延出し、それぞれ第2の端子66A,66B,66Cに接続されている。
As shown in FIGS. 4 and 5, the mounting electrode 18 </ b> E is electrically connected to the mounting electrode 18 </ b> B in the
図2に示すように、第3の配線68Aは、シート基板54の搭載面14において、1番、4番、7番の基板領域56の配列と2番、5番、8番の基板領域56の配列の間で行方向に伸びるように配置されている。
As shown in FIG. 2, the third wiring 68 </ b> A has an array of the first, fourth, and
図4に示すように、第3の配線68Aは、1番、4番、7番の基板領域56の実装電極18Cと、及び2番、5番、8番の基板領域56の実装電極18Dと、を引き回し電極80及び貫通電極26を介して電気的に並列に接続している。
As shown in FIG. 4, the third wiring 68 </ b> A includes the mounting electrode 18 </ b> C in the first, fourth, and
図2に示すように、第3の配線68Bは、シート基板54の搭載面14において、2番、5番、8番の基板領域56の配列と3番、6番、9番の基板領域56の配列の間で行方向に伸びるように配置されている。
As shown in FIG. 2, the third wiring 68 </ b> B is arranged on the mounting surface 14 of the
図4に示すように、第3の配線68Bは、2番、5番、8番の基板領域56の実装電極18Cと、3番、6番、9番の基板領域56の実装電極18Dと、を引き回し配線80及び貫通電極26を介して電気的に並列に接続している。
第3の配線68A,68Bは端子領域58まで延出し、それぞれ第3の端子70A,70Bに接続されている。
As shown in FIG. 4, the
The
図2に示すように、補助配線72Aは、シート基板54の搭載面14において、1番、4番、7番の基板領域56の配列に沿って行方向に伸びるように配置されている。
図4に示すように、補助配線72Aは、1番、4番、7番の基板領域56の実装電極18Eを、引き回し電極82及び貫通電極26を介して電気的に並列に接続している。
As shown in FIG. 2, the auxiliary wiring 72 </ b> A is arranged on the mounting surface 14 of the
As shown in FIG. 4, the auxiliary wiring 72 </ b> A electrically connects the mounting electrodes 18 </ b> E of the first, fourth, and
図2に示すように、補助配線72Bは、補助配線72Aと、1番、4番、7番の基板領域56の配列と、の間で行方向に伸びるように配置されている。
図4に示すように、補助配線72Bは、1番、4番、7番の基板領域56の実装電極18Dを、引き回し電極82及び貫通電極26を介して電気的に並列に接続している。
As shown in FIG. 2, the auxiliary wiring 72 </ b> B is arranged to extend in the row direction between the auxiliary wiring 72 </ b> A and the array of the first, fourth, and
As shown in FIG. 4, the auxiliary wiring 72 </ b> B electrically connects the mounting electrodes 18 </ b> D of the first, fourth, and
図2に示すように、補助配線72Cは、シート基板54の搭載面14において、3番、6番、9番の基板領域56の配列に沿って行方向に伸びるように配置されている。
図4に示すように、補助配線72Cは、3番、6番、9番の基板領域56の実装電極18Cを、引き回し電極82及び貫通電極26を介して電気的に並列に接続している。補助配線72A,72B,72Cは端子領域58に延出して、それぞれ補助端子74A,74B,74Cに接続されている。
As shown in FIG. 2, the auxiliary wiring 72 </ b> C is arranged on the mounting surface 14 of the
As shown in FIG. 4, the auxiliary wiring 72 </ b> C electrically connects the mounting electrodes 18 </ b> C of the third, sixth, and
図3において、左側(4番)の基板領域56(電子部品10)は、集積回路50のパッド電極52(Vc)が、接続電極20(Vc)、引き回し電極22D、貫通電極26、実装電極18D、引き回し電極82、貫通電極26を介して補助配線72B(補助端子74B)に電気的に接続された状態を表している。また、左側(4番)の基板領域56は、集積回路50のパッド電極52(T)が、接続電極20(T)、貫通電極26、実装電極18E、引き回し電極82、貫通電極26を介して補助配線72A(補助端子74A)に電気的に接続された状態を表している。
In FIG. 3, the left side (4th) substrate region 56 (electronic component 10) includes a pad electrode 52 (Vc) of the
図3の中央(5番)の基板領域56(電子部品10)は、集積回路50のパッド電極52(T)が、接続電極20(T)、貫通電極26、実装電極18E、引き回し電極78、4番の基板領域56の実装電極18B、貫通電極26、接続電極20(GND)を介してメタライズ28(第2の配線64A、第2の端子66A)に電気的に接続された状態を表している。また中央(5番)の基板領域56は、集積回路50のパッド電極52(OUT)が、接続電極20(OUT)、貫通電極26、実装電極18C、引き回し電極80、貫通電極26を介して第3の配線68B(第3の端子70B)に電気的に接続された状態を表していている。
In the center (number 5) substrate region 56 (electronic component 10) of FIG. 3, the pad electrode 52 (T) of the
図3の右側は、3番と6番の基板領域56の間であって第2の配線64Cを切断する切断面による図となっているが、第1の端子62Bが、貫通電極26、第1の配線60B、引き回し電極76を介して実装電極18A(図3では不図示)に電気的に接続された状態を表している。
The right side of FIG. 3 is a view of a cut surface between the third and
本実施形態のシート基板54は、複数の基板領域56と端子領域58を有する焼結前のセラミック基板に貫通電極26を形成するための貫通孔を形成したのちに焼成し、貫通孔に貫通電極26を埋め込むとともに各種配線・電極を、スパッタ等を用いて形成すればよい。
The
本実施形態の電子部品10の製造工程は、シート基板54の各基板領域56に圧電振動片38、集積回路50、キャップ32を実装する。次に、端子領域58に配置された第1の端子62A,62B,62C、第2の端子66A,66B,66Cを任意に選択して各基板領域56(電子部品10)に配置された集積回路50を一つずつ起動させる。起動した集積回路50から出力される発振信号及び温度情報の検査を行なうとともに、その集積回路50に対して調整電圧を印加して各種調整を行う。もちろん集積回路50またはこれに接続した圧電振動片38に不良があった場合には、その基板領域56にかかる電子部品10は除去する。そして、シート基板54を、基板領域56の境界に沿って分割することにより電子部品10を個片化することができる。
In the manufacturing process of the
図7に、第2実施形態のシート基板の回路図を示す。なお、以降の説明において前述の実施形態と共通の構成要素には同一の番号を付し、必要な場合を除いてその説明を省略する。 FIG. 7 shows a circuit diagram of the sheet substrate according to the second embodiment. In the following description, the same reference numerals are given to the same components as those in the above-described embodiment, and the description thereof is omitted unless necessary.
第2実施形態のシート基板54Aは、第1実施形態とは異なり第3の配線の向きが異なっている。すなわち、第3の配線68A,68Bは、電子部品10(基板領域56)のうち、互いに隣接する行同士として一方向にそれぞれ配列された電子部品10同士であって、一方の配列に含まれる電子部品10に配置された実装電極18Cと、他方の配列に含まれる電子部品10に配置された実装電極18Dと、をそれぞれ並列に接続している。よって、第3の配線68Aは、1番、2番、3番の電子部品10の実装電極18Dと、4番、5番、6番の電子部品10の実装電極18Cと、をそれぞれ並列に接続している。第3の配線68Bは、4番、5番、6番の電子部品10の実装電極18Dと、7番、8番、9番の電子部品10の実装電極18Cと、をそれぞれ並列に接続している。
Unlike the first embodiment, the
また、補助配線72Bが7番、8番、9番の電子部品10の実装電極18Dを並列に接続し、補助配線72Cが、1番、2番、3番の電子部品10の実装電極18Cを並列に接続している。
The
図2に対応させると、第3の配線68A,68B、補助配線72B,72Cは、それぞれシート基板54A(シート基板54)の搭載面14に配置すればよい。第3の配線68Aは、1番、2番、3番の基板領域56の配列と、4番、5番、6番の基板領域56の配列の間に配置し、第3の配線68Bは、4番、5番、6番の基板領域56の配列と、7番、8番、9番の基板領域56の配列の間に配置すればよい。また補助配線72Bは、7番、8番、9番の基板領域56の配列に沿って配置し、補助配線72Cは、1番、2番、3番の基板領域56の配列に沿って配置すればよい。第2実施形態のシート基板54Aに配置された電子部品10の検査方法は、第1実施形態と同様なので説明を省略する。
In correspondence with FIG. 2, the
図8に、第3実施形態のシート基板の回路図を示し、図9に、第3実施形態のシート基板の平面図を示す。第3実施形態のシート基板54Bでは、第3の配線68A,68Bを、それぞれ第3の配線68Aa、第3の配線68Ab、第3の配線68Ba、第3の配線68Bbに分割している。
FIG. 8 shows a circuit diagram of the sheet substrate of the third embodiment, and FIG. 9 shows a plan view of the sheet substrate of the third embodiment. In the
第3の配線68Aaは、1番、4番、7番の電子部品10(基板領域56)の実装電極18Cを並列に接続するとともに、その端部が第3の端子70Aaに接続されている。
第3の配線68Abは、2番、5番、8番の電子部品10の実装電極18Dを並列に接続するとともに、その端部が第3の端子70Abに接続されている。
The third wiring 68Aa connects the mounting
The third wiring 68Ab connects the mounting
第3の配線68Baは、2番、5番、8番の電子部品10の実装電極18Cを並列に接続するとともに、その端部が第3の端子70Baに接続されている。
第3の配線68Bbは、3番、6番、9番の電子部品10の実装電極18Dを並列に接続するとともに、その端部が第3の端子70Bbに接続されている。
The third wiring 68Ba connects the mounting
The third wiring 68Bb connects the mounting
上記構成において、5番の電子部品10を起動するためには、第1の端子62Bと第2の端子66Bをオン状態とする。そして、5番の電子部品10の温度情報は第2の端子66Aから取り込み、5番の電子部品10に対する調整電圧の印加は第3の端子70Abから行い、5番の電子部品10の出力は第3の端子70Baから取り出すことができる。
In the above configuration, in order to activate the fifth
図9に示すように、第3の配線68Aa,68Ab,68Ba,68Bbは、それぞれシート基板54Bの搭載面14に配置すればよい。第3の配線68Aa,68Abは、1番、4番、7番の基板領域56の配列と、2番、5番、8番の基板領域56の配列の間で互いに平行となるように配置すればよい。第3の配線68Ba,68Bbは、2番、5番、8番の基板領域56の配列と、3番、6番、9番の基板領域56の配列の間で互いに平行となるように配置すればよい。
As shown in FIG. 9, the third wirings 68Aa, 68Ab, 68Ba, and 68Bb may be arranged on the mounting surface 14 of the
第1実施形態、第2実施形態において、第3の端子70A,70Bは、電子部品10の出力を取り出す目的と、電子部品10に調整電圧を印加する目的で用いられる。よって、起動した電子部品10に調整電圧を印加すると、その電子部品10と同じ第3の端子に接続された電子部品10の実装電極18Cにも調整電圧が印加され、この調整電圧が集積回路50に悪影響を与える場合がある。そこで、本実施形態では、電子部品10の出力を取り出す配線と、電子部品10に調整電圧を印加する配線を分けている。
In the first embodiment and the second embodiment, the third terminals 70 </ b> A and 70 </ b> B are used for the purpose of taking out the output of the
図10に、本実施形態の電子部品を搭載した電子機器(携帯端末)の模式図を示す。図10において、携帯端末88(PHSを含む)は、複数の操作ボタン90、受話口92及び送話口94を備え、操作ボタン90と受話口92との間には表示部96が配置されている。最近では、このような携帯端末88においてもGPS機能を備えている。そこで、携帯端末88には、GPS回路のクロック源として本実施形態の電子部品10(圧電デバイス)が内蔵されている。
In FIG. 10, the schematic diagram of the electronic device (mobile terminal) which mounts the electronic component of this embodiment is shown. In FIG. 10, the portable terminal 88 (including PHS) includes a plurality of
なお、本実施形態の電子部品10を備える電子機器は、上述の携帯端末88のほかに、高機能携帯、デジタルスチルカメラ、パーソナルコンピュータ、ラップトップ型パーソナルコンピュータ、テレビ、ビデオカメラ、ビデオテープレコーダ、カーナビゲーション装置、ページャ、インクジェット式吐出装置、電子手帳、電卓、電子ゲーム機器、ワードプロセッサ、ワークステーション、テレビ電話、防犯用テレビモニタ、電子双眼鏡、POS端末、医療機器(例えば、電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡)、魚群探知機、各種測定機器、計器類(例えば、車両、航空機、船舶の計器類)、フライトシミュレータ等に適用することができる。
In addition, the electronic device including the
10………電子部品、12………ベース基板、14………搭載面、16………実装面、18A〜18E………実装電極、20………接続電極、22A〜22D………引き回し電極、24A,24B………マウント電極、26………貫通電極、28………メタライズ、32………キャップ、38………圧電振動片、40………振動部、42………マウント部、44A,44B………励振電極、46A,46B………引出電極、48A,48B………導電性接着剤、50………集積回路、52………パッド電極、54,54A,54B………シート基板、56………基板領域、58………端子領域、60A〜60C………第1の配線、62A〜62C………第1の端子、64A〜64C………第2の配線、66A〜66C………第2の端子、68A,68Aa,68Aa,68B,68ba,68Bb………第3の配線、70A,70Aa,70Ab,70B,70Ba,70Bb………第3の端子、72A〜72C………補助配線、74A〜74C………補助端子、76………引き回し電極、78………引き回し電極、80………引き回し電極、82………引き回し電極、88………携帯端末、90………操作ボタン、92………受話口、94………送話口、96………表示部。
DESCRIPTION OF
Claims (7)
前記第1の実装電極を、前記基板領域の行ごとに並列に接続する第1の端子と、
前記第2の実装電極を、前記基板領域の列ごとに並列に接続する第2の端子と、を有し、
前記電子素子のうち、選択された前記第1の端子及び前記第2の端子により特定される任意の前記電子素子を起動可能としたことを特徴とするシート基板。 A plurality of substrate regions are arranged in a matrix, electronic elements are disposed in each substrate region, and first and second mounting electrodes that are electrically connected to the electronic elements are disposed in each substrate region. A sheet substrate,
A first terminal for connecting the first mounting electrode in parallel for each row of the substrate region;
A second terminal for connecting the second mounting electrode in parallel for each column of the substrate region;
A sheet substrate characterized in that, among the electronic elements, any of the electronic elements specified by the selected first terminal and second terminal can be activated.
前記基板領域のうち、互いに隣接する行同士または列同士として一方向にそれぞれ配列された前記基板領域同士であって、一方の配列に含まれる前記基板領域に配置された前記第3の実装電極と、他方の配列に含まれる前記基板領域に配置された前記第4の実装電極と、をそれぞれ並列に接続する第3の端子と、を有することを特徴とする請求項1に記載のシート基板。 A third mounting electrode and a fourth mounting electrode disposed in each substrate region and electrically connected to the electronic element;
Among the substrate regions, the substrate regions arranged in one direction as rows or columns adjacent to each other, and the third mounting electrodes arranged in the substrate region included in one of the arrays The sheet substrate according to claim 1, further comprising a third terminal that connects the fourth mounting electrodes disposed in the substrate region included in the other array in parallel.
前記第2の端子は、
前記基板領域のうち、互いに隣接する列同士として一方向にそれぞれ配列された前記基板領域同士であって、一方の配列に含まれる前記基板領域に配置された前記第2の実装電極と、他方の配列に含まれる前記基板領域に配置された前記第5の実装電極と、をそれぞれ並列に接続していることを特徴とする請求項1または2に記載のシート基板。 A fifth mounting electrode that is bonded to the electronic element is disposed in each substrate region,
The second terminal is
Among the substrate regions, the substrate regions arranged in one direction as rows adjacent to each other, the second mounting electrodes arranged in the substrate region included in one array, and the other The sheet substrate according to claim 1, wherein the fifth mounting electrodes arranged in the substrate region included in the array are connected in parallel.
前記第1の実装電極を、前記基板領域の行ごとに第1の端子に接続し、
前記第2の実装電極を、前記基板領域の列ごとに第2の端子に接続し、
前記電子素子のうち、選択された前記第1の端子及び前記第2の端子により特定される任意の前記電子素子を起動することを特徴とする電子部品の検査方法。 With respect to a sheet substrate having a plurality of substrate regions arranged in a matrix, an electronic element is disposed in each substrate region, and a first mounting electrode and a second mounting electrode that are electrically connected to the electronic element are connected to each substrate region. An electronic component inspection method configured for each substrate region in the sheet substrate,
Connecting the first mounting electrode to a first terminal for each row of the substrate region;
Connecting the second mounting electrode to a second terminal for each column of the substrate region;
A method of inspecting an electronic component, comprising: activating any of the electronic elements specified by the selected first terminal and the second terminal.
前記第1の実装電極を、前記基板領域の行ごとに並列に接続する第1の端子と、前記第2の実装電極を、前記基板領域の列ごとに並列に接続する第2の端子と、を配置する第1工程と、
前記電子素子のうち、選択された前記第1の端子及び前記第2の端子により特定される任意の前記電子素子を起動する第2工程と、
前記シート基板を前記基板領域の境界に沿って分割する第3工程と、
を有することを特徴とする電子部品の製造方法。 With respect to a sheet substrate having a plurality of substrate regions arranged in a matrix, an electronic element is disposed in each substrate region, and a first mounting electrode and a second mounting electrode that are electrically connected to the electronic element are connected to each substrate region. A method of manufacturing an electronic component configured for each substrate region in the sheet substrate,
A first terminal for connecting the first mounting electrode in parallel for each row of the substrate region; a second terminal for connecting the second mounting electrode in parallel for each column of the substrate region; A first step of arranging
A second step of activating any of the electronic elements identified by the selected first terminal and the second terminal;
A third step of dividing the sheet substrate along a boundary of the substrate region;
A method for manufacturing an electronic component, comprising:
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012111168A JP2013239548A (en) | 2012-05-15 | 2012-05-15 | Sheet substrate, electronic component, electronic apparatus, electronic component testing method and electronic component manufacturing method |
US13/892,541 US20130307560A1 (en) | 2012-05-15 | 2013-05-13 | Sheet substrate, electronic part, electronic apparatus, method for testing electronic parts, and method for manufacturing electronic parts |
CN201310177698XA CN103427787A (en) | 2012-05-15 | 2013-05-14 | Sheet substrate, electronic apparatus, electronic parts, method for testing electronic parts, and method for manufacturing electronic parts |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012111168A JP2013239548A (en) | 2012-05-15 | 2012-05-15 | Sheet substrate, electronic component, electronic apparatus, electronic component testing method and electronic component manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013239548A true JP2013239548A (en) | 2013-11-28 |
JP2013239548A5 JP2013239548A5 (en) | 2015-07-02 |
Family
ID=49580816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012111168A Withdrawn JP2013239548A (en) | 2012-05-15 | 2012-05-15 | Sheet substrate, electronic component, electronic apparatus, electronic component testing method and electronic component manufacturing method |
Country Status (3)
Country | Link |
---|---|
US (1) | US20130307560A1 (en) |
JP (1) | JP2013239548A (en) |
CN (1) | CN103427787A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107850460A (en) * | 2015-03-13 | 2018-03-27 | 李新德 | The adaptive approach and system of detection signal from the data of disturbed pollution |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI572090B (en) * | 2014-06-26 | 2017-02-21 | 仁寶電腦工業股份有限公司 | Electronic device and testing system |
TWI620475B (en) * | 2015-01-12 | 2018-04-01 | 南亞電路板股份有限公司 | Printed circuit board and method for fabricating the same |
KR20160141279A (en) * | 2015-05-29 | 2016-12-08 | 에스케이하이닉스 주식회사 | PCB substrate having blind via and method of testing electric current through blind via and method of manufacturing semiconductor package |
US10312003B2 (en) * | 2016-01-19 | 2019-06-04 | Semiconductor Components Industries, Llc | Circuit board with thermal paths for thermistor |
CN107621602B (en) * | 2017-08-15 | 2020-04-03 | 大族激光科技产业集团股份有限公司 | Method for testing integrated circuit chip carrier plate |
KR20220121020A (en) * | 2021-02-24 | 2022-08-31 | 삼성전자주식회사 | Printed circuit board assembly |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001210926A (en) * | 2000-01-25 | 2001-08-03 | Murata Mfg Co Ltd | Assembled substrate, circuit board, and method of manufacturing circuit board using assembled substrate |
JP2003078170A (en) * | 2001-09-05 | 2003-03-14 | Sony Corp | Method and structure for inspecting circuit element, substrate with built-in circuit element and its manufacturing method, and electric circuit device and its manufacturing method |
JP2011249526A (en) * | 2010-05-26 | 2011-12-08 | Kyocera Corp | Multi-piece wiring substrate |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62217625A (en) * | 1986-03-19 | 1987-09-25 | Fujitsu Ltd | Testing method of wafer integrated circuit |
US5389556A (en) * | 1992-07-02 | 1995-02-14 | Lsi Logic Corporation | Individually powering-up unsingulated dies on a wafer |
US5532174A (en) * | 1994-04-22 | 1996-07-02 | Lsi Logic Corporation | Wafer level integrated circuit testing with a sacrificial metal layer |
US6548826B2 (en) * | 2000-04-25 | 2003-04-15 | Andreas A. Fenner | Apparatus for wafer-level burn-in and testing of integrated circuits |
JP3895206B2 (en) * | 2002-03-29 | 2007-03-22 | 日本電波工業株式会社 | Oscillator sheet substrate and surface mount crystal oscillator manufacturing method using the same |
US6630685B1 (en) * | 2002-06-24 | 2003-10-07 | Micron Technology, Inc. | Probe look ahead: testing parts not currently under a probehead |
US6972444B1 (en) * | 2003-08-06 | 2005-12-06 | National Semiconductor Corporation | Wafer with saw street guide |
JP4082400B2 (en) * | 2004-02-19 | 2008-04-30 | セイコーエプソン株式会社 | Electro-optical device manufacturing method, electro-optical device, and electronic apparatus |
-
2012
- 2012-05-15 JP JP2012111168A patent/JP2013239548A/en not_active Withdrawn
-
2013
- 2013-05-13 US US13/892,541 patent/US20130307560A1/en not_active Abandoned
- 2013-05-14 CN CN201310177698XA patent/CN103427787A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001210926A (en) * | 2000-01-25 | 2001-08-03 | Murata Mfg Co Ltd | Assembled substrate, circuit board, and method of manufacturing circuit board using assembled substrate |
JP2003078170A (en) * | 2001-09-05 | 2003-03-14 | Sony Corp | Method and structure for inspecting circuit element, substrate with built-in circuit element and its manufacturing method, and electric circuit device and its manufacturing method |
JP2011249526A (en) * | 2010-05-26 | 2011-12-08 | Kyocera Corp | Multi-piece wiring substrate |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107850460A (en) * | 2015-03-13 | 2018-03-27 | 李新德 | The adaptive approach and system of detection signal from the data of disturbed pollution |
CN107850460B (en) * | 2015-03-13 | 2020-10-27 | 李新德 | Adaptive method and system for detecting signal from data polluted by interference |
US10842441B2 (en) | 2015-03-13 | 2020-11-24 | Xinde Li | Adaptive methods and systems for detecting signals from interference contaminated data |
Also Published As
Publication number | Publication date |
---|---|
US20130307560A1 (en) | 2013-11-21 |
CN103427787A (en) | 2013-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013239548A (en) | Sheet substrate, electronic component, electronic apparatus, electronic component testing method and electronic component manufacturing method | |
CN111614321B (en) | Oscillator, electronic apparatus, and moving object | |
US10302430B2 (en) | Electronic device, electronic apparatus, and moving object | |
JP6888343B2 (en) | Vibration devices, oscillators, electronics and mobiles | |
KR20120115107A (en) | Package, vibrator, oscillator and electronic device | |
US8797760B2 (en) | Substrate, electronic device, and electronic apparatus | |
JP2013239943A (en) | Electronic component manufacturing method, electronic component testing method, sheet substrate, electronic component and electronic apparatus | |
JP2008301196A (en) | Piezoelectric oscillator | |
US9252706B2 (en) | Saw device, saw oscillator, and electronic apparatus | |
CN108631750B (en) | Vibration device, oscillator, electronic apparatus, and moving object | |
JP2017055280A (en) | Oscillator and manufacturing method therefor, electronic apparatus, and mobile | |
CN105322953B (en) | Vibration device, electronic apparatus, and moving object | |
US20110227458A1 (en) | Piezoelectric resonator element, piezoelectric device, and electronic apparatus | |
JP6687049B2 (en) | Electronic devices, circuit boards for electronic devices, electronic devices, moving bodies | |
JP2017092724A (en) | Vibration device, oscillator, electronic apparatus and movable body | |
JP2010178170A (en) | Piezoelectric oscillator | |
JP5157315B2 (en) | Piezoelectric device manufacturing method, piezoelectric device, and electronic apparatus | |
JP5928985B2 (en) | Electronic component manufacturing method, electronic component inspection method, sheet substrate, electronic component, and electronic apparatus | |
JP2013162030A (en) | Electronic device and electronic apparatus | |
JP2010226397A (en) | Piezoelectric device, electronic equipment, and method of manufacturing the piezoelectric device | |
JP2015041891A (en) | Sheet substrate, method for manufacturing electronic device, and method for inspecting electronic device | |
US20130300447A1 (en) | Manufacturing method for electronic component, inspection method for electronic component, sheet substrate, electronic component, and electronic apparatus | |
JP4472445B2 (en) | Method for manufacturing piezoelectric oscillator | |
JP2013239944A (en) | Method for manufacturing electronic component, method for inspecting electronic component, sheet substrate, electronic component and electronic apparatus | |
JP4594139B2 (en) | Manufacturing method of temperature compensated crystal oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150512 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150512 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160316 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20160511 |