JP2013225848A - 周波数制御回路、発振回路および発振器 - Google Patents
周波数制御回路、発振回路および発振器 Download PDFInfo
- Publication number
- JP2013225848A JP2013225848A JP2013057953A JP2013057953A JP2013225848A JP 2013225848 A JP2013225848 A JP 2013225848A JP 2013057953 A JP2013057953 A JP 2013057953A JP 2013057953 A JP2013057953 A JP 2013057953A JP 2013225848 A JP2013225848 A JP 2013225848A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- voltage
- oscillation
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 97
- 230000010354 integration Effects 0.000 claims abstract description 12
- 238000006243 chemical reaction Methods 0.000 claims abstract description 4
- 239000013078 crystal Substances 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000003321 amplification Effects 0.000 abstract description 3
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 description 25
- 238000010586 diagram Methods 0.000 description 17
- 238000009499 grossing Methods 0.000 description 12
- 230000032683 aging Effects 0.000 description 6
- 230000002238 attenuated effect Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】 周波数制御回路は、入力された発振信号の周波数が減衰域に対応するフィルタ回路と、前記発振信号が前記フィルタ回路を通過した後の振幅に応じた第1の電圧vlを生成する第1の周波数電圧変換回路と、第1の電圧vlと所定電圧vhとを比較し、前記両電圧の差に応じた出力電圧△vcを生成する差動増幅回路4と、差動増幅回路4の出力電圧を積分する積分回路5を含み、積分された電圧vc1に基づいた制御電圧vcを生成する制御電圧生成回路21とを具備し、前記発振信号の周波数の変動を制御電圧vcにより補償する。
【選択図】 図1
Description
安定した基準信号を出力させる場合、例えば受動素子に水晶振動子を用いた場合、水晶振動子の温度特性や経年変化による周波数の変動を考慮しなければならない。
この発振器は、水晶振動子の温度特性と逆の特性が得られるように可変容量素子を制御することで温度補償を行うものである。
本発明は、このような事情によりなされたもので、発振周波数が変化しても、安定して所望の周波数を出力するように自己補償する制御回路、発振回路および発振器を提供する。
図1に示す周波数制御回路1は、発振周波数に対し、所望の周波数(f0)とのずれを電圧(vc)で出力し、発振部7に接続されている可変容量6に入力することによって発振周波数を制御する。
周波数制御回路1は、発振周波数が入力されるLPF減衰回路2およびHPF減衰回路3と、各々の電圧(vl、vh)の差(△vc)を出力する差動増幅回路4と、その電圧(△vc)を所定時間積分する積分回路5と、その出力電圧(vc)を入力する可変容量6で構成される。
図3に示すような周波数特性を持つフィルタにおいて、所望の周波数(f0)が入力された場合、LPF減衰回路2およびHPF減衰回路3は、減衰量gL0およびgH0によって減衰した振幅電圧が出力される。
ここで、入力される発振周波数がf1(f1<f0の場合)に変化した場合、LPF減衰回路2およびHPF減衰回路3は、減衰量gL1およびgH1によって減衰した振幅電圧が出力される(gL1>gL0、gH1<gH0)。この振幅電圧の差は、f0入力時よりも大きくなる。
従って、前記振幅電圧は差動増幅回路4、積分回路5を通るため、f0入力時より高い補償電圧が可変容量6に入力される。可変容量6は発振部7に接続されているため、可変容量6によって発振周波数を制御することができる。
発振回路10は、外部端子Qを有し、1半導体チップ(1チップ)に形成される。振動子9(共振子)の端子XT、XTNは1チップの周辺に設けられている。
図4は、周波数制御回路を用いた水晶発振器の回路図である。この発振器は、水晶振動子11と発振回路10で構成される。
発振回路10には周波数制御回路1が組み込まれており、この周波数制御回路1は、フィルタのカットオフ周波数を調整できるLPF減衰回路2およびHPF減衰回路3と、各々の電圧(vl、vh)の差(△vc)を出力する差動増幅回路4と、制御電圧生成回路21と、その出力電圧(vc)を入力する可変容量6で構成される。
始めに、周波数制御回路1のf0調整を行う。加算回路24の入力がVCOMになるようにスイッチsw1を切り替え、f0調整電圧生成回路23の出力電圧を調整し発振周波数がf0となるようなvc0を設定する。その時のデータをメモリ22に記憶させる。なお、メモリ22は外部接続のものを使用しても良い。また、VCOMは任意の電圧である。
以上の動作により、この発振器はf0に自己補償がかかる状態となる。
常温でf0になるように自己補償をかけた状態において、例えば周囲温度が低温になった場合、発振周波数はf1となり、f0より低くなる(図6(b))。
f1は周波数制御回路1へ入力されており、f0とのずれを△vcとして検知する(図6(c))。ここでは△vc=A(vl−vh)で示しているが、△vc=A(vh−vl)としても良い。
積分回路5の出力(vc1)は、f0調整電圧(vc0)に足し込まれ、ずれの補償電圧(vc)が作られる(図6(e))。
ずれの補償電圧(vc)は可変容量6に入力され、入力電圧(vc)に対応した発振部容量に設定され、発振周波数が補償される。
つまり、この周波数制御回路を使用すれば、圧電素子の温度特性や経年劣化による特性変動によって、発振周波数と所望の周波数とにずれが生じた場合、所望の周波数を出力するように自己補償がかかる。
この実施例の周波数制御回路1を用いた発振器によれば、可変容量6のリニアリティは不問である。
図8では、発振周波数と所望の周波数とのずれを周波数制御回路1により補償電圧(vc)として出力した後、補償電圧(vc)をアナログ/デジタル変換器(ADC)31へ通すことで抵抗値を切り替えて発振周波数を制御するものである。発振回路は、CR発振器30からなる発振部、周波数制御回路1およびADC31からなる。CR発振器30は、増幅器AMPと、抵抗R1、R2と、可変抵抗R3、R4と、容量C1、C2とを備え、増幅器AMPは、入力インピーダンスが高く、出力インピーダンスの低い入出力同相である。発振周波数は、可変抵抗R3、R4と容量C1、C2により決まり、増幅度はR1、R2により左右される。ADC31の出力は可変抵抗R3、R4に入力されている。
以上、この実施例によれば、例えば発振器の場合、外部接続する受動素子の温度特性や経年変化によって発振周波数が変動しても、所望の周波数を出力するように自己補償することが可能となる。また、所望の出力周波数を選択できる。
図9は、周波数制御回路を用いた水晶発振器の回路図である。この発振器は、水晶振動子11と発振回路10で構成される。
発振回路10には周波数制御回路1が組み込まれており、この周波数制御回路1は、ローパスフィルタ(LPF)2a、ローパスフィルタ2aの出力を入力する整流回路2b、整流回路2bの出力を入力する平滑回路2c、ハイパスフィルタ(HPF)3a、ハイパスフィルタ3aの出力を入力する整流回路3b、整流回路3bの出力を入力する平滑回路3c、各平滑回路2c、3cの電圧(vl、vh)の差分(△vc)を出力する差動増幅回路4、制御電圧生成回路21、その出力電圧(vc)を入力する可変容量6で構成される。制御電圧生成回路21は、実施例2と同じ構成であるので説明を省略する。
ローパスフィルタ2aの出力である振幅電圧(vlp)およびハイパスフィルタ3aの出力である振幅電圧(vhp)は、これらフィルタ回路に入力された周波数(xout)に対して位相がずれる。f1入力時において、vlpは、減衰率がgL1と小さいので、振幅が大きく、vhpは、減衰率がgH1と大きいので、振幅が小さい。f0入力時においては、vlpとvhpの減衰率がどちらもg0であるので、振幅は同じである(図10(b))。
平滑回路は、入力された交流電圧を平滑化し、直流電圧を出力する回路である。ローパスフィルタと同じ構成が一般的である。平滑回路2cは、整流回路2bの出力電圧(vla)を入力して直流電圧(vl)を得る。平滑回路3cは、整流回路3bの出力電圧(vha)を入力して直流電圧(vh)を得る(図11(c))。f1入力時において、vlは、入力振幅が大きいので、vl0と高めであり、vhは、入力振幅が小さいので、vh0と低めである。また、f0入力時において、vl、vh共に一定の値v0と等しくなる。
つぎに、発振器の動作を説明する。ここでは、時間0では周波数がf1であるが、時間が経つとf0に戻る様子を示している。
以上の動作により、この発振器はf0に自己補償がかかる状態となる。
常温でf0になるように自己補償をかけた状態において、例えば周囲温度が低温になった場合、発振周波数はf1となり、f0より低くなる。f1は周波数制御回路1へ入力されており、f0とのずれを△vcとして検知する(図12(a))。ここでは△vc=A(vl−vh)で示しているが、△vc=A(vh−vl)としても良い。f1入力時は差分(△vc)が発生しているが、f0入力時では差分がなくなる(図12(a))。
△vcは積分回路5に入力され、微小な電圧(VCOM)が可変容量6を調整できる電圧(vc1=VCOM+∫A(vl−vh))にまで成長する。f0入力時ではvc1は、一定の値に近づく(図12(b))。
ずれの補償電圧(vc)は可変容量6に入力され、入力電圧(vc)に対応した発振部容量に設定され、発振周波数が補償される。
可変容量の入力電圧(vc)は、発振周波数とf0に差がある場合、△vcが0にならないため変化し続ける。△vcが0、すなわち発振周波数がf0になった場合は積分回路5の出力(vc1)が一定の値になり、vcも一定の値に落ち着く。周波数がf0でなければ差分(△vc)が発生するため、f0に戻すような働きをする(図12(d))。
以上、この実施例によれば、例えば発振器の場合、外部接続する受動素子の温度特性や経年変化によって発振周波数が変動しても、所望の周波数を出力するように自己補償することが可能となる。また、所望の出力周波数を選択できる。
図13は、周波数制御回路を用いた水晶発振器の回路図である。この発振器は、水晶振動子11と発振回路10で構成される。
発振回路10には周波数制御回路1が組み込まれており、この周波数制御回路1は、ローパスフィルタ(LPF)2a、ローパスフィルタ2aの出力を入力する整流回路2b、整流回路2bの出力を入力する平滑回路2c、基準電圧回路12、平滑回路2cの出力電圧(vl)と基準電圧回路12の出力電圧(vh)との差分(△vc)を出力する差動増幅回路4と、制御電圧生成回路21と、その出力電圧(vc)を入力する可変容量6で構成される。制御電圧生成回路21は、実施例2及び実施例3と同じ構成である。
基準電圧回路12は、基準周波数を持つ発振信号がフィルタ回路、整流回路、平滑回路を通過した後の電圧と同じ値を持つ回路である。この回路は、周波数制御回路1内で構成せず、外部装置からの電圧供給であっても良い。
ローパスフィルタ2aの出力である振幅電圧(vlp)は、フィルタ回路の入力周波数(xout)に対して位相がずれる。f1入力時において、vlpは、減衰率がgL1と小さいので、振幅が大きく、f0入力時においては、減衰率g0での振幅となる。
平滑回路は、入力された交流電圧を平滑化し、直流電圧を出力する回路である。ローパスフィルタと同じ構成が一般的である。平滑回路2cは、整流回路2bの出力電圧(vla)を入力して直流電圧(vl)を得る。f1入力時において、vlは、入力振幅が大きいので、vl0と高めであり、基準電圧回路12の出力電圧(vh)は、一定である(図14(e))。
まず、周波数制御回路1のf0調整を行う。即ち、f0調整電圧生成回路23の出力電圧を調整し発振周波数がf0となるようなvc0を設定する。その時のデータをメモリ22に記憶させる。ついで、カットオフ周波数を調整する。
以上の動作により、この発振器はf0に自己補償がかかる状態となる。
積分回路5の出力(vc1)は、f0調整電圧(vc0)に足し込まれ、ずれの補償電圧(vc=VCOM+∫A(vl−vh)+vc0)が作られる(図15(c))。
ずれの補償電圧(vc)は可変容量6に入力され、入力電圧(vc)に対応した発振部容量に設定され、発振周波数が補償される。
可変容量の入力電圧(vc)は、発振周波数とf0に差がある場合、△vcが0にならないため変化し続ける。△vcが0、すなわち発振周波数がf0になった場合は積分回路5の出力(vc1)が一定の値になり、vcも一定の値に落ち着く。周波数がf0でなければ差分(△vc)が発生するため、f0に戻すような働きをする(図15(d))。
以上、この実施例によれば、例えば発振器の場合、外部接続する受動素子の温度特性や経年変化によって発振周波数が変動しても、所望の周波数を出力するように自己補償することが可能となる。また、所望の出力周波数を選択できる。
2・・・LPF減衰回路
2a・・・LPF
2b、3b・・・整流回路
2c、3c・・・平滑回路
3・・・HPF減衰回路
3a・・・HPF
4・・・差動増幅回路
5・・・積分回路
6・・・可変容量
7・・・発振部
8・・・出力回路
9・・・振動子
10・・・発振回路
11・・・水晶振動子
12・・・基準電圧回路
20、22・・・メモリ
21・・・制御電圧生成回路
23・・・f0調整電圧生成回路
24・・・加算回路
30・・・CR発振器
31・・・ADC
Claims (10)
- 入力された発振信号の周波数が減衰域に対応するフィルタ回路と、前記発振信号が前記フィルタ回路を通過した後の振幅に応じた第1の電圧を生成する第1の周波数電圧変換回路と、前記第1の電圧と所定電圧とを比較し、前記両電圧の差に応じた出力電圧を生成する差動増幅回路と、前記差動増幅回路の出力電圧を積分する積分回路を含み積分された電圧に基づいた前記制御電圧を生成する制御電圧生成回路とを具備し、前記発振信号の周波数の変動を前記制御電圧により補償することを特徴とする周波数制御回路。
- 前記フィルタ回路はローパスフィルタから構成され、更に、前記発振信号が入力されるとともにその周波数が減衰域に対応するハイパスフィルタと、前記発振信号が前記ハイパスフィルタを通過した後の振幅に応じた第2の電圧を生成する第2の周波数電圧変換回路とを有し、前記第2の電圧を前記所定電圧とすることを特徴とする請求項1記載の周波数制御回路。
- 前記所定電圧は、基準周波数を持つ前記発振信号が前記フィルタ回路を通過した後の振幅に応じた前記第1の電圧と同じ値であることを特徴とする請求項1記載の周波数制御回路。
- 前記制御電圧生成回路は、積分回路と基準周波数(f0)調整電圧生成回路及び加算回路を有することを特徴とする請求項1乃至請求項3のいずれか1項に記載の周波数制御回路。
- 入力された周波数が減衰域で動作するカットオフ周波数を決定する回路を有することを特徴とする請求項1乃至請求項3のいずれか1項に記載の周波数制御回路。
- 前記周波数制御回路は、1半導体チップに形成されていることを特徴とする請求項1乃至請求項3のいずれか1項に記載の周波数制御回路。
- 請求項1乃至請求項3のいずれか1項に記載の周波数制御回路と、入力電圧による制御によって出力周波数の変更が可能な発振部とを有する発振器において、前記周波数制御回路は、前記発振部から出力される発振信号が入力され、前記制御電圧が前記発振部から出力される前記発振信号の周波数を設定することを特徴とする発振回路。
- 前記発振部はCR発振回路であることを特徴とする請求項7に記載の発振回路。
- 前記発振部は、増幅回路と、共振子が接続されることにより前記増幅回路に対して帰還ループを構成する回路を有し、前記共振子に直列に接続され前記制御電圧が一端に入力される可変容量素子とを含む電圧制御型の発振回路であることを特徴とする請求項7に記載の発振回路。
- 請求項9に記載の発振回路と、前記増幅回路の入出力間に接続した前記共振子から構成され、前記共振子は水晶振動子、MEMS振動子またはLC回路であることを特徴とする発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013057953A JP6191071B2 (ja) | 2012-03-21 | 2013-03-21 | 周波数制御回路、発振回路および発振器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012063181 | 2012-03-21 | ||
JP2012063181 | 2012-03-21 | ||
JP2013057953A JP6191071B2 (ja) | 2012-03-21 | 2013-03-21 | 周波数制御回路、発振回路および発振器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013225848A true JP2013225848A (ja) | 2013-10-31 |
JP6191071B2 JP6191071B2 (ja) | 2017-09-06 |
Family
ID=49595609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013057953A Active JP6191071B2 (ja) | 2012-03-21 | 2013-03-21 | 周波数制御回路、発振回路および発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6191071B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016213772A (ja) * | 2015-05-13 | 2016-12-15 | 日本電信電話株式会社 | 発振器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61227408A (ja) * | 1985-04-01 | 1986-10-09 | Tokyo Keiki Co Ltd | 周波数弁別回路 |
JPS61228706A (ja) * | 1985-04-02 | 1986-10-11 | Tokyo Keiki Co Ltd | 周波数弁別回路 |
JP2005277776A (ja) * | 2004-03-24 | 2005-10-06 | Nippon Dempa Kogyo Co Ltd | 周波数補償型の電圧制御発振器 |
JP2006203552A (ja) * | 2005-01-20 | 2006-08-03 | Fujitsu Ltd | 電圧制御発振回路、およびその調整方法 |
JP2010200289A (ja) * | 2009-02-24 | 2010-09-09 | Sanyo Electric Co Ltd | 基準周波数制御回路 |
-
2013
- 2013-03-21 JP JP2013057953A patent/JP6191071B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61227408A (ja) * | 1985-04-01 | 1986-10-09 | Tokyo Keiki Co Ltd | 周波数弁別回路 |
JPS61228706A (ja) * | 1985-04-02 | 1986-10-11 | Tokyo Keiki Co Ltd | 周波数弁別回路 |
JP2005277776A (ja) * | 2004-03-24 | 2005-10-06 | Nippon Dempa Kogyo Co Ltd | 周波数補償型の電圧制御発振器 |
JP2006203552A (ja) * | 2005-01-20 | 2006-08-03 | Fujitsu Ltd | 電圧制御発振回路、およびその調整方法 |
JP2010200289A (ja) * | 2009-02-24 | 2010-09-09 | Sanyo Electric Co Ltd | 基準周波数制御回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016213772A (ja) * | 2015-05-13 | 2016-12-15 | 日本電信電話株式会社 | 発振器 |
Also Published As
Publication number | Publication date |
---|---|
JP6191071B2 (ja) | 2017-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4908284B2 (ja) | 電圧制御発振器 | |
JP5737834B2 (ja) | 正確で安定したlc型基準発振器のための方法、システム、および装置 | |
JP3327912B2 (ja) | 線形発振器 | |
JP6567403B2 (ja) | 周波数校正回路および周波数校正方法 | |
US11181373B2 (en) | Vibration type gyroscope | |
JP2000509219A (ja) | 温度補償および周波数逓倍機能を備えた周波数シンセサイザおよびその製造方法 | |
US7911285B2 (en) | Reference frequency control circuit | |
JPWO2005020427A1 (ja) | 温度補償型圧電発振器、およびこれを備えた電子装置 | |
JP6191071B2 (ja) | 周波数制御回路、発振回路および発振器 | |
JP6352263B2 (ja) | 温度安定型lc発振器、及び温度ヌル位相での発振方法 | |
US20080150648A1 (en) | Direct modulation type voltage-controlled oscillator using mos varicap | |
KR100795478B1 (ko) | 전압제어발진기 | |
JP2015061171A (ja) | 発振装置 | |
JP6339252B2 (ja) | 発振制御装置および発振装置 | |
JP2009272734A (ja) | 圧電発振器 | |
JP3985191B2 (ja) | 位相ロックドループ回路 | |
JP3221579B2 (ja) | 電圧制御発振器を用いたpll回路 | |
JP2002217643A (ja) | 水晶発振器の温度補償電圧発生回路 | |
JP2014236410A (ja) | Pll回路 | |
JP2008177800A (ja) | 発振器 | |
JPH08139525A (ja) | 電圧制御型saw発振器 | |
JP2015056728A (ja) | 発振器 | |
JP2022046877A (ja) | 発振回路及びセンサーデバイス | |
JPH0653823A (ja) | シンセサイザ装置 | |
JP2015070500A (ja) | 共振回路及び発振回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170127 |
|
TRDD | Decision of grant or rejection written | ||
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20170628 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170720 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6191071 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |