JP2013214541A - Method for manufacturing power module substrate and power module substrate - Google Patents

Method for manufacturing power module substrate and power module substrate Download PDF

Info

Publication number
JP2013214541A
JP2013214541A JP2012082570A JP2012082570A JP2013214541A JP 2013214541 A JP2013214541 A JP 2013214541A JP 2012082570 A JP2012082570 A JP 2012082570A JP 2012082570 A JP2012082570 A JP 2012082570A JP 2013214541 A JP2013214541 A JP 2013214541A
Authority
JP
Japan
Prior art keywords
circuit layer
power module
etching
module substrate
nickel plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012082570A
Other languages
Japanese (ja)
Other versions
JP6152626B2 (en
Inventor
Hiroshi Tomoto
寛 登本
Shinsuke Aoki
慎介 青木
Toshiyuki Nagase
敏之 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2012082570A priority Critical patent/JP6152626B2/en
Publication of JP2013214541A publication Critical patent/JP2013214541A/en
Application granted granted Critical
Publication of JP6152626B2 publication Critical patent/JP6152626B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a power module substrate and a power module substrate, capable of preventing peeling of a nickel plating film to which a bonding wire is connected.SOLUTION: A method for manufacturing a power module substrate comprises the steps of: joining a circuit layer 6 to a ceramic substrate 2 by blazing; etching a surface of the circuit layer 6 joined by blazing (first etching processing step); performing blast treatment for the surface of the circuit layer 6 after the first etching processing step; etching the surface of the circuit layer 6 again after the blast treatment (second etching processing step); and forming a nickel plating film 9 on the circuit layer 6 after the second etching processing step. The second etching processing step removes the surface of the circuit layer 6 not less than 0.8 μm.

Description

本発明は、大電流、大電圧を制御する半導体装置に用いられるパワーモジュール用基板の製造方法及びパワーモジュール用基板に関する。   The present invention relates to a method for manufacturing a power module substrate used in a semiconductor device that controls a large current and a large voltage, and a power module substrate.

従来のパワーモジュールとして、セラミックス基板の一方の面に、回路層となるアルミニウム等の金属層が積層され、この回路層の上に半導体チップ等の電子部品がはんだ付けされるとともに、セラミックス基板の他方の面に放熱層となる金属層が形成され、この金属層にヒートシンクが接合された構成のものが知られている。   As a conventional power module, a metal layer such as aluminum serving as a circuit layer is laminated on one surface of a ceramic substrate, and an electronic component such as a semiconductor chip is soldered on the circuit layer, and the other side of the ceramic substrate. There is known a structure in which a metal layer serving as a heat dissipation layer is formed on this surface, and a heat sink is joined to the metal layer.

この種のパワーモジュールに用いられるパワーモジュール用基板においては、はんだ濡れ性を向上させて、電子部品との接合性を高めるために、回路層の表面にニッケルメッキが施されたものが知られている。
例えば、特許文献1から特許文献3記載のパワーモジュール用基板においては、金属層の表面に無電解ニッケルメッキ又は電解ニッケルメッキを施している。また、特許文献4記載のパワーモジュール用基板では、回路層となるアルミニウム金属層上に、そのアルミニウム金属層と密着性の高い無電解ニッケルメッキを施し、その上にさらに電解ニッケルメッキを重ねてメッキ層を形成している。
In power module substrates used in this type of power module, it is known that the surface of the circuit layer is nickel-plated in order to improve solder wettability and enhance the bondability with electronic components. Yes.
For example, in the power module substrate described in Patent Literature 1 to Patent Literature 3, electroless nickel plating or electrolytic nickel plating is applied to the surface of the metal layer. In addition, in the power module substrate described in Patent Document 4, electroless nickel plating having high adhesion to the aluminum metal layer is applied on the aluminum metal layer serving as the circuit layer, and then electrolytic nickel plating is further stacked thereon. Forming a layer.

特開平5‐243421号公報JP-A-5-243421 特開2004‐207445号公報Japanese Patent Laid-Open No. 2004-207445 特開2004‐250762号公報JP 2004-250762 A 特開2010‐50415号公報JP 2010-50415 A

ところで、このようにして回路層にニッケルメッキを施したパワーモジュール用基板では、その上面に搭載される電子部品のはんだ付けを行い、その後、回路層と電子部品とを電子的に接続するワイヤボンディングを行っている。
しかしながら、回路層へのボンディングワイヤの接合部において、ニッケルメッキ膜が母材から剥がれるという不具合が生じており、その対策が望まれていた。
By the way, in the power module substrate in which the circuit layer is nickel-plated in this manner, the electronic component mounted on the upper surface is soldered, and then the wire bonding for electronically connecting the circuit layer and the electronic component is performed. It is carried out.
However, there has been a problem that the nickel plating film is peeled off from the base material at the bonding portion of the bonding wire to the circuit layer, and a countermeasure has been desired.

本発明は、このような事情に鑑みてなされたものであって、ボンディングワイヤが接続されるニッケルメッキ膜の剥がれを防止することができるパワーモジュール用基板の製造方法及びパワーモジュール用基板を提供することを目的とする。   This invention is made in view of such a situation, Comprising: The manufacturing method of the board | substrate for power modules which can prevent peeling of the nickel plating film to which a bonding wire is connected, and the board | substrate for power modules are provided. For the purpose.

セラミックス基板に回路層又は放熱層となる金属層を積層状態に接合する場合、セラミックス基板にろう材を介して金属層を積層した積層体と耐熱シートとをその厚さ方向に交互に積み重ね、これらを加圧しながら加熱することにより、セラミックス基板と金属層とをろう付けすることが行われている。この耐熱シートにはカーボン板が用いられているが、本発明者は、鋭意研究の結果、セラミックス板に金属層をろう付けする際に、セラミックス板と金属層との間から染み出たろう材が、金属層の表面に重ねられたカーボン板の一部と接触することにより、そのカーボンの一部が脱落してろう材とともに金属層の表面に付着していることを突き止めた。この金属層の表面に付着したカーボン及びろう材を除去できれば、ニッケルメッキ膜の剥がれを防止することができる。このような知見のもと、本発明は以下の解決手段とした。   When a circuit layer or a heat dissipation layer metal layer is joined to a ceramic substrate in a laminated state, a laminate in which the metal layer is laminated on the ceramic substrate via a brazing material and a heat-resistant sheet are alternately stacked in the thickness direction. The ceramic substrate and the metal layer are brazed by heating while pressurizing. This heat-resistant sheet uses a carbon plate, but as a result of earnest research, the present inventor found that a brazing material that exudes from between the ceramic plate and the metal layer when brazing the metal layer to the ceramic plate. By contacting a part of the carbon plate superimposed on the surface of the metal layer, it was found that a part of the carbon dropped off and adhered to the surface of the metal layer together with the brazing material. If the carbon and brazing material adhering to the surface of the metal layer can be removed, the nickel plating film can be prevented from peeling off. Based on such knowledge, the present invention is set as the following solution.

本発明は、セラミックス基板の表面にろう材を介在させて回路層をろう付け接合し、ろう付け接合後の前記回路層上にニッケルメッキ膜を形成するパワーモジュール用基板の製造方法であって、前記セラミックス基板に前記回路層をろう付け接合するろう付け工程と、ろう付け接合後に前記回路層表面をエッチング処理する第1エッチング処理工程と、該第1エッチング処理工程後の前記金属層表面にブラスト処理を施すブラスト処理工程と、ブラスト処理後の前記回路層表面を再度エッチング処理する第2エッチング処理工程と、該第2エッチング工程処理後の前記回路層上にニッケルメッキ膜を形成するメッキ形成工程とを有し、前記第2エッチング処理工程後において、前記回路層表面を0.8μm以上除去することを特徴とする。   The present invention is a method for manufacturing a power module substrate in which a brazing material is interposed on a surface of a ceramic substrate to braze and join a circuit layer, and a nickel plating film is formed on the circuit layer after brazing joining, A brazing step of brazing and joining the circuit layer to the ceramic substrate, a first etching treatment step of etching the surface of the circuit layer after brazing joining, and a blasting on the surface of the metal layer after the first etching treatment step A blasting process for performing a process, a second etching process for re-etching the surface of the circuit layer after the blasting process, and a plating forming process for forming a nickel plating film on the circuit layer after the second etching process And the circuit layer surface is removed by 0.8 μm or more after the second etching treatment step.

回路層の表面にニッケルメッキ膜を形成する場合には、回路層とニッケルメッキ膜との密着性を向上させるために、回路層の表面にブラスト処理が施されている。しかし、回路層の表面にカーボン及びろう材が付着した状態でブラスト処理を行うと、カーボン及びろう材が叩きこまれることにより回路層表面に押し込まれ、その後のエッチング処理によっても回路層表面上にカーボンが除去しきれずに残り、ニッケルメッキ膜の剥がれを誘発することがある。
そこで、ブラスト処理前に、エッチング処理を行う第1エッチング処理工程を設け、回路層表面からカーボン等を除去した後にブラスト処理を行うことで、カーボン等が回路層の表面に入り込む現象を回避することができる。そして、再度行われるエッチング処理は(第2エッチング処理工程)、ブラスト処理に使用した投射材の除去を目的としており、回路層表面の凹凸を残して回路層とニッケルメッキ膜との密着性を向上させることができる。
また、この製造方法によれば、回路層表面のカーボン量を2.0at%以下、シリコン量を0.5at%以下とするパワーモジュール用基板を製造することができる。これにより、回路層とニッケルメッキ膜との密着性を向上させることができ、パワーモジュール用基板のニッケルメッキ膜の剥がれを防止することができる。
When a nickel plating film is formed on the surface of the circuit layer, the surface of the circuit layer is subjected to a blasting process in order to improve the adhesion between the circuit layer and the nickel plating film. However, if the blasting process is performed with carbon and brazing material adhering to the surface of the circuit layer, the carbon and brazing material are pushed into the surface of the circuit layer by being struck, and the etching process is performed on the circuit layer surface by the subsequent etching process. Carbon may not be completely removed and may cause peeling of the nickel plating film.
Therefore, by providing a first etching process step for performing an etching process before the blasting process and removing the carbon from the surface of the circuit layer, the blasting process is performed to avoid the phenomenon that the carbon enters the surface of the circuit layer. Can do. The second etching process (second etching process) is aimed at removing the projection material used for the blasting process, and improves the adhesion between the circuit layer and the nickel plating film, leaving irregularities on the surface of the circuit layer. Can be made.
Further, according to this manufacturing method, a power module substrate can be manufactured in which the carbon amount on the surface of the circuit layer is 2.0 at% or less and the silicon amount is 0.5 at% or less. Thereby, the adhesiveness of a circuit layer and a nickel plating film can be improved, and peeling of the nickel plating film of the board | substrate for power modules can be prevented.

本発明のパワーモジュール用基板は、セラミックス基板の表面にろう材を介在させて回路層を接合したものであって、前記回路層表面のカーボン量が2.0at%以下、シリコン量が0.5at%以下とされたものであることを特徴とする。
このパワーモジュール用基板によれば、回路層とニッケルメッキ膜との密着性を向上させることができ、パワーモジュール用基板のニッケルメッキ膜の剥がれを防止することができる。
The power module substrate of the present invention has a circuit layer bonded to the surface of a ceramic substrate with a brazing material interposed therebetween. The carbon amount on the surface of the circuit layer is 2.0 at% or less, and the silicon amount is 0.5 at. % Or less.
According to this power module substrate, the adhesion between the circuit layer and the nickel plating film can be improved, and peeling of the nickel plating film on the power module substrate can be prevented.

本発明によれば、回路層表面のカーボン量及びシリコン量を低減化することにより、回路層の表面上に付着したカーボンを確実に除去することができるので、回路層とニッケルメッキ膜との密着性を向上させてニッケルメッキ膜の剥がれを防止することができる。   According to the present invention, by reducing the amount of carbon and the amount of silicon on the surface of the circuit layer, the carbon adhering to the surface of the circuit layer can be surely removed, so that the adhesion between the circuit layer and the nickel plating film is achieved. The nickel plating film can be prevented from peeling off.

本発明の実施形態の製造方法が適用されるパワーモジュールの全体構成を示す縦断面図である。It is a longitudinal cross-sectional view which shows the whole structure of the power module to which the manufacturing method of embodiment of this invention is applied. 本発明のパワーモジュール用基板の製造に用いられる加圧装置を示す概略側面図である。It is a schematic side view which shows the pressurization apparatus used for manufacture of the board | substrate for power modules of this invention.

以下、本発明の一実施形態を、図面を参照しながら説明する。
図1は、この発明により製造されるパワーモジュール用基板3を適用したパワーモジュール1を示している。この図1のパワーモジュール1は、セラミックス基板2を有するパワーモジュール用基板3と、パワーモジュール用基板3の表面に搭載された半導体チップ等の電子部品4と、パワーモジュール用基板3の裏面に接合されたヒートシンク5とから構成される。
パワーモジュール用基板3は、セラミックス基板2の一方の面に回路層6が接合されており、その表面に電子部品4が接合される。また、他方の面に放熱層7が接合されており、その表面にヒートシンク5が取り付けられる。
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 shows a power module 1 to which a power module substrate 3 manufactured according to the present invention is applied. The power module 1 in FIG. 1 is bonded to a power module substrate 3 having a ceramic substrate 2, an electronic component 4 such as a semiconductor chip mounted on the surface of the power module substrate 3, and the back surface of the power module substrate 3. The heat sink 5 is made up of.
In the power module substrate 3, the circuit layer 6 is bonded to one surface of the ceramic substrate 2, and the electronic component 4 is bonded to the surface thereof. Moreover, the heat radiation layer 7 is joined to the other surface, and the heat sink 5 is attached to the surface.

セラミックス基板2は、例えば、AlN(窒化アルミニウム)、Si(窒化珪素)等の窒化物系セラミックス、もしくはAl(アルミナ)等の酸化物系セラミックスやSiC(炭化珪素)等の炭化物系セラミックスにより形成される。
回路層6及び放熱層7は、いずれも純度99.90質量%以上のアルミニウムが用いられ、JIS規格では、1N90(純度99.90質量%以上:いわゆる3Nアルミニウム)又は1N99(純度99.99質量%以上:いわゆる4Nアルミニウム)を用いることができる。なお、回路層6及び放熱層7には、アルミニウムの他、アルミニウム合金、銅又は銅合金を用いることもできる。
また、回路層6には、その表面にはんだの濡れ性を向上させるために、ニッケルメッキ処理によってニッケルメッキ膜9が形成されている。
The ceramic substrate 2 is made of, for example, nitride ceramics such as AlN (aluminum nitride), Si 3 N 4 (silicon nitride), oxide ceramics such as Al 2 O 3 (alumina), SiC (silicon carbide), or the like. It is made of carbide ceramics.
Both the circuit layer 6 and the heat dissipation layer 7 are made of aluminum having a purity of 99.90% by mass or more. According to JIS standards, 1N90 (purity 99.90% by mass or more: so-called 3N aluminum) or 1N99 (purity 99.99% by mass). % Or more: so-called 4N aluminum) can be used. The circuit layer 6 and the heat dissipation layer 7 may be made of aluminum alloy, copper, or copper alloy in addition to aluminum.
Further, a nickel plating film 9 is formed on the surface of the circuit layer 6 by a nickel plating process in order to improve solder wettability.

回路層6及び放熱層7とセラミックス基板2とは、ろう付けにより接合されている。ろう材としては、Al‐Si系、Al‐Ge系、Al‐Cu系、Al‐Mg系またはAl‐Mn系等の合金が使用される。
なお、回路層6と電子部品4との接合には、Sn‐Cu系、Sn‐Ag‐Cu系,Zn‐Al系もしくはPb‐Sn系等のはんだ材が用いられる。図中符号8がそのはんだ接合層を示す。また、電子部品4と回路層6の端子部との間は、アルミニウム等からなるワイヤ及びリボンボンディング等により接続されるが、図1のパワーモジュール1では、ボンディングワイヤ15により接続されている。
The circuit layer 6 and the heat dissipation layer 7 and the ceramic substrate 2 are joined by brazing. As the brazing material, an alloy such as Al-Si, Al-Ge, Al-Cu, Al-Mg, or Al-Mn is used.
Note that a solder material such as Sn—Cu, Sn—Ag—Cu, Zn—Al, or Pb—Sn is used for joining the circuit layer 6 and the electronic component 4. Reference numeral 8 in the figure indicates the solder joint layer. The electronic component 4 and the terminal portion of the circuit layer 6 are connected by a wire made of aluminum or the like, ribbon bonding, or the like, but in the power module 1 of FIG.

また、ヒートシンク5は、平板状のもの、熱間鍛造等によって多数のピン状フィンを一体に形成したもの、押出成形によって相互に平行な帯状フィンを一体に形成したもの等、適宜の形状のものを採用することができる。また、ヒートシンク5と放熱層7との間に、さらにアルミニウム、アルミニウム合金、銅又は銅合金などの金属板で形成された放熱板若しくは応力緩衝層を設けることもできる。
放熱層7とヒートシンク5との間の接合法としては、Al‐Si系、Al‐Ge系、Al‐Cu系、Al‐Mg系またはAl‐Mn系等の合金のろう材によるろう付け法や、Al‐Si系のろう材にフラックスを用いたノコロックろう付け法、放熱層7およびヒートシンク5にNiめっきを施し、Sn‐Ag‐Cu系、Zn‐AlもしくはPb‐Sn系等のはんだ材によりはんだ付けする方法が用いられ、あるいは、シリコングリースによって密着させた状態でねじによって機械的に固定される。
Further, the heat sink 5 has an appropriate shape, such as a flat plate, one in which a large number of pin-shaped fins are integrally formed by hot forging or the like, and one in which strip-like fins are formed in parallel by extrusion. Can be adopted. Further, a heat radiating plate or a stress buffer layer made of a metal plate such as aluminum, aluminum alloy, copper, or copper alloy can be provided between the heat sink 5 and the heat radiating layer 7.
As a joining method between the heat dissipation layer 7 and the heat sink 5, a brazing method using a brazing material of an alloy such as Al-Si, Al-Ge, Al-Cu, Al-Mg, or Al-Mn Nocolok brazing method using flux for Al-Si brazing material, Ni plating is applied to heat dissipation layer 7 and heat sink 5, and soldering material such as Sn-Ag-Cu, Zn-Al or Pb-Sn is used. A soldering method is used, or it is mechanically fixed with screws in a state of being in close contact with silicon grease.

そして、このような構成のパワーモジュール用基板3の製造に際しては、まず、セラミックス基板2の各面にろう材を介して回路層6及び放熱層7を積層した積層体30を、図2に示すように、耐熱シート40を介して積み重ねた状態とする。
耐熱シート40としては、耐熱性を有するカーボン板又グラファイト板、あるいはこれらの積層板を用いることができる。図2に示す例では、耐熱シート40として、2枚のカーボン板の間にグラファイト板を挟んだ構成のものを用いている。そして、これら積層体30と耐熱シート40とを積み重ねたものを、加圧装置100に設置する。
When the power module substrate 3 having such a configuration is manufactured, first, a laminate 30 in which the circuit layer 6 and the heat dissipation layer 7 are laminated on each surface of the ceramic substrate 2 via a brazing material is shown in FIG. Thus, it is set as the state piled up through the heat-resistant sheet | seat 40. FIG.
As the heat-resistant sheet 40, a heat-resistant carbon plate or graphite plate, or a laminate of these can be used. In the example shown in FIG. 2, a heat resistant sheet 40 having a structure in which a graphite plate is sandwiched between two carbon plates is used. And what laminated these laminated bodies 30 and the heat-resistant sheet | seat 40 is installed in the pressurizer 100. FIG.

この加圧装置100は、ベース板111と、このベース板111の上面の四隅に垂直に取り付けられたガイドポスト112と、これらガイドポスト112の上端部に固定された固定板113と、ベース板111と固定板113との間で上下移動自在にガイドポスト112に支持された押圧板114と、固定板113と押圧板114との間に設けられて押圧板114を下方に付勢するばね等の付勢手段115とを備えている。
そして、固定板113及び押圧板114との間に、積層体30と耐熱シート40とを積み重ねたものが配置される。なお、積層体30の両面に、加圧を均一にするために耐熱シート40が配設される。
The pressure device 100 includes a base plate 111, guide posts 112 vertically attached to the four corners of the upper surface of the base plate 111, a fixed plate 113 fixed to the upper end portions of the guide posts 112, and the base plate 111. A pressing plate 114 supported by a guide post 112 so as to freely move up and down between the fixing plate 113 and a spring provided between the fixing plate 113 and the pressing plate 114 to urge the pressing plate 114 downward. And urging means 115.
And what laminated | stacked the laminated body 30 and the heat resistant sheet 40 is arrange | positioned between the fixed plate 113 and the press board 114. FIG. In addition, in order to make pressurization uniform on both surfaces of the laminated body 30, the heat resistant sheet 40 is arrange | positioned.

この加圧装置100により、積層体30を加圧した状態で、加圧装置100ごと不図示の加熱炉内に設置し、真空雰囲気中で例えば630℃のろう付け温度に加熱し、ろう材を溶融させることによって回路層6及び放熱層7とセラミックス基板2とをろう付け接合する(ろう付け工程)。
そして、ろう付け接合後に、例えば50℃、2質量%NaOH溶液に浸すことにより、回路層6の表面をエッチング処理する(第1エッチンング処理工程)。この第1エッチング処理工程は、回路層6を形成するアルミニウム材料とともにカーボン及びろう材等の付着物をエッチングして、回路層6の表面から、カーボン及びろう材を除去するものである。
次に、回路層6の表面に投射材(SiCの微粒子)を投射することによりブラスト処理を施し、回路層6の表面を算術平均粗さ(Ra)を0.1μm以上0.7μm以下に仕上げる(ブラスト処理工程)。
With the pressurizing device 100, the laminated body 30 is pressurized and installed in a heating furnace (not shown) together with the pressurizing device 100, and heated to a brazing temperature of, for example, 630 ° C. in a vacuum atmosphere. By melting, the circuit layer 6 and the heat dissipation layer 7 and the ceramic substrate 2 are brazed and joined (brazing step).
And after brazing joining, the surface of the circuit layer 6 is etched by immersing it in a 2 mass% NaOH solution at 50 ° C., for example (first etching process step). In the first etching treatment step, carbon and brazing material are removed from the surface of the circuit layer 6 by etching deposits such as carbon and brazing material together with the aluminum material forming the circuit layer 6.
Next, blasting is performed by projecting a projection material (SiC fine particles) onto the surface of the circuit layer 6, and the surface of the circuit layer 6 is finished to have an arithmetic average roughness (Ra) of 0.1 μm to 0.7 μm. (Blasting process).

そして、ブラスト処理後の回路層6の表面を、例えば20℃(RT)、50%HNO溶液に浸して再度エッチング処理する(第2エッチング処理工程)。この第2エッチング処理工程は、ブラスト処理に使用した投射材の除去を目的とするものであり、回路層6の表面を中和洗浄するとともに、その表面に強制的に酸化膜を形成するものである。そして、第2エッチング処理工程において、回路層6表面を少なくとも0.8μm以上エッチング除去することによって、回路層6表面のカーボン量を2.0at%以下、シリコン量を0.5at%以下となるように形成することができる。
最後に、この回路層6の表面に無電解めっきによりニッケルメッキ膜9を形成して(めっき形成工程)、パワーモジュール用基板3とする。
このようにして製造したパワーモジュール用基板3には、その回路層6の上面に電子部品4がはんだ付けされるとともに、放熱層7がヒートシンク5にはんだ付けされる。そして、電子部品4と回路層6との間がボンディワイヤ15で接続され、パワーモジュール1が完成する。
Then, the surface of the circuit layer 6 after the blast treatment is etched again by immersing it in a 50% HNO 3 solution, for example, at 20 ° C. (RT) (second etching treatment step). This second etching process is intended to remove the projection material used in the blasting process, and neutralizes and cleans the surface of the circuit layer 6 and forcibly forms an oxide film on the surface. is there. Then, in the second etching process, the surface of the circuit layer 6 is etched away by at least 0.8 μm or more so that the carbon amount on the surface of the circuit layer 6 is 2.0 at% or less and the silicon amount is 0.5 at% or less. Can be formed.
Finally, a nickel plating film 9 is formed on the surface of the circuit layer 6 by electroless plating (plating forming step) to obtain a power module substrate 3.
The electronic component 4 is soldered to the upper surface of the circuit layer 6 and the heat dissipation layer 7 is soldered to the heat sink 5 on the power module substrate 3 thus manufactured. And the electronic component 4 and the circuit layer 6 are connected by the bondy wire 15, and the power module 1 is completed.

以上の一連の製造工程において、ブラスト処理前に、エッチング処理を行う第1エッチング処理工程を設け、回路層6の表面からカーボン及びろう材を除去した後にブラスト処理を行うことで、カーボン及びシリコンが回路層6の表面に入り込む現象を回避することができる。この場合、第2エッチング処理工程後における回路層6表面のカーボン量を2.0at%以下、シリコン量を0.5at%以下となるように処理することで、回路層6とニッケルメッキ膜9との密着性を向上させることができ、ニッケルメッキ膜9の剥がれを防止できる。   In the series of manufacturing processes described above, the first etching process step for performing the etching process is provided before the blasting process, and the carbon and the brazing material are removed from the surface of the circuit layer 6 to perform the blasting process. The phenomenon of entering the surface of the circuit layer 6 can be avoided. In this case, the circuit layer 6 and the nickel plating film 9 are treated by processing so that the carbon amount on the surface of the circuit layer 6 after the second etching process is 2.0 at% or less and the silicon amount is 0.5 at% or less. The adhesion of the nickel plating film 9 can be prevented.

次に、本発明の効果確認のために、セラミックス基板の両面にそれぞれ回路層及び放熱層をろう付け接合した後に、回路層に第1エッチング処理工程、ブラスト処理工程、第2エッチング処理工程を実施したものに、無電解めっきにより4μm〜7μmのニッケルメッキ膜を形成した実施例1〜4及び比較例の試験片を製作し、これらの「メッキ密着性」をそれぞれ評価した。なお、従来例は、セラミックス基板の両面にそれぞれ回路層及び放熱層をろう付け接合した後に、回路層に第1エッチング処理工程、ブラスト処理工程を実施したものに、無電解めっきにより4μm〜7μmのニッケルメッキ膜を形成して作製した。   Next, in order to confirm the effect of the present invention, after the circuit layer and the heat dissipation layer are brazed to both surfaces of the ceramic substrate, the first etching process, the blasting process, and the second etching process are performed on the circuit layer. The test pieces of Examples 1 to 4 and comparative examples in which a nickel plating film having a thickness of 4 μm to 7 μm was formed by electroless plating were manufactured, and their “plating adhesion” was evaluated. In the conventional example, the circuit layer and the heat dissipation layer are brazed and bonded to both surfaces of the ceramic substrate, and then the first etching treatment step and the blast treatment step are performed on the circuit layer. A nickel plating film was formed and produced.

回路層及び放熱層には、JIS規格における1N99(純度99.99質量%以上:いわゆる4Nアルミニウム)、セラミックス基板にはAlNを用いた。また、第1エッチング処理工程は、50℃、2質量%NaOH溶液に浸すことにより行い、試験片ごとに浸漬時間を変更して行った。
また、ブラスト処理工程は、第1エッチング処理工程後の全ての試験片について同じ条件で行い、SiC(炭化珪素)の投射材を回路層表面に投射することにより行った。ブラスト処理条件を以下に示す。
(ブラスト処理条件)
投射材:SiC、平均粒径30±2μm(昭和電工株式会社製のデンシックC#400J)
投射速度:加工圧力として0.15MPa〜0.20MPa
ブラスト処理後の回路層の表面粗さ:≦0.7μm
JIS standard 1N99 (purity 99.99 mass% or more: so-called 4N aluminum) was used for the circuit layer and the heat dissipation layer, and AlN was used for the ceramic substrate. Moreover, the 1st etching process process was performed by immersing in 50 degreeC and 2 mass% NaOH solution, and changing immersion time for every test piece.
The blasting process was performed under the same conditions for all test pieces after the first etching process, and was performed by projecting a SiC (silicon carbide) projecting material onto the surface of the circuit layer. The blasting conditions are shown below.
(Blast processing conditions)
Projection material: SiC, average particle size of 30 ± 2 μm (Densic C # 400J manufactured by Showa Denko KK)
Projection speed: 0.15 MPa to 0.20 MPa as processing pressure
Surface roughness of the circuit layer after blasting: ≦ 0.7 μm

そして、第2エッチング処理工程は、表1記載のとおり、エッチング深さを変化させた以外は同じ条件で行い、20℃(RT)、50質量%HNO溶液に20sec間浸すことにより行った。
表1に示す「カーボン量」及び「シリコン量」は、各試験片の回路層6の表面のニッケルメッキ膜9を硝酸(HNO)で溶解して、回路層6表面をX線光電子分光装置(XPS)により測定したものである。
Then, as shown in Table 1, the second etching treatment step was performed under the same conditions except that the etching depth was changed, and was performed by immersing in a 20 mass% (RT), 50 mass% HNO 3 solution for 20 seconds.
“Carbon amount” and “silicon amount” shown in Table 1 are obtained by dissolving the nickel plating film 9 on the surface of the circuit layer 6 of each test piece with nitric acid (HNO 3 ), so that the surface of the circuit layer 6 is X-ray photoelectron spectrometer. It is measured by (XPS).

X線光電子分光には、アルバック・ファイ社製のX線光電子分光装置を用い、測定条件は以下に示すとおりとした。
(測定条件)
X線源:Standard AlKα 350W
パスエネルギー:187.85eV(Survey)、23.5eV(Depth)
測定間隔:0.8eV/step、0.05eV(Depth)
測定面に対する光電子取出角:45deg
分光エリア:約800μmφ
For X-ray photoelectron spectroscopy, an X-ray photoelectron spectrometer manufactured by ULVAC-PHI was used, and the measurement conditions were as shown below.
(Measurement condition)
X-ray source: Standard AlKα 350W
Path energy: 187.85 eV (Survey), 23.5 eV (Depth)
Measurement interval: 0.8 eV / step, 0.05 eV (Depth)
Photoelectron extraction angle with respect to measurement surface: 45 deg
Spectroscopic area: about 800μmφ

そして、このようにして製作したそれぞれの試験片について、98%水素ガス雰囲気に360℃、1分間さらす加速試験を行った後に、「メッキ密着性」を評価した。
「メッキ密着性」は、基盤目付着試験(一辺1mmの10×10の升目状の切り目をカッターナイフで膜につけ、18mm幅の粘着テープを貼り付けて剥がしたとき、剥がれずに残った升目の数で表す)で評価した。粘着テープで升目が剥がされることなく、残った升目の数が100であったものを「○」、残った升目の数が99以下で、升目の1つでも剥がれが発生したものを「×」として評価した。
Each test piece manufactured in this manner was subjected to an accelerated test in which it was exposed to a 98% hydrogen gas atmosphere at 360 ° C. for 1 minute, and then “plating adhesion” was evaluated.
“Plating adhesion” is a substrate adhesion test (a 10 mm square cut with a side of 1 mm is applied to the film with a cutter knife, and an 18 mm wide adhesive tape is applied and peeled off. (Expressed in numbers). “○” means that the number of remaining squares is 100 without peeling the squares with the adhesive tape, and “×” means that the number of remaining squares is 99 or less and even one of the squares is peeled off. As evaluated.

Figure 2013214541
Figure 2013214541

表1からわかるように、カーボン量が2.0at%以下、シリコン量が0.5at%以下とした実施例1〜4では、メッキ密着性が良くなった。
また、第2エッチング量が0.5μmとした比較例では、カーボン量が2.0at%超、及びシリコン量が0.5at%超となり、メッキ密着性が劣化した。さらに、第2エッチング処理を施さなかった従来例でも、カーボン量が2.0at%超、及びシリコン量が0.5at%超となり、メッキ密着性が劣化した。
このことから、回路層表面のカーボン量が2.0at%以下、シリコン量が0.5at%以下となると、ニッケルメッキ膜の剥がれを防止することができることがわかった。
As can be seen from Table 1, in Examples 1 to 4 in which the carbon amount was 2.0 at% or less and the silicon amount was 0.5 at% or less, the plating adhesion was improved.
Further, in the comparative example in which the second etching amount was 0.5 μm, the carbon amount exceeded 2.0 at% and the silicon amount exceeded 0.5 at%, and the plating adhesion deteriorated. Furthermore, even in the conventional example in which the second etching process was not performed, the carbon amount exceeded 2.0 at% and the silicon amount exceeded 0.5 at%, and the plating adhesion deteriorated.
From this, it was found that when the carbon amount on the circuit layer surface was 2.0 at% or less and the silicon amount was 0.5 at% or less, peeling of the nickel plating film could be prevented.

なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。   In addition, this invention is not limited to the said embodiment, A various change can be added in the range which does not deviate from the meaning of this invention.

1 パワーモジュール
2 セラミックス基板
3 パワーモジュール用基板
4 電子部品
5 ヒートシンク
6,7 金属層
8 はんだ接合層
9 ニッケルメッキ膜
15 ボンディングワイヤ
30 積層体
40 耐熱シート
100 加圧装置
111 ベース板
112 ガイドポスト
113 固定板
114 押圧板
115 付勢手段
DESCRIPTION OF SYMBOLS 1 Power module 2 Ceramic substrate 3 Power module substrate 4 Electronic component 5 Heat sink 6,7 Metal layer 8 Solder joint layer 9 Nickel plating film 15 Bonding wire 30 Laminate 40 Heat-resistant sheet 100 Pressurizing device 111 Base plate 112 Guide post 113 Fixing Plate 114 Press plate 115 Biasing means

Claims (2)

セラミックス基板の表面にろう材を介在させて回路層をろう付け接合し、ろう付け接合後の前記回路層上にニッケルメッキ膜を形成するパワーモジュール用基板の製造方法であって、前記セラミックス基板に前記回路層をろう付け接合するろう付け工程と、ろう付け接合後に前記回路層表面をエッチング処理する第1エッチング処理工程と、該第1エッチング処理工程後の前記回路層表面にブラスト処理を施すブラスト処理工程と、ブラスト処理後の前記回路層表面を再度エッチング処理する第2エッチング処理工程と、該第2エッチング工程処理後の回路層上にニッケルメッキ膜を形成するメッキ形成工程とを有し、前記第2エッチング処理工程において、前記回路層表面を0.8μm以上除去することを特徴とするパワーモジュール用基板の製造方法。   A method for manufacturing a power module substrate, wherein a brazing material is interposed on a surface of a ceramic substrate to braze and join a circuit layer, and a nickel plating film is formed on the circuit layer after brazing and joining. A brazing step for brazing and joining the circuit layers; a first etching treatment step for etching the surface of the circuit layer after brazing joining; and a blasting treatment for blasting the surface of the circuit layer after the first etching treatment step A process step, a second etching process step for re-etching the surface of the circuit layer after the blast treatment, and a plating formation step for forming a nickel plating film on the circuit layer after the second etching step treatment, In the second etching process step, the surface of the circuit layer is removed by 0.8 μm or more. The method of production. セラミックス基板の表面にろう材を介在させて回路層を接合したものであって、前記回路層表面のカーボン量が2.0at%以下、シリコン量が0.5at%以下とされていることを特徴とするパワーモジュール用基板。   A circuit layer is bonded to the surface of a ceramic substrate by interposing a brazing material, and the carbon amount on the surface of the circuit layer is 2.0 at% or less and the silicon amount is 0.5 at% or less. Power module substrate.
JP2012082570A 2012-03-30 2012-03-30 Power module substrate manufacturing method Active JP6152626B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012082570A JP6152626B2 (en) 2012-03-30 2012-03-30 Power module substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012082570A JP6152626B2 (en) 2012-03-30 2012-03-30 Power module substrate manufacturing method

Publications (2)

Publication Number Publication Date
JP2013214541A true JP2013214541A (en) 2013-10-17
JP6152626B2 JP6152626B2 (en) 2017-06-28

Family

ID=49587707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012082570A Active JP6152626B2 (en) 2012-03-30 2012-03-30 Power module substrate manufacturing method

Country Status (1)

Country Link
JP (1) JP6152626B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015193880A (en) * 2014-03-31 2015-11-05 三菱マテリアル株式会社 Method for manufacturing power module substrate having heat sink
JP2016176098A (en) * 2015-03-19 2016-10-06 三菱マテリアル株式会社 Method for manufacturing plated power module substrate
JP2017057486A (en) * 2015-09-18 2017-03-23 三菱マテリアル株式会社 Production of substrate for plated power module

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160288A (en) * 1991-12-06 1993-06-25 Mitsubishi Materials Corp Manufacture of semiconductor device mounting substrate
JPH1065294A (en) * 1996-08-14 1998-03-06 Toshiba Corp Ceramic wiring board and manufacture thereof
JP2002359453A (en) * 2001-03-29 2002-12-13 Ngk Insulators Ltd Circuit board and manufacturing method therefor
JP2003060129A (en) * 2001-08-09 2003-02-28 Denki Kagaku Kogyo Kk Circuit board and method for partially plating circuit board
JP2008117833A (en) * 2006-11-01 2008-05-22 Mitsubishi Materials Corp Power module substrate, method for manufacturing power module substrate, and power module
JP2010238932A (en) * 2009-03-31 2010-10-21 Mitsubishi Materials Corp Power module substrate, power module substrate having heat sink, and method of manufacturing power module

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160288A (en) * 1991-12-06 1993-06-25 Mitsubishi Materials Corp Manufacture of semiconductor device mounting substrate
JPH1065294A (en) * 1996-08-14 1998-03-06 Toshiba Corp Ceramic wiring board and manufacture thereof
JP2002359453A (en) * 2001-03-29 2002-12-13 Ngk Insulators Ltd Circuit board and manufacturing method therefor
JP2003060129A (en) * 2001-08-09 2003-02-28 Denki Kagaku Kogyo Kk Circuit board and method for partially plating circuit board
JP2008117833A (en) * 2006-11-01 2008-05-22 Mitsubishi Materials Corp Power module substrate, method for manufacturing power module substrate, and power module
JP2010238932A (en) * 2009-03-31 2010-10-21 Mitsubishi Materials Corp Power module substrate, power module substrate having heat sink, and method of manufacturing power module

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015193880A (en) * 2014-03-31 2015-11-05 三菱マテリアル株式会社 Method for manufacturing power module substrate having heat sink
JP2016176098A (en) * 2015-03-19 2016-10-06 三菱マテリアル株式会社 Method for manufacturing plated power module substrate
JP2017057486A (en) * 2015-09-18 2017-03-23 三菱マテリアル株式会社 Production of substrate for plated power module

Also Published As

Publication number Publication date
JP6152626B2 (en) 2017-06-28

Similar Documents

Publication Publication Date Title
JP5918008B2 (en) Manufacturing method of cooler
JP5892281B2 (en) Power module substrate with heat sink and power module
JP5367914B2 (en) Wiring substrate, manufacturing method thereof, and semiconductor device
WO2007142261A1 (en) Power element mounting substrate, method for manufacturing the power element mounting substrate, power element mounting unit, method for manufacturing the power element mounting unit, and power module
JP6201827B2 (en) Manufacturing method of power module substrate with heat sink
KR20110015544A (en) Substrate for power module, power module, and method for producing substrate for power module
JP4978221B2 (en) Circuit board manufacturing apparatus and manufacturing method, and cushion sheet used in the manufacturing method
JP6853455B2 (en) Manufacturing method of board for power module
JP6455056B2 (en) Manufacturing method and pressure device for power module substrate with heat sink
JP2015185606A (en) Method of manufacturing board for power module
JP6152626B2 (en) Power module substrate manufacturing method
JP5141566B2 (en) Insulated circuit board manufacturing method, insulated circuit board, and power module substrate
JP6201828B2 (en) Manufacturing method of power module substrate with heat sink
JP5786569B2 (en) Power module substrate manufacturing method
JP6651924B2 (en) Method of manufacturing bonded body and method of manufacturing power module substrate
JP6020256B2 (en) Manufacturing method of power module substrate with heat sink
JP2017163074A (en) Method for manufacturing power module substrate
JP2011082502A (en) Substrate for power module, substrate for power module with heat sink, power module, and method of manufacturing substrate for power module
WO2014097880A1 (en) Method for producing substrate for power modules
JP5666372B2 (en) Laminated material for insulating substrates
JP5131205B2 (en) Power module substrate manufacturing method
JP4121827B2 (en) Method for manufacturing module structure
JP4692908B2 (en) Module structure
WO2024014532A1 (en) Multilayer assembly, semiconductor device using same, and method for manufacturing same
JP6079345B2 (en) Power module substrate and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170216

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170502

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170515

R150 Certificate of patent or registration of utility model

Ref document number: 6152626

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150