JP2013201549A

JP2013201549A - 送信器

Info

Publication number: JP2013201549A
Application number: JP2012067873A
Authority: JP
Inventors: Hiroshi Aoki; 拓青木; Hitoshi Ando; 仁安藤
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2012-03-23
Filing date: 2012-03-23
Publication date: 2013-10-03
Anticipated expiration: 2032-03-23
Also published as: JP5817612B2

Abstract

【課題】シンボル境界部の不連続性に伴う高調波によるサイドローブを抑制する。
【解決手段】送信器は，周波数領域の信号を時間領域の信号に変換し，当該周波数領域の信号にガードインターバルを付加する逆フーリエ変換部と，逆フーリエ変換部から出力された時間領域の信号のシンボル内の複数サンプルデータを抽出するサンプル抽出回路と，抽出された抽出サンプルデータをスプライン補間演算するスプライン補間回路と，抽出サンプルデータと同じサンプル数を有しシンボルの境界部を中心とする境界サンプルデータを，スプライン補間回路が演算した補間サンプルデータで置き換える置換回路とを有する。
【選択図】図５

Description

本発明は，送信器に関する。

近年，無線通信方式として，OFDM(直交周波数分割多重）方式や，OFDMA(直交周波数分割多重接続）方式などが普及している。OFDMは，互いに直交する多数の搬送波を多重化したものであり，一方，OFDMAは，さらに複数のユーザが全サブチャネルを共有して各ユーザにサブチャネルを割り当てるものである。

特開２００９−１０６６２号公報

WiMAXやWi-FiなどのOFDM/OFDMA方式の無線通信では，時間ドメイン（時間領域）の信号は送信シンボル間の境界において位相の不連続を有する。各シンボルでＰＳＫ，ＱＰＳＫ，１６ＱＡＭ等の位相変調が行われるからである。このようなシンボル境界での不連続は，高周波回路内のアナログ回路において高次高調波成分を発生させる。かかる高次高調波は，周波数特性において送信帯域の両側にサイドローブが発生するという問題を招く。

このようなサイドローブを抑制する方法として，Wi-Fi規格に規定されている，シンボル境界の前後数サンプルに規定の窓関数を乗算する方法がある。しかし，WiMAXのようにWi-Fiに比べてより多くのサブキャリアを多重化する通信方式では，窓関数によるサイドローブ軽減効果は限定的である。

また，他の抑制方法としては，高周波回路内のアナログフィルタを設けたり，デジタル回路の最終段にデジタルフィルタを設けたりすることも考えられる。しかし，前者の場合は急峻な係数のアナログフィルタが必要になり，アナログフィルタによるサイドローブ低減は実現困難であり，仮にサイドローブを低減したとても，それに伴って送信帯域内の信号の一部も抑制され送信信号の品質を劣化させる可能性が高い。また，後者の場合はフィルタの係数が複雑化し回路規模が大きくなりコストアップを招く。

そこで，本発明の目的は，サイドローブを適切に低減する送信器を提供することにある。

送信器の第１の側面は，周波数領域の信号を時間領域の信号に変換し，当該周波数領域の信号にガードインターバルを付加する逆フーリエ変換部と，
前記逆フーリエ変換部から出力された前記時間領域の信号のシンボル内の複数サンプルデータを抽出するサンプル抽出回路と，
前記抽出された抽出サンプルデータをスプライン補間演算するスプライン補間回路と，
前記抽出サンプルデータと同じサンプル数を有し前記シンボルの境界部を中心とする境界サンプルデータを，前記スプライン補間回路が演算した補間サンプルデータで置き換える置換回路とを有する。

第１の側面による送信器はサイドローブを抑制する。

OFDMA方式の無線通信装置の送信回路の構成例を示す図である。ベクトルマッピングの一例を示す図である。 GI挿入部14から出力される時間ドメインの信号波形例を示す図である。サイドローブを示す周波数スペクトラムの図である。第１の実施の形態における送信回路の構成図である。ＧＩ挿入部１４が出力する時間ドメイン信号に対するサンプル抽出回路１７による数サンプル抽出を説明する図である。図５の送信回路のサンプル抽出とスプライン補間とタイミング調整と置換との関係を示す図である。置換回路２０の出力信号Ｓ２０の詳細図である。第１の実施の形態におけるサンプル抽出回路の構成例を示す図である。サンプル抽出回路１７の動作を示すタイミングチャート図である。置換回路２０による置換タイミングを説明する図である。置換回路２０の構成を示す図である。置換回路の動作を示す図である。第２の実施の形態における送信器の動作を説明する図である。第２の実施の形態におけるサンプル抽出回路の構成を示す図である。図１５のサンプル抽出回路の動作を示すタイミングチャート図である。タイミング調整回路の一例を示す図である。第１の実施の形態の有効シンボルの先頭８サンプルを３次スプライン補間して置換した場合の周波数スペクトラムの図である。

図１は，OFDMA方式の無線通信装置の送信回路の構成例を示す図である。この送信回路は，送信データを生成する送信データ生成部11と，指定された送信期間の周波数方向と時間方向の２次元配置（マップ）情報にしたがって送信サブキャリアを割り当て，各送信サブキャリアをベクトルマッピングにより変調するサブキャリアアロケーション回路12と，複数のサブキャリアに対応する周波数ドメインの信号を時間ドメイン信号に変換するIFFT（Inverse Fast Fourier Transfer）回路13と，IFFTをおこなった時間ドメインの信号にガードインターバルを挿入するGI挿入部14と，デジタル信号をアナログ信号に変換するDAC（Digital Analog Converter）回路15と，直交変調機能を有し，ベースバンド帯域の信号を搬送波周波数帯域の信号に変換する高周波（RF：Radio Frequency）回路16とを有する。IFFTされた時間ドメインの信号は，Iチャネル成分とQチャネル成分とを有する。

上記のIFFT回路13とGI挿入部14とで，周波数領域の信号を時間領域の信号に変換し，当該周波数領域の信号にガードインターバルを付加する逆フーリエ変換部が構成される。

前述のWi-Fi規格の窓関数は，GI挿入部14とDAC回路15との間に設けられる。また，アナログフィルタは，RF回路16内に設けられる。そして，デジタルフィルタは，GI挿入部14とDAC回路15との間に設けられる。しかし，これらのサイドローブ抑制対策は，前述のとおりいずれも不十分である。

図２は，ベクトルマッピングの一例を示す図である。I軸とQ軸とからなる二次元座標上に，QPSK変調では４つの座標点それぞれに２ビットの送信データを割り当て，16QAMでは１６の座標点それぞれに４ビットの送信データを割り当てる。割り当てられた座標軸の振幅と位相に基づいて，サブキャリアが変調される。

図３は，GI挿入部14から出力される時間ドメインの信号波形例を示す図である。時間ドメインの信号波形は，複数のサブキャリアがIFFTされているので，非常に複雑な波形であるが，図３では，簡単のために，単一のサブキャリアのみを示している。時間的に連続するシンボルｎとシンボルｎ＋１には，それぞれ有効シンボルの後方の一部をガードインターバルＧＩとして前方に付加されている。ガードインターバルＧＩと有効シンボルとは連続する波形であるので，各シンボル内の波形は連続している。しかし，シンボル境界では，両シンボルでの変調成分が異なる場合は，位相が不連続の波形になる。このシンボル間の不連続性がＲＦ回路内で高次高調波を発生し，送信帯域の両側にサイドローブを形成させる。

図４は，サイドローブを示す周波数スペクトラムの図である。横軸が伝送空間に送出される高周波信号の周波数，縦軸がそのパワーに対応する。割り当てられた周波数帯域ＦＢでは高いパワーになっていて，周波数帯域ＦＢの外側では低いパワーになっていることが理想的である。送出される高周波信号にシンボル境界が含まれていない場合（Ｓ４２）では，周波数帯域ＦＢの外側のパワーは急峻に低下している。それに対して，シンボル境界が含まれている場合（Ｓ４１）では，周波数帯域ＦＢの外側でのパワーが比較的高く，サイドローブを発生している。

［第１の実施の形態］
図５は，第１の実施の形態における送信回路の構成図である。この送信回路は，図１の構成に加えて，ＧＩ挿入部１４とＤＡＣ１５との間にタイミング調整回路１９と置換回路２０とを設け，さらに，サンプル抽出回路１７とスプライン補間回路１８とを有する。

サンプル抽出回路１７は，サブキャリアアロケーション回路１２から出力される処理開始信号Ｓ１とＣＰＵからの抽出サンプル数Ｓ２とに基づいて，ＧＩ挿入部１９の出力信号から有効シンボル内の複数サンプル，つまり数サンプル，例えば先頭の数サンプル，を抽出する。スプライン補間回路１８は，抽出した数サンプルをスプライン補間する。このスプライン補間は，比較的低次のスプライン補間が望ましく，演算の容易性（低次が容易）と補間精度（高次が高精度）を考慮すると，３次のスプライン補間が最も望ましい。これにより，抽出された時間ドメインの信号の数サンプルはよりなめらかな曲線上のサンプルのデータ値に変更される。

タイミング調整回路１９は，ＧＩ挿入部１４の出力信号の置換回路２０への入力タイミングと，スプライン補間回路１８の出力信号の置換回路２０への入力タイミングを同期させるために遅延時間ｄ１９遅延させる。そして，置換回路２０は，タイミング調整回路１９の出力信号のシンボル境界の前後数サンプルを，スプライン補間回路１８が出力する補間済みの数サンプルと置き換える。なお，ＣＰＵは，送信回路の外部に設けられ，所定の通信制御などを行う。

図６は，ＧＩ挿入部１４が出力する時間ドメイン信号に対するサンプル抽出回路１７による数サンプル抽出を説明する図である。各シンボル#n,#n+1は，先頭にガードインターバル，それに続いて有効シンボルを有する。デジタル回路であるので，このシンボル内の時間ドメインの信号は，離散的なサンプルのデジタル値である。

サンプル抽出回路１７は，シンボル内の任意の位置の数サンプルを抽出する。ただし，本実施の形態では，サンプル抽出回路１７は，有効シンボルの先頭の８サンプルＳ１７を抽出する。そのために，サンプル抽出回路１７は，サブキャリアアロケーション回路１２が有効シンボルの先頭のタイミングで出力する処理開始信号Ｓ１のタイミングを利用している。この点は，後述する。抽出するサンプル数は，ＣＰＵにより任意の数に設定することができる。

図７は，図５の送信回路のサンプル抽出とスプライン補間とタイミング調整と置換との関係を示す図である。ＧＩ挿入部の出力Ｓ１４は，シンボル#n,#n+1を有する。サンプル抽出回路１７は，図６で説明したとおり，時間的に先のシンボル#n内の有効シンボルの先頭の８サンプルＳ１７を抽出する。この抽出された８サンプルＳ１７は，スプライン補間回路１８により，前述した３次スプライン補間される。その結果，補間された８サンプルは，よりなめらかな３次曲線上のサンプルのデータ値に変更されている。

スプライン補間回路の出力Ｓ１８は置換回路２０に入力され，タイミング調整回路の出力Ｓ１９のシンボル＃ｎ，＃ｎ＋１の境界ＳＢが，補間された８サンプルで置き換えられる。つまり，サンプル抽出回路出力Ｓ１７からスプライン補間回路出力Ｓ１８までの時間が，スプライン補間回路による補間処理時間である。図７の例では，この補間処理時間が長くなり，ＧＩ挿入部出力Ｓ１４の境界８サンプルの先頭ＨＳＢより後で，スプライン補間回路出力Ｓ１８が出力される。そのため，ＧＩ挿入部出力Ｓ１４のシンボル境界のタイミングと，スプライン補間回路出力Ｓ１８のタイミングとをそろえるために，タイミング調整回路１９は，遅延ｄ１９だけＧＩ挿入部出力Ｓ１４を遅延させる。

図８は，置換回路２０の出力信号Ｓ２０の詳細図である。スプライン補間された信号Ｓ１８は８サンプルの信号であり，その前半の４サンプルＳ１−Ｓ４は，タイミング調整回路出力Ｓ１９のシンボル境界より前の４サンプルと置換され，後半の４サンプルＳ５−Ｓ８は，同Ｓ１９のシンボル境界より後ろの４サンプルと置換される。この結果，置換回路２０の出力Ｓ２０のシンボル境界の８サンプルは，少なくとも位相不連続による不連続性がない低次の曲線上のサンプルであるので，ＲＦ回路により高調波が発生してサイドローブが形成されることが抑制される。

図９は，第１の実施の形態におけるサンプル抽出回路の構成例を示す図である。サンプル抽出回路１７は，ＧＩ挿入部出力Ｓ１４とデータ「０」のいずれかを選択するセレクタＳＥＬと，サブキャリアアロケーション回路１２から出力されるシンボルの先頭を示す処理開始信号Ｓ１に応答して図示しない同期クロックをカウントするカウンタ１７２と，抽出イネーブル信号Enableを出力するデコーダＤＥＣと，抽出イネーブル信号Enableを遅延させてタイミング信号Ｓ４を出力する遅延回路１７３とを有する。なお，ＧＩ挿入回路出力Ｓ１４は，実際にはIch,Qchの両方に存在するが，簡単のために一方のみ示している。ただし，カウント１７２とデコーダＤＥＣと遅延回路１７３は，Ich,Qchで共有する。

図１０は，サンプル抽出回路１７の動作を示すタイミングチャート図である。図１０の右方向が時間軸であり，３つの時間帯ｔ１，ｔ２，ｔ３の信号波形が示されている。サブキャリアアロケーション回路１２は，ＯＦＤＭまたはＯＦＤＭＡのデジタル変調処理の最初の処理として，送信データを図２の座標上の符号化点に割り当てる。そして，サブキャリアアロケーション回路１２は，ＧＩ挿入部１４が各シンボルの先頭を出力するタイミングを示す処理開始信号Ｓ１を出力する。

時間帯ｔ１において，ＧＩ挿入部の出力Ｓ１４は，連続するシンボル＃ｎ，＃ｎ＋１を有している。そして，各シンボルの先頭のタイミングで処理開始信号Ｓ１がＨレベルに立ち上がっている。また，ＣＰＵは，抽出サンプル数Ｓ２として，８サンプルであることを示すデータ0x8を出力する。

カウンタ１７２は，処理開始信号Ｓ１の立ち上がりエッジに応答して，同期クロックのカウントを開始する。図１０には，カウンタ１７１のカウント値が示されている。例えば，ガードインターバルＧＩが１２８サンプルの場合は，シンボルの先頭から１２９サンプル以降が有効シンボルになる。そして，抽出サンプル数Ｓ２が８サンプルの場合は，抽出する８サンプルは，シンボルの先頭から１２９サンプル以降１３６サンプルである。

そこで，時間帯ｔ２において，デコーダＤＥＣは，カウンタ値がｎ＝１２８〜ｍ＝１３５の間だけＨレベルの抽出イネーブル信号Enableを出力する。カウンタ値がずれているのはカウンタの初期値が０だからである。そして，セレクタＳＥＬは，抽出イネーブル信号Enableに応じて，カウンタ値が１２８〜１３５の間はＧＩ挿入部の出力Ｓ１４を選択し，それ以外のカウンタ値０〜１２７，１３６〜次のシンボル＃ｎ＋１とのシンボル境界まではサンプルデータ「０」を選択する。

時間帯ｔ３では，ＧＩ挿入部の出力Ｓ１４には次のシンボル＃ｎ＋１とのシンボル境界がある。そこで，有効シンボルが１０２４サンプルの場合は，遅延回路１７３は，１０２４〜（８／２）＝１０２０サンプルだけ抽出イネーブル信号Enableを遅延させて，タイミング信号Ｓ４を出力する。その結果，タイミング信号Ｓ４がＨレベルの期間は，スプライン補正された８サンプルと置き換えられるシンボル境界を中心とする前後８サンプルのタイミングと整合する。このタイミング信号Ｓ４に応答して，置換回路２０は，入力される時間ドメインの信号のシンボル境界を中心とする前後８サンプルを，スプライン補間された信号Ｓ１８と置き換える。

図１１は，置換回路２０による置換タイミングを説明する図である。置換回路２０は，タイミング信号Ｓ４がＨレベルの間の信号Ｓ１９の８サンプルを，補間された８サンプルＳ１８と置き換える。図１１には，ＧＩ挿入部出力Ｓ１４のシンボル＃ｎと＃ｎ＋１が示されている。シンボル＃ｎの有効シンボルの先頭８サンプルがサンプル抽出回路の出力Ｓ１７である。スプライン補間回路１８の補間演算による遅延時間ｄ１８後に補間された８サンプルＳ１８が出力される。この補間出力Ｓ１８がＧＩ挿入部出力Ｓ１４のシンボル境界のタイミングより前に出力される場合は，置換回路２０はタイミング信号Ｓ４がＨレベルになるタイミングで，ＧＩ挿入出力Ｓ１４のシンボル境界を中心とする前後４サンプルをスプライン補間回路出力Ｓ１８に置き換える。

ただし，サンプル抽出回路が出力する抽出サンプルＳ１７のサンプル数が多くなるなどの場合は，スプライン補間回路の補間演算時間が一点鎖線で示すようにｄ１８（２）と長くなり，スプライン補間回路出力Ｓ１８がＧＩ挿入部出力Ｓ１４のシンボル境界のタイミングより後になることがある。その場合は，タイミング調整回路１９がＧＩ挿入部出力Ｓ１４を遅延時間ｄ１９だけ遅延させ，サンプル抽出回路１７内の遅延回路１７３もタイミング信号Ｓ４を遅延時間ｄ１９だけ遅延させる。それにより，置換回路２０は，タイミング信号Ｓ４のタイミングでタイミング調整された信号Ｓ１９のシンボル境界前後４サンプルをスプライン補間回路出力Ｓ１８で置換する。

このように，タイミング調整回路１９とサンプル抽出回路１７内の遅延回路１７３の遅延時間は，スプライン補間回路１８の補間演算時間に応じて適切に設定される。

図１２は，置換回路２０の構成を示す図である。置換回路２０は，タイミング信号Ｓ４に応じてタイミング調整回路出力Ｓ１９とスプライン補間回路出力Ｓ１８のいずれかを選択するセレクタＳＥＬを有する。

図１３は，置換回路の動作を示す図である。前述のとおり，タイミング調整回路出力Ｓ１９のシンボル境界前後８サンプルのタイミングと，タイミング信号Ｓ４のＨレベルの期間とが整合するように，タイミング調整回路１９の遅延時間と，タイミング信号Ｓ４の遅延時間とが設定される。さらに，スプライン補間回路出力Ｓ１８の８サンプルのタイミングが遅くなる場合も，同様にタイミング調整が行われる。その結果，タイミング調整回路出力Ｓ１９のシンボル境界前後８サンプルが，スプライン補間回路出力Ｓ１８の補間された８サンプルに置き換えられる。

［第２の実施の形態］
図１４は，第２の実施の形態における送信器の動作を説明する図である。第１の実施の形態の図７と比較して説明する。第２の実施の形態の送信器では，図７と同様に，サンプル抽出回路１７が，ＧＩ挿入部出力Ｓ１４のシンボル＃ｎの有効シンボルの先頭８サンプルＳ１７４を抽出する。さらに，サンプル抽出回路１７が，スプライン補間された８サンプルに置換されるシンボル＃ｎ，＃ｎ＋１のシンボル境界を中心とする前後４サンプルの両側２サンプルＳ１７４−１，Ｓ１７４−２（２サンプルは一例）も抽出し，先に抽出した８サンプルＳ１７４の前後に両側２サンプルＳ１７４−１，Ｓ１７４−２を拡張分抽出サンプルとして付加して，スプライン補間対象の合成信号Ｓ１７１を生成する。

この合成信号Ｓ１７１がスプライン補間回路１８により３次スプライン補間され，補間後の１２サンプルのデータが，３次のなめらかな曲線上のデータに変換される。スプライン補間された１２サンプルのうち，中心の８サンプルＳ１８がスプライン補間回路から出力される。そして，スプライン補間出力Ｓ１８が，タイミング調整回路出力Ｓ１９のシンボル境界を中心とする８サンプルと置き換えられる。

上記の方法によれば，スプライン補間対象が，置換対象の８サンプルＳ１７４と，置換される８サンプルの前後２サンプルＳ１７４−１，Ｓ１７４−２とを合成したものであるので，８サンプルＳ１７４と，前後２サンプルＳ１７１−１，Ｓ１７１−２とは，スプライン補間後なめらかな３次曲線上のデータに補正される。そして，補間後の８サンプルＳ１８が，タイミング調整回路出力Ｓ１９のサンプル境界の８サンプルと置き換えられる。その結果，補間された８サンプルＳ１８と前後２サンプルＳ１７１−２，Ｓ１７１−２との境界の不連続性は緩和され，サイドローブを適切に抑制することができる。

図１５は，第２の実施の形態におけるサンプル抽出回路の構成を示す図である。図９のサンプル抽出回路の構成と異なるところは，処理開始信号Ｓ１をトリガにして同期クロックでカウントアップされるカウンタ値と抽出サンプル数Ｓ２とに応じてイネーブル信号を出力するデコーダＤＥＣ＃１に加えて，カウンタ値と拡張分抽出サンプル数Ｓ２Ａとに応じてイネーブル信号を出力するデコーダＤＥＣ＃２を設け，それに伴って２つのデコーダ出力を合成するＯＲゲートを設けている。さらに，異なる時間帯に抽出される８サンプルと拡張分の４サンプル（前後２サンプル）とを合成する合成回路１７１を有する。

図１６は，図１５のサンプル抽出回路の動作を示すタイミングチャート図である。図１０と同様に，右方向が時間方向であり，時間帯ｔ１，ｔ２，ｔ３が示されている。まず，時間帯ｔ１にて，処理開始信号Ｓ１がシンボル＃ｎの先頭のタイミングで出力され，カウンタ１７２が図示しない同期クロックに同期してカウントアップする。そして，図１０の例と同様に，時間帯ｔ２で，カウント値がｎ＝１２８〜ｍ＝１３５の期間，デコーダＤＥＣ＃１がイネーブル信号Enalbe1をＨレベルにする。これに応答してセレクタ１７４は，ＧＩ挿入部出力Ｓ１４からシンボル＃ｎの有効シンボルの先頭の８サンプルをセレクタ出力Ｓ１７４として出力する。図１６中の抽出８サンプルｙである。この抽出８サンプルｙは，合成回路１７１内で一時的に保持される。

さらに，時間帯ｔ３では，１シンボルが１０２４サンプルで構成される例では，シンボル＃ｎ内でのカウント値がｋ＝１０１８，ｌ＝１０１９と，シンボル＃ｎ＋１内のカウント値４，５とで，デコーダＤＥＣ＃２がイネーブル信号Enable1をＨレベルにする。これに応答して，セレクタ１７４が，ＧＩ挿入部出力Ｓ１４から拡張分前後２サンプルｘ，ｚをセレクタ出力Ｓ１７４として出力する。

合成回路１７１は，先にセレクタ１７４から出力された８サンプルｙの前後に拡張分前後２サンプルｘ，ｚを付加して，合成回路出力Ｓ１７１として出力する。同時に，合成回路１７１は，デコーダＤＥＣ＃２が出力したイネーブル信号Enable1に基づき，合成出力Ｓ１７１の期間Ｈレベルになるイネーブル信号Enalbe2を出力する。そして，スプライン補間回路１８は，イネーブル信号Enable2に応答して合成回路出力（２＋８＋２サンプル）Ｓ１７１について３次スプライン補間演算を実行する。スプライン補間回路１８は，前述のとおり，演算結果から前後の２サンプルを除外した８サンプルをスプライン補間出力Ｓ１８として置換回路２０に出力する。

遅延回路１７３から出力されるタイミング信号Ｓ４は，時間帯ｔ３では未だＨレベルにならず，図１４で説明したとおり，スプライン補間演算後のタイミングであって，タイミング調整回路１９でタイミング調整された時間ドメインの信号Ｓ１９のシンボル＃ｎ，＃ｎ＋１の境界８サンプルのタイミングと整合するタイミングでＨレベルになる。

図１７は，タイミング調整回路の一例を示す図である。図１１，図１４で説明したとおり，タイミング調整回路１８は，スプライン補間演算に要する時間ｄ１８に応じて，異なる遅延時間ｄ１９を有する。そこで，図１７のタイミング調整回路は，抽出サンプル数それぞれに対応する遅延時間を有する抽出時遅延回路群１９２と，抽出サンプル数Ｓ２に応じて抽出時遅延回路１９２のいずれかを選択するデコーダ１９１と，ＯＲゲート１９３とを有する。

図１７中の表に，参考例として，スプライン補間処理に要する遅延量を抽出サンプル数に対応して示している。この例は，第１の実施の形態のように８サンプルを前後に拡張分の２サンプルを付加せずにスプライン補間処理した例である。第２の実施の形態であれば，抽出サンプル数Ｓ２と拡張分抽出サンプル数Ｓ２Ａとの合計サンプル数に対応した遅延量になる。いずれにしても，サンプル数が多くなるほどスプライン補間処理に要する遅延量が増える。それに伴い，タイミング調整回路内の遅延量ｄ１９も増やすことが必要になる。

図１７によれば，スプライン補間対象のサンプル数に応じて，デコーダ１９１が適切な遅延回路１９２を選択するイネーブル信号ＥＮを出力し，イネーブル信号ＥＮで選択された遅延回路１９２が選択され，適切なタイミング調整が行われる。

図１８は，第１の実施の形態の有効シンボルの先頭８サンプルを３次スプライン補間して置換した場合の周波数スペクトラムの図である。Ｓ６２は，図４のＳ４２と同じでシンボル境界を含まない時間ドメイン信号のＯＦＤＭ送信波の周波数スペクトラムであり，Ｓ６３は，第１の実施の形態により３次スプライン補間された８サンプルに置換した時間ドメイン信号のＯＦＤＭ送信波の周波数スペクトラムである。図４のＳ４１に比較すると，ＯＦＤＭの周波数帯域ＦＢの外側の帯域でのパワーが十分に抑制され，サイドローブが抑制されていることが理解できる。

第２の実施の形態で説明したように，拡張分の前後２サンプルを付加して３次スプライン補間した場合は，さらに，サイドローブが改善される。

なお，抽出する数サンプルの信号は，必ずしも有効シンボルの先頭数サンプルである必要はなく，シンボル境界をサンプル間に含まない数サンプルであればどこでもよく，同様にサイドローブが抑制される。

以上の通り，本実施の形態による送信器は，シンボル境界の位相変調による不連続を緩和してサイドローブを抑制する。

以上の実施の形態をまとめると，次の付記のとおりである。

（付記１）
周波数領域の信号を時間領域の信号に変換し，前記時間領域の信号にガードインターバルを付加する逆フーリエ変換部と，
前記逆フーリエ変換部から出力された前記時間領域の信号のシンボル内の複数サンプルデータを抽出するサンプル抽出回路と，
前記抽出された抽出サンプルデータをスプライン補間演算するスプライン補間回路と，
前記抽出サンプルデータと同じサンプル数を有し前記シンボルの境界部を中心とする境界サンプルデータを，前記スプライン補間回路が演算した補間サンプルデータで置き換える置換回路とを有する送信器。

（付記２）
付記１において，
前記スプライン補間回路は，前記抽出サンプルデータに，前記境界サンプルデータの前後の前後サンプルデータを付加して，前記スプライン補間演算を行い，
前記置換回路は，前記補間サンプルデータとして，前記スプライン補間演算されたサンプルデータのうち前記抽出サンプルデータに対応する数のサンプルデータで置き換える送信器。

（付記３）
付記１または２において，
前記スプライン補間回路は，３次のスプライン補間演算を行う送信器。

（付記４）
付記１，２，３のいずれかにおいて，
前記サンプル抽出回路は，前記シンボルの有効シンボル区間の先頭の複数サンプルを前記抽出サンプルデータとして抽出する送信器。

（付記５）
付記１，２，３のいずれかにおいて，
さらに，前記逆フーリエ変換部と前記置換回路との間に，前記時間領域の信号のうち前記置換されるシンボル境界部の信号の前記置換回路への入力タイミングを，前記スプライン補間回路による前記補間サンプルデータの前記置換回路への入力タイミングに整合させるように遅延させるタイミング調整回路を有する送信器。

（付記６）
付記４において，
前記タイミング調整回路の遅延量は，前記抽出サンプルデータのサンプル数に応じて異なる送信器。

１３：ＩＦＦＴ１４：ＧＩ挿入部
１７：サンプル抽出回路１８：スプライン補間回路
１９：タイミング調整回路２０：置換回路
Ｓ１４，Ｓ１９：時間領域の信号Ｓ１７：抽出サンプルデータ
Ｓ１８：補間サンプルデータ

Claims

周波数領域の信号を時間領域の信号に変換し，前記時間領域の信号にガードインターバルを付加する逆フーリエ変換部と，
前記逆フーリエ変換部から出力された前記時間領域の信号のシンボル内の複数サンプルデータを抽出するサンプル抽出回路と，
前記抽出された抽出サンプルデータをスプライン補間演算するスプライン補間回路と，
前記抽出サンプルデータと同じサンプル数を有し前記シンボルの境界部を中心とする境界サンプルデータを，前記スプライン補間回路が演算した補間サンプルデータで置き換える置換回路とを有する送信器。
請求項１において，
前記スプライン補間回路は，前記抽出サンプルデータに，前記境界サンプルデータの前後の前後サンプルデータを付加して，前記スプライン補間演算を行い，
前記置換回路は，前記補間サンプルデータとして，前記スプライン補間演算されたサンプルデータのうち前記抽出サンプルデータに対応する数のサンプルデータで置き換える送信器。
請求項１または２において，
前記スプライン補間回路は，３次のスプライン補間演算を行う送信器。
請求項１，２，３のいずれかにおいて，
前記サンプル抽出回路は，前記シンボルの有効シンボル区間の先頭の複数サンプルを前記抽出サンプルデータとして抽出する送信器。
請求項１，２，３のいずれかにおいて，
さらに，前記逆フーリエ変換部と前記置換回路との間に，前記時間領域の信号のうち前記置換されるシンボル境界部の信号の前記置換回路への入力タイミングを，前記スプライン補間回路による前記補間サンプルデータの前記置換回路への入力タイミングに整合させるように遅延させるタイミング調整回路を有する送信器。