JP2013201474A - 撮像装置 - Google Patents

Abstract

【課題】 複数の画像処理部を用いることで生じる電力消費の無駄を抑止する。
【解決手段】 被写体光を光電変換することで得られる画像信号を出力する撮像素子と、撮像素子から出力される画像信号に対して画像処理を施すことが可能な複数の画像処理回路と、複数の画像処理回路のいずれか１つに設けられ、他の機器と接続されるインターフェイス部と、画像信号が連続的に撮像素子から出力されるときに、複数の画像処理回路のそれぞれにて画像処理が施された画像処理済みの画像信号をインターフェイス部から他の機器に出力する際の出力量に基づいて、複数の画像処理回路の動作条件を変更する制御部と、を備えたことを特徴とする。
【選択図】 図１

Description

本発明は、撮影により取得された画像データに対して画像処理を施す撮像装置に関する。

デジタルカメラに代表される撮像装置においては、１枚の静止画像を取得する静止画撮影モードの他に、予め設定されたフレームレートに基づいて複数の静止画像を連続的に取得する連続撮影モードや、動画像を取得する動画撮影モードなどが設けられる。このような連続撮影モードや動画撮影モードでは、撮像素子から一定間隔毎に画像データが連続的に出力される。例えば出力した画像データに対する画像処理や符号化処理に係る処理能力が低い場合には、これら処理に係る処理時間が長くなり、撮影が終了した後も未処理の画像データに対する処理が実行される。そこで、画像処理を行う画像処理部（画像処理回路）を２つ配置し、撮像素子から出力される画像データをそれぞれの画像処理部に分配しながら、画像データに対する画像処理を実行することが考案されている（特許文献１参照）。これにより、画像処理能力が向上され、また、画像処理に係る処理時間が短縮される。

特開平５−２２７５１９号公報

しかしながら、２つの画像処理部を設けることは、多大な電力を消費することに繋がる。例えばデジタルカメラに装着されるメモリカードなどの記憶媒体に画像データを書き込む速度が遅い場合、各画像処理部における処理速度は、記憶媒体に画像データを書き込む速度にあわせて、画像処理部が有する処理性能よりも遅くなる。つまり、画像処理部の処理速度が遅いにも関わらず、２つの画像処理部を動作させてしまうことから、多大な電力を消費してしまうという問題が生じる。

本発明は、複数の画像処理部を用いることで生じる電力消費の無駄を抑止することができるようにした撮像装置を提供することを目的とする。

上述した課題を解決するために、本発明の撮像装置は、被写体光を光電変換することで得られる画像信号を出力する撮像素子と、前記撮像素子から出力される前記画像信号に対して画像処理を施すことが可能な複数の画像処理回路と、前記複数の画像処理回路のいずれか１つの画像処理回路に設けられ、他の機器と接続されるインターフェイス部と、前記画像信号が連続的に前記撮像素子から出力されるときに、前記複数の画像処理回路のそれぞれにて画像処理が施された画像処理済みの画像信号を前記インターフェイス部から前記他の機器に出力する際の出力量に基づいて、前記複数の画像処理回路の動作条件を変更する制御部と、を備えたことを特徴とする。

また、前記制御部は、前記インターフェイス部の出力量が予め定めた第１閾値未満となる場合に、前記複数の画像処理回路のうち、前記インターフェイス部が設けられた画像処理回路を除く画像処理回路の動作を停止させるものである。

また、前記インターフェイス部が設けられた画像処理回路と接続され、前記複数の画像処理回路のそれぞれで画像処理された画像処理済みの画像信号を記憶する第１記憶部と、前記複数の画像処理回路のうち、前記インターフェイス部が設けられた画像処理回路を除いた少なくとも１以上の画像処理回路に対応付けて接続され、前記少なくとも１以上の画像処理回路で画像処理された画像処理済みの画像信号を記憶する少なくとも１以上の第２記憶部と、を備え、前記制御部は、前記少なくとも１以上の第２記憶部に前記画像処理済みの画像信号が記憶されていないと判定したときに、前記インターフェイス部が設けられた画像処理回路を除く画像処理回路の動作を停止させるものである。

また、前記制御部は、前記インターフェイス部が設けられた画像処理回路を除く画像処理回路の動作を停止させた後、前記撮像素子から連続的に出力される画像信号の出力間隔を、前記インターフェイス部の出力量に基づいて変更するものである。

また、前記制御部は、前記インターフェイス部の出力量が予め定めた第２閾値以下となる場合に、前記複数の画像処理回路のそれぞれにおける処理速度を、前記インターフェイス部の出力量に基づいた処理速度に変更するものである。

なお、前記他の機器は、前記撮像装置に装着され、前記画像信号を書き込むことが可能な記憶媒体であることが好ましい。

本発明によれば、複数の画像処理部を用いることで生じる電力消費の無駄を抑止することができる。

本発明を用いたデジタルカメラの構成の概略を示す図である。 連続撮影モードの撮影における動作状態を通常の動作モードから、第２画像処理回路の動作を停止する省電力モードに切り替える場合の、第１画像処理回路の制御部における処理の流れを示すフローチャートである。 連続撮影モードの撮影における動作状態を通常の動作モードから、第１画像処理回路及び第２画像処理回路の処理速度を抑えた省電力モードに切り替える場合の、第１画像処理回路の制御部における処理の流れを示すフローチャートである。

本発明の撮像装置としてデジタルカメラを例に挙げて説明する。デジタルカメラ１０は、後述するレリーズボタン２８の操作時に１つの静止画像を取得する静止画撮影、レリーズボタン２８の全押し操作時に予め設定された数の静止画像を一定間隔で連続的に取得する連続撮影の他に、動画像を取得する動画撮影を行うことが可能となっている。以下、静止画撮影を行うモードを静止画撮影モード、連続撮影を行うモードを連続撮影モード、動画撮影を行うモードを動画撮影モードと称して説明する。また、デジタルカメラ１０にて画像を取得する行為を撮影、撮影時に実行されるデジタルカメラ１０の内部の処理を撮像と称して説明する。

デジタルカメラ１０は、撮像光学系１５、撮像素子１６、Ａ／Ｄ変換部１７、ドライバ１８、タイミングジェネレータ（ＴＧ）１９、セレクタ（ＳＥＬ）２０、第１画像処理回路２１、第２画像処理回路２２、第１バッファメモリ２３、第２バッファメモリ２４、記憶媒体２５、表示装置２６、ＣＰＵ２７、レリーズボタン２８、設定操作部２９、電源装置３０等から構成される。

撮像光学系１５は、図示を省略したズームレンズやフォーカスレンズなどを含むレンズ群から構成される。これらズームレンズやフォーカスレンズは図示を省略したレンズ駆動機構によって光軸Ｌ方向に移動する。なお、図１においては、図の煩雑さを解消するために、１つのレンズのみで撮像光学系１５を表している。

撮像素子１６は、例えばＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）やＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）などから構成される。この撮像素子１６は、ドライバ１８によって作動する。

Ａ／Ｄ変換部１７は、撮像素子１６から出力される画像信号をアナログ信号からデジタル信号に変換する。ドライバ１８は、タイミングジェネレータ１９からのタイミングパルスを受けて、撮像素子１６が作動する。なお、撮像素子１６の作動としては、撮像素子１６の各画素における信号電荷の蓄積、及び蓄積された信号電荷の出力を制御することが挙げられる。以下、撮像素子１６から出力される信号電荷を画像信号と称して説明する。

タイミングジェネレータ１９は、Ａ／Ｄ変換部１７やドライバ１８に対してタイミングパルスを出力する。このタイミングパルスを受けて、撮像素子１６の各動作やＡ／Ｄ変換部１７の動作が同期される。

セレクタ２０は、連続撮影モードでの撮影時に、Ａ／Ｄ変換部１７から出力される画像信号を、第１画像処理回路２１、第２画像処理回路２２のいずれかの画像処理回路に出力するかを切り替える。以下では、セレクタ２０によって、画像信号が第１画像処理回路２１、第２画像処理回路２２に対して、交互に出力される場合について説明する。なお、このセレクタ２０は、第１画像処理回路２１によって制御される。

第１画像処理回路２１は、セレクタ２０から出力される画像信号を画像データ（図１に示される第１５画像データ、第１７画像データ、第１９画像データなど）として第１バッファメモリ２３の第１記憶領域２３ａに記憶する。そして、第１画像処理回路２１は、第１バッファメモリ２３の第１記憶領域２３ａに記憶された画像データを読み出し、読み出した画像データに対して画像処理、符号化処理を行う。符号化処理が施された画像データ（以下、符号化データ）は、第１バッファメモリ２３の第２記憶領域２３ｂに記憶される（図１に示される第５符号化データ、第７符号化データ、第９符号化データなど）。また、第１画像処理回路２１は、記憶媒体２５に記憶された符号化データに対する復号化処理や、復号化処理された画像データに対する画像処理を実行する。

第１画像処理回路２１は、制御部４１、画像処理部４２、符号化／復号化部４３及びインターフェイス４４を備えている。なお、制御部４１、画像処理部４２、符号化／復号化部４３及びインターフェイス４４は、バス４５を介して接続される。

制御部４１は、電源装置３０からの電力を、画像処理部４２、符号化／復号化部４３、インターフェイス４４の他に、第１バッファメモリ２３に供給する。また、制御部４１は、画像処理部４２や符号化／復号化部４３にクロックパルスを出力すると同時に、第１バッファメモリ２３に出力する。これにより、第１画像処理回路２１の各部及び第１バッファメモリ２３が制御部４１によって制御される。

また、制御部４１は、第１バッファメモリ２３の第２記憶領域２３ｂに記憶された符号化データを読み出し、インターフェイス４４を介して記憶媒体２５に書き込む。なお、連続撮影モードの撮影では、制御部４１は、記憶媒体２５へ符号化データを書き込む際に符号化データの書き込み速度（出力スループット）をモニタリングする他、第１バッファメモリ２３の第１記憶領域２３ａ及び第２記憶領域２３ｂのそれぞれの空き容量をモニタリングする。このモニタリングに基づいて、制御部４１は、第２画像処理回路２２、セレクタ２０及びＣＰＵ２７に各種信号を出力する。また、制御部４１は、第２画像処理回路２２から出力される符号化データを第１バッファメモリ２３の第２記憶領域２３ｂに書き込む。

画像処理部４２は、第１バッファメモリ２３の第１記憶領域２３ａに記憶された画像データに対して、ホワイトバランス処理、色補間処理、ガンマ処理、輪郭強調処理などの画像処理を施す。これら処理については、周知であることから、ここでは、その詳細については省略する。上述した画像処理を実行した後、画像処理部４２は、画像処理が施された画像データを第１バッファメモリ２３の第１記憶領域２３ａに書き込む。

符号化／復号化部４３は、画像処理が施された画像データを読み出し、該画像データを圧縮符号化する。なお、圧縮符号化された画像データを、以下、符号化データと称する。符号化／復号化部４３は、圧縮符号化された符号化データを第１バッファメモリ２３の第２記憶領域２３ｂに書き込む。また、表示装置２６に画像を表示させる場合に、第１バッファメモリ２３の第２記憶領域２３ｂに記憶された符号化データに対して復号化処理を行う。

第２画像処理回路２２は、第１画像処理回路２１からの作動信号を受けて作動する。この第２画像処理回路２２は、セレクタ２０から出力された画像信号を画像データ（図１に示される第１４画像データ、第１６画像データ、第１８画像データなど）として第２バッファメモリ２４の第１記憶領域２４ａに書き込む。そして、第２画像処理回路２２は、第２バッファメモリ２４の第１記憶領域２４ａに記憶された画像データを読み出し、読み出した画像データに対して画像処理、符号化処理を行う。なお、符号化処理により生成される符号化データは、第２バッファメモリ２４の第２記憶領域２４ｂに記憶される（図１に示される第６符号化データ、第８符号化データ、第１０符号化データなど）。そして、第２画像処理回路２２は、第２バッファメモリ２４の第２記憶領域２４ｂに記憶された符号化データを第１画像処理回路２１に出力する。

第２画像処理回路２２は、制御部５１、画像処理部５２及び符号化／復号化部５３を備えている。これらは、バス５４を介して接続される。なお、第２画像処理回路２２の各部は、第１画像処理回路２１の各部と同一の機能を有しているので、ここでは、その詳細を省略する。ここで、第２画像処理回路２２にて実行される画像処理及び符号化処理における処理能力（各処理に係る処理速度）と、第１画像処理回路２１にて実行される画像処理及び符号化処理における処理能力とは、同一の処理能力からなる。

第１バッファメモリ２３は、第１記憶領域２３ａと第２記憶領域２３ｂとを備えている。第１記憶領域２３ａは、セレクタ２０から出力される画像信号を画像データとして記憶する。また、第２記憶領域２３ｂは、上述した符号化／復号化部４３により生成された符号化データの他、第２画像処理回路２２から第１画像処理回路２１に出力される符号化データが記憶される。また、第２バッファメモリ２４も同様に、第１記憶領域２４ａと第２記憶領域２４ｂとを備えている。なお、第２バッファメモリ２４の第１記憶領域２４ａはセレクタ２０から出力される画像信号を画像データとして記憶する領域であり、第２バッファメモリ２４の第２記憶領域２４ｂは、符号化／復号化部５３により生成された符号化データを記憶する領域である。なお、第１バッファメモリ２３の第２記憶領域２３ｂの記憶容量は、第１画像処理回路２１にて生成される符号化データの他に、第２画像処理回路２２にて生成される符号化データが記憶されることを考慮した記憶容量を備えていることが好ましい。

記憶媒体２５は、静止画像ファイルや動画像ファイルが記憶される。これら画像ファイルは、上述した第１バッファメモリ２３に記憶される符号化データと、撮影条件、撮影日時及びデジタルカメラ１０の機種等からなる付帯情報とがまとめられた画像ファイルである。

表示装置２６は、例えばＬＣＤやＥＬ表示パネル等から構成される。この表示装置２６は、スルー画像や、撮影時に得られた画像を表示する。なお、撮影時に得られた画像として、例えばサムネイル画像が挙げられる。このサムネイル画像は、撮影により得られた画像データを縮小処理することで生成される画像である。また、この他に、表示装置２６は、デジタルカメラ１０の設定を行う際の設定用の画像を表示する。

ＣＰＵ２７は、図示を省略した制御プログラムを実行することで、デジタルカメラ１０の各部を統括的に制御する。このＣＰＵ２７には、レリーズボタン２８、設定操作部２９などが接続されており、ＣＰＵ２７は、これら操作部材における操作要求や制御プログラムに基づいて、デジタルカメラの各部を制御する。例えばレリーズボタン２８が操作されると、ＣＰＵ２７は、ＡＥ処理及びＡＦ処理を実行した後、ＡＥ処理により決定された露出条件で撮像処理を実行する。また、設定操作部２９が操作されると、ＣＰＵ２７は、デジタルカメラ１０における各種設定処理を実行する。この設定の際に、撮影モードのいずれか、又は再生モードの選択や、連続撮影モードや動画モード時のフレームレート値が設定される。

電源装置３０は、デジタルカメラ１０の主電源がオンとなるときに、デジタルカメラ１０の各部に電力を供給する。また、デジタルカメラ１０の主電源がオフとなるときに、デジタルカメラ１０の各部への電力の供給を停止する。

次に、連続撮影モードの撮影が行われたときに、連続撮影モードの動作状態を通常の動作モードから電力消費を抑えた省電力モードに切り替える場合について説明する。以下では、第２画像処理回路２２の動作を停止させることで、連続撮影モードの動作状態を通常の動作モードから省電力モードに切り替える場合の実施形態を第１実施形態として説明する。なお、通常の動作モードとは、第１画像処理回路２１及び第２画像処理回路２２の双方による画像処理、符号化処理が実行される動作状態である。以下、連続撮影モードの撮影におけるフレームレートが８ｆｐｓに設定される場合について説明する。

（第１実施形態）
連続撮影モードの撮影時における第１画像処理回路２１の制御部４１における処理の流れについて、図２のフローチャートを用いて説明する。なお、図２のフローチャートは、連続撮影モードの撮影が開始されたことを契機に実行される。なお、連続撮影モードによる撮影が開始されると、ＣＰＵ２７は、ドライバ１８を介して、予め設定されたフレームレートとなるように、撮像素子１６を駆動制御する。これにより、撮像素子１６からの画像信号が所定間隔おきに連続的にＡ／Ｄ変換部１７に出力される。Ａ／Ｄ変換部１７によりデジタルの画像信号に変換された画像信号はセレクタ２０に出力される。連続撮影モードの撮影が開始された直後においては、セレクタ２０は、第１画像処理回路２１、第２画像処理回路２２に対して、交互に画像信号を出力する。例えば第１画像処理回路２１に入力された画像信号は、第１バッファメモリ２３の第１記憶領域２３ａに画像データとして記憶される。第１画像処理回路２１は、第１バッファメモリ２３の第１記憶領域２３ａに記憶された画像データに対して画像処理、符号化処理を実行し、符号化データを生成する。第１画像処理回路２１は、生成された符号化データを第１バッファメモリ２３の第２記憶領域２３ｂに記憶する。

一方、第２画像処理回路２２に入力される画像信号は、第２バッファメモリ２４の第１記憶領域２４ａに画像データとして記憶される。第２画像処理回路２２は、第２バッファメモリ２４の第１記憶領域２４ａに記憶された画像データに対して画像処理、符号化処理を実行し、符号化データを生成する。第２画像処理回路２２は、生成された符号化データを第２バッファメモリ２４の第２記憶領域２４ｂに記憶する。その後、第２画像処理回路２２は、第２バッファメモリ２４の第２記憶領域２４ｂに記憶された符号化データを読み出し、該符号化データを第１画像処理回路２１に出力する。第１画像処理回路２１は、第２画像処理回路２２から出力された符号化データを第１バッファメモリ２３の第２記憶領域２３ｂに記憶する。

ステップＳ１０１は、インターフェイスの出力スループットをモニタリングする処理である。第１画像処理回路２１は、第１バッファメモリ２３の第２記憶領域２３ｂに記憶される符号化データを、インターフェイス４４を介して記憶媒体２５に順次書き込む。この記憶媒体２５への符号化データの書き込みの際に、第１画像処理回路２１の制御部４１は、インターフェイス４４から記憶媒体２５へと出力される符号化データの出力スループットをモニタリングする。

ステップＳ１０２は、出力スループットが４ｆｐｓ未満であるか否かを判定する処理である。ステップＳ１０１にて、第１画像処理回路２１の制御部４１は、インターフェイス４４から記憶媒体２５へと出力される符号化データの出力スループットをモニタリングしている。例えば出力スループットが４ｆｐｓ未満となる場合、第１画像処理回路２１の制御部４１は、ステップＳ１０２の判定処理をＹｅｓとし、ステップＳ１０３に進む。一方、出力スループットが４ｆｐｓ以上となる場合、第１画像処理回路２１の制御部４１は、ステップＳ１０２の判定処理をＮｏとし、ステップＳ１０１に戻る。

ステップＳ１０３は、第１バッファメモリ２３の記憶領域のいずれかに空き領域がなくなった否かを判定する処理である。第１画像処理回路２１の制御部４１は、インターフェイス４４を介して、第１バッファメモリ２３の第１記憶領域２３ａ及び第２記憶領域２３ｂを参照し、それぞれの記憶領域の空き領域のデータ容量を算出する。次に、第１画像処理回路２１の制御部４１は、算出した第１記憶領域２３ａの空き領域のデータ容量が画像データのデータ容量以下であるか否かの判定、及び第２記憶領域２３ｂの空き領域のデータ容量が符号化データのデータ容量以下であるか否かの判定をそれぞれ実行する。

例えば第１画像処理回路２１の制御部４１は、第１記憶領域２３ａの空き領域のデータ容量が画像データのデータ容量以下であると判定した、又は第２記憶領域２３ｂの空き領域のデータ容量が、符号化データのデータ容量以下であると判定した場合に、ステップＳ１０３の判定処理をＹｅｓとする。この場合、ステップＳ１０４に進む。一方、第１画像処理回路２１の制御部４１は、第１記憶領域２３ａの空き領域のデータ容量が画像データのデータ容量を超過すると判定し、同時に第２記憶領域２３ｂの空き領域のデータ容量が、符号化データのデータ容量を超過すると判定した場合に、ステップＳ１０３の判定処理をＮｏとする。この場合、ステップＳ１０１に戻る。なお、このステップＳ１０３の判定処理で用いる画像データのデータ容量や符号化データのデータ容量は、例えば第１バッファメモリ２３の第１記憶領域２３ａに記憶される画像データのデータ容量及び第２記憶領域２３ｂに記憶される符号化データのデータ容量、或いはそれぞれの記憶領域に記憶される画像データや符号化データのデータ容量の平均値などが挙げられる。

ステップＳ１０４は、ＣＰＵ２７へモード切替信号を出力する処理である。このステップＳ１０４の処理は、ステップＳ１０３において第１バッファメモリ２３の第１記憶領域２３ａ又は第２記憶領域２３ｂに空き容量がないと判定されたときに実行される。なお、モード切替信号とは、連続撮影モードの撮影における動作状態を、通常の動作モードから省電力モードに切り替えるための信号である。

上述したように、連写撮影モードの撮影におけるフレームレートは８ｆｐｓであることから、セレクタ２０から第１画像処理回路２１及び第２画像処理回路２２に対して、画像信号がフレームレート４ｆｐｓで出力される。ここで、第１画像処理回路２１における画像処理や符号化処理の処理速度が４ｆｐｓ未満である場合には、セレクタ２０を介して入力される画像信号が入力される速度が、第１画像処理回路２１における画像処理や符号化処理の処理速度よりも速いことから、第１バッファメモリ２３の第１記憶領域２３ａに書き込まれる画像データの数が次第に増加し、第１バッファメモリ２３の第１記憶領域２３ａにおける空き領域は次第に減少していく。例えば第１バッファメモリ２３の第１記憶領域２３ａに空き領域がなくなる、或いは、空き領域が画像データのデータ容量以下となると、第１画像処理回路２１は、セレクタ２０を介して入力される画像信号を第１バッファメモリ２３の第１記憶領域２３ａに書き込めなくなる。なお、第２画像処理回路２２の処理速度も、第１画像処理回路２１と同一の処理速度であることから、第１画像処理回路２１と同様である。

また、第１画像処理回路２１における画像処理や符号化処理の処理速度が４ｆｐｓ以上となる場合、第１バッファメモリ２３の第１記憶領域２３ａに記憶された画像データに対する画像処理や符号化処理は適切に実行され、これら処理により生成される符号化データは、第１バッファメモリ２３の第２記憶領域２３ｂに順次書き込まれていく。また、第２画像処理回路２２における画像処理や符号化処理の処理速度も、第１画像処理回路２１と同様に４ｆｐｓ以上であり、第２バッファメモリ２４の第１記憶領域２４ａに記憶された画像データに対する画像処理や符号化処理は適切に実行され、これら処理により生成される符号化データは、第２バッファメモリ２４の第２記憶領域２４ｂに順次書き込まれていく。

上述したステップＳ１０２の判定処理においてインターフェイス４４の出力スループットが４ｆｐｓ未満であると判定されている。この場合、符号化データを記憶媒体２５に書き込む処理の処理速度が、第１画像処理回路２１や第２画像処理回路２２の処理速度よりも遅い状態であることから、第１バッファメモリ２３の第２記憶領域２３ｂの空き容量は、次第に減少していく。第１バッファメモリ２３の第２記憶領域２３ｂにおける空き領域がなくなる、或いは、空き領域が画像データのデータ容量以下となると、第１画像処理回路２１は第１バッファメモリ２３の第１記憶領域２３ａに記憶された画像データに対する画像処理及び符号化処理が実行できなくなる。第２画像処理回路２２は、第２バッファメモリ２４の第２記憶領域２４ｂに記憶された符号化データを第１画像処理回路２１へ出力することができなくなり、第２バッファメモリ２４の第１記憶領域２４ａに記憶される画像データに対する画像処理及び符号化処理も実行できなくなる。

そこで、ステップＳ１０３の判定処理により第１バッファメモリ２３の第１記憶領域２３ａ又は第２記憶領域２３ｂのいずれか一方の領域に空き領域がないと判定された場合に、第１画像処理回路２１の制御部４１はステップＳ１０４の処理を実行する。このステップＳ１０４の処理により、ＣＰＵ２７は、タイミングジェネレータ１９から出力されるクロックパルスの出力タイミングを変更させる旨の信号を出力する。この信号を受けて、タイミングジェネレータ１９は、クロックパルスの出力タイミングを変更する。これにより、撮像素子１６から出力される画像信号のフレームレートが８ｆｐｓから例えば４ｆｐｓに変更される。

ステップＳ１０５は、セレクタへの選択信号を出力する処理である。ステップＳ１０４の処理を実行することで、撮像素子１６から出力される画像信号のフレームレートが８ｆｐｓから例えば４ｆｐｓに変更される。つまり、撮像素子１６から出力される画像信号のフレームレートを下げることで、第１画像処理回路２１及び第２画像処理回路２２の双方を使用する必要が無くなる。このため、第１画像処理回路２１の制御部４１は、セレクタ２０へ選択信号を出力する。これを受けて、セレクタ２０は、撮像素子１６からの画像信号を、第１画像処理回路２１のみに出力する。

ステップＳ１０６は、第２画像処理回路２２からのデータ出力を優先する処理である。第１画像処理回路２１の制御部４１は、第２画像処理回路２２から出力される符号化データを優先して、第１バッファメモリ２３の第２記憶領域２３ｂに書き込む。

ステップＳ１０７は、第２バッファメモリ２４の各記憶領域に記憶されるデータの有無を判定する処理である。上述したように、連続撮影モードの撮影が開始されてから、セレクタ２０により第１画像処理回路２１にのみ画像信号の出力に切り替えられるまでは、第２画像処理回路２２に対して画像信号が出力され、第２バッファメモリ２４の第１記憶領域２４ａに画像データが書き込まれる。つまり、セレクタ２０からの画像信号の出力がなくなった場合でも、第２バッファメモリ２４の第１記憶領域２４ａに書き込まれた画像データがあれば、第２画像処理回路２２は、第２バッファメモリ２４の第１記憶領域２４ａに書き込まれた画像データに対する画像処理及び符号化処理を実行する。第２画像処理回路２２は、第２バッファメモリ２４の第２記憶領域２４ａに書き込まれた符号化データを読み出し、第１画像処理回路２１に出力する。

なお、セレクタ２０から各画像処理回路に出力される画像信号は、それぞれ識別番号が付されており、各画像処理回路は、画像信号及び該画像信号に基づく符号化データを識別番号により管理している。第２画像処理回路２２は、第２バッファメモリ２４の第２記憶領域２４ｂに記憶された符号化データの識別番号から、第２画像処理回路２２に入力される画像信号が最後に入力された画像信号に基づく符号化データであるか否かを判定する。そして、最後に入力された画像信号に基づく符号化データである場合に、第２画像処理回路２２は、符号化データに該符号化データが最後に出力されるデータであることを示す信号（最終信号）を付加して、第１画像処理回路２１に出力する。

第１画像処理回路２１の制御部４１は、符号化データが入力されたときに、符号化データに最終信号が付加されているか否かを判定する。そして、この最終信号が付加されている場合には、第１画像処理回路２１の制御部４１は、第２バッファメモリ２４の各記憶領域に記憶されたデータがないと判定する。この場合、ステップＳ１０７の判定処理がＹｅｓとなり、ステップＳ１０８に進む。一方、符号化データに最終信号が付加されていない場合には、第１画像処理回路２１の制御部４１は、第２バッファメモリ２４の各記憶領域に記憶されたデータがあると判定する。この場合、ステップＳ１０７の判定処理がＮｏとなり、このステップＳ１０７の判定処理が繰り返し実行される。

ステップＳ１０８は、第２画像処理回路２２へのモード切替信号を出力する処理である。第１画像処理回路２１の制御部４１は、第２画像処理回路２２に対してモード切替信号を出力する。なお、ここでのモード切替信号は、ステップＳ１０４と同様に、連続撮影モードの撮影における動作状態を通常の動作モードから、省電力モードに切り替えるための信号である。このモード切替信号を受けて、第２画像処理回路２２の制御部５１は、画像処理部５２、符号化／復号化部５３への電力の供給を停止する。これにより、連続撮影モードの撮影が通常の動作モードから、省電力モードで実行される。

ステップＳ１０９は、レリーズボタンの操作が解除されたか否かを判定する処理である。レリーズボタン２８の操作に基づく操作信号は、ＣＰＵ２７に入力されている。ＣＰＵ２７は、第１画像処理回路２１に向けて、レリーズボタン２８の操作に基づく信号を出力する。第１画像処理回路２１の制御部４１は、ＣＰＵ２７から出力される信号から、レリーズボタン２８の操作が解除されているか否かを判定する。例えばＣＰＵ２７から出力される信号がレリーズボタン２８の操作が解除されたことを示す信号であれば、第１画像処理回路２１の制御部４１は、ステップＳ１０９の判定処理をＹｅｓとし、ステップＳ１１０に進む。一方、例えばレリーズボタン２８の操作が解除されていないことを示す信号であれば、第１画像処理回路２１の制御部４１は、ステップＳ１０９の判定処理をＮｏとする。この場合、レリーズボタン２８の操作が解除されるまで、ステップＳ１０９の判定処理が実行される。つまり、このステップＳ１０９の判定処理により、連続撮影モードを用いた撮影が終了したか否かが判定される。

ステップＳ１１０は、第１バッファメモリに一定量の空き領域が確保されたか否かを判定する処理である。第１画像処理回路２１の制御部４１は、第１バッファメモリ２３の第１記憶領域２３ａを参照し、該第１記憶領域２３ａに一定量の空き領域が確保されているか否かを判定する。なお、一定量の空き領域とは、画像データの複数分のデータ容量以上であることが望ましい。

例えば第１バッファメモリ２３の第１記憶領域２３ａの空き容量が複数の画像データのデータ容量以上となる場合には、第１画像処理回路２１の制御部４１は第１バッファメモリ２３に一定量の空き領域があると判定する。つまり、第１画像処理回路２１の制御部４１は、ステップＳ１１０の判定処理をＹｅｓとし、ステップＳ１１１に進む。一方、第１バッファメモリ２３の第１記憶領域２３ａの空き容量が複数の画像データのデータ容量未満となる場合には、第１画像処理回路２１の制御部４１は第１バッファメモリ２３に一定量の空き領域がないと判定する。つまり、第１画像処理回路２１の制御部４１は、ステップＳ１１０の判定処理をＮｏとする。この場合、第１画像処理回路２１の制御部４１が第１バッファメモリ２３に一定量の空き領域があると判定するまで、ステップＳ１１０の判定処理が繰り返される。

ステップＳ１１１は、レリーズボタンの操作があるか否かを判定する処理である。上述したように、レリーズボタン２８の操作信号は、ＣＰＵ２７に入力される。ＣＰＵ２７は、レリーズボタン２８の操作信号を受けて、第１画像処理回路２１の制御部４１に、レリーズボタン２８の操作が行われたことを示す信号を出力する。この信号を受けて、第１画像処理回路２１の制御部４１はステップＳ１１１の判定処理をＹｅｓとし、ステップＳ１１２に進む。一方、ＣＰＵ２７から上述した信号がない場合には、第１画像処理回路２１の制御部４１は、ステップＳ１１１の判定処理をＮｏとし、一連の処理を終了する。

ステップＳ１１２は、ＣＰＵ及び第２画像処理回路にモード切替信号を出力する処理である。第１画像処理回路２１の制御部４１は、ＣＰＵ２７及び第２画像処理回路２２へモード切替信号を出力する。このモード切替信号は、連続撮影モードの撮影における動作状態を、省電力モードから通常の動作モードに切り替えるための信号である。ＣＰＵ２７は、モード切替信号の出力を受けて、撮像素子１６から出力される画像信号のフレームレートを４ｆｐｓから８ｆｐｓに変更する。また、第２画像処理回路２２の制御部５１は、モード切替信号の出力を受けて、画像処理部５２、符号化／復号化回路５３、及び第２バッファメモリ２４への電力の供給を再開する。

ステップＳ１１３は、セレクタ２０へ選択信号を出力する処理である。第１画像処理回路２１の制御部４１は、セレクタ２０に対して選択信号を出力する。この選択信号の出力を受けて、セレクタ２０は、画像信号の出力を、第１画像処理回路２１のみに出力する動作から、第１画像処理回路２１、第２画像処理回路２２の双方に、交互に出力する動作に切り替える。このステップＳ１１３の処理が終了すると、ステップＳ１０１に戻る。なお、このＳ１１３の処理が実行されると、第１画像処理回路２１から、第２画像処理回路２２に、クロックパルスが出力される。第２画像処理回路２２の制御部５１は、このクロックパルスに基づいて、各部を制御する。つまり、このステップＳ１１３が実行されることで、連写撮影モードの動作状態が、省電力モードから通常の動作モードに復帰する。

このように、連続撮影モードの撮影におけるフレームレートが８ｆｐｓであっても、記憶媒体２５に書き込む際の書き込み速度（出力スループット）が各画像処理回路の処理速度よりも遅くなる場合には、連続撮影モードの撮影における動作状態を、通常の動作モードから、省電力モードに切り替える。この省電力モードでは、連続撮影モードの撮影におけるフレームレートが８ｆｐｓから４ｆｐｓに抑えられ、また、第２画像処理回路２２の動作が停止される。なお、省電力モードに切り替えられても、第１画像処理回路２１における処理速度は４ｆｐｓのままであることから、入力される画像信号に対する処理を安定して実行することが可能になる。つまり、この省電力モードでは、第２画像処理回路２２の動作を停止したことに起因した電力消費を抑制することが可能となる。

上述した第１実施形態においては、記憶媒体２５への書き込み速度（出力スループット）が４ｆｐｓ未満となる場合に、連写撮影モードの撮影における動作状態を、通常の動作モードから第２画像処理回路２２への電力の供給を停止した省電力モードに切り替える場合について説明しているが、記憶媒体２５への書き込み速度を判定する際に用いる閾値は、画像処理回路における処理速度に基づいた値であればよい。

上述した第１実施形態では、撮像素子から出力される画像信号のフレームレートを８ｆｐｓに設定し、各画像処理回路の処理速度を４ｆｐｓとしているが、これら値は適宜設定されるものである。

上述した第１実施形態においては、記憶媒体２５への書き込み速度（出力スループット）が４ｆｐｓ未満となる場合に、連写撮影モードの撮影における動作状態を、通常の動作モードから第２画像処理回路２２への電力の供給を停止した省電力モードに切り替える場合について説明しているが、これに限定される必要はなく、例えば第１画像処理回路２１及び第２画像処理回路２２の処理速度を落とすことで、連写撮影モードの撮影における動作状態を、通常の動作モードから省電力モードに切り替えることも可能である。以下、例えば第１画像処理回路２１及び第２画像処理回路２２の動作速度を落とす場合について、第２実施形態として説明する。なお、第２実施形態においても、連続撮影モードの撮影におけるフレームレートが８ｆｐｓに設定される場合について説明する。

（第２実施形態）
連続撮影モードの撮影時における第１画像処理回路２１の制御部４１における処理の流れについて、図３のフローチャートを用いて説明する。なお、図３のフローチャートは、連続撮影モードにおける撮影が開始されたことを契機に実行される。

ステップＳ２０１は、インターフェイスの出力スループットをモニタリングする処理である。なお、このステップＳ２０１の処理は、ステップＳ１０１と同一の処理である。

ステップＳ２０２は、出力スループットが７ｆｐｓ未満であるか否かを判定する処理である。ステップＳ２０１にて、第１画像処理回路２１の制御部４１は、インターフェイス４４から記憶媒体２５へと出力される符号化データの出力スループットをモニタリングしている。出力スループットが７ｆｐｓ以下となる場合、第１画像処理回路２１の制御部４１は、ステップＳ２０２の判定処理をＹｅｓとし、ステップＳ２０３に進む。一方、出力スループットが７ｆｐｓを超過する場合、第１画像処理回路２１の制御部４１は、ステップＳ２０２の判定処理をＮｏとし、ステップＳ２０１に戻る。

ステップＳ２０３は、第１バッファメモリ２３の記憶領域のいずれかに空き領域がなくなった否かを判定する処理である。なお、このステップＳ２０３の処理は、ステップＳ１０３と同一の処理である。第１画像処理回路２１の制御部４１は、インターフェイス４４を介して、第１バッファメモリ２３の第１記憶領域２３ａ及び第２記憶領域２３ｂを参照し、それぞれの記憶領域の空き領域のデータ容量を算出する。次に、第１画像処理回路２１の制御部４１は、算出した第１記憶領域２３ａの空き領域のデータ容量が画像データのデータ容量以下であるか否かの判定、及び第２記憶領域２３ｂの空き領域のデータ容量が符号化データのデータ容量以下であるか否かの判定をそれぞれ実行する。

例えば第１画像処理回路２１の制御部４１は、第１記憶領域２３ａの空き領域のデータ容量が画像データのデータ容量以下であると判定した、又は第２記憶領域２３ｂの空き領域のデータ容量が、符号化データのデータ容量以下であると判定した場合に、ステップＳ２０３の判定処理をＹｅｓとする。この場合、ステップＳ２０４に進む。一方、第１画像処理回路２１の制御部４１は、第１記憶領域２３ａの空き領域のデータ容量が画像データのデータ容量を超過すると判定し、同時に第２記憶領域２３ｂの空き領域のデータ容量が、符号化データのデータ容量を超過すると判定した場合に、ステップＳ２０３の判定処理をＮｏとする。この場合、ステップＳ２０１に戻る。なお、このステップＳ２０３の判定処理で用いる画像データのデータ容量や符号化データのデータ容量は、例えば第１バッファメモリ２３の第１記憶領域２３ａに記憶される画像データのデータ容量及び第２記憶領域２３ｂに記憶される符号化データのデータ容量、或いはそれぞれの記憶領域に記憶される画像データや符号化データのデータ容量の平均値などが挙げられる。

ステップＳ２０４は、ＣＰＵ２７へモード切替信号を出力する処理である。このステップＳ２０４の処理は、ステップＳ１０４の処理と同一の処理である。このステップＳ２０４の処理は、ステップＳ２０３において第１バッファメモリ２３の第１記憶領域２３ａ又は第２記憶領域２３ｂに空き容量がないと判定されたときに実行される。第１画像処理回路２１の制御部４１は、ＣＰＵ２７に対して連続撮影モードの撮影における動作状態を、通常の動作モードから省電力モードに切り替えるモード切替信号を出力する。これを受けて、ＣＰＵ２７は、タイミングジェネレータ１９に対して、クロックパルスの出力タイミングを変更させる旨の信号を出力する。タイミングジェネレータ１９は、クロックパルスの出力タイミングを８ｆｐｓから例えば６ｆｐｓに切り替える。

ステップＳ２０５は、クロックパルスの出力タイミングを変更する処理である。第１画像処理回路２１の制御部４１は、第１画像処理回路２１の各部に出力するクロックパルス及び第２画像処理回路２２の各部に出力するクロックパルスの出力タイミングを変更する。上述したように、ステップＳ２０４の処理が実行されることで、撮像素子１６から出力される画像信号のフレームレートが８ｆｐｓから６ｆｐｓに変更されている。つまり、セレクタ２０から各画像処理回路に出力される画像信号のフレームレートは３ｆｐｓとなる。第１画像処理回路２１の制御部４１は、クロックパルスの出力タイミングを変更する。これにより、第１画像処理回路２１、及び第２画像処理回路２２の処理速度が４ｆｐｓから３ｆｐｓにそれぞれ変更される。つまり、連続撮影モードの撮影における動作状態が、通常の動作モードから、省電力モードに切り替えられる。

ステップＳ２０６は、レリーズボタンの操作が解除されたか否かを判定する処理である。このステップＳ２０６の処理は、ステップＳ１０９と同一の処理である。レリーズボタン２８の操作が解除されている場合には、第１画像処理回路２１の制御部４１は、ステップＳ２０６の判定処理をＹｅｓとし、ステップＳ２０７に進む。一方、レリーズボタン２８が操作されている場合には、第１画像処理回路２１の制御部４１は、ステップＳ２０６の判定処理をＮｏとする。この場合、レリーズボタン２８の操作が解除されるまで、ステップＳ２０６の判定処理が実行される。

ステップＳ２０７は、第１バッファメモリ２３に一定量の空き領域が確保されたか否かを判定する処理である。このステップＳ２０７の処理は、ステップＳ１１０と同一の処理である。例えば第１バッファメモリ２３の第１記憶領域２３ａの空き容量が複数の画像データのデータ容量以上となる場合には、第１画像処理回路２１の制御部４１は第１バッファメモリ２３に一定量の空き領域があると判定する。この場合、ステップＳ２０７の判定処理がＹｅｓとなり、ステップＳ２０８に進む。一方、第１バッファメモリ２３の第１記憶領域２３ａの空き容量が複数の画像データのデータ容量未満となる場合には、第１画像処理回路２１の制御部４１は第１バッファメモリ２３に一定量の空き領域がないと判定する。この場合、ステップＳ２０７の判定処理がＮｏとなる。この場合、第１画像処理回路２１の制御部４１が第１バッファメモリ２３に一定量の空き領域があると判定するまで、ステップＳ２０７の判定処理が繰り返される。

ステップＳ２０８は、レリーズボタン２８の操作があるか否かを判定する処理である。このステップＳ２０８の処理は、ステップＳ１１１と同一の処理である。第１画像処理回路２１の制御部４１は、ＣＰＵ２７からレリーズボタン２８が操作されたことを示す信号があれば、ステップＳ２０８の判定処理をＹｅｓとし、ステップＳ２０９に進む。一方、ＣＰＵ２７から上述した信号がない場合には、第１画像処理回路２１の制御部４１は、ステップＳ２０８の判定処理をＮｏとし、一連の処理を終了する。

ステップＳ２０９は、ＣＰＵへモード切替信号を出力する処理である。第１画像処理回路２１の制御部４１は、ＣＰＵにモード切替信号を出力する。このモード切替信号は、連続撮影モードの撮影における動作状態を、省電力モードから通常の動作モードに切り替えるための信号である。ＣＰＵ２７は、モード切替信号の出力を受けて、撮像素子１６から出力される画像信号のフレームレートを６ｆｐｓから８ｆｐｓに変更する信号をタイミングジェネレータ１９に出力する。

ステップＳ２１０は、クロックパルスの出力タイミングを変更する処理である。第１画像処理回路２１の制御部４１は、第１画像処理回路２１の各部に出力するクロックパルス及び第２画像処理回路２２の各部に出力するクロックパルスの出力タイミングを変更する。上述したように、ステップＳ２０９の処理が実行されることで、撮像素子１６から出力される画像信号のフレームレートが６ｆｐｓから８ｆｐｓに変更される。つまり、セレクタ２０から各画像処理回路に出力される画像信号のフレームレートは４ｆｐｓとなる。第１画像処理回路２１の制御部４１は、クロックパルスの出力タイミングを変更する。これにより、第１画像処理回路２１、及び第２画像処理回路２２の処理速度が３ｆｐｓから４ｆｐｓにそれぞれ変更される。これにより、連続撮影モードにおける動作状態が、省電力モードから通常の動作モードに切り替えられる。

このように、連続撮影モードの撮影におけるフレームレートが８ｆｐｓであっても、記憶媒体２５に書き込む際の書き込み速度（出力スループット）が、撮影におけるフレームレートよりも遅いフレームレートであれば、連続撮影モードの撮影における動作状態を、通常の動作モードから、省電力モードに切り替える。この省電力モードでは、撮像素子１６から出力される画像信号のフレームレートが８ｆｐｓから６ｆｐｓに切り替えられ、また、第１画像処理回路２１及び第２画像処理回路２２における処理速度が４ｆｐｓから３ｆｐｓに抑えられる。なお、各画像処理回路に入力される画像信号のフレームレートは３ｆｐｓであることから、各画像処理回路においては、画像処理、符号化処理を安定して実行することが可能になる。この場合、第１画像処理回路２１及び第２画像処理回路２２の双方の画像処理回路を作動させることになるが、これら画像処理回路における処理速度を遅くすることで、電力消費を抑制することが可能となる。

なお、第２実施形態では、第１画像処理回路２１及び第２画像処理回路２２における処理速度を４ｆｐｓから３ｆｐｓに切り替えることで、連続撮影モードの撮影における動作状態を、通常の動作モードから省電力モードに変更しているが、これに限定する必要はなく、例えば、第１画像処理回路２１の処理速度は４ｆｐｓのままにし、第２画像処理回路２２の処理速度を４ｆｐｓから２ｆｐｓに変更するなど、第２画像処理回路２２の処理速度のみを変更することも可能である。

上述した第２実施形態においても、撮像素子１６から出力される画像信号のフレームレートを８ｆｐｓに設定し、各画像処理回路の処理速度を４ｆｐｓとしているが、これら値は適宜設定されるものである。

上述した第１実施形態及び第２実施形態では、連続撮影モードの撮影により得られる符号化データをデジタルカメラ１０に装着された記憶媒体２５に記憶する場合について説明しているが、これに限定する必要はなく、連続撮影モードの撮影により得られる符号化データを、デジタルカメラ１０にＵＳＢ接続されたハードディスクドライブなどの外部記憶媒体に記憶する場合や、又はＷｉｆｉ（登録商標）に代表される無線通信機能により上述した外部記憶媒体に記憶する場合であっても、本発明を適用できる。なお、これら場合には、ＵＳＢにおける出力スループットや、無線通信における出力スループットをモニタリングし、モニタリングの結果に基づいて、連続撮影モードの撮影における動作状態を、通常の動作モードから省電力モードに切り替えればよい。

上述した第１実施形態では、記憶媒体２５への書き込み速度が４ｆｐｓ未満となるときに第２画像処理回路２１の動作を停止させて連続撮影モードの撮影を省電力モードに移行させる場合について記載し、第２実施形態では、記憶媒体２５への書き込み速度が７ｆｐｓ以下となるときに第１画像処理回路２１及び第２画像処理回路２２の処理速度を変更して連続撮影モードの撮影を省電力モードに移行させる場合について記載している。しかしながら、これら実施形態を組み合わせることも可能である。連続撮影モードの撮影時に、記憶媒体２５への書き込み速度が例えば４ｆｐｓ未満となるときに第２画像処理回路２１の動作を停止させて連続撮影モードの撮影を第１省電力モードで実行し、記憶媒体２５への書き込み速度が４ｆｐｓ以上７ｆｐｓ以下となるときに第１画像処理回路２１及び第２画像処理回路２２の処理速度を変更して連続撮影モードの撮影を第２省電力モードで実行する。

本実施形態では、第１画像処理回路２１及び第２画像処理回路２２の２つの画像処理回路を備えたデジタルカメラについて説明しているが、これに限定する必要はなく、３以上の画像処理回路を備えた場合も、本発明を用いることができる。

１０…デジタルカメラ、１６…撮像素子、１９…タイミングジェネレータ、２０…セレクタ、２１…第１画像処理回路、３２…第２画像処理回路、２３…第１バッファメモリ、２４…第２バッファメモリ、２５…記憶媒体、２７…ＣＰＵ，２８…レリーズボタン、４１，５１…制御部、４２，５２…画像処理部、４３，５３…符号化／復号化部、４４…インターフェイス

Claims (6)

1. 被写体光を光電変換することで得られる画像信号を出力する撮像素子と、
   前記撮像素子から出力される前記画像信号に対して画像処理を施すことが可能な複数の画像処理回路と、
   前記複数の画像処理回路のいずれか１つの画像処理回路に設けられ、他の機器と接続されるインターフェイス部と、
   前記画像信号が連続的に前記撮像素子から出力されるときに、前記複数の画像処理回路のそれぞれにて画像処理が施された画像処理済みの画像信号を前記インターフェイス部から前記他の機器に出力する際の出力量に基づいて、前記複数の画像処理回路の動作条件を変更する制御部と、
   を備えたことを特徴とする撮像装置。
2. 請求項１に記載の撮像装置において、
   前記制御部は、前記インターフェイス部の出力量が予め定めた第１閾値未満となる場合に、前記複数の画像処理回路のうち、前記インターフェイス部が設けられた画像処理回路を除く画像処理回路の動作を停止させることを特徴とする撮像装置。
3. 請求項１又は請求項２に記載の撮像装置において、
   前記インターフェイス部が設けられた画像処理回路と接続され、前記複数の画像処理回路のそれぞれで画像処理された画像処理済みの画像信号を記憶する第１記憶部と、
   前記複数の画像処理回路のうち、前記インターフェイス部が設けられた画像処理回路を除いた少なくとも１以上の画像処理回路に対応付けて接続され、前記少なくとも１以上の画像処理回路で画像処理された画像処理済みの画像信号を記憶する少なくとも１以上の第２記憶部と、
   を備え、
   前記制御部は、前記少なくとも１以上の第２記憶部に前記画像処理済みの画像信号が記憶されていないと判定したときに、前記インターフェイス部が設けられた画像処理回路を除く画像処理回路の動作を停止させることを特徴とする撮像装置。
4. 請求項２又は請求項３に記載の撮像装置において、
   前記制御部は、前記インターフェイス部が設けられた画像処理回路を除く画像処理回路の動作を停止させた後、前記撮像素子から連続的に出力される画像信号の出力間隔を、前記インターフェイス部の出力量に基づいて変更することを特徴とする撮像装置。
5. 請求項１に記載の撮像装置において、
   前記制御部は、前記インターフェイス部の出力量が予め定めた第２閾値以下となる場合に、前記複数の画像処理回路のそれぞれにおける処理速度を、前記インターフェイス部の出力量に基づいた処理速度に変更することを特徴とする撮像装置。
6. 請求項１から請求項５のいずれか１項に記載の撮像装置において、
   前記他の機器は、前記撮像装置に装着され、前記画像信号を書き込むことが可能な記憶媒体であることを特徴とする撮像装置。

Images