JP2017157883A - 画像処理装置 - Google Patents

Abstract

【課題】ＤＭＡＣのＦＩＦＯが溢れると、センサからの読み出しデータを取りこぼすなど、システムが破綻する可能性がある。【解決手段】センサから高速読み出し（水平ブランキング期間を短く）することを検出して、非リアルタイム画像処理用に使用しているＤＭＡチャネルのＦＩＦＯを、リアルタイム画像処理のＤＭＡチャネルのＦＩＦＯとして利用する。【選択図】図１

Description

本発明は、画像処理装置に関する。

ＣＣＤやＣＭＯＳ等の撮像素子を用いて画像を取得する撮像装置であるデジタルカメラにおいて、特に、ＣＭＯＳセンサは高速なデータ読み出しが可能であり、高速性が要求されるリアルタイム処理の実現に適している。

撮像素子からの撮像画像データに対して、画素補間、ホワイトバランス、シャープネス、ノイズ低減などの画像処理を行う。画像処理された画像データはＤｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓコントローラ（以下、ＤＭＡＣという。）によってデータバスに出力されて、メモリコントローラを介して画像メモリに一時記憶される。また、ＤＭＡＣは複数の画像処理のデータ転送を行うために、複数のＤＭＡチャネルを有している。画像メモリに一時記憶された画像データは、ＤＭＡＣによって画像メモリからデータバスに出力される。その後、画像データは顔や人体検出、人物認証などの処理や、表示用に画像データを処理してモニタ表示や、記録用に圧縮伸長部に入力して所定の画像処理を施して外部記録装置に記憶される。

このようなデータの流れを実現する場合、複数の画像処理が複数のＤＭＡチャネルを使用してデータを転送することになり、データバスの帯域を圧迫する。特に、高速性が要求されるリアルタイム処理を実現するために、ＣＭＯＳセンサから高速に画像データを読み出して画像メモリに一時記憶する場合には、データバスの帯域使用量が瞬間的に大幅に増加することが懸念される。例えば、ローリングブレのブレ量削減のために水平ブランキング期間を短くして高速に読み出すなどがある。このような状況下では、ＤＭＡチャネルのデータ転送処理のＦＩＦＯが溢れて、ＣＭＯＳセンサからの画像データを取りこぼして、システムが破綻する可能性がある。

このような問題を解決する手段として、特許文献１は、撮像素子からライン単位で出力された画像データを保持するバッファ部を設けている。まず画像データをライン単位でバッファ部に書き込む。バッファ部に書き込まれた画像データを読み出す頻度を決定するために、基準クロックごとに加算し、読み出し頻度設定値の加算値に基づいて、バッファ部に書き込まれた画像データを読み出すことで、データバスの瞬間的な帯域使用量を平均化することが提案されている。

さらに特許文献２には、複数のＤＭＡの各チャネルに対して、最初はバッファメモリを均一に割り当て、各チャネルのＤＭＡ転送終了後にデータ転送速度から速度比を求め、速度比に応じてバッファメモリの配分を決めることが提案されている。

特開２０１０−１４１６８７号公報 特開平８−１９４６０２号公報

しかしながら、特許文献１では、ラインバッファが必要であり、回路規模、消費電力増加の可能性があり、それに対する種々の対策が望まれていた。

さらに、特許文献２では、ＤＭＡ転送終了後にデータ転送速度の速度比でＤＭＡチャネルのＦＩＦＯ量の分配を行うため、つまりＣＭＯＳセンサからの高速読み出し（水平ブランキング期間の短縮）におけるバス帯域が上がってからＦＩＦＯ量を変化させるために、ＣＭＯＳセンサからの画像データを取りこぼして、システムが破綻する可能性があり、それに対する種々の対策が望まれていた。

そこで、本発明は、回路規模の増大を招くことなく、ＣＭＯＳセンサからの高速読み出しにおけるバス帯域が上がった場合でも、システムの破綻を防止すること、バス帯域の軽減を目的とする。

上記の課題を解決するために、本発明に係る画像処理装置は、
画像データをバスに転送するデータ転送制御手段と、前記データ転送制御手段は、複数のＤＭＡチャネルを有するＤＭＡコントローラを備え、前記ＤＭＡチャネルはＦＩＦＯを有し、前記データ転送制御手段は、少なくとも複数の画像処理手段と接続され、前記複数の画像処理手段は、少なともリアルタイム処理が要求されるリアルタイム画像処理手段と、リアルタイム処理が要求されない非リアルタイム画像処理手段とを含み、前記非リアルタイム画像処理手段に接続している前記ＤＭＡチャネルのＦＩＦＯを、前記リアルタイム画像処理手段に接続している前記ＤＭＡチャネルのＦＩＦＯあるいは前記リアルタイム画像処理手段のバッファとして利用することを特徴とする。

本発明に係る画像処理装置によれば、バス帯域が上がる前に他ＤＭＡチャネルのＦＩＦＯをＤＭＡチェネルのＦＩＦＯとして利用することで、バス帯域が上がった場合でも、システムの破綻を防止し、同時に回路規模の増大を防げる。さらには、他ＤＭＡチャネルのＦＩＦＯをＤＭＡチェネルのＦＩＦＯとして利用できるので、バースト長を増やした転送が可能となり、バス効率を上げることが可能である。また、バス帯域が上がる前に画像処理の緩衝バッファとして利用することで、撮像画像を一旦メモリに置くことなく現像処理を行うことが可能となるため、バス帯域を軽減することができ、同時に回路規模の増大を防げる。

本発明の第１の実施例における撮像装置のブロック図である。 本発明の第１の実施例におけるＤＭＡチャネルのＦＩＦＯの切り替えのフローチャートである。 本発明の第１の実施例における撮像素子から画像データの読み出しタイミングチャートとＤＭＡチャネルのＦＩＦＯ量を示した図である。 本発明の第２の実施例における撮像装置のブロック図である。 本発明の第２の実施例におけるＤＭＡチャネルのＦＩＦＯの切り替えのフローチャートである。

以下、本発明を実施するための形態を図面に基づいて説明する。

［実施例１］
なお、本実施例の画像処理装置を、撮像装置の一部として説明する。また、撮像装置をデジタルカメラとして説明するが、デジタルビデオカメラ、カメラ付き携帯電話等の撮像装置を採用することも可能である。

図１は第１の実施例に係るデジタルカメラの構成の一例を示すブロック図である。以下、図１について説明する。

図１において、撮像素子１００は、被写体像を光電変換するものであり、本実施の形態ではＣＭＯＳセンサを用いる。Ａ／Ｄ変換器１０１は、撮像素子１００のアナログ出力信号をデジタル信号に変換する。画像処理部１０２は、撮像処理部１０３、現像処理部１０４、顔検出部１０５、人体検出部１０６、認証部１０７、圧縮伸長部１０８、表示部１０９、不図示の画像バッファメモリ、記録媒体に記憶する記憶処理部などから構成される。

撮像処理部１０３は、Ａ／Ｄ変換器２０１により変換された画像データに対して黒レベル補正、シェーディング補正などを適正に行うリアルタイム処理が必要な画像処理である。以下、リアルタイム処理が必要な画像処理は、リアルタイム画像処理と称する。現像処理部１０４は、撮像処理部１０３で処理された画像データ或いは不図示の画像バッファメモリやメモリ１２４に格納された画像データに対して処理を行う。具体的には、画素補間やフィルタ処理、縮小といったリサイズ処理や色変換処理、例えば圧縮画像データに保存するのに最適なフォーマットであるＹＣ ｂ Ｃ ｒ 形式のフォーマットに変換する処理などの現像処理を適正に行うリアルタイム画像処理である。

顔検出部１０５は、画像処理部１０２の各画像処理部で処理された画像データ或いは不図示の画像バッファメモリやメモリ１２４に格納された画像データに対して、人物の顔を検出するリアルタイム処理の要求度が低い画像処理である。リアルタイム処理の要求度が低い画像処理とは、いかなる撮影下でも必ず必要な撮像処理部１０３、現像処理部１０４などと比べて、連写などでは、処理の優先順位を落としても撮影に問題が生じない画像処理のことであり、以下、非リアルタイム画像処理と称する。なお、検出した結果はＡＦなどの機能に使用する。

人体検出部１０６は、画像処理部１０２の各画像処理部で処理された画像データ或いは不図示の画像バッファメモリやメモリ１２４に格納された画像データに対して、人体や器官検出などを行う非リアルタイム画像処理である。なお、人体検出結果は、目瞑りの警告機能、小顔化や目を大きくするなどの画像補正機能などに使用する。その他、顔画像が小さくて検出できなかった時など、人体として検出して、ＡＦなどの機能に使用してもよい。

認証部１０７は、画像処理部１０２の各画像処理部で処理された画像データ或いは不図示の画像バッファメモリやメモリ１２４に格納された画像データに対して、予め登録済みの特定人物の認証を行う非リアルタイム画像処理である。なお、認証結果は、複数人の顔を検出した時に、認証した顔に対して優先してＡＦなどの機能に使用する。圧縮伸長部１０８は、画像処理部１０２の各画像処理部で処理された画像データ或いは不図示の画像バッファメモリやメモリ１２４に格納された画像データに対して、圧縮あるいは伸長処理を行うリアルタイム画像処理である。

表示部１０９は、例えば、ＬＣＤ等で構成され、画像処理部１０２の各画像処理部で処理された画像データ或いは不図示の画像バッファメモリやメモリ１２４に格納された画像データを、撮影前のライブ画像表示、メニュー設定表示、撮影した画像として表示するリアルタイム画像処理である。

ＤＭＡＣ１１０は、複数のＤＭＡチャネル１１１〜１１６、１２９、ＳＷ１１７、ＳＷ１１８，ＳＬ１１９，ＳＬ１２０、調停部１２１などから構成される。また、ＤＭＡチャネルは画像処理部１０２内の各画像処理部それぞれに対して、複数のＤＭＡチャネルを接続して同時動作させてもよい。

ＤＭＡチャネル１１１〜１１６、１２９は、画像処理部１０２の画像データをメモリ１２４へ書き込むために、メモリ制御部１２３に対して書き込み制御を行う。また、メモリ１２４に保持されている画像データを画像処理部１０２に読み込むために、メモリ制御１２３に対して読み込み制御を行う。さらに、読み書き用のデータを蓄積するためのＦＩＦＯ、ＦＩＦＯステータスを備えている。ＦＩＦＯステータスとは、ＦＩＦＯの状態を示すものであり、ＦＩＦＯ内のデータ数やＦＩＦＯ内のデータがどのＤＭＡチャネルに該当するかあるいは接続元を識別する情報を保持する情報保持部である。本実施例では、１つのＤＭＡチャネルに書き込み制御と読み込み制御が備わっているが、書き込みと読み込みがそれぞれ独立したＤＭＡチャネルであってもよい。

ＳＷ１１７、ＳＷ１１８は、バス１２２と接続するか、他のＤＭＡチャネルに接続するかを切り替えるものである。ＳＬ１１９、ＳＬ１２０は、画像処理部１０２を接続するか、他のＤＭＡチャネルを接続するかのセレクタである。調停部１２１は、複数の画像処理部と接続され、一つのＤＭＡチャネルと接続するために、複数の画像処理部の要求を多重して調停を行う。

バス１２２は、システムバスと画像データバスとを兼用するバスであるが、システムバスと画像データバスとを異なるバスで構成するものであっても良い。

メモリ制御部１２３は、システム制御部１２７或いはＤＭＡＣ１１０からの指示に応じて、メモリ１２４にデータを書き込んだり、メモリ１２４からデータを読み出したりする。なお、Ａ／Ｄ変換器１０１からの出力データがメモリ１２４に直接書き込まれる場合もある。メモリ１２４は、所定枚数の静止画像や所定時間の動画像、音声等のデータやシステム制御部１２７の動作用の定数、プログラム等を格納するのに十分な記憶容量を備える記憶装置である。

不揮発性メモリ制御部１２５は、システム制御部１２７からの指示に応じて、不揮発性メモリ１２６にデータを書き込んだり、不揮発性メモリ１２６からデータを読み出したりする。不揮発性メモリ１２６は、電気的に消去・記録可能なメモリであり、例えばＥＥＰＲＯＭ等が用いられる。不揮発性メモリ１２６には、システム制御部１２７の動作用の定数、プログラム等が記憶される。

システム制御部１２７は、デジタルカメラの動作制御を司るマイクロコンピュータ、割り込みコントローラ、タイマーなどで構成され、デジタルカメラを構成する各機能ブロックに対して様々な指示を行い、各種の制御処理を実行する。システム制御部１２７は、バス１１２を介して接続された画像処理部１０２、ＤＭＡＣ１１０、メモリ制御部１２３、不揮発性メモリ制御部１２６、及び操作部１２８、検出部１３０、撮像素子１００を制御する。マイクロコンピュータの実行は、前述した不揮発性メモリ１２５に記録されたプログラムを実行することで、本実施例の各処理を実現する。

システム制御部１２７の割り込みコントローラは画像処理部１０２、ＤＭＡＣ１１０、メモリ制御部１２３、不揮発性メモリ制御部１２６、及び操作部１２８、検出部１３０の割り込みを受け付け、マイクロコンピュータに割り込みを通知する。なお、以降で説明するフローチャートの判定に割り込みを利用してもよい。操作部１２８は、ユーザーにより操作されるスイッチやボタン等を含み、電源のＯＮ／ＯＦＦ、シャッターのＯＮ／ＯＦＦ等、静止画／動画撮影モードの切り替操作などに使用される。

検出部１３０は、ＤＭＡＣのＦＩＦＯ切り替えを検出する。例えば、ジャイロセンサなどで構成され、ローリングブレ防止用にデジタルカメラ本体のパン、チルト、ロールなどの動きを検出して、ＤＭＡＣのＦＩＦＯ切り替えを判定する。あるいは、ＤＭＡチャネルのＦＩＦOステータスを監視して、閾値以上か判定する。

なお、本実施例では、非リアルタイム画像処理に接続しているＤＭＡチャネルのＦＩＦＯを、撮像処理部１０４に接続しているＤＭＡチャネル１１２のＦＩＦＯとして利用している。その他にも、非リアルタイム画像処理に接続しているＤＭＡチャネルのＦＩＦＯをリアルタイム画像処理に接続しているＤＭＡチャネルのＦＩＦＯとして利用できる構成であってもよい。

次に，図２は第１の実施例のＤＭＡチャネル１１１、１１３、１１４のＦＩＦＯの切り替えについて説明するフローチャートである。以下、図２について説明する。

ＦＩＦＯ切り替え開始時は、ＳＷ１１７、１１８、ＳＬ１１９、１２０は、画像処理部１０２の各処理部と、ＤＭＡＣ１１０のＤＭＡチャネルと、バス１２２はそれぞれ１対１の関係で接続されるように切り替わっている。

まず、ステップ２００にて、ＤＭＡチャネルのＦＩＦＯの切り替えを行うかの判定を行う。この判定は、操作部１２８あるいは検出部１３０の結果より判定を行う。操作部１２８はデジタルカメラのシャッターにより連写かの判定を行い、連写の場合、ステップ２０１を行う。また、検出部１３０は、デジタルカメラ本体の動きをジャイロセンサなどで検出し、閾値以上の場合、ローリングブレを防止するため、撮像素子１００に対して水平（Ｈ）ブランキング期間を短くして読み出す。この時、検出部１３０で閾値以上と判定した時点で、ステップ２０１を行う。または、ＤＭＡチャネルのＦＩＦＯステータスを監視して、閾値以上の場合、ステップ２０１を行う。

ステップ２０１では、ＳＷ１１７、１１８、ＳＬ１１９、１２０でＤＭＡチャネルの入出力の切り替えを行う。具体的には、ＤＭＡチャネル１１１はＳＷ１１７、ＳＬ１１９により、ＤＭＡチャネル１１３と接続する。同時にＤＭＡチャネル１１３はＳＷ１１７、ＳＬ１１９により、ＤＭＡチャネル１１４と接続する。さらに同時にＤＭＡチャネル１１４はＳＷ１１８、ＳＬ１２０により、ＤＭＡチャネル１１５と接続する。また、顔検出部１０５は顔検出部１０５の後段にあるＳＷ１１７により、調停部１２１と接続する。人体検出部１０６は人体検出部１０６の後段にあるＳＷ１１７により、調停部１２１と接続し、ステップ２０２の判定を行う。

ステップ２０２では、ＤＭＡチャネル１１４内のＦＩＦＯにＤＭＡチャネル１１３のデータが入力されて、その後全て出力されたかの判定をＦＩＦＯステータスにより行う。ＤＭＡチャネル１１３のデータがＤＭＡチャネル１１４内のＦＩＦＯから出力されたら、ステップ２０３の処理を行う。

ステップ２０３では、ＳＷ１１８、ＳＬ１２０でＤＭＡチャネルの入出力の切り替えを行う。ＤＭＡチャネル１１４はＳＷ１１８により、バス１２２と接続する。ＤＭＡチャネル１１５は、ＳＬ１２０により、調停部１２１と接続され、ＦＩＦＯ切り替えが終了する。なお、図２のＦＩＦＯ切り替えは、ソフトウエア、ハードウエアどちらで実装してもよい。

次に、図３は第１の実施例の撮像素子１００から画像データの通常読み出しと水平（Ｈ）ブランキング期間を短くした高速読み出しのタイミングチャートとＤＭＡチャネルのＦＩＦＯ量を示したものである。以下、図３について説明する。

折れ線３００（点線）は、通常読み出し時のＤＭＡＣのＦＩＦＯ量の遷移を示している。折れ線３００のＦＩＦＯ量は、映像期間中に蓄積し、水平（Ｈ）ブランキング期間中に画像データがバス１２２に出力されてメモリ１２４に書き込まれることを示している。折れ線３０１（実線）は、高速読み出し時のＤＭＡＣのＦＩＦＯ量の遷移を示している。折れ線３０１のＦＩＦＯ量は、折れ線３００と同様に映像期間中に蓄積し、水平（Ｈ）ブランキング期間中に画像データがバス１２２に出力されメモリ１２４に書き込まれるが、水平（Ｈ）ブランキング期間が短いために、徐々に蓄積していることを示している。また、垂直（Ｖ）ブランキング期間に画像データがバス１２２に出力されてメモリ１２４に書き込まれることを示している。

ＦＩＦＯサイズ３０３（点線）は、本実施例適応前のＤＡＭＣのＦＩＦＯサイズを示している。ＦＩＦＯサイズ３０４（実線）は、本実施例適応後のＤＡＭＣのＦＩＦＯサイズを示している。ポイント３０２は、高速読み出しのＦＩＦＯ量である折れ線３０１が、ＦＩＦＯサイズ３０３を超えるポイントである。そのため、本実施例適応前では、高速読み出し時、システムが破綻することになる。本実施例適応後では、高速読み出しにおいてもＦＩＦＯサイズ３０４に余裕があるため、システムの破綻を防止できる。

図３では、水平（Ｈ）ブランキング期間を短くして読み出す方式を採用し、垂直（Ｖ）ブランキング期間で貯まったＦＩＦ０データをメモリ１２４に書き込むように説明したが、映像期間の読み出し時間を短くして、映像期間中に貯まったＦＩＦ０データを水平（Ｈ）ブランキング期間でメモリ１２４に書き込むことも可能である。

以上説明したように、本発明の第１の実施例によれば、ＣＯＭＳセンサからの高速読み出しを検出して、非リアルタイム画像処理用に使用しているＤＭＡチャネルのＦＩＦＯを、リアルタイム画像処理のＤＭＡチャネルのＦＩＦＯとして利用することで、バス帯域が上がった場合でもシステムの破綻を防止できる。

さらには、既存のＤＭＡチャネルのＦＩＦＯを利用するために、回路規模を増大することなく、連写枚数の向上、ローリング歪みを軽減できる。

また、ＤＭＡチャネルのＦＩＦＯが増加するために、バースト長を増やした転送が可能となり、メモリのアクセス効率を高めることが可能となる。

以上、本発明を第１の実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。

［実施例２］
次に、本発明の第２の実施例について説明する。なお、ここでは、前述した第１ の実施例と異なる部分のみを説明し、同一の部分については、図１に付した符号と同一の符号を付すなどして詳細な説明を省略する。

図４は第２の実施例に係るデジタルカメラの構成の一例を示すブロック図である。以下、図４について説明する。

図４は画像処理部１０２に緩衝バッファ切り替え部４００と、ＤＭＡＣ１１０にＳＷ４０３を設けている。緩衝バッファ切り替え部４００は、撮像処理部１０３と現像処理部１０４を直接接続できる構成となっており、ＳＷ４０１とＳＬ４０２から構成している。

ＳＷ４０１は、ＳＬ４０２かＤＭＡチャネル１１１と接続するかを切り替えるものである。ＳＷ４０１をＳＬ４０２に接続する場合は、後述のＳＬ４０２をＳＷ４０１と接続するようにセレクトして、撮像処理部１０３と現像処理部１０４を緩衝バッファなしで直結する場合である。ＳＬ４０２は、ＳＷ４０１を接続するか、ＳＷ４０３を接続するかのセレクタである。ＤＭＡＣ１１０のＳＷ４０３は、ＳＬ４０２かＳＬ１２０と接続するかを切り替えるものである。

次に、図５は第２の実施例の緩衝バッファ部切り替え部４００とＤＭＡチャネル１１１、１１３、１１４のＦＩＦＯの切り替えについて説明するフローチャートである。以下、図５について説明する。

ＦＩＦＯ切り替え開始時点では、ＳＷ１１７、１１８、４０１、ＳＬ１１９、１２０、は、画像処理部１０２の各処理部と、ＤＭＡＣ１１０のＤＭＡチャネルと、バス１２２はそれぞれ１対１の関係で接続されるように切り替わっている。また、ＳＷ４０３は、ＳＬ１２０と接続するように切り替わっている。

まず、ステップ５００にて、ＤＭＡチャネルのＦＩＦＯの切り替えを行うかの判定を行う。この判定は、撮影モードが操作部１２８により動画モードとなった場合にステップ５０１を行う。

ステップ５０１は、ＳＷ１１７、１１８、ＳＬ１１９、１２０でＤＭＡチャネルの入出力の切り替えを行う。具体的には、ＤＭＡチャネル１１１はＳＷ１１７、ＳＬ１１９により、ＤＭＡチャネル１１３と接続する。同時にＤＭＡチャネル１１３はＳＷ１１７、ＳＬ１１９により、ＤＭＡチャネル１１４と接続する。さらに同時にＤＭＡチャネル１１４はＳＷ１１８、ＳＬ１２０により、ＤＭＡチャネル１１５と接続する。また、顔検出部１０５は顔検出部１０５の後段にあるＳＷ１１７により、調停部１２１と接続する。人体検出部１０６は人体検出部１０６の後段にあるＳＷ１１７により、調停部１２１と接続し、ステップ５０２の判定を行う。

ステップ５０２は、ＤＭＡチャネル１１４内のＦＩＦＯにＤＭＡチャネル１１３のデータが入力されて、その後全て出力されたかの判定をＦＩＦＯステータスにより行い、ＤＭＡチャネル１１３のデータがＤＭＡチャネル１１４内のＦＩＦＯから出力されたら、ステップ５０３の処理を行う。

ステップ５０３は、ＳＷ４０３、ＳＬ１２０、４０２でＤＭＡチャネルの入出力の切り替えを行う。ＤＭＡチャネル１１４はＳＷ４０３により、ＳＬ４０２と接続し、さらにＳＬ４０２により、現像処理部１０４と接続する。ＤＭＡチャネル１１５は、ＳＬ１２０により、調停部１２１と接続され、ＦＩＦＯ切り替えが終了することで、撮像処理部１０３と現像処理１０４がＤＭＡチャネルのＦＩＦＯを通して直接接続される。なお、図５のＦＩＦＯ切り替えは、ソフトウエア、ハードウエアどちらで実装してもよい。また、第２の実施例の緩衝バッファとしてのＦＩＦＯのデータ入出力に関しては、図３と同じである。

以上説明したように、本発明の第２の実施例によれば、動画撮影時、非リアルタイム画像処理用に使用しているＤＭＡチャネルのＦＩＦＯを、リアルタイム画像処理の緩衝バッファとして利用することが可能となる。緩衝バッファは、撮像処理部と現像処理部の画像データの処理能力差の違いを吸収でき、撮像データを一旦メモリに置かずに直接処理することが可能となり、バス帯域を軽減できる。

さらには、既存のＤＭＡチャネルのＦＩＦＯを利用するために、別途動画用のバッファを持つ必要がなくなり、回路規模を増大することなく、高速動画の撮影が可能となる。

以上、本発明を第２の実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。

１００ 撮像素子、１０１ Ａ／Ｄ変換器、１０２ 画像処理部、１０３ 撮像処理部、
１０４ 現像処理部、１０５ 顔検出部、１０６ 人体検出部、１０７ 認証部、
１０８ 圧縮伸長部、１０９ 表示部

Claims (13)

1. 画像データをバスに転送するデータ転送制御手段と、
   前記データ転送制御手段は、複数のＤＭＡチャネルを有するＤＭＡコントローラを備え、
   前記ＤＭＡチャネルはＦＩＦＯを有し、
   前記データ転送制御手段は、少なくとも複数の画像処理手段と接続され、
   前記複数の画像処理手段は、少なくともリアルタイム処理が要求されるリアルタイム画像処理手段と、
   リアルタイム処理が要求されない非リアルタイム画像処理手段とを含み、
   前記非リアルタイム画像処理手段に接続している前記ＤＭＡチャネルのＦＩＦＯを前記リアルタイム画像処理手段に接続している前記ＤＭＡチャネルのＦＩＦＯとして利用することを特徴とする画像処理装置。
2. 前記リアルタイム画像処理手段のデータが前記ＦＩＦＯから溢れそうになることを事前に検出する検出手段と、
   前記検出手段の結果を用いて、前記非リアルタイム画像処理手段に接続している前記ＤＭＡチャネルのＦＩＦＯを前記リアルタイム画像処理手段に接続している前記ＤＭＡチャネルのＦＩＦＯとして利用することを特徴とする請求項１に記載の画像処理装置。
3. 前記データ転送制御手段には、
   前記ＤＭＡチャネルのＦＩＦＯを別のＤＭＡチャネルのＦＩＦＯに接続するか前記バスに接続するかの切り替え手段と、
   前記ＤＭＡチャネルの入力には、前記画像処理手段か他ＤＭＡチャネルのＦＩＦＯのどちらかを接続するか選択するセレクト手段と、
   前記ＤＭＡチャネルに複数の前記画像処理手段の要求を多重して調停する調停手段とを有することを特徴とする請求項１又は請求項２に記載の画像処理装置。
4. 画像処理装置であって、
   画像データをバスに転送するデータ転送制御手段と、
   前記データ転送制御手段は、複数のＤＭＡチャネルを有するＤＭＡコントローラを備え、
   前記ＤＭＡチャネルはＦＩＦＯを有し、
   前記データ転送制御手段は、少なくとも複数の画像処理手段と接続され、
   前記複数の画像処理手段は、少なくともリアルタイム処理が要求されるリアルタイム画像処理手段と、
   リアルタイム処理が要求されない非リアルタイム画像処理手段とを含み、
   前記非リアルタイム画像処理手段に接続している前記ＤＭＡチャネルのＦＩＦＯを前記リアルタイム画像処理手段のバッファとして利用することを特徴とする画像処理装置。
5. 前記アルタイム画像処理手段の前記バッファは、前記リアルタイム画像処理手段間の処理能力差を吸収することを特徴とする請求項４に記載の画像処理装置。
6. 前記リアルタイム画像処理手段のデータが前記ＦＩＦＯから溢れそうになることを事前に検出する検出手段と、
   前記検出手段の結果を用いて、前記非リアルタイム画像処理手段に接続している前記ＤＭＡチャネルのＦＩＦＯを前記リアルタイム画像処理手段の前記バッファとして利用することを特徴とする請求項４又は請求項５に記載の画像処理装置。
7. 前記ＤＭＡチャネルのＦＩＦＯを別のＤＭＡチャネルのＦＩＦＯに接続するか前記バスに接続するかの第１の切り替え手段と、
   前記ＤＭＡチャネルの入力には、前記画像処理手段か他ＤＭＡチャネルのＦＩＦＯのどちらかを接続するか選択するセレクト手段と、
   前記画像処理手段の一部に前記ＤＭＡチャネルのＦＩＦＯを接続して、前記ＤＭＡチャネルのＦＩＦＯを前記バッファとして使用するためのバッファ切り替え手段と、
   前記ＤＭＡチャネルのＦＩＦＯを別のＤＭＡチャネルのＦＩＦＯに接続するか前記バッファ切り替え手段に接続するかの第２の切り替え手段と、
   前記ＤＭＡチャネルに複数の前記画像処理手段の要求を多重して調停する調停手段とを有することを特徴とする請求項４乃至請求項６の何れか一項に記載の画像処理装置。
8. 前記リアルタイム画像処理手段には、少なくとも前記画像データを現像する現像処理手段を含むことを特徴とする請求項１乃至請求項７の何れか一項に記載の画像処理装置。
9. 前記非リアルタイム画像処理手段には少なくとも前記画像データから顔や人体を検出する顔人体検出手段を含むことを特徴とする請求項１乃至請求項７の何れか一項に記載の画像処理装置。
10. 記非リアルタイム画像処理手段には少なくとも前記画像データから人物を認証する人物認証手段を含むことを特徴とする請求項１乃至請求項７の何れか一項に記載の画像処理装置。
11. 前記ＤＭＡチャネルはＦＩＦＯデータ量とデータがどのＤＭＡチャネルのデータであるかの情報あるいはＤＭＡチャネルの接続元を識別する情報を保持する情報保持手段を有することを特徴とする請求項１乃至請求項７の何れか一項に記載の画像処理装置。
12. 前記ＤＭＡチャネルの前記情報保持手段によって、前記切り替え手段の切り替えと前記セレクト手段のセレクトを行うことを特徴とする請求項１に記載の画像処理装置。
13. 前記ＤＭＡチャネルの前記情報保持手段によって、前記第１の切り替え手段、バッファ切り替え手段、第２の切り替え手段の切り替えと、前記セレクト手段のセレクトを行うことを特徴とする請求項４に記載の画像処理装置。