JP2013191824A - Oxide semiconductor and semiconductor junction device including oxide semiconductor - Google Patents

Oxide semiconductor and semiconductor junction device including oxide semiconductor Download PDF

Info

Publication number
JP2013191824A
JP2013191824A JP2012220911A JP2012220911A JP2013191824A JP 2013191824 A JP2013191824 A JP 2013191824A JP 2012220911 A JP2012220911 A JP 2012220911A JP 2012220911 A JP2012220911 A JP 2012220911A JP 2013191824 A JP2013191824 A JP 2013191824A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor film
sample
type
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012220911A
Other languages
Japanese (ja)
Inventor
Noboru Iwata
昇 岩田
Makoto Izumi
真 和泉
Akira Takahashi
明 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012220911A priority Critical patent/JP2013191824A/en
Priority to PCT/JP2013/053357 priority patent/WO2013122084A1/en
Publication of JP2013191824A publication Critical patent/JP2013191824A/en
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/086Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/0257Doping during depositing
    • H01L21/02573Conductivity type
    • H01L21/02579P-type
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02631Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264Inorganic materials
    • H01L31/032Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors

Abstract

PROBLEM TO BE SOLVED: To provide an oxide semiconductor which has high carrier mobility, visible light transmissivity, and high surface flatness, and can be formed on a substrate with low heat resistance.SOLUTION: The oxide semiconductor film 11 formed on a substrate 12 comprises, as metal materials, a combination of In and Ga, or a combination of In, Ga and Zn in addition to 42-92 at% of Cu; the carrier type thereof is p type.

Description

本発明は、Cuを含むp型の酸化物半導体、及び、酸化物半導体を含む半導体接合素子に関する。   The present invention relates to a p-type oxide semiconductor containing Cu and a semiconductor junction element containing an oxide semiconductor.

p型、且つ、高キャリア移動度を示す酸化物半導体材料として、銅の酸化物であるCuOが知られている。非特許文献1には、反応性DCスパッタリング法を用いて作製した結晶質のCuO薄膜の特性について、薄膜成長時の基板温度を高くすることにより結晶粒が成長し、高キャリア移動度が得られることが記載されている。 As an oxide semiconductor material that exhibits p-type and high carrier mobility, Cu 2 O, which is a copper oxide, is known. In Non-Patent Document 1, regarding the characteristics of a crystalline Cu 2 O thin film produced by using a reactive DC sputtering method, crystal grains grow by increasing the substrate temperature during thin film growth, and high carrier mobility is exhibited. It is described that it is obtained.

一方、インジウム、ガリウム、及び、亜鉛の酸化物から成るn型の透明酸化物半導体は、室温における成長で10cm/Vsec前後の高いキャリア移動度を示すことが知られている。当該半導体は、熱処理プロセスを必要とせず、樹脂基板のような耐熱性の低い基板上にも形成可能であることから、薄膜トランジスタ(TFT:Thin Film Transistor)のチャネル層に積極的に適用されつつある。このうち、特許文献1には、Ga−In−Zn−Oからなる下部層と、下部層よりもキャリア濃度が低い上部層からなる二重層構造のチャンネル層を具備する薄膜トランジスタについて、キャリア密度が低い上部層に、Cuを一例とするキャリア・アクセプタをドーピングすることで、プラズマによるチャンネル層の特性劣化を防止できることが記載されている。 On the other hand, an n-type transparent oxide semiconductor composed of oxides of indium, gallium, and zinc is known to exhibit a high carrier mobility of around 10 cm 2 / Vsec when grown at room temperature. Since the semiconductor does not require a heat treatment process and can be formed on a substrate having low heat resistance such as a resin substrate, it is being actively applied to a channel layer of a thin film transistor (TFT). . Among these, in Patent Document 1, a carrier density is low in a thin film transistor including a channel layer having a double layer structure including a lower layer made of Ga—In—Zn—O and an upper layer having a lower carrier concentration than the lower layer. It is described that the channel layer can be prevented from being deteriorated in characteristics by doping the upper layer with a carrier acceptor such as Cu as an example.

特許文献2には、ニオブ(Nb)及びタンタル(Ta)からなる群より選択される1種類の遷移金属と銅(Cu)とを含む酸化物の膜を、スパッタリング又はパルスレーザーの照射によって飛散させることによって形成される酸化物膜において、p型の高い導電率が得られることが開示されている。   In Patent Document 2, an oxide film containing one kind of transition metal selected from the group consisting of niobium (Nb) and tantalum (Ta) and copper (Cu) is scattered by sputtering or pulse laser irradiation. It is disclosed that a p-type high conductivity can be obtained in an oxide film formed by this method.

Yun Seog Lee et al., Applied Physics Letters,98,192115(2011).Yun Seog Lee et al. , Applied Physics Letters, 98, 192115 (2011).

特開2008−199005号公報(平成20年8月28日公開)JP 2008-199005 (released on August 28, 2008) 特開2011−174167号公報(平成23年9月8日公開)JP 2011-174167 A (published September 8, 2011)

非特許文献1には、基板加熱を行わず、室温(300K)で作製されたp型Cu酸化物試料のキャリア移動度は1cm/Vsec未満と小さいことが記載されている。これ以上の大きな移動度を得るためには、薄膜成長時の基板加熱が必要である。このため、例えば樹脂基板のように耐熱性の低い基板に対して、1cm/Vsecを超える高いキャリア移動度を示す薄膜を形成することが難しい。また、高いキャリア移動度を得るために、薄膜成長時の基板温度を高くすると、これに伴ってCu酸化物の結晶粒が粗大化し、薄膜表面のラフネスが大きくなってしまう。 Non-Patent Document 1 describes that the carrier mobility of a p-type Cu oxide sample manufactured at room temperature (300 K) without performing substrate heating is as small as less than 1 cm 2 / Vsec. In order to obtain a higher mobility than this, it is necessary to heat the substrate during the growth of the thin film. For this reason, it is difficult to form a thin film having a high carrier mobility exceeding 1 cm 2 / Vsec with respect to a substrate having low heat resistance such as a resin substrate. Further, when the substrate temperature during the thin film growth is increased in order to obtain a high carrier mobility, the crystal grains of the Cu oxide are coarsened accordingly, and the roughness of the thin film surface is increased.

特許文献1に開示された薄膜トランジスタは、プラズマ耐性を高める目的で、n型のGa−In−Zn−O薄膜にCuが添加されたものである。したがって、特許文献1には作製した試料がp型になることは記載されていない。すなわち、n型のGa−In−Zn−OにCuを添加することでキャリア(伝導電子)密度が減少するに留まり、添加後の半導体のキャリアタイプはn型のままである。仮にCuを添加した層がp型であるならば、これと積層したn型のGa−In−Zn−O(下部層)との界面で空乏層が生じることになり、ゲート電圧の印加に対するチャネル層のコンダクタンス変化が小さくなる。その結果、ドレイン−ソース間の電流値変化が小さくなるため、薄膜トランジスタとしての特性を悪化させることとなる。このように、特許文献1には、p型の酸化物半導体を如何に形成し得るかについて開示も示唆もされていない。したがって、pn接合素子に関する記述もなされていない。   The thin film transistor disclosed in Patent Document 1 is obtained by adding Cu to an n-type Ga—In—Zn—O thin film for the purpose of increasing plasma resistance. Therefore, Patent Document 1 does not describe that the manufactured sample is p-type. That is, by adding Cu to n-type Ga—In—Zn—O, the carrier (conduction electron) density only decreases, and the carrier type of the semiconductor after the addition remains n-type. If the layer to which Cu is added is p-type, a depletion layer is generated at the interface between this layer and the stacked n-type Ga—In—Zn—O (lower layer). The change in the conductance of the layer is reduced. As a result, since the change in the current value between the drain and the source becomes small, the characteristics as the thin film transistor are deteriorated. Thus, Patent Document 1 does not disclose or suggest how a p-type oxide semiconductor can be formed. Accordingly, there is no description regarding the pn junction element.

特許文献2には、ニオブ(Nb)及びタンタル(Ta)からなる群より選択される1種類の遷移金属を銅(Cu)と混合させた酸化物薄膜が、p型であって、微結晶の集合体、微結晶を含むアモルファス状、又はアモルファス状であることが記載されている。特許文献2では、この酸化物薄膜の導電率が議論されているものの、キャリア移動度については言及されておらず、高いキャリア移動度が実現可能であるか否かは不明である。また、特許文献2の第1の実施形態では、高い導電率を得るために、酸化物薄膜形成時の基板温度が500℃と高く設定されており、これに伴って、形成された酸化物薄膜表面の二乗平方根粗さは約24nmと大きくなっている([0039])。第1の実施形態の変形例(1)には、室温で形成した酸化物薄膜が記載されている([0055]以降)。しかしながら、この酸化物薄膜は、500nm以上800nm以下の波長の可視光透過率が約40%以下と低いものであり([0057])、これを踏まえて、特許文献2には、p型としての導電性及び可視光透過性を高めるためには、酸化物薄膜を加熱することが大きく貢献する、と記載されている([0058])。このように、特許文献2に記載された技術によると、高い導電率及び可視光透過性を有する酸化物薄膜を得るためには、薄膜形成時の基板温度を高める又は室温で形成された薄膜を加熱することが必要であり、その結果として基板表面のラフネスが増大する。   In Patent Document 2, an oxide thin film obtained by mixing one kind of transition metal selected from the group consisting of niobium (Nb) and tantalum (Ta) with copper (Cu) is p-type, and has a microcrystalline structure. It is described that it is an aggregate, an amorphous state including microcrystals, or an amorphous state. Patent Document 2 discusses the conductivity of this oxide thin film, but does not mention carrier mobility, and it is unclear whether high carrier mobility can be achieved. Moreover, in 1st Embodiment of patent document 2, in order to obtain high electroconductivity, the board | substrate temperature at the time of oxide thin film formation is set high with 500 degreeC, and the oxide thin film formed in connection with this is formed. The surface square root roughness is as large as about 24 nm ([0039]). In the modification (1) of the first embodiment, an oxide thin film formed at room temperature is described ([0055] and thereafter). However, this oxide thin film has a low visible light transmittance of about 40% or less at a wavelength of 500 nm or more and 800 nm or less ([0057]). It is described that heating the oxide thin film greatly contributes to enhancing the conductivity and the visible light transmittance ([0058]). Thus, according to the technique described in Patent Document 2, in order to obtain an oxide thin film having high electrical conductivity and visible light transmission, the substrate temperature at the time of thin film formation is increased or a thin film formed at room temperature is used. Heating is necessary, and as a result, the roughness of the substrate surface increases.

本発明の一つの目的は、高いキャリア移動度、可視光透過性、及び、高い表面平坦性を有すると共に、耐熱性の低い基板上に形成可能なp型の酸化物半導体を提供することである。   One object of the present invention is to provide a p-type oxide semiconductor that has high carrier mobility, visible light transmittance, high surface flatness, and can be formed on a substrate with low heat resistance. .

本発明の酸化物半導体は、Cuを含む酸化物半導体であって、前記酸化物半導体はさらに金属元素としてIn及びGaを含んでおり、キャリアタイプがp型である。
また、本発明の酸化物半導体は、これに加えて金属元素としてZnを含んでいてもよい。
The oxide semiconductor of the present invention is an oxide semiconductor containing Cu, and the oxide semiconductor further contains In and Ga as metal elements, and the carrier type is p-type.
In addition to this, the oxide semiconductor of the present invention may contain Zn as a metal element.

これらにより、Cuを主体とする酸化物半導体において、結晶粒の成長を抑制しつつ、高いキャリア移動度を示すp型の酸化物半導体を作製可能となり、表面のラフネスが小さく、樹脂基板等の耐熱性の低い基板上に形成可能であり、且つ、可視光領域での透過性を有するp型酸化物半導体を提供することができる。   As a result, in an oxide semiconductor mainly composed of Cu, it becomes possible to produce a p-type oxide semiconductor exhibiting high carrier mobility while suppressing the growth of crystal grains, the surface roughness is small, and the heat resistance of a resin substrate or the like is reduced. It is possible to provide a p-type oxide semiconductor that can be formed over a substrate with low property and has transparency in the visible light region.

本発明の酸化物半導体は、前記酸化物半導体中の金属元素全体に占めるCuの割合が、42at%から92at%であることが好ましい。また、この酸化物半導体はCuを主成分として含むことが好ましい。   In the oxide semiconductor according to the present invention, the ratio of Cu in the entire metal element in the oxide semiconductor is preferably 42 at% to 92 at%. The oxide semiconductor preferably contains Cu as a main component.

さらに、本発明の酸化物半導体は、前記酸化物半導体中の金属元素全体に占めるCuの割合が、金属元素としてIn、Ga及びZnを含む場合において57at%から81at%で、金属元素としてIn及びGaを含みZnを含まない場合において57at%から85at%であることが好ましい。   Further, in the oxide semiconductor of the present invention, the proportion of Cu in the entire metal element in the oxide semiconductor is 57 at% to 81 at% when In, Ga, and Zn are included as the metal element, and In and When Ga is contained but Zn is not contained, it is preferably 57 at% to 85 at%.

これによれば、ホール効果測定によってp型であることが確認できるレベルのキャリア密度が得られると共に、アモルファス質、または、微結晶質、または、これらが混在した状態のp型の酸化物半導体を提供することが可能となる。   According to this, a carrier density of a level that can be confirmed to be p-type by Hall effect measurement is obtained, and an amorphous or microcrystalline or a p-type oxide semiconductor in a state in which these are mixed is obtained. It becomes possible to provide.

また、本発明の酸化物半導体は、前記酸化物半導体中の金属元素全体に占めるIn、Ga及びZnの合計又はIn及びGa(Znを含まない場合)の合計の割合が8at%以上であることが好ましい。   In the oxide semiconductor of the present invention, the total ratio of In, Ga, and Zn or the total ratio of In and Ga (when Zn is not included) in the entire metal element in the oxide semiconductor is 8 at% or more. Is preferred.

本発明の酸化物半導体は、Be、Na、Mg、Al、Si、Ca、Sc、Ti、V、Ni、Ge、Y、Zr、Nb、Mo、Sn、Ba、Hf、Ta、W、及び、Pbからなる群より選択された一以上の添加元素をさらに含んでいてもよい。   The oxide semiconductor of the present invention includes Be, Na, Mg, Al, Si, Ca, Sc, Ti, V, Ni, Ge, Y, Zr, Nb, Mo, Sn, Ba, Hf, Ta, W, and One or more additional elements selected from the group consisting of Pb may be further included.

これによって、高い透過率を確保することができる。   Thereby, a high transmittance can be ensured.

また、本発明の酸化物半導体は、アモルファス質、微結晶質、及びこれらが混じり合った状態のいずれかとなっていることが好ましい。   In addition, the oxide semiconductor of the present invention is preferably amorphous, microcrystalline, or a state in which these are mixed.

これによれば、結晶粒界における散乱が抑制されることで、特に高いキャリア移動度が得られると共に、表面のラフネスが特に小さいp型の酸化物半導体を提供することが可能となる。   According to this, by suppressing scattering at the crystal grain boundary, it is possible to provide a p-type oxide semiconductor having a particularly high carrier mobility and a particularly low surface roughness.

また、本発明の酸化物半導体は、金属元素としてIn、Ga及びZnを含む場合において波長420nmから900nmの範囲で、金属元素としてIn及びGaを含みZnを含まない場合において波長490nmから900nmの範囲で40%以上の透過率を有していることが好ましい。   The oxide semiconductor of the present invention has a wavelength range of 420 nm to 900 nm when In, Ga, and Zn are included as metal elements, and a wavelength range of 490 nm to 900 nm when In and Ga are not included as metal elements. It preferably has a transmittance of 40% or more.

これによれば、前記酸化物半導体を用いた、高透過性の薄膜トランジスタ素子やダイオード素子を作製することが可能となり、可視光領域で高い光透過性を要求するデバイスへの適用に好適な素子を実現することが可能となる。   According to this, it becomes possible to manufacture a highly transmissive thin film transistor element and a diode element using the oxide semiconductor, and an element suitable for application to a device that requires high light transmittance in the visible light region. It can be realized.

本発明の半導体接合素子は、上記の酸化物半導体と、絶縁体を介して間接的に又は直接的に前記酸化物半導体に接触しているn型半導体とを備えている。本発明のダイオード素子は、この半導体接合素子と、前記酸化物半導体と前記n型半導体とで形成されたpn接合に対して通電可能とする一対の電極とを備えている。さらに、本発明の光起電力素子は、この半導体接合素子と、前記半導体接合素子での光電変換によって生じた光起電力を取り出すための一対の電極とを備えている。   A semiconductor junction element of the present invention includes the above oxide semiconductor and an n-type semiconductor that is in contact with the oxide semiconductor indirectly or directly via an insulator. The diode element of the present invention includes this semiconductor junction element and a pair of electrodes capable of energizing a pn junction formed by the oxide semiconductor and the n-type semiconductor. Furthermore, the photovoltaic element of the present invention includes the semiconductor junction element and a pair of electrodes for taking out the photovoltaic power generated by photoelectric conversion in the semiconductor junction element.

別の観点において、本発明の半導体接合素子は、上記の酸化物半導体と、直接的に前記酸化物半導体に接触している絶縁体とを備えている。本発明のトランジスタ素子は、この半導体接合素子と、前記酸化物半導体中に電流を流すための一対の電極と、前記絶縁体に対して電圧を印加するためのゲート電極とを備えている。   In another aspect, a semiconductor junction element of the present invention includes the above oxide semiconductor and an insulator that is in direct contact with the oxide semiconductor. The transistor element of the present invention includes the semiconductor junction element, a pair of electrodes for flowing a current in the oxide semiconductor, and a gate electrode for applying a voltage to the insulator.

前記n型半導体がIn、Ga及びZnのうちで少なくともIn及びGaを含んでいることが好ましい。   The n-type semiconductor preferably contains at least In and Ga among In, Ga, and Zn.

前記絶縁体がIn、Ga及びZnのうちで少なくともIn及びGaを含んでいることが好ましい。   The insulator preferably contains at least In and Ga among In, Ga, and Zn.

これらの半導体接合素子によれば、pn接合、または、pin接合を備えたダイオード素子又はトランジスタ素子を提供可能となると共に、可視光での高い透過性を有し、表面ラフネスが小さく、且つ、高いキャリア移動度を示すダイオード素子又はトランジスタ素子を、樹脂等の耐熱性の低い基板上にも形成可能となる。   According to these semiconductor junction elements, it is possible to provide a diode element or a transistor element having a pn junction or a pin junction, high transparency with visible light, low surface roughness, and high A diode element or a transistor element exhibiting carrier mobility can be formed over a substrate having low heat resistance such as resin.

本発明に係る酸化物半導体の製造方法は、Cuを含む酸化物半導体であって、前記酸化物半導体はさらに金属元素としてIn、Ga及びZnを含んでおり、キャリアタイプがp型である酸化物半導体の製造方法であって、前記酸化物半導体中の正孔の密度が、Cuを含まずIn、Ga及びZnを含むように形成したn型の酸化物半導体中の電子の密度よりも大きくなるように、p型である酸化物半導体を薄膜として形成するものである。 An oxide semiconductor manufacturing method according to the present invention is an oxide semiconductor containing Cu, wherein the oxide semiconductor further contains In, Ga, and Zn as metal elements, and the carrier type is p-type. A method for manufacturing a semiconductor, wherein the density of holes in the oxide semiconductor is higher than the density of electrons in an n-type oxide semiconductor formed so as to contain In, Ga, and Zn without containing Cu. Thus, a p-type oxide semiconductor is formed as a thin film.

また、本発明に係る酸化物半導体の製造方法は、Cuを含む酸化物半導体であって、前記酸化物半導体はさらに金属元素としてIn及びGaを含んでおり、キャリアタイプがp型である酸化物半導体の製造方法であって、前記酸化物半導体中の正孔の密度が、Cuを含まずIn及びGaを含むように形成したn型の酸化物半導体中の電子の密度よりも大きくなるように、p型である酸化物半導体を薄膜として形成するものである。   The oxide semiconductor manufacturing method according to the present invention is an oxide semiconductor containing Cu, wherein the oxide semiconductor further contains In and Ga as metal elements, and the carrier type is p-type. A method for manufacturing a semiconductor, wherein the density of holes in the oxide semiconductor is larger than the density of electrons in an n-type oxide semiconductor formed so as to contain In and Ga without containing Cu. A p-type oxide semiconductor is formed as a thin film.

これらによって、上記のような酸化物半導体の好適な製造方法を提供することが可能となる。 By these, it becomes possible to provide a suitable manufacturing method of the oxide semiconductor as described above.

以上のように、本発明によると、結晶粒の成長を抑制しつつ、室温で形成した際にも例えば2cm/Vsecを超える高いキャリア移動度を示すp型の酸化物半導体が得られる。この酸化物半導体は、表面のラフネスが小さいために膜面方向の均一性が高く、且つ、膜厚方向にピンホールを生じにくいため、リーク電流が小さいものとなる。 As described above, according to the present invention, a p-type oxide semiconductor that exhibits high carrier mobility exceeding 2 cm 2 / Vsec even when formed at room temperature while suppressing crystal grain growth can be obtained. This oxide semiconductor has high uniformity in the film surface direction due to low surface roughness, and is less likely to cause pinholes in the film thickness direction, resulting in low leakage current.

また、本発明によると、酸化物樹脂基板等の耐熱性の低い基板上に形成可能であり、且つ、可視光領域での高い透過性を有するp型の酸化物半導体を提供することができる。したがって、これを用いた半導体接合素子においても高い透過性が得られる。   Further, according to the present invention, it is possible to provide a p-type oxide semiconductor that can be formed over a substrate having low heat resistance such as an oxide resin substrate and has high transparency in the visible light region. Therefore, high transparency can be obtained even in a semiconductor junction element using the same.

本発明の第1実施形態に係る酸化物半導体の構成を示す概略図である。1 is a schematic diagram illustrating a configuration of an oxide semiconductor according to a first embodiment of the present invention. 本発明の第2実施形態に係る酸化物半導体の構成を示す概略図である。It is the schematic which shows the structure of the oxide semiconductor which concerns on 2nd Embodiment of this invention. 本発明の第3実施形態に係るpn接合を備えたダイオード素子の構成を示す概略図である。It is the schematic which shows the structure of the diode element provided with the pn junction which concerns on 3rd Embodiment of this invention. 本発明の第3実施形態に係るpin接合を備えたダイオード素子の構成を示す概略図である。It is the schematic which shows the structure of the diode element provided with the pin junction which concerns on 3rd Embodiment of this invention. 本発明の第3実施形態に係るpn接合を備えたダイオード素子の構成の他の一例を示す概略図である。It is the schematic which shows another example of a structure of the diode element provided with the pn junction which concerns on 3rd Embodiment of this invention. 本発明の第3実施形態に係るpin接合を備えたダイオード素子の構成の他の一例を示す概略図である。It is the schematic which shows another example of a structure of the diode element provided with the pin junction which concerns on 3rd Embodiment of this invention. 本発明の第4実施形態に係る薄膜トランジスタの構成を示す概略図である。It is the schematic which shows the structure of the thin-film transistor which concerns on 4th Embodiment of this invention. 本発明の実施例1における、X線回折測定の結果を示すグラフである。It is a graph which shows the result of the X-ray-diffraction measurement in Example 1 of this invention. 本発明の実施例2における、X線回折測定の結果を示すグラフである。It is a graph which shows the result of the X-ray-diffraction measurement in Example 2 of this invention. 本発明の比較例1における、X線回折測定の結果を示すグラフである。It is a graph which shows the result of the X-ray-diffraction measurement in the comparative example 1 of this invention. 本発明の実施例3における、表面のAFM像であり、(a)は、as−depo.状態、(b)は、大気中で200℃の1時間アニールを行った後の状態についての観察結果である。It is an AFM image of the surface in Example 3 of this invention, (a) is as-depo. The state, (b) is the observation result of the state after annealing at 200 ° C. for 1 hour in the atmosphere. 本発明の実施例4における、表面のAFM像であり、(a)は、as−depo.状態、(b)は、大気中で200℃の1時間アニールを行った後の状態についての観察結果である。It is an AFM image of the surface in Example 4 of this invention, (a) is as-depo. The state, (b) is the observation result of the state after annealing at 200 ° C. for 1 hour in the atmosphere. 本発明の比較例2における、表面のAFM像であり、(a)は、as−depo.状態、(b)は、大気中で200℃の1時間アニールを行った後の状態についての観察結果である。It is an AFM image of the surface in the comparative example 2 of this invention, (a) is as-depo. The state, (b) is the observation result of the state after annealing at 200 ° C. for 1 hour in the atmosphere. Cu、In、Ga及びZnを含むサンプルにおいて、Cuの構成比を42at%、57at%、81at%、92at%、100at%とした各試料の算術平均粗さ(R)の測定結果を示すグラフである。The graph which shows the measurement result of the arithmetic mean roughness ( Ra ) of each sample which set the composition ratio of Cu to 42at%, 57at%, 81at%, 92at%, 100at% in the sample containing Cu, In, Ga, and Zn. It is. Cu、In及びGaを含むサンプルにおいて、Cuの構成比を42at%、57at%、78at%、85at%、92at%、100at%とした各試料の算術平均粗さ(R)の測定結果を示すグラフである。In the sample containing Cu, In and Ga, the measurement results of the arithmetic average roughness (R a ) of each sample in which the composition ratio of Cu is 42 at%, 57 at%, 78 at%, 85 at%, 92 at%, and 100 at% are shown. It is a graph. Cu、In、Ga及びZnを含むサンプルにおいて、Cuの構成比を42at%、74at%、81at%、92at%、100at%とした各試料の透過率の測定結果を示すグラフであり、(a)はas−depo.状態、(b)は大気中で200℃の1時間アニールを行った後の状態の測定結果である。In the sample containing Cu, In, Ga, and Zn, it is a graph which shows the measurement result of the transmittance | permeability of each sample which made the composition ratio of Cu 42at%, 74at%, 81at%, 92at%, 100at%, (a) Is as-depo. State (b) is the measurement result of the state after annealing at 200 ° C. for 1 hour in the atmosphere. Cu、In及びGaを含むサンプルにおいて、Cuの構成比を42at%、57at%、78at%、85at%、92at%、100at%とした各試料の透過率の測定結果を示すグラフであり、(a)はas−depo.状態、(b)は大気中で200℃の1時間アニールを行った後の状態の測定結果である。In the sample containing Cu, In, and Ga, it is a graph which shows the measurement result of the transmittance | permeability of each sample which made the composition ratio of Cu 42at%, 57at%, 78at%, 85at%, 92at%, 100at%, (a ) As-depo. State (b) is the measurement result of the state after annealing at 200 ° C. for 1 hour in the atmosphere. Cu、In、Ga及びZnを含むサンプルにおいて、Cuの構成比を42at%、57at%、74%、78%、81at%、92at%、100at%とした各試料のホール効果測定から得られたキャリア密度を示すグラフである。In samples containing Cu, In, Ga, and Zn, carriers obtained from Hall effect measurement of each sample in which the composition ratio of Cu was 42 at%, 57 at%, 74%, 78%, 81 at%, 92 at%, and 100 at% It is a graph which shows a density. Cu、In、Ga及びZnを含むサンプルにおいて、Cuの構成比を74%、81at%、92at%、100at%とした各試料のホール効果測定によって得られたキャリア移動度を示すグラフである。It is a graph which shows the carrier mobility obtained by the Hall effect measurement of each sample which made the composition ratio of Cu 74%, 81at%, 92at%, 100at% in the sample containing Cu, In, Ga, and Zn. Cu、In及びGaを含むサンプルにおいて、Cuの構成比を42at%、57at%、78%、85at%、92at%、100at%とした各試料のホール効果測定から得られたキャリア密度を示すグラフである。In the sample containing Cu, In, and Ga, it is a graph which shows the carrier density obtained from the Hall effect measurement of each sample which made the composition ratio of Cu 42at%, 57at%, 78%, 85at%, 92at%, 100at%. is there. Cu、In及びGaを含むサンプルにおいて、Cuの構成比を57%、78at%、85at%、92at%、100at%とした各試料のホール効果測定によって得られたキャリア移動度を示すグラフである。It is a graph which shows the carrier mobility obtained by the Hall effect measurement of each sample which made the composition ratio of Cu 57%, 78at%, 85at%, 92at%, 100at% in the sample containing Cu, In, and Ga. 本発明の実施例9における、ダイオード素子のI−V特性を示すグラフである。It is a graph which shows the IV characteristic of the diode element in Example 9 of this invention. 本発明の実施例10における、ダイオード素子のI−V特性を示すグラフである。It is a graph which shows the IV characteristic of the diode element in Example 10 of this invention.

〔実施の形態1〕
まず、本発明の実施の形態1である酸化物半導体について説明する。図1に示す本実施形態に係る酸化物半導体膜11は、基板12上に薄膜として形成されている。酸化物半導体膜11は、p型であって、金属元素としてCu、In、Ga及びZnのみを含む酸化物半導体からなる。酸化物半導体膜11は、アモルファス質、微結晶質、または、アモルファス質と微結晶質とが混ざり合った状態にある。
[Embodiment 1]
First, the oxide semiconductor which is Embodiment 1 of the present invention is described. An oxide semiconductor film 11 according to this embodiment shown in FIG. 1 is formed as a thin film on a substrate 12. The oxide semiconductor film 11 is p-type and is made of an oxide semiconductor containing only Cu, In, Ga, and Zn as metal elements. The oxide semiconductor film 11 is amorphous, microcrystalline, or a mixture of amorphous and microcrystalline.

Cu、In、Ga及びZnの含有率は、これらの4つの元素の和を100at%とした場合に、後述する実施例において説明するように、Cuが42at%から92at%であることが望ましく、57at%から81at%であることが特に望ましい。また、In、Ga及びZnの元素量については、In、Ga及びZnの和を100at%とした際に、Inが5at%から90at%、Gaが10at%から80at%、Znが5at%から90at%であることが望ましい。   The content of Cu, In, Ga and Zn is desirably 42 at 92 to 92 at%, as will be described in the examples described later, when the sum of these four elements is 100 at%. It is particularly desirable that it is 57 at% to 81 at%. As for the element amounts of In, Ga, and Zn, when the sum of In, Ga, and Zn is 100 at%, In is from 5 at% to 90 at%, Ga is from 10 at% to 80 at%, and Zn is from 5 at% to 90 at%. % Is desirable.

これらの金属材料に対する酸素の含有量は、酸化物半導体膜11がp型の特性を示すような量であればよく、必ずしも限定されるものではないが、上記4つの金属元素の酸化物であるCuO、In、Ga及びZnOで決定される比率(Cu2元素に対してOが1元素、Inの2元素にOが3元素、Gaの2元素にOが3元素、Znの1元素にOが1元素)を基準比率として、この値から上下20at%の範囲内とすることが望ましい。具体的に例えば、上記4つの金属元素におけるCuの元素比率が50at%であり、In、Ga及びZnの比が1:1:1である場合(Cu:In:Ga:Zn=3:1:1:1の場合)、Cuの3元素に対してOが1.5元素、In、Ga、Znそれぞれの1元素に対してOがそれぞれ1.5、 1.5、 1元素となり、この酸素の元素数を足し合わせた5.5(=1.5+1.5+1.5+1)が基準比率となる。これをat%表記とすると、Cu26.1In8.7Ga8.7Zn8.747.8となる。そして、酸素含有量はこの値から上下20at%の範囲内とすることが望ましい。 The content of oxygen in these metal materials is not limited as long as the oxide semiconductor film 11 exhibits p-type characteristics, and is an oxide of the above four metal elements. Ratio determined by Cu 2 O, In 2 O 3 , Ga 2 O 3 and ZnO (O is 1 element with respect to Cu 2 element, O is 3 elements with 2 elements of In, 3 elements with 2 elements of Ga and 3 elements with O) , One element of Zn and one element of O) is preferably set within a range of 20 at% up and down from this value. Specifically, for example, when the element ratio of Cu in the four metal elements is 50 at% and the ratio of In, Ga, and Zn is 1: 1: 1 (Cu: In: Ga: Zn = 3: 1: 1: 1), O is 1.5 elements for 3 elements of Cu, and O is 1.5, 1.5, 1 element for 1 element of each of In, Ga, and Zn, and this oxygen The reference ratio is 5.5 (= 1.5 + 1.5 + 1.5 + 1) obtained by adding the number of elements. When this is expressed as at%, Cu 26.1 In 8.7 Ga 8.7 Zn 8.7 O 47.8 is obtained. The oxygen content is preferably within the range of 20 at% above and below this value.

酸化物半導体膜11は、可視光領域である波長420nmから900nmの範囲で40%以上の透過率を有している。   The oxide semiconductor film 11 has a transmittance of 40% or more in a wavelength range of 420 nm to 900 nm that is a visible light region.

酸化物半導体膜11の製造方法について説明する。酸化物半導体膜11は、DC(Direct Current)若しくはRF(Radio Frequency)スパッタリング法、CVD(Chemical Vapor Deposition)法、PLD(Pulsed Laser Deposition)法、MBE(Molecular Beam Epitaxy)法、または、IBS(Ion Beam Sputtering)法に代表される公知の薄膜形成法を用いて形成することが可能である。   A method for manufacturing the oxide semiconductor film 11 will be described. The oxide semiconductor film 11 is formed by a DC (Direct Current) or RF (Radio Frequency) sputtering method, a CVD (Chemical Vapor Deposition) method, a PLD (Pulsed Laser Deposition) method, an MBE (Molecular Beam I) method, or an MBE (Molecular Beam I method). It can be formed using a known thin film forming method typified by a Beam Sputtering method.

上記薄膜形成法で用いられる材料源は、Cu、In、Ga及びZnをそれぞれ単独または複数含む酸化物または金属体であってよい。材料源が酸化物であるか金属体であるかを問わず、酸化物半導体膜11の基板12上への堆積方法としては、真空中または希ガス中にて酸化物を基板上に堆積させる方法と、酸素を含むガス雰囲気中で金属を酸化させながら基板12上に堆積する方法とのいずれかを取ることができる。これらの方法によると、熱処理プロセスを必要とせず、樹脂基板のような耐熱性の低い基板上にも酸化物半導体膜11を形成可能である。代替的には、堆積した酸化物薄膜または金属薄膜を、成膜後に酸素を含む雰囲気中で熱処理することにより酸化させて、酸化物半導体膜11を得ても構わない。   The material source used in the thin film formation method may be an oxide or a metal body containing Cu, In, Ga, and Zn, each alone or in plural. Regardless of whether the material source is an oxide or a metal body, a method for depositing the oxide semiconductor film 11 on the substrate 12 is a method in which an oxide is deposited on the substrate in a vacuum or in a rare gas. And a method of depositing on the substrate 12 while oxidizing the metal in a gas atmosphere containing oxygen. According to these methods, the heat treatment process is not required, and the oxide semiconductor film 11 can be formed over a substrate having low heat resistance such as a resin substrate. Alternatively, the oxide semiconductor film 11 may be obtained by oxidizing the deposited oxide thin film or metal thin film by performing heat treatment in an atmosphere containing oxygen after the film formation.

酸化物半導体膜11をp型(多数キャリアが正孔)の半導体とするためには、n型半導体の起源である伝導電子の生成を極力抑えることが必要となる。Cuを含まないIn−Ga−Zn−O系においては、酸素欠損により伝導電子が生成することが知られている。この観点から、酸化物半導体膜11の作製に際しては、酸化物半導体膜11中に酸素欠損が極力発生しないようにすることが重要である。したがって、材料源中若しくは堆積時のガス雰囲気中、または、堆積後の熱処理雰囲気中に、少なくとも酸素欠損を抑制し、多数キャリアが正孔となることが可能な程度の酸素を含有させることが重要である。   In order to make the oxide semiconductor film 11 a p-type (majority carrier is a hole) semiconductor, it is necessary to suppress generation of conduction electrons that are the origin of the n-type semiconductor as much as possible. In an In—Ga—Zn—O system containing no Cu, it is known that conduction electrons are generated due to oxygen deficiency. From this point of view, when manufacturing the oxide semiconductor film 11, it is important to prevent oxygen vacancies from being generated in the oxide semiconductor film 11 as much as possible. Therefore, it is important that at least oxygen vacancies be suppressed and oxygen contained in the material source, in the gas atmosphere during deposition, or in the heat treatment atmosphere after deposition to contain majority carriers as holes. It is.

より具体的に、例えば、堆積時のガス雰囲気中に酸素ガスを含有させて酸素欠損を抑制する手法、または、熱処理雰囲気中に酸素ガスを含有させて酸素欠損を抑制する手法を取る場合において、本実施形態の酸化物半導体膜11を作製するガス雰囲気中でCu以外のIn、Ga及びZnが含まれた酸化物薄膜(In−Ga−Zn−O:酸素欠損に伴い伝導電子を生成するn型半導体)を基板12上に堆積させた際、そのn型半導体としてのキャリア密度(電子の密度)が、Cuを添加することによって得られる酸化物半導体膜11の正孔の密度よりも低くなるように設定することが重要である。より望ましくは、酸化物半導体膜11を作製するガス雰囲気中にてIn−Ga−Zn−O薄膜を形成した際の電子の密度が1×1011cm−3以下となるように設定する。 More specifically, for example, in the case of taking a technique of suppressing oxygen deficiency by containing oxygen gas in the gas atmosphere during deposition, or a technique of suppressing oxygen deficiency by containing oxygen gas in the heat treatment atmosphere, An oxide thin film containing In, Ga, and Zn other than Cu (In—Ga—Zn—O: n that generates conduction electrons accompanying oxygen vacancies) in a gas atmosphere for forming the oxide semiconductor film 11 of this embodiment. Is deposited on the substrate 12, the carrier density (electron density) of the n-type semiconductor is lower than the hole density of the oxide semiconductor film 11 obtained by adding Cu. It is important to set so that More desirably, the density of electrons when an In—Ga—Zn—O thin film is formed in a gas atmosphere for forming the oxide semiconductor film 11 is set to be 1 × 10 11 cm −3 or less.

本実施形態の酸化物半導体膜11を、スパッタリング法を用いて作製する事例について具体的に記載すれば以下の通りである。   It will be as follows if the oxide semiconductor film 11 of this embodiment is described concretely about the example produced using sputtering method.

スパッタリングターゲットとしては、Cu、In、Ga及びZnが単独または複数含まれた金属ターゲット、または、酸化物ターゲットを用いる。スパッタリング装置内に基板12を取り付け、Arガスに代表される希ガスまたは酸素ガスを、単独で、または、両方共に装置内に導入する。希ガスのみを導入して酸化物半導体膜11を作製する場合は、スパッタリングターゲットを全て酸化物とするか、または、金属体である場合には、基板12上に薄膜を堆積させた後に酸素ガスを含む雰囲気中で熱処理を行う。   As the sputtering target, a metal target containing one or more of Cu, In, Ga, and Zn, or an oxide target is used. The substrate 12 is mounted in the sputtering apparatus, and a rare gas or an oxygen gas typified by Ar gas is introduced into the apparatus alone or both. When the oxide semiconductor film 11 is formed by introducing only a rare gas, the sputtering target is entirely made of oxide, or in the case of a metal body, an oxygen gas is deposited after a thin film is deposited on the substrate 12. Heat treatment is performed in an atmosphere containing

希ガス、及び、酸素ガスの導入量については特に限定されるものではないが、酸化物半導体膜11の堆積後に酸素ガス雰囲気中での熱処理を行わない場合には、上述のように、酸化物半導体膜11がp型半導体となるように(多数キャリアが正孔となるように)酸素欠損を抑制可能な量の酸素ガスを導入する。   There are no particular limitations on the amount of rare gas and oxygen gas introduced, but in the case where heat treatment in an oxygen gas atmosphere is not performed after the oxide semiconductor film 11 is deposited, the oxide is oxidized as described above. An amount of oxygen gas capable of suppressing oxygen vacancies is introduced so that the semiconductor film 11 becomes a p-type semiconductor (so that majority carriers become holes).

酸化物半導体膜11の堆積に際しては、必要に応じて基板12の加熱を行うことで、酸素ガスとの反応性を高めてもよい。この場合の基板加熱温度は、適用する基板12の耐熱性に応じて決定される。   When the oxide semiconductor film 11 is deposited, the reactivity with the oxygen gas may be increased by heating the substrate 12 as necessary. The substrate heating temperature in this case is determined according to the heat resistance of the substrate 12 to be applied.

続いて、スパッタリングターゲットに対してDCまたはRFのスパッタ電力を給電し、ターゲット材料を叩き出してCu、In、Ga及びZnを含む酸化物半導体膜11を基板12上に堆積させる。   Subsequently, DC or RF sputtering power is supplied to the sputtering target, the target material is knocked out, and the oxide semiconductor film 11 containing Cu, In, Ga, and Zn is deposited on the substrate 12.

堆積後の酸化物半導体膜11について、既述のように、必要に応じて酸素欠損を抑制する目的や薄膜中の材料均一性を高める目的で真空中又は希ガス、酸素ガス中で熱処理を行っても構わない。   As described above, the oxide semiconductor film 11 after deposition is heat-treated in a vacuum or in a rare gas or oxygen gas for the purpose of suppressing oxygen vacancies or improving the material uniformity in the thin film as necessary. It doesn't matter.

なお、ここで記載した作製方法はあくまでも一例であり、p型酸化物半導体膜11が得られる手法であればこれ以外の方法で製造しても構わない。   Note that the manufacturing method described here is merely an example, and other methods may be used as long as the p-type oxide semiconductor film 11 is obtained.

また、最終的に形成された酸化物半導体膜11は、金属元素としてCu、In、Ga及びZnのみを含むものであればよく、例えば、金属元素以外の元素として窒素を含有するものであっても構わない。窒素を含有する場合、上記4つの金属元素の酸化物であるCuO、In、Ga及びZnOの酸素を置換する形で、酸素に対する窒素の割合が1以下であることが望ましい。 The finally formed oxide semiconductor film 11 only needs to contain Cu, In, Ga, and Zn as metal elements. For example, the oxide semiconductor film 11 contains nitrogen as an element other than metal elements. It doesn't matter. In the case of containing nitrogen, the ratio of nitrogen to oxygen is 1 or less in the form of substituting oxygen in Cu 2 O, In 2 O 3 , Ga 2 O 3 and ZnO which are oxides of the above four metal elements. Is desirable.

さらに、一変形例としての酸化物半導体膜11は、Cu、In、Ga及びZn以外の金属元素として、Be、Na、Mg、Al、Si、Ca、Sc、Ti、V、Ni、Ge、Y、Zr、Nb、Mo、Sn、Ba、Hf、Ta、W、及び、Pbからなる群より選択された一以上の添加元素を含んでいてもよい。そして、この場合、金属元素全体に占める添加元素の割合は、後述する実施例において説明するように、50at%未満であることが好ましい。   Furthermore, the oxide semiconductor film 11 as a modified example includes Be, Na, Mg, Al, Si, Ca, Sc, Ti, V, Ni, Ge, and Y as metal elements other than Cu, In, Ga, and Zn. , Zr, Nb, Mo, Sn, Ba, Hf, Ta, W, and one or more additive elements selected from the group consisting of Pb may be included. In this case, the proportion of the additive element in the entire metal element is preferably less than 50 at%, as will be described in Examples described later.

〔実施の形態2〕
本発明の実施の形態2である酸化物半導体について説明する。図2に示す本実施形態に係る酸化物半導体膜11’は、実施の形態1と同様に基板12上に薄膜として形成されている。酸化物半導体膜11’は、実施の形態1と同様のp型であるが、金属元素としてCu、In、及び、Gaのみを含む酸化物半導体からなる。すなわち、実施の形態1との比較において、Znを含まない構成である。酸化物半導体膜11’は、本実施の形態においても、アモルファス質、微結晶質、または、アモルファス質と微結晶質とが混ざり合った状態にある。
[Embodiment 2]
An oxide semiconductor which is Embodiment 2 of the present invention will be described. The oxide semiconductor film 11 ′ according to this embodiment shown in FIG. 2 is formed as a thin film on the substrate 12 as in the first embodiment. The oxide semiconductor film 11 ′ is p-type similar to that in Embodiment 1, but is formed of an oxide semiconductor containing only Cu, In, and Ga as metal elements. That is, in comparison with the first embodiment, the structure does not include Zn. Also in this embodiment, the oxide semiconductor film 11 ′ is in an amorphous state, a microcrystalline state, or an amorphous state and a microcrystalline state are mixed.

Cu、In、及び、Gaの含有率は、これらの4つの元素の和を100at%とした場合に、後述する実施例において説明するように、Cuが42at%から92at%であることが望ましく、57at%から85at%であることが特に望ましい。また、In、及び、Gaの元素量については、In、及び、Gaの和を100at%とした際に、Inが20at%から90at%、Gaが10at%から80at%であることが望ましい。   The content of Cu, In, and Ga is desirably 42 at 92 to 92 at%, as will be described later in the examples when the sum of these four elements is 100 at%. It is particularly desirable that it be 57 at% to 85 at%. The element amounts of In and Ga are preferably 20 to 90 at% for In and 10 to 80 at% for Ga when the sum of In and Ga is 100 at%.

これらの金属材料に対する酸素の含有量は、酸化物半導体膜11’がp型の特性を示すような量であればよく、必ずしも限定されるものではないが、上記4つの金属元素の酸化物であるCuO、In、及び、Gaで決定される比率(Cu2元素に対してOが1元素、Inの2元素にOが3元素、Gaの2元素にOが3元素)を基準比率として、この値から上下20at%の範囲内とすることが望ましい。具体的に例えば、上記3つの金属元素におけるCuの元素比率が50at%であり、In、及び、Gaの比が1:1である場合(Cu:In:Ga=2:1:1の場合)、Cuの2元素に対してOが1元素、In、Gaそれぞれの1元素に対してOがそれぞれ1.5、 1.5元素となり、この酸素の元素数を足し合わせた4(=1+1.5+1.5)が基準比率となる。これをat%表記とすると、Cu25.0In12.5Ga12.550.0となる。そして、酸素含有量はこの値から上下20at%の範囲内とすることが望ましい。 The oxygen content in these metal materials is not limited as long as the oxide semiconductor film 11 ′ exhibits p-type characteristics, and is not necessarily limited to the above-described oxides of the four metal elements. A ratio determined by certain Cu 2 O, In 2 O 3 , and Ga 2 O 3 (O is 1 element with respect to Cu 2 element, O is 3 elements with 2 elements of In, and O is 3 with 2 elements of Ga) It is desirable that the reference ratio is (element)) within the range of 20 at% above and below this value. Specifically, for example, when the element ratio of Cu in the three metal elements is 50 at% and the ratio of In and Ga is 1: 1 (when Cu: In: Ga = 2: 1: 1) O is 1 element for 2 elements of Cu and O is 1.5 and 1.5 elements for 1 element of In and Ga, respectively, and the total number of oxygen elements is 4 (= 1 + 1. 5 + 1.5) is the reference ratio. When this is expressed as at%, Cu 25.0 In 12.5 Ga 12.5 O 50.0 is obtained. The oxygen content is preferably within the range of 20 at% above and below this value.

酸化物半導体膜11’は、可視光領域である波長420nmから900nmの範囲で25%以上の透過率、波長490nmから900nmの範囲で40%以上の透過率を有している。   The oxide semiconductor film 11 ′ has a transmittance of 25% or more in a wavelength range of 420 nm to 900 nm, which is a visible light region, and a transmittance of 40% or more in a wavelength range of 490 nm to 900 nm.

酸化物半導体膜11’の製造方法について説明する。酸化物半導体膜11’は、DC(Direct Current)若しくはRF(Radio Frequency)スパッタリング法、CVD(Chemical Vapor Deposition)法、PLD(Pulsed Laser Deposition)法、MBE(Molecular Beam Epitaxy)法、または、IBS(Ion Beam Sputtering)法に代表される公知の薄膜形成法を用いて形成することが可能である。   A method for manufacturing the oxide semiconductor film 11 ′ will be described. The oxide semiconductor film 11 ′ is formed by a DC (Direct Current) or RF (Radio Frequency) sputtering method, a CVD (Chemical Vapor Deposition) method, a PLD (Pulsed Laser Deposition) method, an MBE (Molecular Beam E method). It can be formed using a known thin film forming method typified by the Ion Beam Sputtering method.

上記薄膜形成法で用いられる材料源は、Cu、In、及び、Gaをそれぞれ単独または複数含む酸化物または金属体であってよい。材料源が酸化物であるか金属体であるかを問わず、酸化物半導体膜11’の基板12上への堆積方法としては、真空中または希ガス中にて酸化物を基板上に堆積させる方法と、酸素を含むガス雰囲気中で金属を酸化させながら基板12上に堆積する方法とのいずれかを取ることができる。これらの方法によると、熱処理プロセスを必要とせず、樹脂基板のような耐熱性の低い基板上にも酸化物半導体膜11を形成可能である。代替的には、堆積した酸化物薄膜または金属薄膜を、成膜後に酸素を含む雰囲気中で熱処理することにより酸化させて、酸化物半導体膜11’を得ても構わない。   The material source used in the thin film forming method may be an oxide or a metal body containing Cu, In, and Ga each alone or in plural. Regardless of whether the material source is an oxide or a metal body, a method of depositing the oxide semiconductor film 11 ′ on the substrate 12 is to deposit the oxide on the substrate in a vacuum or in a rare gas. Either a method or a method of depositing on a substrate 12 while oxidizing a metal in a gas atmosphere containing oxygen can be employed. According to these methods, the heat treatment process is not required, and the oxide semiconductor film 11 can be formed over a substrate having low heat resistance such as a resin substrate. Alternatively, the oxide semiconductor film 11 ′ may be obtained by oxidizing the deposited oxide thin film or metal thin film by heat treatment in an atmosphere containing oxygen after film formation.

酸化物半導体膜11’をp型(多数キャリアが正孔)の半導体とするためには、実施の形態1と同様に、n型半導体の起源である伝導電子の生成を極力抑えることが必要となる。Cuを含まないIn−Ga−O系においては、酸素欠損により伝導電子が生成することが知られている。この観点から、酸化物半導体膜11’の作製に際しては、酸化物半導体膜11’中に酸素欠損が極力発生しないようにすることが重要である。したがって、材料源中若しくは堆積時のガス雰囲気中、または、堆積後の熱処理雰囲気中に、少なくとも酸素欠損を抑制し、多数キャリアが正孔となることが可能な程度の酸素を含有させることが重要である。   In order to make the oxide semiconductor film 11 ′ a p-type (majority carrier is a hole) semiconductor, it is necessary to suppress generation of conduction electrons that are the origin of the n-type semiconductor as much as possible, as in the first embodiment. Become. In an In—Ga—O system not containing Cu, it is known that conduction electrons are generated due to oxygen deficiency. From this point of view, in manufacturing the oxide semiconductor film 11 ′, it is important to prevent oxygen vacancies from being generated in the oxide semiconductor film 11 ′ as much as possible. Therefore, it is important that at least oxygen vacancies be suppressed and oxygen contained in the material source, in the gas atmosphere during deposition, or in the heat treatment atmosphere after deposition to contain majority carriers as holes. It is.

より具体的に、例えば、堆積時のガス雰囲気中に酸素ガスを含有させて酸素欠損を抑制する手法、または、熱処理雰囲気中に酸素ガスを含有させて酸素欠損を抑制する手法を取る場合において、本実施形態の酸化物半導体膜11’を作製するガス雰囲気中でCu以外のIn、及び、Gaが含まれた酸化物薄膜(In−Ga−O:酸素欠損に伴い伝導電子を生成するn型半導体)を基板12上に堆積させた際、そのn型半導体としてのキャリア密度(電子の密度)が、Cuを添加することによって得られる酸化物半導体膜11’の正孔の密度よりも低くなるように設定することが重要である。より望ましくは、酸化物半導体膜11’を作製するガス雰囲気中にてIn−Ga−O薄膜を形成した際の電子の密度が1×1011cm−3以下となるように設定する。 More specifically, for example, in the case of taking a technique of suppressing oxygen deficiency by containing oxygen gas in the gas atmosphere during deposition, or a technique of suppressing oxygen deficiency by containing oxygen gas in the heat treatment atmosphere, An oxide thin film containing In and Ga other than Cu in the gas atmosphere for forming the oxide semiconductor film 11 ′ of this embodiment (In—Ga—O: n-type that generates conduction electrons due to oxygen deficiency) When the (semiconductor) is deposited on the substrate 12, the carrier density (electron density) of the n-type semiconductor is lower than the hole density of the oxide semiconductor film 11 ′ obtained by adding Cu. It is important to set so that More desirably, the density of electrons when an In—Ga—O thin film is formed in a gas atmosphere for forming the oxide semiconductor film 11 ′ is set to be 1 × 10 11 cm −3 or less.

本実施形態の酸化物半導体膜11’を、スパッタリング法を用いて作製する事例について具体的に記載すれば以下の通りである。   A specific example of manufacturing the oxide semiconductor film 11 ′ of this embodiment by using a sputtering method is as follows.

スパッタリングターゲットとしては、Cu、In、及び、Gaが単独または複数含まれた金属ターゲット、または、酸化物ターゲットを用いる。スパッタリング装置内に基板12を取り付け、Arガスに代表される希ガスまたは酸素ガスを、単独で、または、両方共に装置内に導入する。希ガスのみを導入して酸化物半導体膜11’を作製する場合は、スパッタリングターゲットを全て酸化物とするか、または、金属体である場合には、基板12上に薄膜を堆積させた後に酸素ガスを含む雰囲気中で熱処理を行う。   As the sputtering target, a metal target containing one or more of Cu, In, and Ga, or an oxide target is used. The substrate 12 is mounted in the sputtering apparatus, and a rare gas or an oxygen gas typified by Ar gas is introduced into the apparatus alone or both. In the case where the oxide semiconductor film 11 ′ is formed by introducing only a rare gas, the sputtering target is entirely made of oxide, or in the case of a metal body, oxygen is deposited after a thin film is deposited on the substrate 12. Heat treatment is performed in an atmosphere containing gas.

希ガス、及び、酸素ガスの導入量については特に限定されるものではないが、酸化物半導体膜11’の堆積後に酸素ガス雰囲気中での熱処理を行わない場合には、上述のように、酸化物半導体膜11’がp型半導体となるように(多数キャリアが正孔となるように)酸素欠損を抑制可能な量の酸素ガスを導入する。   There are no particular limitations on the amount of rare gas and oxygen gas introduced, but when heat treatment in an oxygen gas atmosphere is not performed after the deposition of the oxide semiconductor film 11 ′, oxidation is performed as described above. An amount of oxygen gas capable of suppressing oxygen vacancies is introduced so that the physical semiconductor film 11 ′ becomes a p-type semiconductor (so that majority carriers become holes).

酸化物半導体膜11’の堆積に際しては、実施の形態1と同様に、必要に応じて基板12の加熱を行うことで、酸素ガスとの反応性を高めてもよい。この場合の基板加熱温度は、適用する基板12の耐熱性に応じて決定される。   When depositing the oxide semiconductor film 11 ′, the reactivity with oxygen gas may be increased by heating the substrate 12 as necessary, as in the first embodiment. The substrate heating temperature in this case is determined according to the heat resistance of the substrate 12 to be applied.

続いて、スパッタリングターゲットに対してDCまたはRFのスパッタ電力を給電し、ターゲット材料を叩き出してCu、In、及び、Gaを含む酸化物半導体膜11’を基板12上に堆積させる。   Subsequently, DC or RF sputtering power is supplied to the sputtering target, the target material is knocked out, and the oxide semiconductor film 11 ′ containing Cu, In, and Ga is deposited on the substrate 12.

堆積後の酸化物半導体膜11’について、既述のように、必要に応じて酸素欠損を抑制する目的や薄膜中の材料均一性を高める目的で真空中又は希ガス、酸素ガス中で熱処理を行っても構わない。   As described above, the oxide semiconductor film 11 ′ after deposition is subjected to heat treatment in a vacuum or in a rare gas or oxygen gas for the purpose of suppressing oxygen vacancies or improving the material uniformity in the thin film as necessary. You can go.

なお、ここで記載した作製方法はあくまでも一例であり、p型酸化物半導体膜11’が得られる手法であればこれ以外の方法で製造しても構わない。   Note that the manufacturing method described here is just an example, and any other method may be used as long as the p-type oxide semiconductor film 11 ′ is obtained.

また、最終的に形成された酸化物半導体膜11’は、金属元素としてCu、In、及び、Gaのみを含むものであればよく、例えば、金属元素以外の元素として窒素を含有するものであっても構わない。窒素を含有する場合、上記3つの金属元素の酸化物であるCuO、In、及び、Gaの酸素を置換する形で、酸素に対する窒素の割合が1以下であることが望ましい。 In addition, the finally formed oxide semiconductor film 11 ′ only needs to contain only Cu, In, and Ga as metal elements. For example, the oxide semiconductor film 11 ′ contains nitrogen as an element other than metal elements. It doesn't matter. When nitrogen is contained, the ratio of nitrogen to oxygen is 1 or less in the form of substituting oxygen of Cu 2 O, In 2 O 3 and Ga 2 O 3 which are oxides of the above three metal elements. Is desirable.

さらに、一変形例としての酸化物半導体膜11’は、Cu、In、Ga及びZn以外の金属元素として、Be、Na、Mg、Al、Si、Ca、Sc、Ti、V、Ni、Ge、Y、Zr、Nb、Mo、Sn、Ba、Hf、Ta、W、及び、Pbからなる群より選択された一以上の添加元素を含んでいてもよい。そして、この場合、金属元素全体に占める添加元素の割合は、後述する実施例において説明するように、50at%未満であることが好ましい。   Further, the oxide semiconductor film 11 ′ as a modified example includes Be, Na, Mg, Al, Si, Ca, Sc, Ti, V, Ni, Ge, and other metal elements other than Cu, In, Ga, and Zn. One or more additive elements selected from the group consisting of Y, Zr, Nb, Mo, Sn, Ba, Hf, Ta, W, and Pb may be included. In this case, the proportion of the additive element in the entire metal element is preferably less than 50 at%, as will be described in Examples described later.

〔実施の形態3〕
本実施の形態に係るダイオード素子は、実施の形態1及び2に示したp型を示す酸化物半導体膜11または11’とn型半導体膜13とを接合することによって形成されたものである。このダイオード素子について、図3に基づいて説明する。
[Embodiment 3]
The diode element according to this embodiment is formed by bonding the p-type oxide semiconductor film 11 or 11 ′ and the n-type semiconductor film 13 shown in the first and second embodiments. This diode element will be described with reference to FIG.

図3に示すダイオード素子21は、基板12上に形成されたn型半導体膜13と、n型半導体膜13上に形成されたp型を示す酸化物半導体膜11または11’とを含んでいる。さらに、ダイオード素子21には、n型半導体膜13と酸化物半導体膜11または11’とによって形成されたpn接合に対して通電可能な電極14及び15が形成されている。なお、ここでの「通電可能」とは、pn接合に対して、電流を流す、電位差を与える、及び、pn接合において生じた光起電力を取り出す、の何れかを可能とするものであることを意味する。   The diode element 21 shown in FIG. 3 includes an n-type semiconductor film 13 formed on the substrate 12 and a p-type oxide semiconductor film 11 or 11 ′ formed on the n-type semiconductor film 13. . Further, the diode element 21 is formed with electrodes 14 and 15 that can be energized with respect to the pn junction formed by the n-type semiconductor film 13 and the oxide semiconductor film 11 or 11 '. Here, “can be energized” means that any one of flowing a current, giving a potential difference, and taking out the photovoltaic power generated in the pn junction can be made to the pn junction. Means.

基板12は、この上にn型半導体膜13をエピタキシャル成長させるための結晶質材料からなるものであってよい。n型半導体膜13としてアモルファス質、微結晶質又は多結晶質の半導体を用いる場合には、基板12はガラス基板や樹脂基板であっても構わない。また、基板12は導電性を有していてもよい。   The substrate 12 may be made of a crystalline material for epitaxially growing the n-type semiconductor film 13 thereon. When an amorphous, microcrystalline, or polycrystalline semiconductor is used as the n-type semiconductor film 13, the substrate 12 may be a glass substrate or a resin substrate. Further, the substrate 12 may have conductivity.

n型半導体膜13の材料は、特に限定されるものではないが、例えば、Si又はGe、さらには、III族のAl、Ga、Inの一つまたは複数の元素種とV族のN、P、As、Sbの一つまたは複数の元素種とから成るIII−V族の化合物を主体とする化合物半導体、II族のMg、Zn、Cd、Hgの一つまたは複数の元素種とVI族のO、S、Se、Teの一つまたは複数の元素種とから成るII−VI族の化合物を主体とする化合物半導体、In−Ga−O、In−Zn−O、Ga−Zn−O、In−Ga−Zn−Oを主体とする酸化物半導体、又は、これらの酸化物半導体の酸素の一部を窒素で置換した半導体を用いることができる。また、基板12自体をn型半導体膜13で形成してもよい。n型半導体膜13を基板12上に薄膜で形成する場合、その形成に際しては、酸化物半導体膜11の形成と同様に、DC(Direct Current)または、RF(Radio Frequency)スパッタリング法、CVD(Chemical Vapor Deposition)法、PLD(Pulsed Laser Deposition)法、MBE(Molecular Beam Epitaxy)法、IBS(Ion Beam Sputtering)法に代表される公知の薄膜形成法を用いることが可能である。また、その膜厚は、必ずしも限定されるものではないが、例えば、5nmから3μmで形成する。   The material of the n-type semiconductor film 13 is not particularly limited. For example, Si or Ge, and further, one or more element types of Group III Al, Ga, and In and Group V N, P , As and Sb, compound semiconductors mainly composed of III-V group compounds consisting of one or more element species, Group II Mg, Zn, Cd, Hg one or more element species and Group VI Compound semiconductors mainly composed of II-VI compounds composed of one or more element species of O, S, Se, Te, In-Ga-O, In-Zn-O, Ga-Zn-O, In An oxide semiconductor mainly containing -Ga-Zn-O or a semiconductor in which part of oxygen in these oxide semiconductors is replaced with nitrogen can be used. Further, the substrate 12 itself may be formed of the n-type semiconductor film 13. When the n-type semiconductor film 13 is formed as a thin film on the substrate 12, in the formation, similarly to the formation of the oxide semiconductor film 11, DC (Direct Current) or RF (Radio Frequency) sputtering method, CVD (Chemical). It is possible to use a known thin film forming method represented by a vapor deposition (PLD) method, a pulsed laser deposition (PLD) method, an MBE (Molecular Beam Epitaxy) method, or an IBS (Ion Beam Sputtering) method. Further, the film thickness is not necessarily limited, but for example, the film thickness is 5 nm to 3 μm.

本実施の形態に係るp型を示す酸化物半導体膜11及び11’は、それぞれ実施の形態1及び2に示したものと同じ製造方法によって製造されたものである。酸化物半導体膜11、11’の膜厚は例えば5nmから3μmであることが望ましい。   The p-type oxide semiconductor films 11 and 11 ′ according to this embodiment are manufactured by the same manufacturing method as that described in Embodiments 1 and 2, respectively. The film thicknesses of the oxide semiconductor films 11 and 11 ′ are preferably 5 nm to 3 μm, for example.

電極14及び15は、n型半導体膜13、及び、p型を示す酸化物半導体膜11または11’の積層構造であるpn接合に対して通電可能とし、ダイオード効果を得るためのものであって、n型半導体膜13、及び、p型を示す酸化物半導体膜11または11’のそれぞれに対してオーミック接触可能な材料を用いることが望ましい。具体的には、C、Al、Ti、Cr、Co、Ni、Cu、Nb、Mo、Ru、Pd、Ag、In、Sn、Hf、Ta、W、Os、Ir、Pt、Auに代表される元素や、これらの元素同士の化合物、さらには、これらの珪素化合物や酸化物、窒化物を用いることができる。   The electrodes 14 and 15 are for energizing a pn junction that is a stacked structure of the n-type semiconductor film 13 and the p-type oxide semiconductor film 11 or 11 ′, and obtaining a diode effect. It is desirable to use a material capable of ohmic contact with each of the n-type semiconductor film 13 and the p-type oxide semiconductor film 11 or 11 ′. Specifically, it is represented by C, Al, Ti, Cr, Co, Ni, Cu, Nb, Mo, Ru, Pd, Ag, In, Sn, Hf, Ta, W, Os, Ir, Pt, and Au. Elements, compounds of these elements, and silicon compounds, oxides, and nitrides of these elements can be used.

図3に示したpn接合からなるダイオード素子21の製造手順の一例を示せば以下の通りである。まず、基板12上にn型半導体膜13を膜厚5nmから3μmで形成する。続いて、n型半導体膜13上に、p型を示す酸化物半導体膜11または11’を膜厚5nmから3μmで形成する。さらに、公知のリソグラフィ法やエッチング法を用いて、p型酸化物半導体膜11または11’の一部を除去してn型半導体膜13を露出させ、n型半導体膜13上に電極14を、p型酸化物半導体膜11または11’上に電極15を、それぞれ形成する。   An example of the manufacturing procedure of the diode element 21 having the pn junction shown in FIG. 3 is as follows. First, the n-type semiconductor film 13 is formed on the substrate 12 with a film thickness of 5 nm to 3 μm. Subsequently, the p-type oxide semiconductor film 11 or 11 ′ is formed on the n-type semiconductor film 13 with a thickness of 5 nm to 3 μm. Further, by using a known lithography method or etching method, a part of the p-type oxide semiconductor film 11 or 11 ′ is removed to expose the n-type semiconductor film 13, and the electrode 14 is formed on the n-type semiconductor film 13. Electrodes 15 are formed on the p-type oxide semiconductor film 11 or 11 ′, respectively.

図4に示したダイオード素子22は、図3に示したダイオード素子21の変形例である。ダイオード素子22は、p型を示す酸化物半導体膜11または11’とn型半導体膜13との間に、絶縁体膜16が形成されたpin接合素子であり、p型を示す酸化物半導体膜11または11’と、n型半導体膜13のそれぞれに対して、電極14及び15が形成された構成になっている。   A diode element 22 shown in FIG. 4 is a modification of the diode element 21 shown in FIG. The diode element 22 is a pin junction element in which the insulator film 16 is formed between the p-type oxide semiconductor film 11 or 11 ′ and the n-type semiconductor film 13. The p-type oxide semiconductor film Electrodes 14 and 15 are formed for 11 or 11 'and the n-type semiconductor film 13, respectively.

絶縁体膜16は、例えば半導体中のキャリア密度が1×1011cm−3以下の真性半導体、金属又は半導体の酸化物、窒化物、具体的に例えば、Si酸化物又は窒化物、Al酸化物又は窒化物、Hf酸化物等からなり、その膜厚は、1nm以上5μm以下であることが望ましい。絶縁体16を真性半導体で形成する場合には、p型を示す酸化物半導体膜11または11’やn型半導体膜13に適用可能な材料について、ドーパントを供給せずに作製するか、または、n型を示す酸化物半導体のように酸素欠損によってキャリアが発生する場合には、キャリアの発生を抑えるために必要な量の酸素を供給しながら作製することにより形成可能である。 The insulator film 16 is, for example, an intrinsic semiconductor having a carrier density in a semiconductor of 1 × 10 11 cm −3 or less, a metal or semiconductor oxide, nitride, specifically, for example, Si oxide or nitride, Al oxide Or it consists of nitride, Hf oxide, etc., and it is desirable that the film thickness is 1 nm or more and 5 μm or less. In the case where the insulator 16 is formed using an intrinsic semiconductor, a material that can be used for the p-type oxide semiconductor film 11 or 11 ′ and the n-type semiconductor film 13 is manufactured without supplying a dopant, or In the case where carriers are generated due to oxygen vacancies like an n-type oxide semiconductor, it can be formed by supplying oxygen necessary for suppressing the generation of carriers.

図4に示したpin構造のダイオード素子22においても、図3に示したpn構造のダイオード素子21と同様に、p型を示す酸化物半導体膜11または11’、絶縁体膜16、n型半導体膜13から構成されるpin接合に対して通電可能な電極14及び15が設けられる。ここでの通電可能とは、pn構造のダイオード素子21と同様に、pin接合に対して、電流を流す、電位差を与える、及び、pin接合で生じた光起電力を取り出す、の何れかを可能とするものであることを意味する。   Also in the diode element 22 having the pin structure shown in FIG. 4, like the diode element 21 having the pn structure shown in FIG. 3, the oxide semiconductor film 11 or 11 ′ showing the p-type, the insulator film 16, and the n-type semiconductor are shown. Electrodes 14 and 15 that can be energized with respect to the pin junction constituted by the film 13 are provided. The energization possible here means that, like the diode element 21 of the pn structure, any one of flowing a current, applying a potential difference to the pin junction, and taking out the photovoltaic power generated at the pin junction is possible. Means that

図4に示したダイオード素子22において、n型半導体膜13、及び、絶縁体16の形成に際しては、酸化物半導体膜11の形成と同様に、DC(Direct Current)または、RF(Radio Frequency)スパッタリング法、CVD(Chemical Vapor Deposition)法、PLD(Pulsed Laser Deposition)法、MBE(Molecular Beam Epitaxy)法、IBS(Ion Beam Sputtering)法に代表される公知の薄膜形成法を用いることが可能である。   In the diode element 22 shown in FIG. 4, when forming the n-type semiconductor film 13 and the insulator 16, DC (Direct Current) or RF (Radio Frequency) sputtering is performed as in the formation of the oxide semiconductor film 11. It is possible to use a well-known thin film forming method represented by a method such as a chemical vapor deposition (CVD) method, a pulsed laser deposition (PLD) method, a molecular beam epitaxy (MBE) method, or an IBS (Ion Beam Sputtering) method.

また、図4に示した、pin接合からなるダイオード素子22の作製手順においては、上記pn接合からなる図3に示すダイオード素子21の作製手順において、n型半導体膜13上に絶縁体16を膜厚1nmから5μmで形成し、これに続いて、p型を示す酸化物半導体膜11または11’を形成する。さらに、公知のリソグラフィ法やエッチング法を用いて、p型を示す酸化物半導体膜11または11’と共に、絶縁体16の一部を除去してn型半導体膜13を露出させ、n型半導体膜13上に電極14を、p型を示す酸化物半導体膜11または11’上に電極15を、それぞれ形成する。   Further, in the manufacturing procedure of the diode element 22 having a pin junction shown in FIG. 4, the insulator 16 is formed on the n-type semiconductor film 13 in the manufacturing procedure of the diode element 21 having the pn junction shown in FIG. A thickness of 1 nm to 5 μm is formed, and subsequently, a p-type oxide semiconductor film 11 or 11 ′ is formed. Further, the n-type semiconductor film 13 is exposed by removing a part of the insulator 16 together with the p-type oxide semiconductor film 11 or 11 ′ using a known lithography method or etching method. An electrode 14 is formed on the electrode 13, and an electrode 15 is formed on the oxide semiconductor film 11 or 11 ′ indicating p-type.

なお、本実施の形態においては、ダイオード素子21及び22の作製に際して、基板12上にn型半導体膜13を形成する場合について示したが、基板12自体にn型の半導体材料を適用してもよく、この場合には、n型半導体膜13の形成は不要となる。したがって、図3に示したダイオード素子21を形成する場合には基板12上に直接p型を示す酸化物半導体膜11または11’を形成すればよい。また、図4に示したpin接合からなるダイオード素子22を形成する場合には、基板12上に、絶縁体16とp型を示す酸化物半導体膜11または11’とを形成すればよい。   In the present embodiment, the case where the n-type semiconductor film 13 is formed on the substrate 12 in the production of the diode elements 21 and 22 has been described, but an n-type semiconductor material may be applied to the substrate 12 itself. In this case, the n-type semiconductor film 13 need not be formed. Therefore, when the diode element 21 shown in FIG. 3 is formed, the p-type oxide semiconductor film 11 or 11 ′ may be formed directly on the substrate 12. When the diode element 22 having the pin junction shown in FIG. 4 is formed, the insulator 16 and the p-type oxide semiconductor film 11 or 11 ′ may be formed on the substrate 12.

また、基板12に半導体を含む導電性を有する材料を適用する場合には、電極14は基板12の裏面に形成されても構わない。基板12が導電性でない場合であっても、基板12に貫通孔を形成し、基板12の裏面から電極14を形成しても構わない。   In addition, when a conductive material including a semiconductor is applied to the substrate 12, the electrode 14 may be formed on the back surface of the substrate 12. Even if the substrate 12 is not conductive, a through hole may be formed in the substrate 12 and the electrode 14 may be formed from the back surface of the substrate 12.

本実施の形態において、基板12上への半導体薄膜の形成順は必ずしもn型半導体膜13を先に形成する必要はなく、p型を示す酸化物半導体膜11または11’を先に形成し、n型半導体膜13をこの上に形成するものであっても構わない。この場合、pin接合からなるダイオード素子22を形成する場合の形成順は、p型を示す酸化物半導体膜11または11’、絶縁体16、n型半導体膜13の順となる。   In this embodiment, the order of formation of the semiconductor thin film on the substrate 12 is not necessarily the n-type semiconductor film 13 formed first, the p-type oxide semiconductor film 11 or 11 ′ is formed first, The n-type semiconductor film 13 may be formed thereon. In this case, the order of formation when the diode element 22 having a pin junction is formed is the order of the oxide semiconductor film 11 or 11 ′ indicating p-type, the insulator 16, and the n-type semiconductor film 13.

p型を示す酸化物半導体膜11または11’やn型半導体膜13は、それぞれ、必ずしも単一層で形成される必要は無く、例えば、酸化物半導体膜11または11’と、n型半導体膜13とがそれぞれキャリア密度の異なる複数の層が積層されたものであっても構わない。p型を示す酸化物半導体膜11または11’について、実施の形態1及び2に示した範囲で、材料構成の異なる複数の層が積層された酸化物半導体膜11または11’であってもよく、実施の形態1及び2に示した酸化物半導体膜11または11’を少なくとも含み、これとは別のp型半導体が積層されたものを用いても構わない。実施の形態1に示した酸化物半導体膜11と、実施の形態2に示した酸化物半導体11’とが積層されていても構わない。   Each of the p-type oxide semiconductor film 11 or 11 ′ and the n-type semiconductor film 13 is not necessarily formed as a single layer. For example, the oxide semiconductor film 11 or 11 ′ and the n-type semiconductor film 13 are not necessarily formed. May be formed by stacking a plurality of layers having different carrier densities. The oxide semiconductor film 11 or 11 ′ exhibiting p-type may be the oxide semiconductor film 11 or 11 ′ in which a plurality of layers having different material configurations are stacked within the range described in Embodiments 1 and 2. Alternatively, a film in which at least the oxide semiconductor film 11 or 11 ′ described in Embodiments 1 and 2 is stacked and a p-type semiconductor different from the oxide semiconductor film 11 or 11 ′ is stacked may be used. The oxide semiconductor film 11 described in Embodiment 1 and the oxide semiconductor 11 ′ described in Embodiment 2 may be stacked.

また、絶縁体16、電極14及び15についても、複数の層が積層されたものでも構わない。   Also, the insulator 16 and the electrodes 14 and 15 may be a laminate of a plurality of layers.

本実施の形態に示したダイオード素子21及び22は、それぞれ、p型を示す酸化物半導体膜11または11’とn型半導体膜13とが成膜された、pn接合ないしはpin接合が形成されたものであって、上記pn接合ないしはpin接合に対して通電可能な電極14及び15が形成されたものであればよく、図3及び図4に示した形状に限られるものではない。例えば、p型を示す酸化物半導体膜11または11’と電極14との間や、n型半導体膜13と電極15との間に他の導電膜、半導体膜、絶縁体膜が介在していても構わない。   Each of the diode elements 21 and 22 described in this embodiment has a pn junction or a pin junction in which a p-type oxide semiconductor film 11 or 11 ′ and an n-type semiconductor film 13 are formed. However, the present invention is not limited to the shapes shown in FIGS. 3 and 4 as long as the electrodes 14 and 15 that can be energized with respect to the pn junction or the pin junction are formed. For example, another conductive film, semiconductor film, or insulator film is interposed between the oxide semiconductor film 11 or 11 ′ exhibiting p-type and the electrode 14 or between the n-type semiconductor film 13 and the electrode 15. It doesn't matter.

さらには、さらに別の変形例として、図5や図6に示すように、光起電力素子において用いられる、いわゆるタンデム構造が適用されても構わない。ここで、図5には、pn接合が2段積層されたダイオード素子21’が示されている。図5において、p型半導体101とn型半導体103の積層体が、基板12とn型半導体膜13との間に形成されている。したがって、ダイオード素子21’においてpnpn構造が形成されている。   Furthermore, as another modification, as shown in FIGS. 5 and 6, a so-called tandem structure used in a photovoltaic element may be applied. Here, FIG. 5 shows a diode element 21 ′ in which two stages of pn junctions are stacked. In FIG. 5, a stacked body of a p-type semiconductor 101 and an n-type semiconductor 103 is formed between a substrate 12 and an n-type semiconductor film 13. Therefore, a pnpn structure is formed in the diode element 21 '.

図6には、pin接合が2段積層されたダイオード素子22’が示されている。図6において、p型半導体101、絶縁体膜106及びn型半導体103の積層体が、基板12とn型半導体膜13との間に形成されている。したがって、ダイオード素子22’においてpinpin構造が形成されている。   FIG. 6 shows a diode element 22 ′ in which two pin junctions are stacked. In FIG. 6, a stacked body of a p-type semiconductor 101, an insulator film 106 and an n-type semiconductor 103 is formed between the substrate 12 and the n-type semiconductor film 13. Therefore, a pinpin structure is formed in the diode element 22 '.

p型半導体101には、例えば、SiやGe、さらには、III族のAl、Ga、Inの一つまたは複数の元素種とV族のN、P、As、Sbの一つまたは複数の元素種とから成るIII−V族の化合物を主体とする化合物半導体、II族のMg、Zn、Cd、Hgの一つまたは複数の元素種とVI族のO、S、Se、Teの一つまたは複数の元素種とから成るII−VI族の化合物を主体とする化合物半導体、CuO、CuAlO、Cu−In−S、Cu−In−Ga−S、Cu−Zn−Sn−S、Cu−In−Se、Cu−In−Ga−Se、Cu−Zn−Sn−Seに代表されるCuを含む酸化物、硫化物、セレン化物を用いることができる。 Examples of the p-type semiconductor 101 include Si and Ge, as well as one or more element types of Group III Al, Ga and In and one or more elements of Group V N, P, As and Sb. A compound semiconductor composed mainly of a group III-V compound comprising one or more species, one or more element species of group II Mg, Zn, Cd, Hg and one of group VI O, S, Se, Te or Compound semiconductors mainly composed of II-VI group compounds composed of a plurality of element species, Cu 2 O, CuAlO 2 , Cu—In—S, Cu—In—Ga—S, Cu—Zn—Sn—S, Cu An oxide, sulfide, or selenide containing Cu typified by -In-Se, Cu-In-Ga-Se, or Cu-Zn-Sn-Se can be used.

また、n型半導体103、及び、絶縁体膜106には、既に述べたn型半導体膜13、及び、絶縁体膜16に使用可能な材料を利用可能である。   For the n-type semiconductor 103 and the insulator film 106, the materials that can be used for the n-type semiconductor film 13 and the insulator film 16 described above can be used.

これらのタンデム構造において、n型とp型の半導体の位置関係は逆でもよく、2段に積層されたpn接合ないしはpin接合の間には、さらに他の半導体層及び/又は絶縁体層が挟まれていても構わない。また、積層されるpn接合ないしはpin接合は、2段に限られるものではなく、さらに多段の積層構造であっても構わない。   In these tandem structures, the positional relationship between the n-type and p-type semiconductors may be reversed, and another semiconductor layer and / or insulator layer is sandwiched between pn junctions or pin junctions stacked in two stages. It does not matter. Further, the stacked pn junction or pin junction is not limited to two stages, and may have a multi-stage stacked structure.

〔実施の形態4〕
本実施の形態は、実施の形態1及び2に示した酸化物半導体膜11または11’を用いた薄膜トランジスタ31(TFT:Thin Film Transistor)であり、これについて、図7に基づいて説明する。
[Embodiment 4]
This embodiment mode is a thin film transistor 31 (TFT: Thin Film Transistor) using the oxide semiconductor film 11 or 11 ′ described in Embodiment Modes 1 and 2, and this will be described with reference to FIG.

図7に示す薄膜トランジスタ31は、基板12上にチャネル層としてのp型を示す酸化物半導体膜11または11’、及び、絶縁体16が積層形成され、酸化物半導体膜11または11’上に、ドレイン電極17、ソース電極18が形成され、絶縁体16上にゲート電極19が形成されたMOS型トランジスタである。   In the thin film transistor 31 illustrated in FIG. 7, a p-type oxide semiconductor film 11 or 11 ′ as a channel layer and an insulator 16 are stacked over the substrate 12, and the oxide semiconductor film 11 or 11 ′ In this MOS transistor, a drain electrode 17 and a source electrode 18 are formed, and a gate electrode 19 is formed on the insulator 16.

薄膜トランジスタ31を動作させるに際しては、ゲート電極19に対して電圧を印加し、チャネル層である酸化物半導体膜11または11’のコンダクタンスを変化させることで、ドレイン−ソース間に流れる電流量を制御する。   When the thin film transistor 31 is operated, a voltage is applied to the gate electrode 19 to change the conductance of the oxide semiconductor film 11 or 11 ′ that is a channel layer, thereby controlling the amount of current flowing between the drain and the source. .

酸化物半導体膜11または11’、基板12、絶縁体16には、実施の形態1から3に示したものと同じ材料を適用可能であり、実施の形態3と同様に、酸化物半導体膜11の膜厚は例えば5nmから3μmであることが望ましい。また、絶縁体16の膜厚は、例えば1nm以上5μm以下であることが望ましい。   The same material as that described in Embodiments 1 to 3 can be applied to the oxide semiconductor film 11 or 11 ′, the substrate 12, and the insulator 16, and the oxide semiconductor film 11 is the same as in Embodiment 3. The film thickness is desirably 5 nm to 3 μm, for example. The film thickness of the insulator 16 is desirably 1 nm or more and 5 μm or less, for example.

ドレイン電極17、ソース電極18、及び、ゲート電極19には、実施の形態3に示した電極14及び15に示した材料を適用可能であり、具体的には、C、Al、Ti、Cr、Co、Ni、Cu、Nb、Mo、Ru、Pd、Ag、In、Hf、Ta、W、Os、Ir、Pt、Auに代表される金属、これらの金属同士の化合物、又は、これらの珪素化合物、酸化物若しくは窒化物を適用することができる。   For the drain electrode 17, the source electrode 18, and the gate electrode 19, the materials shown in the electrodes 14 and 15 described in Embodiment 3 can be applied. Specifically, C, Al, Ti, Cr, Metal represented by Co, Ni, Cu, Nb, Mo, Ru, Pd, Ag, In, Hf, Ta, W, Os, Ir, Pt, Au, a compound of these metals, or a silicon compound thereof An oxide or a nitride can be applied.

図7に示した薄膜トランジスタ31の製造手順の一例を示せば以下の通りである。まず、基板12上に、酸化物半導体膜11または11’を膜厚5nmから3μmで形成し、続いて、絶縁体16を膜厚1nmから5μmで形成する。さらに、公知のリソグラフィ法やエッチング法を用いて、絶縁体16の一部を除去して酸化物半導体膜11または11’を露出させ、酸化物半導体膜11または11’上にドレイン電極17及びソース電極18を、絶縁体16上にゲート電極19を、それぞれ形成する。   An example of the manufacturing procedure of the thin film transistor 31 shown in FIG. 7 is as follows. First, the oxide semiconductor film 11 or 11 ′ is formed with a thickness of 5 nm to 3 μm on the substrate 12, and then the insulator 16 is formed with a thickness of 1 nm to 5 μm. Further, by using a known lithography method or etching method, a part of the insulator 16 is removed to expose the oxide semiconductor film 11 or 11 ′, and the drain electrode 17 and the source are formed on the oxide semiconductor film 11 or 11 ′. An electrode 18 and a gate electrode 19 are formed on the insulator 16.

なお、図7には、基板12上に酸化物半導体膜11または11’が形成され、その上に絶縁体16及びゲート電極19を形成された構成について示したが、基板12上に先に絶縁体16が形成され、その上に酸化物半導体膜11または11’が形成された構成であっても構わない。この場合、基板12として導電性の材料を用い、基板12自体をゲート電極19として用いるか、基板12の絶縁体16が形成された面と反対側にゲート電極19を形成し、導電性の基板12と合わせてゲート電極19として用いるか、基板12が導電性か絶縁性であるかを問わず、基板12に貫通孔を形成し、基板12の絶縁体16が形成された面と反対側から、絶縁体16に達するゲート電極19を形成することが可能である。また、絶縁性の基板12を用い、基板12自体を絶縁体16とし、酸化物半導体膜11または11’を形成した基板12の酸化物半導体膜11または11’が形成された面と反対側にゲート電極19を形成しても構わない。   Note that FIG. 7 illustrates a structure in which the oxide semiconductor film 11 or 11 ′ is formed over the substrate 12 and the insulator 16 and the gate electrode 19 are formed over the oxide semiconductor film 11 or 11 ′. The structure in which the body 16 is formed and the oxide semiconductor film 11 or 11 ′ is formed thereon may be used. In this case, a conductive material is used as the substrate 12, and the substrate 12 itself is used as the gate electrode 19, or the gate electrode 19 is formed on the opposite side of the surface of the substrate 12 on which the insulator 16 is formed. 12 is used as a gate electrode 19 together with the substrate 12, or through holes are formed in the substrate 12 regardless of whether the substrate 12 is conductive or insulating, and from the side opposite to the surface on which the insulator 16 is formed. The gate electrode 19 reaching the insulator 16 can be formed. Further, an insulating substrate 12 is used, the substrate 12 itself is an insulator 16, and the substrate 12 on which the oxide semiconductor film 11 or 11 ′ is formed is opposite to the surface on which the oxide semiconductor film 11 or 11 ′ is formed. The gate electrode 19 may be formed.

このように、本実施の形態の薄膜トランジスタ31は、酸化物半導体膜11または11’に対して、ドレイン電極17及びソース電極18が形成され、絶縁体16を介してゲート電極19が形成されたものであれば、どのような構成であってもよく、さらには、酸化物半導体膜11または11’、絶縁体16、ドレイン電極17、ソース電極18及び絶縁体16は、それぞれ複数の層が積層されて形成されたものであっても構わない。例えば、酸化物半導体膜11または11’について、実施の形態1及び2に示した範囲で材料組成の異なる複数の酸化物半導体膜11または11’の層が積層され、p型を示す酸化物半導体膜11または11’であってもよく、実施の形態1及び2に示した酸化物半導体膜11または11’を少なくとも含み、さらに別のp型半導体が積層されたものを用いても構わない。   As described above, in the thin film transistor 31 of this embodiment, the drain electrode 17 and the source electrode 18 are formed on the oxide semiconductor film 11 or 11 ′, and the gate electrode 19 is formed through the insulator 16. Any structure may be used as long as the oxide semiconductor film 11 or 11 ′, the insulator 16, the drain electrode 17, the source electrode 18, and the insulator 16 are each laminated in a plurality of layers. It may be formed. For example, with respect to the oxide semiconductor film 11 or 11 ′, a plurality of oxide semiconductor films 11 or 11 ′ having different material compositions in the range described in Embodiments 1 and 2 are stacked to form a p-type oxide semiconductor The film 11 or 11 ′ may be used, and the oxide semiconductor film 11 or 11 ′ described in any of Embodiments 1 and 2 and at least another p-type semiconductor may be stacked.

〔実施例1〕
実施の形態1で説明したp型を示す酸化物半導体膜11を、スパッタリング法を用いて基板12上に作製し、作製した試料(以降、サンプル1と称する)についてのX線回折(XRD:X−ray Diffraction)測定を行った。なお、本実施例において、サンプル1の作製に際しては、CuターゲットとInGaZnOターゲットとをスパッタリングターゲット材料に用い、アルゴンガスと酸素ガスとを共に含む混合ガス雰囲気中において、これら2つのターゲットを同時にDCスパッタリングし、基板12上に堆積させた。
[Example 1]
The p-type oxide semiconductor film 11 described in Embodiment 1 is formed over the substrate 12 by a sputtering method, and an X-ray diffraction (XRD: X) of the manufactured sample (hereinafter referred to as the sample 1) -Ray Diffraction) measurement was performed. In this example, when the sample 1 is manufactured, a Cu target and an InGaZnO 4 target are used as a sputtering target material, and these two targets are simultaneously subjected to DC in a mixed gas atmosphere containing both argon gas and oxygen gas. Sputtered and deposited on the substrate 12.

サンプル1作製に際しての酸化物半導体膜11の成膜レート、及び、成膜に際しての酸素ガス流量は、酸化物半導体膜11を作製した際に、酸素欠損を生じてn型半導体として検出される程度の伝導電子を生じることが無いように、成膜レート及び酸素ガス流量を調整した。具体的に本実施例では、InGaZnOターゲットのみを単独でスパッタリングしIn−Ga−Zn−O薄膜を基板12上に堆積した際に、キャリア密度(伝導電子の密度)が1×10−11cm−3以下となるようにこれらの条件を調整しており、アルゴンガスと酸素ガスの流量をそれぞれ、40sccmと10sccmとし、酸化物半導体膜11の成膜レートを5.6×10−2nm/secとした。 The deposition rate of the oxide semiconductor film 11 when the sample 1 is manufactured and the oxygen gas flow rate when forming the film are such that oxygen vacancies are generated and the n-type semiconductor is detected when the oxide semiconductor film 11 is manufactured. The film formation rate and the oxygen gas flow rate were adjusted so that no conduction electrons were generated. Specifically, in this example, when only an InGaZnO 4 target is sputtered alone and an In—Ga—Zn—O thin film is deposited on the substrate 12, the carrier density (conducting electron density) is 1 × 10 −11 cm. −3 or less, these conditions are adjusted, the flow rates of argon gas and oxygen gas are 40 sccm and 10 sccm, respectively, and the deposition rate of the oxide semiconductor film 11 is 5.6 × 10 −2 nm / sec.

本実施例において、サンプル1の基板12には単結晶のSi(100)ウェハを用いた。また、酸化物半導体膜11の成膜に際しての基板加熱は行わなかった。酸化物半導体膜11の膜厚は100nmとした。   In this example, a single crystal Si (100) wafer was used as the substrate 12 of the sample 1. Further, the substrate was not heated when the oxide semiconductor film 11 was formed. The thickness of the oxide semiconductor film 11 was 100 nm.

作製したサンプル1における酸化物半導体膜11の組成比は、酸化物半導体膜11に含まれる金属材料の構成比で、Cuが81at%であり、In、Ga、Znの合計が19at%であった。このような組成比は、例えばこれらの材料の組成分析が可能な分析装置を用いて導出されてもよく、同時スパッタリングで供給される各材料の膜厚を事前に測定しておき、その比率に基づいて導出されるものであってもよい。   The composition ratio of the oxide semiconductor film 11 in the manufactured sample 1 was the composition ratio of the metal material included in the oxide semiconductor film 11, Cu was 81 at%, and the total of In, Ga, and Zn was 19 at%. . Such a composition ratio may be derived, for example, using an analyzer capable of analyzing the composition of these materials. The film thickness of each material supplied by co-sputtering is measured in advance, and the ratio is calculated. It may be derived based on this.

図8には、作製したサンプル1につき、成膜したままの状態(as−depo.状態)と、成膜後に大気中で200℃の1時間アニールを施した後の状態(annealed)について、θ−2θ法によるX線回折測定を行った結果を示した。なお、測定に際して基板12に用いたSiの(200)と(400)のピークが検出されたが、図8中では、この範囲については省いて図示している。   FIG. 8 shows the state of the fabricated sample 1 as it is formed (as-depo. State) and the state after annealing at 200 ° C. for 1 hour in the atmosphere after film formation (annealed). The results of X-ray diffraction measurement by the -2θ method are shown. Note that the peaks (200) and (400) of Si used for the substrate 12 were detected during the measurement, but this range is omitted in FIG.

図8に示したように、サンプル1では、as−depo.状態と、大気中で200℃の1時間アニールした状態の何れにおいても、酸化物半導体膜11薄膜に起因する明確な結晶ピークは見られず、結晶化し易いCu酸化物に対して、アモルファス質であるIn−Ga−Zn−Oを添加することによって、結晶化が抑制され、サンプル1の酸化物半導体膜11がアモルファス質であるか、または、X線回折で明確な結晶ピークが検出できない程度の微結晶質であるか、または、これらが混在した状態にあることが明らかとなった。   As shown in FIG. 8, in sample 1, as-depo. In both the state and the state annealed at 200 ° C. for 1 hour in the atmosphere, no clear crystal peak due to the thin film of the oxide semiconductor film 11 is observed, and the Cu oxide that is easily crystallized is amorphous. By adding certain In—Ga—Zn—O, crystallization is suppressed, and the oxide semiconductor film 11 of the sample 1 is amorphous, or a clear crystal peak cannot be detected by X-ray diffraction. It became clear that it was microcrystalline or mixed.

ここで、本実施例において、酸化物半導体膜11の薄膜中に含まれる金属元素のうち、CuとIn、Ga、Znとの組成比を変化させたところ、これら4つの金属元素(Cu,In,Ga,Zn)の和を100at%とした際に、Cuが81at%以下でX線回折測定結果に明瞭な結晶ピークが見られなくなった。このことから、p型を示す酸化物半導体膜11をアモルファス質若しくは微結晶、または、これらが混在した状態にするためには、Cuの含有量を金属元素全体の81at%以下とすることが望ましいことが分かる。   Here, in this example, among the metal elements contained in the thin film of the oxide semiconductor film 11, when the composition ratio of Cu and In, Ga, and Zn was changed, these four metal elements (Cu, In , Ga, Zn) when the sum is 100 at%, Cu is 81 at% or less, and no clear crystal peak can be seen in the X-ray diffraction measurement results. Therefore, in order to make the p-type oxide semiconductor film 11 amorphous or microcrystalline, or a mixture thereof, the Cu content is preferably 81 at% or less of the entire metal element. I understand that.

一方で、金属元素全体のうちCuが92at%を占めるサンプルを作製したところ、X線回折測定の結果、CuOに起因する結晶ピークが僅かに現れたものの、後に比較例1として示す、金属元素としてCuのみを含むサンプル(比較サンプル1)に比べて、結晶ピークの強度は小さいことが確認できた。この結果から、Cuの割合を92at%以下とすることによって、Cu酸化物のアモルファス化を促進させる(結晶化を抑制する)ことが可能であると結論付けることができる。 On the other hand, when a sample in which Cu accounted for 92 at% of the entire metal element was produced, a crystal peak attributed to Cu 2 O appeared slightly as a result of X-ray diffraction measurement. It was confirmed that the intensity of the crystal peak was small compared to the sample containing only Cu as the element (Comparative Sample 1). From this result, it can be concluded that it is possible to promote the amorphization of the Cu oxide (suppress crystallization) by setting the ratio of Cu to 92 at% or less.

〔実施例2〕
実施の形態2で説明したp型を示す酸化物半導体膜11’を、スパッタリング法を用いて基板12上に作製し、作製した試料(以降、サンプル2と称する)についてのX線回折(XRD:X−ray Diffraction)測定を行った。なお、本実施例において、サンプル2の作製に際しては、CuターゲットとInGaOターゲットとをスパッタリングターゲット材料に用い、アルゴンガスと酸素ガスとを共に含む混合ガス雰囲気中において、これら2つのターゲットを同時にスパッタリングし、基板12上に堆積させた。このうち、CuターゲットについてはDCスパッタリングを行い、InGaOターゲットについてはRFスパッタリングを行った。
[Example 2]
The p-type oxide semiconductor film 11 ′ described in Embodiment 2 is formed over the substrate 12 by a sputtering method, and X-ray diffraction (XRD :) is performed on the manufactured sample (hereinafter referred to as sample 2). X-ray Diffraction) measurement was performed. In this example, when the sample 2 is manufactured, a Cu target and an InGaO 3 target are used as a sputtering target material, and these two targets are simultaneously sputtered in a mixed gas atmosphere containing both argon gas and oxygen gas. And deposited on the substrate 12. Among these, DC sputtering was performed for the Cu target, and RF sputtering was performed for the InGaO 3 target.

サンプル2作製に際しての酸化物半導体膜11’の成膜レート、及び、成膜に際しての酸素ガス流量は、酸化物半導体膜11’を作製した際に、酸素欠損を生じてn型半導体として検出される程度の伝導電子を生じることが無いように、成膜レート及び酸素ガス流量を調整した。具体的に本実施例では、InGaOターゲットのみを単独でスパッタリングしIn−Ga−O薄膜を基板12上に堆積した際に、キャリア密度(伝導電子の密度)が1×10−11cm−3以下となるようにこれらの条件を調整しており、アルゴンガスと酸素ガスの流量をそれぞれ、40sccmと10sccmとし、酸化物半導体膜11の成膜レートを5.6×10−2nm/secとした。 The deposition rate of the oxide semiconductor film 11 ′ during the preparation of the sample 2 and the oxygen gas flow rate during the deposition are detected as an n-type semiconductor due to oxygen deficiency when the oxide semiconductor film 11 ′ is formed. The film formation rate and the oxygen gas flow rate were adjusted so as not to generate a certain amount of conduction electrons. Specifically, in this example, when only an InGaO 3 target was sputtered alone and an In—Ga—O thin film was deposited on the substrate 12, the carrier density (conducting electron density) was 1 × 10 −11 cm −3. These conditions are adjusted so that the flow rates of argon gas and oxygen gas are 40 sccm and 10 sccm, respectively, and the deposition rate of the oxide semiconductor film 11 is 5.6 × 10 −2 nm / sec. did.

本実施例において、サンプル2の基板12には単結晶のSi(100)ウェハを用いた。また、酸化物半導体膜11’の成膜に際しての基板加熱は行わなかった。酸化物半導体膜11’の膜厚は100nmとした。   In this example, a single crystal Si (100) wafer was used as the substrate 12 of the sample 2. Further, the substrate was not heated during the formation of the oxide semiconductor film 11 '. The thickness of the oxide semiconductor film 11 ′ was 100 nm.

作製したサンプル2における酸化物半導体膜11’の組成比は、酸化物半導体膜11’に含まれる金属材料の構成比で、Cuが85at%であり、In、Gaの合計が15at%であった。このような組成比は、例えばこれらの材料の組成分析が可能な分析装置を用いて導出されてもよく、同時スパッタリングで供給される各材料の膜厚を事前に測定しておき、その比率に基づいて導出されるものであってもよい。   The composition ratio of the oxide semiconductor film 11 ′ in the manufactured sample 2 is the composition ratio of the metal material included in the oxide semiconductor film 11 ′, Cu is 85 at%, and the total of In and Ga is 15 at%. . Such a composition ratio may be derived, for example, using an analyzer capable of analyzing the composition of these materials. The film thickness of each material supplied by co-sputtering is measured in advance, and the ratio is calculated. It may be derived based on this.

図9には、作製したサンプル2につき、成膜したままの状態(as−depo.状態)と、成膜後に大気中で200℃の1時間アニールを施した後の状態(annealed)について、θ−2θ法によるX線回折測定を行った結果を示した。なお、測定に際して基板12に用いたSiの(200)と(400)のピークが検出されたが、図9中では、この範囲については省いて図示している。   FIG. 9 shows the state of the sample 2 as it was formed (as-depo. State) and the state after annealing for 1 hour at 200 ° C. in the atmosphere after film formation (annealed). The results of X-ray diffraction measurement by the -2θ method are shown. Note that the peaks (200) and (400) of Si used for the substrate 12 were detected during measurement, but this range is omitted in FIG.

図9に示したように、サンプル2では、as−depo.状態と、大気中で200℃の1時間アニールした状態の何れにおいても、酸化物半導体膜11’薄膜に起因する明確な結晶ピークは見られず、結晶化し易いCu酸化物に対して、アモルファス質であるIn−Ga−Oを添加することによって、結晶化が抑制され、サンプル2の酸化物半導体膜11’がアモルファス質であるか、または、X線回折で明確な結晶ピークが検出できない程度の微結晶質であるか、または、これらが混在した状態にあることが明らかとなった。   As shown in FIG. 9, in sample 2, as-depo. In both the state and the state annealed at 200 ° C. for 1 hour in the atmosphere, no clear crystal peak due to the thin film of the oxide semiconductor film 11 ′ is observed, and it is amorphous to Cu oxide that is easily crystallized. By adding In—Ga—O, the crystallization is suppressed, and the oxide semiconductor film 11 ′ of the sample 2 is amorphous, or a clear crystal peak cannot be detected by X-ray diffraction. It became clear that it was microcrystalline or mixed.

ここで、本実施例において、酸化物半導体膜11’の薄膜中に含まれる金属元素のうち、CuとIn、Gaとの組成比を変化させたところ、これら4つの金属元素(Cu,In,Ga)の和を100at%とした際に、Cuが85at%以下でX線回折測定結果に明瞭な結晶ピークが見られなくなった。このことから、p型を示す酸化物半導体膜11’をアモルファス質若しくは微結晶、または、これらが混在した状態にするためには、Cuの含有量を金属元素全体の85at%以下とすることが望ましいことが分かる。   Here, in this example, among the metal elements contained in the thin film of the oxide semiconductor film 11 ′, when the composition ratio of Cu, In, and Ga was changed, these four metal elements (Cu, In, When the sum of Ga) was 100 at%, no clear crystal peak was observed in the X-ray diffraction measurement results when Cu was 85 at% or less. Therefore, to make the p-type oxide semiconductor film 11 ′ amorphous or microcrystalline, or a mixture thereof, the Cu content may be 85 at% or less of the entire metal element. It turns out to be desirable.

一方で、金属元素全体のうちCuが92at%を占めるサンプルを作製したところ、X線回折測定の結果、CuOに起因する結晶ピークが僅かに現れたものの、後に比較例1として示す、金属元素としてCuのみを含むサンプル(比較サンプル1)に比べて、結晶ピークの強度は小さいことが確認できた。この結果から、Cuの割合を92at%以下とすることによって、Cu酸化物のアモルファス化を促進させる(結晶化を抑制する)ことが可能であると結論付けることができる。 On the other hand, when a sample in which Cu accounted for 92 at% of the entire metal element was produced, a crystal peak attributed to Cu 2 O appeared slightly as a result of X-ray diffraction measurement. It was confirmed that the intensity of the crystal peak was small compared to the sample containing only Cu as the element (Comparative Sample 1). From this result, it can be concluded that it is possible to promote the amorphization of the Cu oxide (suppress crystallization) by setting the ratio of Cu to 92 at% or less.

〔比較例1〕
比較例1として、実施例1及び2に示したサンプル1及び2において、In、Ga及びZnをいずれも添加しない酸化物半導体薄膜(金属材料としてCuのみを含む試料)を基板12上に作製(以降、比較サンプル1と称する)し、実施例1及び2と同様のX線回折測定を行った。
[Comparative Example 1]
As Comparative Example 1, an oxide semiconductor thin film (a sample containing only Cu as a metal material) in which any of In, Ga, and Zn is not added in Samples 1 and 2 shown in Examples 1 and 2 is formed over a substrate 12 ( Hereinafter, the sample was referred to as Comparative Sample 1, and the same X-ray diffraction measurement as in Examples 1 and 2 was performed.

比較サンプル1の作製に際しては、実施例1及び2におけるサンプル1及び2を作製したものと同じスパッタリング装置を用い、実施例1及び2とガス流量や成膜レートを同じとし、CuターゲットのみをDCスパッタリングすることでCuのみを金属元素として含む、酸化物半導体薄膜を基板12上に堆積させた。   In producing the comparative sample 1, the same sputtering apparatus as that used to produce the samples 1 and 2 in Examples 1 and 2 was used, the gas flow rate and film formation rate were the same as those in Examples 1 and 2, and only the Cu target was DC. An oxide semiconductor thin film containing only Cu as a metal element was deposited on the substrate 12 by sputtering.

図10には、このようにして作製した比較サンプル1について、as−depo.状態と、成膜後に大気中で200℃の1時間アニールを施した後の状態につき、θ−2θ法によるX線回折測定を行った結果を示した。   In FIG. 10, as-depo. The results of X-ray diffraction measurement by the θ-2θ method are shown for the state and the state after annealing at 200 ° C. for 1 hour in the air after film formation.

図10に示したように、比較サンプル1では、as−depo.状態でCuOの(111)ピーク及び(200)ピークが明瞭に観察されており、さらに、大気中で200℃のアニールを施すことで各ピークがより明瞭になり、結晶化が促進されたことが明らかとなった。 As shown in FIG. 10, in comparative sample 1, as-depo. In this state, the (111) peak and (200) peak of Cu 2 O were clearly observed, and further, annealing at 200 ° C. in the atmosphere made each peak clearer and promoted crystallization. It became clear.

このことは、実施例1及び2において、Cu酸化物に対してアモルファス質であるIn−Ga−Zn−OまたはIn−Ga−Oを添加したことが、Cu酸化物の結晶化の抑制に繋がったことを明確に示している。   This indicates that the addition of amorphous In—Ga—Zn—O or In—Ga—O to Cu oxide in Examples 1 and 2 led to suppression of crystallization of Cu oxide. It clearly shows that.

〔実施例3〕
図11(a)及び(b)には、実施例1に示したサンプル1について、as−depo.状態、及び、大気中で200℃の1時間アニールを行った後の表面のAFM(Atomic Force Microscope)像を示した。なお、図11(a)及び(b)に示したAFM像は何れも、試料表面の1μm角の範囲を示したものである。
Example 3
11A and 11B show as-depo. For sample 1 shown in Example 1. FIG. The state and AFM (Atomic Force Microscope) images of the surface after annealing at 200 ° C. for 1 hour in the atmosphere are shown. Each of the AFM images shown in FIGS. 11A and 11B shows the 1 μm square range of the sample surface.

サンプル1において、まず、as−depo.状態では、酸化物半導体膜11の表面は、図11(a)に見られるように、非常に平坦な形状を示し、1μm角の範囲内での高さの最大値(Rp−p)は1.8nm、算術平均粗さ(R)が0.16nmと小さな値であった。また、大気中で200℃の1時間アニールを行った後でも、1μm角範囲内での高さの最大値(Rp−p)は3.6nm、算術平均粗さ(R)が0.33nmと小さな値を維持した。このように、サンプル1において、200℃アニールに伴う表面粗さの増大は、Rp−p値で2nm未満、R値で0.2nm未満と非常に小さなものであった。 In sample 1, first, as-depo. In the state, the surface of the oxide semiconductor film 11 has a very flat shape as shown in FIG. 11A, and the maximum height (R pp ) within the range of 1 μm square is The arithmetic average roughness (R a ) was as small as 0.16 nm and 1.8 nm. Further, even after annealing at 200 ° C. for 1 hour in the atmosphere, the maximum height (R pp ) within the 1 μm square range is 3.6 nm, and the arithmetic average roughness (R a ) is 0.3. A small value of 33 nm was maintained. Thus, in sample 1, the increase in surface roughness accompanying annealing at 200 ° C. was very small with an R p-p value of less than 2 nm and an Ra value of less than 0.2 nm.

以上のことから、サンプル1の酸化物半導体膜11では、In−Ga−Zn−Oを添加したことにより、as−depo.状態、及び、200℃アニール後の状態の何れにおいても、表面粗さを小さくすることができ、さらに、アニールに伴う表面粗さの増大を極めて小さくすることが可能であることが分かる。これにより、酸化物半導体膜11上に別の薄膜、具体的には、絶縁膜やn型半導体膜を形成した際に、ピンホールの発生を抑え、安定な素子動作を保証すると共に、素子の劣化や電気的な短絡を防ぐことができる効果を奏する。   From the above, in the oxide semiconductor film 11 of the sample 1, as-depo. It can be seen that the surface roughness can be reduced in both the state and the state after annealing at 200 ° C., and further, the increase in the surface roughness accompanying the annealing can be extremely reduced. Thus, when another thin film, specifically, an insulating film or an n-type semiconductor film is formed on the oxide semiconductor film 11, the generation of pinholes is suppressed, and stable element operation is ensured. There exists an effect which can prevent deterioration and an electrical short circuit.

〔実施例4〕
図12(a)及び(b)には、実施例2に示したサンプル2について、as−depo.状態、及び、大気中で200℃の1時間アニールを行った後の表面のAFM(Atomic Force Microscope)像を示した。なお、図12(a)及び(b)に示したAFM像は何れも、試料表面の1μm角の範囲を示したものである。
Example 4
12 (a) and 12 (b), as-depo. The state and AFM (Atomic Force Microscope) images of the surface after annealing at 200 ° C. for 1 hour in the atmosphere are shown. Note that the AFM images shown in FIGS. 12A and 12B each show a 1 μm square range of the sample surface.

サンプル2において、まず、as−depo.状態では、酸化物半導体膜11’の表面は、図12(a)に見られるように、非常に平坦な形状を示し、1μm角の範囲内での高さの最大値(Rp−p)は3.7nm、算術平均粗さ(R)が0.35nmと小さな値であった。また、大気中で200℃の1時間アニールを行った後でも、1μm角範囲内での高さの最大値(Rp−p)は4.9nm、算術平均粗さ(R)が0.37nmと小さな値を維持した。このように、サンプル2において、200℃アニールに伴う表面粗さの増大は、Rp−p値で2nm未満、R値で0.1nm未満と非常に小さなものであった。 In sample 2, first, as-depo. In the state, the surface of the oxide semiconductor film 11 ′ has a very flat shape as shown in FIG. 12A, and has a maximum height (R p−p ) within a range of 1 μm square. Was 3.7 nm and the arithmetic average roughness (R a ) was as small as 0.35 nm. Further, even after annealing at 200 ° C. for 1 hour in the atmosphere, the maximum height (R pp ) in the 1 μm square range is 4.9 nm, and the arithmetic average roughness (R a ) is 0.00. A small value of 37 nm was maintained. Thus, in sample 2, the increase in surface roughness accompanying annealing at 200 ° C. was very small with an R p-p value of less than 2 nm and an Ra value of less than 0.1 nm.

以上のことから、サンプル2の酸化物半導体膜11’では、In−Ga−Oを添加したことにより、as−depo.状態、及び、200℃アニール後の状態の何れにおいても、表面粗さを小さくすることができ、さらに、アニールに伴う表面粗さの増大を極めて小さくすることが可能であることが分かる。これにより、酸化物半導体膜11’上に別の薄膜、具体的には、絶縁膜やn型半導体膜を形成した際に、ピンホールの発生を抑え、安定な素子動作を保証すると共に、素子の劣化や電気的な短絡を防ぐことができる効果を奏する。   From the above, in the oxide semiconductor film 11 ′ of Sample 2, as-depo. It can be seen that the surface roughness can be reduced in both the state and the state after annealing at 200 ° C., and further, the increase in the surface roughness accompanying the annealing can be extremely reduced. Thus, when another thin film, specifically, an insulating film or an n-type semiconductor film is formed on the oxide semiconductor film 11 ′, the generation of pinholes is suppressed and stable element operation is ensured. The effect which can prevent deterioration and an electrical short circuit is produced.

〔比較例2〕
図13(a)及び(b)には、比較例1に示した比較サンプル1について、as−depo.状態、及び、大気中で200℃の1時間アニールを行った後の表面のAFM像を示した。なお、図13(a)及び(b)に示したAFM像は何れも、実施例3及び4と同様に、試料表面の1μm角の範囲を示したものである。
[Comparative Example 2]
In FIGS. 13A and 13B, as-depo. The state and the AFM image of the surface after annealing at 200 ° C. for 1 hour in the atmosphere are shown. Note that the AFM images shown in FIGS. 13A and 13B both show the 1 μm square range of the sample surface, as in Examples 3 and 4.

比較サンプル1について、as−depo.状態では、試料表面は、図13(a)に見られるように、1μm角範囲内での高さの最大値(Rp−p)は8.1nm、算術平均粗さ(R)が0.79nmと、実施例3及び4に示したサンプル1及び2のAFM観察結果に比べて大きな値であった。また、大気中で200℃の1時間アニールを行った後では、1μm角範囲内での高さの最大値(Rp−p)は45.2nm、算術平均粗さ(R)が4.74nmと、サンプル1及び2に比べて、一桁以上大きな値であった。このように、比較サンプル1においては、CuOの結晶粒が存在し、アニールによって結晶化が促進されるため、as−depo.状態でも、サンプル1及び2に比べて4倍以上の表面粗さを有し、且つ、200℃アニールに伴う粗さの増大も、サンプル1及び2では、Rp−p値で2nm未満であったのに対し、本比較例では、37nmと遥かに大きな値を示した。 For comparative sample 1, as-depo. In the state, as shown in FIG. 13A, the sample surface has a maximum height (R pp ) within a 1 μm square range of 8.1 nm and an arithmetic average roughness (R a ) of 0. .79 nm, which is a larger value than the AFM observation results of Samples 1 and 2 shown in Examples 3 and 4. In addition, after annealing at 200 ° C. for 1 hour in the atmosphere, the maximum height (R pp ) within a 1 μm square range is 45.2 nm, and the arithmetic average roughness (R a ) is 4. Compared with Samples 1 and 2 at 74 nm, it was a value one digit or more larger. Thus, in the comparative sample 1, since Cu 2 O crystal grains exist and crystallization is promoted by annealing, as-depo. Even in the state, the surface roughness is 4 times or more compared to Samples 1 and 2, and the increase in roughness due to annealing at 200 ° C. is less than 2 nm in R p-p value in Samples 1 and 2. On the other hand, this comparative example showed a much larger value of 37 nm.

図14には、金属元素としてCu、In、Ga及びZnのみを含み、Cuの構成比81at%であるサンプル1及びサンプル1においてCuの構成比を42at%、57at%、92at%とした各試料(In、Ga及びZnの合計がそれぞれ58at%、43at%、8at%)の算術平均粗さ(R)について、as−depo.状態と大気中で200℃の1時間アニール後の状態で測定した結果を示した。なお、図14におけるCu構成比100at%の測定点は、Cuの構成比を100at%とした比較サンプル1の結果である。 FIG. 14 shows samples 1 and 1 that contain only Cu, In, Ga, and Zn as metal elements and have a Cu composition ratio of 81 at%, and each sample has a Cu composition ratio of 42 at%, 57 at%, and 92 at%. For the arithmetic average roughness (R a ) of (total of In, Ga and Zn are 58 at%, 43 at% and 8 at%, respectively), as-depo. The results of measurement in the state and after annealing for 1 hour at 200 ° C. in the atmosphere are shown. In addition, the measurement point of Cu composition ratio 100at% in FIG. 14 is a result of the comparative sample 1 which made Cu composition ratio 100at%.

図14に示すように、金属元素全体のうちのCu構成比を42at%から92at%の範囲で変化させた場合、この範囲内において、算術平均粗さ(R)はas−depo.状態では0.93nm以下、200℃アニール後では0.42nm以下と、何れもCu構成比が100at%である比較サンプル1よりも小さな値を示している。したがって、In−Ga−Zn−Oを添加したことにより、表面粗さを小さくすることができ、さらに、アニールに伴う表面粗さの増大を極めて小さくすることが可能であることが分かった。 As shown in FIG. 14, when the Cu composition ratio in the entire metal element is changed in the range of 42 at% to 92 at%, the arithmetic average roughness (R a ) is within the range as-depo. In the state, 0.93 nm or less and after annealing at 200 ° C., 0.42 nm or less, both values are smaller than those of the comparative sample 1 in which the Cu composition ratio is 100 at%. Therefore, it has been found that by adding In—Ga—Zn—O, the surface roughness can be reduced, and further, the increase in surface roughness accompanying annealing can be extremely reduced.

さらに、サンプル1においてCuを81at%に固定した上で、他の3つの金属(In、Ga、Zn)について、実施の形態1に記載した各元素の望ましい組成範囲で相互の比率を変化させた試料を多数作製して算術平均粗さ(R)を測定したところ、本実施例と同様に、表面粗さを小さくする効果が確認できた。また、サンプル1においてCuの構成比を42at%、57at%、92at%に固定した上で他の3つの金属(In、Ga、Zn)について、実施の形態1に記載した各元素の望ましい組成範囲で相互の比率を変化させた試料についても、表面粗さを小さくする効果が確認できた。 Furthermore, after fixing Cu to 81 at% in sample 1, the ratio of the other three metals (In, Ga, Zn) was changed within the desired composition range of each element described in the first embodiment. When a large number of samples were prepared and the arithmetic average roughness (R a ) was measured, the effect of reducing the surface roughness was confirmed as in this example. In Sample 1, the composition ratio of Cu is fixed to 42 at%, 57 at%, and 92 at%, and the other three metals (In, Ga, and Zn) are preferably combined in the desired composition range of each element described in the first embodiment. As a result, the effect of reducing the surface roughness was confirmed for the samples in which the mutual ratio was changed.

図15には、金属元素としてCu、In、及び、Gaのみを含み、Cuの構成比85at%であるサンプル2及びサンプル2においてCuの構成比を42at%、57at%、78at%、92at%とした各試料(In、及び、Gaの合計がそれぞれ58at%、43at%、22at%、8at%)の算術平均粗さ(R)について、as−depo.状態と大気中で200℃の1時間アニール後の状態で測定した結果を示した。なお、図15におけるCu構成比100at%の測定点は、Cuの構成比を100at%とした比較サンプル1の結果である。 In FIG. 15, only Cu, In, and Ga are included as metal elements, and the composition ratio of Cu is 42 at%, 57 at%, 78 at%, and 92 at% in Sample 2 and Sample 2 where the composition ratio of Cu is 85 at%. The arithmetic average roughness (R a ) of each of the samples (total of In and Ga is 58 at%, 43 at%, 22 at%, and 8 at%, respectively) is as-depo. The results of measurement in the state and after annealing for 1 hour at 200 ° C. in the atmosphere are shown. In addition, the measurement point of Cu composition ratio 100at% in FIG. 15 is a result of the comparative sample 1 which made Cu composition ratio 100at%.

図15に示すように、金属元素全体のうちのCu構成比を42at%から92at%の範囲で変化させた場合、この範囲内において、算術平均粗さ(R)はas−depo.状態では0.50nm以下、200℃アニール後では0.61nm以下と、何れもCu構成比が100at%である比較サンプル1よりも小さな値を示している。したがって、In−Ga−Oを添加したことにより、表面粗さを小さくすることができ、さらに、アニールに伴う表面粗さの増大を極めて小さくすることが可能であることが分かった。 As shown in FIG. 15, when the Cu constituent ratio in the entire metal element is changed in the range of 42 at% to 92 at%, the arithmetic average roughness (R a ) is within the range as-depo. In the state, 0.50 nm or less, and after annealing at 200 ° C., 0.61 nm or less, both values are smaller than those of the comparative sample 1 in which the Cu composition ratio is 100 at%. Therefore, it has been found that by adding In—Ga—O, the surface roughness can be reduced, and further, the increase in surface roughness accompanying annealing can be extremely reduced.

さらに、サンプル2においてCuを85at%に固定した上で、他の2つの金属(In、Ga)について、実施の形態2に記載した各元素の望ましい組成範囲で相互の比率を変化させた試料を多数作製して算術平均粗さ(R)を測定したところ、図15で示された結果と同様に、表面粗さを小さくする効果が確認できた。また、サンプル2においてCuの構成比を42at%、57at%、78at%、92at%に固定した上で他の2つの金属(In、Ga)について、実施の形態2に記載した各元素の望ましい組成範囲で相互の比率を変化させた試料についても、表面粗さを小さくする効果が確認できた。 Further, after fixing Cu to 85 at% in sample 2, the other two metals (In, Ga) were obtained by changing the mutual ratio in the desired composition range of each element described in the second embodiment. When a large number of samples were prepared and the arithmetic average roughness (R a ) was measured, the effect of reducing the surface roughness was confirmed as in the result shown in FIG. In Sample 2, the composition ratio of Cu is fixed at 42 at%, 57 at%, 78 at%, and 92 at%, and the other two metals (In, Ga) are desirable compositions of each element described in the second embodiment. The effect of reducing the surface roughness was also confirmed for the samples in which the mutual ratio was changed in the range.

〔実施例5〕
図16(a)及び(b)には、実施例1に示したサンプル1と、比較例1に示した比較サンプル1について、as−depo.状態(図16(a))と、大気中で200℃の1時間アニールを行った後の状態(図16(b))につき、分光光度計を用いて透過率測定を行った結果を示した。また、金属元素としてCu、In、Ga及びZnのみを含み、サンプル1においてCuの構成比を42at%、74at%、92at%とした試料(In、Ga及びZnの合計がそれぞれ58at%、26at%、8at%)の透過率測定結果についても併せて示した。なお、本実施例の透過率測定に際しては、何れのサンプルについても、基板12として、波長300nmから900nmの範囲で90%以上の透過率を有する合成石英基板を適用し、その上に、各サンプルの酸化物半導体を膜厚50nmで形成したものを用いた。
Example 5
16 (a) and 16 (b) show as-depo. For sample 1 shown in Example 1 and comparative sample 1 shown in Comparative Example 1. FIG. The results of transmittance measurement using a spectrophotometer for the state (FIG. 16A) and the state after annealing for 1 hour at 200 ° C. in the atmosphere (FIG. 16B) are shown. . Further, a sample containing only Cu, In, Ga, and Zn as metal elements and having a Cu composition ratio of 42 at%, 74 at%, and 92 at% in Sample 1 (total of In, Ga, and Zn is 58 at% and 26 at%, respectively) , 8 at%) of the transmittance measurement results are also shown. In the transmittance measurement of this example, a synthetic quartz substrate having a transmittance of 90% or more in a wavelength range of 300 nm to 900 nm is applied as the substrate 12 for any sample, and each sample is further formed thereon. The oxide semiconductor formed with a film thickness of 50 nm was used.

まず、図16(a)のas−depo.状態について、サンプル1の透過率は、波長300nmから900nmまでの全範囲において、比較サンプル1の透過率よりも大きな値を示しており、紫外から近赤外の領域において比較サンプル1よりも透過性の高い酸化物半導体薄膜が形成できていることが確認された。また、比較サンプル1においては、波長550nmから350nmの間で、波長の減少に伴い、透過率が約22%から約4%まで大きく低下するのに対し、サンプル1では、波長400nm近傍まで40%を超える透過率を維持した。より具体的には、波長420nm以上の範囲で40%を超える透過率が得られた。   First, as-depo. Regarding the state, the transmittance of the sample 1 is larger than the transmittance of the comparative sample 1 in the entire range from the wavelength of 300 nm to 900 nm, and is more transparent than the comparative sample 1 in the ultraviolet to near infrared region. It was confirmed that an oxide semiconductor thin film having a high thickness could be formed. Further, in the comparative sample 1, the transmittance is greatly reduced from about 22% to about 4% as the wavelength is decreased between the wavelength of 550 nm and 350 nm, whereas in the sample 1, the transmittance is about 40% up to around the wavelength of 400 nm. The transmissivity exceeding 1 was maintained. More specifically, a transmittance exceeding 40% was obtained in the wavelength range of 420 nm or more.

一方で、図16(b)に示した大気中200℃の1時間アニール後の状態について、比較サンプル1の透過率は、図16(a)に示したas−depo.状態での透過率に比べて大きくなったが、200℃アニール後であっても、サンプル1の透過率は、波長300nmから900nmまでの全範囲において比較サンプル1の透過率よりも大きな値を示し、比較サンプル1よりも透過性の高い酸化物半導体薄膜であることが確認された。また、比較サンプル1においては、波長500nmから400nmの間で、波長の減少に伴い、透過率が40%強から10%程度まで大きく低下するのに対し、サンプル1では、as−depo.状態と同様に、波長400nm近傍、より具体的には、波長420nm以上の範囲で40%を超える透過率が得られた。   On the other hand, for the state after annealing for 1 hour at 200 ° C. in the atmosphere shown in FIG. 16B, the transmittance of the comparative sample 1 is as-depo. The transmittance of the sample 1 was larger than the transmittance of the comparative sample 1 in the entire range from the wavelength of 300 nm to 900 nm even after annealing at 200 ° C. It was confirmed that the oxide semiconductor thin film had higher permeability than Comparative Sample 1. Further, in the comparative sample 1, the transmittance is greatly reduced from a little over 40% to about 10% as the wavelength decreases between the wavelength of 500 nm and 400 nm, whereas in the sample 1, as-depo. Similar to the state, a transmittance exceeding 40% was obtained in the vicinity of the wavelength of 400 nm, more specifically in the range of the wavelength of 420 nm or more.

このようにサンプル1は、as−depo.状態であるかアニール後であるかを問わず、波長420nmから900nmまでの範囲で40%を超える透過率を得ることができ、さらに、それ以下の波長においても比較サンプル1に比べて高い透過率が得られた。すなわち、可視光領域から近紫外領域に至る透過性が比較サンプル1に比べて高いという特徴を有することが明らかとなった。   Thus, sample 1 is as-depo. Regardless of whether it is in the state or after annealing, it is possible to obtain a transmittance exceeding 40% in the wavelength range from 420 nm to 900 nm. was gotten. That is, it became clear that the transmittance from the visible light region to the near ultraviolet region is higher than that of the comparative sample 1.

また、サンプル1においてCuの構成比を42at%、74at%、92at%とした場合についても、図16(a)に示したas−depo.状態と、図16(b)に示した200℃アニール後の何れにおいても、全波長範囲において比較サンプル1に比べて高い透過率が得られること、特にCuの構成比をサンプル1(81at%)以下とした場合には、波長420nm以上の範囲で40%を超える透過率が得られることが確認できた。また、図16(a)及び(b)に示した結果から、酸化物半導体膜におけるCuの構成比が小さくなることにより、どの波長においても透過率はほぼ単調に増加することが明らかとなった。   Further, in the case where the composition ratio of Cu in the sample 1 is 42 at%, 74 at%, and 92 at%, the as-depo. Shown in FIG. In both the state and after the 200 ° C. annealing shown in FIG. 16B, a higher transmittance than that of the comparative sample 1 can be obtained in the entire wavelength range, and in particular, the composition ratio of Cu is the sample 1 (81 at%). In the case of the following, it was confirmed that transmittance exceeding 40% was obtained in the wavelength range of 420 nm or more. Further, from the results shown in FIGS. 16A and 16B, it has been clarified that the transmittance increases almost monotonously at any wavelength by decreasing the composition ratio of Cu in the oxide semiconductor film. .

さらに、サンプル1及びCuの構成比を42at%、74at%、92at%とした各試料(In、Ga及びZnの合計がそれぞれ58at%、26at%、19at%、8at%)においてCuの構成比を固定した上で、他の3つの金属(In、Ga、Zn)について、実施の形態1に記載した各元素の望ましい組成範囲で相互の比率を変化させた試料を多数作製して波長300nmから900nmまでの範囲において透過率を測定したところ、いずれの試料についても、比較サンプル1に比べて高い透過率が得られる効果が確認できた。   Furthermore, the composition ratio of Cu in each sample (total of In, Ga, and Zn is 58 at%, 26 at%, 19 at%, and 8 at%, respectively) with the composition ratio of sample 1 and Cu being 42 at%, 74 at%, and 92 at%, respectively. After fixing, for the other three metals (In, Ga, Zn), a number of samples in which the mutual ratio was changed within the desired composition range of each element described in the first embodiment, and a wavelength of 300 nm to 900 nm was prepared. When the transmittance was measured in the range up to the above, it was confirmed that any sample had an effect of obtaining a higher transmittance than the comparative sample 1.

〔実施例6〕
図17(a)及び(b)には、実施例2に示したサンプル2と、比較例1に示した比較サンプル1について、as−depo.状態(図17(a))と、大気中で200℃の1時間アニールを行った後の状態(図17(b))につき、分光光度計を用いて透過率測定を行った結果を示した。また、金属元素としてCu、In、及び、Gaのみを含み、サンプル2においてCuの構成比を42at%、57at%、78at%、92at%とした試料(In、及び、Gaの合計がそれぞれ58at%、43at%、22at%、8at%)の透過率測定結果についても併せて示した。なお、本実施例の透過率測定に際しては、何れのサンプルについても、基板12として、波長300nmから900nmの範囲で90%以上の透過率を有する合成石英基板を適用し、その上に、各サンプルの酸化物半導体を膜厚50nmで形成したものを用いた。
Example 6
17A and 17B show as-depo. For sample 2 shown in Example 2 and comparative sample 1 shown in Comparative Example 1. The results of transmittance measurement using a spectrophotometer for the state (FIG. 17A) and the state after annealing for 1 hour at 200 ° C. in the atmosphere (FIG. 17B) are shown. . Further, a sample containing only Cu, In, and Ga as metal elements and having a Cu composition ratio of 42 at%, 57 at%, 78 at%, and 92 at% in Sample 2 (the sum of In and Ga is 58 at%, respectively) , 43 at%, 22 at%, and 8 at%) are also shown. In the transmittance measurement of this example, a synthetic quartz substrate having a transmittance of 90% or more in a wavelength range of 300 nm to 900 nm is applied as the substrate 12 for any sample, and each sample is further formed thereon. The oxide semiconductor formed with a film thickness of 50 nm was used.

まず、図17(a)のas−depo.状態について、サンプル2の透過率は、波長300nmから900nmまでの全範囲において、比較サンプル1の透過率よりも大きな値を示しており、紫外から近赤外の領域において比較サンプル1よりも透過性の高い酸化物半導体薄膜が形成できていることが確認された。また、比較サンプル1においては、波長550nmから350nmの間で、波長の減少に伴い、透過率が約22%から約4%まで大きく低下するのに対し、サンプル2では、波長400nm近傍まで30%を超える透過率を維持した。より具体的には、波長420nm以上の範囲で30%を超える透過率が得られた。また、波長490nm以上の範囲では40%を超える透過率が得られた。   First, as-depo. Regarding the state, the transmittance of the sample 2 is larger than the transmittance of the comparative sample 1 in the entire range from the wavelength of 300 nm to 900 nm, and is more transparent than the comparative sample 1 in the ultraviolet to near infrared region. It was confirmed that an oxide semiconductor thin film having a high thickness could be formed. Further, in the comparative sample 1, the transmittance is greatly reduced from about 22% to about 4% as the wavelength is decreased between the wavelength of 550 nm and 350 nm, whereas in the sample 2, the transmittance is about 30% up to the vicinity of the wavelength of 400 nm. The transmissivity exceeding 1 was maintained. More specifically, a transmittance exceeding 30% was obtained in the wavelength range of 420 nm or more. Further, a transmittance exceeding 40% was obtained in the wavelength range of 490 nm or more.

一方で、図17(b)に示した大気中200℃の1時間アニール後の状態について、比較サンプル1の透過率は、図17(a)に示したas−depo.状態での透過率に比べて大きくなったが、200℃アニール後であっても、サンプル2の透過率は、波長300nmから900nmまでの全範囲において比較サンプル1の透過率よりも大きな値を示し、比較サンプル1よりも透過性の高い酸化物半導体薄膜であることが確認された。また、比較サンプル1においては、波長500nmから400nmの間で、波長の減少に伴い、透過率が40%強から10%程度まで大きく低下するのに対し、サンプル2では、as−depo.状態と同様に、波長400nm近傍、より具体的には、波長420nm以上の範囲で30%を超える透過率が得られ、波長490nm以上の範囲では40%を超える透過率が得られた。   On the other hand, for the state after annealing for 1 hour at 200 ° C. in the atmosphere shown in FIG. 17B, the transmittance of the comparative sample 1 is as-depo. The transmittance of the sample 2 was larger than that of the comparative sample 1 in the entire range from the wavelength of 300 nm to 900 nm even after annealing at 200 ° C. It was confirmed that the oxide semiconductor thin film had higher permeability than Comparative Sample 1. Further, in the comparative sample 1, the transmittance is greatly reduced from a little over 40% to about 10% as the wavelength is decreased between the wavelength of 500 nm and 400 nm, whereas in the sample 2, the as-depo. Similar to the state, a transmittance of over 30% was obtained in the vicinity of the wavelength of 400 nm, more specifically in the range of the wavelength of 420 nm or more, and a transmittance of over 40% was obtained in the range of the wavelength of 490 nm or more.

このようにサンプル2は、as−depo.状態であるかアニール後であるかを問わず、波長420nmから900nmまでの範囲で30%を超える透過率を得るとともに、波長490nmから900nmまでの範囲で40%を超える透過率を得ることができた。さらに、それ以下の波長においても比較サンプル1に比べて高い透過率が得られた。すなわち、可視光領域から近紫外領域に至る透過性が比較サンプル1に比べて高いという特徴を有することが明らかとなった。   Thus, sample 2 is as-depo. Regardless of whether it is in the state or after annealing, a transmittance exceeding 30% can be obtained in the wavelength range from 420 nm to 900 nm, and a transmittance exceeding 40% can be obtained in the wavelength range from 490 nm to 900 nm. It was. Furthermore, a high transmittance was obtained even at wavelengths shorter than that of Comparative Sample 1. That is, it became clear that the transmittance from the visible light region to the near ultraviolet region is higher than that of the comparative sample 1.

また、サンプル2においてCuの構成比を42at%、57at%、78at%、とした場合についても、図17(a)に示したas−depo.状態と、図17(b)に示した200℃アニール後の何れにおいても、全波長範囲において比較サンプル1に比べて高い透過率が得られること、特にCuの構成比が78at%以下の場合、波長420nm以上の範囲で40%を超える透過率が得られることが確認できた。   Further, in the case where the composition ratio of Cu in the sample 2 is 42 at%, 57 at%, and 78 at%, the as-depo. Shown in FIG. In both the state and after the 200 ° C. annealing shown in FIG. 17B, a higher transmittance than that of the comparative sample 1 can be obtained in the entire wavelength range, particularly when the composition ratio of Cu is 78 at% or less. It was confirmed that a transmittance exceeding 40% was obtained in the wavelength range of 420 nm or more.

サンプル2においてCuの構成比を92%とした場合については、図17(a)に示したas−depo.状態においては、全波長範囲において比較サンプル1に比べて高い透過率が得られることが確認出来た。また、図17(b)に示した200℃アニール後の結果においては、一部で比較サンプル1の方が透過率が高い領域が存在するが、波長450nm以下の領域、及び、波長670nm以上の領域において比較サンプル1よりも高い透過率を示しており、アニールを行った場合においてもこれらの波長領域において、比較サンプル1よりも高い透過率が得られることが明らかとなった。 In the case where the composition ratio of Cu is 92% in sample 2, the as-depo. Shown in FIG. In the state, it was confirmed that a higher transmittance than that of the comparative sample 1 was obtained in the entire wavelength range. Further, in the result after the 200 ° C. annealing shown in FIG. 17B, there is a region where the transmittance of the comparative sample 1 is higher in part, but the region having a wavelength of 450 nm or less and the wavelength of 670 nm or more are present. In the region, the transmittance was higher than that of the comparative sample 1, and even when annealing was performed, it became clear that the transmittance higher than that of the comparative sample 1 was obtained in these wavelength regions.

図17(a)及び(b)に示した全ての結果から、酸化物半導体膜におけるCuの構成比が小さくなることにより、透過率はほぼ単調に増加することが明らかとなった。 From all the results shown in FIGS. 17A and 17B, it has been clarified that the transmittance increases almost monotonously as the composition ratio of Cu in the oxide semiconductor film decreases.

さらに、サンプル2及びCuの構成比を57at%、78at%、92at%とした各試料(In、及び、Gaの合計がそれぞれ43at%、22at%、8at%)においてCuの構成比を固定した上で、他の2つの金属(In、Ga)について、実施の形態2に記載した各元素の望ましい組成範囲で相互の比率を変化させた試料を多数作製して波長300nmから900nmまでの範囲において透過率を測定したところ、いずれの試料についても、比較サンプル1に比べて高い透過率が得られる効果が確認できた。   Furthermore, after fixing the composition ratio of Cu in each sample (total of In and Ga is 43 at%, 22 at%, and 8 at%, respectively) with the composition ratio of sample 2 and Cu being 57 at%, 78 at%, and 92 at% Thus, with respect to the other two metals (In, Ga), a large number of samples in which the ratio of each element was changed within the desirable composition range of each element described in the second embodiment were manufactured and transmitted in a wavelength range of 300 nm to 900 nm. When the rate was measured, the effect of obtaining a higher transmittance than Comparative Sample 1 was confirmed for any sample.

〔実施例7〕
図18には、金属元素としてCu、In、Ga及びZnのみを含み、Cuの構成比81at%であるサンプル1及びサンプル1においてCuの構成比を42at%、57at%、74%、78%、92at%とした試料(In、Ga及びZnの合計がそれぞれ58at%、43at%、26at%、22at%、8at%)について、ホール効果測定から得られたキャリア密度を、上記6つの試料に含まれるCuの組成比に対して示した。ここで、図18に示したCuの組成比とは、酸化物半導体膜11に含まれる金属元素(Cu,In,Ga,Zn)の和を100%とした際に、このうちに含まれるCuの元素比率(at%)である。なお、本実施例におけるホール効果測定はVan der Pauw法を用いて行った。
Example 7
18 includes only Cu, In, Ga, and Zn as metal elements, and the composition ratio of Cu in Sample 1 and Sample 1 having a composition ratio of Cu of 81 at% is 42 at%, 57 at%, 74%, 78%, For the samples of 92 at% (total of In, Ga and Zn are 58 at%, 43 at%, 26 at%, 22 at%, and 8 at%, respectively), the carrier density obtained from the Hall effect measurement is included in the above six samples. It showed with respect to the composition ratio of Cu. Here, the composition ratio of Cu shown in FIG. 18 is the Cu content included when the sum of the metal elements (Cu, In, Ga, Zn) included in the oxide semiconductor film 11 is 100%. Element ratio (at%). In addition, the Hall effect measurement in a present Example was performed using Van der Pauw method.

図18に示した試料のうち、Cuの組成比が57at%以上のものについては、ホール効果測定の結果からp型であることが示された。また、Cuの組成比が42at%のものについては、抵抗率が大きくVan der Pauw法を用いたホール効果測定でキャリア密度を測定することはできたものの、キャリアタイプ及びキャリア移動度が安定して導出できなかった。しかしながら、この試料をn型半導体と積層した際に整流特性を示したことに基づきp型であると判断できた。   Among the samples shown in FIG. 18, those having a Cu composition ratio of 57 at% or more were found to be p-type from the results of Hall effect measurement. In addition, when the Cu composition ratio is 42 at%, although the resistivity is large and the carrier density can be measured by the Hall effect measurement using the Van der Pauw method, the carrier type and the carrier mobility are stable. Could not be derived. However, it was determined that the sample was p-type based on the fact that rectification characteristics were exhibited when this sample was stacked with an n-type semiconductor.

本実施例において、図18に示した何れの試料においても基板12には絶縁性のガラス基板を用いた。また、図18中においてCuの組成比が100at%の試料(図18中の白抜きの点)は比較例1に示した比較サンプル1である。   In this example, an insulating glass substrate was used as the substrate 12 in any of the samples shown in FIG. Further, in FIG. 18, the sample having a Cu composition ratio of 100 at% (the white point in FIG. 18) is the comparative sample 1 shown in the comparative example 1.

図18に示した試料は何れもas−depo.状態で測定したものであるが、比較サンプル1については、as−depo.状態でCuの酸素欠損が生じたため、大気中で200℃の1時間アニールした後の測定結果を示した。   All the samples shown in FIG. 18 are as-depo. Although it was measured in a state, as for comparative sample 1, as-depo. Since oxygen deficiency of Cu occurred in the state, the measurement results after annealing at 200 ° C. for 1 hour in the atmosphere are shown.

図18に示したように、Cuの組成比が小さくなる(In、Ga、Znを合わせた組成比が大きくなる)のに連れて、キャリア密度はほぼ単調に減少し、Cuの組成比が100at%の場合(比較サンプル1)において、1016cm−3台であったキャリア密度は、Cuの組成比が42at%の場合には10cm−3台まで低下した。 As shown in FIG. 18, as the composition ratio of Cu decreases (the composition ratio of In, Ga, and Zn increases), the carrier density decreases almost monotonously, and the Cu composition ratio reaches 100 at. In the case of% (Comparative Sample 1), the carrier density, which was 10 16 cm −3 , decreased to 10 9 cm −3 when the composition ratio of Cu was 42 at%.

また、上記の試料についてホール効果測定によって得られたキャリア移動度を図19に示す。Cuの組成比が100at%の試料(比較サンプル1)ではキャリア移動度が2.3cm/Vsecであったが、Cuの組成比が92at%の場合には、3.0cm/Vsec、Cuの組成比が81at%の場合には、6.6cm/Vsec、74at%の場合には、6.4〜10.7cm/Vsecと、図18に示したIn−Ga−Zn−Oを添加した3つのサンプルにおいて、as−depo.状態でありながら比較サンプル1よりも大きな値が得られた。 In addition, FIG. 19 shows carrier mobility obtained by Hall effect measurement for the above sample. In the sample with the Cu composition ratio of 100 at% (Comparative Sample 1), the carrier mobility was 2.3 cm 2 / Vsec. However, when the Cu composition ratio was 92 at%, 3.0 cm 2 / Vsec, Cu If the composition ratio of 81 at% of the 6.6 cm 2 / Vsec, in the case of 74At% is a 6.4~10.7cm 2 / Vsec, the in-Ga-Zn-O shown in FIG. 18 In the three samples added, as-depo. Although it was in a state, a value larger than that of Comparative Sample 1 was obtained.

図19からは、Cuの組成比が低下するに連れて、キャリア移動度が単調に増加していくことが分かる。これは、アモルファス質であるIn−Ga−Zn−Oの添加により、試料全体がアモルファス質、または、微結晶質、または、これらが混在した状態となったことにより、結晶質である比較サンプル1に比べて、キャリア移動の妨げとなる結晶粒界における散乱が抑制されたためと考えられる。また、図18からも分かるように、Cu組成比を少なくすることでキャリア密度が低下するので、これによっても、Cu組成比の小さい試料でキャリア同士が互いに移動を妨げることが無く、高いキャリア移動度が得られると考えられる。したがって、キャリア移動度を実測できなかったCu=42at%、及び、57at%の試料においても、Cuの割合がこれよりも高い他のサンプルに比べてキャリア移動度がより高くなると推定される。   From FIG. 19, it can be seen that the carrier mobility monotonously increases as the Cu composition ratio decreases. This is because the addition of amorphous In-Ga-Zn-O makes the entire sample amorphous, microcrystalline, or a mixture of these, so that the comparative sample 1 is crystalline. This is probably because the scattering at the crystal grain boundary that hinders carrier movement is suppressed. In addition, as can be seen from FIG. 18, since the carrier density is reduced by reducing the Cu composition ratio, this also prevents the carriers from interfering with each other in a sample having a small Cu composition ratio, and high carrier movement. It is thought that degree is obtained. Therefore, it is presumed that the carrier mobility is higher in the Cu = 42 at% and 57 at% samples in which the carrier mobility could not be measured as compared with other samples having a higher Cu ratio.

なお、X線回折測定の結果でCuO結晶ピークが僅かに確認された、金属材料中のCu組成比が92at%の試料についても、上記ホール効果測定の結果、キャリア移動度の値は3.0cm/Vsecと、比較サンプル1よりも大きな値が得られており、Cuの組成比を92at%以下とすることで、In−Ga−Zn−Oの添加に伴うアモルファス化が促進(結晶化が抑制)され、結晶粒界における散乱が抑制されることが確認された。 In addition, even for a sample in which the Cu 2 O crystal peak was slightly confirmed as a result of X-ray diffraction measurement and the Cu composition ratio in the metal material was 92 at%, the value of carrier mobility was 3 as a result of the Hall effect measurement. 0.0 cm 2 / Vsec, a value larger than that of Comparative Sample 1, is obtained, and by making the composition ratio of Cu 92 at% or less, amorphization associated with the addition of In—Ga—Zn—O is promoted (crystal It was confirmed that scattering at the grain boundaries was suppressed.

以上のように、酸化物半導体膜11に含まれる金属元素(Cu,In,Ga,Zn)の和を100at%とした際に、このうちに含まれるCuの元素比率が42at%以上92at%以下の範囲で、金属材料がCuのみの酸化物に比べて、p型で高いキャリア移動度を実現することができた。   As described above, when the sum of the metal elements (Cu, In, Ga, Zn) included in the oxide semiconductor film 11 is 100 at%, the element ratio of Cu included in the oxide semiconductor film 11 is 42 at% or more and 92 at% or less. In this range, it was possible to realize p-type high carrier mobility as compared with an oxide containing only Cu as a metal material.

さらに、実施例1に示したX線回折測定の結果と合わせて考えると、アモルファス質、または、微結晶質、または、これらが混在した状態であって、室温成膜(as−depo.状態)でも2cm/Vsecを超えるような高いキャリア移動度を示すp型半導体としての特性を得るためには、ホール効果測定結果でp型であると確認できるレベルのキャリア密度が得られた範囲と重ね合わせて、金属材料中に占めるCuの割合を57at%から81at%とすることが特に望ましい。 Furthermore, when considered together with the result of the X-ray diffraction measurement shown in Example 1, it is an amorphous material, a microcrystalline material, or a state in which they are mixed, and is formed at room temperature (as-depo. State). However, in order to obtain characteristics as a p-type semiconductor exhibiting a high carrier mobility exceeding 2 cm 2 / Vsec, it is overlapped with a range where a carrier density of a level that can be confirmed to be p-type by Hall effect measurement results is obtained. In addition, it is particularly desirable that the ratio of Cu in the metal material is 57 at% to 81 at%.

なお、金属元素としてCu、In、Ga及びZnのみを含み、Cuの構成比81at%であるサンプル1及びCuの構成比が42at%、57at%、74%、78%、92at%とした各試料(In、Ga及びZnの合計がそれぞれ58at%、43at%、26at%、22at%、8at%)においてCuの構成比率を固定した上で、他の3つの金属(In,Ga,Zn)について、実施の形態1に記載した各元素の望ましい組成範囲で相互の比率を変化させた試料を多数作製してホール移動度を測定したところ、いずれの試料についても、比較サンプル1に比べて高いホール移動度が確認できた。   Sample 1 containing only Cu, In, Ga, and Zn as metal elements and having a composition ratio of Cu of 81 at% and each sample having a composition ratio of Cu of 42 at%, 57 at%, 74%, 78%, and 92 at% (The total of In, Ga, and Zn is 58 at%, 43 at%, 26 at%, 22 at%, and 8 at%, respectively) After fixing the constituent ratio of Cu, for the other three metals (In, Ga, Zn), A number of samples in which the ratios of the respective elements described in the first embodiment were changed within the desired composition range were prepared, and the hole mobility was measured. The degree was confirmed.

〔比較例3〕
比較例3として、実施例1に示したサンプル1の作製に際して、アルゴンガスと酸素ガスの混合ガス雰囲気中における、酸素ガスの分圧比を低くした状態で酸化物半導体薄膜を形成した試料(以降、比較サンプル2と称する)について説明する。
[Comparative Example 3]
As Comparative Example 3, a sample in which an oxide semiconductor thin film was formed in a state where the partial pressure ratio of oxygen gas in a mixed gas atmosphere of argon gas and oxygen gas was lowered in the production of Sample 1 shown in Example 1 (hereinafter referred to as “Comparative Example 3”). (Referred to as comparative sample 2).

実施例1では、酸化物半導体膜11を作製した際に、酸素欠損を生じてn型半導体として検出される程度の伝導電子を生じることが無いように、InGaZnOターゲットのみを単独でスパッタリングしIn−Ga−Zn−O薄膜を基板12上に堆積した際に、キャリア密度(伝導電子の密度)が1×1011cm−3以下となるように作製条件を調整した。これに対して、本比較例では、このような調整を行わなかった。そのため、In−Ga−Zn−Oに酸素欠損が生じる。具体的に、実施例1では、アルゴンガス及び酸素ガスをそれぞれ40sccm及び10sccmで流したが、本比較例においては、アルゴンガスと酸素ガスとをそれぞれ、47sccmと3sccmで流した。これ以外の作製方法や条件は実施例1のサンプル1と同じとした。なお、このような条件下で、InGaZnOターゲットのみを単独でスパッタリングしIn−Ga−Zn−O薄膜を基板12上に堆積した際には、キャリアタイプはn型で、キャリア密度が2×1018cm−3であった。 In Example 1, when the oxide semiconductor film 11 was manufactured, only an InGaZnO 4 target was sputtered alone so that oxygen vacancies were generated and no conduction electrons were detected to be detected as an n-type semiconductor. When the —Ga—Zn—O thin film was deposited on the substrate 12, the manufacturing conditions were adjusted so that the carrier density (conducting electron density) was 1 × 10 11 cm −3 or less. On the other hand, in this comparative example, such adjustment was not performed. Therefore, oxygen vacancies are generated in In—Ga—Zn—O. Specifically, in Example 1, argon gas and oxygen gas were flowed at 40 sccm and 10 sccm, respectively, but in this comparative example, argon gas and oxygen gas were flowed at 47 sccm and 3 sccm, respectively. The other production methods and conditions were the same as those of Sample 1 of Example 1. Note that, under such conditions, when only an InGaZnO 4 target was sputtered alone and an In—Ga—Zn—O thin film was deposited on the substrate 12, the carrier type was n-type and the carrier density was 2 × 10. It was 18 cm −3 .

このように、酸素欠損が生じ易い条件下で、Cuターゲットと、InGaZnOターゲットとを同時スパッタリングし、Cuの組成比が実施例1と同じ(81at%)である比較サンプル2を作製した。その結果、比較サンプル2について、実施例7と同様のホール効果測定を行ったところ、作製された試料のキャリアタイプはn型であることが確認された。 Thus, under the condition where oxygen vacancies are likely to occur, a Cu target and an InGaZnO 4 target were simultaneously sputtered, and a comparative sample 2 having the same Cu composition ratio as in Example 1 (81 at%) was produced. As a result, the same Hall effect measurement as in Example 7 was performed on Comparative Sample 2, and it was confirmed that the carrier type of the manufactured sample was n-type.

以上のように、キャリアタイプがp型の酸化物半導体膜11を得るためには、実施例1にも示したように、酸化物半導体膜11中に酸素欠損が極力発生しないように作製条件を調整することが重要である。   As described above, in order to obtain the oxide semiconductor film 11 having the p-type carrier type, the manufacturing conditions are set so that oxygen vacancies are not generated as much as possible in the oxide semiconductor film 11 as described in Example 1. It is important to adjust.

〔実施例8〕
図20には、金属元素としてCu、In、及び、Gaのみを含み、Cuの構成比85at%であるサンプル2及びサンプル2においてCuの構成比を42at%、57at%、78at%、92at%とした試料(In及びGaの合計がそれぞれ58at%、43at%、22at%、8at%)について、ホール効果測定から得られたキャリア密度を、上記5つの試料に含まれるCuの組成比に対して示した。ここで、図20に示したCuの組成比とは、酸化物半導体膜11’に含まれる金属元素(Cu,In,Ga)の和を100%とした際に、このうちに含まれるCuの元素比率(at%)である。なお、本実施例におけるホール効果測定はVan der Pauw法を用いて行った。
Example 8
20 includes only Cu, In, and Ga as metal elements, and the composition ratio of Cu is 42 at%, 57 at%, 78 at%, and 92 at% in Sample 2 and Sample 2 where the composition ratio of Cu is 85 at%. The carrier density obtained from the Hall effect measurement with respect to the sample composition (total of In and Ga of 58 at%, 43 at%, 22 at%, and 8 at%, respectively) is shown with respect to the composition ratio of Cu contained in the above five samples. It was. Here, the composition ratio of Cu shown in FIG. 20 is that when the sum of the metal elements (Cu, In, Ga) contained in the oxide semiconductor film 11 ′ is 100%, Element ratio (at%). In addition, the Hall effect measurement in a present Example was performed using Van der Pauw method.

図20に示した試料のうち、Cuの組成比が57at%以上のものについては、ホール効果測定の結果からp型であることが示された。また、Cuの組成比が42at%のものについては、抵抗率が大きくVan der Pauw法を用いたホール効果測定でキャリア密度を測定することはできたものの、キャリアタイプ及びキャリア移動度が安定して導出できなかった。しかしながら、この試料をn型半導体と積層した際に整流特性を示したことに基づきp型であると判断できた。   Of the samples shown in FIG. 20, those having a Cu composition ratio of 57 at% or more were shown to be p-type from the Hall effect measurement results. In addition, when the Cu composition ratio is 42 at%, although the resistivity is large and the carrier density can be measured by the Hall effect measurement using the Van der Pauw method, the carrier type and the carrier mobility are stable. Could not be derived. However, it was determined that the sample was p-type based on the fact that rectification characteristics were exhibited when this sample was stacked with an n-type semiconductor.

本実施例において、図20に示した何れの試料においても基板12には絶縁性のガラス基板を用いた。また、図20中においてCuの組成比が100at%の試料(図20中の白抜きの点)は比較例1に示した比較サンプル1である。   In this example, an insulating glass substrate was used as the substrate 12 in any of the samples shown in FIG. Further, in FIG. 20, a sample having a Cu composition ratio of 100 at% (outlined point in FIG. 20) is the comparative sample 1 shown in the comparative example 1.

図20に示した試料は何れもas−depo.状態で測定したものであるが、比較サンプル1については、as−depo.状態でCuの酸素欠損が生じたため、大気中で200℃の1時間アニールした後の測定結果を示した。   All of the samples shown in FIG. Although it was measured in a state, as for comparative sample 1, as-depo. Since oxygen deficiency of Cu occurred in the state, the measurement results after annealing at 200 ° C. for 1 hour in the atmosphere are shown.

図20に示したように、Cuの組成比が小さくなる(In、Gaを合わせた組成比が大きくなる)のに連れて、キャリア密度はほぼ単調に減少し、Cuの組成比が100at%の場合(比較サンプル1)において、1016cm−3台であったキャリア密度は、Cuの組成比が42at%の場合には10cm−3台まで低下した。 As shown in FIG. 20, as the Cu composition ratio decreases (the combined ratio of In and Ga increases), the carrier density decreases almost monotonically, and the Cu composition ratio is 100 at%. In the case (Comparative Sample 1), the carrier density, which was 10 16 cm −3 , decreased to 10 9 cm −3 when the composition ratio of Cu was 42 at%.

また、上記の試料についてホール効果測定によって得られたキャリア移動度を図21に示す。Cuの組成比が100at%の試料(比較サンプル1)ではキャリア移動度が2.3cm/Vsecであったが、Cuの組成比が92at%の場合には、2.8cm/Vsec、Cuの組成比が85at%の場合には、3.3cm/Vsec、78at%の場合には、4.6〜7.0cm/Vsec、57at%の場合には、9.7〜16.7cm/Vsecと、図20に示したIn−Ga−Oを添加した4つのサンプルにおいて、as−depo.状態でありながら比較サンプル1よりも大きな値が得られた。 FIG. 21 shows the carrier mobility obtained by Hall effect measurement for the above sample. In the sample with the Cu composition ratio of 100 at% (Comparative Sample 1), the carrier mobility was 2.3 cm 2 / Vsec, but when the Cu composition ratio was 92 at%, the carrier mobility was 2.8 cm 2 / Vsec, Cu If the composition ratio of 85 at% of, 3.3cm 2 / Vsec, in the case of 78 at% is, 4.6~7.0cm 2 / Vsec, in the case of 57 at% is, 9.7~16.7Cm 2 / Vsec and four samples added with In—Ga—O shown in FIG. Although it was in a state, a value larger than that of Comparative Sample 1 was obtained.

図21からは、Cuの組成比が低下するに連れて、キャリア移動度が単調に増加していくことが分かる。これは、アモルファス質であるIn−Ga−Oの添加により、試料全体がアモルファス質、または、微結晶質、または、これらが混在した状態となったことにより、結晶質である比較サンプル1に比べて、キャリア移動の妨げとなる結晶粒界における散乱が抑制されたためと考えられる。また、図20からも分かるように、Cu組成比を少なくすることでキャリア密度が低下するので、これによっても、Cu組成比の小さい試料でキャリア同士が互いに移動を妨げることが無く、高いキャリア移動度が得られると考えられる。したがって、キャリア移動度を実測できなかったCu=42at%の試料においても、Cuの割合がこれよりも高い他のサンプルに比べてキャリア移動度がより高くなると推定される。   FIG. 21 shows that the carrier mobility increases monotonously as the Cu composition ratio decreases. This is because the addition of In-Ga-O, which is amorphous, causes the entire sample to be amorphous, microcrystalline, or a mixture of these, resulting in a comparison with Comparative Sample 1 that is crystalline. This is considered to be because scattering at the crystal grain boundary that hinders carrier movement is suppressed. In addition, as can be seen from FIG. 20, since the carrier density is reduced by reducing the Cu composition ratio, this also prevents the carriers from interfering with each other in a sample having a small Cu composition ratio, and high carrier movement. It is thought that degree is obtained. Therefore, it is presumed that the carrier mobility is higher in the sample of Cu = 42 at% in which the carrier mobility could not be measured as compared with other samples having a higher Cu ratio.

なお、X線回折測定の結果でCuO結晶ピークが僅かに確認された、金属材料中のCu組成比が92at%の試料についても、上記ホール効果測定の結果、キャリア移動度の値は2.8cm/Vsecと、比較サンプル1よりも大きな値が得られており、Cuの組成比を92at%以下とすることで、In−Ga−Oの添加に伴うアモルファス化が促進(結晶化が抑制)され、結晶粒界における散乱が抑制されることが確認された。 In addition, even for a sample in which the Cu 2 O crystal peak was slightly confirmed as a result of the X-ray diffraction measurement and the Cu composition ratio in the metal material was 92 at%, the value of carrier mobility was 2 as a result of the Hall effect measurement. .8 cm 2 / Vsec, a value larger than that of Comparative Sample 1, is obtained, and by making the Cu composition ratio 92 at% or less, amorphization associated with the addition of In—Ga—O is promoted (crystallization is prevented). It was confirmed that scattering at the grain boundaries was suppressed.

以上のように、酸化物半導体膜11’に含まれる金属元素(Cu,In,Ga)の和を100at%とした際に、このうちに含まれるCuの元素比率が42at%以上92at%以下の範囲で、金属材料がCuのみの酸化物に比べて、p型で高いキャリア移動度を実現することができた。   As described above, when the sum of the metal elements (Cu, In, Ga) contained in the oxide semiconductor film 11 ′ is 100 at%, the element ratio of Cu contained therein is 42 at% or more and 92 at% or less. In the range, it was possible to realize high carrier mobility in the p-type as compared with the oxide containing only Cu as the metal material.

さらに、実施例2に示したX線回折測定の結果と合わせて考えると、アモルファス質、または、微結晶質、または、これらが混在した状態であって、室温成膜(as−depo.状態)でも2cm/Vsecを超えるような高いキャリア移動度を示すp型半導体としての特性を得るためには、ホール効果測定結果でp型であると確認できるレベルのキャリア密度が得られた範囲と重ね合わせて、金属材料中に占めるCuの割合を57at%から85at%とすることが特に望ましい。 Further, when considered together with the result of the X-ray diffraction measurement shown in Example 2, it is an amorphous material, a microcrystalline material, or a state in which these are mixed, and is formed at room temperature (as-depo. State). However, in order to obtain characteristics as a p-type semiconductor exhibiting a high carrier mobility exceeding 2 cm 2 / Vsec, it is overlapped with a range where a carrier density of a level that can be confirmed to be p-type by Hall effect measurement results is obtained. In addition, it is particularly desirable that the ratio of Cu in the metal material is 57 at% to 85 at%.

なお、金属元素としてCu、In、及び、Gaのみを含み、Cuの構成比85at%であるサンプル1及びCuの構成比が42at%、57at%、78%、92at%とした各試料(In、及び、Gaの合計がそれぞれ58at%、43at%、22at%、8at%)においてCuの構成比率を固定した上で、他の2つの金属(In,Ga)について、実施の形態2に記載した各元素の望ましい組成範囲で相互の比率を変化させた試料を多数作製してホール移動度を測定したところ、いずれの試料についても、比較サンプル1に比べて高いホール移動度が確認できた。   Note that the sample 1 includes only Cu, In, and Ga as metal elements, and the composition ratio of Cu is 85 at%, and each sample (In, which has a composition ratio of Cu of 42 at%, 57 at%, 78%, and 92 at%). In addition, after fixing the composition ratio of Cu at the total of Ga of 58 at%, 43 at%, 22 at%, and 8 at%, respectively, the other two metals (In, Ga) are described in the second embodiment. A number of samples having different ratios in the desired composition range of the elements were prepared and the hole mobility was measured. As a result, a higher hole mobility than that of the comparative sample 1 could be confirmed for all the samples.

〔比較例4〕
比較例4として、実施例2に示したサンプル2の作製に際して、アルゴンガスと酸素ガスの混合ガス雰囲気中における、酸素ガスの分圧比を低くした状態で酸化物半導体薄膜を形成した試料(以降、比較サンプル3と称する)について説明する。
[Comparative Example 4]
As a comparative example 4, when the sample 2 shown in the example 2 was manufactured, a sample in which an oxide semiconductor thin film was formed in a state where the partial pressure ratio of the oxygen gas was reduced in the mixed gas atmosphere of argon gas and oxygen gas (hereinafter, (Referred to as comparative sample 3).

実施例2では、酸化物半導体膜11’を作製した際に、酸素欠損を生じてn型半導体として検出される程度の伝導電子を生じることが無いように、InGaOターゲットのみを単独でスパッタリングしIn−Ga−O薄膜を基板12上に堆積した際に、キャリア密度(伝導電子の密度)が1×1011cm−3以下となるように作製条件を調整した。これに対して、本比較例では、このような調整を行わなかった。そのため、In−Ga−Oに酸素欠損が生じる。具体的に、実施例2では、アルゴンガス及び酸素ガスをそれぞれ40sccm及び10sccmで流したが、本比較例においては、酸素ガスを流さずにアルゴンガスのみを50sccm流した。これ以外の作製方法や条件は実施例2のサンプル2と同じとした。なお、このような条件下で、InGaOターゲットのみを単独でスパッタリングしIn−Ga−O薄膜を基板12上に堆積した際には、キャリアタイプはn型で、キャリア密度が3×1018cm−3であった。 In Example 2, only the InGaO 3 target was sputtered alone so that when the oxide semiconductor film 11 ′ was formed, oxygen vacancies were not generated and conduction electrons that would be detected as an n-type semiconductor were not generated. When the In—Ga—O thin film was deposited on the substrate 12, the manufacturing conditions were adjusted so that the carrier density (conducting electron density) was 1 × 10 11 cm −3 or less. On the other hand, in this comparative example, such adjustment was not performed. Therefore, oxygen vacancies are generated in In—Ga—O. Specifically, in Example 2, argon gas and oxygen gas were flowed at 40 sccm and 10 sccm, respectively, but in this comparative example, only argon gas was flowed at 50 sccm without flowing oxygen gas. The other production methods and conditions were the same as those of Sample 2 in Example 2. Note that, under such conditions, when the InGaO 3 target alone was sputtered alone and the In—Ga—O thin film was deposited on the substrate 12, the carrier type was n-type and the carrier density was 3 × 10 18 cm. -3 .

このように、酸素欠損が生じ易い条件下で、Cuターゲットと、InGaOターゲットとを同時スパッタリングし、Cuの組成比が実施例2と同じ(85at%)である比較サンプル3を作製した。その結果、比較サンプル3について、実施例8と同様のホール効果測定を行ったところ、作製された試料のキャリアタイプはn型であることが確認された。 Thus, under the condition where oxygen vacancies are likely to occur, a Cu target and an InGaO 3 target were simultaneously sputtered, and a comparative sample 3 having the same Cu composition ratio (85 at%) as in Example 2 was produced. As a result, the same Hall effect measurement as in Example 8 was performed on Comparative Sample 3, and it was confirmed that the carrier type of the manufactured sample was n-type.

以上のように、キャリアタイプがp型の酸化物半導体膜11’を得るためには、実施例2にも示したように、酸化物半導体膜11’中に酸素欠損が極力発生しないように作製条件を調整することが重要である。   As described above, in order to obtain the oxide semiconductor film 11 ′ having a carrier type of p type, as shown in Example 2, the oxide semiconductor film 11 ′ is manufactured so that oxygen vacancies are not generated as much as possible. It is important to adjust the conditions.

〔添加元素〕
上述した実施例1から8においては、金属材料としてCu、In、Ga及びZnのみを含むか、または、Cu、In及びGaのみを含む酸化物半導体膜について示したが、本発明の酸化物半導体は、本発明の効果を奏する限りにおいて、金属材料としてCu、In、Ga及びZn、または、Cu、In及びGa以外の添加元素を含むものであってもよい。
[Additive elements]
In Examples 1 to 8 described above, the oxide semiconductor film including only Cu, In, Ga, and Zn as the metal material or including only Cu, In, and Ga is described. As long as the effects of the present invention are exhibited, Cu, In, Ga and Zn, or an additive element other than Cu, In and Ga may be included as the metal material.

例えば酸化物半導体が実施例1から8に記載した効果を発現するためには、上記の添加元素が含まれた状態においても、1)キャリアタイプがp型であること、及び、2)Cuのみの酸化物に比べて、低ラフネス、高透過率、高キャリア移動度が得られること、が必要である。このうち、1)には、ホールの発生を担うCu酸化物の存在が、2)には、アモルファス酸化物であるIn−Ga−Zn−OまたはIn−Ga−Oの存在が重要である。   For example, in order for an oxide semiconductor to exhibit the effects described in Examples 1 to 8, 1) the carrier type is p-type and 2) only Cu even in a state where the above-described additive element is included. It is necessary that low roughness, high transmittance, and high carrier mobility can be obtained as compared with the above oxides. Of these, the presence of Cu oxide responsible for the generation of holes is important for 1), and the presence of In—Ga—Zn—O or In—Ga—O, which is an amorphous oxide, is important for 2).

上記1)に関して、実施例7、8から、金属材料全体におけるCuの割合が42at%以上であることが望ましく、上記2)に関して、実施例1〜6から、金属材料全体におけるIn、Ga、及び、Zn、または、In、及び、Gaの合計が8at%以上であることが望ましいことが分かる。   Regarding the above 1), it is desirable that the ratio of Cu in the whole metal material is 42 at% or more from Examples 7 and 8. From the above Examples 1 to 6, the In, Ga in the whole metal material, and It can be seen that the total of Zn, Zn, In, and Ga is desirably 8 at% or more.

これらに基づき、上記添加元素の組成比は、上記添加元素とCu、In、Ga、及び、Zn、または、Cu、In、及び、Gaとを含む金属元素全体の割合を100at%とした際に、50at%未満とすることが望ましい。また、添加可能な元素種は、高い透過率を確保する観点から、その酸化物のバンドギャップがCu酸化物よりも大きいことが特に望ましく、この条件を満足する材料であればどのような元素を添加しても構わない。具体的には、例えば、Be、Na、Mg、Al、Si、Ca、Sc、Ti、V、Ni、Ge、Y、Zr、Nb、Mo、Sn、Ba、Hf、Ta、W、Pbから選択される一つまたは複数の元素を用いることが好ましい。   Based on these, the composition ratio of the additive element is determined when the ratio of the entire metal element including the additive element and Cu, In, Ga, and Zn, or Cu, In, and Ga is 100 at%. , Preferably less than 50 at%. In addition, it is particularly desirable that the element type that can be added is that the band gap of the oxide is larger than that of the Cu oxide from the viewpoint of ensuring high transmittance, and any element that satisfies this condition can be used. You may add. Specifically, for example, selected from Be, Na, Mg, Al, Si, Ca, Sc, Ti, V, Ni, Ge, Y, Zr, Nb, Mo, Sn, Ba, Hf, Ta, W, Pb It is preferable to use one or more elements.

〔実施例9〕
本実施例では、実施の形態3に示したダイオード素子21について、I−V(電流−電圧)特性の測定を行った。具体的には、図3のダイオード素子21のpn接合に対して電極14及び15を通じて膜厚方向に通電することにより、図22に示すI−V特性が得られた。
Example 9
In this example, IV (current-voltage) characteristics were measured for the diode element 21 described in the third embodiment. Specifically, the IV characteristic shown in FIG. 22 was obtained by energizing the pn junction of the diode element 21 of FIG. 3 in the film thickness direction through the electrodes 14 and 15.

ダイオード素子21の作製に際しては、基板12としてガラス基板を用い、n型半導体膜13として、InGaZnOターゲットを用い、アルゴンと酸素の混合ガス雰囲気中でDCスパッタリングによってIn−Ga−Zn−O薄膜を形成した。n型半導体膜13の膜厚は50nmであり、ホール効果測定を行った結果、キャリア密度は2.4×1018cm−3、キャリア移動度は10.1cm/Vsecであった。このn型半導体膜13の上に、実施例1のp型を示す酸化物半導体膜11を膜厚50nmで形成した。 In manufacturing the diode element 21, a glass substrate is used as the substrate 12, an InGaZnO 4 target is used as the n-type semiconductor film 13, and an In—Ga—Zn—O thin film is formed by DC sputtering in a mixed gas atmosphere of argon and oxygen. Formed. The thickness of the n-type semiconductor film 13 was 50 nm. As a result of measuring the Hall effect, the carrier density was 2.4 × 10 18 cm −3 and the carrier mobility was 10.1 cm 2 / Vsec. On the n-type semiconductor film 13, the p-type oxide semiconductor film 11 of Example 1 was formed to a thickness of 50 nm.

図22において電圧が正の方向(図面右方向)は、pn接合に対して順方向に電圧を印加する向きに相当し、電圧が負の方向(図面左方向)は、pn接合に対して逆方向に電圧を印加する向きに相当する。本測定に際しては、p型を示す酸化物半導体膜11及びn型半導体膜13に電極14及び15を介して通電する際、電極14及び15を構成する材料と試料の半導体材料との間でショットキー接合が形成されないように(オーミック接合となるように)、電極14及び15を選択した。さらに、p型を示す酸化物半導体膜11及びn型半導体膜13それぞれの単層膜に対して、選択された電極材料との接合がオーミック接合となっていることを予め確認した。   In FIG. 22, the direction in which the voltage is positive (right direction in the drawing) corresponds to the direction in which the voltage is applied in the forward direction with respect to the pn junction, and the direction in which the voltage is negative (left direction in the drawing) is opposite to the pn junction. This corresponds to the direction in which the voltage is applied in the direction. In this measurement, when the p-type oxide semiconductor film 11 and the n-type semiconductor film 13 are energized through the electrodes 14 and 15, a shot is made between the material forming the electrodes 14 and 15 and the sample semiconductor material. The electrodes 14 and 15 were selected so that no key junction was formed (so as to be an ohmic junction). Furthermore, it was confirmed in advance that the junction with the selected electrode material was an ohmic junction with respect to each single-layer film of the oxide semiconductor film 11 and the n-type semiconductor film 13 exhibiting p-type.

図22に示すように、本実施例のダイオード素子21において、明瞭な整流特性が得られており、p型を示す酸化物半導体膜11を用いてpn接合素子を形成することによりダイオート特性が得られることが確認できた。すなわち、このようなpn接合を形成し、pn接合に対して通電可能な電極14及び15を配することにより、スイッチング、発光又は光起電力発生等の機能を発現するダイオード素子21を提供可能である。   As shown in FIG. 22, clear rectification characteristics are obtained in the diode element 21 of this example, and die auto characteristics are obtained by forming a pn junction element using the p-type oxide semiconductor film 11. It was confirmed that That is, by forming such a pn junction and arranging electrodes 14 and 15 that can be energized to the pn junction, it is possible to provide the diode element 21 that exhibits functions such as switching, light emission, or photovoltaic generation. is there.

なお、本実施例ではn型半導体膜13にIn−Ga−Zn−Oを用いたが、これに限らず、他のn型半導体膜13と接合されていても構わない。またn型半導体膜13は、アモルファス質や微結晶質であってもよく、結晶質であってもよい。   Note that although In—Ga—Zn—O is used for the n-type semiconductor film 13 in this embodiment, the present invention is not limited thereto, and may be bonded to another n-type semiconductor film 13. The n-type semiconductor film 13 may be amorphous, microcrystalline, or crystalline.

また、図4に示した構成のpin接合からなるダイオード素子22についても、同様に整流特性を確認した。ここで、絶縁層16には、n型半導体膜13に用いたIn−Ga−Zn−O薄膜の形成に際して、酸素分圧を大きくし、キャリア密度が10cm−3台以下のものを絶縁層16として用いた。絶縁層16の膜厚は10nmとした。 Further, the rectification characteristics were similarly confirmed for the diode element 22 having a pin junction having the configuration shown in FIG. Here, when the In—Ga—Zn—O thin film used for the n-type semiconductor film 13 is formed, the insulating layer 16 has an increased oxygen partial pressure and is insulated with a carrier density of 10 9 cm −3 or less. Used as layer 16. The film thickness of the insulating layer 16 was 10 nm.

このようにして作製したダイオード素子22についても、I−V測定を行った結果、整流特性が確認でき、さらに、図3に示したpn接合を有するダイオード素子21に比べて、逆方向のリーク電流が抑制される結果が得られた。   As a result of the IV measurement, the diode element 22 thus fabricated can be confirmed to have a rectifying characteristic, and has a reverse leakage current as compared with the diode element 21 having a pn junction shown in FIG. As a result, the results were suppressed.

〔実施例10〕
本実施例では、実施の形態3に示したダイオード素子21について、p型を示す酸化物半導体膜11’に、実施の形態2に示した酸化物半導体膜11’を適用し、I−V(電流−電圧)特性の測定を行った。具体的には、図3のダイオード素子21のpn接合に対して電極14及び15を通じて膜厚方向に通電することにより、図23に示すI−V特性が得られた。
Example 10
In this example, with respect to the diode element 21 described in Embodiment 3, the oxide semiconductor film 11 ′ described in Embodiment 2 is applied to the p-type oxide semiconductor film 11 ′, and IV ( Current-voltage) characteristics were measured. Specifically, the IV characteristic shown in FIG. 23 was obtained by energizing the pn junction of the diode element 21 of FIG. 3 in the film thickness direction through the electrodes 14 and 15.

ダイオード素子21の作製に際しては、基板12としてガラス基板を用い、n型半導体膜13として、InGaZnOターゲットを用い、アルゴンと酸素の混合ガス雰囲気中でDCスパッタリングによってIn−Ga−Zn−O薄膜を形成した。n型半導体膜13の膜厚は100nmであり、ホール効果測定を行った結果、キャリア密度は2.1×1019cm−3、キャリア移動度は9.1cm/Vsecであった。このn型半導体膜13の上に、実施例2のp型を示す酸化物半導体膜11’を膜厚200nmで形成した。 In manufacturing the diode element 21, a glass substrate is used as the substrate 12, an InGaZnO 4 target is used as the n-type semiconductor film 13, and an In—Ga—Zn—O thin film is formed by DC sputtering in a mixed gas atmosphere of argon and oxygen. Formed. The thickness of the n-type semiconductor film 13 was 100 nm. As a result of measuring the Hall effect, the carrier density was 2.1 × 10 19 cm −3 and the carrier mobility was 9.1 cm 2 / Vsec. On this n-type semiconductor film 13, the p-type oxide semiconductor film 11 ′ of Example 2 was formed to a thickness of 200 nm.

図23において電圧が正の方向(図面右方向)は、pn接合に対して順方向に電圧を印加する向きに相当し、電圧が負の方向(図面左方向)は、pn接合に対して逆方向に電圧を印加する向きに相当する。本測定に際しては、p型を示す酸化物半導体膜11’及びn型半導体膜13に電極14及び15を介して通電する際、実施例9と同様に、電極14及び15を構成する材料と試料の半導体材料との間でショットキー接合が形成されないように(オーミック接合となるように)、電極14及び15を選択した。さらに、p型を示す酸化物半導体膜11’及びn型半導体膜13それぞれの単層膜に対して、選択された電極材料との接合がオーミック接合となっていることを予め確認した。   In FIG. 23, the direction in which the voltage is positive (right direction in the drawing) corresponds to the direction in which the voltage is applied in the forward direction with respect to the pn junction, and the direction in which the voltage is negative (left direction in the drawing) is opposite to the pn junction. This corresponds to the direction in which the voltage is applied in the direction. In this measurement, when the p-type oxide semiconductor film 11 ′ and the n-type semiconductor film 13 are energized through the electrodes 14 and 15, as in Example 9, the materials and the samples constituting the electrodes 14 and 15 The electrodes 14 and 15 were selected so that no Schottky junction was formed with the semiconductor material (so that an ohmic junction was formed). Further, it was confirmed in advance that the junction with the selected electrode material was an ohmic junction with respect to each of the single-layer films of the p-type oxide semiconductor film 11 ′ and the n-type semiconductor film 13.

図23に示すように、本実施例のダイオード素子21において、明瞭な整流特性が得られており、p型を示す酸化物半導体膜11’を用いてpn接合素子を形成することによりダイオート特性が得られることが確認できた。すなわち、このようなpn接合を形成し、pn接合に対して通電可能な電極14及び15を配することにより、スイッチング、発光又は光起電力発生等の機能を発現するダイオード素子21を提供可能である。   As shown in FIG. 23, a clear rectifying characteristic is obtained in the diode element 21 of this example, and the die auto characteristic is obtained by forming a pn junction element using the p-type oxide semiconductor film 11 ′. It was confirmed that it was obtained. That is, by forming such a pn junction and arranging electrodes 14 and 15 that can be energized to the pn junction, it is possible to provide the diode element 21 that exhibits functions such as switching, light emission, or photovoltaic generation. is there.

なお、本実施例ではn型半導体膜13にIn−Ga−Zn−Oを用いたが、これに限らず、他のn型半導体膜13と接合されていても構わない。またn型半導体膜13は、アモルファス質や微結晶質であってもよく、結晶質であってもよい。   Note that although In—Ga—Zn—O is used for the n-type semiconductor film 13 in this embodiment, the present invention is not limited thereto, and may be bonded to another n-type semiconductor film 13. The n-type semiconductor film 13 may be amorphous, microcrystalline, or crystalline.

また、図4に示した構成のpin接合からなるダイオード素子22についても、同様に整流特性を確認した。ここで、絶縁層16には、酸化物半導体膜11’を作製する際に用いたIn−Ga−Oを、Cuを含まない状態で用い、薄膜の形成に際しては、酸素分圧を大きくし、キャリア密度が10cm−3台以下のものを絶縁層16として用いた。絶縁層16の膜厚は10nmとした。 Further, the rectification characteristics were similarly confirmed for the diode element 22 having a pin junction having the configuration shown in FIG. Here, for the insulating layer 16, In—Ga—O used in manufacturing the oxide semiconductor film 11 ′ is used in a state containing no Cu, and when forming a thin film, the oxygen partial pressure is increased. A carrier density of 10 9 cm −3 or less was used as the insulating layer 16. The film thickness of the insulating layer 16 was 10 nm.

このようにして作製したダイオード素子22についても、I−V測定を行った結果、整流特性が確認でき、さらに、図3に示したpn接合を有するダイオード素子21に比べて、逆方向のリーク電流が抑制される結果が得られた。   As a result of the IV measurement, the diode element 22 thus fabricated can be confirmed to have a rectifying characteristic, and has a reverse leakage current as compared with the diode element 21 having a pn junction shown in FIG. As a result, the results were suppressed.

なお、本明細書において、Cuの酸化物としてCuOを例として取り上げて記述したが、酸化物半導体膜11及び11’において、Cuを含む酸化物は必ずしもCuが一価の状態で取り込まれたものである必要はない。酸化物半導体膜11中に微結晶質が生じる場合においても、当該微結晶粒はCuO相であってもよく、CuO相やCu、In、Ga、Znの何れか、または、これらのうち複数が組み合わされた酸化物が析出したものであっても構わない。 Note that in this specification, Cu 2 O is described as an example of the oxide of Cu, but in the oxide semiconductor films 11 and 11 ′, the oxide containing Cu is not necessarily incorporated in a monovalent state of Cu. It need not be In the case where microcrystalline matter is generated in the oxide semiconductor film 11, the microcrystalline grain may be a Cu 2 O phase, and may be any one of a CuO phase, Cu, In, Ga, and Zn, or of these An oxide in which a plurality of oxides are combined may be deposited.

11、11’ 酸化物半導体
12 基板
13、103 n型半導体
14、15 電極
16、106 絶縁体膜
17 ドレイン電極
18 ソース電極
19 ゲート電極
21、21’、22、22’ ダイオード素子
31 薄膜トランジスタ
101 p型半導体
11, 11 'Oxide semiconductor 12 Substrate 13, 103 N-type semiconductor 14, 15 Electrode 16, 106 Insulator film 17 Drain electrode 18 Source electrode 19 Gate electrodes 21, 21', 22, 22 'Diode element 31 Thin film transistor 101 P-type semiconductor

Claims (5)

Cuを含む酸化物半導体であって、前記酸化物半導体はさらに金属元素としてIn及びGaを含んでおり、キャリアタイプがp型であることを特徴とする酸化物半導体。   An oxide semiconductor containing Cu, wherein the oxide semiconductor further contains In and Ga as metal elements, and the carrier type is p-type. 前記酸化物半導体はさらに金属元素としてZnを含んでいることを特徴とする請求項1に記載の酸化物半導体。   The oxide semiconductor according to claim 1, wherein the oxide semiconductor further contains Zn as a metal element. 前記酸化物半導体中の金属元素全体に占めるCuの割合が、42at%から92at%であることを特徴とする請求項1又は2に記載の酸化物半導体。   3. The oxide semiconductor according to claim 1, wherein a ratio of Cu in the whole metal element in the oxide semiconductor is 42 at% to 92 at%. 請求項1〜3の何れか1項に記載の酸化物半導体と、
絶縁体を介して間接的に又は直接的に前記酸化物半導体に接触しているn型半導体とを備えていることを特徴とする半導体接合素子。
The oxide semiconductor according to any one of claims 1 to 3,
An n-type semiconductor in contact with the oxide semiconductor indirectly or directly through an insulator.
請求項1〜3の何れか1項に記載の酸化物半導体と、
直接的に前記酸化物半導体に接触している絶縁体とを備えていることを特徴とする半導体接合素子。
The oxide semiconductor according to any one of claims 1 to 3,
And an insulator that is in direct contact with the oxide semiconductor.
JP2012220911A 2012-02-15 2012-10-03 Oxide semiconductor and semiconductor junction device including oxide semiconductor Pending JP2013191824A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012220911A JP2013191824A (en) 2012-02-15 2012-10-03 Oxide semiconductor and semiconductor junction device including oxide semiconductor
PCT/JP2013/053357 WO2013122084A1 (en) 2012-02-15 2013-02-13 Oxide semiconductor and semiconductor junction element including same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012030170 2012-02-15
JP2012030170 2012-02-15
JP2012220911A JP2013191824A (en) 2012-02-15 2012-10-03 Oxide semiconductor and semiconductor junction device including oxide semiconductor

Publications (1)

Publication Number Publication Date
JP2013191824A true JP2013191824A (en) 2013-09-26

Family

ID=48984194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012220911A Pending JP2013191824A (en) 2012-02-15 2012-10-03 Oxide semiconductor and semiconductor junction device including oxide semiconductor

Country Status (2)

Country Link
JP (1) JP2013191824A (en)
WO (1) WO2013122084A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016013555A1 (en) * 2014-07-23 2017-04-27 株式会社村田製作所 Composite electronic parts with ESD protection function
JP2017126607A (en) * 2016-01-12 2017-07-20 株式会社リコー Oxide semiconductor
KR20200052625A (en) * 2018-11-07 2020-05-15 엘지디스플레이 주식회사 Transistor, electronic device and transistor circuit
US11056796B2 (en) 2019-07-04 2021-07-06 National Chung-Shan Institute Of Science And Technology Directly flat-attached switching component for active frequency selective surface and fabricating method thereof

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5783094B2 (en) * 2011-11-30 2015-09-24 株式会社リコー P-type oxide, composition for producing p-type oxide, method for producing p-type oxide, semiconductor element, display element, image display apparatus, and system
US10090388B2 (en) * 2014-03-31 2018-10-02 Flosfia Inc. Crystalline multilayer structure and semiconductor device
WO2016075927A1 (en) * 2014-11-11 2016-05-19 出光興産株式会社 Novel laminate
DE112017003754B4 (en) 2016-07-26 2022-10-13 Mitsubishi Electric Corporation SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE
US11222985B2 (en) * 2017-02-14 2022-01-11 Mitsubishi Electric Corporation Power semiconductor device
JPWO2022254999A1 (en) * 2021-06-01 2022-12-08

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003324206A (en) * 2002-04-30 2003-11-14 National Institute Of Advanced Industrial & Technology Photovoltaic cell for converting ultraviolet radiation to electric power, and method of manufacturing the same
KR100711203B1 (en) * 2005-08-23 2007-04-24 한국과학기술연구원 The method for fabricating p-type, intrinsic and n-type composite light emitting diode using ZnO
US7329915B2 (en) * 2005-11-21 2008-02-12 Hewlett-Packard Development Company, L.P. Rectifying contact to an n-type oxide material or a substantially insulating oxide material
JP2011086726A (en) * 2009-10-14 2011-04-28 Fujifilm Corp Thin film transistor substrate as well as organic electroluminescent display device, and x-ray imaging apparatus equipped therewith

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2016013555A1 (en) * 2014-07-23 2017-04-27 株式会社村田製作所 Composite electronic parts with ESD protection function
JP2017126607A (en) * 2016-01-12 2017-07-20 株式会社リコー Oxide semiconductor
KR20200052625A (en) * 2018-11-07 2020-05-15 엘지디스플레이 주식회사 Transistor, electronic device and transistor circuit
KR102564145B1 (en) * 2018-11-07 2023-08-07 엘지디스플레이 주식회사 Transistor, electronic device and transistor circuit
US11056796B2 (en) 2019-07-04 2021-07-06 National Chung-Shan Institute Of Science And Technology Directly flat-attached switching component for active frequency selective surface and fabricating method thereof

Also Published As

Publication number Publication date
WO2013122084A1 (en) 2013-08-22

Similar Documents

Publication Publication Date Title
WO2013122084A1 (en) Oxide semiconductor and semiconductor junction element including same
JP5952360B2 (en) Β-Ga2O3-based single crystal substrate for growth of Ga-containing oxide layer
JP4164562B2 (en) Transparent thin film field effect transistor using homologous thin film as active layer
US8809857B2 (en) Thin film transistor comprising oxide semiconductor
JP5550624B2 (en) Photoelectric conversion device, manufacturing method thereof, and photoelectric conversion module
JP4164563B2 (en) Oxide semiconductor PN junction device and manufacturing method thereof
JP6803232B2 (en) New laminate
WO2014203623A1 (en) Ga2O3 SEMICONDUCTOR ELEMENT
KR20160043968A (en) Oxide semiconductor substrate and schottky barrier diode
KR20170122433A (en) Tin sulfide thin film and method of forming the same, thin film solar cell and method of manufacturing the same
CN108431963B (en) Semiconductor element and electric device using the same
KR20120079310A (en) Nanorod type semiconductior light emitting device and manufacturing method for the same
JP2015002343A (en) Semiconductor element and manufacturing method therefor
EP3859046A1 (en) Oxide multilayer body and method for producing same
JP2009141221A (en) METHOD OF MANUFACTURING ZnO SEMICONDUCTOR FILM, ZnO SEMICONDUCTOR FILM, AND SEMICONDUCTOR DEVICE USING THE SAME
TW201513365A (en) InGaAlN-based semiconductor element
TW202205671A (en) Semiconductor element and electric apparatus using the same
KR20160115076A (en) BaSnO3 thin film transistor with high field-effect mobility and producing method thereof
CN115210850A (en) Tellurium oxide and thin film transistor including tellurium oxide as channel layer
JP5451320B2 (en) ZnO-based compound semiconductor device
KR20190024575A (en) Method for fabricating metal chalcogenide thin films
TW202029285A (en) Stack, semiconductor device, method of manufacturing stack
JP5426315B2 (en) ZnO-based compound semiconductor device
WO2023248753A1 (en) Gallium nitride-based semiconductor device on amorphous substrate and method for manufacturing same
TWI834732B (en) Oxide laminate and manufacturing method thereof