JP2013182973A - Substrate bonding method and semiconductor device - Google Patents

Substrate bonding method and semiconductor device Download PDF

Info

Publication number
JP2013182973A
JP2013182973A JP2012045018A JP2012045018A JP2013182973A JP 2013182973 A JP2013182973 A JP 2013182973A JP 2012045018 A JP2012045018 A JP 2012045018A JP 2012045018 A JP2012045018 A JP 2012045018A JP 2013182973 A JP2013182973 A JP 2013182973A
Authority
JP
Japan
Prior art keywords
wafer
substrate
region
liquid supply
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012045018A
Other languages
Japanese (ja)
Inventor
Haruo Iwazu
春生 岩津
Shigenori Kitahara
重徳 北原
Toshiyuki Matsumoto
松本  俊行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012045018A priority Critical patent/JP2013182973A/en
Priority to PCT/JP2013/055121 priority patent/WO2013129472A1/en
Priority to TW102107384A priority patent/TW201338078A/en
Publication of JP2013182973A publication Critical patent/JP2013182973A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Abstract

PROBLEM TO BE SOLVED: To easily and appropriately bond a substrate on which a plurality of semiconductor devices are formed.SOLUTION: A substrate bonding method comprises the steps of: forming a device region higher than a scribe line region and a liquid supply region on a first wafer (S1, S2); activating surfaces of the device region and the liquid supply region (S3); forming a device region on a second wafer (S4); forming a liquid supply hole and a through hole (S7); forming a through electrode (S8); hydrophilically forming a bonded region by patterning insulating films at the positions corresponding to the device region and the liquid supply region (S10); activating a surface of the bonded region (S11); superposing the first wafer on the second wafer (S12); supplying pure water from a liquid supply hole of the second wafer to a liquid supply region of the first wafer (S13); adjusting the positions of the first wafer and the second wafer with the pure water (S14); and bonding the first wafer and the second wafer (S15).

Description

本発明は、複数の半導体デバイスが形成された第1の基板と、複数の半導体デバイスが形成された第2の基板とを接合する基板の接合方法、及び複数の半導体デバイスが形成された基板が複数層に接合された半導体装置に関する。   The present invention relates to a substrate bonding method for bonding a first substrate on which a plurality of semiconductor devices are formed and a second substrate on which a plurality of semiconductor devices are formed, and a substrate on which a plurality of semiconductor devices are formed. The present invention relates to a semiconductor device bonded to a plurality of layers.

近年、半導体デバイスの高集積化が進んでいる。高集積化した複数の半導体デバイスを水平面内で配置し、これら半導体デバイスを配線で接続して製品化する場合、配線長が増大し、それにより配線の抵抗が大きくなること、また配線遅延が大きくなることが懸念される。   In recent years, semiconductor devices have been highly integrated. When a plurality of highly integrated semiconductor devices are arranged in a horizontal plane and these semiconductor devices are connected by wiring to produce a product, the wiring length increases, thereby increasing the wiring resistance and wiring delay. There is concern about becoming.

そこで、半導体デバイスを3次元に積層する3次元集積技術が提案されている。この3次元集積技術においては、半導体ウェハ(以下、「ウェハ」という。)の接合や半導体チップの接合などが行われる。そして、半導体デバイスを適切に積層するために、高い位置精度の接合が要求されている。   Therefore, a three-dimensional integration technique for stacking semiconductor devices in three dimensions has been proposed. In this three-dimensional integration technology, bonding of semiconductor wafers (hereinafter referred to as “wafers”), bonding of semiconductor chips, and the like are performed. And in order to laminate | stack a semiconductor device appropriately, joining with a high positional accuracy is requested | required.

このように位置精度よく接合するため、例えば特許文献1には、異形基材材料の接合方法が提案されている。具体的には、第1の基材の任意の領域を選択的に親水化処理すると共に、第2の基材の接合面を親水化処理した後、水酸基を有する液体を介して、第1の基材の任意の領域と第2の基材の接合面とを接合する。   In order to join with high positional accuracy in this way, for example, Patent Document 1 proposes a joining method for deformed base material. Specifically, an arbitrary region of the first base material is selectively hydrophilized, and the bonding surface of the second base material is hydrophilized, and then the first base is passed through the liquid having a hydroxyl group. The arbitrary area | region of a base material and the joint surface of a 2nd base material are joined.

特開2000−252543号公報JP 2000-252543 A

しかしながら、特許文献1に記載された接合方法では、第1の基材の任意の領域を親水化するために、複数の処理を行う必要がある。具体的に特許文献1に記載された方法によれば、先ず、第1の基材の表面に金属膜を形成した後、フォトリソグラフィー処理とエッチング処理を行い、任意の領域の金属膜を選択的に除去する。その後、第1の基材をアルカリ性の親水化処理液中に浸漬させ、金属膜に覆われていない任意の領域が親水化される。かかる場合、接合処理が煩雑化し、また当該接合処理の処理コストも高価になる。   However, in the joining method described in Patent Document 1, it is necessary to perform a plurality of treatments in order to hydrophilize an arbitrary region of the first base material. Specifically, according to the method described in Patent Document 1, first, after forming a metal film on the surface of the first base material, a photolithography process and an etching process are performed to selectively select a metal film in an arbitrary region. To remove. Then, the 1st base material is immersed in an alkaline hydrophilization treatment liquid, and the arbitrary field which is not covered with a metal film is hydrophilized. In such a case, the joining process becomes complicated, and the processing cost of the joining process becomes expensive.

また、この特許文献1に記載された接合方法を用いて、複数の半導体デバイスが形成されたウェハ同士を接合する場合、各半導体デバイスに対して親水化処理が必要となる。そうすると、接合処理がさらに煩雑化し、また当該接合処理の処理コストもさらに高価になる。   Moreover, when joining the wafer in which the several semiconductor device was formed using the joining method described in this patent document 1, a hydrophilic treatment is needed with respect to each semiconductor device. As a result, the joining process is further complicated, and the processing cost of the joining process is further increased.

本発明は、かかる点に鑑みてなされたものであり、複数の半導体デバイスが形成された基板を簡易且つ適切に接合することを目的とする。   This invention is made | formed in view of this point, and it aims at joining the board | substrate with which the several semiconductor device was formed simply and appropriately.

前記の目的を達成するため、本発明は、複数の半導体デバイスが形成された第1の基板と、複数の半導体デバイスが形成された第2の基板とを接合する方法であって、前記第1の基板の前記複数の半導体デバイスが形成される面において、各半導体デバイスの間のスクライブラインとなる領域よりも高くされた半導体デバイス領域と、前記スクライブラインとなる領域において、隣り合う前記半導体デバイス領域と同じ高さを有し、且つ当該隣り合う半導体デバイス領域を接続する液供給領域とを形成する第1の工程と、前記第2の基板において、前記液供給領域に対応する位置に、当該第2の基板の厚み方向に貫通する液供給孔を形成する第2の工程と、前記第1の基板と前記第2の基板とを重ね合わせる第3の工程と、前記液供給孔を通じて前記液供給領域に処理液を供給し、前記第1の基板と前記第2の基板とを接合する第4の工程と、を有することを特徴としている。   In order to achieve the above object, the present invention provides a method of bonding a first substrate on which a plurality of semiconductor devices are formed and a second substrate on which a plurality of semiconductor devices are formed, the first substrate In the surface of the substrate on which the plurality of semiconductor devices are formed, a semiconductor device region that is higher than a region that becomes a scribe line between the semiconductor devices, and the semiconductor device region that is adjacent in the region that becomes the scribe line A first step of forming a liquid supply region having the same height and connecting the adjacent semiconductor device regions, and the second substrate at a position corresponding to the liquid supply region. A second step of forming a liquid supply hole penetrating in the thickness direction of the second substrate, a third step of overlapping the first substrate and the second substrate, and passing the liquid supply hole. The liquid supplying a process liquid to the supply area, is characterized by having a fourth step of bonding the first substrate and the second substrate Te.

本発明によれば、第1の工程において、第1の基板の半導体デバイス領域をスクライブラインとなる領域よりも高く形成すると共に、半導体デバイス領域と同じ高さを有する液供給領域をスクライブラインとなる領域に形成する。そうすると、第3の工程において、第1の基板と第2の基板との間に処理液を供給しても、いわゆるピン止め効果によって、処理液が半導体デバイス領域及び液供給領域から流出することがない。また、この処理液の表面張力によって、少なくとも第1の基板又は第2の基板を移動させる復元力が作用する。そして、第1の基板と第2の基板の位置調整が高い位置精度で行われる。そうすると、その後第1の基板と第2の基板を適切に接合することができる。しかも、第1の基板においては半導体デバイス領域及び液供給領域をスクライブラインとなる領域よりも高く形成するだけで、第1の基板と第2の基板を適切に接合することができるので、第1の基板に対して上述した特許文献1に記載された追加的な処理を行う必要がない。したがって、第1の基板と第2の基板の接合処理を簡易化することができ、さらに接合処理の処理コストを低廉化することができる。   According to the present invention, in the first step, the semiconductor device region of the first substrate is formed higher than the region that becomes the scribe line, and the liquid supply region that has the same height as the semiconductor device region becomes the scribe line. Form in the area. Then, in the third step, even if the processing liquid is supplied between the first substrate and the second substrate, the processing liquid may flow out of the semiconductor device region and the liquid supply region due to a so-called pinning effect. Absent. In addition, a restoring force that moves at least the first substrate or the second substrate acts by the surface tension of the processing liquid. Then, the position adjustment of the first substrate and the second substrate is performed with high positional accuracy. Then, the first substrate and the second substrate can be appropriately bonded thereafter. Moreover, in the first substrate, the first substrate and the second substrate can be appropriately bonded only by forming the semiconductor device region and the liquid supply region higher than the region serving as the scribe line. It is not necessary to perform the additional processing described in Patent Document 1 described above on this substrate. Therefore, the bonding process between the first substrate and the second substrate can be simplified, and the processing cost of the bonding process can be reduced.

ここで、上述した特許文献1に記載された接合方法では、第1の基材と第2の基材を接合する際に、これら第1の基材と第2の基材を処理液中に浸漬させている。かかる方法を用いた場合、本発明のピン止め効果を利用することができない。この点、本発明では、第2の工程において第2の基板の液供給孔が第1の基板の液供給領域に対応する位置に形成されるので、その後の第3の工程において液供給孔を通じて液供給領域に処理液を供給することができる。そして、処理液は液供給領域と半導体デバイス領域上に効率よく拡散し、上述したように第1の基板と第2の基板の位置調整と接合を行うことができる。しかも、各半導体デバイス領域に個別に処理液を供給する必要がないので、簡易且つ効率よく第1の基板と第2の基板の接合処理を行うことができる。   Here, in the joining method described in Patent Document 1 described above, when joining the first base material and the second base material, the first base material and the second base material are placed in the treatment liquid. Soaked. When such a method is used, the pinning effect of the present invention cannot be used. In this regard, in the present invention, the liquid supply hole of the second substrate is formed at a position corresponding to the liquid supply region of the first substrate in the second step, and therefore, through the liquid supply hole in the subsequent third step. The treatment liquid can be supplied to the liquid supply area. Then, the processing liquid efficiently diffuses over the liquid supply region and the semiconductor device region, and the position adjustment and bonding of the first substrate and the second substrate can be performed as described above. In addition, since it is not necessary to individually supply the processing liquid to each semiconductor device region, the bonding process between the first substrate and the second substrate can be performed easily and efficiently.

前記第2の工程において、前記液供給孔と、前記第2の基板の前記半導体デバイスにおける貫通孔とを同時に形成し、さらに前記貫通孔に貫通電極を形成してもよい。   In the second step, the liquid supply hole and the through hole in the semiconductor device of the second substrate may be simultaneously formed, and a through electrode may be formed in the through hole.

前記接合方法は、前記第4の工程の後に、前記第1の基板の前記半導体デバイスに他の貫通電極を形成する第5の工程を有していてもよい。   The bonding method may include a fifth step of forming another through electrode in the semiconductor device of the first substrate after the fourth step.

前記第2の工程の前に、前記第2の基板において前記半導体デバイス領域及び前記液供給領域に対応する領域以外に、当該第2の基板の厚み方向に貫通する空気孔を形成してもよい。   Prior to the second step, air holes penetrating in the thickness direction of the second substrate may be formed in the second substrate other than regions corresponding to the semiconductor device region and the liquid supply region. .

前記処理液は純水であってもよい。   The treatment liquid may be pure water.

前記第1の工程の後であって前記第3の工程の前に、前記半導体デバイス領域の表面を活性化し、前記第2の工程の後であって前記第3の工程の前に、前記第2の基板の前記複数の半導体デバイスが形成されていない面を活性化してもよい。   After the first step and before the third step, the surface of the semiconductor device region is activated, and after the second step and before the third step, the second step The surface of the second substrate on which the plurality of semiconductor devices are not formed may be activated.

前記半導体デバイスの表面の活性化と前記第2の基板の前記複数の半導体デバイスが形成されていない面の活性化は、それぞれアンモニアによって行われてもよい。   Activation of the surface of the semiconductor device and activation of the surface of the second substrate on which the plurality of semiconductor devices are not formed may be performed by ammonia, respectively.

少なくとも第3の工程又は第4の工程において、第1の基板と第2の基板の相対位置を調整するための位置調整機構を用いて、第1の基板と第2の基板との間を所定の間隔に維持してもよい。   At least in the third step or the fourth step, a position adjustment mechanism for adjusting the relative position between the first substrate and the second substrate is used to determine a predetermined distance between the first substrate and the second substrate. The interval may be maintained.

別な観点による本発明は、複数の半導体デバイスが形成された基板が複数層に接合された半導体装置であって、前記複数の半導体デバイスが形成される面において、各半導体デバイスの間のスクライブラインとなる領域よりも高くされた半導体デバイス領域と、前記スクライブラインとなる領域において、隣り合う前記半導体デバイス領域と同じ高さを有し、且つ当該隣り合う半導体デバイス領域を接続する液供給領域とが形成された第1の基板と、前記液供給領域に対応する位置に、厚み方向に貫通する液供給孔が形成された第2の基板と、を有し、前記液供給孔を通じて前記液供給領域に処理液が供給されて、前記第1の基板と前記第2の基板とが接合されていることを特徴としている。   According to another aspect of the present invention, there is provided a semiconductor device in which a substrate on which a plurality of semiconductor devices are formed is bonded to a plurality of layers, and a scribe line between the semiconductor devices on a surface on which the plurality of semiconductor devices are formed. And a liquid supply region that has the same height as the adjacent semiconductor device region and connects the adjacent semiconductor device regions in the region that becomes the scribe line. A first substrate formed; and a second substrate having a liquid supply hole penetrating in a thickness direction at a position corresponding to the liquid supply region; and the liquid supply region through the liquid supply hole. The processing liquid is supplied to the first substrate, and the first substrate and the second substrate are bonded to each other.

前記第2の基板において前記半導体デバイス領域及び前記液供給領域に対応する領域以外に、当該第2の基板の厚み方向に貫通する空気孔が形成されていてもよい。   In the second substrate, air holes penetrating in the thickness direction of the second substrate may be formed in addition to regions corresponding to the semiconductor device region and the liquid supply region.

前記処理液は純水であってもよい。   The treatment liquid may be pure water.

前記半導体デバイス領域の表面と前記第2の基板の前記複数の半導体デバイスが形成されていない面は、それぞれ活性化されていてもよい。   The surface of the semiconductor device region and the surface of the second substrate on which the plurality of semiconductor devices are not formed may be activated.

前記半導体デバイスの表面の活性化と前記第2の基板の前記複数の半導体デバイスが形成されていない面の活性化は、それぞれアンモニアによって行われてもよい。   Activation of the surface of the semiconductor device and activation of the surface of the second substrate on which the plurality of semiconductor devices are not formed may be performed by ammonia, respectively.

前記液供給孔を通じて前記液供給領域に処理液が供給されて、前記第1の基板と前記第2の基板とが接合される際、第1の基板と第2の基板の間を所定の間隔に維持する位置調整機構が用いられてもよい。   When the processing liquid is supplied to the liquid supply region through the liquid supply hole and the first substrate and the second substrate are bonded, a predetermined interval is provided between the first substrate and the second substrate. A position adjusting mechanism that maintains the position may be used.

本発明によれば、複数の半導体デバイスが形成された基板を簡易且つ適切に接合することができる。   ADVANTAGE OF THE INVENTION According to this invention, the board | substrate with which the several semiconductor device was formed can be joined simply and appropriately.

本実施の形態にかかるウェハの接合方法の各工程を示したフローチャートである。It is the flowchart which showed each process of the bonding method of the wafer concerning this Embodiment. 第1のウェハにデバイス層を形成した様子を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows a mode that the device layer was formed in the 1st wafer. 第1のウェハのデバイス層の構成の概略を示す平面図である。It is a top view which shows the outline of a structure of the device layer of a 1st wafer. 第1のウェハのデバイス領域と液供給領域の配置を示す平面の説明図である。It is explanatory drawing of the plane which shows arrangement | positioning of the device area | region and liquid supply area | region of a 1st wafer. 第1のウェハに液供給領域を形成した様子を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows a mode that the liquid supply area | region was formed in the 1st wafer. 第1のウェハにスクライブライン領域を形成した様子を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows a mode that the scribe line area | region was formed in the 1st wafer. 第2のウェハにデバイス層を形成した様子を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows a mode that the device layer was formed in the 2nd wafer. 第2のウェハに支持ウェハを配設した様子を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows a mode that the support wafer was arrange | positioned to the 2nd wafer. 第2のウェハに液供給孔と貫通孔を形成した様子を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows a mode that the liquid supply hole and the through-hole were formed in the 2nd wafer. 第2のウェハに貫通電極を形成した様子を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows a mode that the penetration electrode was formed in the 2nd wafer. 第2のウェハに絶縁膜を形成した様子を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows a mode that the insulating film was formed in the 2nd wafer. 第2のウェハに被接合領域を形成した様子を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows a mode that the to-be-joined area | region was formed in the 2nd wafer. 第2のウェハの被接合領域と液供給孔の配置を示す平面の説明図である。It is explanatory drawing of the plane which shows the to-be-joined area | region of a 2nd wafer, and arrangement | positioning of a liquid supply hole. 第2のウェハを第1のウェハの上方に配設した様子を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows a mode that the 2nd wafer was arrange | positioned above the 1st wafer. 第1のウェハと第2のウェハを位置調整して接合した様子を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows a mode that the 1st wafer and the 2nd wafer were position-adjusted and joined. 第1のウェハのデバイス領域と液供給領域上に純水を供給した様子を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows a mode that the pure water was supplied on the device area | region and liquid supply area | region of a 1st wafer. 第1のウェハのデバイス領域上に純水を供給した様子を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows a mode that the pure water was supplied on the device area | region of a 1st wafer. 第1のウェハに液供給孔と貫通孔を形成した様子を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows a mode that the liquid supply hole and the through-hole were formed in the 1st wafer. 第1のウェハに貫通電極を形成した様子を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows a mode that the penetration electrode was formed in the 1st wafer. 半導体装置を製造した様子を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows a mode that the semiconductor device was manufactured. 他の実施の形態における第2のウェハの被接合領域と液供給孔の配置を示す平面の説明図である。It is explanatory drawing of the plane which shows the to-be-joined area | region of 2nd wafer and arrangement | positioning of a liquid supply hole in other embodiment. 他の実施の形態において空気孔が形成された支持ウェハを第2のウェハに配設した様子を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows a mode that the support wafer in which the air hole was formed in other embodiment was arrange | positioned in the 2nd wafer. 他の実施の形態において第2のウェハに空気孔を形成した様子を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows a mode that the air hole was formed in the 2nd wafer in other embodiment. 他の実施の形態において第1のウェハと第2のウェハを位置調整して接合した様子を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows a mode that the 1st wafer and the 2nd wafer were position-adjusted and joined in other embodiment. 他の実施の形態において第2のウェハを第1のウェハの上方に配設した様子を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows a mode that the 2nd wafer was arrange | positioned above the 1st wafer in other embodiment. 他の実施の形態において第1のウェハと第2のウェハを位置調整して接合した様子を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows a mode that the 1st wafer and the 2nd wafer were position-adjusted and joined in other embodiment. 他の実施の形態において第1のウェハと第2のウェハを位置調整して接合した様子を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows a mode that the 1st wafer and the 2nd wafer were position-adjusted and joined in other embodiment. 他の実施の形態において支持ウェハに昇降機構を設けた様子を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows a mode that the raising / lowering mechanism was provided in the support wafer in other embodiment. 他の実施の形態において支持ウェハに昇降機構を設けた様子を示す縦断面の説明図である。It is explanatory drawing of the longitudinal cross-section which shows a mode that the raising / lowering mechanism was provided in the support wafer in other embodiment.

以下、本発明の実施の形態について説明する。本実施の形態では、本発明にかかる基板としてのウェハの接合方法と、当該接合方法によって接合されたウェハが複数層に積層された半導体装置について説明する。図1は、本実施の形態にかかるウェハの接合方法の主な処理フローを示している。本実施の形態では、第1の基板としての第1のウェハと第2の基板としての第2のウェハを接合する。より具体的には、第1のウェハを相対的に下方に配置し、第2のウェハを相対的に上方に配置した状態で、当該第1のウェハと第2のウェハを接合する。なお、以下の説明で用いる図面において、各構成要素の寸法は、技術の理解の容易さを優先させるため、必ずしも実際の寸法に対応していない。   Embodiments of the present invention will be described below. In this embodiment mode, a method for bonding a wafer as a substrate according to the present invention and a semiconductor device in which wafers bonded by the bonding method are stacked in a plurality of layers will be described. FIG. 1 shows a main processing flow of the wafer bonding method according to the present embodiment. In this embodiment mode, a first wafer as a first substrate and a second wafer as a second substrate are bonded. More specifically, the first wafer and the second wafer are bonded together in a state where the first wafer is disposed relatively downward and the second wafer is disposed relatively upward. In the drawings used in the following description, the dimensions of each component do not necessarily correspond to the actual dimensions in order to prioritize easy understanding of the technology.

先ず、図2に示すように第1のウェハ10のバルク層11上にデバイス層12を形成する。以下、バルク層11において、デバイス層12側の面を表面11aといい、デバイス層12と反対側の面を裏面11bという。また、デバイス層12において、バルク層11と反対側の面を表面12aといい、バルク層11側の面を裏面12bという。   First, as shown in FIG. 2, the device layer 12 is formed on the bulk layer 11 of the first wafer 10. Hereinafter, in the bulk layer 11, the surface on the device layer 12 side is referred to as a front surface 11a, and the surface on the opposite side to the device layer 12 is referred to as a back surface 11b. Further, in the device layer 12, a surface opposite to the bulk layer 11 is referred to as a front surface 12a, and a surface on the bulk layer 11 side is referred to as a back surface 12b.

第1のウェハ10のデバイス層12には、半導体デバイスとしてのデバイス13(以下、「デバイス領域13」という場合がある。)が形成されている(図1の工程S1)。デバイス13は、図3に示すように第1のウェハ10上において、ウェハ面内均一に複数形成されている。そして、本実施の形態では、第1のウェハ10を個々のデバイス13からなる半導体チップに切り出す前に、当該第1のウェハ10と後述する第2のウェハ20をウェハレベルで積層するウェハ積層方式が用いられる。   The device layer 12 of the first wafer 10 is formed with a device 13 as a semiconductor device (hereinafter also referred to as “device region 13”) (step S1 in FIG. 1). As shown in FIG. 3, a plurality of devices 13 are uniformly formed on the first wafer 10 within the wafer surface. In this embodiment, the wafer stacking method in which the first wafer 10 and a later-described second wafer 20 are stacked at the wafer level before the first wafer 10 is cut into semiconductor chips including the individual devices 13. Is used.

デバイス13には、図2に示すように複数の回路14が形成されている。回路14内には、複数のトランジスタやメモリセル(図示せず)が配置されている。なお、図示はしないが、デバイス13内には、回路14と後述する貫通電極42を配線する配線や、種々の回路、電極等も形成されている。また、複数の回路14等は、一連のデバイス層12の形成工程において同時に形成される。   A plurality of circuits 14 are formed in the device 13 as shown in FIG. In the circuit 14, a plurality of transistors and memory cells (not shown) are arranged. Although not shown, in the device 13, wiring for connecting the circuit 14 and a through electrode 42 described later, various circuits, electrodes, and the like are also formed. The plurality of circuits 14 and the like are formed at the same time in the series of device layer 12 forming steps.

複数のデバイス13間には、スクライブライン15(以下、「スクライブライン領域15」という場合がある。)が形成されている。デバイス領域13はスクライブライン領域15よりも高く形成されている。なお、スクライブラインとは、ウェハが切断され複数の半導体チップに分割される際のラインのことである。   A scribe line 15 (hereinafter sometimes referred to as “scribe line region 15”) is formed between the plurality of devices 13. The device region 13 is formed higher than the scribe line region 15. Note that the scribe line is a line when the wafer is cut and divided into a plurality of semiconductor chips.

その後、図3及び図4に示すようにスクライブライン領域15において、隣り合うデバイス領域13を接続する液供給領域16を形成する(図1の工程S2)。本実施の形態では、デバイス領域13は平面視において四角形状を有し、複数のデバイス領域13は格子状に配置されている。そこで、第1のウェハ10における内側のデバイス領域13には4つの液供給領域16が接続され、外側のデバイス領域13には2つの液供給領域16が接続されている。この液供給領域16は、図5に示すようにデバイス領域13の高さと同じ高さを有している。一方、液供給領域16が形成されないスクライブライン領域15には、図4に示すように何も形成されていないか、或いは図6に示すようにデバイス領域13の高さより低い高さを有する検査素子等の素子17が形成されている。いずれにしても、液供給領域16が形成されないスクライブライン領域15は、デバイス領域13よりも低くなっている。なお、説明の便宜上、デバイス領域13と液供給領域16の形成を順に説明したが、実際にはデバイス領域13と液供給領域16は同時に形成される。液供給領域16はスクライブライン領域15に形成されているため、当該液供給領域16がデバイス13に悪影響を及ぼすことはない。また、スクライブライン領域15は本来的にデバイス13の形成されない領域であるため、当該接続領域16は、1枚のウェハ10からのデバイス13の取れ量に悪影響を与えない。   Thereafter, as shown in FIGS. 3 and 4, in the scribe line region 15, a liquid supply region 16 that connects the adjacent device regions 13 is formed (step S2 in FIG. 1). In the present embodiment, the device region 13 has a quadrangular shape in plan view, and the plurality of device regions 13 are arranged in a lattice shape. Therefore, four liquid supply regions 16 are connected to the inner device region 13 of the first wafer 10, and two liquid supply regions 16 are connected to the outer device region 13. The liquid supply region 16 has the same height as the device region 13 as shown in FIG. On the other hand, in the scribe line region 15 where the liquid supply region 16 is not formed, nothing is formed as shown in FIG. 4, or the inspection element has a height lower than the height of the device region 13 as shown in FIG. An element 17 such as is formed. In any case, the scribe line region 15 in which the liquid supply region 16 is not formed is lower than the device region 13. For convenience of explanation, the formation of the device region 13 and the liquid supply region 16 has been described in order, but the device region 13 and the liquid supply region 16 are actually formed at the same time. Since the liquid supply area 16 is formed in the scribe line area 15, the liquid supply area 16 does not adversely affect the device 13. In addition, since the scribe line area 15 is an area where the device 13 is not originally formed, the connection area 16 does not adversely affect the yield of the device 13 from one wafer 10.

その後、デバイス領域13及び液供給領域16上にアンモニア(アンモニアを所定の濃度に希釈したアンモニア水)を供給する。このアンモニアによって、デバイス領域13及び液供給領域16の表面、換言すれば第1のウェハ10の表面が活性化される(図1の工程S3)。具体的には、デバイス領域13及び液供給領域16の表面における分子の結合を切断して、その後親水化されやすくするように当該表面を活性化する。なお、接合面に有機残渣などが残っていると後の気泡の原因となるので、アンモニアで活性化する前に、第1のウェハ10の表面にSC1(Standard Clean 1)を2流体ノズルで吹き付けることで、前洗浄を行っておくとよい。その後、例えば純水でデバイス領域13及び液供給領域16の表面を洗浄した後、当該純水を乾燥させる。第1のウェハ10を加熱することなどにより乾燥させてればよい。なお、本実施の形態ではアンモニアによってデバイス領域13及び液供給領域16の表面を活性化したが、これを活性化するための液はこれに限定されず、例えば純水等の種々の液を用いることができる。水酸化カリウムなどのアルカリ水溶液を用いることもできる。   Thereafter, ammonia (ammonia water obtained by diluting ammonia to a predetermined concentration) is supplied onto the device region 13 and the liquid supply region 16. This ammonia activates the surfaces of the device region 13 and the liquid supply region 16, in other words, the surface of the first wafer 10 (step S3 in FIG. 1). Specifically, molecular bonds on the surfaces of the device region 13 and the liquid supply region 16 are cut, and then the surfaces are activated so as to be easily hydrophilized. Note that if organic residue or the like remains on the bonding surface, it causes subsequent bubbles. Therefore, SC1 (Standard Clean 1) is sprayed onto the surface of the first wafer 10 with a two-fluid nozzle before activation with ammonia. Therefore, it is better to perform pre-cleaning. Thereafter, for example, the surfaces of the device region 13 and the liquid supply region 16 are washed with pure water, and then the pure water is dried. The first wafer 10 may be dried by heating or the like. In the present embodiment, the surfaces of the device region 13 and the liquid supply region 16 are activated by ammonia. However, the liquid for activating the device region 13 and the liquid supply region 16 is not limited thereto, and various liquids such as pure water are used. be able to. An aqueous alkali solution such as potassium hydroxide can also be used.

このように第1のウェハ10に工程S1〜S3の処理を行うのに並行して、或いはその工程S1〜S3の前後において、第2のウェハ20に対して次の処理が行われる。   In this way, the next process is performed on the second wafer 20 in parallel with or before and after the processes S1 to S3.

先ず、図7に示すように第2のウェハ20のバルク層21上にデバイス層22を形成する。以下、バルク層21において、デバイス層22側の面を表面21aといい、デバイス層22と反対側の面を裏面21bという。また、デバイス層22において、バルク層21と反対側の面を表面22aといい、バルク層21側の面を裏面22bという。   First, as shown in FIG. 7, the device layer 22 is formed on the bulk layer 21 of the second wafer 20. Hereinafter, in the bulk layer 21, the surface on the device layer 22 side is referred to as a front surface 21a, and the surface on the opposite side to the device layer 22 is referred to as a back surface 21b. Further, in the device layer 22, the surface opposite to the bulk layer 21 is referred to as a front surface 22a, and the surface on the bulk layer 21 side is referred to as a back surface 22b.

第2のウェハ20のデバイス層22には、デバイス23(以下、「デバイス領域23」という場合がある。)が形成されている(図1の工程S4)。デバイス23は、第1のウェハ10のデバイス13と同様に、第2のウェハ20上においてウェハ面内均一に複数形成されている。   In the device layer 22 of the second wafer 20, a device 23 (hereinafter, also referred to as “device region 23”) is formed (step S4 in FIG. 1). Similar to the device 13 of the first wafer 10, a plurality of devices 23 are uniformly formed in the wafer surface on the second wafer 20.

デバイス13には、図7に示すように複数の回路24が形成されている。回路24内には、複数のトランジスタやメモリセル(図示せず)が配置されている。なお、図示はしないが、デバイス23内には、回路24と後述する貫通電極31を配線する配線や、種々の回路、電極等も形成されている。また、複数の回路24等は、一連のデバイス層22の形成工程において同時に形成される。   In the device 13, a plurality of circuits 24 are formed as shown in FIG. In the circuit 24, a plurality of transistors and memory cells (not shown) are arranged. Although not shown, in the device 23, wiring for connecting the circuit 24 and a through electrode 31 described later, various circuits, electrodes, and the like are also formed. The plurality of circuits 24 and the like are simultaneously formed in a series of device layer 22 formation steps.

複数のデバイス23間には、スクライブライン25(以下、「スクライブライン領域25」という場合がある。)が形成されている。なお、第1のウェハ10ではスクライブライン領域15において液供給領域16が形成されていたが、第2のウェハ20においては液供給領域16と同様の領域が形成されていてもよいし、形成されていなくてもよい。本実施の形態では第2のウェハ20に領域26が形成されている。   A scribe line 25 (hereinafter sometimes referred to as “scribe line region 25”) is formed between the plurality of devices 23. Although the liquid supply region 16 is formed in the scribe line region 15 in the first wafer 10, a region similar to the liquid supply region 16 may be formed or formed in the second wafer 20. It does not have to be. In the present embodiment, the region 26 is formed on the second wafer 20.

その後、図8に示すようにデバイス層22の表面22aに支持基板としての支持ウェハ27を配設する(図1の工程S5)。支持ウェハ27は、例えば剥離可能な接着剤によってデバイス層22と接着される。また支持ウェハ27には、その厚み方向に貫通する液供給孔28が形成されている。液供給孔28は、後述する第2のウェハ20の液供給孔29と連通する位置であって、第1のウェハ10の液供給領域16と対応する位置に形成されている。なお、支持基板にはシリコンウェハやガラス基板が用いられる。   Thereafter, as shown in FIG. 8, a support wafer 27 as a support substrate is disposed on the surface 22a of the device layer 22 (step S5 in FIG. 1). The support wafer 27 is bonded to the device layer 22 by, for example, a peelable adhesive. The support wafer 27 is formed with a liquid supply hole 28 penetrating in the thickness direction. The liquid supply hole 28 is formed at a position that communicates with a liquid supply hole 29 of the second wafer 20 described later and that corresponds to the liquid supply region 16 of the first wafer 10. A silicon wafer or a glass substrate is used as the support substrate.

その後、図8に示すようにバルク層21の裏面21bを研磨し、第2のウェハ20を薄化する(図1の工程S6)。   After that, as shown in FIG. 8, the back surface 21b of the bulk layer 21 is polished to thin the second wafer 20 (step S6 in FIG. 1).

その後、図9に示すように第2のウェハ20の表裏面を反転させ、バルク層21の下方にデバイス層22を配置した後、バルク層21とデバイス層22を厚み方向に貫通する液供給孔29と貫通孔30を形成する(図1の工程S7)。液供給孔29は、上述した支持ウェハ27の液供給孔28と連通する位置であって、第1のウェハ10の液供給領域16と対応する位置に形成される。また貫通孔30は、回路24と接続されるように、実際には回路24に接続される配線(図示せず)に接続されるように形成される。貫通孔30は、第2のウェハ20において複数形成される。これら複数の液供給孔29と複数の貫通孔30は、例えばフォトリソグラフィー処理及びエッチング処理によって同時に形成される。すなわち、フォトリソグラフィー処理によってバルク層21上に所定のレジストパターンを形成した後、当該レジストパターンをマスクとしてバルク層21とデバイス層22をエッチングして、液供給孔29と貫通孔30が形成される。液供給孔29と貫通孔30の形成後、レジストパターンは、例えばアッシングされて除去される。   Thereafter, as shown in FIG. 9, the front and back surfaces of the second wafer 20 are reversed, the device layer 22 is disposed below the bulk layer 21, and then the liquid supply hole that penetrates the bulk layer 21 and the device layer 22 in the thickness direction. 29 and the through hole 30 are formed (step S7 in FIG. 1). The liquid supply hole 29 is a position communicating with the liquid supply hole 28 of the support wafer 27 described above, and is formed at a position corresponding to the liquid supply region 16 of the first wafer 10. The through hole 30 is formed so as to be connected to a circuit (not shown) connected to the circuit 24 so as to be connected to the circuit 24. A plurality of through holes 30 are formed in the second wafer 20. The plurality of liquid supply holes 29 and the plurality of through holes 30 are simultaneously formed by, for example, a photolithography process and an etching process. That is, after a predetermined resist pattern is formed on the bulk layer 21 by photolithography, the bulk supply layer 21 and the device layer 22 are etched using the resist pattern as a mask to form the liquid supply hole 29 and the through hole 30. . After the liquid supply hole 29 and the through hole 30 are formed, the resist pattern is removed by ashing, for example.

その後、各貫通孔30内に導電性材料を充填して、図10に示すように貫通電極(TSV:Through Silicon Via)31を形成する(図1の工程S8)。このとき、液供給孔29には導電性材料が流入しないようにする。なお実際には、導電性材料が充填される前に各貫通孔30の内壁にバリア膜や絶縁膜等が形成されるが、説明を簡略化させるために省略する。   Thereafter, a conductive material is filled in each through hole 30 to form a through electrode (TSV: Through Silicon Via) 31 as shown in FIG. 10 (step S8 in FIG. 1). At this time, the conductive material is prevented from flowing into the liquid supply hole 29. In practice, a barrier film, an insulating film, and the like are formed on the inner wall of each through hole 30 before the conductive material is filled, but this is omitted for the sake of simplicity.

その後、図11に示すようにバルク層21の裏面21b上に絶縁膜32を形成する(図1の工程S9)。このとき、液供給孔29に対応する位置には絶縁膜32は形成されない。なお、絶縁膜32は、例えばシリコン酸化膜などから材料を適宜選択し、CVD(化学気相蒸着)などの方法で成膜される。   Thereafter, as shown in FIG. 11, an insulating film 32 is formed on the back surface 21b of the bulk layer 21 (step S9 in FIG. 1). At this time, the insulating film 32 is not formed at a position corresponding to the liquid supply hole 29. The insulating film 32 is formed by a method such as CVD (chemical vapor deposition) by appropriately selecting a material from, for example, a silicon oxide film.

その後、図12に示すように絶縁膜32を所定のパターンにパターニングする(図1の工程S10)。このパターニングでは、図12及び図13に示すように第1のウェハ10のデバイス領域13及び液供給領域16に対応する位置の絶縁膜32を残し、液供給領域16が形成されていないスクライブライン領域15に対応する位置の絶縁膜32を除去する。そして、このようにパターニングされた絶縁膜32が、デバイス領域13及び液供給領域16と接合される被接合領域33を構成する。そうすると、後述するピン止め効果により、第2のウェハ20の裏面において、被接合領域33は相対的に親水化され、被接合領域33以外の領域34は相対的に疎水化される。なお、被接合領域33の親水化は、上述のように絶縁膜32のパターニングに限定されず、被接合領域33の表面を改質して親水化処理を行ってもよい。また液供給孔29は、被接合領域33であって、第1のウェハ10の液供給領域16に対応する位置に形成される。   Thereafter, as shown in FIG. 12, the insulating film 32 is patterned into a predetermined pattern (step S10 in FIG. 1). In this patterning, a scribe line region where the liquid supply region 16 is not formed, leaving the insulating film 32 at positions corresponding to the device region 13 and the liquid supply region 16 of the first wafer 10 as shown in FIGS. The insulating film 32 at a position corresponding to 15 is removed. The insulating film 32 patterned in this way constitutes a bonded region 33 that is bonded to the device region 13 and the liquid supply region 16. Then, due to the pinning effect described later, the bonded region 33 is relatively hydrophilized and the region 34 other than the bonded region 33 is relatively hydrophobized on the back surface of the second wafer 20. The hydrophilicity of the bonded region 33 is not limited to the patterning of the insulating film 32 as described above, and the surface of the bonded region 33 may be modified to perform the hydrophilic treatment. Further, the liquid supply hole 29 is formed at a position corresponding to the liquid supply region 16 of the first wafer 10 in the bonded region 33.

その後、被接合領域33上にアンモニア(アンモニアを所定の濃度に希釈したアンモニア水)を供給する。このアンモニアによって、被接合領域33の表面、換言すれば第2のウェハ20の裏面が活性化される(図1の工程S11)。具体的には、被接合領域33の表面における分子の結合を切断して、その後親水化されやすくするように当該表面を活性化する。なお、接合面に有機残渣などが残っていると後の気泡の原因となるので、アンモニアで活性化する前に、第2のウェハ20の裏面にSC1(Standard Clean 1)を2流体ノズルで吹き付けることで、前洗浄を行っておくとよい。その後、例えば純水で被接合領域33の表面を洗浄した後、当該純水を乾燥させる。第2のウェハ20を加熱することなどにより乾燥させてればよい。なお、本実施の形態ではアンモニアによって被接合領域33の表面を活性化したが、これを活性化するための液はこれに限定されず、種々の液を用いることができる。水酸化カリウムなどのアルカリ水溶液を用いることもできる。   Thereafter, ammonia (ammonia water obtained by diluting ammonia to a predetermined concentration) is supplied onto the bonded region 33. By this ammonia, the surface of the bonded region 33, in other words, the back surface of the second wafer 20 is activated (step S11 in FIG. 1). More specifically, the surface of the bonded region 33 is broken so that the surface is activated so as to be easily hydrophilized. If organic residue or the like remains on the bonding surface, it may cause later bubbles. Therefore, SC1 (Standard Clean 1) is sprayed onto the back surface of the second wafer 20 with a two-fluid nozzle before activation with ammonia. Therefore, it is better to perform pre-cleaning. Thereafter, for example, the surface of the bonded region 33 is washed with pure water, and then the pure water is dried. The second wafer 20 may be dried by heating or the like. In the present embodiment, the surface of the bonded region 33 is activated by ammonia, but the liquid for activating this is not limited to this, and various liquids can be used. An aqueous alkali solution such as potassium hydroxide can also be used.

このように第1のウェハ10と第2のウェハ20に工程S1〜S11の所定の処理が行われると、次に当該第1のウェハ10と第2のウェハ20の接合処理が行われる。   When the predetermined processing of steps S1 to S11 is performed on the first wafer 10 and the second wafer 20 in this way, the bonding processing of the first wafer 10 and the second wafer 20 is performed next.

先ず、図14に示すように第1のウェハ10のデバイス層12側に第2のウェハ20を配設して、当該第1のウェハ10と第2のウェハ20を重ね合わせる(図1の工程S12)。第2のウェハ20は、そのバルク層21が第1のウェハ10のデバイス層12に対向するように配置される。なお、バルク層21の被接合領域33の位置と、デバイス層12のデバイス領域13及び液供給領域16の位置とは、厳密に対応している必要はない。図14に示すようにこれらの位置が多少ずれている場合でも、後述する工程S14において第1のウェハ10と第2のウェハ20の位置調整が行われる。また第1のウェハ10のデバイス層12と第2のウェハ20の被接合領域33との間に隙間があってもよいし、デバイス層12と被接合領域33が密着していてもよい。   First, as shown in FIG. 14, the second wafer 20 is disposed on the device layer 12 side of the first wafer 10, and the first wafer 10 and the second wafer 20 are overlaid (steps in FIG. 1). S12). The second wafer 20 is arranged such that the bulk layer 21 faces the device layer 12 of the first wafer 10. Note that the position of the bonded region 33 of the bulk layer 21 and the positions of the device region 13 and the liquid supply region 16 of the device layer 12 do not need to correspond exactly. As shown in FIG. 14, even when these positions are slightly shifted, the position adjustment of the first wafer 10 and the second wafer 20 is performed in step S14 described later. Further, there may be a gap between the device layer 12 of the first wafer 10 and the bonded region 33 of the second wafer 20, or the device layer 12 and the bonded region 33 may be in close contact with each other.

その後、図15に示すように支持ウェハ27の液供給孔28と第2のウェハ20の液供給孔29から第1のウェハ10の液供給領域16上に、処理液としての純水Pを供給する(図1の工程S13)。液供給領域16に供給された純水Pは、当該液供給領域16とデバイス領域13上を拡散する。このとき、純水Pの表面張力によって第2のウェハ20が上昇される。ここで、上述したようにデバイス領域13及び液供給領域16は、液供給領域16が形成されていないスクライブライン領域15よりも高く形成されている。また、デバイス領域13及び液供給領域16に対応する第2のウェハ20の被接合領域33も親水化されている。このため純水Pは、デバイス領域13及び液供給領域16の縁部において、その表面張力により大きな所定の接触角を持つ。そうすると、図16及び図17に示すように純水Pはデバイス領域13及び液供給領域16上に留まる。このように純水Pの広がりを抑える現象は、いわゆるピン止め効果として知られている。そして、純水Pはデバイス領域13及び液供給領域16上に拡散する。なお、本実施の形態では処理液として純水Pを用いたが、水酸基を有する液体であれば種々の液体を用いることができる。   Thereafter, as shown in FIG. 15, pure water P as a processing liquid is supplied from the liquid supply hole 28 of the support wafer 27 and the liquid supply hole 29 of the second wafer 20 onto the liquid supply region 16 of the first wafer 10. (Step S13 in FIG. 1). The pure water P supplied to the liquid supply area 16 diffuses over the liquid supply area 16 and the device area 13. At this time, the second wafer 20 is raised by the surface tension of the pure water P. Here, as described above, the device region 13 and the liquid supply region 16 are formed higher than the scribe line region 15 in which the liquid supply region 16 is not formed. Further, the bonded region 33 of the second wafer 20 corresponding to the device region 13 and the liquid supply region 16 is also made hydrophilic. Therefore, the pure water P has a large predetermined contact angle due to the surface tension at the edges of the device region 13 and the liquid supply region 16. Then, the pure water P remains on the device region 13 and the liquid supply region 16 as shown in FIGS. The phenomenon of suppressing the spread of pure water P in this way is known as a so-called pinning effect. The pure water P diffuses over the device region 13 and the liquid supply region 16. In this embodiment, pure water P is used as the treatment liquid. However, various liquids can be used as long as the liquid has a hydroxyl group.

その後、上述した第1のウェハ10と第2のウェハ20との間に充填された純水Pの表面張力によって、図15に示すように第2のウェハ20を移動させる復元力(図15の矢印)が第2のウェハ20に作用する。そうすると、バルク層21の液供給領域16の位置とデバイス層12のデバイス領域13及び液供給領域16の位置とがずれている場合でも、これらが対向するように第2のウェハ20が移動し、第1のウェハ10と第2のウェハ20の位置調整が高精度に(サブミクロンオーダー)行われる(図1の工程S14)。なお、説明の便宜上、純水Pの供給と第2のウェハ20の移動を順に説明したが、実際にはこれらの現象はほぼ同時に進行する。   Thereafter, due to the surface tension of the pure water P filled between the first wafer 10 and the second wafer 20 described above, a restoring force (in FIG. 15) moves the second wafer 20 as shown in FIG. An arrow) acts on the second wafer 20. Then, even when the position of the liquid supply region 16 of the bulk layer 21 and the position of the device region 13 and the liquid supply region 16 of the device layer 12 are shifted, the second wafer 20 moves so that they face each other, Position adjustment of the first wafer 10 and the second wafer 20 is performed with high accuracy (submicron order) (step S14 in FIG. 1). For convenience of explanation, the supply of pure water P and the movement of the second wafer 20 have been described in order, but actually these phenomena proceed almost simultaneously.

その後、第1のウェハ10と第2のウェハ20との間に充填された純水Pによって、第1のウェハ10のデバイス領域13及び液供給領域16に水酸基が付着して当該デバイス領域13及び液供給領域16の表面が親水化される共に、第2のウェハ20の被接合領域33に水酸基が付着して当該被接合領域33の表面が親水化される。そして、デバイス領域13及び液供給領域16の表面と被接合領域33の表面とは、それぞれ工程S3、S11において活性化されているため、先ず、デバイス領域13及び液供給領域16の表面と被接合領域33の表面との間にファンデルワールス力が生じ、当該表面同士が接合される。その後、デバイス領域13及び液供給領域16の表面と被接合領域33の表面はそれぞれ上述したように親水化されているため、デバイス領域13及び液供給領域16の表面と被接合領域33の表面間の水酸基が水素結合し、当該表面同士がより強固に接合される(図1の工程S15)。なお、第1のウェハ10と第2のウェハ20が接合されると、当該第1のウェハ10と第2のウェハ20との間の純水Pは除去されて、第1のウェハ10と第2のウェハ20が乾燥される。   Thereafter, the pure water P filled between the first wafer 10 and the second wafer 20 causes hydroxyl groups to adhere to the device region 13 and the liquid supply region 16 of the first wafer 10, and the device region 13 and While the surface of the liquid supply region 16 is hydrophilized, a hydroxyl group adheres to the bonded region 33 of the second wafer 20 and the surface of the bonded region 33 is hydrophilized. Since the surfaces of the device region 13 and the liquid supply region 16 and the surface of the bonded region 33 are activated in steps S3 and S11, respectively, first, the surfaces of the device region 13 and the liquid supply region 16 are bonded to each other. Van der Waals force is generated between the surfaces of the regions 33 and the surfaces are joined to each other. Thereafter, the surfaces of the device region 13 and the liquid supply region 16 and the surface of the bonded region 33 are made hydrophilic as described above. The hydroxyl groups of these are hydrogen-bonded and the surfaces are bonded more firmly (step S15 in FIG. 1). When the first wafer 10 and the second wafer 20 are bonded, the pure water P between the first wafer 10 and the second wafer 20 is removed, and the first wafer 10 and the second wafer 20 are bonded. The second wafer 20 is dried.

その後、図18に示すように第1のウェハ10におけるバルク層11の裏面11bを研磨し、第1のウェハ10を薄化する(図1の工程S16)。このとき、第1のウェハ10の表裏面を反転させ、バルク層11の下方にデバイス層12を配置する。   Thereafter, as shown in FIG. 18, the back surface 11b of the bulk layer 11 in the first wafer 10 is polished to thin the first wafer 10 (step S16 in FIG. 1). At this time, the front and back surfaces of the first wafer 10 are reversed, and the device layer 12 is disposed below the bulk layer 11.

その後、図18に示すように第1のウェハ10に液供給孔40と貫通孔41を形成する(図1の工程S17)。液供給孔40は、第1のウェハ10のバルク層11及びデバイス層12を厚み方向に貫通するように形成される。また液供給孔40は、第2のウェハ20の液供給孔29と連通する位置に形成される。貫通孔41も、第1のウェハ10のバルク層11及びデバイス層12と第2のウェハ20の絶縁膜32を厚み方向に貫通するように形成される。また貫通孔41は、第2のウェハ20の貫通電極31に対応する位置に形成される。なお、これら液供給孔40と貫通孔41を形成する方法は、上述した工程S7における方法と同様であるので説明を省略する。   Thereafter, as shown in FIG. 18, the liquid supply hole 40 and the through hole 41 are formed in the first wafer 10 (step S17 in FIG. 1). The liquid supply hole 40 is formed so as to penetrate the bulk layer 11 and the device layer 12 of the first wafer 10 in the thickness direction. The liquid supply hole 40 is formed at a position communicating with the liquid supply hole 29 of the second wafer 20. The through hole 41 is also formed so as to penetrate the bulk layer 11 and device layer 12 of the first wafer 10 and the insulating film 32 of the second wafer 20 in the thickness direction. The through hole 41 is formed at a position corresponding to the through electrode 31 of the second wafer 20. Note that the method for forming the liquid supply hole 40 and the through hole 41 is the same as the method in step S7 described above, and a description thereof will be omitted.

その後、各貫通孔41内に導電性材料を充填して、図19に示すように他の貫通電極としての貫通電極42を形成する(図1の工程S18)。このとき、液供給孔40には導電性材料が流入しないようにする。貫通電極42は、回路14と接続され、且つ第2のウェハ20の貫通電極31に接続される。なお、この貫通電極42を形成する方法は、上述した工程S8における方法と同様であるので説明を省略する。また実際には、貫通電極42と貫通電極31の間にバンプ等が形成されるが、説明を簡略化させるために省略する。   Thereafter, each through hole 41 is filled with a conductive material to form a through electrode 42 as another through electrode as shown in FIG. 19 (step S18 in FIG. 1). At this time, the conductive material is prevented from flowing into the liquid supply hole 40. The through electrode 42 is connected to the circuit 14 and is connected to the through electrode 31 of the second wafer 20. In addition, since the method for forming the through electrode 42 is the same as the method in step S8 described above, description thereof is omitted. In practice, a bump or the like is formed between the through electrode 42 and the through electrode 31, but is omitted for the sake of simplicity.

ここで、第1のウェハ10の貫通電極42を第2のウェハ20との接合前に形成すると、絶縁膜32によって第1のウェハ10の貫通電極42と第2のウェハ20の貫通電極31が電気的に導通しない。このため、本実施の形態のように第1のウェハ40の貫通電極42は第2のウェハ20との接合後に形成される。   Here, when the through electrode 42 of the first wafer 10 is formed before bonding to the second wafer 20, the through electrode 42 of the first wafer 10 and the through electrode 31 of the second wafer 20 are formed by the insulating film 32. Not electrically conductive. Therefore, the through electrode 42 of the first wafer 40 is formed after bonding to the second wafer 20 as in the present embodiment.

その後、第1のウェハ10において、バルク層11の裏面11b上に絶縁膜32を形成し(図1の工程S19)、さらに絶縁膜32を所定のパターンにパターニングして被接合領域33を形成する(図1の工程S20)。その後、被接合領域33の表面、換言すれば第1のウェハ10の裏面をアンモニア(アンモニアを所定の濃度に希釈したアンモニア水)によって活性化する(図1の工程S21)。なお、これら絶縁膜32の形成、被接合領域33の形成、被接合領域33の表面の活性化は、上述した工程S9〜S11と同様であるので説明を省略する。   Thereafter, in the first wafer 10, an insulating film 32 is formed on the back surface 11b of the bulk layer 11 (step S19 in FIG. 1), and the insulating film 32 is further patterned into a predetermined pattern to form a bonded region 33. (Step S20 in FIG. 1). Thereafter, the surface of the bonded region 33, in other words, the back surface of the first wafer 10 is activated with ammonia (ammonia water diluted with ammonia to a predetermined concentration) (step S21 in FIG. 1). Since the formation of the insulating film 32, the formation of the bonded region 33, and the activation of the surface of the bonded region 33 are the same as the above-described steps S9 to S11, the description thereof is omitted.

以上のように第1のウェハ10の裏面(バルク層11の裏面11b)に対して、第2のウェハ20の裏面(バルク層21の裏面21b)と同様の処理を行う。そして、この第1のウェハ10を第2のウェハ20と同様に機能させて、当該第1のウェハ10(以下、「旧第1のウェハ10」という場合がある。)と新たな第1のウェハ10(以下、「新第1のウェハ10」という場合がある。)を接合する。なお、新第1のウェハ10には、上述した工程S1〜S3と同様の処理が行われている。そして、上述した工程S12〜S15と同様の処理を行って、旧第1のウェハ10と新第1のウェハ10を接合する。こうして、図20に示すように複数の第1のウェハ10を積層し、さらに支持ウェハ27を剥離して、ウェハ10、20が複数層に積層された半導体装置100が製造される(図1の工程S22)。なお、図示の例においては、ウェハ10、20を4層に積層する場合について説明するが、ウェハ10、20の積層数はこれに限定されず任意に設定することができる。   As described above, the same processing as the back surface of the second wafer 20 (back surface 21b of the bulk layer 21) is performed on the back surface of the first wafer 10 (back surface 11b of the bulk layer 11). Then, the first wafer 10 is caused to function in the same manner as the second wafer 20, and the first wafer 10 (hereinafter sometimes referred to as the “old first wafer 10”) and the new first wafer 10. The wafer 10 (hereinafter may be referred to as “the new first wafer 10”) is bonded. The new first wafer 10 is processed in the same manner as the above-described steps S1 to S3. And the process similar to process S12-S15 mentioned above is performed, and the old 1st wafer 10 and the new 1st wafer 10 are joined. In this way, as shown in FIG. 20, a plurality of first wafers 10 are stacked, and the support wafer 27 is further peeled off to manufacture a semiconductor device 100 in which the wafers 10 and 20 are stacked in a plurality of layers (FIG. 1). Step S22). In the illustrated example, the case where the wafers 10 and 20 are stacked in four layers will be described. However, the number of stacked wafers 10 and 20 is not limited to this and can be arbitrarily set.

以上の実施の形態によれば、第1のウェハ10のデバイス領域13をスクライブライン領域15よりも高く形成すると共に、デバイス領域13と同じ高さを有する液供給領域16をスクライブライン領域15に形成している。そうすると、その後第1のウェハ10と第2のウェハ20との間に純水Pを供給しても、いわゆるピン止め効果によって、純水Pがデバイス領域13及び液供給領域16から流出することがない。そして、この純水Pの表面張力によって、第2のウェハ20を移動させる復元力が作用する。そして、デバイス領域13及び液供給領域16と被接合領域33が正確に対応するように、第1のウェハ10と第2のウェハ20の位置調整が高い位置精度で行われる。そうすると、その後第1のウェハ10と第2のウェハ20を適切に接合することができる。しかも、第1のウェハ10においてはデバイス領域13及び液供給領域16をスクライブライン領域15よりも高く形成するだけで、第1のウェハ10と第2のウェハ20を適切に接合することができるので、第1のウェハ10と第2のウェハ20の接合処理を簡易化することができ、さらに接合処理の処理コストを低廉化することができる。   According to the above embodiment, the device region 13 of the first wafer 10 is formed higher than the scribe line region 15, and the liquid supply region 16 having the same height as the device region 13 is formed in the scribe line region 15. doing. Then, even if pure water P is supplied between the first wafer 10 and the second wafer 20 thereafter, the pure water P may flow out of the device region 13 and the liquid supply region 16 due to a so-called pinning effect. Absent. And the restoring force which moves the 2nd wafer 20 acts with the surface tension of this pure water P. Then, the position adjustment of the first wafer 10 and the second wafer 20 is performed with high positional accuracy so that the device region 13 and the liquid supply region 16 correspond to the bonded region 33 accurately. If it does so, the 1st wafer 10 and the 2nd wafer 20 can be joined appropriately after that. In addition, in the first wafer 10, the first wafer 10 and the second wafer 20 can be appropriately bonded only by forming the device region 13 and the liquid supply region 16 higher than the scribe line region 15. The bonding process between the first wafer 10 and the second wafer 20 can be simplified, and the processing cost of the bonding process can be reduced.

また、第1のウェハ10には隣り合うデバイス領域13を接続する液供給領域16が形成され、第2のウェハ20の液供給孔29が液供給領域16に対応する位置に形成されているので、当該液供給孔29から液供給領域16に純水Pを1回供給するだけで、複数のデバイス領域13と複数の液供給領域16に純水Pを効率よく拡散させることができる。したがって、複数のデバイス領域13に個別に純水Pを供給する必要がないので、第1のウェハ10と第2のウェハ20の接合処理をより簡易化することができる。   Further, the liquid supply region 16 that connects the adjacent device regions 13 is formed in the first wafer 10, and the liquid supply hole 29 of the second wafer 20 is formed at a position corresponding to the liquid supply region 16. The pure water P can be efficiently diffused into the plurality of device regions 13 and the plurality of liquid supply regions 16 only by supplying the pure water P from the liquid supply hole 29 to the liquid supply region 16 once. Therefore, since it is not necessary to supply the pure water P to the plurality of device regions 13 individually, the bonding process between the first wafer 10 and the second wafer 20 can be further simplified.

また、第2のウェハ20の液供給孔29は貫通孔30と同時に形成されるので、液供給孔29を形成するための工程を別途行う必要がない。したがって、第1のウェハ10と第2のウェハ20の接合処理をより簡易化することができる。   Further, since the liquid supply hole 29 of the second wafer 20 is formed at the same time as the through hole 30, it is not necessary to separately perform a process for forming the liquid supply hole 29. Therefore, the bonding process between the first wafer 10 and the second wafer 20 can be further simplified.

また、第1のウェハ10のデバイス領域13及び液供給領域16の表面を活性化すると共に、第2のウェハ20の被接合領域33の表面を活性化しているので、第1のウェハ10と第2のウェハ20をより強固に接合することができる。   In addition, the surfaces of the device region 13 and the liquid supply region 16 of the first wafer 10 are activated and the surface of the bonded region 33 of the second wafer 20 is activated. The two wafers 20 can be bonded more firmly.

さらに、このように第1のウェハ10と第2のウェハ20はその位置調整が正確に行われて接合されるので、その後第1のウェハ10に貫通電極42を形成する際にも、当該貫通電極42を適切な位置に形成することができる。そうすると、半導体装置100を適切に製造することができる。   In addition, since the first wafer 10 and the second wafer 20 are bonded with accurate positional adjustment as described above, the through-hole electrode 42 is formed in the first wafer 10 after that. The electrode 42 can be formed at an appropriate position. Then, the semiconductor device 100 can be manufactured appropriately.

また、本実施の形態では、第1のウェハ10と第2のウェハ20を接合するに際し、これら第1のウェハ10と第2のウェハ20を加熱する必要がない。このため、デバイス13、23が損傷を被るのを抑制することができ、デバイス13、23の信頼性を向上させることができる。   In the present embodiment, when the first wafer 10 and the second wafer 20 are bonded, it is not necessary to heat the first wafer 10 and the second wafer 20. Therefore, the devices 13 and 23 can be prevented from being damaged, and the reliability of the devices 13 and 23 can be improved.

以上の実施の形態の第2のウェハ20には、図21に示すように当該第2のウェハ20の被接合領域33以外の領域(第1のウェハ10のデバイス領域13及び液供給領域16に対応する領域以外の領域)に複数の空気孔110が形成されていてもよい。この空気孔110は、例えば被接合領域33で閉じられた空間毎に形成される。なお、図22に示すように第2のウェハ20に設けられる支持ウェハ27には、当該支持ウェハ27を厚み方向に貫通し、且つ上記被接合領域33で閉じられた空間に連通する空気孔111が形成されている。   In the second wafer 20 of the above embodiment, as shown in FIG. 21, regions other than the bonded region 33 of the second wafer 20 (in the device region 13 and the liquid supply region 16 of the first wafer 10). A plurality of air holes 110 may be formed in a region other than the corresponding region. The air hole 110 is formed for each space closed in the bonded region 33, for example. As shown in FIG. 22, the support wafer 27 provided on the second wafer 20 has an air hole 111 that penetrates the support wafer 27 in the thickness direction and communicates with the space closed by the bonded region 33. Is formed.

これら複数の空気孔110は、図23に示すように第2のウェハ20の厚み方向に貫通して形成される。また、複数の空気孔110は、上述した工程S7における液供給孔29及び貫通孔30と同時に形成され、すなわちフォトリソグラフィー処理及びエッチング処理によって同時に形成される。なお、第2のウェハ20に対するその他の工程は、上述した工程S4〜S6、S8〜S11と同様であるので説明を省略する。   The plurality of air holes 110 are formed so as to penetrate in the thickness direction of the second wafer 20 as shown in FIG. The plurality of air holes 110 are formed at the same time as the liquid supply hole 29 and the through hole 30 in the above-described step S7, that is, simultaneously formed by a photolithography process and an etching process. Note that the other steps for the second wafer 20 are the same as the steps S4 to S6 and S8 to S11 described above, and thus the description thereof is omitted.

かかる場合、工程S12において第2のウェハ20を第1のウェハ10のデバイス層12側に配設した後、工程S13において第1のウェハ10に純水Pを供給する際、図24に示すようにデバイス領域13と被接合領域33で閉じられた空間に存在する空気は、空気孔110、111を通って外部に排気される。このようにデバイス領域13と被接合領域33で閉じられた空間内の気圧を外気圧と同じく適切に維持できるので、その後の工程S14における第1のウェハ10と第2のウェハ20の位置調整と、工程S15における第1のウェハ10と第2のウェハ20の接合を適切に行うことができる。   In such a case, after supplying the second wafer 20 on the device layer 12 side of the first wafer 10 in step S12, when supplying pure water P to the first wafer 10 in step S13, as shown in FIG. The air existing in the space closed by the device region 13 and the bonded region 33 is exhausted to the outside through the air holes 110 and 111. As described above, since the atmospheric pressure in the space closed by the device region 13 and the bonded region 33 can be appropriately maintained similarly to the external atmospheric pressure, the position adjustment of the first wafer 10 and the second wafer 20 in the subsequent step S14 can be performed. The first wafer 10 and the second wafer 20 can be appropriately bonded in step S15.

また、第1のウェハ10と第2のウェハ20の間に純水Pを充填すると、当該純水Pが気化する場合がある。かかる場合、純水Pの気化に伴い潜熱が発生し、デバイス領域13と被接合領域33で閉じられた空間内の空気が冷却される。そうすると、デバイス領域13の側面に結露が発生してしまい、純水Pの表面張力による位置調整に悪影響を及ぼす恐れがある。この点、本実施の形態では空気孔110、111から空気が排気されるので、この結露を防止することができる。さらには、空気孔110、111からの排気を促進するために、第1のウェハ10と第2のウェハ20の周囲を減圧してもよい。   Further, when pure water P is filled between the first wafer 10 and the second wafer 20, the pure water P may vaporize. In this case, latent heat is generated as the pure water P is vaporized, and the air in the space closed by the device region 13 and the bonded region 33 is cooled. If it does so, condensation will generate | occur | produce on the side surface of the device area | region 13, and there exists a possibility of having a bad influence on the position adjustment by the surface tension of the pure water P. FIG. In this regard, in the present embodiment, since air is exhausted from the air holes 110 and 111, this condensation can be prevented. Furthermore, the periphery of the first wafer 10 and the second wafer 20 may be depressurized in order to promote exhaust from the air holes 110 and 111.

以上の実施の形態では、第1のウェハ10を相対的に下方に配置し、第2のウェハ20を相対的に上方に配置した状態で、当該第1のウェハ10と第2のウェハ20を接合していたが、第1のウェハ10と第2のウェハ20の配置を反対にしてもよい。すなわち、第1のウェハ10を相対的に上方に配置し、第2のウェハ20を相対的にした方に配置した状態で、当該第1のウェハ10と第2のウェハ20を接合してもよい。   In the above embodiment, the first wafer 10 and the second wafer 20 are placed in a state where the first wafer 10 is disposed relatively downward and the second wafer 20 is disposed relatively upward. Although bonded, the arrangement of the first wafer 10 and the second wafer 20 may be reversed. That is, even when the first wafer 10 and the second wafer 20 are bonded in a state where the first wafer 10 is disposed relatively upward and the second wafer 20 is disposed relatively to the other. Good.

かかる場合、工程S12において、図25に示すように第2のウェハ20のデバイス層21側に第1のウェハ10を配設して、当該第1のウェハ10と第2のウェハ20を重ね合わせる。その後工程13において、図26に示すように支持ウェハ27の液供給孔28と第2のウェハ20の液供給孔29から第1のウェハ10の液供給領域16に純水Pを供給する。すなわち、純水Pは下方から上方に向けて供給される。その後工程S14において、第1のウェハ10と第2のウェハ20との間に充填された純水Pの表面張力によって、図26に示すように第1のウェハ10を移動させる復元力(図26の矢印)が第1のウェハ10に作用する。こうして第1のウェハ10と第2のウェハ20の位置調整が行われる。その後工程S15において、第1のウェハ10と第2のウェハ20が適切に接合される。   In such a case, in step S12, as shown in FIG. 25, the first wafer 10 is disposed on the device layer 21 side of the second wafer 20, and the first wafer 10 and the second wafer 20 are overlaid. . Thereafter, in step 13, as shown in FIG. 26, pure water P is supplied from the liquid supply hole 28 of the support wafer 27 and the liquid supply hole 29 of the second wafer 20 to the liquid supply region 16 of the first wafer 10. That is, the pure water P is supplied from below to above. Thereafter, in step S14, the restoring force (FIG. 26) moves the first wafer 10 as shown in FIG. 26 by the surface tension of the pure water P filled between the first wafer 10 and the second wafer 20. ) Acts on the first wafer 10. Thus, the position adjustment of the first wafer 10 and the second wafer 20 is performed. Thereafter, in step S15, the first wafer 10 and the second wafer 20 are appropriately bonded.

本実施の形態においても、上記実施の形態と同様の効果を享受することができ、第1のウェハ10と第2のウェハ20を簡易且つ適切に接合することができる。   Also in the present embodiment, the same effects as those of the above embodiment can be obtained, and the first wafer 10 and the second wafer 20 can be simply and appropriately bonded.

なお、本実施の形態においても、図27に示すように第2のウェハ20と支持ウェハ27にそれぞれ空気孔110、111が形成されていてもよい。   Also in the present embodiment, air holes 110 and 111 may be formed in the second wafer 20 and the support wafer 27, respectively, as shown in FIG.

以上の実施の形態の支持ウェハ27は、図28に示すように第1のウェハ10と第2のウェハ20の鉛直方向の相対位置を調整するための位置調整機構としての昇降機構120を有していてもよい。昇降機構120は、第1のウェハ10と第2のウェハ20の外周部に複数設けられている。昇降機構120は、支持ウェハ27の表面から鉛直下方に延伸し、さらに屈曲して、第1のウェハ10と第2のウェハ20の間に位置するように水平方向に延伸している。また、昇降機構120の鉛直方向に延伸する部分には、例えば伸縮自在の昇降ピンが用いられる。   The support wafer 27 of the above embodiment has an elevating mechanism 120 as a position adjustment mechanism for adjusting the vertical relative positions of the first wafer 10 and the second wafer 20 as shown in FIG. It may be. A plurality of lifting mechanisms 120 are provided on the outer peripheral portions of the first wafer 10 and the second wafer 20. The elevating mechanism 120 extends vertically downward from the surface of the support wafer 27, bends further, and extends in the horizontal direction so as to be positioned between the first wafer 10 and the second wafer 20. In addition, for example, a telescopic lifting pin is used for a portion extending in the vertical direction of the lifting mechanism 120.

かかる場合、工程S12において第1のウェハ10のデバイス層12側に第2のウェハ20を配設する際、第1のウェハ10と第2のウェハ20との間を昇降機構120によって支持する。そして、昇降機構120によって、第1のウェハ10と第2のウェハ20間の間隔を適切な間隔に維持する。この段階では第2のウェハ20は昇降機構120に支えられているので、昇降機構120がない場合に比べて、より精密に水平な状態を維持することができる。その後工程S13において液供給孔29から第1のウェハ10の液供給領域16上に純水Pを供給し、昇降機構120の縮小を開始する。昇降機構120の縮小が開始されると、第2のウェハ20は純水Pのみで支えられる状態になり、工程S14における第1のウェハ10と第2のウェハ20の位置調整が進行する。その後、工程S15において第1のウェハ10と第2のウェハ20が接合される。   In such a case, when the second wafer 20 is disposed on the device layer 12 side of the first wafer 10 in step S12, the lifting mechanism 120 supports the space between the first wafer 10 and the second wafer 20. And the space | interval between the 1st wafer 10 and the 2nd wafer 20 is maintained by the raising / lowering mechanism 120 at a suitable space | interval. At this stage, since the second wafer 20 is supported by the elevating mechanism 120, the level state can be maintained more precisely than when the elevating mechanism 120 is not provided. Thereafter, in step S13, pure water P is supplied from the liquid supply hole 29 onto the liquid supply region 16 of the first wafer 10, and the reduction of the lifting mechanism 120 is started. When the elevating mechanism 120 starts to be reduced, the second wafer 20 is supported only by the pure water P, and the position adjustment of the first wafer 10 and the second wafer 20 in step S14 proceeds. Thereafter, in step S15, the first wafer 10 and the second wafer 20 are bonded.

本実施の形態によれば、昇降機構120によって第1のウェハ10と第2のウェハ20間の間隔を適切な間隔に制御できるので、第1のウェハ10と第2のウェハ20の位置調整と接合処理を適切に行うことができる。また、第1のウェハ10と第2のウェハ20間の間隔が微小で、且つ第2のウェハ20と支持ウェハ27の自重が大きいと、純水Pだけでは間隔を適切に維持できない場合がある。かかる場合において、昇降機構120によって第1のウェハ10と第2のウェハ20間の間隔を物理的に維持することができる本実施の形態は特に有用である。   According to the present embodiment, since the interval between the first wafer 10 and the second wafer 20 can be controlled to an appropriate interval by the lifting mechanism 120, the position adjustment of the first wafer 10 and the second wafer 20 can be performed. A joining process can be performed appropriately. Further, if the distance between the first wafer 10 and the second wafer 20 is very small and the weight of the second wafer 20 and the support wafer 27 is large, the distance may not be properly maintained with pure water P alone. . In this case, the present embodiment in which the distance between the first wafer 10 and the second wafer 20 can be physically maintained by the elevating mechanism 120 is particularly useful.

なお昇降機構120の構成は、上記実施の形態に限定されず、種々の構成を取り得る。例えば図29に示すように昇降機構120は、第1のウェハ10と第2のウェハ20の外周部において、支持ウェハ27の表面から鉛直方向に延伸する構成であってもよい。この昇降機構120にも、例えば伸縮自在の昇降ピンが用いられる。そして昇降機構120は、その端部が第1のウェハ10を載置する載置台121に支持されるようになっている。   In addition, the structure of the raising / lowering mechanism 120 is not limited to the said embodiment, A various structure can be taken. For example, as shown in FIG. 29, the lifting mechanism 120 may be configured to extend in the vertical direction from the surface of the support wafer 27 at the outer peripheral portions of the first wafer 10 and the second wafer 20. For the elevating mechanism 120, for example, a telescopic elevating pin is used. The lifting mechanism 120 is supported at its end by a mounting table 121 on which the first wafer 10 is mounted.

かかる場合でも、上記実施の形態と同様に昇降機構120によって第1のウェハ10と第2のウェハ20間の間隔を適切な間隔に制御でき、第1のウェハ10と第2のウェハ20の位置調整と接合処理を適切に行うことができる。   Even in such a case, the distance between the first wafer 10 and the second wafer 20 can be controlled to an appropriate distance by the elevating mechanism 120 as in the above embodiment, and the position of the first wafer 10 and the second wafer 20 can be controlled. Adjustment and joining processing can be performed appropriately.

以上、添付図面を参照しながら本発明の好適な実施の形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。本発明はこの例に限らず種々の態様を採りうるものである。   The preferred embodiments of the present invention have been described above with reference to the accompanying drawings, but the present invention is not limited to such examples. It is obvious for those skilled in the art that various modifications or modifications can be conceived within the scope of the idea described in the claims, and these naturally belong to the technical scope of the present invention. It is understood. The present invention is not limited to this example and can take various forms.

10 第1のウェハ
11 バルク層
12 デバイス層
13 デバイス(デバイス領域)
15 スクライブライン(スクライブライン領域)
16 液供給領域
20 第2のウェハ
21 バルク層
22 デバイス層
23 デバイス(デバイス領域)
25 スクライブライン(スクライブライン領域)
27 支持ウェハ
28 液供給孔
29 液供給孔
30 貫通孔
31 貫通電極
32 絶縁膜
33 被接合領域
40 液供給孔
41 貫通孔
42 貫通電極
100 半導体装置
110 空気孔
111 空気孔
120 昇降機構
P 純水
DESCRIPTION OF SYMBOLS 10 1st wafer 11 Bulk layer 12 Device layer 13 Device (device area)
15 Scribe line (scribe line area)
16 Liquid supply area 20 Second wafer 21 Bulk layer 22 Device layer 23 Device (device area)
25 Scribe line (scribe line area)
27 Support wafer 28 Liquid supply hole 29 Liquid supply hole 30 Through hole 31 Through electrode 32 Insulating film 33 Bonded region 40 Liquid supply hole 41 Through hole 42 Through electrode 100 Semiconductor device 110 Air hole 111 Air hole 120 Elevating mechanism P Pure water

Claims (14)

複数の半導体デバイスが形成された第1の基板と、複数の半導体デバイスが形成された第2の基板とを接合する方法であって、
前記第1の基板の前記複数の半導体デバイスが形成される面において、各半導体デバイスの間のスクライブラインとなる領域よりも高くされた半導体デバイス領域と、前記スクライブラインとなる領域において、隣り合う前記半導体デバイス領域と同じ高さを有し、且つ当該隣り合う半導体デバイス領域を接続する液供給領域とを形成する第1の工程と、
前記第2の基板において、前記液供給領域に対応する位置に、当該第2の基板の厚み方向に貫通する液供給孔を形成する第2の工程と、
前記第1の基板と前記第2の基板とを重ね合わせる第3の工程と、
前記液供給孔を通じて前記液供給領域に処理液を供給し、前記第1の基板と前記第2の基板とを接合する第4の工程と、を有することを特徴とする、基板の接合方法。
A method of bonding a first substrate on which a plurality of semiconductor devices are formed and a second substrate on which a plurality of semiconductor devices are formed,
In the surface of the first substrate on which the plurality of semiconductor devices are formed, the semiconductor device region that is higher than the region that becomes the scribe line between the semiconductor devices and the region that becomes the scribe line are adjacent to each other. A first step of forming a liquid supply region having the same height as the semiconductor device region and connecting the adjacent semiconductor device regions;
A second step of forming a liquid supply hole penetrating in a thickness direction of the second substrate at a position corresponding to the liquid supply region in the second substrate;
A third step of superimposing the first substrate and the second substrate;
A substrate bonding method comprising: a fourth step of supplying a processing liquid to the liquid supply region through the liquid supply hole and bonding the first substrate and the second substrate.
前記第2の工程において、前記液供給孔と、前記第2の基板の前記半導体デバイスにおける貫通孔とを同時に形成し、さらに前記貫通孔に貫通電極を形成することを特徴とする、請求項1に記載の基板の接合方法。 The said 2nd process WHEREIN: The said liquid supply hole and the through-hole in the said semiconductor device of the said 2nd board | substrate are formed simultaneously, and also a through-electrode is formed in the said through-hole. A method for bonding substrates as described in 1. 前記第4の工程の後に、前記第1の基板の前記半導体デバイスに他の貫通電極を形成する第5の工程を有することを特徴とする、請求項2に記載の接合方法。 The bonding method according to claim 2, further comprising a fifth step of forming another through electrode in the semiconductor device of the first substrate after the fourth step. 前記第2の工程の前に、前記第2の基板において前記半導体デバイス領域及び前記液供給領域に対応する領域以外に、当該第2の基板の厚み方向に貫通する空気孔を形成することを特徴とする、請求項1〜3のいずれかに記載の基板の接合方法。 Before the second step, an air hole penetrating in the thickness direction of the second substrate is formed in the second substrate other than the region corresponding to the semiconductor device region and the liquid supply region. The method for bonding substrates according to any one of claims 1 to 3. 前記処理液は純水であることを特徴とする、請求項1〜4のいずれかに記載の基板の接合方法。 The substrate bonding method according to claim 1, wherein the treatment liquid is pure water. 前記第1の工程の後であって前記第3の工程の前に、前記半導体デバイス領域の表面を活性化し、
前記第2の工程の後であって前記第3の工程の前に、前記第2の基板の前記複数の半導体デバイスが形成されていない面を活性化することを特徴とする、請求項1〜5のいずれかに記載の基板の接合方法。
Activating the surface of the semiconductor device region after the first step and before the third step;
The surface of the second substrate on which the plurality of semiconductor devices are not formed is activated after the second step and before the third step. 6. The method for bonding substrates according to any one of 5 above.
前記半導体デバイスの表面の活性化と前記第2の基板の前記複数の半導体デバイスが形成されていない面の活性化は、それぞれアンモニアによって行われることを特徴とする、請求項6に記載の基板の接合方法。 The substrate according to claim 6, wherein activation of a surface of the semiconductor device and activation of a surface of the second substrate on which the plurality of semiconductor devices are not formed are each performed by ammonia. Joining method. 少なくとも第3の工程又は第4の工程において、第1の基板と第2の基板の相対位置を調整するための位置調整機構を用いて、第1の基板と第2の基板との間を所定の間隔に維持することを特徴とする、請求項1〜7のいずれかに記載の基板の処理方法。 At least in the third step or the fourth step, a position adjustment mechanism for adjusting the relative position between the first substrate and the second substrate is used to determine a predetermined distance between the first substrate and the second substrate. The substrate processing method according to any one of claims 1 to 7, wherein the substrate is maintained at an interval of. 複数の半導体デバイスが形成された基板が複数層に接合された半導体装置であって、
前記複数の半導体デバイスが形成される面において、各半導体デバイスの間のスクライブラインとなる領域よりも高くされた半導体デバイス領域と、前記スクライブラインとなる領域において、隣り合う前記半導体デバイス領域と同じ高さを有し、且つ当該隣り合う半導体デバイス領域を接続する液供給領域とが形成された第1の基板と、
前記液供給領域に対応する位置に、厚み方向に貫通する液供給孔が形成された第2の基板と、を有し、
前記液供給孔を通じて前記液供給領域に処理液が供給されて、前記第1の基板と前記第2の基板とが接合されていることを特徴とする、半導体装置。
A semiconductor device in which a substrate on which a plurality of semiconductor devices are formed is bonded to a plurality of layers,
In the surface on which the plurality of semiconductor devices are formed, a semiconductor device region that is higher than a region that becomes a scribe line between the semiconductor devices, and a region that becomes the scribe line has the same height as the adjacent semiconductor device region. And a first substrate on which a liquid supply region that connects the adjacent semiconductor device regions is formed,
A second substrate having a liquid supply hole penetrating in the thickness direction at a position corresponding to the liquid supply region;
A semiconductor device, wherein a processing liquid is supplied to the liquid supply region through the liquid supply hole, and the first substrate and the second substrate are bonded to each other.
前記第2の基板において前記半導体デバイス領域及び前記液供給領域に対応する領域以外に、当該第2の基板の厚み方向に貫通する空気孔が形成されていることを特徴とする、請求項9に記載の半導体装置。 The air hole penetrating in the thickness direction of the second substrate is formed in the second substrate other than the region corresponding to the semiconductor device region and the liquid supply region. The semiconductor device described. 前記処理液は純水であることを特徴とする、請求項9又は10に記載の半導体装置。 The semiconductor device according to claim 9, wherein the treatment liquid is pure water. 前記半導体デバイス領域の表面と前記第2の基板の前記複数の半導体デバイスが形成されていない面は、それぞれ活性化されていることを特徴とする、請求項9〜11のいずれかに記載の半導体装置。 12. The semiconductor according to claim 9, wherein a surface of the semiconductor device region and a surface of the second substrate where the plurality of semiconductor devices are not formed are respectively activated. apparatus. 前記半導体デバイスの表面の活性化と前記第2の基板の前記複数の半導体デバイスが形成されていない面の活性化は、それぞれアンモニアによって行われることを特徴とする、請求項12に記載の半導体装置。 The semiconductor device according to claim 12, wherein the activation of the surface of the semiconductor device and the activation of the surface of the second substrate where the plurality of semiconductor devices are not formed are each performed by ammonia. . 前記液供給孔を通じて前記液供給領域に処理液が供給されて、前記第1の基板と前記第2の基板とが接合される際、第1の基板と第2の基板の間を所定の間隔に維持する位置調整機構が用いられることを特徴とする、請求項9〜14に記載の半導体装置。 When the processing liquid is supplied to the liquid supply region through the liquid supply hole and the first substrate and the second substrate are bonded, a predetermined interval is provided between the first substrate and the second substrate. The semiconductor device according to claim 9, wherein a position adjusting mechanism that maintains the position is used.
JP2012045018A 2012-03-01 2012-03-01 Substrate bonding method and semiconductor device Pending JP2013182973A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012045018A JP2013182973A (en) 2012-03-01 2012-03-01 Substrate bonding method and semiconductor device
PCT/JP2013/055121 WO2013129472A1 (en) 2012-03-01 2013-02-27 Substrate joining method and semiconductor device
TW102107384A TW201338078A (en) 2012-03-01 2013-03-01 Substrate joining method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012045018A JP2013182973A (en) 2012-03-01 2012-03-01 Substrate bonding method and semiconductor device

Publications (1)

Publication Number Publication Date
JP2013182973A true JP2013182973A (en) 2013-09-12

Family

ID=49082666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012045018A Pending JP2013182973A (en) 2012-03-01 2012-03-01 Substrate bonding method and semiconductor device

Country Status (3)

Country Link
JP (1) JP2013182973A (en)
TW (1) TW201338078A (en)
WO (1) WO2013129472A1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8283208B2 (en) * 2004-12-28 2012-10-09 Mitsumasa Koyanagi Method and apparatus for fabricating integrated circuit device using self-organizing function
JP4742731B2 (en) * 2005-08-04 2011-08-10 ソニー株式会社 Manufacturing method of stacked semiconductor device
JP5389490B2 (en) * 2009-03-23 2014-01-15 東京エレクトロン株式会社 Method and apparatus for manufacturing a three-dimensional integrated circuit
US8460794B2 (en) * 2009-07-10 2013-06-11 Seagate Technology Llc Self-aligned wafer bonding

Also Published As

Publication number Publication date
TW201338078A (en) 2013-09-16
WO2013129472A1 (en) 2013-09-06

Similar Documents

Publication Publication Date Title
US10825798B2 (en) Packages with stacked dies and methods of forming the same
TWI536525B (en) Chip package
JP4937842B2 (en) Semiconductor device and manufacturing method thereof
US20160329244A1 (en) Stacked Electronic Device and Method for Fabricating the Same
KR20160052330A (en) Semiconductor device and method for manufacturing semiconductor device
WO2010110070A1 (en) Method and apparatus for producing three-dimensional integrated circuit
JP2011082496A (en) Through-hole electrode substrate and method of manufacturing the same
TWI550768B (en) Semiconductor apparatus and method of forming the same
JP2009043857A (en) Semiconductor device and manufacturing method thereof
US10129980B2 (en) Circuit board and electronic component device
US10347548B2 (en) Integrated circuit package structure and testing method using the same
WO2013129471A1 (en) Substrate joining method and semiconductor device
US8614488B2 (en) Chip package and method for forming the same
JP2018006487A (en) Support separation method, and substrate processing method
JP2014082281A (en) Substrate, semiconductor device and substrate manufacturing method
JP2010147267A (en) Semiconductor integrated circuit device and method of manufacturing the same
JP2010067682A (en) Method of manufacturing semiconductor apparatus
JP2008177215A (en) Substrate bonding method and substrate bonding apparatus
WO2013129472A1 (en) Substrate joining method and semiconductor device
JP2017034074A (en) Semiconductor device
TWI552304B (en) Package on package and manufacturing method thereof
TW201640976A (en) Stacked electronic device and method for fabricating the same
TWI576979B (en) Package substrate and method for manufacturing the same
JP2018006486A (en) Support separation device, and support separation method
JP2014107308A (en) Semiconductor device and manufacturing method of the same