JP2013179332A - 半導体装置の製造方法および基板処理装置 - Google Patents
半導体装置の製造方法および基板処理装置 Download PDFInfo
- Publication number
- JP2013179332A JP2013179332A JP2013094007A JP2013094007A JP2013179332A JP 2013179332 A JP2013179332 A JP 2013179332A JP 2013094007 A JP2013094007 A JP 2013094007A JP 2013094007 A JP2013094007 A JP 2013094007A JP 2013179332 A JP2013179332 A JP 2013179332A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- substrate
- processing chamber
- supplying
- catalyst
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】ALD法により成膜を行い半導体装置を製造する場合に於いて、ALD法の特徴であるセルフリミットの作用を強め、ウェーハ面内の均一性の向上を図る。
【解決手段】処理室に基板を搬入する工程と、前記基板に対して、原料ガスおよび脱水処理が施された触媒ガスと、酸化性ガスおよび前記触媒ガスとを互いに混合しないよう交互に供給する工程と、前記処理室から前記基板を搬出する工程と、を行なうことにより前記基板に酸化膜を形成する工程を有する。
【選択図】図2
【解決手段】処理室に基板を搬入する工程と、前記基板に対して、原料ガスおよび脱水処理が施された触媒ガスと、酸化性ガスおよび前記触媒ガスとを互いに混合しないよう交互に供給する工程と、前記処理室から前記基板を搬出する工程と、を行なうことにより前記基板に酸化膜を形成する工程を有する。
【選択図】図2
Description
本発明は、シリコンウェーハ等の基板に薄膜を生成して半導体装置を製造する基板処理方法に関するものである。
CVD(Chemical Vapor Deposition)法の1つであるALD(Atomic Layer Deposition)法は、ある成膜条件(温度、時間等)の下で、成膜に用いる少なくとも2種類の原料となる反応性ガスを1種類ずつ交互に基板上に供給し、1原子単位で前記基板上に吸着させ、表面反応を利用して成膜を行う成膜方法である。この時、膜厚の制御は、反応性ガスを供給するサイクル数で行う(例えば、成膜速度が1Å/サイクルとすると、20Åの膜を形成する場合、20サイクル行う)。
従来のALD法により成膜処理を行う場合に、ヘキサクロロジシラン(HCD)、純水、ピリジンを用いた触媒ALD−SiO成膜を行う工程が存在する。
斯かる触媒ALD−SiO成膜工程を縦型半導体製造装置に於ける半導体装置の製造に実行した場合、ALD法の特徴であるセルフリミットの効果が弱く、膜厚制御性、ウェーハ面内の均一性の低下、更にステップカバレージの悪化、ローディング効果の発生を招く虞れがあった。
本発明は斯かる実情に鑑み、ALD法により成膜を行い半導体装置を製造する場合に於いて、ALD法の特徴であるセルフリミットの作用を強め、ウェーハ面内の均一性の向上を図るものである。
本発明によれば、処理室に基板を搬入する工程と、前記基板に対して、原料ガスおよび脱水処理が施された触媒ガスと、酸化性ガスおよび前記触媒ガスとを互いに混合しないよう交互に供給する工程と、前記処理室から前記基板を搬出する工程と、を行なうことにより前記基板に酸化膜を形成する工程を有することを特徴とする半導体装置の製造方法が提供される。
本発明によれば、処理工程中の残留酸素分を低減し得、膜厚の均一性を向上し得ると言う優れた効果を発揮する。
以下、図面を参照しつつ本発明を実施する為の最良の形態を説明する。
先ず、図1に於いて、本発明に係る基板処理方法が実施される基板処理装置について概略を説明する。
図中、1は基板処理炉であり、該基板処理炉1は処理室2を画成する反応管3を具備している。該反応管3の周囲には加熱装置(図示せず)が設けられ、該加熱装置により前記反応管3及び内部を所定の温度に加熱する様になっている。前記処理室2には、基板保持具(ボート)(図示せず)が収納され、該ボートに所定枚数の基板(ウェーハ)が水平多段に保持される様になっている。
前記処理室2にはガス供給ノズル5が設けられ、該ガス供給ノズル5には処理ガス供給ライン6が接続され、該処理ガス供給ライン6には触媒としてのピリジン(pyridine)供給源7、純水(H2 O)供給源8、酸化性ガスであるヘキサクロロジシラン(HCD)供給源9が接続されている。
前記処理ガス供給ライン6を構成する配管には開閉弁18,19,20及び21,22,23が設けられている。
前記処理ガス供給ライン6には前記開閉弁21,22,23の下流側にサポートガス供給ライン11が接続され、該サポートガス供給ライン11は不活性ガス供給源、例えば窒素ガス供給源12に接続されている。前記サポートガス供給ライン11を構成する配管には、開閉弁24,25,26及び27,28,29が設けられており、更に流量制御器31,32,33が設けられている。
前記処理ガス供給ライン6の前記開閉弁21,22,23の上流側に原料排出ライン14が接続され、該原料排出ライン14は排気装置15に接続されている。該原料排出ライン14を構成する配管には、それぞれ開閉弁45,46,47が設けられている。
前記窒素ガス供給源12と前記ピリジン供給源7、前記純水供給源8、前記ヘキサクロロジシラン供給源9とはキャリアガスライン13によって接続され、該キャリアガスライン13を構成する配管には、開閉弁35,36,37及び開閉弁38,39,40が設けられ、又流量制御器42,43,44が設けられている。
前記排気装置15は排気ライン16により前記反応管3に接続され、前記排気ライン16には開閉弁48が設けられている。
又、前記処理ガス供給ライン6と前記キャリアガスライン13を構成する配管同士は、開閉弁51,52,53を介して個別にバイパスされている。
上記基板処理装置に於ける基板処理について説明する。
以下に示す基板処理は、HCD、純水、ピリジンを用いた触媒ALD−SiO成膜処理を実施した場合に関する。
先ず、縦型半導体製造装置に於ける触媒ALD−SiO成膜処理のシーケンスを、図2により説明する。
前記開閉弁21,22,23を閉塞し、前記開閉弁45,47を開いた状態で前記原料排出ライン14より吸引し、前記キャリアガスライン13からキャリアガスである窒素ガスを前記ピリジン供給源7、前記ヘキサクロロジシラン供給源9に供給して、バブリングを開始する。キャリアガスの供給量としては、HCD/ピリジンに対して0.5slm/0.75slmとする。前記処理室2にサポートガス供給ライン11よりサポートN2 を各配管毎に0.5slmずつ供給する(HCD準備 STEP:01)。
前記開閉弁45,46,47を閉じ、前記開閉弁21,23を開いて、HCD/ピリジンを前記処理室2に供給する。この時のHCD/ピリジンのサポートN2 は、0.5slm/0.25slmとする(HCDflow STEP:02)。
サポートN2 、キャリアN2 を止めて炉内を10秒排気する。続いて、サポートN2 を3.0slmずつ各配管から流し、10秒パージする。これら排気/パージを2回繰返す(排気/パージ STEP:03)。
前記開閉弁21,22,23を閉塞し、前記開閉弁46,47を開いた状態で前記原料排出ライン14より吸引し、前記キャリアガスライン13からキャリアガスである窒素ガスを前記ピリジン供給源7、前記純水供給源8に供給して、バブリングを開始する。キャリアガスの供給量としては、H2 O/ピリジンに対して2.0slm/0.8slmとする。前記処理室2へはサポートガス供給ライン11よりサポートN2 を各配管毎に0.5slmずつ供給する(H2 O準備 STEP:04)。
前記開閉弁45,46,47を閉じ、前記開閉弁22,23を開いて、H2 O/ピリジンを前記処理室2に供給する。この時のH2 O/ピリジンのサポートN2 は、0.0slm/0.2slmとする(H2 Oflow STEP:05)。
サポートN2 、キャリアN2 を止めて、基板処理炉1内を10秒排気する。続いて、サポートN2 を3.0slmずつ各配管から流し、10秒パージする。斯かる排気/パージ工程を2回繰返す(排気/パージ STEP:06)。
前記STEP:01から前記STEP:06迄の工程を複数回繰返すことで成膜処理を行う。
尚、前記ピリジン供給源7、前記純水供給源8、前記ヘキサクロロジシラン供給源9の温度は、それぞれ20℃、20℃、39℃に保っている。
上記工程によりウェーハ55に成膜した場合の、膜厚分布状態を図3に示す。
図3(A)に示される様に、ウェーハ55の中央に向って膜厚が薄くなっており、又該膜厚を示す等高線が密となっており、ウェーハ55面内の均一性は3.9%となっており、充分とはいえない。
次に、前記STEP:05(H2 O flow)後の前記STEP:06(排気/パージ)の時間を、排気20秒/パージ20秒、排気10秒/パージ10秒、排気10秒/パージ10秒と拡大して膜厚均一性について確認を行った。
前記STEP:06に於ける排気/パージを拡大することで、膜厚均一性が2.72%と改善されることが確認できた。
この結果から、HCD flow時の残留水分が膜厚の均一性に悪影響を及すと判断した。更に、残留水分について影響を確認する過程で、ピリジンの特性として、水が容易に溶込むことが判明した。
従って、成膜処理工程に無水ピリジンを使うこととした。尚、無水ピリジンは、浸透圧差を利用した脱水処理、吸着を利用した脱水処理、蒸留による脱水処理等によって作られる。
成膜処理工程に無水ピリジンを使用した場合と一般のピリジンを使用した場合で、HCDパルスタイムを変化させた時の、セルフリミットの状態を図4に示す。
図4より、通常のピリジンに対して無水ピリジンを使用することで、セルフリミットの効果が増大していることが分る。
又、無水ピリジンを使用した場合の膜厚均一性を、図3(B)に示す。膜厚を示す等高線が粗となっており、ウェーハ中心部の膜厚が薄くなっていることが改善され、ウェーハ面内の均一性は1.98%に向上した。
これらの結果から、ピリジン中の水分が面内の均一性に悪影響を及ぼしていることが判明した。
更に、HCD flow時に於ける残留水分の膜厚均一性に対する影響を確認する為、前記STEP:06(排気/パージ)を他の条件でも実施した。
無水ピリジンを使用し、(排気時間/パージ時間)×回数が、(5秒/5秒)×2回の場合、膜厚均一性は2.59%であり、又(3秒/3秒)×2回の場合、膜厚均一性は3.19%と悪化していった。従って、排気時間/パージ時間を長くすること、例えば上記した様に10秒/10秒にすることで均一性が向上することが確認できた。
上記確認事項から、以下のことが考察できる。
ヘキサクロロジシラン(HCD)、純水、ピリジンを用いた触媒ALD−SiO成膜では、HCDと純水が交互に供給されることで、セルフリミット効果が現れ成膜されていく。
ところが、HCDと共に触媒として供給されるピリジンに水分が含まれていると、HCDと純水が交互に供給が行われるとは言えなくなる。その為、セルフリミット効果が弱くなる現象が起きたと考えられる。
又、ピリジンに水分が含まれていると、ウェーハエッジに於いて、その水分とHCDがセルフリミットに関係なく消費されていき、ウェーハ中心部に原料が供給され難くなる現象が起きると考えられる。従って、ウェーハ中心部で膜厚が薄くなり、ウェーハ面内均一性が悪化したと考えられる。
而して、本発明ではHCD flow時の残留水分の影響を除去する為、排気時間/パージ時間を長くし、又無水ピリジンを使用し、ピリジンに水分が含まれることの悪影響を除去した。
1 基板処理炉
2 処理室
3 反応管
5 ガス供給ノズル
7 ピリジン供給源
8 純水供給源
9 ヘキサクロロジシラン供給源
11 サポートガス供給ライン
12 窒素ガス供給源
13 キャリアガスライン
14 原料排出ライン
2 処理室
3 反応管
5 ガス供給ノズル
7 ピリジン供給源
8 純水供給源
9 ヘキサクロロジシラン供給源
11 サポートガス供給ライン
12 窒素ガス供給源
13 キャリアガスライン
14 原料排出ライン
Claims (6)
- 処理室に基板を搬入する工程と、
前記基板に対して、原料ガスおよび脱水処理が施された触媒ガスと、酸化性ガスおよび前記触媒ガスとを互いに混合しないよう交互に供給する工程と、
前記処理室から前記基板を搬出する工程と、
を行なうことにより前記基板に酸化膜を形成する工程を有することを特徴とする半導体装置の製造方法。 - 処理室に収容された基板に対して、原料ガスおよび脱水処理が施されたガスである触媒ガスを供給する工程と、
前記基板上を排気する工程と、
前記基板に対して酸化性ガスと前記触媒ガスを供給する工程と、
前記基板上を排気する工程と、
を順に複数回繰り返し行い、前記基板に膜を形成する工程を有する半導体装置の製造方法。 - 基板が収容された処理室に不活性ガスを供給する工程と、
前記処理室に原料ガスおよび脱水処理が施されたガスである触媒ガスを供給する工程と、
前記処理室を排気する工程と、
前記処理室に前記不活性ガスを供給する工程と、
前記処理室に酸化性ガスおよび前記触媒ガスを供給する工程と、
前記処理室を排気する工程と、
を順に複数回繰り返し行い、前記基板に膜を形成する工程を有する半導体装置の製造方法。 - 基板を収容する処理室と、
前記処理室に収容された基板に対して原料ガス、酸化性ガスおよび脱水処理が施されたガスである触媒ガスを供給するガス供給手段と、
前記処理室に収容された基板上を排気する排気手段と、
前記ガス供給手段および前記排気手段を制御して、前記処理室に収容された基板に対して原料ガスおよび脱水処理が施された触媒ガスと、酸化性ガスおよび前記触媒ガスとを互いに混合しないよう交互に供給することにより前記基板に酸化膜を形成する制御部と、
を有する基板処理装置。 - 基板を収容する処理室と、
前記処理室に収容された基板に対して原料ガス、酸化性ガスおよび脱水処理が施されたガスである触媒ガスを供給するガス供給手段と、
前記処理室に収容された基板上を排気する排気手段と、
前記ガス供給手段および前記排気手段を制御して、前記処理室に収容された基板に対して前記原料ガスと前記触媒ガスを供給する処理と、前記基板上を排気する処理と、前記基板に前記酸化性ガスと前記触媒ガスを供給する処理と、前記基板上を排気する処理と、を順に複数回繰り返し行い、前記基板に膜を形成する制御部と、
を有する基板処理装置。 - 基板を収容する処理室と、
前記処理室に収容された基板に対して原料ガス、酸化性ガスおよび脱水処理が施されたガスである触媒ガスを供給するガス供給手段と、
前記処理室に収容された基板上を排気する排気手段と、
前記ガス供給手段および前記排気手段を制御して、基板が収容された前記処理室に不活性ガスを供給する処理と、前記処理室に前記原料ガスおよび前記触媒ガスを供給する処理と、前記処理室を排気する処理と、前記処理室に前記不活性ガスを供給する処理と、前記処理室に酸化性ガスおよび前記触媒ガスを供給する処理と、前記処理室を排気する処理と、を順に複数回繰り返し行い、前記基板に膜を形成する制御部と、
を有する基板処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013094007A JP2013179332A (ja) | 2013-04-26 | 2013-04-26 | 半導体装置の製造方法および基板処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013094007A JP2013179332A (ja) | 2013-04-26 | 2013-04-26 | 半導体装置の製造方法および基板処理装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008022317A Division JP5341358B2 (ja) | 2008-02-01 | 2008-02-01 | 半導体装置の製造方法及び基板処理装置及び基板処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013179332A true JP2013179332A (ja) | 2013-09-09 |
Family
ID=49270643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013094007A Pending JP2013179332A (ja) | 2013-04-26 | 2013-04-26 | 半導体装置の製造方法および基板処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013179332A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017031480A (ja) * | 2015-08-04 | 2017-02-09 | 株式会社デンソー | 薄膜製造装置および薄膜製造方法 |
JP2018131661A (ja) * | 2017-02-16 | 2018-08-23 | レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード | Si含有膜の成膜方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004100007A (ja) * | 2002-09-11 | 2004-04-02 | Asahi Denka Kogyo Kk | 薄膜の製造方法及びこれに用いられる化学気相成長用原料組成物 |
JP2004260192A (ja) * | 2003-02-27 | 2004-09-16 | Samsung Electronics Co Ltd | シロキサン化合物を利用した二酸化シリコン膜の形成方法 |
-
2013
- 2013-04-26 JP JP2013094007A patent/JP2013179332A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004100007A (ja) * | 2002-09-11 | 2004-04-02 | Asahi Denka Kogyo Kk | 薄膜の製造方法及びこれに用いられる化学気相成長用原料組成物 |
JP2004260192A (ja) * | 2003-02-27 | 2004-09-16 | Samsung Electronics Co Ltd | シロキサン化合物を利用した二酸化シリコン膜の形成方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017031480A (ja) * | 2015-08-04 | 2017-02-09 | 株式会社デンソー | 薄膜製造装置および薄膜製造方法 |
JP2018131661A (ja) * | 2017-02-16 | 2018-08-23 | レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード | Si含有膜の成膜方法 |
JP7061432B2 (ja) | 2017-02-16 | 2022-04-28 | レール・リキード-ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード | Si含有膜の成膜方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101247828B1 (ko) | 반도체 처리용 성막 방법 및 성막 장치와, 컴퓨터로 판독 가능한 매체 | |
KR101705966B1 (ko) | 클리닝 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 | |
KR101202299B1 (ko) | 반도체 장치의 제조 방법 및 기판 처리 장치 | |
KR20120126012A (ko) | 가스 공급 장치, 열처리 장치, 가스 공급 방법 및 열처리 방법 | |
JP2012199306A (ja) | 成膜方法及び成膜装置 | |
JP2011029284A (ja) | 成膜方法及び成膜装置 | |
JP2011187934A (ja) | 成膜方法、成膜装置、および成膜装置の使用方法 | |
JP3913723B2 (ja) | 基板処理装置及び半導体デバイスの製造方法 | |
WO2017168513A1 (ja) | 基板処理装置、半導体装置の製造方法および記録媒体 | |
JP5341358B2 (ja) | 半導体装置の製造方法及び基板処理装置及び基板処理方法 | |
KR102297247B1 (ko) | 처리 용기 내의 부재를 클리닝하는 방법, 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램 | |
JP5839514B2 (ja) | 成膜方法、成膜装置、および成膜装置の使用方法 | |
JP2013179332A (ja) | 半導体装置の製造方法および基板処理装置 | |
JP6020227B2 (ja) | ガス供給系及び成膜装置 | |
JP2017139297A (ja) | 成膜方法及び成膜装置 | |
JP7101283B2 (ja) | クリーニング方法、半導体装置の製造方法、基板処理装置、およびプログラム | |
JP2018166190A (ja) | 洗浄副生成物の付着抑制方法及びこれを用いた反応室内のクリーニング方法、並びに室温成膜装置 | |
JP4979965B2 (ja) | 基板処理装置及び半導体装置の製造方法 | |
JP5571233B2 (ja) | 薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置 | |
JP2012069844A (ja) | 半導体装置の製造方法および基板処理装置 | |
JP2011187485A (ja) | 基板処理装置 | |
JP5356569B2 (ja) | 半導体装置の製造方法及び基板処理方法並びに基板処理装置 | |
JP2009130108A (ja) | 基板処理装置及び半導体装置の製造方法 | |
JP4415005B2 (ja) | 基板処理装置 | |
WO2023037452A1 (ja) | 半導体装置の製造方法、基板処理方法、基板処理装置および記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140109 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140508 |