JP2013175042A - 電流検出装置 - Google Patents

Abstract

【課題】高電圧に対応した比較手段を用いることなく、高電圧のシステムで過電流を精度よく検出することを可能とする。
【解決手段】
負荷電流が流れる入力端子１０１と出力端子１０９を有する電流検出装置１００は、負荷電流に応じてセンス電圧を発生させる検出抵抗素子４０と、負荷電流の異常を検出するための基準電圧とセンス電圧とを比較するコンパレータ１１と、入力端子１０１と出力端子１０９の間を接続状態にする主スイッチング素子３と、入力端子１０１から検出抵抗素子へ負荷電流の一部を供給する検出用スイッチング素子７と、主スイッチング素子３が接続状態のときには、主スイッチング素子３の特性により生じた入力端子１０１の電圧に基づいて基準電圧を生成し、主スイッチング素子３が非接続状態のときには、入力端子１０１に発生する入力電圧によらない基準電圧を生成する基準電圧生成部１１０と、を含む。
【選択図】図１

Description

この発明は、負荷に流れる過電流を検出する電流検出装置に関する。

従来の電流検出装置は、負荷からスイッチング素子に流れる過電流を精度よく検出するために、スイッチング素子のオン抵抗によりスイッチング素子に生じた電圧を分圧し、その分圧された電圧を基準電圧としてコンパレータに入力している(特許文献１参照)。

特許第３７０７３５５号公報

しかしながら、上述の電流検出装置は、スイッチング素子に生じる電圧を分圧した基準電圧が直接コンパレータに入力される構成になっているため、例えば、電流検出装置が高電圧のシステムからスイッチング素子に流れる電流を検出する状況では、スイッチング素子がオフし、入力電圧に起因する高電圧がコンパレータに印加されると、コンパレータの許容値を超える場合があり、過電流の検出を正確に行えなくなることがある。そのため、高電圧のシステムで電流検出装置を使用する場合には、高電圧に対応したコンパレータを用意しなければならなかった。

本発明は、このような従来の問題点に着目してなされた。本発明の目的は、高電圧に対応した比較手段を用いることなく、高電圧のシステムでも過電流を精度よく検出することが可能な電流検出装置を提供することである。

本発明は以下のような解決手段によって前記課題を解決する。

本発明による電流検出装置は、負荷電流が流れる入力端子及び出力端子と、負荷電流に応じたセンス電圧を発生させる検出抵抗素子と、負荷電流の異常を検出するための基準電圧とセンス電圧とを比較する比較部と、を備える。さらに入力端子と出力端子の間を接続状態にする主スイッチング素子と、入力端子から検出抵抗素子へ負荷電流の一部を供給する副スイッチング素子と、を備える。そして、主スイッチング素子が接続状態のときには、主スイッチング素子の特性により生じる入力端子の電圧に基づいて基準電圧を生成する基準電圧生成部を含む。基準電圧生成部は、主スイッチング素子が非接続状態のときには、入力端子に発生する入力電圧によらない基準電圧を生成することを特徴とする。

この態様によれば、基準電圧生成部により、入力端子の電圧に基づいて基準電圧が補正されるためスイッチング素子のオン抵抗のばらつきに起因する検出レベルの変動が抑制され、かつ、入力電圧に応じた高電圧が比較部に印加されることが回避される。したがって、高電圧に対応した比較手段を電流検出装置に用いることなく、過電流を精度よく検出することができる。

本発明の実施形態、本発明の利点については、添付された図面を参照しながら以下に詳細に説明する。

図１は、本発明の第１実施形態に係る電流検出装置を示す回路図である。 図２は、第２実施形態に係る電流検出装置を示す回路図である。 図３は、第３実施形態に係る電流検出装置を示す回路図である。 図４は、第４実施形態に係る電流検出装置を示す回路図である。 図５は、第５実施形態に係る電流検出装置を示す回路図である。

（第１実施形態）
図１は、本発明の第１実施形態に係る電流検出装置１００を示す回路図である。

電流検出装置１００は、例えば、電動機などの負荷装置と接続され、負荷装置に流れる過電流を検出するものである。本実施形態では、電流検出装置１００は、インバータ５０内で使用されている。

インバータ５０は、三相電源のうち一相の直流電圧を交流電圧に変換するものである。インバータ５０は、直流電圧を供給する電源線５８及び５９と、電源線５８を電動機８００と接続する上アーム５１と、電源線５９を電動機８００と接続する下アーム５２と、を備える。

各アーム５１及び５２には、スイッチング素子とダイオードとが並列に設けられている。スイッチング素子とダイオードは、スイッチング素子に流れる電流の向きと逆向きにダイオードの順方向電流が流れるように接続される。

上アーム５１のスイッチング素子は、不図示の制御線に供給される制御信号に応じて電動機８００と電源線５８の接続状態を制御する。下アーム５２のスイッチング素子３は、制御線１０５に供給される制御信号に応じて所定期間ごとに電動機８００と電源線５９の接続状態を制御する。

本実施形態では、電流検出装置１００は、下アーム５２側に設けられている。電流検出装置１００は、電動機８００に流れる負荷電流が流入する入力端子１０１と、入力端子１０１から供給される負荷電流を出力端子１０９に出力する主スイッチング素子３と、を備える。

電流検出装置１００は、入力端子１０１からの負荷電流の一部を検出抵抗素子４０へ出力する検出用スイッチング素子７と、検出用スイッチング素子７からの負荷電流に応じたセンス電圧を発生させる検出抵抗素子４０と、を備える。

さらに電流検出装置１００は、過電流の判定基準となる基準電圧を生成する基準電圧生成部１１０と、基準電圧生成部１１０により生成される基準電圧と検出抵抗素子４０に生じたセンス電圧を比較するコンパレータ１１と、を備える。

主スイッチング素子３及び検出用スイッチング素子７（以下、単に「スイッチング素子３及び７」と称する。）は、互いに同じ構造のトランジスタにより実現される。スイッチング素子３及び７は並列にミラー接続される。

主スイッチング素子３は、コレクタに該当する入力電極１と、エミッタに該当する出力電極５と、ベースに該当し、入力電極１から出力電極５に流れる電流の量を制御する制御電極４と、を有する。主スイッチング素子３は、入力電極１が入力端子１０１と接続され、出力電極５が出力端子１０９と接続され、制御電極４が制御線１０５と接続される。

例えば、制御線１０５から主スイッチング素子３の制御電極４にＨ（Ｈｉｇｈ）レベルの制御信号が供給されると、入力電極１と出力電極５の電極間が接続状態となり、入力電極１から出力電極５に電流が流れる。そして制御線１０５から制御電極４にＬ（Ｌｏｗ）レベルの制御信号が供給されると、入力電極１と出力電極５の電極間が非接続状態となり、入力電極１から出力電極５に電流が流れなくなる。以下では、接続状態のことをＯＮ状態、非接続状態のことをＯＦＦ状態という。

ＯＮ状態の主スイッチング素子３は、入力電極１と出力電極５との間にオン抵抗が生じる。このオン抵抗の特性は、スイッチング素子ごとにばらつきを有している。例えば、オン抵抗の抵抗値は、スイッチング素子の製造条件等による設計値からの誤差（ばらつき）を含んでいる。さらにオン抵抗の抵抗値は、スイッチング素子３及び７の温度に応じて変化する温度特性を有する。この温度特性は、スイッチング素子の構造などによって決まる。

主スイッチング素子３のオン抵抗のばらつきは、コンパレータ１１の検出精度に影響を与える。このため、後述する基準電圧生成部１１０によって主スイッチング素子３の特性のばらつきを考慮した基準電圧が生成される。

検出用スイッチング素子７は、主スイッチング素子３よりもオン抵抗の抵抗値が小さい副スイッチング素子である。検出用スイッチング素子７は、主スイッチング素子３と比較して微量な負荷電流を入力端子１０１から検出抵抗素子４０に出力する。

検出用スイッチング素子７は、コレクタに該当する電極であって主スイッチング素子３と共通の入力電極１と、エミッタに該当する出力電極と、ベースに該当する電極であって主スイッチング素子３と共通の制御電極４と、を有する。具体的には検出用スイッチング素子７は、入力電極１が入力端子１０１と接続され、出力電極が検出抵抗素子４０と接続され、制御電極４は、主スイッチング素子３の制御電極と共に制御線１０５に接続される。これにより、主スイッチング素子３に流れる電流量に応じて、検出用スイッチング素子７から検出抵抗素子４０へ流れる電流量が調整される。

本実施形態では、主スイッチング素子３がＯＮ状態になると、検出用スイッチング素子７もＯＮ状態となり、検出用スイッチング素子７は入力端子１０１から検出抵抗素子４０へ負荷電流を供給する。また、主スイッチング素子３がＯＦＦ状態になると、検出用スイッチング素子７もＯＦＦ状態となり、検出用スイッチング素子７は検出抵抗素子４０への負荷電流の供給を停止する。

検出抵抗素子４０は、検出用スイッチング素子７から供給される負荷電流によりセンス電圧を発生させる。具体的には、検出抵抗素子４０の一端に発生する電圧が、センス電圧としてコンパレータ１１に入力される。なお、検出抵抗素子４０の他端は、出力端子１０９と同じように接地線に接続される。

基準電圧生成部１１０は、コンパレータ１１に入力する基準電圧を生成する。スイッチング素子３及び７がＯＮ状態であるときには、入力電極１から出力電極５に流れる電流により、主スイッチング素子３のオン抵抗に応じた素子電圧が入力端子１０１に生じる。基準電圧生成部１１０は、入力端子１０１に生じる素子電圧に基づいて主スイッチング素子３のオン抵抗の前記ばらつきを相殺する基準電圧を生成する。

また、基準電圧生成部１１０は、スイッチング素子３及び７がＯＦＦ状態であるときには、入力端子１０１に発生する入力電圧によらない保護電圧を基準電圧として生成する。

基準電圧生成部１１０は、基準電圧を発生させる抵抗回路１１１と、コンパレータ１１を保護する保護電圧を抵抗回路１１１に発生させる保護回路１１２と、を備える。

抵抗回路１１１は、抵抗素子１２及び１３が直列に接続された回路である。抵抗回路１１１に印加される電圧は、抵抗素子１２及び１３によって分割され、抵抗素子１２と抵抗素子１３の接続部分に発生する分割電圧が基準電圧としてコンパレータ１１に入力される。

抵抗素子１２及び１３は、主スイッチング素子３の特性のばらつきに起因するコンパレータ１１での検出レベルの変動が相殺されるように抵抗値が設計される。具体的には、抵抗素子１２及び１３の抵抗値は次式を満たすように設計される。なお、抵抗素子１２はＲ２、抵抗素子１３はＲ３、検出抵抗素子４０はＲｓ、検出用スイッチング素子７のオン抵抗はＲｏｎ、主スイッチング素子３のオン抵抗はＲｏｎのｍ倍と表わす。ｍは有理数である。

保護回路１１２は、スイッチング素子３及び７がＯＮ状態であるときには、入力端子１０１の電圧に応じた電流を抵抗回路１１１へ出力する。これにより、抵抗回路１１１の一端には主スイッチング素子３の特性に応じた電圧（以下「特性電圧」ともいう。）が設定される。また、保護回路１１２は、スイッチング素子３及び７がＯＦＦ状態であるときには、コンパレータ１１が許容する許容電圧範囲内の保護電圧を抵抗回路１１１に設定する。

保護回路１１２は、コンパレータ１１に保護電圧を供給する電圧源９と、電圧源９からの電流に応じて抵抗回路１１１に生じる電圧を調整する抵抗素子１０と、抵抗回路１１１から入力端子１０１の電圧を遮断するダイオード８と、を備える。

基準電圧生成部１１０では、電圧源９に抵抗素子１０の一端が接続され、抵抗素子１０の他端は抵抗素子１２の一端とダイオード８のアノード電極とに接続され、ダイオード８のカソード電極が入力端子１０１に接続される。また、抵抗素子１２の他端は、抵抗素子１３の一端とコンパレータ１１の非反転入力端子とに接続され、抵抗素子１３の他端が接地線に接続される。

コンパレータ１１は、基準電圧生成部１１０により生成される基準電圧と、検出抵抗素子４０に生じるセンス電圧とを比較する比較部である。例えば、コンパレータ１１は、センス電圧が基準電圧よりも低いときには、Ｌレベルの判定信号を出力する。また、センス電圧が基準電圧の検出レベルを超えると、コンパレータ１１は、過電流の発生を示すＨレベルの判定信号を出力する。

次に、スイッチング素子３及び７がＯＮ状態のときの基準電圧生成部１１０の動作について説明する。

スイッチング素子３及び７がＯＮ状態では、電圧源９から抵抗素子１０の一端に電源電圧が供給され、電圧源９から出力される電流が、抵抗素子１０及びダイオード８を介してスイッチング素子３及び７のそれぞれに流れる。

入力電極１と出力電極５の電極間には、主スイッチング素子３の特性に応じたオン抵抗が生じているため、入力電極１から出力電極５に流れる電流により、主スイッチング素子３の特性に応じたＯＮ電圧Ｖｃｅが入力端子１０１に生じる。なお、スイッチング素子３及び７がＯＮ状態のときには、入力端子１０１から主スイッチング素子３を介して出力端子１０９へ電流が流れるため、入力端子１０１に生じる電圧は、電動機８００から印加される入力電圧に比べて極端に低くなる。

抵抗回路１１１は、主スイッチング素子３と並列に接続されているため、主スイッチング素子３のオン抵抗の抵抗値が大きくなると、ＯＮ電圧Ｖｃｅが高くなり、抵抗回路１１１に生じる特性電圧も高くなる。また、主スイッチング素子３のオン抵抗の抵抗値が小さくなると、ＯＮ電圧Ｖｃｅが低くなり、抵抗回路１１１に生じる特性電圧も低くなる。

すなわち、主スイッチング素子３のオン抵抗値が大きくなると、電圧源９から抵抗素子１０を介して入力端子１０１に流れる電流が少なくなり、抵抗回路１１１に流れる電流は多くなる。また、主スイッチング素子３のオン抵抗値が小さくなると、電圧源９から入力端子１０１に流れる電流は多くなり、抵抗回路１１１に流れる電流は少なくなる。

また、ダイオード８のアノード電極とカソード電極の電極間には、電圧源９から入力端子１０１へ流れる順方向の電流によって順方向電圧Ｖｆが発生する。

このため、抵抗素子１０とダイオード８の接続部分には、ＯＮ電圧Ｖｃｅと順方向電圧Ｖｆの電圧値を加算した特性電圧（Ｖｃｅ＋Ｖｆ）がクランプされる。特性電圧（Ｖｃｅ＋Ｖｆ）は、抵抗素子１２及び１３で分圧され、抵抗素子１２と抵抗素子１３の接続部分の基準電圧がコンパレータ１１に入力される。したがって、基準電圧Ｖｒｅfは、次式で表わすことができる。

次に、スイッチング素子３及び７がＯＦＦ状態のときの基準電圧生成部１１０の動作について説明する。

スイッチング素子３及び７がＯＦＦ状態では、電動機８００に印加された電圧が入力端子１０１に発生する。入力端子１０１に発生する入力電圧は、ダイオード８によってブロックされるため、抵抗回路１１１には入力電圧が印加されない。

このため、保護電圧Ｖｒｅfは、電圧源９から供給される電源電圧Ｖ１を、抵抗素子１０、１２及び１３で分圧した値となり、次式で表わすことができる。なお、抵抗素子１０の抵抗値はＲ１と表わす。

このように、基準電圧生成部１１０は、主スイッチング素子３のＯＮ期間とＯＦＦ期間とで、それぞれ独立して基準電圧と保護電圧とを生成し、基準電圧又は保護電圧をコンパレータ１１に出力する。

本実施形態によれば、スイッチング素子３及び７の各々が入力端子１０１と出力端子１０９の端子間に設けられている。スイッチング素子３及び７がＯＮ状態のときには、入力端子１０１からの電流の一部が検出用スイッチング素子７から検出抵抗素子４０へ流れ、入力端子１０１には主スイッチング素子３のオン抵抗に応じた素子電圧が生じる。基準電圧生成部１１０は、入力端子１０１に生じた素子電圧に基づいて主スイッチング素子３の特性のばらつきを相殺する基準電圧を生成する。

さらに基準電圧生成部１１０は、スイッチング素子３及び７がＯＦＦ状態のときには、入力端子１０１に印加される入力電圧によらない基準電圧を生成する。これにより、コンパレータ１１が故障するほどの高電圧が入力端子１０１に印加された場合でも、入力電圧の大きさに応じて基準電圧が変化することはないので、入力電圧に起因する高電圧がコンパレータ１１に印加されることはなくなる。

したがって、入力電圧に応じた高電圧がコンパレータ１１に印加されることが回避され、かつ、スイッチング素子３がＯＮ状態のときに入力端子１０１に生じる電圧に基づいて基準電圧が補正されるのでコンパレータ１１での検出レベルの変動が抑制される。よって、電流検出装置１００は、高電圧の入力によるコンパレータ１１の故障を防止することができ、かつ、主スイッチング素子３の特性にばらつきがあっても一定の検出精度で過電流を検出することができる。このため、電流検出装置１００は、高電圧に対応したコンパレータが設けられていない状況でも、高電圧のシステムにおいて過電流を精度よく検出することが可能となる。

また、本実施形態では、基準電圧生成部１１０において、基準電圧を補正するための抵抗回路１１１がスイッチング素子３及び７と並列に設けられ、保護回路１１２が、抵抗回路１１１と入力端子１０１との間に設けられている。保護回路１１２は、スイッチング素子３及び７がＯＮ状態であるときに、入力端子１０１の電圧に応じて主スイッチング素子３の特性電圧を抵抗回路１１１に設定する。そしてスイッチング素子３及び７がＯＦＦ状態であるときには、保護回路１１２はコンパレータ１１の許容電圧範囲内の保護電圧を抵抗回路１１１に設定する。

よって、保護回路１１２は、抵抗回路１１１に設定する電圧の大きさを入力端子１０１の電圧の大きさに応じて変化させるとともに、抵抗回路１１１に保護電圧を発生させることができる。したがって、保護回路１１２は、過電流の検出精度を低下させることなく、許容電圧範囲を超える高電圧がコンパレータ１１に印加されることを防ぐことができる。また、保護回路１１２が基準電圧を発生させる抵抗回路１１１を利用して保護電圧も発生させることから、基準電圧生成部１１０には１つの抵抗回路１１１のみを設ければよい。このため、簡易な構成で基準電圧生成部１１０を実現することができる。

また、本実施形態では、保護回路１１２において、ダイオード８が入力端子１０１と抵抗回路１１１との間に設けられ、電圧源９から抵抗素子１０を介して抵抗回路１１１とダイオード８のアノード電極とに電流が供給される。

このため、スイッチング素子３及び７がＯＮ状態であるときには、電圧源９から入力端子１０１の電圧に応じた電流が抵抗素子１０を介してダイオード８に流れ、抵抗素子１０により抵抗回路１１１に生じる電圧が調整される。また、スイッチング素子３及び７がＯＦＦ状態であるときには、入力端子１０１に印加される高電圧がダイオード８により遮断される。

よって、保護回路１１２にダイオード８と抵抗素子１０の小型の素子を設けるだけで、入力端子１０１に印加された高電圧を遮断しつつ、主スイッチング素子３の特性に応じた特性電圧を抵抗回路１１１に設定することができる。したがって、回路規模の増大を抑えつつ低コストかつ簡易な構成で電流検出装置１００を実現することができる。

また、本実施形態では、検出抵抗素子４０が検出用スイッチング素子７の出力電極側に設けられているため、スイッチング素子３及び７がＯＦＦ状態のときには、検出用スイッチング素子７により検出抵抗素子４０が入力端子１０１から遮断される。

このため、検出抵抗素子４０を主スイッチング素子３の出力電極５側に設ける構成と比較して、検出抵抗素子４０で消費される電力を抑制することができる。さらに、コンパレータ１１の許容電圧範囲を超える高電圧が入力端子１０１に入力されたときにも、高電圧がセンス電圧としてコンパレータ１１に印加されることを防止できる。したがって、電流検出装置１００では、スイッチング素子３及び７のＯＦＦ期間中に、基準電圧だけでなくセンス電圧についてもコンパレータ１１への高電圧の入力を防止することができる。このため、高電圧に対応したコンパレータを電流検出装置１００に設ける必要がないので、電流検出装置１００の製造コストの増加を抑えることができる。

また、スイッチング素子３及び７がＯＮ状態のときには、入力端子１０１から主スイッチング素子３を流れる電流と、入力端子１０１から検出用スイッチング素子７を流れる電流との間で位相差が生じないため、コンパレータ１１は、検出抵抗素子４０に生じるセンス電圧と基準電圧との比較を迅速に行うことができる。

（第２実施形態）
図２は、本発明の第２実施形態に係る電流検出装置２００を示す回路図である。

電流検出装置２００は、図１に示した電流検出装置１００内の基準電圧生成部１１０に代えて基準電圧生成部２１０を備えている。以下では、第１実施形態と異なる点のみを説明し、第１実施形態と同一の構成については同一の符号を付して説明を省略する。

基準電圧生成部２１０は、基準電圧生成部１１０に対応するものである。基準電圧生成部２１０は、抵抗素子１７及び１８が直列に接続された抵抗回路２１１と、抵抗回路２１１と接続される保護回路２１２と、を備える。なお、抵抗素子１７は及び１８は、図１に示した抵抗素子１２及び１３に対応する。

保護回路２１２は、抵抗素子１０に対応する抵抗素子１４と、抵抗回路１１１に生じる電圧の大きさを制限するツェナーダイオード１５と、入力端子１０１に発生する入力電圧からツェナーダイオード１５を保護する抵抗素子１６と、を備える。

ツェナーダイオード１５は、保護電圧が所定の許容電圧範囲を超えないように、抵抗回路２１１の一端に生じる電圧をツェナー電圧に制限する素子である。

保護回路２１２では、電圧源９に抵抗素子１６の一端が接続され、抵抗素子１６の他端は、抵抗回路２１１の一端とツェナーダイオード１５のカソード電極と抵抗素子１４の一端とに接続される。抵抗素子１４の他端は入力端子１０１と接続され、ツェナーダイオード１５のアノード電極は接地線に接続される。

次に、スイッチング素子３及び７がＯＮ状態のときの基準電圧生成部２１０の動作について説明する。

スイッチング素子３及び７がＯＮ状態では、電圧源９から抵抗素子１６の一端に電源電圧が供給され、電圧源９から出力された電流が、抵抗素子１６及び１４を介して主スイッチング素子３に流れる。このとき、入力電極１と出力電極５の電極間には、主スイッチング素子３の特性に応じたオン抵抗が生じている。

このため、入力電極１から出力電極５に流れる電流に応じたＯＮ電圧Ｖｃｅが入力端子１０１に生じる。そして、入力電極１と抵抗素子１４の接続部分はＯＮ電圧Ｖｃｅにクランプされる。

よって、抵抗素子１７及び１８の接続部分に発生する基準電圧Ｖｒｅfは、次式で表わすことができる。なお、抵抗素子１０はＲ４、抵抗素子１４はＲ５、抵抗素子１７はＲ６、抵抗素子１８はＲ７と表わす。

次に、スイッチング素子３及び７がＯＦＦ状態のときの基準電圧生成部２１０の動作について説明する。

スイッチング素子３及び７がＯＦＦ状態では、入力端子１０１は、電動機８００から入力電圧を受ける。入力電圧の大きさに拘わらず、抵抗素子１７の一端は、ツェナーダイオード１５のツェナー電圧Ｖｚｄによってクランプされる。よって、保護電圧Ｖｒｅfは、ツェナー電圧Ｖｚｄを抵抗素子１７及び１８で分圧した値となり、次式で表わすことができる。

本実施形態によれば、抵抗回路２１１の一端は抵抗素子１４を介して入力端子１０１と接続されると共にツェナーダイオード１５のカソード電極と接続され、電圧源９から抵抗素子１６を介して抵抗回路２１１と入力端子１０１に電流が流れる。

このため、主スイッチング素子３がＯＦＦ状態のときに、入力端子１０１に高電圧が印加されると、抵抗回路２１１に生じる電圧がツェナーダイオード１５によりツェナー電圧に制限される。そして主スイッチング素子３がＯＮ状態のときには、抵抗回路２１１に生じる電圧は、電圧源９から入力端子１０１へ流れる電流量に応じて抵抗素子１６により特性電圧に調整される。

よって、保護回路２１２は、抵抗回路２１１に生じる電圧をツェナー電圧の大きさに制限しつつ、主スイッチング素子３の特性に応じた特性電圧を抵抗回路２１１に設定することができる。

したがって、電流検出装置２００は、第１実施形態と同様、過電流の検出精度を低下させることなく、スイッチング素子３及び７のＯＦＦ期間に高電圧がコンパレータ１１に印加されることを防ぐことができる。また、保護回路２１２は、電圧源９と抵抗素子１４及び１６とツェナーダイオード１５のみで構成されることから、回路規模を抑えつつ低コストかつ簡易な構成で電流検出装置２００を実現することができる。

（第３実施形態）
図３は、本発明の第３実施形態に係る電流検出装置３００を示す回路図である。

電流検出装置３００は、図１に示した電流検出装置１００内の基準電圧生成部１１０に代えて基準電圧生成部３１０を備えている。

基準電圧生成部３１０は、基準電圧生成部１１０に対応するものである。基準電圧生成部３１０は、抵抗素子２０及び２１が直列に接続された抵抗回路３１１と、抵抗回路３１１と接続される保護回路３１２と、を備える。なお、抵抗素子２０及び２１は、図１に示した抵抗素子１２及び１３に対応する。

保護回路３１２は、図１に示した保護回路１１２内の抵抗素子１０及びダイオード８に代えて、抵抗素子１０に対応する抵抗素子１９と、抵抗素子２１の一端に生じる電圧の大きさを制限するツェナーダイオード２２と、を備えている。

保護回路３１２では、電圧源９に抵抗素子１９の一端が接続され、抵抗素子１９の他端は、入力端子１０１と抵抗素子２０の一端とに接続される。抵抗素子２０の他端は、抵抗素子２１の一端とツェナーダイオード２２のカソード電極とに接続される。また、ツェナーダイオード２２のアノード電極と抵抗素子２１の他端は接地線に接続される。

次に、スイッチング素子３及び７がＯＮ状態のときの基準電圧生成部２１０の動作について説明する。

スイッチング素子３及び７がＯＮ状態では、電圧源９から抵抗素子１９の一端に電源電圧が供給され、電圧源９から出力された電流が、抵抗素子１９を介してスイッチング素子３及び７に流れる。このとき、入力電極１と出力電極５の電極間には、主スイッチング素子３のオン抵抗により、入力電極１から出力電極５に流れる電流に応じたＯＮ電圧Ｖｃｅが発生する。

このため、入力電極１と抵抗素子１９の接続部分には、ＯＮ電圧Ｖｃｅが発生する。よって、抵抗素子２０及び２１の接続部分に発生する基準電圧Ｖｒｅfは、次式で表わすことができる。なお、抵抗素子２０はＲ９、抵抗素子２１はＲ１０と表わす。

次に、スイッチング素子３及び７がＯＦＦ状態のときの基準電圧生成部３１０の動作について説明する。

スイッチング素子３及び７がＯＦＦ状態では、入力端子１０１に電動機８００から印加された入力電圧が発生する。入力電圧は、抵抗素子２０及び２１で分圧され、抵抗素子２０と抵抗素子２１の接続部分に発生する分割電圧がツェナーダイオード２２のカソード側に印加される。

例えば、分割電圧がツェナーダイオード２２のツェナー電圧Ｖｚｄよりも高いときには、ツェナーダイオード２２にツェナー電流が流れ、抵抗素子２０と抵抗素子２１の接続部分にはツェナー電圧Ｖｚｄがクランプされる。このため、保護電圧Ｖｒｅfは、次式のとおり、ツェナー電圧Ｖｚｄとなる。

本実施形態によれば、抵抗素子２０と抵抗素子２１の接続部分にツェナーダイオード２２のカソード電極が接続される。そして、主スイッチング素子３がＯＦＦ状態のときに、入力端子１０１に許容電圧範囲を超える高電圧が印加されると、ツェナーダイオード２２によって、抵抗素子２０と抵抗素子２１の接続部分の電圧がツェナー電圧に制限される。また、主スイッチング素子３がＯＮ状態のときには、抵抗回路２１１に生じる電圧は、電圧源９から入力端子１０１へ流れる電流に応じて抵抗素子１９により調整される。

よって、保護回路３１２は、抵抗素子２０と抵抗素子２１の接続部分の電圧をツェナーダイオード２２のツェナー電圧に制限しつつ、主スイッチング素子３の特性に応じた電圧を抵抗回路３１１に設定することができる。

したがって、電流検出装置３００は、第１及び第２実施形態と同様、コンパレータ１１への高電圧の入力を防ぐことができ、かつ、スイッチング素子３及び７がＯＮ状態のときには過電流を精度よく検出することができる。また、保護回路３１２は、電圧源９と抵抗素子１９とツェナーダイオード２２のみで構成されるため、回路規模の増大を抑えつつ低コストかつ簡易な構成で電流検出装置３００を実現することができる。

（第４実施形態）
図４は、本発明の第４実施形態に係る電流検出装置４００を示す回路図である。

電流検出装置４００は、図１に示した電流検出装置１００内の基準電圧生成部１１０に代えて基準電圧生成部４１０を備えている。本実施形態では、スイッチング素子３及び７は、ノーマリーオフの電圧型素子により実現される。

基準電圧生成部４１０は、基準電圧生成部１１０に対応するものである。基準電圧生成部４１０は、抵抗素子２３及び２４が直列に接続された抵抗回路４１１と、入力端子１０１に発生する入力電圧を抵抗回路４１１に対して遮断する保護回路４１２と、保護回路４１２を制御する制御回路４１３と、を備える。なお、抵抗素子２３及び２４は、図１に示した抵抗素子１２及び１３に対応する。

保護回路４１２は、スイッチング素子３及び７のＯＦＦ状態を識別し、抵抗回路４１１と入力端子１０１の間の接続を切断する。本実施形態では、保護回路４１２としてリレーが用いられ、リレー４１２は、入力端子１０１と抵抗回路４１１の間に設けられる。

リレー４１２は、入力端子１０１と抵抗回路４１１の一端との間を接続又は切断するリレー接点と、制御線１０５からの制御信号に応じてリレー接点を駆動するコイルと、を備える。本実施形態では、スイッチング素子３及び７のＯＮ状態又はＯＦＦ状態を識別する識別情報として、制御線１０５から供給される制御信号が用いられる。

例えば、リレー４１２は、制御線１０５から制御信号として接続電圧がコイルに供給されると、リレー接点が駆動して入力端子１０１と抵抗回路４１１がＯＮ状態となる。また、リレー４１２は、コイルへの接続電圧の供給が停止されると、入力端子１０１と抵抗回路４１１がＯＦＦ状態となる。

コンパレータ１１は、基準電圧とセンス電圧とを比較して負荷電流が異常か否かの判定結果を制御回路４１３に出力する。コンパレータ１１は、センス電圧が基準電圧のレベルを超えると、判定信号のレベルをＬレベルからＨレベルに切り替え、判定結果としてＬレベルの判定信号を制御回路４１３に出力する。

制御回路４１３は、コンパレータ１１の判定結果に基づいて下アーム５２内の主スイッチング素子３を制御するものである。制御回路４１３は、下アーム５２を駆動する駆動信号を生成する。制御回路４１３は、駆動信号とコンパレータ１１の判定結果とに基づいて過電流の発生を判定する。

制御回路４１３は、下アーム５２の駆動を制御するＣＰＵ２６と、ＣＰＵ２６の制御に従って接続電圧を出力する制御電圧出力回路２７と、下アーム５２の駆動期間にのみコンパレータ１１の判定結果を出力するＡＮＤ回路２５と、を備える。

ＣＰＵ２６は、下アーム５２を駆動するＨレベルの駆動信号、又は、下アーム５２の駆動を停止するＬレベルの停止信号を制御電圧出力回路２７に出力する。

ＡＮＤ回路２５は、ＣＰＵ２６からＨレベルの駆動信号を受け付けるとともに、コンパレータ１１からＨレベルの判定信号を受け付けたときにのみ、負荷電流の異常を示すＨレベルの判定信号をＣＰＵ２６に出力する。

制御電圧出力回路２７は、ＣＰＵ２６から駆動信号を受け付けると、スイッチング素子３及び７の制御電極４とリレー４１２のコイルとに接続電圧を供給する。また、制御電圧出力回路２７は、ＣＰＵ２６から停止信号を受け付けると、接続電圧の供給を停止する。

次に、スイッチング素子３及び７がＯＮ状態のときの基準電圧生成部４１０の動作について説明する。

スイッチング素子３及び７がＯＮ状態では、入力電極１から出力電極５に流れる電流に応じたＯＮ電圧Ｖｃｅが入力端子１０１に生じる。スイッチング素子３及び７は、ノーマリーＯＦＦの電圧型素子であるため、制御線１０５からスイッチング素子３及び７の制御電極４とリレー４１２のコイルに接続電圧が供給されている。

リレー４１２のコイルに接続電圧が供給されると、コイルに電流が流れ、リレー接点がＯＮ状態となるため、入力端子１０１と抵抗素子２３が接続される。基準電圧Ｖｒｅfは、入力端子１０１に生じるＯＮ電圧Ｖｃｅを抵抗素子２３及２４で分圧した値となり、次式で表わすことができる。なお、抵抗素子２３はＲ１１、抵抗素子２４はＲ１２と表わす。

次に、スイッチング素子３及び７がＯＦＦ状態のときの基準電圧生成部４１０の動作について説明する。

スイッチング素子３及び７がＯＦＦ状態では、制御線１０５からの接地電圧の供給が停止されるため、リレー４１２のコイルに流れる電流が止まり、リレー接点により、入力端子１０１と抵抗素子２３の接続が切断される。

このとき、コンパレータ１１におけるセンス電圧が基準電圧よりも高くなる場合がある。このような場合にも、コンパレータ１１は、過電流の発生を示すＨレベルの判定信号をＡＮＤ回路２５に出力してしまう。しかしながら、ＡＮＤ回路２５は、ＣＰＵ２６からＨレベルの駆動信号を受けている間に、Ｈレベルの判定信号を受け付けなければ、Ｈレベルの判定信号の出力を行わない。

このように、スイッチング素子３及び７がＯＦＦ状態のときにコンパレータ１１からＨレベルの判定信号が出力されても、ＡＮＤ回路２５が、ＣＰＵ２６に対して負荷電流の異常を示す信号を出力することを抑制する。このため、リレー４１２の切断によりコンパレータ１１にて基準電圧がセンス電圧より低下することがあっても、ＣＰＵ２６が、スイッチング素子３及び７のＯＦＦ期間に負荷電流が異常であると判定することを回避できる。

本実施形態によれば、保護回路４１２は、スイッチング素子３及び７の制御電極４に発生する電圧に基づいてスイッチング素子３及び７のＯＦＦ状態を識別し、抵抗回路４１１と入力端子１０１の接続を切断する。つまり、保護回路４１２は、スイッチング素子３及び７がＯＮ状態であるときに、抵抗回路４１１と入力端子１０１とを接続し、スイッチング素子３及び７がＯＦＦ状態であるときに、抵抗回路４１１と入力端子１０１との接続を切断する。

よって、保護回路４１２は、スイッチング素子３及び７がＯＮ状態のときには入力端子１０１の電圧を抵抗回路４１１に設定し、スイッチング素子３及び７がＯＦＦ状態のときには抵抗回路４１１を入力端子１０１から切り離すことができる。

したがって、電流検出装置４００は、第１乃至第３実施形態と同様、過電流の検出精度を低下させることなく、スイッチング素子３及び７のＯＦＦ期間に入力端子１０１に印加される高電圧からコンパレータ１１を保護することができる。

（第５実施形態）
図５は、本発明の第５実施形態に係る電流検出装置５００を示す回路図である。

電流検出装置５００は、図１に示した電流検出装置１００に対応するものであり、電流検出装置１００内の基準電圧生成部１１０に代えて基準電圧生成部５１０を備えている。

基準電圧生成部５１０は、基準電圧生成部１１０に対応するものである。基準電圧生成部５１０は、主スイッチング素子３の周囲の温度を検出する温度検出回路５１１と、保護回路５１２及び抵抗回路３３と、温度検出回路５１１の検出結果に応じて基準電位を調整する基準電圧供給回路２９と、を備える。

温度検出回路５１１は、主スイッチング素子３の周囲の温度を検出し、検出された温度に応じて電圧信号を検出結果として基準電圧供給回路２９へ出力する。例えば、温度検出回路５１１は、主スイッチング素子３の周囲の温度が高いほど、高いレベルの電圧信号を出力する。

温度検出回路５１１は、周囲の温度に応じた電流を出力する温度センス用ダイオード３１と、電圧源９から温度センス用ダイオード３１に流れる電流に応じて電圧を発生する抵抗素子３０と、を備える。

抵抗回路３３は、主スイッチング素子３の特性に応じた特性電圧を基準電圧供給回路５１３に出力するために用いられる抵抗素子である。

保護回路５１２は、図１に示した保護回路１１２に対応するものである。保護回路５１２は、ダイオード２８と抵抗素子３２とを有する。

基準電圧供給回路２９は、抵抗素子３３の一端に生じる特性電圧と温度検出回路５１１からの電圧信号とに基づいて基準電圧をコンパレータ１１に供給する。

基準電圧供給回路２９には、温度検出回路５１１から主スイッチング素子３の温度を推定するための電圧信号が入力され、かつ、保護回路５１２及び抵抗素子３３から入力端子１０１の電圧に応じた特性電圧が第２入力端子に入力される。

基準電圧供給回路２９は、温度検出回路５１１からの電圧信号と、抵抗素子３３に生じる特性電圧とに基づいて基準電圧を生成する。基準電圧供給回路２９は、基準電圧をコンパレータ１１に供給する。なお、基準電圧は、第１実施形態と同様、電圧源９の電圧値と、ダイオード２８の順方向電圧値と、抵抗素子３２、抵抗素子３３及び主スイッチング素子３の抵抗値とを用いて算出することができる。

基準電圧生成部５１０では、電圧源９に抵抗素子３２の一端が接続され、抵抗素子３２の他端は、抵抗素子３３の一端と基準電圧供給回路２９の第１入力端子とダイオード２８のカソード電極とに接続される。ダイオード２８のアノード電極は入力端子１０１と接続される。また、基準電圧供給回路２９の第２入力端子は抵抗素子３０と温度センス用ダイオード３１のアノード電極とに接続される。

本実施形態によれば、基準電圧生成部５１０は、温度検出回路５１１により検出された温度と入力端子１０１の電圧とに基づいて基準電圧を生成する。このため、電流検出装置５００は、第１乃至第４実施形態と異なり、主スイッチング素子３の素子特性だけでなく、主スイッチング素子３の温度特性も考慮した基準電圧を生成することができる。

したがって、電流検出装置５００は、許容電圧範囲を超える高電圧からコンパレータ１１を保護しつつ、第１乃至第４実施形態と比べて負荷電流の異常をより正確に検出することができる。

以上、本発明の実施形態について説明したが、上記実施形態は本発明の適用例の一部を示したに過ぎず、本発明の技術的範囲を上記実施形態の具体的構成に限定する趣旨ではない。

たとえば、スイッチング素子３及び７として、ｐ型ＭＯＳ（positive channel Metal Oxide Semiconductor）などの電界効果トランジスタ（ＦＥＴ：Field effect transistor）が用いられても、同様の効果が得られる。

なお、上記実施形態は、適宜組み合わせ可能である。

１ 入力電極
３、７ スイッチング素子
４ 制御電極
５ 出力電極
８、２８、３１ ダイオード
９ 電圧源
１０、１２〜１４、１６〜２１、２３、２４、３０、３３、４０ 抵抗素子
１１ コンパレータ
１５、２２ ツェナーダイオード
１００〜５００ 電流検出装置
１１０、２１０、３１０、４１０、５１０ 基準電圧生成部
１１１、２１１、３１１、４１１ 抵抗回路
１１２、２１２、３１２、４１２、５１２ 保護回路

Claims (6)

1. 負荷から負荷電流が流入する入力端子と、
   前記負荷電流を出力するための出力端子と、
   前記負荷電流に応じたセンス電圧を発生させる検出抵抗素子と、
   前記入力端子に接続される入力電極と、前記出力端子に接続される出力電極と、前記入力電極と前記出力電極の間を接続状態又は非接続状態に制御する制御電極と、を有する主スイッチング素子と、
   前記制御電極と共通して接続される制御電極を有し、前記入力電極と出力電極の間が前記接続状態になると、前記入力端子から前記検出抵抗素子へ前記負荷電流の一部を供給し、前記入力電極と出力電極の間が前記非接続状態になると、前記検出抵抗素子への電流の供給を停止する副スイッチング素子と、
   前記主スイッチング素子が前記接続状態のときに、前記入力電極から前記出力電極に流れる電流と前記主スイッチング素子の特性とにより生じる前記入力端子の電圧に基づいて基準電圧を生成し、前記主スイッチング素子が前記非接続状態のときに、前記入力端子に発生する入力電圧によらない基準電圧を生成する基準電圧生成部と、
   前記基準電位生成部により生成される基準電圧と前記センス電圧とを比較する比較部と、を含む電流検出装置。
2. 請求項１に記載の電流検出装置において、
   前記基準電圧生成部は、
   前記基準電圧を発生させる抵抗回路と、
   前記主スイッチング素子が前記接続状態であるときには、前記入力端子の電圧に応じた電流を前記抵抗回路に出力し、前記主スイッチング素子が前記非接続状態であるときには、前記比較部における許容電圧範囲内の保護電圧を前記抵抗回路に設定する保護回路と、を含む、電流検出装置。
3. 請求項２に記載の電流検出装置において、
   前記保護回路は、前記抵抗回路に電圧を供給する電圧源と、前記電圧源から前記入力端子に流れる電流に応じて前記抵抗回路の電圧を調整する調整抵抗素子と、前記抵抗回路に対して前記入力電圧を遮断するダイオードと、を有し、
   前記電圧源には前記調整抵抗素子の一端が接続され、前記調整抵抗素子の他端は前記抵抗回路の一端と前記ダイオードのカソード電極とに接続され、前記ダイオードのアノード電極が前記入力端子に接続される、電流検出装置。
4. 請求項２に記載の電流検出装置において、
   前記保護回路は、前記抵抗回路に電圧を供給する電圧源と、前記電圧源から前記入力端子への電流に応じて前記抵抗回路に生じる電圧を調整する調整抵抗素子と、前記抵抗回路に生じる電圧の大きさを制限するツェナーダイオードと、前記入力電圧から前記ツェナーダイオードを保護する保護抵抗素子と、を有し、
   前記電圧源には前記調整抵抗素子の一端が接続され、前記調整抵抗素子の他端は前記抵抗回路の一端と前記ツェナーダイオードのカソード電極と前記保護抵抗素子の一端とに接続され、前記保護抵抗素子が前記入力端子に接続される、電流検出装置。
5. 請求項２記載の電流検出装置において、
   前記抵抗回路は、前記比較部と接続される基準抵抗素子を有し、
   前記保護回路は、前記抵抗回路に電圧を供給する電圧源と、前記電圧源から前記入力端子に流れる電流に応じて前記抵抗回路の電圧を調整する調整抵抗素子と、前記基準抵抗素子に生じる電圧の大きさを制限するツェナーダイオードと、を有し、
   前記電圧源には前記調整抵抗素子の一端が接続され、前記調整抵抗素子の他端は前記抵抗回路の一端と前記入力端子とに接続され、前記基準抵抗素子と前記比較部の接続部分に前記ツェナーダイオードのカソード電極が接続される、電流検出装置。
6. 請求項２記載の電流検出装置において、
   前記保護回路は、前記主スイッチング素子の前記非接続状態を識別し、前記抵抗回路と前記入力端子の接続を切断する、電流検出装置。

Images