JP2013165126A

JP2013165126A - 半導体集積回路並びに半導体集積回路の設計方法及び設計装置

Info

Publication number: JP2013165126A
Application number: JP2012026574A
Authority: JP
Inventors: Hiroyoshi Hisaie; 弘義久家
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2012-02-09
Filing date: 2012-02-09
Publication date: 2013-08-22

Abstract

【課題】ＬＳＩの領域を有効活用すること。
【解決手段】本発明にかかる半導体集積回路の設計方法は、マクロ回路の本体部分の外周に所定幅の予備領域を設定し、マクロ回路を搭載する半導体集積回路の基板ノイズ解析の結果に基づいて当該マクロ回路へのガードリングの要否を判定し、ガードリングが必要と判定した場合、予備領域をガードリングの敷設領域とし、ガードリングが不要と判定した場合、予備領域を他の回路のための信号配線領域とする。
【選択図】図３

Description

本発明は、半導体集積回路並びに半導体集積回路の設計方法及び設計装置に関する。

ＬＳＩ（ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｉｏｎ）に搭載するマクロのうち外部からのノイズに対する感度が高い（外部からのノイズに弱い）ものについては、当該マクロの設計（レイアウト）時に、基板ノイズ伝播防止用つまりノイズ遮断目的のために予めガードリングの敷設を行っている。これにより、当該マクロのＬＳＩ搭載後のマクロ外からのノイズ伝播を抑制する対策がなされていた。ここで、一般的なガードリングの敷設の手法としては、Ｐ＋拡散層，ノンドープ，フローティングＮウェル，ディープＮウェル等の領域でマクロをドーナツ形状で囲むと共に、その領域を電源やグランド等の電源配線で接地する手法がある。特許文献１及び２には、このようなガードリングに関する技術が開示されている。

また、特許文献３には、耐圧性能に優れる半導体装置に関する技術が開示されている。特許文献３にかかる半導体装置は、第１導電型の不純物を有する第１半導体領域と、第１半導体領域の表面側の中央領域に形成されているとともに第２導電型の不純物を含む第２半導体領域と、第１半導体領域の表面側の第２半導体領域の外側を一巡する領域内に形成されているとともに第２導電型の不純物を含む複数の拡散領域を備えている。当該半導体装置は、第２半導体領域の外側を一巡する領域の少なくとも一部において、島状の拡散領域が連なった状態で形成されていることを特徴とする。

尚、特許文献４には、設計対象となる半導体装置の回路面積を縮小するための回路解析方法に関する技術が開示されている。

特開２００８−５３２５７号公報特開２００８−２３５２９６号公報特開２００７−２２７６２０号公報特開２００９−１４０２１６号公報

しかしながら、上述したガードリング領域を設けることは、ＬＳＩの領域を有効活用できないおそれがあるという問題点がある。それは、実際にマクロをＬＳＩに搭載した場合、ＬＳＩの動作条件によっては、ＬＳＩからのノイズ発生が少なく、マクロへの影響が問題ないこともあり得る。このような場合には、結果的にガードリング領域が不要といえる。しかし、上述した特許文献１〜３では、予めガードリング領域を敷設することを決定しておく必要がある。この場合には、マクロに設けられたガードリングは過剰品質であり、ＬＳＩのコストに不利となる。一方、ガードリング領域の有無の両方のマクロを用意することは、マクロ設計や情報データベース管理、さらにはコスト面で問題がある。

本発明の第１の態様にかかる半導体集積回路は、
論理回路の外周に所定幅の予備領域を含み、
当該論理回路を基板に搭載した際にガードリングが必要な場合には前記予備領域をガードリングの敷設領域とし、当該ガードリングが不要な場合には前記予備領域を他の論理回路のための信号配線領域として用いる。

本発明の第２の態様にかかる半導体集積回路の設計方法は、
マクロ回路の本体部分の外周に所定幅の予備領域を設定し、
前記マクロ回路を搭載する半導体集積回路の基板ノイズ解析の結果に基づいて当該マクロ回路へのガードリングの要否を判定し、
前記ガードリングが必要と判定した場合、前記予備領域をガードリングの敷設領域とし、
前記ガードリングが不要と判定した場合、前記予備領域を他の回路のための信号配線領域とする。

本発明の第３の態様にかかる半導体集積回路の設計装置は、
マクロ回路の本体部分の外周に所定幅の予備領域が設定された当該マクロ回路を搭載する半導体集積回路の基板ノイズ解析の結果に基づいて当該マクロ回路へのガードリングの要否を判定し、
前記ガードリングが必要と判定した場合、前記予備領域をガードリングの敷設領域とし、
前記ガードリングが不要と判定した場合、前記予備領域を他の回路のための信号配線領域とする。

本発明の第１乃至第３の態様により、ハードマクロの設計時においては、ガードリング領域の敷設を行わずに予備領域としておくため、当該ハードマクロをＬＳＩに搭載する際に、ガードリングの要否を判定した結果必要でない場合には、当該予備領域を他の論理回路のための信号配線領域として有効活用することができる。

本発明により、ＬＳＩの領域を有効活用するための半導体集積回路並びに半導体集積回路の設計方法及び設計装置を提供することができる。

本発明の実施の形態１にかかるマクロ外周部に、ガードリングエリア領域（P+拡散領域）を備えたマクロ回路の概念を示す図である。本発明の実施の形態１にかかる図１のマクロガードリング部分のシリコン基板下を含む断面図である。本発明の実施の形態１にかかる図１のマクロで、ガードリング不要時のマクロ周辺図である。本発明の実施の形態１にかかる図３のマクロガードリング部分のシリコン基板下ならびに配線構造を含む断面図である。本発明の実施の形態１にかかる図１のマクロで、ガードリング敷設を施したマクロの図である。本発明の実施の形態１にかかる図５のマクロガードリング部分のシリコン基板下ならびに配線構造を含む断面図である。本発明の実施の形態２にかかるマクロ外周部に、ガードリングエリア領域（ゲート電極）を備えたマクロ回路の概念を示す図である。本発明の実施の形態２にかかる図７のマクロガードリング部分のシリコン基板下を含む断面図である。本発明の実施の形態２にかかる図７のマクロで、ガードリング不要時のマクロ周辺図である。本発明の実施の形態２にかかる図７のマクロガードリング部分のシリコン基板下ならびに配線構造を含む断面図である。本発明の実施の形態２にかかる図７のマクロで、ガードリング敷設を施したマクロ回路の概念を示す図である。本発明の実施の形態２にかかる図１１のマクロガードリング部分のシリコン基板下ならびに配線構造を含む断面図である。本発明の実施の形態３にかかるマクロ外周部に、ガードリングエリア領域（Ｎウェル上のＰ＋／Ｎ＋拡散，とＰウェル上のＰ＋／Ｎ＋拡散）を備えたマクロの図である。本発明の実施の形態３にかかる図１３のマクロガードリング部分のシリコン基板下を含む断面図である。本発明の実施の形態３にかかる図１３のマクロで、ガードリング不要時のマクロ周辺図である。本発明の実施の形態３にかかる図１５のマクロガードリング部分のシリコン基板下ならびに配線構造を含む断面図である。本発明の実施の形態３にかかる図１３のマクロで、ガードリング敷設を施したマクロの図である。本発明の実施の形態３にかかる図１７のマクロガードリング部分のシリコン基板下ならびに配線構造を含む断面図である。本発明の実施の形態４にかかるＲＴＬレベルからのマクロガードリング設置フロー図（前半）である。本発明の実施の形態４にかかるＲＴＬレベルからのマクロガードリング設置フロー図（後半）である。本発明の実施の形態４にかかるゲートレベルからのマクロガードリング設置フロー図（前半）である。本発明の実施の形態４にかかるゲートレベルからのマクロガードリング設置フロー図（後半）である。

本発明にかかる半導体集積回路は、論理回路の外周に所定幅の予備領域を含み、当該論理回路を基板に搭載した際にガードリングが必要な場合には前記予備領域をガードリングの敷設領域とし、当該ガードリングが不要な場合には前記予備領域を他の論理回路のための信号配線領域として用いるものである。

また、本発明にかかる半導体集積回路の設計方法は、マクロ回路の本体部分の外周に所定幅の予備領域を設定し、前記マクロ回路を搭載する半導体集積回路の基板ノイズ解析の結果に基づいて当該マクロ回路へのガードリングの要否を判定し、前記ガードリングが必要と判定した場合、前記予備領域をガードリングの敷設領域とし、前記ガードリングが不要と判定した場合、前記予備領域を他の回路のための信号配線領域とする。

また、本発明にかかる半導体集積回路の設計装置は、マクロ回路の本体部分の外周に所定幅の予備領域が設定された当該マクロ回路を搭載する半導体集積回路の基板ノイズ解析の結果に基づいて当該マクロ回路へのガードリングの要否を判定し、前記ガードリングが必要と判定した場合、前記予備領域をガードリングの敷設領域とし、前記ガードリングが不要と判定した場合、前記予備領域を他の回路のための信号配線領域とする。

以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略する。

＜発明の実施の形態１＞
図１は、本発明の実施の形態１にかかるマクロ回路ＭＣ１の概念を示す図である。マクロ回路ＭＣ１は、マクロ本体Ｍの外周部に、Ｐ＋拡散領域の予備領域Ｂ１を備えるように設計されたものである。予備領域Ｂ１は、ガードリング領域として用いることが可能な領域であり、Ｐ＋拡散領域であるものとする。

図２は、本発明の実施の形態１にかかるマクロ回路ＭＣ１のシリコン基板下を含む断面図である。ＰウェルＰＷ１及びＰＷ２は、図１のマクロ本体Ｍに対応し、Ｐ＋拡散Ｂ１１及びＢ１２は、図１の予備領域Ｂ１に対応する。

図３は、本発明の実施の形態１にかかるマクロ回路ＭＣ１をＬＳＩに搭載したときにガードリングが不要となる場合におけるマクロ周辺図である。ガードリングが不要となる場合とは、例えば、ＬＳＩの動作条件によっては、ＬＳＩからのノイズ発生が少なく、マクロ回路ＭＣ１への影響が問題ない場合が該当する。このとき、本発明の実施の形態１では、予備領域Ｂ１のシリコン基板の上を自由な配線領域とし、ＬＳＩ内の他の論理回路のための配線領域として使用可能とする。図３では、予備領域Ｂ１の上に信号配線ＳＷ１１及びＳＷ１２が配線されていることを示している。図４は、図３の場合におけるシリコン基板下及び配線構造を含む断面図である。ここでは、Ｐ＋拡散Ｂ１１の上に信号配線ＳＷ１１が、Ｐ＋拡散Ｂ１２の上に信号配線ＳＷ１２がそれぞれ配線されていることを示す。

図５は、本発明の実施の形態１にかかるマクロ回路ＭＣ１をＬＳＩに搭載したときにガードリングが必要となる場合におけるマクロ周辺図である。ガードリングが必要となる場合とは、例えば、ＬＳＩからのノイズ発生によりマクロ回路ＭＣ１への影響が無視できない場合が該当する。このとき、本発明の実施の形態１では、予備領域Ｂ１上に拡散コンタクトＤ１及びＧＮＤ電源配線Ｇ１を敷設することで、予備領域Ｂ１をマクロ本体Ｍに対するガードリング領域として用いることを示す。つまり、予備領域Ｂ１上に拡散コンタクトＤ１及びＧＮＤ電源配線Ｇ１の配線パタンを設けた構造を示す。ここで、拡散コンタクトＤ１は、予備領域Ｂ１とＧＮＤ電源配線Ｇ１を接続する。

図６は、図５の場合におけるシリコン基板下及び配線構造を含む断面図である。ここでは、Ｐ＋拡散Ｂ１１の上に拡散コンタクトＤ１１及びＧＮＤ電源配線Ｇ１１が、Ｐ＋拡散Ｂ１２の上に拡散コンタクトＤ１２及びＧＮＤ電源配線Ｇ１２がそれぞれ敷設されていることを示す。Ｐ＋拡散Ｂ１１とＧＮＤ電源配線Ｇ１１とは、拡散コンタクトＤ１１を介して接続されることを示す。また、Ｐ＋拡散Ｂ１２とＧＮＤ電源配線Ｇ１２とは、拡散コンタクトＤ１２を介して接続されることを示す。これにより、Ｐ＋拡散Ｂ１１及びＰ＋拡散Ｂ１２に電界が生じ、ガードリングとして機能する。

このように、本発明の実施の形態１では、まず、マクロ回路ＭＣ１の設計時においては、予備領域Ｂ１をガードリング領域又は他の論理回路のための配線領域のいずれとしても使用可能にしている。そして、マクロ回路ＭＣ１をＬＳＩに搭載する際のチップレイアウト時に、ＬＳＩの動作条件に応じて予備領域Ｂ１の用途をガードリング領域又は他の論理回路のための配線領域として決定した上で敷設するものである。このため、マクロ回路ＭＣ１にノイズの影響が小さい場合には、予備領域Ｂ１を他の論理回路の配線領域として用いることでＬＳＩの領域を有効活用することができる。ここで、本発明の実施の形態１では、予備領域Ｂ１をＰ＋拡散領域により実現している。

言い換えると、本発明の実施の形態１は、マクロの外周部に、基板ノイズ伝播を防止するためのガードリング形成のためのガードリング領域を備えたマクロであって、チップレイアウト時に、前記エリアに固定電位の配線を敷設し、ガードリングを生成することを特徴とするものである。つまり、マクロの設計時には、ガードリング領域のみを確保しておき、ＬＳＩのレイアウト時にガードリングを行うことで、ガードリング不要の場合は、その領域をＬＳＩの信号配線領域として有効利用し、またガードリング敷設を行う場合は、ガードリングありマクロを作成し、外部からのノイズにより耐性の高いチップレイアウトを行うことができる。

＜発明の実施の形態２＞
図７は、本発明の実施の形態２にかかるマクロＭの外周部に、予備領域Ｂ２としてゲート電極を備えたマクロ回路ＭＣ２の図である。図８は、本発明の実施の形態２にかかる図７のマクロ回路ＭＣ２のマクロガードリング部分（予備領域Ｂ２）のシリコン基板下を含む断面図である。ＰウェルＰＷ３及びＰＷ４は、ＰウェルＰＷ１及びＰＷ２と接続している。ゲート電極Ｂ２１及びＢ２２は、図７の予備領域Ｂ２に対応する。ゲート酸化膜ＧＯＸ１は、ＰウェルＰＷ３とゲート電極Ｂ２１を接続する。ゲート酸化膜ＧＯＸ２は、ＰウェルＰＷ４とゲート電極Ｂ２２を接続する。

図９は、本発明の実施の形態２にかかるマクロ回路ＭＣ２をＬＳＩに搭載したときにガードリングが不要となる場合におけるマクロ周辺図である。このとき、本発明の実施の形態２では、予備領域Ｂ２のシリコン基板の上（配線領域部分）は、自由な配線領域とし、ＬＳＩ内の他の論理回路のための配線領域として使用可能とする。図９では、予備領域Ｂ２の上に信号配線ＳＷ２１及びＳＷ２２が配線されていることを示している。
図１０は、図９の場合におけるシリコン基板下及び配線構造を含む断面図である。ここでは、ゲート電極Ｂ２１の上に信号配線ＳＷ２１が、ゲート電極Ｂ２２の上に信号配線ＳＷ２２がそれぞれ配線されていることを示す。つまり、ゲート酸化膜ＧＯＸ１及びＧＯＸ２並びにゲート電極Ｂ２１及びＢ２２を除くシリコン基板の上は、配線パタンが占有していることを示す。

図１１は、本発明の実施の形態２にかかるマクロ回路ＭＣ２をＬＳＩに搭載したときにガードリングが必要となる場合におけるマクロ周辺図である。このとき、本発明の実施の形態２では、予備領域Ｂ２上にＶＤＤ電源配線ＶＤ１及びＶＤ２並びにゲートコンタクトＤ２を敷設することで、予備領域Ｂ２をマクロ本体Ｍに対するガードリング領域として用いることを示す。つまり、予備領域Ｂ２の上に配線パタンを設けた構造となっている。ここで、ゲートコンタクトＤ２は、ゲート電極である予備領域Ｂ２とＶＤＤ電源配線ＶＤ１及びＶＤ２とを接続する。

図１２は、本発明の実施の形態２にかかる図１１の場合におけるシリコン基板下及び配線構造を含む断面図である。ここでは、シリコン基板上のゲート酸化膜ＧＯＸ１及びゲート電極Ｂ２１の上にゲートコンタクトＤ２１及びＶＤＤ電源配線ＶＤ２１が、シリコン基板上のゲート酸化膜ＧＯＸ２及びゲート電極Ｂ２２の上にゲートコンタクトＤ２２及びＶＤＤ電源配線ＶＤ２２がそれぞれ敷設されていることを示す。ゲート電極Ｂ２１とＶＤＤ電源配線ＶＤ２１は、ゲートコンタクトＤ２１を介して接続されることを示す。また、ゲート電極Ｂ２２とＶＤＤ電源配線ＶＤ２２は、ゲートコンタクトＤ２２を介して接続されることを示す。これにより、ガードリングとして機能する。

このように、本発明の実施の形態２においてもマクロ回路ＭＣ２の設計時に、ゲート酸化膜ＧＯＸ１及びＧＯＸ２並びにゲート電極Ｂ２１及びＢ２２により予備領域Ｂ２を設けている。よって、実施の形態１と同様の効果を得ることができる。

＜発明の実施の形態３＞
図１３は、本発明の実施の形態３にかかるマクロＭの外周部に、予備領域Ｂ３１〜Ｂ３４を備えたマクロ回路ＭＣ３の図である。ここで、予備領域Ｂ３１はＮウェル上に形成したＰ＋拡散、予備領域Ｂ３２はＮウェル上に形成したＮ＋拡散、予備領域Ｂ３３はＰウェル上に形成したＮ＋拡散、予備領域Ｂ３４はＰウェル上に形成したＰ＋拡散で実現されている。

図１４は、本発明の実施の形態３にかかる図１３のマクロ回路ＭＣ３のマクロガードリング部分（予備領域Ｂ３１〜Ｂ３４）のシリコン基板下を含む断面図である。シリコン基板下のＮウェルＮ上に形成したＰ＋拡散ＮＰ及びＮ＋拡散ＮＮと、ＰウェルＰ上に形成したＮ＋拡散ＰＮ及びＰ＋拡散ＰＰとの領域の構造を示す。

図１５は、本発明の実施の形態３にかかる図１３のマクロ回路ＭＣ３をＬＳＩに搭載したときにガードリングが不要となる場合におけるマクロ周辺図である。このとき、本発明の実施の形態３では、予備領域Ｂ３１〜Ｂ３４のシリコン基板の上（配線領域部分）は、自由な配線領域となり、ＬＳＩ内の他の論理回路のための配線領域として使用可能とする。図１５では、予備領域Ｂ３１〜Ｂ３４の上に信号配線ＳＷ３１及びＳＷ３２が配線されていることを示している。

図１６は、図１５の場合におけるシリコン基板下及び配線構造を含む断面図である。ここでは、ＮウェルＮ上に形成したＰ＋拡散ＮＰ及びＮ＋拡散ＮＮと、ＰウェルＰ上に形成したＮ＋拡散ＰＮ及びＰ＋拡散ＰＰとの上に、信号配線ＳＷ３２が配線されていることを示している。つまり、図１６は、シリコン基板上に配線パタンが占有していることを示す。

図１７は、本発明の実施の形態３にかかるマクロ回路ＭＣ３をＬＳＩに搭載したときにガードリングが必要となる場合におけるマクロ周辺図である。このとき、本発明の実施の形態３では、予備領域Ｂ３１上にＧＮＤ電源配線Ｇ３１を敷設し、予備領域Ｂ３４上にＧＮＤ電源配線Ｇ３２を敷設し、予備領域Ｂ３２及びＢ３３上にＶＤＤ電源配線ＶＤ３を敷設することで、予備領域Ｂ３１〜Ｂ３４をマクロ本体Ｍに対するガードリング領域として用いることを示す。ここで、拡散コンタクトＤ３のそれぞれは、予備領域Ｂ３１〜Ｂ３４のいずれかとＧＮＤ電源配線Ｇ３１、Ｇ３２又はＶＤＤ電源配線ＶＤ３とを接続する。

図１８は、本発明の実施の形態３にかかる図１７の場合におけるシリコン基板下及び配線構造を含む断面図である。ＮウェルＮ上に形成したＰ＋拡散ＮＰとＧＮＤ電源配線Ｇ３１は、拡散コンタクトＤ３１を介して接続され、ＮウェルＮ上に形成したＮ＋拡散ＮＮとＶＤＤ電源配線ＶＤ３は、拡散コンタクトＤ３２を介して接続され、ＰウェルＰ上に形成したＮ＋拡散ＰＮとＶＤＤ電源配線ＶＤ３は、拡散コンタクトＤ３３を介して接続され、ＰウェルＰ上に形成したＰ＋拡散ＰＰとＧＮＤ電源配線Ｇ３２は、拡散コンタクトＤ３４を介して接続されていることを示す。これにより、ガードリングとして機能する。

このように、本発明の実施の形態３においてもマクロ回路ＭＣ３の設計時に、ＮウェルＮ上に形成したＰ＋拡散ＮＰ及びＮ＋拡散ＮＮを予備領域Ｂ３１及びＢ３２とし、ＰウェルＰ上に形成したＮ＋拡散ＰＮ及びＰ＋拡散ＰＰを予備領域Ｂ３３及びＢ３４として設けている。よって、実施の形態１と同様の効果を得ることができる。

＜発明の実施の形態４＞
本発明の実施の形態４では、上述した発明の実施の形態１〜３にかかるマクロ回路ＭＣ１〜ＭＣ３をＬＳＩに搭載する場合におけるＬＳＩのレイアウト設計方法を説明する。本発明の実施の形態４にかかるレイアウト設計方法は、例えば、当該レイアウト設計方法を実装したコンピュータプログラムを情報処理装置内の制御装置により実行することによっても実現可能である。この場合、当該情報処理装置は、半導体集積回路の設計装置といえる。その際、当該情報処理装置は、以下で用いられる各種情報を格納するための記憶装置も備えるものとする。

図１９及び図２０は、本発明の実施の形態４にかかるＲＴＬレベルからのマクロガードリング設置フロー図である。まず、前提として、上述した記憶装置には、予めＬＳＩネット情報１０１、ＬＳＩフロアプラン情報１０２、ＬＳＩ動作情報１０３、セルライブラリ情報１０４、シリコン基板下プロセス情報１０７及びマクロノイズ感度情報１０９が格納済みであるものとする。

ここで、ＬＳＩネット情報１０１は、ＲＴＬレベルのネット情報である。ＬＳＩフロアプラン情報１０２は、ＬＳＩのサイズやＬＳＩのハードマクロならびにＲＴＬレベルの階層マクロの配置情報を含む情報である。ＬＳＩ動作情報１０３は、ＲＴＬレベルのＬＳＩの動作情報である。セルライブラリ情報１０４は、論理合成を行うために必要なプリミティブセルの遅延及び消費電力並びにセル動作や端子特性等の動作情報である。シリコン基板下プロセス情報１０７は、設計対象のシリコン基板下におけるプロセス情報である。マクロノイズ感度情報１０９は、ＬＳＩに搭載するマクロ回路におけるノイズの感度情報である。

この場合において、まず、当該情報処理装置は、消費電力見積もり処理を行う（Ｓ１１）。消費電力見積もり処理では、ＬＳＩネット情報１０１、ＬＳＩフロアプラン情報１０２、ＬＳＩ動作情報１０３を入力とし、セルライブラリ情報１０４に基づいて、ゲートレベルへの仮想論理合成並びに消費電力計算及びタイミングウィンドウ計算を行う。ここで、これらの処理については、例えば、Ｓｙｎｏｐｓｙｓ社のＤｅｓｉｇｎＣｏｍｐｉｌｅｒ／ＰｏｗｅｒＣｏｍｐｉｌｅｒやＡｐａｃｈｅ社のＰｏｗｅｒＴｈｅａｔｏｒ等のツールと同等の機能で実現可能である。そして、消費電力見積もり処理では、ＬＳＩのサイズ情報やハードマクロやＲＴＬレベルの配置情報とともに、上記計算結果を、ＬＳＩ消費電力情報１０５として記憶装置に格納する。

次に、当該情報処理装置は、ＬＳＩ電流波形マップ作成処理を行う（Ｓ１２）。ＬＳＩ電流波形マップ作成処理では、ＬＳＩ消費電力情報１０５を入力し、ハードマクロ及びゲートレベルのセル毎に電流波形作成を行う。そして、ＬＳＩ電流波形マップ作成処理では、ハードマクロ及びＲＴＬレベルの配置情報からゲートレベルに座標変換した配置情報とともに、ＬＳＩ電流波形マップ情報１０６として記憶装置に格納する。

続いて、当該情報処理装置は、ＬＳＩ基板ノイズ解析処理を行う（Ｓ１３）。ＬＳＩ基板ノイズ解析処理では、ＬＳＩ電流波形マップ情報１０６と、シリコン基板下プロセス情報１０７を入力し、シリコン基板下の寄生情報抽出及びシリコン基板下のＲＣネットワーク作成を行う。ここで、寄生情報抽出及びＲＣネットワーク作成は、例えば、Ｃａｄｅｎｃｅ社のＡｓｓｕｒｅと同等の機能で実現可能である。また併せて、ＬＳＩ基板ノイズ解析処理では、ハードマクロやゲートレベルの電流波形情報をノイズ源とした、基板ノイズ伝播シミュレーションを行い、着目しているハードマクロへ伝播する基板ノイズ波形情報算出を行う。ここで、これらの処理については、例えば、Ａｐａｃｈｅ社のＲｅｄｈａｗｋや、特許文献４に記載される手法で実現可能である。そして、ＬＳＩ基板ノイズ解析処理では、当該計算結果をＬＳＩ基板ノイズ情報１０８として記憶装置に格納する。

その後、当該情報処理装置は、着目マクロ部分のノイズ判定処理を行う（Ｓ１４）。ノイズ判定処理では、ＬＳＩ基板ノイズ情報１０８の着目マクロの基板ノイズ波形情報をもとに、ＦＦＴ変換処理でノイズ波形の周波数成分とノイズレベル算出を行う。そして、ノイズ判定処理では、マクロノイズ感度情報１０９に含まれるマクロのノイズに対するピークノイズ値許容情報と周波数成分許容情報をもとに、着目マクロへの伝播ノイズが問題あるか否かを判定する。

ステップＳ１４で問題なしと判定された場合、当該情報処理装置は、マクロのガードリング解除処理を行う（Ｓ１５）。つまり、上述した実施の形態１〜３におけるガードリング不要の場合となる。このとき、ガードリング解除処理では、マクロのガードリングエリア領域（予備領域Ｂ１等）の配線禁止情報の解除を行う。併せて、ガードリング解除処理では、ＬＳＩ配線エリア情報ガードリングエリア追加１１０の当該ガードリングエリア領域を配線可能エリア情報として記憶装置に格納する。

その後、当該情報処理装置は、ＬＳＩのレイアウト処理を行う（Ｓ１６）。ＬＳＩのレイアウト処理では、ＬＳＩ配線エリア情報ガードリングエリア追加１１０を入力とし、配線時にその情報をもとに信号配線を行う。

ステップＳ１４で問題ありと判定された場合、当該情報処理装置は、マクロのガードリング設定処理を行う（Ｓ１７）。つまり、上述した実施の形態１〜３におけるガードリング必要の場合となる。このとき、ガードリング設定処理では、マクロのガードリングエリア領域（予備領域Ｂ１等）をガードリング設置領域として設定する。そして、ガードリング設定処理では、ＬＳＩ配線エリア情報ガードリングエリア不可侵情報１１１の当該ガードリングエリア領域を配線不可能エリア情報として記憶装置に格納する。

その後、当該情報処理装置は、マクロのガードリング生成を含むＬＳＩのレイアウト処理を行う（Ｓ１８）。マクロのガードリング生成としては、例えば、上述した実施の形態１では、予備領域Ｂ１上に拡散コンタクトＤ１及びＧＮＤ電源配線Ｇ１を敷設することに相当する。実施の形態２及び３についても同様である。そして、ＬＳＩのレイアウト処理では、ＬＳＩ配線エリア情報ガードリングエリア不可侵情報１１１を入力とし、マクロの外周部のガードリングエリア領域上でのガードリング生成を含むＬＳＩレイアウトを行う。

図２１及び図２２は、本発明の実施の形態４にかかるゲートレベルからのマクロガードリング設置フロー図である。まず、前提として、上述した記憶装置には、予めＬＳＩゲートネット情報２０１、ＬＳＩセル配置情報２０２、ＬＳＩゲート動作情報２０３、セルライブラリ情報２０４、シリコン基板下プロセス情報２０７及びマクロノイズ感度情報２０９が格納済みであるものとする。

ここで、ＬＳＩゲートネット情報２０１は、ＬＳＩのゲートレベルのネット情報である。ＬＳＩセル配置情報２０２は、ＬＳＩのサイズやＬＳＩのハードマクロならびにゲートレベルのセルの配置情報を含む情報である。ＬＳＩゲート動作情報２０３は、ＬＳＩのゲートレベルの動作情報である。セルライブラリ情報２０４は、論理合成を行うために必要なプリミティブセルの遅延及び消費電力並びにセル動作や端子特性等の動作情報である。シリコン基板下プロセス情報２０７は、設計対象のシリコン基板下におけるプロセス情報である。マクロノイズ感度情報２０９は、ＬＳＩに搭載するマクロ回路におけるノイズの感度情報である。

この場合において、まず、当該情報処理装置は、ゲート消費電力見積もり処理を行う（Ｓ２１）。ゲート消費電力見積もり処理では、ＬＳＩゲートネット情報２０１、ＬＳＩセル配置情報２０２、ＬＳＩゲート動作情報２０３を入力とし、セルライブラリ情報２０４に基づいて、ゲートレベルの消費電力計算及びタイミングウィンドウ計算を行う。ここで、これらの処理については、例えば、Ｓｙｎｏｐｓｙｓ社のＰｒｉｍｅｔｉｍｅ−ＰＸやＡｐａｃｈｅ社のＰｏｗｅｒＴｈｅａｔｏｒやＣａｄｅｎｃｅ社のＥＰＳ等のツールと同等の機能で実現可能である。そして、ゲート消費電力見積もり処理では、ＬＳＩのサイズ情報やハードマクロやゲートレベルのセル配置情報とともに、上記計算結果を、ＬＳＩゲート消費電力情報２０５として記憶装置に格納する。

次に、当該情報処理装置は、ＬＳＩ電流波形マップ作成処理を行う（Ｓ２２）。ＬＳＩ電流波形マップ作成処理では、ＬＳＩゲート消費電力情報２０５を入力し、ハードマクロ及びゲートレベルのセル毎に電流波形作成を行う。そして、ＬＳＩ電流波形マップ作成処理では、ハードマクロ及びゲートレベルのセル配置情報とともに、ＬＳＩ電流波形マップ情報２０６として記憶装置に格納する。

続いて、当該情報処理装置は、ＬＳＩ基板ノイズ解析処理を行う（Ｓ２３）。ＬＳＩ基板ノイズ解析処理では、ＬＳＩ電流波形マップ情報２０６と、シリコン基板下プロセス情報２０７を入力し、シリコン基板下の寄生情報抽出及びシリコン基板下のＲＣネットワーク作成を行う。ここで、寄生情報抽出及びＲＣネットワーク作成は、例えば、Ｃａｄｅｎｃｅ社のＡｓｓｕｒｅと同等の機能で実現可能である。また併せて、ＬＳＩ基板ノイズ解析処理では、ハードマクロやゲートレベルの電流波形情報をノイズ源とした、基板ノイズ伝播シミュレーションを行い、着目しているハードマクロへ伝播する基板ノイズ波形情報算出を行う。ここで、これらの処理については、例えば、Ａｐａｃｈｅ社のＲｅｄｈａｗｋや、特許文献４に記載される手法で実現可能である。そして、ＬＳＩ基板ノイズ解析処理では、当該計算結果をＬＳＩ基板ノイズ情報２０８として記憶装置に格納する。

その後、当該情報処理装置は、着目マクロ部分のノイズ判定処理を行う（Ｓ２４）。ノイズ判定処理では、ＬＳＩ基板ノイズ情報１０８の着目マクロの基板ノイズ波形情報をもとに、ＦＦＴ変換処理でノイズ波形の周波数成分とノイズレベル算出を行う。そして、ノイズ判定処理では、マクロノイズ感度情報２０９に含まれるマクロのノイズに対するピークノイズ値許容情報と周波数成分許容情報をもとに、着目マクロへの伝播ノイズが問題あるか否かを判定する。

ステップＳ２４で問題なしと判定された場合、当該情報処理装置は、マクロのガードリング解除処理を行う（Ｓ２５）。つまり、上述した実施の形態１〜３におけるガードリング不要の場合となる。このとき、ガードリング解除処理では、マクロのガードリングエリア領域（予備領域Ｂ１等）の配線禁止情報の解除を行う。併せて、ガードリング解除処理では、ＬＳＩ配線エリア情報ガードリングエリア追加２１０の当該ガードリングエリア領域を配線可能エリア情報として記憶装置に格納する。

その後、当該情報処理装置は、ＬＳＩのレイアウト処理を行う（Ｓ２６）。ＬＳＩのレイアウト処理では、ＬＳＩ配線エリア情報ガードリングエリア追加２１０を入力とし、配線時にその情報をもとに信号配線を行う。

ステップＳ２４で問題ありと判定された場合、当該情報処理装置は、マクロのガードリング設定処理を行う（Ｓ２７）。つまり、上述した実施の形態１〜３におけるガードリング必要の場合となる。このとき、ガードリング設定処理では、マクロのガードリングエリア領域（予備領域Ｂ１等）をガードリング設置領域として設定する。そして、ガードリング設定処理では、ＬＳＩ配線エリア情報ガードリングエリア不可侵情報２１１の当該ガードリングエリア領域を配線不可能エリア情報として記憶装置に格納する。

その後、当該情報処理装置は、マクロのガードリング生成を含むＬＳＩのレイアウト処理を行う（Ｓ２８）。マクロのガードリング生成としては、例えば、上述した実施の形態１では、予備領域Ｂ１上に拡散コンタクトＤ１及びＧＮＤ電源配線Ｇ１を敷設することに相当する。実施の形態２及び３についても同様である。そして、ＬＳＩのレイアウト処理では、ＬＳＩ配線エリア情報ガードリングエリア不可侵情報２１１を入力とし、マクロの外周部のガードリングエリア領域上でのガードリング生成を含むＬＳＩレイアウトを行う。

このように、本発明の実施の形態４により、マクロ回路ＭＣ１〜ＭＣ３をＬＳＩに搭載する場合において、ＬＳＩのレイアウト時に当該マクロ回路へのノイズの影響度合いに応じて予備領域をガードリング領域又は配線領域として活用することができる。

＜その他の発明の実施の形態＞
本発明は、マクロのガードリング構造とガードリング設置手法に関し、アナログ・ディジタル混載のＬＳＩの設計に適用することができる。また、本発明にかかるマクロを搭載したあらゆるＬＳＩにも応用することが可能である。本発明により、極力、ＬＳＩコストに不利とならないマクロガードリング構造ならびにマクロのガードリング設置手法を実現することができる。

また、従来は、実際にマクロをＬＳＩに搭載した場合、ＬＳＩの動作条件によっては結果的にガードリング不要となる場合もあった。この場合、ガードリング領域は冗長エリアとなってしまう。上述した特許文献１〜３では、マクロを搭載するＬＳＩの動作条件等を考慮することなしに、予めマクロに基板ノイズ伝播用のガードリングの敷設を行っていた。

そこで、本発明では、この冗長エリアの有効活用を実現するものである。すなわち、本発明は、マクロの外周部に、基板ノイズ伝播を防止するためのガードリング形成のためのガードリング領域を備えたマクロであって、チップレイアウト時に、前記エリアに固定電位の配線を敷設し、ガードリングを生成することを特徴とするマクロ、ならびに前記マクロを有するチップで、チップレイアウト時に、基板ノイズ解析を実施し、その結果をもとに、ガードリングを生成する手法を持ち、ガードリング不要時には、ガードリング形成エリアを、信号配線領域として使用するガードリング設置手法である。

さらに、本発明は上述した実施の形態のみに限定されるものではなく、既に述べた本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。例えば、上述の実施の形態では、本発明をハードウェアの構成として説明したが、本発明は、これに限定されるものではない。本発明は、任意の処理を、ＣＰＵ（Central Processing Unit）にコンピュータプログラムを実行させることにより実現することも可能である。

上述の例において、プログラムは、様々なタイプの非一時的なコンピュータ可読媒体（non-transitory computer readable medium）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（tangible storage medium）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Read Only Memory）、ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、ＤＶＤ（Digital Versatile Disc）、ＢＤ(Blu-ray(登録商標) Disc)、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Programmable ROM）、ＥＰＲＯＭ（Erasable PROM）、フラッシュＲＯＭ、ＲＡＭ（Random Access Memory））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（transitory computer readable medium）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。

１０１ＬＳＩネット情報
１０２ＬＳＩフロアプラン情報
１０３ＬＳＩ動作情報
１０４セルライブラリ情報
１０５ＬＳＩ消費電力情報
１０６ＬＳＩ電流波形マップ情報
１０７シリコン基板下プロセス情報
１０８ＬＳＩ基板ノイズ情報
１０９マクロノイズ感度情報
１１０ＬＳＩ配線エリア情報ガードリングエリア追加
１１１ＬＳＩ配線エリア情報ガードリングエリア不可侵情報
２０１ＬＳＩゲートネット情報
２０２ＬＳＩセル配置情報
２０３ＬＳＩゲート動作情報
２０４セルライブラリ情報
２０５ＬＳＩゲート消費電力情報
２０６ＬＳＩ電流波形マップ情報
２０７シリコン基板下プロセス情報
２０８ＬＳＩ基板ノイズ情報
２０９マクロノイズ感度情報
２１０ＬＳＩ配線エリア情報ガードリングエリア追加
２１１ＬＳＩ配線エリア情報ガードリングエリア不可侵情報
ＭＣ１マクロ回路
ＭＣ２マクロ回路
ＭＣ３マクロ回路
Ｍマクロ本体
Ｂ１予備領域
Ｂ１１Ｐ＋拡散
Ｂ１２Ｐ＋拡散
ＰＷ１Ｐウェル
ＰＷ２Ｐウェル
ＰＷ３Ｐウェル
ＰＷ４Ｐウェル
ＳＷ１１信号配線
ＳＷ１２信号配線
ＳＷ２１信号配線
ＳＷ２２信号配線
ＳＷ３１信号配線
ＳＷ３２信号配線
Ｄ１拡散コンタクト
Ｄ１１拡散コンタクト
Ｄ１２拡散コンタクト
Ｇ１ＧＮＤ電源配線
Ｇ１１ＧＮＤ電源配線
Ｇ１２ＧＮＤ電源配線
Ｂ２予備領域
Ｂ２１ゲート電極
Ｂ２２ゲート電極
ＧＯＸ１ゲート酸化膜
ＧＯＸ２ゲート酸化膜
ＶＤ１ＶＤＤ電源配線
ＶＤ２ＶＤＤ電源配線
ＶＤ２１ＶＤＤ電源配線
ＶＤ２２ＶＤＤ電源配線
Ｄ２ゲートコンタクト
Ｄ２１ゲートコンタクト
Ｄ２２ゲートコンタクト
Ｂ３１予備領域
Ｂ３２予備領域
Ｂ３３予備領域
Ｂ３４予備領域
ＮＮウェル
ＮＰＰ＋拡散
ＮＮＮ＋拡散
ＰＰウェル
ＰＮＮ＋拡散
ＰＰＰ＋拡散
Ｄ３拡散コンタクト
Ｄ３１拡散コンタクト
Ｄ３２拡散コンタクト
Ｄ３３拡散コンタクト
Ｄ３４拡散コンタクト
Ｇ３１ＧＮＤ電源配線
Ｇ３２ＧＮＤ電源配線
ＶＤ３ＶＤＤ電源配線

Claims

論理回路の外周に所定幅の予備領域を含み、
当該論理回路を基板に搭載した際にガードリングが必要な場合には前記予備領域をガードリングの敷設領域とし、当該ガードリングが不要な場合には前記予備領域を他の論理回路のための信号配線領域として用いる半導体集積回路。
前記予備領域は、Ｐ＋拡散領域、ゲート電極又はＰ＋拡散領域及びＮ＋拡散領域のいずれかであることを特徴とする請求項１に記載の半導体集積回路。
マクロ回路の本体部分の外周に所定幅の予備領域を設定し、
前記マクロ回路を搭載する半導体集積回路の基板ノイズ解析の結果に基づいて当該マクロ回路へのガードリングの要否を判定し、
前記ガードリングが必要と判定した場合、前記予備領域をガードリングの敷設領域とし、
前記ガードリングが不要と判定した場合、前記予備領域を他の回路のための信号配線領域とする
半導体集積回路の設計方法。
前記ガードリングが必要と判定した場合、前記予備領域に固定電位の配線を敷設することにより前記ガードリングの敷設領域とすることを特徴とする請求項３に記載の半導体集積回路の設計方法。
マクロ回路の本体部分の外周に所定幅の予備領域が設定された当該マクロ回路を搭載する半導体集積回路の基板ノイズ解析の結果に基づいて当該マクロ回路へのガードリングの要否を判定し、
前記ガードリングが必要と判定した場合、前記予備領域をガードリングの敷設領域とし、
前記ガードリングが不要と判定した場合、前記予備領域を他の回路のための信号配線領域とする
半導体集積回路の設計装置。