JP2013161502A - 不揮発性メモリセルアレイ、および不揮発性メモリ - Google Patents
不揮発性メモリセルアレイ、および不揮発性メモリ Download PDFInfo
- Publication number
- JP2013161502A JP2013161502A JP2012022992A JP2012022992A JP2013161502A JP 2013161502 A JP2013161502 A JP 2013161502A JP 2012022992 A JP2012022992 A JP 2012022992A JP 2012022992 A JP2012022992 A JP 2012022992A JP 2013161502 A JP2013161502 A JP 2013161502A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- current
- nonvolatile memory
- word line
- nonvolatile
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003491 array Methods 0.000 claims description 13
- 230000008859 change Effects 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 230000002950 deficient Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 230000005415 magnetization Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 101100396142 Arabidopsis thaliana IAA14 gene Proteins 0.000 description 1
- 238000012935 Averaging Methods 0.000 description 1
- 102100031658 C-X-C chemokine receptor type 5 Human genes 0.000 description 1
- 101000922405 Homo sapiens C-X-C chemokine receptor type 5 Proteins 0.000 description 1
- 101100528928 Oryza sativa subsp. japonica RL9 gene Proteins 0.000 description 1
- 101150110992 SLR1 gene Proteins 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】各々ワード線とビット線の交差に対応させて設けられる複数の不揮発性メモリセルを含む不揮発性メモリアレイにおいて、前記複数の不揮発性メモリセルには、ビット線を介したデータの書き込みおよび読み出しに使用されるメインメモリセルと、ワード線の選択によりデータの読み出し先として選択されるメインメモリセルにビット線を介して流れ込む電流と参照電流との比較結果に応じた信号を出力するセンスアンプに前記参照電流を供給する参照メモリセルとが含まれることを特徴とする不揮発性メモリセルアレイを提供する。
【選択図】図1
Description
以上本発明の実施形態について説明したが、この発明には他の実施形態も有り得る。具体的には以下の通りである。
(1)上述した実施形態では、ビット線BLLm(m=0,1)、BLRm(m=0,1)およびBLj(j=1〜n)の各々の配線形状が互いに同一となるように配線されており、ソース線SLLm(m=0,1)、SLRm(m=0,1)およびSLj(j=1〜n)の各々の配線形状が互いに同一となるように配線されていた。しかし、各ビット線の配線形状が互いに近似するように配線されており、各ソース線の配線形状が互いに近似するように配線されている態様であれば良い。要は、メインメモリセルを介した電流経路の配線抵抗と参照メモリセルを介した電流経路の配線抵抗とがほぼ同等となる態様であれば良い。
Claims (9)
- 各々ワード線とビット線の交差に対応させて設けられる複数の不揮発性メモリセルを含む不揮発性メモリセルアレイにおいて、
前記複数の不揮発性メモリセルには、
ビット線およびワード線を介した選択によりデータの書き込みおよび読み出しに使用され、データの読み出し時にビット線を介してセンスアンプに接続されるメインメモリセルと、
前記センスアンプからビット線を介して前記メインメモリセルに流れ込む電流との比較対象となる参照電流を生成するための参照メモリセルと、が含まれ、
前記参照メモリセルは、列方向に並ぶようにワード線毎に設けられている
ことを特徴とする不揮発性メモリセルアレイ。 - 前記複数の不揮発性メモリセルの各々は、1つの抵抗変化素子と1つの選択用トランジスタとからなる不揮発性メモリセル、または1つの抵抗変化素子と2つの選択用トランジスタとからなる不揮発性メモリセルであり、各不揮発性メモリセルは列毎に配線されたビット線およびソース線の間に直列に介挿されていることを特徴とする請求項1に記載の不揮発性メモリセルアレイ。
- 前記複数の不揮発性メモリセルの各々は、1つの抵抗変化素子と1つのダイオードとからなる不揮発性メモリセルであることを特徴とする請求項1に記載の不揮発性メモリセルアレイ。
- 請求項1〜3の何れか1項に記載の不揮発性メモリセルアレイと、
前記参照メモリセルの出力電流に基づいて前記参照電流を生成して前記センスアンプへ供給する参照電流生成回路と、を有し、
予め第1の記憶状態とされた第1の参照メモリセルと前記第1の記憶状態とは異なる第2の記憶状態とされた第2の参照メモリセルとを1つの参照メモリペアとし、1または複数の参照メモリペアが前記各ワード線に接続されており、
前記参照電流生成回路は、
データの読み出し先として選択されるメインメモリセルと同一のワード線に接続されている1または複数の参照メモリセルペアを構成する各参照メモリセルに流れ込む電流の平均を前記参照電流として出力する
ことを特徴とする不揮発性メモリ。 - ワード線毎に1ペアずつ前記参照メモリペアを有し、
前記不揮発性メモリセルにおいては、前記第1の参照メモリセルが列方向に並んだ第1の参照セル領域と、メインメモリセルがマトリクス状に配列されたメインセル領域と、前記第2の参照メモリセルが列方向に並んだ第2の参照セル領域とが行方向に当該順序で並ぶように、メインメモリセルおよび参照メモリセルが配列されていることを特徴とする請求項4に記載の不揮発性メモリ。 - 前記参照電流生成回路は、
一方の電流経路に沿って前記第1の参照メモリセルに電流を流し込む第1のカレントミラー回路と、
一方の電流経路に沿って前記第2の参照メモリセルに電流を流し込む第2のカレントミラー回路と、
前記第1のカレントミラー回路の他方の電流経路に沿って流れる電流を2分流して得られる一方の電流と、前記第2のカレントミラー回路の他方の電流経路に沿って流れる電流を2分流して得られる一方の電流と、を加算して出力する加算回路と、を有することを特徴とする請求項5に記載の不揮発性メモリ。 - ワード線毎に複数の前記参照メモリペアを有し、
前記不揮発性メモリセルにおいて、前記各参照メモリペアが列方向に並んだ参照セル領域と、メインメモリセルがマトリクス状に配列されたメインセル領域とが行方向に交互に並び、かつ両端が参照セル領域となるように、メインメモリセルおよび参照メモリセルが配列されていることを特徴とする請求項4に記載の不揮発性メモリ。 - マトリクス状に配列された複数の不揮発性メモリセルアレイであって、各不揮発性メモリセルアレイが、各々ワード線とビット線の交差に対応させて設けられる複数の不揮発性メモリセルを含み、前記複数の不揮発性メモリセルには、ビット線およびワード線を介した選択によりデータの書き込みおよび読み出しに使用され、データの読み出し時にビット線を介してセンスアンプに接続されるメインメモリセルと、前記センスアンプからビット線を介して前記メインメモリセルに流れ込む電流との比較対象となる参照電流を生成するための参照メモリセルと、が含まれ、前記参照メモリセルは、列方向に並ぶようにワード線毎に設けられている、複数の不揮発性メモリセルアレイと、
前記マトリクス状に配列された複数の不揮発性メモリセルの列毎に設けられる参照電流生成回路であって、前記参照電流を生成する参照電流生成回路と、を有し、
前記各不揮発性メモリセルアレイにおける各ワード線には、予め第1の記憶状態とされた第1の参照メモリセルと前記第1の記憶状態とは異なる第2の記憶状態とされた第2の参照メモリセルとを1ペアとする、1または複数の参照メモリペアが接続されており、
前記列毎に設けられる参照電流生成回路の各々は、
データの読み出し先として選択されるメインメモリセルと同一のワード線に接続されている1または複数の参照メモリペアを構成する各参照メモリセルに流れ込む電流の平均を前記参照電流として出力する
ことを特徴とする不揮発性メモリ。 - 列方向に並んだ2つの不揮発性メモリセルアレイであって、各不揮発性メモリセルアレイが、各々ワード線とビット線の交差に対応させて設けられる複数の不揮発性メモリセルを含み、前記複数の不揮発性メモリセルには、ビット線およびワード線を介した選択によりデータの書き込みおよび読み出しに使用され、データの読み出し時にビット線を介してセンスアンプに接続されるメインメモリセルと、前記センスアンプからビット線を介して前記メインメモリセルに流れ込む電流との比較対象となる参照電流を生成するための参照メモリセルと、が含まれ、前記参照メモリセルは、列方向に並ぶようにワード線毎に設けられている、2つの不揮発性メモリセルアレイと、前記2つの不揮発性メモリセルアレイの間に設けられる参照電流生成回路であって、前記参照電流を生成する参照電流生成回路とを、有し、
前記各不揮発性メモリセルアレイにおける各ワード線には、予め第1の記憶状態とされた第1の参照メモリセルと、前記第1の記憶状態とは異なる第2の記憶状態とされた第2の参照メモリセルとを1ペアとする1または複数の参照メモリペアが接続されており、
前記参照電流生成回路は、
データの読み出し先として選択されるメインメモリセルと同一のワード線に接続されている1または複数の参照メモリペアを構成する各参照メモリセルに流れ込む電流の平均を前記参照電流として出力する
ことを特徴とする不揮発性メモリ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012022992A JP5929268B2 (ja) | 2012-02-06 | 2012-02-06 | 不揮発性メモリセルアレイ、および不揮発性メモリ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012022992A JP5929268B2 (ja) | 2012-02-06 | 2012-02-06 | 不揮発性メモリセルアレイ、および不揮発性メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013161502A true JP2013161502A (ja) | 2013-08-19 |
JP5929268B2 JP5929268B2 (ja) | 2016-06-01 |
Family
ID=49173627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012022992A Active JP5929268B2 (ja) | 2012-02-06 | 2012-02-06 | 不揮発性メモリセルアレイ、および不揮発性メモリ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5929268B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9460785B2 (en) | 2014-03-06 | 2016-10-04 | Kabushiki Kaisha Toshiba | Semiconductor storage device |
WO2016186086A1 (ja) * | 2015-05-15 | 2016-11-24 | 国立大学法人東北大学 | 抵抗変化型素子を備えた記憶回路 |
US10410706B2 (en) | 2015-09-11 | 2019-09-10 | Toshiba Memory Corporation | Resistance change type memory |
US10460784B2 (en) | 2018-03-20 | 2019-10-29 | Kabushiki Kaisha Toshiba | Magnetic memory and memory system |
US11514964B2 (en) | 2017-12-08 | 2022-11-29 | Tohoku University | Storage circuit provided with variable resistance elements, reference voltage circuit and sense amplifier |
US11705176B2 (en) | 2020-08-07 | 2023-07-18 | Tohoku University | Storage circuit provided with variable resistance type elements, and its test device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002222589A (ja) * | 2000-11-27 | 2002-08-09 | Hitachi Ltd | 半導体装置 |
JP2007128597A (ja) * | 2005-11-02 | 2007-05-24 | Nec Corp | 半導体記憶装置及び半導体記憶装置の動作方法 |
-
2012
- 2012-02-06 JP JP2012022992A patent/JP5929268B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002222589A (ja) * | 2000-11-27 | 2002-08-09 | Hitachi Ltd | 半導体装置 |
JP2007128597A (ja) * | 2005-11-02 | 2007-05-24 | Nec Corp | 半導体記憶装置及び半導体記憶装置の動作方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9460785B2 (en) | 2014-03-06 | 2016-10-04 | Kabushiki Kaisha Toshiba | Semiconductor storage device |
WO2016186086A1 (ja) * | 2015-05-15 | 2016-11-24 | 国立大学法人東北大学 | 抵抗変化型素子を備えた記憶回路 |
JPWO2016186086A1 (ja) * | 2015-05-15 | 2018-04-05 | 国立大学法人東北大学 | 抵抗変化型素子を備えた記憶回路 |
US10665282B2 (en) | 2015-05-15 | 2020-05-26 | Tohoku University | Memory circuit provided with variable-resistance element |
US10410706B2 (en) | 2015-09-11 | 2019-09-10 | Toshiba Memory Corporation | Resistance change type memory |
US11514964B2 (en) | 2017-12-08 | 2022-11-29 | Tohoku University | Storage circuit provided with variable resistance elements, reference voltage circuit and sense amplifier |
US10460784B2 (en) | 2018-03-20 | 2019-10-29 | Kabushiki Kaisha Toshiba | Magnetic memory and memory system |
US11705176B2 (en) | 2020-08-07 | 2023-07-18 | Tohoku University | Storage circuit provided with variable resistance type elements, and its test device |
Also Published As
Publication number | Publication date |
---|---|
JP5929268B2 (ja) | 2016-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4625510B2 (ja) | 半導体記憶装置 | |
JP4153901B2 (ja) | 半導体記憶装置 | |
US9245609B2 (en) | Semiconductor storage device | |
JP5929268B2 (ja) | 不揮発性メモリセルアレイ、および不揮発性メモリ | |
JP5867704B2 (ja) | 不揮発性メモリセルアレイ | |
KR101068573B1 (ko) | 반도체 메모리 장치 | |
US9548111B2 (en) | Memory device | |
JP2006004479A (ja) | 半導体記憶装置 | |
JP5093234B2 (ja) | 磁気ランダムアクセスメモリ | |
US8705270B2 (en) | Semiconductor memory | |
US8630136B2 (en) | Semiconductor memory | |
US9741434B2 (en) | Resistance change memory | |
TWI546804B (zh) | 基於電阻比之記憶體胞元 | |
JP4177818B2 (ja) | 半導体記憶装置 | |
JP2013030241A (ja) | 不揮発性メモリセルおよび不揮発性メモリ | |
US8508986B2 (en) | Semiconductor device | |
JP5150932B2 (ja) | 半導体記憶装置 | |
JP5331998B2 (ja) | 不揮発性半導体記憶装置 | |
JP5076182B2 (ja) | 不揮発性半導体記憶装置 | |
KR101605607B1 (ko) | 접힌 메모리 어레이 구조를 가지는 자기 저항 메모리 장치 | |
JP2013125568A (ja) | 抵抗変化型メモリ読み出し回路 | |
JP5137390B2 (ja) | 不揮発性記憶装置 | |
JP2012069694A (ja) | 磁気メモリ | |
JP2007172703A (ja) | 差動増幅回路および不揮発性記憶装置 | |
JP2009117034A (ja) | 差動増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160418 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5929268 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |