JP2013152983A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2013152983A JP2013152983A JP2012011902A JP2012011902A JP2013152983A JP 2013152983 A JP2013152983 A JP 2013152983A JP 2012011902 A JP2012011902 A JP 2012011902A JP 2012011902 A JP2012011902 A JP 2012011902A JP 2013152983 A JP2013152983 A JP 2013152983A
- Authority
- JP
- Japan
- Prior art keywords
- base
- lead frame
- outer frame
- electrode
- igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Abstract
Description
本明細書で開示する技術は、半導体装置の製造方法に関する。 The technology disclosed in this specification relates to a method for manufacturing a semiconductor device.
半導体素子の一方の面側と他方の面側とにそれぞれリードフレームを配置し、２個のリードフレームにより半導体素子が狭持されている半導体装置が知られている。例えば、特許文献１には、２個の横型の半導体素子が２個のリードフレームにより狭持されている半導体装置が開示されている。２個の横型の半導体素子は、表面にのみ電極を備えており、それらの裏面同士が当接されている。２個のリードフレームの一方は、一方の横型の半導体素子の表面に形成された電極に当接するように配置され、２個のリードフレームの他方は、他方の横型の半導体素子の表面に形成された電極に当接するように配置されている。そして、一方のリードフレームの端子部と他方のリードフレームの端子部とが接合されることで、２個の横型の半導体素子が２個のリードフレームにより狭持されている。この状態では、一方のリードフレームが一方の横型の半導体素子の電極に押圧されて電気的に接続し、他方のリードフレームが他方の横型の半導体素子の電極に押圧されて電気的に接続している。これによって、２個の横型の半導体素子が並列に接続されている。 2. Description of the Related Art A semiconductor device is known in which a lead frame is disposed on each of one surface side and the other surface side of a semiconductor element, and the semiconductor element is held between two lead frames. For example, Patent Document 1 discloses a semiconductor device in which two horizontal semiconductor elements are sandwiched between two lead frames. The two horizontal semiconductor elements are provided with electrodes only on the front surface, and their back surfaces are in contact with each other. One of the two lead frames is disposed so as to contact an electrode formed on the surface of one horizontal semiconductor element, and the other of the two lead frames is formed on the surface of the other horizontal semiconductor element. It arrange | positions so that it may contact | abut. Then, by joining the terminal portion of one lead frame and the terminal portion of the other lead frame, two horizontal semiconductor elements are held between the two lead frames. In this state, one lead frame is pressed and electrically connected to the electrode of one horizontal semiconductor element, and the other lead frame is pressed and electrically connected to the electrode of the other horizontal semiconductor element. Yes. As a result, two horizontal semiconductor elements are connected in parallel.
縦型の半導体素子は、その表面と裏面にそれぞれ電極が形成されている。特許文献１の技術を縦型の半導体素子に適用して、１個の縦型の半導体素子を２個のリードフレームで狭持しようとすると、１個の縦型の半導体素子の表面電極と裏面電極にそれぞれリードフレームが電気的に接続され、一方のリードフレームの端子部と他方のリードフレームの端子部とが接合される。しかしながら、この場合、一方のリードフレームの端子部と他方のリードフレームの端子部とが接合されるため、半導体素子の表面電極と裏面電極とが短絡してしまう。 The vertical semiconductor element has electrodes formed on the front surface and the back surface, respectively. When the technology of Patent Document 1 is applied to a vertical semiconductor element and one vertical semiconductor element is sandwiched between two lead frames, the front electrode and the back surface of one vertical semiconductor element A lead frame is electrically connected to each electrode, and a terminal portion of one lead frame and a terminal portion of the other lead frame are joined. However, in this case, since the terminal portion of one lead frame and the terminal portion of the other lead frame are joined, the front surface electrode and the back surface electrode of the semiconductor element are short-circuited.
本明細書では、縦型の半導体素子をその表面と裏面にそれぞれ配置されたリードフレームにより狭持することができ、かつ、半導体素子の表面の電極と裏面の電極とを短絡させることなく製造することができる方法を開示する。 In the present specification, a vertical semiconductor element can be sandwiched by lead frames respectively disposed on the front surface and the back surface, and the front surface electrode and the back surface electrode of the semiconductor element are manufactured without being short-circuited. A method that can be disclosed is disclosed.
本明細書で開示する半導体装置の製造方法は、半導体素子準備工程と、第１リードフレーム準備工程と、第２リードフレーム準備工程と、配置工程と、圧接工程と、封止工程と、除去工程とを備える。半導体素子準備工程では、表面と裏面とにそれぞれ１又は複数の電極を有する縦型の半導体素子を準備する。第１リードフレーム準備工程では、半導体素子の表面に形成された１個の電極と対向する第１基部と、第１基部の外側に配置され、第１基部に連結される少なくとも１個の第１連結端子部と、第１基部と第１連結端子部の外側に設けられ、第１基部と第１連結端子部のうち少なくとも一方と連結されている第１外枠部とを有する第１リードフレームを準備する。第２リードフレーム準備工程では、半導体素子の裏面に形成された１個の電極と対向する第２基部と、第２基部の外側に配置され、第２基部に連結される少なくとも１個の第２連結端子部と、第２基部と第２連結端子部の外側に設けられ、第２基部と第２連結端子部のうち少なくとも一方と連結されている第２外枠部とを有する第２リードフレームを準備する。配置工程では、半導体素子の表面に形成された１個の電極と第１基部とが接触するように第１リードフレームを配置し、半導体素子の裏面に形成された１個の電極と第２基部とが接触するように第２リードフレームを配置する。圧接工程では、第１リードフレームの第１基部が半導体素子の表面に形成された１個の電極に押圧されると共に第２リードフレームの第２基部が半導体素子の裏面に形成された１個の電極に押圧されるように、第１リードフレームの第１外枠部と第２リードフレームの第２外枠部を互いに圧接させる。封止工程では、第１外枠部と第２外枠部とを互いに圧接させた状態で、半導体素子と、第１基部と、第２基部とを樹脂で封止する。
除去工程では、第１外枠部と第２外枠部とを除去する。配置工程では、第１連結端子部と第２連結端子部とが半導体素子の表面に対して鉛直方向において互いに重なり合わない位置に配置される。
The method for manufacturing a semiconductor device disclosed in this specification includes a semiconductor element preparation step, a first lead frame preparation step, a second lead frame preparation step, an arrangement step, a pressure contact step, a sealing step, and a removal step. With. In the semiconductor element preparation step, a vertical semiconductor element having one or more electrodes on the front surface and the back surface is prepared. In the first lead frame preparation step, a first base that faces one electrode formed on the surface of the semiconductor element, and at least one first that is disposed outside the first base and connected to the first base. A first lead frame having a connection terminal portion, a first base portion, and a first outer frame portion provided on the outside of the first connection terminal portion and connected to at least one of the first base portion and the first connection terminal portion. Prepare. In the second lead frame preparation step, at least one second base disposed on the outer side of the second base and connected to the second base is opposed to one electrode formed on the back surface of the semiconductor element. A second lead frame having a connection terminal portion, a second base portion, and a second outer frame portion provided on the outside of the second connection terminal portion and connected to at least one of the second base portion and the second connection terminal portion. Prepare. In the disposing step, the first lead frame is disposed so that one electrode formed on the surface of the semiconductor element and the first base are in contact with each other, and one electrode and the second base formed on the back surface of the semiconductor element. The second lead frame is disposed so as to be in contact with each other. In the pressure contact process, the first base portion of the first lead frame is pressed against one electrode formed on the surface of the semiconductor element, and the second base portion of the second lead frame is formed on the back surface of the semiconductor element. The first outer frame portion of the first lead frame and the second outer frame portion of the second lead frame are pressed against each other so as to be pressed by the electrodes. In the sealing step, the semiconductor element, the first base portion, and the second base portion are sealed with resin in a state where the first outer frame portion and the second outer frame portion are in pressure contact with each other.
In the removing step, the first outer frame portion and the second outer frame portion are removed. In the arranging step, the first connecting terminal portion and the second connecting terminal portion are arranged at positions that do not overlap each other in the vertical direction with respect to the surface of the semiconductor element.
上記の方法では、半導体素子に対して第１リードフレームと第２リードフレームが配置されたときに、第１端子部と第２端子部とが半導体素子の表面に対して鉛直方向において互いに重なり合わないように配置される。このため、第１リードフレームの第１外枠部と、第２リードフレームの第２外枠部とが互いに圧接されたときに、第１端子部と第２端子部は、外枠部を介して電気的に接続されるが、直接的に接触することはない。したがって、第１外枠部と第２外枠部を除去すると、第１端子部と第２端子部とが、互いに圧接されて電気的に接続することはない。したがって、半導体素子の表面の電極と裏面の電極とが短絡することを防止することができる。そのため、縦型の半導体素子をその表面と裏面にそれぞれ配置されたリードフレームにより狭持しつつ、半導体素子の表面の電極と裏面の電極とが短絡することを防止することができる。 In the above method, when the first lead frame and the second lead frame are disposed with respect to the semiconductor element, the first terminal portion and the second terminal portion overlap each other in the vertical direction with respect to the surface of the semiconductor element. Arranged not to. Therefore, when the first outer frame portion of the first lead frame and the second outer frame portion of the second lead frame are pressed against each other, the first terminal portion and the second terminal portion are interposed via the outer frame portion. Are electrically connected, but are not in direct contact. Therefore, when the first outer frame portion and the second outer frame portion are removed, the first terminal portion and the second terminal portion are not pressed and electrically connected to each other. Therefore, it is possible to prevent a short circuit between the electrode on the front surface and the electrode on the back surface of the semiconductor element. Therefore, it is possible to prevent a short circuit between the electrode on the front surface and the electrode on the back surface of the semiconductor element while holding the vertical semiconductor element with the lead frames respectively disposed on the front surface and the back surface.
以下に説明する実施例の主要な特徴を列記しておく。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。 The main features of the embodiments described below are listed. The technical elements described below are independent technical elements and exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. Absent.
（特徴１）実施例の半導体装置の製造方法では、半導体素子の表面又は裏面に複数の電極が形成されていてもよい。また、第１リードフレームと第２リードフレームの一方は、半導体基板の表面及び裏面に形成された電極のうち、第１基部又は第２基部に押圧されない電極について、その電極と接続され、かつ、第１基部と第２基部のいずれとも連結されない非連結端子部をさらに有していてもよい。この場合、半導体素子と第１基部と第２基部とを樹脂で封止する前に、半導体素子の表面又は裏面に形成された複数の電極のうち、第１基部又は第２基部に押圧されない電極に対して、その電極とその電極に対応する非連結端子部とを配線部材で接続する接続工程をさらに有していてもよい。また、配置工程では、第１連結端子部と第２連結端子部と非連結端子部とが半導体素子の表面に対して鉛直方向において互いに重なり合わない位置に配置されていてもよい。このような方法によると、半導体素子の表面又は裏面に形成された複数の電極と、それらに対応する端子部（連結端子部又は非連結端子部）とを電気的に接続することができる。 (Feature 1) In the method of manufacturing a semiconductor device according to the embodiment, a plurality of electrodes may be formed on the front surface or the back surface of the semiconductor element. In addition, one of the first lead frame and the second lead frame is connected to the electrode that is not pressed by the first base or the second base among the electrodes formed on the front and back surfaces of the semiconductor substrate, and You may further have the non-connecting terminal part which is not connected with any of the 1st base and the 2nd base. In this case, before sealing the semiconductor element, the first base, and the second base with resin, the electrode that is not pressed by the first base or the second base among the plurality of electrodes formed on the front surface or the back surface of the semiconductor element On the other hand, you may have further the connection process which connects the electrode and the non-connecting terminal part corresponding to the electrode with a wiring member. In the arranging step, the first connecting terminal portion, the second connecting terminal portion, and the non-connecting terminal portion may be arranged at positions that do not overlap each other in the vertical direction with respect to the surface of the semiconductor element. According to such a method, it is possible to electrically connect a plurality of electrodes formed on the front surface or the back surface of the semiconductor element and the corresponding terminal portions (connected terminal portions or non-connected terminal portions).
（第１実施例）
図１〜図５を参照して、本実施例の半導体装置と、その製造方法について説明する。図５に示すように、本実施例の半導体装置１０は、縦型のＩＧＢＴ（Insulated Gate Bipolar Transistor）２０の一方の面（図１の上側の面。以下「表面」と呼ぶ）に第１リードフレーム３０を備え、ＩＧＢＴ２０の他方の面（図１の下側の面。以下「裏面」と呼ぶ）に第２リードフレーム４０を備えている。ＩＧＢＴ２０、第１リードフレーム３０、及び、第２リードフレーム４０は、樹脂６０によって封止されている。ただし、第１リードフレーム３０の第１端子部３４の先端部分と、第２リードフレーム４０の３個の第２端子部４４、４５、４６のそれぞれの先端部分は、樹脂６０の外側に突出している。半導体装置１０では、１個の第１端子部３４は、３個の第２端子部４４、４５、４６のいずれとも接合されていない。第１端子部３４、第２端子部４４、４５、４６には、図示しない外部配線を接続することができる。
(First embodiment)
With reference to FIGS. 1-5, the semiconductor device of a present Example and its manufacturing method are demonstrated. As shown in FIG. 5, the
ＩＧＢＴ２０は、縦型のＩＧＢＴである。図１に示すように、ＩＧＢＴ２０は、半導体基板２１の表面（図１の上側の面）にエミッタ電極２２とゲート電極パッド２４とを備え、裏面（図１の下側の面）にコレクタ電極２６を備えている。エミッタ電極２２は、半導体基板２１の表面側に形成されたエミッタ領域（図示省略）に接触している。ゲート電極パッド２４は、半導体基板２１の表面側に形成されたゲート電極（図示省略）に電気的に接続されている。コレクタ電極２６は、半導体基板２１の裏面全面に形成されたコレクタ領域（図示省略）に接触している。本実施例のＩＧＢＴ２０は、特許請求の範囲の「半導体素子」の一例である。
The
図１に示すように、第１リードフレーム３０は、ＩＧＢＴ２０の表面側に備えられる。第１リードフレーム３０は、第１基部３２と、１個の第１端子部３４と、第１外枠部３８とを有している。図５から明らかなように、半導体装置１０が完成した状態では、第１リードフレーム３０より第１外枠部３８が除去される。第１基部３２は、ＩＧＢＴ２０の表面に形成されたエミッタ電極２２と対向する部分であって、方形の板状に形成されている。第１基部３２は、エミッタ電極２２の全体に当接可能な大きさに形成されている。ただし、第１基部３２は、第１リードフレーム３０をＩＧＢＴ２０の表面上に配置した際に、ＩＧＢＴ２０のエミッタ電極２２の全体に当接するが、ゲート電極パッド２４に当接せずに表面に露出させる形状に形成されている。第１端子部３４は、第１基部３２の外側の１箇所に設けられている。第１端子部３４は、板状に形成されている。第１端子部３４は、第１基部３２と連結され、第１端子部３４と第１基部３２は一体に形成されている。第１外枠部３８は、第１基部３２と第１端子部３４の外側に設けられている枠体である。第１外枠部３８は、第１端子部３４の先端部分と連結している。また、第１外枠部３８と第１基部３２とは、複数本の連結部３９を介して連結している。図２に示すように、第１基部３２は、第１端子部３４及び第１外枠部３８よりも厚く形成されている。そのため、図２に示すように、図１のＡ−Ａ断面において第１リードフレーム３０を見ると、第１端子部３４及び第１外枠部３８の裏面（図２の下側の面）は、第１基部３２の裏面（図２の下側の面）よりも上方に位置している。
As shown in FIG. 1, the
第２リードフレーム４０は、ＩＧＢＴ２０の裏面側に備えられる。第２リードフレーム４０は、第２基部４２と、３個の第２端子部４４と、第２外枠部４８とを有している。図５から明らかなように、半導体装置１０が完成した状態では、第２リードフレーム４０より第２外枠部４８が除去されている。第２基部４２は、ＩＧＢＴ２０の裏面と対向する部分であって、方形の板状に形成されている。第２基部４２は、ＩＧＢＴ２０の裏面全面と当接可能な大きさに形成されている。第２端子部４４、４５、４６は、第２基部４２の外側の３箇所に設けられている。第２端子部４４、４５は、第２基部４２に連結され、第２端子部４４、４５と第２基部４２とは一体に形成されている。一方、第２端子部４６は、第２基部４２には直接連結されておらず、第２基部４２とは離れた位置に形成されている。後で説明するように、第２端子部４６は、ワイヤ５０によってゲート電極パッド２４と電気的に接続される端子部である。第２端子部４４〜４６は、いずれも板状に形成されている。第２外枠部４８は、第２基部４２と第２端子部４４〜４６の外側に設けられている枠体である。第２外枠部４８は、第２端子部４４〜４６と連結している。また、第２外枠部４８と第２基部４２とは、複数本の連結部４９を介して連結している。図２に示すように、第２基部４２は、第２端子部４４〜４６及び第２外枠部４８よりも厚く形成されている。そのため、図２に示すように、図１のＡ−Ａ断面において第２リードフレーム４０を見ると、第２端子部４４〜４６及び第２外枠部４８の表面（図２の上側の面）は、第２基部４２の表面（図２の上側の面）よりも下方に位置している。
The
次いで、本実施例の半導体装置１０（図５参照）の製造方法を説明する。まず、上述した縦型のＩＧＢＴ２０と、第１リードフレーム３０と、第２リードフレーム４０を準備する。次いで、図１、図２に示すように、第２リードフレーム４０の上に、縦型のＩＧＢＴ２０を配置し、そのＩＧＢＴ２０の上に第１リードフレーム３０を配置する。この際、ＩＧＢＴ２０の表面を第１リードフレーム３０に対向させ、ＩＧＢＴ２０の裏面を第２リードフレーム４０に対向させる。
Next, a method for manufacturing the semiconductor device 10 (see FIG. 5) of this example will be described. First, the
ＩＧＢＴ２０、第１リードフレーム３０、及び、第２リードフレーム４０が上記の構成を備えるため、上記のように第２リードフレーム４０の上にＩＧＢＴ２０を配置すると、ＩＧＢＴ２０のコレクタ電極２６と第２基部４２とが接触する。また、ＩＧＢＴ２０の表面上に第１リードフレーム３０を配置すると、ＩＧＢＴ２０のエミッタ電極２２と第１基部３２とが接触する。この際、ゲート電極パッド２４は第１基部３２とは接触しない。即ち、ゲート電極パッド２４は、第１基部３２によって覆われることなく、その表面が露出した状態となる。図２に示すように、ＩＧＢＴ２０の表裏面に第１リードフレーム３０及び第２リードフレーム４０を配置した時点では、第１外枠部３８と第２外枠部４８とは接触していない。
Since the
また、図１に示すように、第１端子部３４と、第２端子部４４〜４６とは、ＩＧＢＴ２０の表面に対して鉛直方向（図１の上下方向）において互いに重なり合わない位置に配置されている。すなわち、ＩＧＢＴ２０を平面視したときに、第１端子部３４と第２端子部４４〜４６は重なり合っていない。
Further, as shown in FIG. 1, the first
次いで、図３に示すように、クランプ機器８０を用いて、第１外枠部３８と第２外枠部４８とを互いに圧接させる。第１外枠部３８と第２外枠部４８とを互いに圧接させると、第１端子部３４、第１外枠部３８、第２端子部４４〜４６、及び、第２外枠部４８が変形する。第１基部３２と第２基部４２は、端子部３４，４４〜４６及び外枠部３８，４８より板厚が厚くされているために変形し難く、その平面度が保たれる。これにより、第１外枠部３８の裏面が、第１基部３２の裏面よりも下方に位置する。また、第２外枠部４８の表面が、第２基部４２の表面よりも上方に位置する。その結果、第１リードフレーム３０及び第２リードフレーム４０の弾性力によって、第１基部３２と第２基部４２との間に、ＩＧＢＴ２０を圧縮する方向の力が発生する。その圧縮力により、第１基部３２とエミッタ電極２２、及び、第２基部４２とコレクタ電極２６が、それぞれ、電気的に接続する。
Next, as shown in FIG. 3, the first
また、上述の通り、第１端子部３４と、第２端子部４４〜４６とは、ＩＧＢＴ２０の表面に対して鉛直方向（図１の上下方向）において互いに重なり合わない位置に配置されているため、第１外枠部３８と第２外枠部４８とを互いに圧接させた場合であっても、第１端子部３４と、第２端子部４４〜４６とは、互いに接合されることはない。
Moreover, since the 1st
次いで、ゲート電極パッド２４と、第２端子部４６とを、ワイヤ５０によって電気的に接続する。具体的に言うと、ワイヤ５０の一端を、ボンディングによってゲート電極パッド２４に接続するとともに、ワイヤ５０の他端を、ボンディングによって第２端子部４６に接続する（図５参照）。
Next, the
次いで、図４に示すように、クランプ機器８０による圧接状態を維持したまま、ＩＧＢＴ２０、第１基部３２、第２基部４２、及び、ワイヤ５０を、樹脂６０によって封止する。この際、第１端子部３４の一部、及び、第２端子部４４〜４６の各一部も、樹脂６０によって封止される。第１端子部３４の先端部分、第１外枠部３８、第２端子部４４〜４６のそれぞれの先端部分、及び、第２外枠部４８は、樹脂６０の外側に突出する。樹脂６０には、電気絶縁性を有する樹脂（例えば、エポキシ、ポリイミド等）を用いることができる。
Next, as shown in FIG. 4, the
クランプ機器８０による圧接状態を維持したまま、樹脂６０による封止を行うことにより、第１基部３２とエミッタ電極２２とが電気的に接続されている状態、及び、第２基部４２とコレクタ電極２６とが電気的に接続されている状態が保持される。即ち、本実施例では、ハンダ等の接合材を介することなく、第１基部３２とエミッタ電極２２、及び、第２基部４２とコレクタ電極２６とを電気的に接続した状態が保持される。
The
次いで、図５に示すように、第１外枠部３８と第２外枠部４８とを、第１リードフレーム３０及び第２リードフレーム４０からそれぞれ除去する。この際、連結部３９、４９もあわせて除去する。第１外枠部３８及び第２外枠部４８を除去することにより、本実施例の半導体装置１０が完成する。
Next, as shown in FIG. 5, the first
以上、本実施例の半導体装置１０及びその製造方法を説明した。本実施例では、図２に示すように、第１端子部３４と、第２端子部４４〜４６とは、ＩＧＢＴ２０の表面に対して鉛直方向（図１の上下方向）において互いに重なり合わない位置に配置される。そのため、図３に示すように、第１外枠部３８と第２外枠部４８とを互いに圧接させた場合であっても、第１端子部３４と、第２端子部４４〜４６とが、互いに接合することはない。即ち、第１端子部３４と、第２端子部４４〜４６とが電気的に接続しない。従って、ＩＧＢＴ２０の各電極２２、２４、２６が短絡することを防止することができる。本実施例によると、縦型のＩＧＢＴ２０の各電極２２、２４、２６を短絡させることなく、ＩＧＢＴ２０の表面と裏面に配置されたリードフレーム３０、４０によってＩＧＢＴ２０を挟持することができる。
The
また、本実施例では、図３に示すように、第１外枠部３８と第２外枠部４８とを互いに圧接させることにより、第１基部３２と第２基部４２との間に、ＩＧＢＴ２０を圧縮する圧縮力を発生させて、第１基部３２とエミッタ電極２２、及び、第２基部４２とコレクタ電極２６を電気的に接続している。次いで、図４に示すように、第１外枠部３８と第２外枠部４８とを互いに圧接させた状態で樹脂６０による封止を行うことにより、第１基部３２とエミッタ電極２２とが電気的に接続されている状態、及び、第２基部４２とコレクタ電極２６とが電気的に接続されている状態が保持される。従って、本実施例では、ハンダ等の接合材を介することなく、第１基部３２とエミッタ電極２２、及び、第２基部４２とコレクタ電極２６とを電気的に接続することができる。なお、本実施例の第２端子部４６が、特許請求の範囲における「非連結端子部」の一例である。
In the present embodiment, as shown in FIG. 3, the first
（第２実施例）
次いで、図６〜図９を参照して、第２実施例の半導体装置とその製造方法について、第１実施例と異なる点を中心に説明する。図６に示すように、本実施例の半導体装置は、縦型のＩＧＢＴ２０と、縦型のダイオード９０を備える。ＩＧＢＴ２０の一方の面（図６の上側の面。以下「表面」と呼ぶ）には、第１リードフレーム１１０が備えられている。ＩＧＢＴ２０の他方の面（図６の下側の面。以下「裏面」と呼ぶ）とダイオード９０の一方の面（図６の上側の面。以下「裏面」と呼ぶ）との間には、第２リードフレーム１２０が備えられている。ダイオード９０の他方の面（図６の下側の面。以下「表面」と呼ぶ）には、第３リードフレーム１３０が備えられている。また、図８に示すように、本実施例の半導体装置は、第３リードフレーム１３０の裏面（図８の下側の面）に、樹脂シート１４０を介して放熱板１５０を備えている。ＩＧＢＴ２０、ダイオード９０、第１リードフレーム１１０、第２リードフレーム１２０、第３リードフレーム１３０は、樹脂６０によって封止されている。ただし、図９に示すように、第１リードフレーム１１０の第１端子部１１４、１１５の各先端部分、第２リードフレーム１２０の第２端子部１２４、１２５の各先端部分、第３リードフレーム１３０の第３端子部１３４、１３５の各先端部分は、樹脂６０の外側に突出している。また、図８に示すように、放熱板１５０も、樹脂６０の外側に露出している。
(Second embodiment)
Next, with reference to FIGS. 6 to 9, the semiconductor device of the second embodiment and the manufacturing method thereof will be described focusing on differences from the first embodiment. As shown in FIG. 6, the semiconductor device of this embodiment includes a
図９に示すように、本実施例の半導体装置１００では、第１リードフレーム１１０の第１端子部１１４が、第３リードフレーム１３０の第３端子部１３４と接合され、電気的に接続している。その他の第１端子部１１５、第２端子部１２４、１２５、第３端子部１３５は、いずれも、互いに接合されていない。第１端子部１１４、１１５、第２端子部１２４、１２５、第３端子部１３４、１３５には、図示しない外部配線を接続することができる。図６に、本実施例の半導体装置１００の等価回路を示す。図６に示すように、本実施例の半導体装置１００は、ＩＧＢＴ２０とダイオード９０とを逆並列に接続した回路を構成する。放熱板１５０は、ＩＧＢＴ２０とダイオード９０が発した熱を外部に放熱する。
As shown in FIG. 9, in the
図６に示すように、ＩＧＢＴ２０は、第１実施例と同様のＩＧＢＴである。ダイオード９０は、縦型のダイオード素子である。ダイオード９０は、半導体基板９１の裏面（図６の上側の面）全体に形成されたカソード電極９２を備え、半導体基板９１の表面（図６の下側の面）全体に形成されたアノード電極９４を備える。半導体基板９１には、図示しないダイオード素子構造が形成されている。カソード電極９２は、半導体基板９１の裏面側（図６の上側の面）に形成されたカソード領域（図示省略）に接触している。アノード電極９４は、半導体基板９１の表面側（図６の下側の面）に形成されたアノード領域（図示省略）に接触している。
As shown in FIG. 6, the
第１リードフレーム１１０は、第１基部１１２と、２個の第１端子部１１４、１１５と、第１外枠部１１８とを有している。第１基部１１２は、ＩＧＢＴ２０の表面と対向する。第１基部１１２は、第１リードフレーム１１０をＩＧＢＴ２０の上に配置した際に、ＩＧＢＴ２０のエミッタ電極２２の全体に当接し、ゲート電極パッド２４には当接しない形状に形成されている。第１端子部１１４、１１５は、第１基部１１２の外側の２箇所に設けられている。第１端子部１１４、１１５は、第１基部１１２と連結され、第１基部１１２と一体に形成されている。第１外枠部１１８は、第１基部１１２と第１端子部１１４、１１５の外側に設けられている枠体であって、第１端子部１１４、１１５の各先端部分と連結している。また、第１外枠部１１８と第１基部１１２とは、複数本の連結部１１９を介して連結されている。
The
第２リードフレーム１２０も、第２基部１２２と、２個の第２端子部１２４、１２５と、第２外枠部１２８とを有している。第２基部１２２は、その表面（図６の上側の面）がＩＧＢＴ２０の裏面（即ち、コレクタ電極２６）と対向し、その裏面（図６の下側の面）がダイオード９０の裏面（即ち、カソード電極９２）と対向する。第２基部１２２は、ＩＧＢＴ２０の裏面全面、及び、ダイオード９０の裏面全面に当接可能な大きさに形成されている。第２端子部１２４、１２５は、第２基部１２２の外側の２箇所に設けられている。第２端子部１２４、１２５は、第２基部１２２と連結され、第２基部１２２と一体に形成されている。第２外枠部１２８は、第２基部１２２と第２端子部１２４、１２５の外側に設けられており、第２端子部１２４、１２５と連結している。また、第２外枠部１２８と第２基部１２２とは、複数本の連結部１２９を介して連結されている。
The
第３リードフレーム１３０も、第３基部１３２と、２個の第３端子部１３４、１３５と、第３外枠部１３８とを有している。第３基部１３２は、ダイオード９０の表面（即ち、アノード電極９４）と対向する。第３基部１３２は、ダイオード９０の表面全面を当接可能な大きさに形成されている。第３端子部１３４、１３５は、第３基部１３２の外側の２箇所に設けられている。第３端子部１３４は、第３基部１３２に連結され、第３基部１３２と一体に形成されている。一方、第３端子部１３５は、第３基部１３２に直接的には連結されておらず、第３基部１３２とは離れた位置に形成されている。第３端子部１３５は、ワイヤ５０によってゲート電極パッド２４と電気的に接続される端子部である。第３外枠部１３８は、第３基部１３２と第３端子部１３４、１３５の外側に設けられており、第３端子部１３４、１３５と連結されている。また、第３外枠部１３８と第３基部１３２とは、複数本の連結部１３９を介して連結されている。
The
次いで、本実施例の半導体装置１００（図９参照）の製造方法を説明する。まず、上述したＩＧＢＴ２０と、ダイオード９０と、第１リードフレーム１１０と、第２リードフレーム１２０と、第３リードフレーム１３０を準備する。次いで、図６に示すように、第３リードフレーム１３０の上に、縦型のダイオード９０を、その裏面を上側に向けて配置する。そのダイオード９０の裏面上に、第２リードフレーム１２０を配置する。さらに、第２リードフレーム１２０の上に、縦型のＩＧＢＴ２０を、その表面を上側に向けて配置する。ＩＧＢＴ２０の表面上に、第１リードフレーム１１０を配置する。
Next, a method for manufacturing the semiconductor device 100 (see FIG. 9) of this example will be described. First, the
従って、第３リードフレーム１３０の上にダイオード９０を配置すると、ダイオード９０のアノード電極９４と第３基部１３２とが接触する。また、そのダイオード９０の上に第２リードフレーム１２０を配置すると、ダイオード９０のカソード電極９２と第２基部１２２の裏面とが接触する。また、第２リードフレーム１２０の上にＩＧＢＴ２０を配置すると、ＩＧＢＴ２０のコレクタ電極２６と第２基部１２２とが接触する。また、ＩＧＢＴ２０の上に第１リードフレーム１１０を配置すると、ＩＧＢＴ２０のエミッタ電極２２と第１基部１１２とが接触する。この際、ゲート電極パッド２４は第１基部１１２とは接触しない。即ち、ゲート電極パッド２４は、第１基部１１２によって覆われることはなく、その表面が露出した状態となる。上記のように各リードフレーム１１０、１２０、１３０を配置した時点では、第１外枠部１１８と第２外枠部１２８と第３外枠部１３８とは互いに接触しない。
Accordingly, when the
図６に示すように、第１端子部１１４と、第３端子部１３４とは、ＩＧＢＴ２０の表面に対して鉛直方向（図６の上下方向）において互いに重なり合う位置に配置されている。また、その他の第１端子部１１５、第２端子部１２４、１２５、第３端子部１３５は、いずれも、図６の上下方向において互いに重なり合わない位置に配置されている。
As shown in FIG. 6, the first
次いで、図７に示すように、クランプ機器８０を用いて、第１外枠部１１８、第２外枠部１２８、及び、第３外枠部１３８を互いに圧接させる。第１外枠部１１８、第２外枠部１２８、及び、第３外枠部１３８を互いに圧接させることに伴って、第１端子部１１４、１１５、第１外枠部１１８、第３端子部１３４、１３５、及び、第３外枠部１３８が変形する。なお、第２リードフレーム１２０が第１リードフレーム１１０と第３リードフレーム１３０の間に位置しているため、第２端子部１２４、１２５及び第２外枠部１２８は、圧接によって変形し難く、平面度が維持される。この結果、第１基部１１２と第３基部１３２との間に、ＩＧＢＴ２０と、第２基部１２２と、ダイオード９０とを圧縮する方向の力が発生する。その圧縮力により、第１基部１１２とエミッタ電極２２、第２基部１２２とコレクタ電極２６、第２基部１２２とカソード電極９２、及び、第３基部１３２とアノード電極９４、のそれぞれが電気的に接続する。
Next, as shown in FIG. 7, the first
また、上述の通り、第１端子部１１４と、第３端子部１３４とが、ＩＧＢＴ２０の表面に対して鉛直方向（図６の上下方向）において互いに重なり合う位置に配置されているため、第１端子部１１４と第３端子部１３４とが互いに接合し、電気的に接続する。ただし、その他の第１端子部１１５、第２端子部１２４、１２５、第３端子部１３５は、いずれも、図６の上下方向において互いに重なり合わない位置に配置されているため、互いに接合されることはない。
In addition, as described above, the first
次いで、ゲート電極パッド２４と、第３端子部１３５とを、ワイヤ５０によって電気的に接続する（図７参照）。接続の方法は、第１実施例と同様である。
Next, the
次いで、第３基部１３２の裏面に、樹脂シート１４０を介して放熱板１５０を配置する（図８参照）。樹脂シート１４０は、エポキシ、ポリイミド等、電気絶縁性を有する樹脂製のシートである。放熱板１５０は、Ａｌ、Ｃｕ等の金属板である。
Next, the
次いで、図８に示すように、クランプ機器８０による圧接状態を維持したまま、ＩＧＢＴ２０、ダイオード９０、第１基部１１２、第２基部１２２、第３基部１３２、及び、ワイヤ５０を、樹脂６０によって封止する。この際、第１端子部１１４、１１５の各一部、第２端子部１２４、１２５の各一部、第３端子部１３４、１３５の各一部も、樹脂６０によって封止される。ただし、第１端子部１１４、１１５の各先端部分、第２端子部１２４、１２５の各先端部分、及び、第３端子部１３４、１３５の各先端部分は、樹脂６０の外側に突出する。また、図８に示すように、放熱板１５０も、樹脂６０の外側に露出している。第１実施例と同様に、樹脂６０には、電気絶縁性を有する樹脂（例えば、エポキシ、ポリイミド等）を用いる。
Next, as shown in FIG. 8, the
クランプ機器８０による圧接状態を維持したまま、樹脂６０による封止を行うことにより、第１基部１１２とエミッタ電極２２とが電気的に接続されている状態、第２基部１２２とコレクタ電極２６とが電気的に接続されている状態、第２基部１２２とカソード電極９２とが電気的に接続されている状態、及び、第３基部１３２とアノード電極９４とが電気的に接続されている状態が保持される。併せて、第１端子部１１４と第３端子部１３４とが電気的に接続されている状態も保持される。本実施例では、ハンダ等の接合材を介することなく、第１基部１１２とエミッタ電極２２、第２基部１２２とコレクタ電極２６、第２基部１２２とカソード電極９２、第３基部１３２とアノード電極９４、及び、第１端子部１１４と第３端子部１３４、のそれぞれを電気的に接続することができる。
The
この結果、図６に示す等価回路が完成する。即ち、ＩＧＢＴ２０のコレクタ電極２６は、第２基部１２２を介して、ダイオード９０のカソード電極９２と電気的に接続する。また、第１端子部１１４と第３端子部１３４とが電気的に接続することにより、ＩＧＢＴ２０のエミッタ電極２２とダイオード９０のアノード電極９４とが電気的に接続する。
As a result, the equivalent circuit shown in FIG. 6 is completed. That is, the
次いで、図９に示すように、第１外枠部１１８、第２外枠部１２８、及び、第３外枠部１３８を、各リードフレーム１１０〜１３０から除去する。この際、連結部１１９、１２９、１３９も併せて除去する。第１外枠部１１８、第２外枠部１２８、及び、第３外枠部１３８を除去することにより、本実施例の半導体装置１００が完成する。
Next, as shown in FIG. 9, the first
以上、本実施例の半導体装置１００及びその製造方法を説明した。本実施例でも、上記の第１実施例と同様に、ＩＧＢＴ２０の表裏面の電極同士が短絡すること、及び、ダイオード９０の表裏面の電極同士が短絡することを防止することができる。また、ハンダ等の接合材を用いることなく、各電極とリードフレームを電気的に接続するという効果も発揮できる。さらに、本実施例では、上記の通り、第１端子部１１４と、第３端子部１３４とが、ＩＧＢＴ２０の表面に対して鉛直方向（図６の上下方向）において互いに重なり合う位置に配置される。そのため、クランプ機器８０による上記の圧接によって、第１端子部１１４と第３端子部１３４とが互いに圧接して電気的に接続する。そのため、第１端子部１１４と第３端子部１３４を介して、ＩＧＢＴ２０のエミッタ電極２２とダイオード９０のアノード電極９４とを電気的に接続させることができる。従って、本実施例の製造方法によると、ＩＧＢＴ２０の電極とダイオード９０の電極とを、必要に応じて電気的に接続することができる。なお、本実施例の第３端子部１３５が、特許請求の範囲における「非連結端子部」の一例である。
The
（第３実施例）
次いで、図１０、図１１を参照して、第３実施例の半導体装置とその製造方法について、上記の各実施例と異なる点を中心に説明する。図１０に示すように、本実施例の半導体装置も、縦型のＩＧＢＴ２０と、縦型のダイオード９０を備える。本実施例では、ＩＧＢＴ２０とダイオード９０は同一平面上に並べて配置されている。ＩＧＢＴ２０及びダイオード９０の表面には、第１リードフレーム３０が備えられている。ＩＧＢＴ２０及びダイオード９０の裏面には、第２リードフレーム４０が備えられている。また、図１１に示すように、本実施例の半導体装置は、第２リードフレーム４０の裏面に、樹脂シート２４０を介して放熱板２５０を備えている。ＩＧＢＴ２０、ダイオード９０、第１リードフレーム３０、及び、第２リードフレーム４０は、樹脂６０によって封止されている。ただし、第１リードフレーム３０の第１端子部３４の先端部分と、第２リードフレーム４０の３個の第２端子部４４、４５、４６のそれぞれの先端部分は、樹脂６０の外側に突出している。また、図１１に示すように、放熱板２５０も、樹脂６０の外側に露出している。
(Third embodiment)
Next, with reference to FIGS. 10 and 11, the semiconductor device of the third embodiment and the manufacturing method thereof will be described focusing on differences from the above embodiments. As shown in FIG. 10, the semiconductor device of this example also includes a
本実施例の半導体装置では、１個の第１端子部３４は、３個の第２端子部４４、４５、４６のいずれとも接合されていない。図１０に、本実施例の半導体装置の等価回路を示す。図１０に示すように、本実施例でも、半導体装置は、第２実施例と同様に、ＩＧＢＴ２０とダイオード９０とを逆並列に接続した回路を構成する。放熱板２５０は、ＩＧＢＴ２０及びダイオード９０が発した熱を外部に放熱する。
In the semiconductor device of this embodiment, one
ＩＧＢＴ２０、ダイオード９０は、上記の第２実施例と同様である。また、本実施例の第１リードフレーム３０は、第１実施例の第１リードフレーム３０（図１参照）と同様の形状を有する。ただし、本実施例では、第１リードフレーム３０の第１基部３２は、ＩＧＢＴ２０のエミッタ電極２２の全体とダイオード９０のアノード電極９４の全体と当接可能な大きさに形成されている。第２リードフレーム４０は、第１実施例の第２リードフレーム４０（図２参照）と同様の形状を有する。ただし、本実施例では、第２リードフレーム４０の第２基部４２は、ＩＧＢＴ２０のコレクタ電極２６の全体とダイオード９０のカソード電極９２の全体と当接可能な大きさに形成されている。
The
次いで、本実施例の半導体装置の製造方法を説明する。まず、ＩＧＢＴ２０と、ダイオード９０と、第１リードフレーム３０と、第２リードフレーム４０を準備する。次いで、図１０に示すように、第２リードフレーム４０の上に、縦型のＩＧＢＴ２０を、その表面（エミッタ電極２２側）を上側に向けて配置するとともに、縦型のダイオード９０を、その表面（アノード電極９４側）を上側に向けて配置する。さらに、ＩＧＢＴ２０とダイオード９０の上に、第１リードフレーム３０を配置する。
Next, a method for manufacturing the semiconductor device of this example will be described. First, the
従って、第２リードフレーム４０の上にＩＧＢＴ２０とダイオード９０を配置すると、ＩＧＢＴ２０のコレクタ電極２６と第２基部４２とが接触すると共に、ダイオード９０のカソード電極９２と第２基部４２とが接触する。さらに、ＩＧＢＴ２０とダイオード９０の上に第１リードフレーム３０を配置すると、ＩＧＢＴ２０のエミッタ電極２２と第１基部３２とが接触するとともに、ダイオード９０のアノード電極９４と第１基部３２とが接触する。この際、ＩＧＢＴ２０のゲート電極パッド２４は第１基部３２とは接触せず、その表面が露出した状態となる。
Therefore, when the
本実施例でも、図１０から明らかなように、第１端子部３４と、第２端子部４４〜４６とは、ＩＧＢＴ２０の表面に対して鉛直方向（図１０の上下方向）において互いに重なり合わない位置に配置されている。
Also in this embodiment, as is apparent from FIG. 10, the first
次いで、クランプ機器８０を用いて、第１外枠部３８と第２外枠部４８とを互いに圧接させる（図１１参照）。これにより、第１基部３２と第２基部４２との間に、ＩＧＢＴ２０とダイオード９０を圧縮する方向の力が発生する。その圧縮力により、第１基部３２とエミッタ電極２２、第２基部４２とコレクタ電極２６、第１基部３２とアノード電極９４、及び、第２基部４２とカソード電極９２、のそれぞれが電気的に接続する。なお、第１外枠部３８と第２外枠部４８とを互いに圧接させた場合であっても、第１端子部３４と、第２端子部４４〜４６とが、互いに接合されることはない。次いで、ゲート電極パッド２４と、第２端子部４６とを、ワイヤ５０によって電気的に接続する（図１１参照）。
Next, the first
次いで、第２基部４２の裏面に、樹脂シート２４０を介して放熱板２５０を配置する（図１１参照）。樹脂シート２４０は、第２実施例と同様に、エポキシ、ポリイミド等、電気絶縁性を有する樹脂製のシートである。放熱板２５０も、第２実施例と同様に、Ａｌ、Ｃｕ等の金属板である。
Next, the
次いで、図１１に示すように、クランプ機器８０による圧接状態を維持したまま、ＩＧＢＴ２０、ダイオード９０、第１基部３２、第２基部４２、及び、ワイヤ５０を、樹脂６０によって封止する。この際、第１端子部３４の一部、及び、第２端子部４４〜４６の各一部も、樹脂６０によって封止される。第１端子部３４の先端部分、第１外枠部３８、第２端子部４４〜４６のそれぞれの先端部分、及び、第２外枠部４８は、樹脂６０の外側に突出する。樹脂６０には、上記の各実施例と同様のものを用いる。
Next, as shown in FIG. 11, the
クランプ機器８０による圧接状態を維持したまま、樹脂６０による封止を行うことにより、第１基部３２とエミッタ電極２２とが電気的に接続されている状態、第２基部４２とコレクタ電極２６とが電気的に接続されている状態、第１基部３２とアノード電極９４とが電気的に接続されている状態、及び、第２基部４２とカソード電極９２とが電気的に接続されている状態、のそれぞれが保持される。本実施例でも、ハンダ等の接合材を介することなく、第１基部３２とエミッタ電極２２、第２基部４２とコレクタ電極２６、第１基部３２とカソード電極９２、及び、第２基部４２とアノード電極９４とを電気的に接続することができる。
The
この結果、図１０に示す等価回路が完成する。即ち、ＩＧＢＴ２０のコレクタ電極２６は、第２基部４２を介して、ダイオード９０のカソード電極９２と電気的に接続する。また、ＩＧＢＴ２０のエミッタ電極２２は、第１基部３２を介して、ダイオード９０のアノード電極９４と電気的に接続する。
As a result, the equivalent circuit shown in FIG. 10 is completed. That is, the
次いで、第１外枠部３８と第２外枠部４８とを、第１リードフレーム３０及び第２リードフレーム４０からそれぞれ除去する。この際、連結部３９、４９もあわせて除去する。第１外枠部３８及び第２外枠部４８を除去することにより、本実施例の半導体装置が完成する。
Next, the first
以上、本実施例の半導体装置１０及びその製造方法を説明した。本実施例でも、上記の各実施例と同様に、ＩＧＢＴ２０の表裏面の各電極同士が短絡すること、及び、ダイオード９０の表裏面の各電極同士が短絡することを防止することができる。また、ハンダ等の接合材を用いる必要がないという効果も発揮できる。なお、本実施例の第２端子部４６が、特許請求の範囲における「非連結端子部」の一例である。
The
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。例えば、以下の変形例を採用してもよい。 Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. For example, the following modifications may be adopted.
（変形例１）上記の各実施例では、半導体素子として縦型のＩＧＢＴや縦型のダイオードを使用している。半導体素子は、これらには限られず、縦型のＭＯＳＦＥＴ等、他の縦型半導体素子を用いてもよい。 (Modification 1) In each of the above embodiments, a vertical IGBT or a vertical diode is used as a semiconductor element. The semiconductor elements are not limited to these, and other vertical semiconductor elements such as vertical MOSFETs may be used.
（変形例２）第２実施例において、放熱板を、第３リードフレーム１３０の第３基部１３２の裏面に加えて、第１リードフレーム１１０の第１基部１１２の表面に備えてもよい。
第３実施例でも、放熱板を、第２リードフレーム４０の第２基部４２の裏面に加えて、第１リードフレーム３０の第１基部３２の表面に備えてもよい。
(Modification 2) In the second embodiment, a heat radiating plate may be provided on the surface of the
Also in the third embodiment, a heat sink may be provided on the surface of the
（変形例３）上記の第１実施例では、第１リードフレーム３０の第１外枠部３８と連結されるのは、第１基部３２と第１端子部３４のいずれか一方のみであってもよい。第２リードフレーム４０についても同様である。本変形例は、上記第２、第３実施例についても適用することができる。
(Modification 3) In the first embodiment described above, only one of the
（変形例４）上記の第１実施例では、図３に示すように、クランプ機器８０は、第１外枠部３８と第２外枠部４８のうち、対向する一組の辺同士（図３の左右両端部同士）のみを圧接している。これには限られず、クランプ機器８０は、第１外枠部３８と第２外枠部４８のすべての辺同士を圧接することができる。本変形例は、上記第２、第３実施例についても適用することができる。
(Modification 4) In the first embodiment, as shown in FIG. 3, the
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology illustrated in the present specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.
１０、１００：半導体装置
２０：ＩＧＢＴ
２１：半導体基板
２２：エミッタ電極
２４：ゲート電極パッド
２６：コレクタ電極
３０：リードフレーム
３２：第１基部
３４：第１端子部
３８：第１外枠部
３９：連結部
４０：第２リードフレーム
４２：第２基部
４４、４５、４６：第２端子部
４８：第２外枠部
４９：連結部
５０：ワイヤ
６０：樹脂
８０：クランプ機器
９０：ダイオード
９１：半導体基板
９２：カソード電極
９４：アノード電極
１１０：第１リードフレーム
１１２：第１基部
１１４、１１５：第１端子部
１１８：第１外枠部
１１９：連結部
１２０：第２リードフレーム
１２２：第２基部
１２４：第２端子部
１２８：第２外枠部
１２９：連結部
１３０：第３リードフレーム
１３２：第３基部
１３４、１３５：第３端子部
１３８：第３外枠部
１３９：連結部
１４０、２４０：樹脂シート
１５０、２５０：放熱板
10, 100: Semiconductor device 20: IGBT
21: Semiconductor substrate 22: Emitter electrode 24: Gate electrode pad 26: Collector electrode 30: Lead frame 32: First base portion 34: First terminal portion 38: First outer frame portion 39: Connection portion 40: Second lead frame 42 :
Claims (2)
前記半導体素子の表面に形成された１個の電極と対向する第１基部と、前記第１基部の外側に配置され、前記第１基部に連結される少なくとも１個の第１連結端子部と、前記第１基部と前記第１連結端子部の外側に設けられ、前記第１基部と前記第１連結端子部のうち少なくとも一方と連結されている第１外枠部とを有する第１リードフレームを準備する第１リードフレーム準備工程と、
前記半導体素子の裏面に形成された１個の電極と対向する第２基部と、前記第２基部の外側に配置され、前記第２基部に連結される少なくとも１個の第２連結端子部と、前記第２基部と前記第２連結端子部の外側に設けられ、前記第２基部と前記第２連結端子部のうち少なくとも一方と連結されている第２外枠部とを有する第２リードフレームを準備する第２リードフレーム準備工程と、
前記半導体素子の表面に形成された前記１個の電極と前記第１基部とが接触するように前記第１リードフレームを配置し、前記半導体素子の裏面に形成された前記１個の電極と前記第２基部とが接触するように前記第２リードフレームを配置する配置工程と、
前記第１リードフレームの前記第１基部が前記半導体素子の表面に形成された前記１個の電極に押圧されると共に前記第２リードフレームの前記第２基部が前記半導体素子の裏面に形成された前記１個の電極に押圧されるように、前記第１リードフレームの前記第１外枠部と前記第２リードフレームの前記第２外枠部を互いに圧接させる圧接工程と、
前記第１外枠部と前記第２外枠部とを互いに圧接させた状態で、前記半導体素子と、前記第１基部と、前記第２基部とを樹脂で封止する封止工程と、
前記第１外枠部と前記第２外枠部とを除去する除去工程と、
を備え、
前記配置工程では、前記第１連結端子部と前記第２連結端子部とが前記半導体素子の表面に対して鉛直方向において互いに重なり合わない位置に配置される、
半導体装置の製造方法。 A semiconductor element preparation step of preparing vertical semiconductor elements each having one or more electrodes on the front surface and the back surface;
A first base portion facing one electrode formed on the surface of the semiconductor element; at least one first connection terminal portion disposed outside the first base portion and connected to the first base portion; A first lead frame provided on the outside of the first base and the first connecting terminal, and having a first outer frame connected to at least one of the first base and the first connecting terminal; A first lead frame preparation step to prepare;
A second base facing one electrode formed on the back surface of the semiconductor element; at least one second connection terminal portion disposed outside the second base and connected to the second base; A second lead frame provided on the outside of the second base and the second connection terminal, and having a second outer frame connected to at least one of the second base and the second connection terminal; A second lead frame preparation step to prepare;
The first lead frame is disposed so that the one electrode formed on the surface of the semiconductor element and the first base are in contact with each other, and the one electrode formed on the back surface of the semiconductor element and the An arranging step of arranging the second lead frame so as to contact the second base;
The first base of the first lead frame is pressed by the one electrode formed on the surface of the semiconductor element, and the second base of the second lead frame is formed on the back surface of the semiconductor element. A pressure-contacting step in which the first outer frame portion of the first lead frame and the second outer frame portion of the second lead frame are pressed against each other so as to be pressed by the one electrode;
A sealing step of sealing the semiconductor element, the first base, and the second base with a resin in a state where the first outer frame and the second outer frame are in pressure contact with each other;
A removing step of removing the first outer frame portion and the second outer frame portion;
With
In the arrangement step, the first connection terminal portion and the second connection terminal portion are arranged at positions that do not overlap each other in the vertical direction with respect to the surface of the semiconductor element.
A method for manufacturing a semiconductor device.
前記第１リードフレームと前記第２リードフレームの一方は、前記半導体基板の表面及び裏面に形成された電極のうち、前記第１基部又は前記第２基部に押圧されない電極毎に、その電極と接続され、かつ、前記第１基部と前記第２基部のいずれとも連結されない非連結端子部をさらに有しており、
前記封止工程の前に、前記半導体素子の表面又は裏面に形成された複数の電極のうち、前記第１基部又は前記第２基部に押圧されない電極に対して、その電極とその電極に対応する前記非連結端子部とを配線部材で接続する接続工程をさらに有しており、
前記配置工程では、前記第１連結端子部と前記第２連結端子部と前記非連結端子部とが前記半導体素子の表面に対して鉛直方向において互いに重なり合わない位置に配置される、請求項１に記載の半導体装置の製造方法。 A plurality of electrodes are formed on the front or back surface of the semiconductor element,
One of the first lead frame and the second lead frame is connected to the electrode for each electrode that is not pressed by the first base or the second base, among the electrodes formed on the front and back surfaces of the semiconductor substrate. And a non-connecting terminal portion that is not connected to any of the first base portion and the second base portion,
Before the sealing step, among the plurality of electrodes formed on the front surface or the back surface of the semiconductor element, the electrode and the electrode correspond to the electrode that is not pressed by the first base or the second base. It further has a connection step of connecting the unconnected terminal portion with a wiring member,
2. The arrangement step, wherein the first connection terminal portion, the second connection terminal portion, and the non-connection terminal portion are arranged at positions that do not overlap each other in a vertical direction with respect to a surface of the semiconductor element. The manufacturing method of the semiconductor device as described in 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012011902A JP5857755B2 (en) | 2012-01-24 | 2012-01-24 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012011902A JP5857755B2 (en) | 2012-01-24 | 2012-01-24 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013152983A true JP2013152983A (en) | 2013-08-08 |
| JP5857755B2 JP5857755B2 (en) | 2016-02-10 |
Family
ID=49049140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012011902A Expired - Fee Related JP5857755B2 (en) | 2012-01-24 | 2012-01-24 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5857755B2 (en) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004056138A (en) * | 2002-07-19 | 2004-02-19 | Samsung Electronics Co Ltd | Method of bonding lead frames in package assembly, manufacture of chip laminated package, and chip laminated package |
| JP2006147852A (en) * | 2004-11-19 | 2006-06-08 | Denso Corp | Semiconductor device, and method and device for manufacturing the same |
| US20070182003A1 (en) * | 2006-02-03 | 2007-08-09 | Infineon Technologies Ag | Stackable Semiconductor Device and Method for Producing the Same |
| US20090212405A1 (en) * | 2008-02-26 | 2009-08-27 | Yong Liu | Stacked die molded leadless package |
| JP2009278103A (en) * | 2008-05-15 | 2009-11-26 | Gem Services Inc | Semiconductor package featuring flip-chip die sandwiched between metal layers |
| JP2010532091A (en) * | 2007-06-30 | 2010-09-30 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | Electronic module and method for manufacturing electronic module |
| JP2011243929A (en) * | 2010-05-21 | 2011-12-01 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
-
2012
- 2012-01-24 JP JP2012011902A patent/JP5857755B2/en not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004056138A (en) * | 2002-07-19 | 2004-02-19 | Samsung Electronics Co Ltd | Method of bonding lead frames in package assembly, manufacture of chip laminated package, and chip laminated package |
| JP2006147852A (en) * | 2004-11-19 | 2006-06-08 | Denso Corp | Semiconductor device, and method and device for manufacturing the same |
| US20070182003A1 (en) * | 2006-02-03 | 2007-08-09 | Infineon Technologies Ag | Stackable Semiconductor Device and Method for Producing the Same |
| JP2010532091A (en) * | 2007-06-30 | 2010-09-30 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | Electronic module and method for manufacturing electronic module |
| US20090212405A1 (en) * | 2008-02-26 | 2009-08-27 | Yong Liu | Stacked die molded leadless package |
| JP2009278103A (en) * | 2008-05-15 | 2009-11-26 | Gem Services Inc | Semiconductor package featuring flip-chip die sandwiched between metal layers |
| JP2011243929A (en) * | 2010-05-21 | 2011-12-01 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5857755B2 (en) | 2016-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4576448B2 (en) | Power semiconductor device | |
| JP5895933B2 (en) | Power module | |
| CN105706236B (en) | The manufacturing method of electrode terminal, power semiconductor device and power semiconductor device | |
| JP6230238B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4885046B2 (en) | Power semiconductor module | |
| JP2008117825A (en) | Power semiconductor device | |
| JP2019153752A (en) | Semiconductor device | |
| JP2023161017A (en) | semiconductor module | |
| JP2016139635A (en) | Power semiconductor device | |
| JP2012004346A (en) | Semiconductor device | |
| JP2012074730A (en) | Power semiconductor module | |
| WO2022080063A1 (en) | Semiconductor module | |
| JP6119825B2 (en) | Power module | |
| JP2013125889A (en) | Semiconductor device | |
| JP5857755B2 (en) | Manufacturing method of semiconductor device | |
| JP2014017413A (en) | Semiconductor device and manufacturing method of the same | |
| JP4039258B2 (en) | Power semiconductor device | |
| KR20170068271A (en) | Power module | |
| JP2013084706A (en) | Semiconductor device | |
| WO2018186131A1 (en) | Semiconductor device | |
| JP2016076727A (en) | Semiconductor device | |
| JP2015220398A (en) | Power semiconductor module | |
| JP2013143519A (en) | Connector and resin sealed type semiconductor device | |
| JP2013115167A (en) | Semiconductor device | |
| KR102008209B1 (en) | Pressure Type Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140512 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150428 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151130 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5857755 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |