JP2013150132A - 測定装置及びそれを用いた測定方法 - Google Patents

Abstract

【課題】データ変換器の精度の高い測定を行うことが可能な測定装置を提供すること。
【解決手段】本発明にかかる測定装置１は、複数の物理量の組み合わせによって発生させた電圧又は電流と入力電圧Ｖｉを比較する比較器を含むＡＤ変換器２の測定装置１であって、線形的に電圧レベルが変化する入力電圧Ｖｉを生成する入力電圧生成部１１と、ＡＤ変換器２から出力されるデジタル値Ｖｏを取り込み、各物理量の有無に相当するデジタル値Ｖｏの複数の対を一つずつ順に計算対象対として選択し、計算対象対に対応する入力電圧対のそれぞれの差電圧を算出し、かかる差電圧を統計処理した結果に基づいてデジタル値Ｖｏに対応する入力電圧Ｖｉの推定値（第２推定値）を算出する、測定及び計算部１２と、を備える。
【選択図】図１

Description

本発明は、測定装置及びそれを用いた測定方法に関する。

近年、ＬＳＩ(Large Scale integration)プロセスの微細化に伴い、アナログ値のばらつきをデジタル的に補正して出力精度を高めるデータ変換器（ＡＤ変換器、ＤＡ変換器）が増加している。この補正のために、テスト装置（測定装置）は、被測定回路であるデータ変換器の出力値を測定し、その測定結果に基づいて補正値を算出し、そして、その補正値としてデジタル値をデータ変換器に記憶させる。データ変換器は、実動作時に、記憶したデジタル値に基づきアナログ値のばらつきを補正することで、精度の高いデータ変換を行っている。なお、上記した一連の動作をデータ変換器自身が行う自動補正型のデータ変換器も増加している。

関連する技術が非特許文献１に開示されている。非特許文献１には、ヒストグラム法を用いたＡＤ変換器の測定方法が開示されている。

Joey Doernberg et al., "Full-Speed Testing of A/D Converters", IEEE JOURNAL OF SOLID-STATE CIRCUITS, 1984, VOL.sc-19, NO.6, pp.820-827

しかし、非特許文献１に開示されたＡＤ変換器の測定方法では、ノイズの影響により測定結果がばらついてしまい、精度の高い測定を行うことができないという問題があった。

本発明にかかる測定装置の一態様は、複数の物理量の組み合わせによって発生させた電圧又は電流と入力電圧とを比較する比較器を含むＡＤ変換器の測定装置であって、線形的に電圧レベルが変化する前記入力電圧を生成する入力電圧生成部と、前記ＡＤ変換器から出力されるデジタル値を取り込み、前記各物理量の有無に相当する当該デジタル値の複数の対を一つずつ順に計算対象対として選択し、前記計算対象対に対応する前記入力電圧対のそれぞれの差電圧を算出し、かかる差電圧を統計処理した結果に基づいて前記デジタル値に対応する前記入力電圧の推定値を算出する、測定部と、を備える。

本発明にかかる測定装置の一態様は、入力されたデジタル値に応じて複数の物理量の組み合わせによって発生させた電圧又は電流から出力電圧又は出力電流を生成するＤＡ変換器を測定する測定装置であって、異なる値の前記デジタル値を順次生成するデジタル信号生成部と、前記出力電圧を取り込み、前記各物理量の有無に相当する前記デジタル値の複数の対を一つずつ順に計算対象対として選択し、前記計算対象対に応じた前記出力電圧対のそれぞれの差電圧を算出し、かかる差電圧を統計処理した結果に基づいて前記デジタル値に応じた前記出力電圧の推定値を算出する、測定部と、を備える。

本発明にかかる測定方法の一態様は、線形的に電圧レベルが変化する入力電圧を生成し、複数の物理量の組み合わせによって発生させた電圧又は電流と前記入力電圧を比較する比較器を含む被測定ＡＤ変換器から、前記入力電圧に応じて出力されるデジタル値を取り込み、前記各物理量の有無に相当する当該デジタル値の複数の対を一つずつ順に計算対象対として選択し、前記計算対象対に対応する前記入力電圧対のそれぞれの差電圧を算出し、かかる差電圧を統計処理した結果に基づいて前記デジタル値に対応する前記入力電圧の推定値を算出する。

本発明にかかる測定方法の一態様は、異なる値のデジタル値を順次生成し、入力された前記デジタル値に応じて複数の物理量の組み合わせによって発生させた電圧又は電流から出力電圧又は出力電流を生成する被測定ＤＡ変換器から、前記デジタル値に応じて生成される前記出力電圧を取り込み、前記各物理量の有無に相当する前記デジタル値の複数の対を一つずつ順に計算対象対として選択し、前記計算対象対に応じた前記出力電圧対のそれぞれの差電圧を算出し、かかる差電圧を統計処理した結果に基づいて前記デジタル値に応じた前記出力電圧の推定値を算出する。

上述のような回路構成により、データ変換器の精度の高い測定を行うことができる。その測定結果を用いることにより、例えば、データ変換器の精度の高い誤差の算出及び補正を行うことができる。

本発明により、データ変換器の精度の高い測定を行うことが可能な測定装置及びそれを用いた測定方法を提供することができる。その測定結果を用いることにより、例えば、データ変換器の精度の高い誤差の算出及び補正を行うことができる。

本発明の実施の形態１にかかる測定装置の構成例を示す図である。 本発明の実施の形態１にかかる測定装置の動作を示すフローチャートである。 本発明の実施の形態２にかかる測定装置の構成例を示す図である。 本発明の実施の形態２にかかる測定装置の動作を示すフローチャートである。 本発明の実施の形態３にかかる測定装置の構成例を示す図である。 本発明の実施の形態３にかかる測定装置の動作を示すフローチャートである。 本発明の実施の形態３にかかる測定装置の動作を示すフローチャートである。 本発明にかかる測定装置の効果を説明するための図である。 本発明にかかる測定装置の効果を説明するための図である。 本発明にかかる測定装置の効果を説明するための図である。 本発明にかかる測定装置の効果を説明するための図である。 本発明にかかる測定装置の効果を説明するための図である。 本発明にかかる測定装置の効果を説明するための図である。

以下、図面を参照しつつ、本発明の実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として本発明の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。

実施の形態１
図１は、本発明の実施の形態１にかかるＡＤ変換器の測定装置１の構成例を示す図である。本実施の形態にかかる測定装置１は、ノイズによる測定結果のばらつきを圧縮することにより、測定時間を増大させることなく、ＡＤ変換器の精度の高い測定を行うことができる。この測定結果を用いることにより、例えば、ＡＤ変換器の精度の高い誤差の算出及び補正を行うことができる。以下、具体的に説明する。

図１に示すＡＤ変換器の測定装置１は、入力電圧生成部１１と、測定及び計算部（測定部）１２と、を備える。なお、図１には、被測定回路であるＡＤ変換器２も示されている。

（ＡＤ変換器２）
本実施の形態にかかる測定装置１の説明の前に、まず、被測定回路であるＡＤ変換器２の詳細について説明する。ＡＤ変換器２は、パイプライン型のＡＤ変換器であって、入力電圧（アナログ値）Ｖｉに応じた出力値（デジタル値）Ｖｏを出力する。なお、本実施の形態では、ＡＤ変換器２が１０ビット幅の出力値Ｖｏを出力する場合を例に説明する。

具体的には、ＡＤ変換器２は、１０ビット幅に対応して１０個の基本ブロック２１＿１〜２１＿１０を有する。基本ブロック２１＿１の入力ノードＮ１１には、ＡＤ変換器２の外部からの入力電圧（アナログ値）Ｖｉが供給される。また、基本ブロック２１＿２〜２１＿１０の入力ノードＮ２１〜Ｎ１０１には、それぞれ、前段の基本ブロック２１＿１〜２１＿９の出力ノードＮ１２〜Ｎ９２の電圧が供給される。

基本ブロック２１＿１〜２１＿１０は、何れも同じ回路構成を有している。具体的には、基本ブロック２１＿１〜２１＿１０は、それぞれ、増幅器ＡＭＰ１〜ＡＭＰ１０と、比較器ＣＭＰ１〜ＣＭＰ１０と、スイッチ素子ＳＷ１〜ＳＷ１０と、を有する。

基本ブロック２１＿１において、増幅器ＡＭＰ１は、入力ノードＮ１１に供給される入力電圧Ｖｉと、基準電圧Ｖｒｅｆ及び接地電圧ＧＮＤ（略０Ｖ）のいずれかと、の電位差を２倍に増幅して、出力ノードＮ１２に対して出力する。

比較器ＣＭＰ１は、入力ノードＮ１１に供給される入力電圧Ｖｉと、基準電圧Ｖｒｅｆと、を比較して比較結果を出力する。例えば、入力電圧Ｖｉが基準電圧Ｖｒｅｆより低い場合（Ｖｉ＜Ｖｒｅｆの場合）、比較器ＣＭＰ１は、Ｈレベルの比較結果を出力する。一方、入力電圧Ｖｉが基準電圧Ｖｒｅｆ以上の場合（Ｖｉ≧Ｖｒｅｆの場合）、比較器ＣＭＰ１は、Ｌレベルの比較結果を出力する。この比較結果は、スイッチ素子ＳＷ１の切替制御端子に供給されるととともに、ＡＤ変換器２の外部出力端子を介して外部に出力される。なお、この比較結果は、ＡＤ変換器２の出力値（デジタル値）Ｖｏの最上位ビット（便宜上、第１ビットと称す）の論理値として出力される。

スイッチ素子ＳＷ１は、切替制御端子に供給される比較器ＣＭＰ１の比較結果に基づいて、増幅器ＡＭＰ１と、基準電圧端子Ｖｒｅｆ及び接地電圧端子ＧＮＤの何れか一方と、を選択的に接続する。なお、基準電圧端子Ｖｒｅｆとは、基準電圧Ｖｒｅｆの供給される端子のことである。また、接地電圧端子ＧＮＤとは、接地電圧ＧＮＤの供給される端子のことである。

例えば、比較器ＣＭＰ１からＨレベルの比較結果が出力された場合（即ち、Ｖｉ＜Ｖｒｅｆの場合）、スイッチ素子ＳＷ１は、増幅器ＡＭＰ１と接地電圧端子ＧＮＤとを接続する。それにより、増幅器ＡＭＰ１は、入力電圧Ｖｉと接地電圧ＧＮＤとの電位差（Ｖｉ−ＧＮＤ＝Ｖｉ）を２倍に増幅した電圧（２Ｖｉ）を出力ノードＮ１２に対して出力する。

一方、比較器ＣＭＰ１からＬレベルの比較結果が出力された場合（即ち、Ｖｉ≧Ｖｒｅｆの場合）、スイッチ素子ＳＷ１は、増幅器ＡＭＰ１と基準電圧端子Ｖｒｅｆとを接続する。それにより、増幅器ＡＭＰ１は、入力電圧Ｖｉと基準電圧Ｖｒｅｆとの電位差（Ｖｉ−Ｖｒｅｆ）を２倍に増幅した電圧（２（Ｖｉ−Ｖｒｅｆ））を出力ノードＮ１２に対して出力する。

同様にして、基本ブロック２１＿２〜２１＿１０において、増幅器ＡＭＰ２〜ＡＭＰ１０は、それぞれ、入力ノードＮ２１〜Ｎ１０１に供給される電圧と、基準電圧Ｖｒｅｆ及び接地電圧ＧＮＤの何れか一方と、の電位差を２倍に増幅して、出力ノードＮ２２〜Ｎ１０２に対して出力する。

比較器ＣＭＰ２〜ＣＭＰ１０は、それぞれ、入力ノードＮ２１〜Ｎ１０１に供給される電圧と、基準電圧Ｖｒｅｆと、を比較して比較結果を出力する。例えば、入力ノードＮ２１〜Ｎ１０１の電圧が基準電圧Ｖｒｅｆより低い場合、比較器ＣＭＰ２〜ＣＭＰ１０は、それぞれ、Ｈレベルの比較結果を出力する。一方、入力ノードＮ２２〜Ｎ１０２の電圧が基準電圧Ｖｒｅｆ以上の場合、比較器ＣＭＰ２〜ＣＭＰ１０は、それぞれ、Ｌレベルの比較結果を出力する。これら比較結果は、それぞれ、スイッチ素子ＳＷ２〜ＳＷ１０の切替制御端子に供給されるとともに、いずれも、ＡＤ変換器２の外部出力端子を介して外部に出力される。なお、比較器ＣＭＰ２〜ＣＭＰ１０から出力される比較結果は、それぞれ、ＡＤ変換器２の出力値（デジタル値）Ｖｏの第２〜第１０ビット（上から２ビット目のビット〜１０ビット目のビット）の論理値として出力される。

スイッチ素子ＳＷ２〜ＳＷ１０は、それぞれ、切替制御端子に供給される比較器ＣＭＰ２〜ＣＭＰ１０の比較結果に基づいて、増幅器ＡＭＰ２〜ＡＭＰ１０と、基準電圧端子Ｖｒｅｆ及び接地電圧端子ＧＮＤの何れか一方と、を選択的に接続する。

例えば、比較器ＣＭＰ２〜ＣＭＰ１０の比較結果がＨレベルの場合、スイッチ素子ＳＷ２〜ＳＷ１０は、それぞれ、増幅器ＡＭＰ２〜ＡＭＰ１０と接地電圧端子ＧＮＤとを接続する。それにより、増幅器ＡＭＰ２〜ＡＭＰ１０は、それぞれ、入力ノードＮ２１〜Ｎ１０１の電圧と接地電圧ＧＮＤとの電位差を２倍に増幅した電圧を出力ノードＮ２２〜Ｎ１０２に対して出力する。一方、比較器ＣＭＰ２〜ＣＭＰ１０の比較結果がＬレベルの場合、スイッチ素子ＳＷ２〜ＳＷ１０は、それぞれ、増幅器ＡＭＰ２〜ＡＭＰ１０と基準電圧端子Ｖｒｅｆとを接続する。それにより、増幅器ＡＭＰ２〜ＡＭＰ１０は、それぞれ、入力ノードＮ２１〜Ｎ１０１の電圧と基準電圧Ｖｒｅｆとの電位差を２倍に増幅した電圧を出力ノードＮ２２〜Ｎ１０２に対して出力する。ここで各段が出力する２倍という物理量は、容量比もしくは抵抗比で生成するのが一般的であるが、これに限定しない。なお初段については１倍されてきたものと考える。

このようにして、被測定回路であるＡＤ変換器２は、入力電圧（アナログ値）Ｖｉに応じた１０ビット幅の出力値（デジタル値）Ｖｏを出力する。

（測定装置１）
次に、本実施の形態にかかる測定装置１の詳細について説明する。図１に示す測定装置１は、上記したように、入力電圧生成部１１と、測定及び計算部１２と、を備える。

入力電圧生成部１１は、ＡＤ変換器２に供給するためのランプ波の入力電圧Ｖｉを生成する部である。入力電圧生成部１１は、例えば、内部にＤＡ変換器を有し、当該ＤＡ変換器にデジタル信号を供給することにより、線形的に電圧レベルが変化する入力電圧Ｖｉを生成する。なお、本実施の形態では、ランプ波の入力電圧Ｖｉのステップ幅が、ＡＤ変換器２の分解能（１ＬＳＢ）の概略１／１０である場合を例に説明する。

測定及び計算部１２は、ＡＤ変換器２から出力された出力値（デジタル値）Ｖｏを測定し、その測定値に基づき、第１推定値や第２推定値（後述）を算出する部である。

測定及び計算部１２は、例えば、演算処理装置（ＣＰＵ）、データメモリ、図２に示すフローチャートに沿った処理を実行するためのプログラムを格納したインストラクションメモリ、及び、入力電圧Ｖｉの電圧範囲（ＡＤ変換器２のフルスケール）やステップ幅を制御する制御部など、を有するマイクロコンピュータである。ただし、測定及び計算部１２は、マイクロコンピュータである場合に限定されず、同様の機能を有する他の構成に適宜変更可能である。

なお、図１に示す測定装置１は、アナログ信号とデジタル信号が混在したミックストシグナルＬＳＩ用のテスタの一部として設けられても良い。

（フローチャート）
続いて、図１に示す測定装置１の動作を、図２を用いて説明する。図２は、図１に示す測定装置１の動作を示すフローチャートである。

まず、測定装置１は、被測定回路であるＡＤ変換器２に対して、ランプ波の入力電圧Ｖｉを出力する。なお、上記したように、ランプ波の入力電圧Ｖｉのステップ幅は、ＡＤ変換器２の分解能（１ＬＳＢ）の概略１／１０である。そして、測定装置１は、入力電圧（アナログ値）Ｖｉに応じたＡＤ変換器２の出力値（デジタル値）Ｖｏを測定する（図２のＳ１０１）。

次に、測定装置１は、同じ出力値を示す複数の入力電圧Ｖｉの値の平均値を算出する（図２のＳ１０２）。具体的には、測定装置１は、出力値"０００００００００１"（２進数）を示す複数の入力電圧Ｖｉの値の平均値（以下、第１推定値や入力平均値と称す場合がある）を算出する。同様にして、測定装置１は、出力値"０００００００００１"（２進数）〜"１１１１１１１１１０"（２進数）のそれぞれについて第１推定値を算出する。このようにして、測定装置１は、出力値Ｖｏの各値に対する入力電圧Ｖｉの第１推定値を算出する。

なお、本実施の形態では、同じ出力値を示す複数の入力電圧Ｖｉの値の平均値を第１推定値とする場合を例に説明しているが、これに限られない。例えば、発生頻度のみに着目するヒストグラム法を用いて第１推定値を算出しても良い。

次に、測定装置１は、第２推定値の算出を行う（図２のＳ１０３〜Ｓ１１１）。以下、順を追って説明する。

まず、測定装置１は、ＡＤ変換器２の出力値（デジタル値）Ｖｏを表す１０ビットの中から、近似係数を求める対象のビット（計算対象ビット、計算対象物理量ビット）を一つ選択する（図２のＳ１０３）。例えば、測定装置１は、計算対象ビットとして、第１ビット（最上位ビット）を選択する。

そして、測定装置１は、計算対象ビットの論理値のみ異なり、それ以外のビットの論理値が同じである、一対の出力値Ｖｏを選択する（図２のＳ１０４）。例えば、測定装置１は、一対の出力値Ｖｏとして、"０００００００００１"（２進数）及び"１００００００００１"（２進数）を選択する。そして、測定装置１は、この一対の出力値Ｖｏに対する一対の第１推定値の差電圧を算出する（図２のＳ１０５）。

測定装置１は、計算対象ビットの論理値のみ異なり、それ以外のビットの論理値が同じである、出力値Ｖｏの対の全て（理想的には５１０対）を選択したか否かを確認する（図２のＳ１０６）。条件を満たす出力値Ｖｏの対の全てを選択し終えていない場合（図２のＳ１０６のＮＯ）、測定装置１は、条件を満たす出力値Ｖｏの対のうちまだ選択していない一対の出力値Ｖｏを選択する（図２のＳ１０７）。例えば、測定装置１は、一対の出力値Ｖｏとして、"００００００００１０"（２進数）及び"１００００００００１０"（２進数）を選択する。そして、測定装置１は、この一対の出力値Ｖｏに対する一対の第１推定値の差電圧を算出する（図２のＳ１０５）。

測定装置１は、計算対象ビットの値を固定した状態で、このような動作（図２のＳ１０４〜Ｓ１０７）を繰り返し、理想的には合計５１０対の第１推定値のそれぞれの差電圧を算出する。

そして、測定装置１は、条件を満たす出力値Ｖｏの対の全てを選択し終えると（図２のＳ１０６のＹＥＳ）、例えば、一次近似等の回帰法を用いて、５１０対の第１推定値のそれぞれの差電圧の近似係数を算出する（図２のＳ１０８）。なお、本実施の形態では、回帰法として一次近似を採用した場合を例に説明する。

なお、このときの５１０対の第１推定値のそれぞれの差電圧は、何れも、ＡＤ変換器２の基本ブロック２１＿１に設けられた増幅器ＡＭＰ１の入力電位差Ｖｉ及び（Ｖｉ−Ｖｒｅｆ）の差に相当する。この増幅器ＡＭＰ１の入力電位差の差（Ｖｉ−（Ｖｉ−Ｖｒｅｆ））＝Ｖｒｅｆは、第１ビット（最上位ビット）の重みに相当する。

また、測定装置１は、"００００００００００"（２進数）や"１１１１１１１１１１"（２進数）を含む出力値Ｖｏの対を選択の対象外としている。それは、ゼロ及びフルスケールには、ゼロ以下及びフルスケール以上のデータが全て集約されるため、"００００００００００"（２進数）や"１１１１１１１１１１"（２進数）に大きな誤差が含まれるからである。

続いて、測定装置１は、出力値（デジタル値）Ｖｏを表す１０ビットの全てを計算対象ビットとして選択したか否かを確認する（図２のＳ１０９）。出力値Ｖｏを表す１０ビットの全てを計算対象ビットとして選択し終えていない場合（図２のＳ１０９のＮＯ）、測定装置１は、当該１０ビットの中からまだ選択していないビットを計算対象ビットとして選択する（図２のＳ１１０）。例えば、測定装置１は、計算対象ビットとして、第２ビット（上から２ビット目のビット）を選択する。

そして、測定装置１は、計算対象ビットの論理値のみ異なり、それ以外のビットの論理値が同じである、一対の出力値Ｖｏを選択する（図２のＳ１０４）。例えば、測定装置１は、一対の出力値Ｖｏとして、"０００００００００１"（２進数）及び"０１０００００００１"（２進数）を選択する。そして、測定装置１は、この一対の出力値Ｖｏに対する一対の第１推定値の差電圧を算出する（図２のＳ１０５）。

測定装置１は、計算対象ビットの論理値のみ異なり、それ以外のビットの論理値が同じである、出力値Ｖｏの対の全て（理想的には５１０対）を選択したか否かを確認する（図２のＳ１０６）。条件を満たす出力値Ｖｏの対の全てを選択し終えていない場合（図２のＳ１０６のＮＯ）、測定装置１は、条件を満たす出力値Ｖｏの対のうちまだ選択していない一対の出力値Ｖｏを選択する（図２のＳ１０７）。例えば、測定装置１は、一対の出力値Ｖｏとして、"００００００００１０"（２進数）及び"０１０００００００１０"（２進数）を選択する。そして、測定装置１は、この一対の出力値Ｖｏに対する一対の第１推定値の差電圧を算出する（図２のＳ１０５）。

測定装置１は、計算対象ビットの値を固定した状態で、このような動作（図２のＳ１０４〜Ｓ１０７）を繰り返し、理想的には合計５１０対の第１推定値のそれぞれの差電圧を算出する。

そして、測定装置１は、条件を満たす出力値Ｖｏの対の全てを選択し終えると（図２のＳ１０６のＹＥＳ）、例えば、一次近似等の回帰法を用いて、５１０対の第１推定値のそれぞれの差電圧の近似係数を算出する（図２のＳ１０８）。なお、本実施の形態では、上記したように、回帰法として一次近似を採用した場合を例に説明している。

なお、このときの５１０対の第１推定値のそれぞれの差電圧は、何れも、ＡＤ変換器２の基本ブロック２１＿２に設けられた増幅器ＡＭＰ２の入力電位差Ｖｉ×２及びＶｉ×２−Ｖｒｅｆの差等に相当する。初段入力に換算すると、Ｖｉ及びＶｉ−Ｖｒｅｆ／２の差等に相当する。この増幅器ＡＭＰ２の入力電位差の差（Ｖｉ×２−（Ｖｉ×２−Ｖｒｅｆ））＝Ｖｒｅｆは、第２ビット（上から２ビット目のビット）の重みに相当する。

測定装置１は、このような動作（図２のＳ１０３〜Ｓ１１０）を繰り返すことにより、出力値Ｖｏを表す１０ビットの各ビットについて、５１０対の第１推定値のそれぞれの差電圧の近似係数を算出する。それにより、各ビットにおける差電圧（５１０対の第１推定値のそれぞれの差電圧の略）の近似式（上記した近似係数の近似式）が確定する。換言すると、各ビットの重さを示す近似式が確定する。

なお、上記したように、出力値Ｖｏを表す１０ビットの各ビットにおける近似係数の算出では、５１０対もの母体数の第１推定値が存在する。そのため、各ビットの近似係数に含まれるノイズによるばらつき成分の標準偏差は、５１０の平方根の逆数、即ち、約１／２２に圧縮される。これにより、近似係数の確率的信頼度区間も約１／２２に圧縮され、真値との誤差の範囲も約１／２２に圧縮される。

測定装置１は、出力値（デジタル値）Ｖｏを表す１０ビットの全てを計算対象ビットとして選択し終えると（図２のＳ１０９のＹＥＳ）、各ビットにおける差電圧の近似式に基づき、出力値Ｖｏの各値（"００００００００００"（２進数）〜"１１１１１１１１１１"（２進数））に対する入力電圧Ｖｉの第２推定値を算出する（図２のＳ１１１）。

具体的には、測定装置１は、出力値Ｖｏを表す１０ビットのうち論理値"１"を示すビットにおける差電圧の近似値（上記近似式から求まる値）をそれぞれ加算することにより、当該出力値Ｖｏに対する入力電圧Ｖｉの第２推定値を算出する。例えば、出力値Ｖｏが"０００００００００１"（２進数）の場合、測定装置１は、論理値"１"を示す第１０ビット（最下位ビット）における差電圧の近似値を、第２推定値として算出する。また、例えば、出力値"０１００００００１"（２進数）の場合、測定装置１は、論理値"１"を示す第２及び第１０ビットの各ビットにおける差電圧の近似値をそれぞれ加算して第２推定値として算出する。このようにして、測定装置１は、出力値Ｖｏの各値（"００００００００００"（２進数）〜"１１１１１１１１１１"（２進数））に対する入力電圧Ｖｉの第２推定値を算出する。

このように、第２推定値は、各ビットにおける差電圧の近似値に基づいて算出される。そのため、第２推定値に含まれるノイズによるばらつき成分は、第１推定値に含まれるノイズによるばらつき成分と比較して、約１／２２に圧縮される。また、真値との誤差の範囲も約１／２２に圧縮される。測定装置１は、この第２推定値を算出することにより、ＡＤ変換器２の精度の高い測定結果を得たということができる。

ここで、ＡＤ変換器２の測定時間（図２のＳ１０１）は、従来と変わらない。また、測定後の第２推定値の算出時間は、測定時間と比較すると無視できるほどに短い。そのため、測定装置１は、測定時間を増大させることなく、ＡＤ変換器２の精度の高い測定を行うことができる。

なお、本実施の形態では、測定装置１が、全ての出力値Ｖｏ（"００００００００００"（２進数）〜"１１１１１１１１１１"（２進数））に対する入力電圧Ｖｉの第２推定値を算出する場合を例に説明したが、これに限られない。測定装置１は、誤差の大きな入力電圧Ｖｉの第２推定値のみを算出しても良い。なお、誤差の大きな入力電圧Ｖｉは、各ビットにおける差電圧の近似値に基づき抽出することが可能である。

また、本実施の形態において、出力値Ｖｏを表す１０ビットの各ビットにおける近似係数の算出では、５１０対の第１推定値が存在する場合を例に説明したが、これに限られない。第１推定値の対は５１０対未満であっても良い。実際の測定では、ノイズの影響により、測定時間内に期待する出力値Ｖｏが出力されない場合（ミッシングコードが発生する場合）もある。この場合、第１推定値の対は、５１０対未満となる。

仮に、測定時間内に期待する出力値Ｖｏがほとんど出力されなかったために、第１推定値の対がわずか１００対であったとする。その場合でも、近似係数に含まれるノイズによるばらつき成分の標準偏差は、１００の平方根の逆数、即ち、１／１０に圧縮される。つまり、ノイズ圧縮効果及び真値との誤差の範囲の圧縮効果は、十分にあるということができる。

また、例えば、ランプ波の入力電圧Ｖｉのステップ幅を、本例と比較して８倍にした場合、即ち、ＡＤ変換器２の分解能（１ＬＳＢ）の概略８／１０にした場合でも、第１推定値の対は、１００対程度となる。そのため、測定装置１は、依然としてＡＤ変換器２の精度の高い測定を行うことができる。さらに、この場合、測定装置１は、測定時間を１／８に短縮することもできる。つまり、測定装置１は、測定時間を短縮し、かつ、ＡＤ変換器２の精度の高い測定を行うことができる。具体的には、１０２４コードに対して１０，０００ポイント程度必要であった測定点数を、１／８の１２５０ポイント程度に削減することができる。

なお、上記のように、ランプ波の入力電圧Ｖｉのステップ幅は、適宜変更可能である。ノイズによるばらつきが小さければ、ステップ幅をさらに大きくして、測定時間をさらに短縮することも可能である。

その後、出力値Ｖｏに対する入力電圧Ｖｉの第２推定値は、積分直線性や微分直線性等の算出に供される。つまり、出力値Ｖｏに対する入力電圧Ｖｉの第２推定値は、フルスケールに対する誤差の算出に供される（図２のＳ１１２）。

これらの誤差は、主として、ＡＤ変換器２に設けられた比較器ＣＭＰ１〜ＣＭＰ１０のオフセット及び増幅器ＡＭＰ１〜ＡＭＰ１０のゲイン誤差等の物理量のばらつきに起因して発生する。これらの誤差を得るに当たり、測定装置１は、ノイズによるばらつき成分を圧縮することで、測定時間を増大させることなく、ＡＤ変換器２の精度の高い測定結果（第２推定値）を得ている。この測定結果を用いることにより、ＡＤ変換器２の精度の高い誤差の算出が可能となる。

このように、本実施の形態にかかる測定装置１は、ノイズによる測定結果のばらつきを圧縮することにより、測定時間を増大させることなく、ＡＤ変換器２の精度の高い測定を行うことができる。さらに、本実施の形態にかかる測定装置１は、ランプ波の入力電圧Ｖｉのステップ幅を大きくして測定点数を減らすことにより、測定時間を短縮し、かつ、十分に精度の高いＡＤ変換器２の測定を行うことができる。この測定結果を用いることにより、ＡＤ変換器２の精度の高い誤差の算出が可能となる。

なお、本実施の形態では、測定装置１が、出力値Ｖｏを表す１０ビットの各ビットについて、５１０対の第１推定値のそれぞれの差電圧の近似係数を算出する場合を例に説明したが、これに限られない。測定装置１は、近似係数に代えて平均値を算出しても良い。この場合、各ビットにおける差電圧の平均値に基づいて、出力値Ｖｏに対する入力電圧Ｖｉの第２推定値が算出される。

また、本実施の形態では、測定装置１が、回帰法として一次近似を採用した場合を例に説明したが、これに限られない。場合によっては、二次近似等を採用しても良い。

また、図２に示すフローチャートは、一例に過ぎない。したがって、例えば、フローの順序は、同様の結果を得ることができるのであれば、適宜変更可能である。例えば、一部又は全部の計算処理が並行して行われても良い。また、前記の通り、差を求める数は必ずしも全コード分である必要はなく、相当量の抜けがあっても効果が得られるので、適宜減らすことも可能である。

また、本実施の形態では、被測定回路であるＡＤ変換器２が、パイプライン型のＡＤ変換器である場合を例に説明したが、これに限られない。ＡＤ変換器２は、逐次比較型等のＡＤ変換器であっても良い。

また、本実施の形態では、被測定回路であるＡＤ変換器２が、１０ビット幅の出力値（デジタル値）Ｖｏを出力する場合を例に説明したが、これに限られない。ＡＤ変換器２は、任意のビット幅の出力値（デジタル値）Ｖｏを出力するものであって良い。

また、被測定回路であるＡＤ変換器２は、測定装置１によって算出された誤差を相殺するためのオフセット調整回路をさらに備えていても良い。このオフセット調整回路は、例えば、比較器ＣＭＰ１〜ＣＭＰ１０に対して設けられ、算出された誤差に基づいて比較器ＣＭＰ１〜ＣＭＰ１０のそれぞれのオフセット電圧を調整する。それにより、ＡＤ変換器２は、精度の高いＡＤ変換を行うことが可能になる。

あるいは、被測定回路であるＡＤ変換器２は、出力値（デジタル値）Ｖｏからデジタル的に誤差分を減算したり、出力値（デジタル値Ｖｏ）に対してデジタル的に誤差分の逆数を乗算したりすることにより、誤差を相殺することも可能である。それにより、ＡＤ変換器２は、精度の高いＡＤ変換を行うことが可能になる。

上記２つのいずれの場合も、ＡＤ変換器２の製造工程において、測定装置１がＡＤ変換器２の測定及び誤差の算出を行うことにより、ＡＤ変換器２は、誤差又はそれに基づく補正値を内部メモリ等に記憶させておくことができる。あるいは、ＡＤ変換器２は、予め誤差の算出及びその補正を行う機能を搭載しておくことにより、実動作時（例えば、電源投入時）に、自動的に誤差の算出及びその補正を行うことができる。

（本願発明と従来技術との比較（その１））
なお、非特許文献１に開示されたＡＤ変換器の測定方法では、ノイズの影響により測定結果がばらついてしまい、精度の高い測定を行うことができなかった。そのため、従来では、ＡＤ変換器の測定点数を多くすることで、ばらつきを平均化し、測定精度を向上させていた。しかしながら、その場合、測定時間が増大してしまうという問題があった。

一方、本実施の形態にかかるＡＤ変換器の測定装置１は、図２に示すフローチャート及びその説明に代表される処理を実行することで、ノイズによるばらつき成分を圧縮するため、測定時間を増大させることなく、精度の高い測定を行うことができる。さらに、本実施の形態にかかる測定装置１は、ランプ波の入力電圧Ｖｉのステップ幅を大きくして測定点数を減らすことにより、測定時間を短縮し、かつ、十分に精度の高い測定を行うことができる。

（本願発明と従来技術との比較（その２））
次に、本実施の形態にかかる測定装置１による測定結果（第２推定値）と、本発明の特徴を有しない従来の測定装置による測定結果（第１推定値に相当）と、の違いを、図８〜図１３を用いて説明する。

図８は、１ＬＳＢ間の測定点数が概略１０ポイントである場合における積分非直線性誤差（ＩＮＬ）を示す図である。図９は、同じく１ＬＳＢ間の測定点数が概略１０ポイントである場合における微分非直線性誤差（ＤＮＬ）を示す図である。図８及び図９では、いずれも、上段が本発明の測定装置による測定結果を示し、下段が従来の測定装置による測定結果を示す。なお、横軸は出力値Ｖｏ（コード）を示し、縦軸は誤差を示している。

図８及び図９から明らかなように、本発明の測定装置による測定結果の方が、従来の測定装置による測定結果よりも、ノイズによる測定結果のばらつきが圧縮（抑制）されている。つまり、本発明の測定装置は、従来よりも、精度の高い測定を行っている。

続いて、図１０は、１ＬＳＢ間の測定点数が概略２ポイントである場合における積分非直線性誤差を示す図である。図１１は、同じく１ＬＳＢ間の測定点数が概略２ポイントである場合における微分非直線性誤差を示す図である。図１０及び図１１では、いずれも、上段が本発明の測定装置による測定結果を示し、下段が従来の測定装置による測定結果を示す。なお、横軸は出力値Ｖｏ（コード）を示し、縦軸は誤差を示している。

図１０及び図１１から明らかなように、本発明の測定装置による測定結果の方が、従来の測定装置による測定結果よりも、ノイズによるばらつきが圧縮（抑制）されている。つまり、本発明の測定装置は、従来よりも、精度の高い測定を行っている。ここで、従来の測定装置による測定結果では、測定点数の減少により、ノイズによるばらつきが大きくなっている。一方、本発明の測定装置による測定結果では、測定点数が減少しているにもかかわらず、依然としてノイズによるばらつきが十分に圧縮されている。

図１２の上段は、１ＬＳＢ間の測定点数が概略２ポイントである場合における、本発明の測定装置による測定結果の積分非直線性誤差を示す図である（図１０の上段に相当）。図１２の下段は、１ＬＳＢ間の測定点数が概略１０ポイントである場合における、従来の測定装置による測定結果の積分非直線性誤差を示す図である（図８の下段に相当）。図１３の上段は、１ＬＳＢ間の測定点数が概略２ポイントである場合における、本発明の測定装置による測定結果の微分非直線性誤差を示す図である（図１１の上段に相当）。図１３の下段は、１ＬＳＢ間の測定点数が概略１０ポイントである場合における、従来の測定装置による測定結果の微分非直線性誤差を示す図である（図９の下段に相当）。

図１２及び図１３から明らかなように、本発明の測定装置による測定結果では、従来よりも測定点数が少ないにもかかわらず、従来よりもノイズによるばらつきが圧縮されている。つまり、本発明の測定装置は、測定時間を短縮しても、従来よりも精度の高い測定を行うことができることがわかる。

実施の形態２
図３は、本発明の実施の形態２にかかるＤＡ変換器の測定装置３の構成例を示す図である。本実施の形態にかかる測定装置３は、ノイズによる測定結果のばらつきを圧縮することにより、測定時間を増大させることなく、ＤＡ変換器の精度の高い測定を行うことができる。この測定結果を用いることにより、例えば、ＤＡ変換器の精度の高い誤差の算出及び補正を行うことができる。以下、具体的に説明する。

図３に示すＤＡ変換器の測定装置３は、デジタルパターン発生器（デジタル信号生成部）３１と、ＡＤ変換器３２と、測定及び計算部（測定部）３３と、を備える。なお、図３には、被測定回路であるＤＡ変換器４も示されている。

（ＤＡ変換器４）
本実施の形態にかかる測定装置３の説明の前に、まず、被測定回路であるＤＡ変換器４の詳細について説明する。ＤＡ変換器４は、入力値（デジタル値）Ｖｉに応じた出力電圧（アナログ値）Ｖｏを出力する。なお、本実施の形態では、ＤＡ変換器４が６ビット幅の入力値（デジタル値）Ｖｉに応じた出力電圧（アナログ値）Ｖｏを出力する場合を例に説明する。

具体的には、ＤＡ変換器４は、定電流源部４１と、スイッチ部４２と、抵抗素子Ｒ１と、を有する。定電流源部４１は、６ビット幅に対応して６個の定電流源（第１素子）Ｉ１＿１〜Ｉ１＿６を有する。定電流源Ｉ１＿１〜Ｉ１＿６には、それぞれ電流Ｉａ〜Ｉｆが流れる。なお、電流Ｉａ＝２Ｉｂ＝４Ｉｃ＝８Ｉｄ＝１６Ｉｅ＝３２Ｉｆが成り立つ。定電流源Ｉ１＿１〜Ｉ１＿６は、いわゆる、２進重み付けされた物理量（２進重み付け電流源）である。

スイッチ部４２は、６ビット幅に対応して６個のスイッチ素子ＳＷ１＿１〜ＳＷ１＿６を有する。スイッチ素子ＳＷ１＿１〜ＳＷ１＿６は、それぞれ、定電流源Ｉ１＿１〜Ｉ１＿６と、ＤＡ変換器４の外部出力端子と、の間に直列に設けられる。また、スイッチ素子ＳＷ１＿１〜ＳＷ１＿６のそれぞれの切替制御端子には、外部からの入力値（デジタル値）ＶｉがＤＡ変換器４の外部入力端子を介して供給される。より具体的には、スイッチ素子ＳＷ１＿１〜ＳＷ１＿６のそれぞれの切替制御端子には、それぞれ、入力値Ｖｉの第１ビット（最上位ビット）〜第６ビット（最下位ビット）の値が供給される。

スイッチ素子ＳＷ１＿１〜ＳＷ１＿６は、切替制御端子にＨレベルの信号が供給された場合にオンし、それぞれ、定電流源Ｉ１＿１〜Ｉ１＿６とＤＡ変換器４の外部出力端子との間を導通させる。また、スイッチ素子ＳＷ１＿１〜ＳＷ１＿６は、切替制御端子にＬレベルの信号が供給された場合にオフし、それぞれ、定電流源Ｉ１＿１〜Ｉ１＿６とＤＡ変換器４の外部出力端子との間を非導通にさせる。

例えば、入力値Ｖｉが"００００００"（２進数）の場合、スイッチ素子ＳＷ１＿１〜ＳＷ１＿６は、何れもオフする。そのため、定電流源Ｉ１＿１〜Ｉ１＿６からＤＡ変換器４の外部出力端子に向けて電流は流れない。したがって、ＤＡ変換器４は、０Ｖの出力電圧Ｖｏを出力する。また、例えば、入力値Ｖｉが"００００１１"（２進数）の場合、スイッチ素子ＳＷ１＿５，ＳＷ１＿６がオンし、ＳＷ１＿１〜ＳＷ１＿４がオフする。そのため、定電流源Ｉ１＿５，Ｉ１＿６からＤＡ変換器４の外部出力端子に向けて電流Ｉｅ，Ｉｆの加算電流（３Ｉｆ）が流れる。したがって、ＤＡ変換器４は、加算電流３Ｉｆ及び抵抗素子Ｒ１に基づいて生成された電圧を、出力電圧Ｖｏとして外部に出力する。また、例えば、入力値Ｖｉが"１１１１１１"（２進数）の場合、スイッチ素子ＳＷ１＿１〜ＳＷ１＿６が何れもオンする。そのため、定電流源Ｉ１＿１〜Ｉ１＿６からＤＡ変換器４の外部出力端子に向けて電流Ｉａ〜Ｉｆの加算電流（６３Ｉｆ）が流れる。したがって、ＤＡ変換器４は、加算電流６３Ｉｆ及び抵抗素子Ｒ１に基づいて生成された電圧を、出力電圧Ｖｏとして外部に出力する。

このようにして、被測定回路であるＤＡ変換器４は、６ビット幅の入力値（デジタル値）Ｖｉに応じた出力電圧（アナログ値）Ｖｏを出力する。

（測定装置３）
次に、本実施の形態にかかる測定装置３の詳細について説明する。図３に示す測定装置３は、上記したように、デジタルパターン発生器（デジタル信号生成部）３１と、ＡＤ変換器３２と、測定及び計算部３３と、を備える。

デジタルパターン発生器３１は、被測定回路であるＤＡ変換器４に供給するための入力値（デジタル値）Ｖｉを発生する部である。ＡＤ変換器３２は、被測定回路であるＤＡ変換器４の出力電圧（アナログ値）Ｖｏを取り込み、当該出力電圧Ｖｏに応じたデジタル信号を出力する。そして、測定及び計算部３３は、ＡＤ変換器３２のデジタル信号に基づき、ＤＡ変換器４の出力電圧Ｖｏの測定を行う。さらに、測定及び計算部３３は、その測定値に基づき、推定値（後述）を算出する。

なお、デジタルパターン発生器３１は、測定及び計算部３３の内部に組み込まれても良い。つまり、測定及び計算部３３自体が、入力値Ｖｉを作り出しても良い。また、ＡＤ変換器３２は、測定及び計算部３３の内部に組み込まれても良い。

測定及び計算部３３は、例えば、演算処理装置（ＣＰＵ）、データメモリ、図４に示すフローチャートに沿った処理を実行するためのプログラムを格納したインストラクションメモリ、及び、入力値Ｖｉの値等を制御する制御部など、を有するマイクロコンピュータである。ただし、測定及び計算部３３は、マイクロコンピュータである場合に限定されず、同様の機能を有する他の構成に適宜変更可能である。

なお、図３に示す測定装置３は、アナログ信号とデジタル信号が混在したミックストシグナルＬＳＩ用のテスタの一部として設けられても良い。

（フローチャート）
続いて、図３に示す測定装置３の動作を、図４を用いて説明する。図４は、図３に示す測定装置３の動作を示すフローチャートである。

まず、測定装置３は、被測定回路であるＤＡ変換器４に対して、ゼロからフルスケールまでのデジタルの入力値Ｖｉを順に出力する。具体的には、測定装置３は、"００００００"（２進数）から"１１１１１１"（２進数）までのデジタルの入力値Ｖｉを順に出力する。そして、測定装置３は、入力値（デジタル値）Ｖｉに応じたＤＡ変換器４の出力電圧（アナログ値）Ｖｏを測定する（図４のＳ２０１）。

次に、測定装置３は、ＤＡ変換器４の入力側の６ビットの中から、近似係数を求める対象のビット（計算対象ビット）を一つ選択する（図４のＳ２０２）。例えば、測定装置３は、計算対象ビットとして、第１ビット（最上位ビット）を選択する。

そして、測定装置３は、計算対象ビットの論理値のみ異なり、それ以外のビットの論理値が同じである、一対の入力値Ｖｉを選択する（図４のＳ２０３）。例えば、測定装置３は、一対の入力値Ｖｉとして、"００００００"（２進数）及び"１０００００"（２進数）を選択する。そして、測定装置３は、この一対の入力値Ｖｉに応じた一対の出力電圧Ｖｏの差電圧を算出する（図４のＳ２０４）。

測定装置３は、計算対象ビットの論理値のみ異なり、それ以外のビットの論理値が同じである、入力値Ｖｉの対の全て（３２対）を選択したか否かを確認する（図４のＳ２０５）。条件を満たす入力値Ｖｉの対の全てを選択し終えていない場合（図４のＳ２０５のＮＯ）、測定装置３は、条件を満たす入力値Ｖｉの対のうちまだ選択していない一対の入力値Ｖｉを選択する（図４のＳ２０６）。例えば、測定装置３は、一対の入力値Ｖｉとして、"０００００１"（２進数）及び"１００００１"（２進数）を選択する。そして、測定装置３は、この一対の入力値Ｖｉに応じた一対の出力電圧Ｖｏの差電圧を算出する（図４のＳ２０４）。

測定装置３は、計算対象ビットの値を固定した状態で、このような動作（図４のＳ２０３〜Ｓ２０６）を繰り返し、合計３２対の出力電圧Ｖｏのそれぞれの差電圧を算出する。

そして、測定装置３は、条件を満たす入力値Ｖｉの対の全てを選択し終えると（図４のＳ２０５のＹＥＳ）、例えば、一次近似等の回帰法を用いて、３２対の出力電圧Ｖｏのそれぞれの差電圧の近似係数を算出する（図４のＳ２０７）。なお、本実施の形態では、回帰法として一次近似を採用した場合を例に説明する。

なお、このときの３２対の出力電圧Ｖｏのそれぞれの差電圧は、何れも、第１ビット（最上位ビット）に対応する定電流源Ｉ１＿１の電流Ｉａ（＝３２Ｉｆ）と、抵抗素子Ｒ１と、によって生成される電圧の重みに相当する。

続いて、測定装置３は、ＤＡ変換器４の入力側の６ビットの全てを計算対象ビットとして選択したか否かを確認する（図４のＳ２０８）。ＤＡ変換器４の入力側の６ビットの全てを計算対象ビットとして選択し終えていない場合（図４のＳ２０８のＮＯ）、測定装置３は、当該６ビットの中からまだ選択していないビットを計算対象ビットとして選択する（図４のＳ２０９）。例えば、測定装置３は、計算対象ビットとして、第２ビット（上から２ビット目のビット）を選択する。

そして、測定装置３は、計算対象ビットの論理値のみ異なり、それ以外のビットの論理値が同じである、一対の入力値Ｖｉを選択する（図４のＳ２０３）。例えば、測定装置３は、一対の入力値Ｖｉとして、"００００００"（２進数）及び"０１００００"（２進数）を選択する。そして、測定装置３は、この一対の入力値Ｖｉに応じた一対の出力電圧Ｖｏの差電圧を算出する（図４のＳ２０４）。

測定装置３は、計算対象ビットの論理値のみ異なり、それ以外のビットの論理値が同じである、入力値Ｖｉの対の全て（３２対）を選択したか否かを確認する（図４のＳ２０５）。条件を満たす入力値Ｖｉの対の全てを選択し終えていない場合（図４のＳ２０５のＮＯ）、測定装置３は、条件を満たす入力値Ｖｉの対のうちまだ選択していない一対の入力値Ｖｉを選択する（図４のＳ２０６）。例えば、測定装置３は、一対の入力値Ｖｉとして、"０００００１"（２進数）及び"０１０００１"（２進数）を選択する。そして、測定装置３は、この一対の入力値Ｖｉに応じた一対の出力電圧Ｖｏの差電圧を算出する（図４のＳ２０４）。

測定装置３は、計算対象ビットの値を固定した状態で、このような動作（図４のＳ２０３〜Ｓ２０６）を繰り返し、合計３２対の出力電圧Ｖｏのそれぞれの差電圧を算出する。

そして、測定装置３は、条件を満たす入力値Ｖｉの対の全てを選択し終えると（図４のＳ２０５のＹＥＳ）、例えば、一次近似等の回帰法を用いて、３２対の出力電圧Ｖｏのそれぞれの差電圧の近似係数を算出する（図４のＳ２０７）。なお、本実施の形態では、上記したように、回帰法として一次近似を採用した場合を例に説明している。

なお、このときの３２対の出力電圧Ｖｏのそれぞれの差電圧は、何れも、第２ビット（上から２ビット目のビット）に対応する定電流Ｉ１＿２の電流Ｉｂ（＝１６Ｉｆ）と、抵抗素子Ｒ１と、によって生成される電圧の重みに相当する。

測定装置３は、このような動作（図４のＳ２０２〜Ｓ２０９）を繰り返すことにより、ＤＡ変換器４の入力側の６ビットの各ビットについて、３２対の出力電圧Ｖｏのそれぞれの差電圧の近似係数を算出する。それにより、各ビットにおける差電圧（３２対の出力電圧Ｖｏのそれぞれの差電圧の略）の近似式（上記した近似係数の近似式）が確定する。換言すると、各ビットの重さを示す近似式が確定する。より詳しくは、物理量としての定電流源Ｉ１＿１〜Ｉ１＿６ごとに、抵抗素子Ｒ１に生成する電圧の近似式が確定する。

なお、上記したように、ＤＡ変換器４の入力側の６ビットの各ビットにおける近似係数の算出では、３２対もの母体数の出力電圧Ｖｏが存在する。そのため、各ビットの近似係数に含まれるノイズによるばらつき成分の標準偏差は、３２の平方根の逆数、即ち、約１／６に圧縮される。これにより、近似係数の確率的信頼度区間も約１／６に圧縮され、真値との誤差の範囲も約１／６に圧縮される。

測定装置３は、ＤＡ変換器４の入力側の６ビットの全てを計算対象ビットとして選択し終えると（図４のＳ２０８のＹＥＳ）、各ビットにおける差電圧の近似式に基づき、各入力値（"００００００"（２進数）〜"１１１１１１"（２進数））に応じた出力電圧Ｖｏの出力推定値を算出する（図４のＳ２１０）。

具体的には、測定装置３は、入力値Ｖｉを表す６ビットのうち論理値"１"を示すビットにおける差電圧の近似値（上記近似式から求まる値）をそれぞれ加算することにより、当該入力値Ｖｉに応じた出力電圧Ｖｏの出力推定値を算出する。例えば、入力値Ｖｉが"０００００１"（２進数）の場合、測定装置３は、論理値"１"を示す第６ビット（最下位ビット）における差電圧の近似値を、出力推定値として算出する。また、例えば、入力値Ｖｉが"０１０００１"（２進数）の場合、測定装置３は、論理値"１"を示す第２ビット及び第６ビットの各ビットにおける差電圧の近似値をそれぞれ加算して出力推定値として算出する。このようにして、測定装置３は、各入力値（"００００００"（２進数）〜"１１１１１１"（２進数））に応じた出力電圧Ｖｏの出力推定値を算出する。

このように、出力推定値は、各ビットにおける差電圧の近似値に基づいて算出される。そのため、出力推定値に含まれるノイズによるばらつき成分は、実測した出力電圧Ｖｏに含まれるノイズによるばらつき成分と比較して、約１／６に圧縮される。また、真値との誤差の範囲も約１／６に圧縮される。測定装置３は、この出力推定値を算出することにより、ＤＡ変換器４の精度の高い測定結果を得たということができる。

ここで、ＤＡ変換器４の測定時間（図４のＳ２０１）は、従来と変わらない。また、測定後の出力推定値の算出時間は、測定時間と比較すると無視できるほどに短い。そのため、測定装置３は、測定時間を増大させることなく、ＤＡ変換器４の精度の高い測定結果を得ることができる。

なお、本実施の形態では、測定装置３が、全ての入力値（"００００００"（２進数）〜"１１１１１１"（２進数））に応じた出力電圧Ｖｏの出力推定値を算出する場合を例に説明したが、これに限られない。測定装置３は、誤差の大きな出力電圧Ｖｏの出力推定値のみを算出しても良い。なお、誤差の大きな出力電圧Ｖｏは、各ビットにおける差電圧の近似値に基づいて抽出することが可能である。

その後、各入力値Ｖｉに応じた出力電圧Ｖｏの出力推定値は、積分直線性や微分直線性等の算出に供される。つまり、各入力値Ｖｉに応じた出力電圧Ｖｏの出力推定値は、フルスケールに対する誤差の算出に供される（図４のＳ２１１）。

これらの誤差は、主として、ＤＡ変換器４に設けられた定電流源Ｉ１＿１〜Ｉ１＿６の電流値Ｉａ〜Ｉｆ（物理量）のばらつきに起因して発生する。これらの誤差を得るに当たり、測定装置３は、ノイズによる測定結果のばらつき成分を圧縮することで、測定時間を増大させることなく、ＤＡ変換器４の精度の高い測定結果（出力推定値）を得ている。この測定結果を用いることにより、ＤＡ変換器４の精度の高い誤差の算出が可能となる。

このように、本実施の形態にかかる測定装置３は、ノイズによる測定結果のばらつき成分を圧縮することにより、測定時間を増大させることなく、ＤＡ変換器４の精度の高い測定を行うことができる。さらに、本実施の形態にかかる測定装置３は、入力値Ｖｉの変化幅を大きくして測定点数を減らすことにより、測定時間を短縮し、かつ、十分に精度の高いＤＡ変換器４の測定を行うことができる。この測定結果を用いることにより、ＤＡ変換器４の精度の高い誤差の算出が可能となる。

なお、本実施の形態では、測定装置３が、ＤＡ変換器４の入力側の６ビットの各ビットについて、３２対の出力電圧Ｖｏのそれぞれの差電圧の近似係数を算出する場合を例に説明したが、これに限られない。測定装置３は、近似係数に代えて平均値を算出しても良い。この場合、各ビットにおける差電圧の平均値に基づいて、入力値Ｖｉに応じた出力電圧Ｖｏの出力推定値が算出される。

また、本実施の形態では、測定装置３が、回帰法として一次近似を採用した場合を例に説明したが、これに限られない。場合によっては、二次近似等を採用しても良い。

また、図４に示すフローチャートは、一例に過ぎない。したがって、例えば、フローの順序は、同様の結果を得ることができるのであれば、適宜変更可能である。

また、本実施の形態では、被測定回路であるＤＡ変換器４が、６ビット幅の入力値（デジタル値）Ｖｉに応じた出力電圧（アナログ値）Ｖｏを出力する場合を例に説明したが、これに限られない。ＤＡ変換器４は、任意のビット幅の入力値Ｖｉに応じた出力電圧Ｖｏを出力するものであって良い。

また、被測定回路であるＤＡ変換器４は、測定装置３によって算出された誤差を相殺するための誤差補正用電流源をさらに備えていても良い。この誤差補正用電流源は、算出された誤差に基づいて定電流源Ｉ１＿１〜Ｉ１＿６に流れる電流Ｉａ〜Ｉｆを調整する。それにより、ＤＡ変換器４は、精度の高いＤＡ変換を行うことが可能になる。

あるいは、被測定回路であるＤＡ変換器４は、入力値（デジタル値）からデジタル的に誤差分を減算したり、入力値（デジタル値）に対してデジタル的に誤差分の逆数を乗算したりすることにより、誤差を相殺することも可能である。それにより、ＤＡ変換器４は、精度の高いＤＡ変換を行うことが可能になる。

上記２つのいずれの場合も、ＤＡ変換器４の製造工程において、測定装置３がＤＡ変換器４の測定及び誤差の算出を行うことにより、ＤＡ変換器４は、誤差又はそれに基づく補正値を内部メモリ等に記憶させておくことができる。あるいは、ＤＡ変換器４は、予め誤差の算出及びその補正を行う機能を搭載しておくことにより、実動作時（例えば、電源投入時）に、自動的に誤差の算出及びその補正を行うことができる。

（本願発明と従来技術との比較）
なお、本発明の特徴を有しない従来の測定装置では、ノイズの影響により測定結果がばらついてしまい、精度の高い測定を行うことができなかった。そのため、従来では、繰り返し測定を行うことで、ばらつきを平均化し、測定精度を向上させていた。しかしながら、その場合、測定時間が増大してしまうという問題があった。

一方、本実施の形態にかかるＤＡ変換器の測定装置３は、図４に示すフローチャート及びその説明に代表される処理を実行することで、ノイズによるばらつき成分を圧縮するため、繰り返し測定を行うことなく、精度の高い測定を行うことができる。

実施の形態３
図５は、本発明の実施の形態３にかかるＤＡ変換器の測定装置５の構成例を示す図である。図３では、被測定回路であるＤＡ変換器４が、２進重み付け電流源（定電流源Ｉ１＿１〜Ｉ１＿６）のみによって構成されていた。一方、図５では、被測定回路であるＤＡ変換器６が、２進重み付け電流源（定電流源Ｉ２＿１〜Ｉ２＿６）及び単位電流源（定電流源Ｉ３＿１〜Ｉ３＿１５）によって構成される。以下、具体的に説明する。

図５に示すＤＡ変換器の測定装置５は、基本的には、図３に示す測定装置３と同じ回路構成である。測定装置５に設けられたデジタルパターン発生器（デジタル信号生成部）５１、ＡＤ変換器５２、及び、測定及び計算部（測定部）５３は、それぞれ、測定装置３に設けられたデジタルパターン発生器３１、ＡＤ変換器３２、及び、測定及び計算部３３に対応する。なお、図５には、被測定回路であるＤＡ変換器６も示されている。

（ＤＡ変換器６）
本実施の形態にかかる測定装置５の説明の前に、まず、被測定回路であるＤＡ変換器６の詳細について説明する。ＤＡ変換器６は、入力値（デジタル値）Ｖｉに応じた出力電圧（アナログ値）Ｖｏを出力する。なお、本実施の形態では、ＤＡ変換器６が１０ビット幅の入力値（デジタル値）Ｖｉに応じた出力電圧（アナログ値）Ｖｏを出力する場合を例に説明する。

具体的には、ＤＡ変換器６は、第一の物理量としての定電流源部６１と、スイッチ部６２と、第二の物理量としての定電流源部６３と、スイッチ部６４と、デコーダ６５と、抵抗素子Ｒ２と、を有する。なお、定電流源部６１及びスイッチ部６２は、入力値Ｖｉを表す１０ビットのうち下位６ビット（第１ビット群）の値に応じた電流を生成する。一方、定電流源部６３、スイッチ部６４及びデコーダは、入力値Ｖｉを表す１０ビットのうち上位４ビット（第２ビット群）の値に応じた電流を生成する。そして、ＤＡ変換器６は、これらを加算した電流と、抵抗素子Ｒ２と、に基づいて生成された電圧を、出力電圧（アナログ値）Ｖｏとして外部に出力する。

定電流源部６１は、図３に示す定電流源部４１と同じ回路構成である。定電流源部６１に設けられた定電流源（第１素子、第１定電流源）Ｉ２＿１〜Ｉ２＿６は、それぞれ、定電流源部４１に設けられた定電流源Ｉ１＿１〜Ｉ１＿６に対応する。したがって、定電流源Ｉ２＿１〜Ｉ２＿６には、それぞれ電流Ｉａ〜Ｉｆが流れる。なお、電流Ｉａ＝２Ｉｂ＝４Ｉｃ＝８Ｉｄ＝１６Ｉｅ＝３２Ｉｆが成り立つ。定電流源Ｉ２＿１〜Ｉ２＿６は、いわゆる、２進重み付け電流源である。

スイッチ部６２は、図３に示すスイッチ部４２と同じ回路構成である。スイッチ部６２に設けられたスイッチ素子ＳＷ２＿１〜ＳＷ２＿６は、それぞれ、スイッチ部４２に設けられたスイッチ素子ＳＷ１＿１〜ＳＷ１＿６に対応する。なお、スイッチ素子ＳＷ２＿１〜ＳＷ２＿６のそれぞれの切替制御端子には、それぞれ、入力値Ｖｉの第５ビット（上から５ビット目のビット）〜第１０ビット（最下位ビット）の値が供給される。

スイッチ素子ＳＷ２＿１〜ＳＷ２＿６は、切替制御端子にＨレベルの信号が供給された場合にオンし、それぞれ、定電流源Ｉ２＿１〜Ｉ２＿６とＤＡ変換器６の外部出力端子との間を導通させる。また、スイッチ素子ＳＷ２＿１〜ＳＷ２＿６は、切替制御端子にＬレベルの入力信号が供給された場合にオフし、それぞれ、定電流源Ｉ２＿１〜Ｉ２＿６とＤＡ変換器６の外部出力端子との間を非導通にさせる。

例えば、入力値Ｖｉの第５〜第１０ビットの値が"００００００"（２進数）の場合、スイッチ素子ＳＷ２＿１〜ＳＷ２＿６は、何れもオフする。そのため、定電流源Ｉ２＿１〜Ｉ２＿６からＤＡ変換器６の外部出力端子に向けて電流は流れない。また、例えば、入力値Ｖｉの第５〜第１０ビットの値が"００００１１"（２進数）の場合、スイッチ素子ＳＷ２＿５，ＳＷ２＿６がオンし、ＳＷ２＿１〜ＳＷ２＿４がオフする。そのため、定電流源Ｉ２＿５，Ｉ２＿６からＤＡ変換器６の外部出力端子に向けて電流Ｉｅ，Ｉｆの加算電流（３Ｉｆ）が流れる。また、例えば、入力値Ｖｉの第５〜第１０ビットの値が"１１１１１１"（２進数）の場合、スイッチ素子ＳＷ２＿１〜ＳＷ２＿６が何れもオンする。そのため、定電流源Ｉ２＿１〜Ｉ２＿６からＤＡ変換器６の外部出力端子に向けて電流Ｉａ〜Ｉｆの加算電流（６３Ｉｆ）が流れる。

定電流源部６３は、１５個の定電流源（第２素子、第２定電流源）Ｉ３＿１〜Ｉ３＿１５を有する。定電流源Ｉ３＿１〜Ｉ３＿１５には、何れも同じ電流値の電流Ｉｇが流れる。なお、電流Ｉｇ＝２Ｉａが成り立つ。定電流源Ｉ３＿１〜Ｉ３＿１５は、いわゆる、単位電流源である。

デコーダ６５は、入力値Ｖｉの第１ビット（最上位ビット）〜第４ビット（上から４ビット目のビット）で表される２進数の値に相当する数の切替信号をＨレベルにし、それ以外の残りの切替信号をＬレベルにする。

例えば、入力値Ｖｉの第１〜第４ビットの値が"００００"（２進数）の場合、"００００"（２進数）の値に相当する数は"０"（１０進数）であるため、デコーダ６５は、切替信号ＣＴＬ１〜ＣＴＬ１５を何れもＬレベルにする。また、例えば、入力値Ｖｉの第１〜第４ビットの値が"００１１"（２進数）の場合、"００１１"（２進数）の値に相当する数は"３"（１０進数）であるため、デコーダ６５は、切替信号ＣＴＬ１〜ＣＴＬ３をＨレベル、それ以外の切替信号ＣＴＬ４〜ＣＴＬ１５をＬレベルにする。また、例えば、入力値Ｖｉの第１〜第４ビットの値が"１１１１"（２進数）の場合、"１１１１"（２進数）の値に相当する数は"１５"（１０進数）であるため、デコーダ６５は、切替信号ＣＴＬ１〜ＣＴＬ１５を何れもＨレベルにする。

スイッチ部６４は、１５個のスイッチ素子ＳＷ３＿１〜ＳＷ３＿１５を有する。スイッチ素子ＳＷ３＿１〜ＳＷ３＿１５は、それぞれ、定電流源Ｉ３＿１〜Ｉ３＿１５と、ＤＡ変換器６の外部出力端子と、の間に直列に設けられる。また、スイッチ素子ＳＷ３＿１〜ＳＷ３＿１５のそれぞれの切替制御端子には、それぞれ、デコーダ６５からの切替信号ＣＴＬ１〜ＣＴＬ１５が供給される。

スイッチ素子ＳＷ３＿１〜ＳＷ３＿１５は、切替制御端子にＨレベルの信号が供給された場合にオンし、それぞれ、定電流源Ｉ３＿１〜Ｉ３＿１５とＤＡ変換器６の外部出力端子との間を導通させる。また、スイッチ素子ＳＷ３＿１〜ＳＷ３＿１５は、切替制御端子にＬレベルの信号が供給された場合にオフし、それぞれ、定電流源Ｉ３＿１〜Ｉ３＿１５とＤＡ変換器６の外部出力端子との間を非導通にさせる。

例えば、入力値Ｖｉの第１〜第４ビットの値が"００００"（２進数）の場合、切替信号ＣＴＬ１〜ＣＴＬ１５が何れもＬレベルになるため、スイッチ素子ＳＷ３＿１〜ＳＷ３＿１５は何れもオフする。そのため、定電流源Ｉ３＿１〜Ｉ３＿１５からＤＡ変換器６の外部出力端子に向けて電流は流れない。また、例えば、入力値Ｖｉが"００１１"（２進数）の場合、切替信号ＣＴＬ１〜ＣＴＬ３がＨレベル、切替信号ＣＴＬ４〜ＣＴＬ１５がＬレベルになるため、スイッチ素子ＳＷ３＿１〜ＳＷ３＿３はオンし、スイッチ素子ＳＷ３＿４〜ＳＷ３＿１５はオフする。そのため、定電流源Ｉ３＿１〜Ｉ３＿３からＤＡ変換器６の外部出力端子に向けて電流３Ｉｇが流れる。また、例えば、入力値Ｖｉの第１〜第４ビットの値が"１１１１"（２進数）の場合、切替信号ＣＴＬ１〜ＣＴＬ１５が何れもＨレベルになるため、スイッチ素子ＳＷ３＿１〜ＳＷ３＿１５は何れもオンする。そのため、定電流源Ｉ３＿１〜Ｉ３＿１５からＤＡ変換器６の外部出力端子に向けて電流１５Ｉｇが流れる。

そして、ＤＡ変換器６は、定電流源部６１からスイッチ部６２を介して流れる電流、及び、定電流源部６３からスイッチ部６４を介して流れる電流、を加算した電流と、抵抗素子Ｒ２と、に基づいて生成された電圧を、出力電圧Ｖｏとして外部出力端子を介して外部に出力する。

このようにして、被測定回路であるＤＡ変換器４は、１０ビット幅の入力値（デジタル値）Ｖｉに応じた出力電圧（アナログ値）Ｖｏを出力する。

（測定装置５）
図５に示す測定装置５では、図３に示す測定装置３と比較して、基本的な構成は同じであるが、被測定回路の測定方法が若干異なる。したがって、以下では、基本的な構成の説明は省略し、測定方法（動作）の説明のみを行う。

（フローチャート）
図５に示す測定装置５の動作を、図６及び図７を用いて説明する。図６及び図７は、図５に示す測定装置５の動作を示すフローチャートである。

まず、測定装置５は、被測定回路であるＤＡ変換器６に対して、ゼロからフルスケールまでのデジタルの入力値Ｖｉを順に出力する。具体的には、測定装置５は、"００００００００００"（２進数）から"１１１１１１１１１１"（２進数）までのデジタルの入力値Ｖｉを順に出力する。そして、測定装置５は、入力値（デジタル値）Ｖｉに応じたＤＡ変換器６の出力電圧（アナログ値）Ｖｏを測定する（図６のＳ３０１）。

次に、ＤＡ変換器６の下位６ビット（第５〜第１０ビット）側の計算を開始する（Ｓ６のＳ３０２）。

測定装置５は、ＤＡ変換器６の入力側の下位６ビットの中から、近似係数を求める対象のビットを一つ選択する（図６のＳ３０３）。例えば、測定装置５は、計算対象ビットとして、第５ビット（上から５ビット目のビット）を選択する。

そして、測定装置５は、計算対象ビットの論理値のみ異なり、それ以外のビットの論理値が同じである、一対の入力値Ｖｉを選択する（図６のＳ３０４）。例えば、測定装置５は、一対の入力値Ｖｉとして、"００００００００００"（２進数）及び"００００１０００００"（２進数）を選択する。そして、測定装置５は、この一対の入力値Ｖｉに応じた一対の出力電圧Ｖｏの差電圧を算出する（図６のＳ３０５）。

測定装置５は、計算対象ビットの論理値のみ異なり、それ以外のビットの論理値が同じである、入力値Ｖｉの対の全て（５１２対）を選択したか否かを確認する（図６のＳ３０６）。条件を満たす入力値Ｖｉの対の全てを選択し終えていない場合（図６のＳ３０６のＮＯ）、測定装置５は、条件を満たす入力値Ｖｉの対のうちまだ選択していない一対の入力値Ｖｉを選択する（図６のＳ３０７）。例えば、測定装置５は、一対の入力値Ｖｉとして、"０００００００００１"（２進数）及び"００００１００００１"（２進数）を選択する。そして、測定装置５は、この一対の入力値Ｖｉに応じた一対の出力電圧Ｖｏの差電圧を算出する（図６のＳ３０５）。

測定装置５は、計算対象ビットの値を固定した状態で、このような動作（図６のＳ３０４〜Ｓ３０７）を繰り返し、合計５１２対の出力電圧Ｖｏのそれぞれの差電圧を算出する。

そして、測定装置５は、条件を満たす入力値Ｖｉの対の全てを選択し終えると（図６のＳ３０６のＹＥＳ）、例えば、一次近似等の回帰法を用いて、５１２対の出力電圧Ｖｏのそれぞれの差電圧の近似係数を算出する（図６のＳ３０８）。なお、本実施の形態では、回帰法として一次近似を採用した場合を例に説明する。

なお、このときの５１２対の出力電圧Ｖｏのそれぞれの差電圧は、何れも、第５ビットに対応する定電流源Ｉ２＿１の電流Ｉａ（＝３２Ｉｆ）と、抵抗素子Ｒ２と、によって生成される電圧の重みに相当する。

続いて、測定装置５は、ＤＡ変換器６の入力側の下位６ビットの全てを計算対象ビットとして選択したか否かを確認する（図６のＳ３０９）。ＤＡ変換器６の入力側の下位６ビットの全てを計算対象ビットとして選択し終えていない場合（図６のＳ３０９のＮＯ）、測定装置５は、当該６ビットの中からまだ選択していないビットを計算対象ビットとして選択する（図６のＳ３１０）。例えば、測定装置５は、計算対象ビットとして、第６ビット（上から６ビット目のビット）を選択する。

そして、測定装置５は、計算対象ビットの論理値のみ異なり、それ以外のビットの論理値が同じである、一対の入力値Ｖｉを選択する（図６のＳ３０４）。例えば、測定装置５は、一対の入力値Ｖｉとして、"００００００００００"（２進数）及び"０００００１００００"（２進数）を選択する。そして、測定装置５は、この一対の入力値Ｖｉに応じた一対の出力電圧Ｖｏの差電圧を算出する（図６のＳ３０５）。

測定装置５は、計算対象ビットの論理値のみ異なり、それ以外のビットの論理値が同じである、入力値Ｖｉの対の全て（５１２対）を選択したか否かを確認する（図６のＳ３０６）。条件を満たす入力値Ｖｉの対の全てを選択し終えていない場合（図６のＳ３０６のＮＯ）、測定装置５は、条件を満たす入力値Ｖｉの対のうちまだ選択していない一対の入力値Ｖｉを選択する（図６のＳ３０７）。例えば、測定装置５は、一対の入力値Ｖｉとして、"０００００００００１"（２進数）及び"０００００１０００１"（２進数）を選択する。そして、測定装置５は、この一対の入力値Ｖｉに応じた一対の出力電圧Ｖｏの差電圧を算出する（図６のＳ３０５）。

測定装置５は、計算対象ビットの値を固定した状態で、このような動作（図６のＳ３０４〜Ｓ３０７）を繰り返し、合計５１２対の出力電圧Ｖｏのそれぞれの差電圧を算出する。

そして、測定装置５は、条件を満たす入力値Ｖｉの対の全てを選択し終えると（図６のＳ３０６のＹＥＳ）、例えば、一次近似等の回帰法を用いて、５１２対の出力電圧Ｖｏのそれぞれの差電圧の近似係数を算出する（図６のＳ３０８）。なお、本実施の形態では、上記したように、回帰法として一次近似を採用した場合を例に説明している。

なお、このときの５１２対の出力電圧Ｖｏのそれぞれの差電圧は、何れも、第６ビットに対応する定電流Ｉ２＿２の電流Ｉｂ（＝１６Ｉｆ）と、抵抗素子Ｒ２と、によって生成される電圧の重みに相当する。

測定装置５は、このような動作（図６のＳ３０３〜Ｓ３１０）を繰り返すことにより、ＤＡ変換器６の入力側の下位６ビットの各ビットについて、５１２対の出力電圧Ｖｏのそれぞれの差電圧の近似係数を算出する。それにより、下位６ビットの各ビットにおける差電圧（５１２対の出力電圧Ｖｏのそれぞれの差電圧の略）の近似式（上記した近似係数の近似式）が確定する。換言すると、下位６ビットの各ビットの重さを示す近似式が確定する。より詳しくは、物理量としての定電流源Ｉ２＿１〜Ｉ２＿６ごとに、抵抗素子Ｒ２に生成する電圧の近似式が確定する。

なお、上記したように、下位６ビットの各ビットにおける近似係数の算出では、５１２対もの母体数の出力電圧Ｖｏが存在する。そのため、近似係数に含まれるノイズによるばらつき成分の標準偏差は、５１２の平方根の逆数、即ち、約１／２２に圧縮される。これにより、近似係数の確率的信頼度区間も約１／２２に圧縮され、真値との誤差の範囲も約１／２２に圧縮される。

測定装置５は、ＤＡ変換器６の入力側の下位６ビットの全てを計算対象ビットとして選択し終えると（図６のＳ３０９のＹＥＳ）、次に、ＤＡ変換器６の入力側の上位４ビット（第１〜第４ビット）についての計算を開始する（図７のＳ３１１）。

測定装置５は、入力値Ｖｉの上位４ビットの値の組み合わせ（組）のうち、差が"１"である値の組み合わせを計算対象値として一つ選択する（図７のＳ３１２）。例えば、測定装置５は、計算対象値の組み合わせとして、"００００"（２進数）及び"０００１"（２進数）を選択する。

そして、測定装置５は、上位４ビットの値が計算対象値のそれぞれの値を示し、かつ、下位６ビットの値が同じである、一対の入力値Ｖｉを選択する（図７のＳ３１３）。例えば、測定装置５は、一対の入力値Ｖｉとして、"００００００００００"（２進数）及び"０００１００００００"（２進数）を選択する。そして、測定装置５は、この一対の入力値Ｖｉに応じた一対の出力電圧Ｖｏの差電圧を算出する（図７のＳ３１４）。

測定装置５は、上位４ビットの値が計算対象値のそれぞれの値を示し、かつ、下位６ビットの値が同じである、入力値Ｖｉの対の全て（６４対）を選択したか否かを確認する（図７のＳ３１５）。条件を満たす入力値Ｖｉの対の全てを選択し終えていない場合（図７のＳ３１５のＮＯ）、測定装置５は、条件を満たす入力値Ｖｉの対のうちまだ選択していない一対の入力値Ｖｉを選択する（図７のＳ３１６）。例えば、測定装置５は、一対の入力値Ｖｉとして、"０００００００００１"（２進数）及び"０００１０００００１"（２進数）を選択する。そして、測定装置５は、この一対の入力値Ｖｉに応じた一対の出力電圧Ｖｏの差電圧を算出する（図７のＳ３１４）。

測定装置５は、上位４ビットの値を固定した状態で、下位６ビットの値を切り替えることにより、このような動作（図７のＳ３１３〜Ｓ３１６）を繰り返し、合計６４対の出力電圧Ｖｏのそれぞれの差電圧を算出する。

そして、測定装置５は、条件を満たす入力値Ｖｉの対の全てを選択し終えると（図７のＳ３１５のＹＥＳ）、例えば、一次近似等の回帰法を用いて、６４対の出力電圧Ｖｏのそれぞれの差電圧の近似係数を算出する（図７のＳ３１７）。なお、本実施の形態では、回帰法として一次近似を採用した場合を例に説明する。

なお、このときの６４対の出力電圧Ｖｏのそれぞれの差電圧は、何れも、上位４ビットが"００００"（２進数）から"０００１"（２進数）に切り替わることにより流れ出す物理量としての定電流源Ｉ３＿１の電流Ｉｇと、抵抗素子Ｒ２と、によって生成される電圧の重みに相当する。

続いて、測定装置５は、入力値Ｖｉの上位４ビットの値の組み合わせ（組）のうち、差が"１"である値の組み合わせの全てを計算対象値として選択したか否かを確認する（図７のＳ３１８）。全てを計算対象値として選択し終えていない場合（図７のＳ３１８のＮＯ）、測定装置５は、入力値Ｖｉの上位４ビットの値の組み合わせのうち、まだ選択していない値の組み合わせを計算対象値として選択する（図７のＳ３１９）。例えば、測定装置５は、計算対象値の組み合わせとして、"０００１"（２進数）及び"００１０"（２進数）を選択する。

そして、測定装置５は、上位４ビットの値が計算対象値のそれぞれの値を示し、かつ、下位６ビットの値が同じである、一対の入力値Ｖｉを選択する（図７のＳ３１３）。例えば、測定装置５は、一対の入力値Ｖｉとして、"０００１００００００"（２進数）及び"００１０００００００"（２進数）を選択する。そして、測定装置５は、この一対の入力値Ｖｉに応じた一対の出力電圧Ｖｏの差電圧を算出する（図７のＳ３１４）。

測定装置５は、上位４ビットの値が計算対象値のそれぞれの値を示し、かつ、下位６ビットの値が同じである、入力値Ｖｉの対の全て（６４対）を選択したか否かを確認する（図７のＳ３１５）。条件を満たす入力値Ｖｉの対の全てを選択し終えていない場合（図７のＳ３１５のＮＯ）、測定装置５は、条件を満たす入力値Ｖｉの対のうちまだ選択していない一対の入力値Ｖｉを選択する（図７のＳ３１６）。例えば、測定装置５は、一対の入力値Ｖｉとして、"０００１０００００１"（２進数）及び"００１００００００１"（２進数）を選択する。そして、測定装置５は、この一対の入力値Ｖｉに応じた一対の出力電圧Ｖｏの差電圧を算出する（図７のＳ３１４）。

測定装置５は、上位４ビットの値を固定した状態で、下位６ビットの値を切り替えることにより、このような動作（図７のＳ３１３〜Ｓ３１６）を繰り返し、合計６４対の出力電圧Ｖｏのそれぞれの差電圧を算出する。

そして、測定装置５は、条件を満たす入力値Ｖｉの対の全てを選択し終えると（図７のＳ３１５のＹＥＳ）、例えば、一次近似等の回帰法を用いて、６４対の出力電圧Ｖｏのそれぞれの差電圧の近似係数を算出する（図７のＳ３１７）。なお、本実施の形態では、上記したように、回帰法として一次近似を採用した場合を例に説明している。

なお、このときの６４対の出力電圧Ｖｏのそれぞれの差電圧は、何れも、上位４ビットが"０００１"（２進数）から"００１０"（２進数）に切り替わることにより流れ出す物理量としての定電流源Ｉ３＿２の電流Ｉｇと、抵抗素子Ｒ２と、によって生成される電圧の重みに相当する。

測定装置５は、このような動作（図７のＳ３１２〜Ｓ３１９）を繰り返すことにより、入力値Ｖｉの上位４ビットの値の各組み合わせについて、６４対の出力電圧Ｖｏのそれぞれの差電圧の近似係数を算出する。それにより、上位４ビットの値の各組み合わせにおける差電圧（６４対の出力電圧Ｖｏのそれぞれの差電圧の略）の近似式（上記した近似係数の近似式）が確定する。より詳しくは、物理量としての定電流源Ｉ３＿１〜Ｉ３＿１５毎に、抵抗素子Ｒ２に生成する電圧の近似式が確定する。

なお、上記したように、上位４ビットの値の各組み合わせにおける近似係数の算出では、６４対もの母体数の出力電圧Ｖｏが存在する。そのため、近似係数に含まれるノイズによるばらつき成分の標準偏差は、６４の平方根の逆数、即ち、１／８に圧縮される。これにより、近似係数の確率的信頼度区間も１／８に圧縮され、真値との誤差の範囲も１／８に圧縮される。

測定装置５は、入力値Ｖｉの上位４ビットの値の組み合わせのうち、差が"１"である値の組み合わせの全てを計算対象値として選択し終えると（図７のＳ３１８のＹＥＳ）、上位４ビットの値の各組み合わせにおける差電圧の近似式、及び、下位６ビットの各ビットにおける差電圧の近似式、に基づき、各入力値（"００００００００００"（２進数）〜"１１１１１１１１１１"（２進数））に応じた出力電圧Ｖｏの出力推定値を算出する（図７のＳ３２０）。

まず、測定装置５は、入力値Ｖｉの上位４ビットの各値に応じて生成される電圧の推定値を算出する。具体的には、測定装置５は、定電流源部６３から流れる電流により生成される電圧の近似値（上記近似式から求まる値）をそれぞれ加算することにより、上位４ビットの各値に応じて生成される電圧の推定値を算出する。例えば、上位４ビットの値が"０００１"（２進数）の場合、測定装置５は、定電流源Ｉ３＿１から流れる電流Ｉｇにより生成される電圧の近似値を、推定値として算出する。また、例えば、上位４ビットの値が"０１００"（２進数）の場合、測定装置５は、各定電流源Ｉ３＿１〜Ｉ３＿４から流れる電流Ｉｇにより生成される電圧の近似値をそれぞれ加算して、推定値として算出する。このようにして、測定装置５は、入力値Ｖｉの上位４ビットの各値（"００００"（２進数）〜"１１１１"（２進数））に応じて生成される電圧の推定値を算出する。

なお、この場合、上位４ビットの値が大きくなるほど、加算される電圧の近似値の数が多くなるため、和の標準偏差はさらに圧縮される。

次に、測定装置５は、入力値Ｖｉの下位６ビットの各値に応じて生成される電圧の推定値を算出する。具体的には、測定装置５は、下位６ビットのうち論理値"１"を示すビットにおける差電圧の近似値（上記近似式から求まる値）をそれぞれ加算することにより、下位６ビットの値に応じて生成される電圧の推定値を算出する。例えば、下位６ビットの値が"０００００１"（２進数）の場合、測定装置５は、論理値"１"を示す第１０ビット（最下位ビット）における差電圧の近似値を、推定値として算出する。また、例えば、下位６ビットの値が"０１０００１"（２進数）の場合、測定装置５は、論理値"１"を示す第６ビット及び第１０ビットの各ビットにおける差電圧の近似値をそれぞれ加算して推定値として算出する。このようにして、測定装置５は、入力値Ｖｉの下位６ビットの各値（"００００００"（２進数）〜"１１１１１１"（２進数））に応じて生成される電圧の推定値を算出する。

そして、測定装置５は、入力値Ｖｉの上位４ビットの各値に応じて生成される電圧の推定値と、入力値Ｖｉの下位６ビットの各値に応じて生成される電圧の推定値と、を加算することで、入力値Ｖｉの各値（"００００００００００"（２進数）〜"１１１１１１１１１１"（２進数））に応じた出力電圧Ｖｏの出力推定値を算出する。なお、上位４ビットの各値に応じて生成される電圧の推定値の算出、及び、入力値Ｖｉの下位６ビットの各値に応じて生成される電圧の推定値の算出の順序は、逆であっても、同時であっても良い。

なお、出力推定値に含まれるノイズによるばらつき成分は、実測した出力電圧Ｖｏに含まれるノイズによるばらつき成分と比較して、上位４ビットについては１／８に圧縮され、下位６ビットについては約１／２２に圧縮される。また、真値との誤差の範囲も同程度に圧縮される。測定装置５は、この出力推定値を算出することにより、ＤＡ変換器６の精度の高い測定結果を得たということができる。

ここで、ＤＡ変換器６の測定時間（図６のＳ３０１）は、従来と変わらない。また、測定後の出力推定値の算出時間は、測定時間と比較すると無視できるほどに短い。そのため、測定装置５は、測定時間を増大させることなく、ＤＡ変換器６の精度の高い測定結果を得ることができる。

なお、本実施の形態では、測定装置５が、全ての入力値（"００００００００００"（２進数）〜"１１１１１１１１１１"（２進数））に応じた出力電圧Ｖｏの出力推定値を算出する場合を例に説明したが、これに限られない。測定装置５は、誤差の大きな出力電圧Ｖｏの出力推定値のみを算出しても良い。なお、誤差の大きな出力電圧Ｖｏは、各ビットにおける差電圧の近似値等に基づいて抽出することが可能である。

また、本実施の形態では、測定装置５が、全ての入力値Ｖｉを出力する場合を例に説明したが、これに限られない。例えば、測定装置５は、下位６ビットの値として、０、３、６、・・・６０、６３（１０進数）のみを出力しても良い。この場合、上位４ビットの値の各組み合わせにおける近似係数の算出では、出力電圧Ｖｏの対は６４対未満（２２対）となる。その場合でも、近似係数に含まれるノイズによるばらつき成分の標準偏差は、２２の平方根の逆数、即ち、約１／５に圧縮される。つまり、ノイズ圧縮効果及び真値との誤差の範囲の圧縮効果は、十分にあるということができる。

要するに、測定装置５は、依然としてＤＡ変換器６の精度の高い測定を行うことができる。さらに、この場合、測定装置５は、測定時間を１／３に短縮することもできる。つまり、測定装置５は、測定時間を短縮し、かつ、ＤＡ変換器６の精度の高い測定を行うことができる。

なお、上記のように、下位６ビットの値の変化幅は、適宜変更可能である。ノイズによるばらつきが小さければ、下位６ビットの値の変化幅をさらに大きくして、測定時間をさらに短縮することも可能である。

その後、各入力値Ｖｉに応じた出力電圧Ｖｏの出力推定値は、積分直線性や微分直線性等の算出に供される。つまり、各入力値Ｖｉに応じた出力電圧Ｖｏの出力推定値は、フルスケールに対する誤差の算出に供される（図７のＳ３２１）。

これらの誤差は、主として、ＤＡ変換器６に設けられた定電流源Ｉ２＿１〜Ｉ２＿６の電流値Ｉａ〜Ｉｆ（物理量）のばらつき、及び、定電流源Ｉ３＿１〜Ｉ３＿１５の電流値Ｉｇ（物理量）のばらつき、に起因して発生する。これらの誤差を得るに当たり、測定装置５は、ノイズによるばらつき成分を圧縮することで、測定時間を増大させることなく、ＤＡ変換器６の精度の高い測定結果（出力推定値）を得ている。この測定結果を用いることにより、ＤＡ変換器６の精度の高い誤差の算出が可能となる。

このように、本実施の形態にかかる測定装置５は、ノイズによるばらつき成分を圧縮することにより、測定時間を増大させることなく、ＤＡ変換器６の精度の高い測定を行うことができる。さらに、本実施の形態にかかる測定装置３は、入力値Ｖｉの下位６ビットの値の変化幅を大きくして測定点数を減らすことにより、測定時間を短縮し、かつ、十分に精度の高いＤＡ変換器６の測定を行うことができる。この測定結果を用いることにより、ＤＡ変換器６の精度の高い誤差の算出が可能となる。

なお、本実施の形態では、測定装置５が、ＤＡ変換器６の入力側の下位６ビットの各ビットについて、５１２対の出力電圧Ｖｏのそれぞれの差電圧の近似係数を算出する場合を例に説明したが、これに限られない。測定装置５は、近似係数に代えて平均値を算出しても良い。同様に、本実施の形態では、測定装置５が、入力値Ｖｉの上位４ビットの値の各組み合わせについて、６４対の出力電圧Ｖｏのそれぞれの差電圧の近似係数を算出する場合を例に説明したが、これに限られない。測定装置５は、近似係数に代えて平均値を算出しても良い。この場合、これらの平均値に基づいて、入力値Ｖｉに応じた出力電圧Ｖｏの出力推定値が算出される。

また、本実施の形態では、測定装置５が、回帰法として一次近似を採用した場合を例に説明したが、これに限られない。場合によっては、二次近似等を採用しても良い。

また、図６及び図７に示すフローチャートは、一例に過ぎない。したがって、例えば、フローの順序は、同様の結果を得ることができるのであれば、適宜変更可能である。例えば、上位４ビット側の計算（図６のＳ３０２〜Ｓ３１０）と、下位６ビット側の計算（図７のＳ３１１〜Ｓ３１９）と、は順序が入れ替わっても良い。また、例えば、一部又は全部の計算処理が並行して行われても良い。

また、本実施の形態では、被測定回路であるＤＡ変換器６が、１０ビット幅の入力値Ｖｉに応じた出力電圧Ｖｏを出力する場合を例に説明したが、これに限られない。ＤＡ変換器６は、任意のビット幅の入力値Ｖｉに応じた出力電圧Ｖｏを出力するものであっても良い。

また、本実施の形態では、被測定回路であるＤＡ変換器６が、入力値Ｖｉの上位４ビットに対応して１５個の単位電流源（Ｉ３＿１〜Ｉ３＿１５）を有し、また、入力値Ｖｉの下位６ビットに対応して６個の２進重み付け電流源（Ｉ２＿１〜Ｉ２＿６）を有する場合を例に説明したが、これに限られない。単位電流源及び２進重み付け電流源の数は、ＤＡ変換器の仕様に応じて適宜変更可能である。いずれにせよ、ＤＡ変換器の出力を決める物理量(本実施例では各電流源)ごとに統計処理されれば良い(近似や平均を求めればよい)。

また、被測定回路であるＤＡ変換器６は、測定装置５によって算出された誤差を相殺するための誤差補正用電流源をさらに備えていても良い。この誤差補正用電流源は、算出された誤差に基づいて定電流源Ｉ２＿１〜Ｉ２＿６に流れる電流Ｉａ〜Ｉｆ及び定電流源Ｉ３＿１〜Ｉ３＿１５に流れる電流Ｉｇを調整する。それにより、ＤＡ変換器４は、精度の高いＤＡ変換を行うことが可能になる。

あるいは、被測定回路であるＤＡ変換器６は、入力値（デジタル値）からデジタル的に誤差分を減算したり、入力値（デジタル値）に対してデジタル的に誤差分の逆数を乗算したりすることにより、誤差を相殺することも可能である。それにより、ＤＡ変換器６は、精度の高いＤＡ変換を行うことが可能になる。

上記２つのいずれの場合も、ＤＡ変換器６の製造工程において、測定装置５がＤＡ変換器６の測定及び誤差の算出を行うことにより、ＤＡ変換器６は、誤差又はそれに基づく補正値を内部メモリ等に記憶させておくことができる。あるいは、ＤＡ変換器６は、予め誤差の算出及びその補正を行う機能を搭載しておくことにより、実動作時（例えば、電源投入時）に、自動的に誤差の算出及びその補正を行うことができる。

（本願発明と従来技術との比較）
なお、本発明の特徴を有しない従来の測定装置では、ノイズの影響により測定結果がばらついてしまい、精度の高い測定を行うことができなかった。そのため、従来では、繰り返し測定を行うことで、ばらつきを平均化し、測定精度を向上させていた。しかしながら、その場合、測定時間が増大してしまうという問題があった。

一方、本実施の形態にかかるＤＡ変換器の測定装置５は、図６及び図７に示すフローチャート及びその説明に代表される処理を実行することで、ノイズによるばらつき成分を圧縮するため、繰り返し測定を行うことなく、精度の高い測定を行うことができる。さらに、本実施の形態にかかる測定装置５は、測定点数を減らすことにより、測定時間を短縮し、かつ、十分に精度の高い測定を行うことができる。

以上のように、上記実施の形態１〜３にかかる測定装置は、ノイズによる測定結果ばらつきを圧縮することにより、測定時間を増大させることなく、データ変換器の精度の高い測定を行うことができる。この測定結果を用いることにより、データ変換器の精度の高い誤差の算出及び補正が可能となる。

なお、本発明は上記実施の形態１〜３に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。実施の形態２、３では、被測定回路として、上位が単位電流源で構成され、下位が重み付け電流源で構成されたＤＡ変換器が用いられた場合を例に説明したが、これに限られない。つまり、物理量が電流源である場合に限られない。上位が単位容量素子で構成され、下位が重み付け容量素子で構成された電荷再分配型のＤＡ変換器が被測定回路として用いられても良い。つまり、物理量が容量素子であっても良い。

同様に、物理量が抵抗素子であるＲ−２Ｒ方式のＤＡ変換器が被測定回路として用いられても良い。物理量が容量素子であるＣ−２Ｃ方式のＤＡ変換器が被測定回路として用いられても良い。

また、上位が抵抗ストリング構成、下位も抵抗ストリング構成であるＤＡ変換器が被測定回路として用いられても良い。この場合、図５に示すＤＡ変換器６の上位４ビット側の計算で用いた手法を上位にも下位にも適用すればよい。

要するに、様々な種類の物理量（抵抗素子、容量素子、定電流源等）のＤＡ変換器、及び、様々な変換方式のＤＡ変換器が、被測定回路として用いられても良い。

上記したＤＡ変換器の何れかを含む逐次比較型ＡＤ変換器が、被測定回路として用いられても良い。逐次比較型ＡＤ変換器の動作では、内蔵するＤＡ変換器の出力を入力電圧にもっとも近い値になるように調整していくことで出力値（デジタル値）を求める。したがって、内蔵するＤＡ変換器の持つ非直線性誤差がそのまま逐次比較型ＡＤ変換器の誤差となる。そのため、まず内蔵するＤＡ変換器の各物理量の有無に応じた複数の差（差電圧）に注目して統計処理した結果を用いて推定値を求めることとなる。この場合、図１に示すＡＤ変換器２に対して用いた手法、及び、図３に示すＤＡ変換器４に対して用いた手法を、当該被測定回路に対して適用すればよい。なお、実施の形態１では、入力換算で見ると基準電圧Ｖｒｅｆを各段の増幅度(抵抗比や容量比)で割ったものが等価的な物理量と考えられる。こう考えることにより、実施の形態１とそれ以外の実施の形態とが組み合わされたＡＤ変換器であっても、本発明が適用可能である。

２つの並列型ＤＡ変換器が組み合わされたサブレンジング型ＤＡ変換器等が、被測定回路として用いられても良い。この場合、図５に示すＤＡ変換器６の上位４ビット側の計算で用いた手法を両者に適用すればよい。

２つのＡＤ変換器を交互に動作させるインタリーブ型のＡＤ変換器が、被測定回路として用いられても良い。この場合、図１に示すＡＤ変換器２に対して用いた手法を両者に適用すればよい。

このように、本願発明の測定装置は、被測定回路であるデータ変換器の単位物理量に相当する差分を統計処理することで、ノイズによるばらつき成分を圧縮するものであり、極めて広く応用が可能である。

１ 測定装置
２ ＡＤ変換器
３ 測定装置
４ ＤＡ変換器
５ 測定装置
６ ＤＡ変換器
１１ 入力電圧生成部
１２ 測定及び計算部
２１＿１〜２１＿１０ 基本ブロック
３１ デジタルパターン発生部
３２ ＡＤ変換器
３３ 測定及び計算部
４１ 定電流源部
４２ スイッチ部
５１ デジタルパターン発生部
５２ ＡＤ変換器
５３ 測定及び計算部
６１ 定電流源部
６２ スイッチ部
６３ 定電流源部
６４ スイッチ部
６５ デコーダ
ＡＭＰ１〜ＡＭＰ１０ 増幅器
ＣＭＰ１〜ＣＭＰ１０ 比較器
Ｉ１＿１〜Ｉ１＿６ 定電流源
Ｉ２＿１〜Ｉ２＿６ 定電流源
Ｉ３＿１〜Ｉ３＿１５ 定電流源
ＳＷ１〜ＳＷ１０ スイッチ素子
ＳＷ１＿１〜ＳＷ１＿６ スイッチ素子
ＳＷ２＿１〜ＳＷ２＿６ スイッチ素子
ＳＷ３＿１〜ＳＷ３＿１５ スイッチ素子
Ｒ１，Ｒ２ 抵抗素子

Claims (20)

1. 複数の物理量の組み合わせによって発生させた電圧又は電流と入力電圧とを比較する比較器を含むＡＤ変換器の測定装置であって、
   線形的に電圧レベルが変化する前記入力電圧を生成する入力電圧生成部と、
   前記ＡＤ変換器から出力されるデジタル値を取り込み、前記各物理量の有無に相当する当該デジタル値の複数の対を一つずつ順に計算対象対として選択し、前記計算対象対に対応する前記入力電圧対のそれぞれの差電圧を算出し、かかる差電圧を統計処理した結果に基づいて前記デジタル値に対応する前記入力電圧の推定値を算出する、測定部と、を備えた測定装置。
2. 前記測定部は、前記統計処理として前記各物理量に対応する前記選択対象対における複数の前記差電圧を近似又は平均することにより前記物理量の推定値を算出し、かかる物理量の推定値に基づいて前記デジタル値に対応する前記入力電圧の推定値を算出することを特徴とする請求項１に記載の測定装置。
3. 前記ＡＤ変換器は、前記物理量として二進重みづけされた複数の素子を含むことを特徴とする請求項１又は２に記載の測定装置。
4. 前記ＡＤ変換器は、前記物理量として同じ重みづけの複数の素子を含むことを特徴とする請求項１〜３のいずれか一項に記載の測定装置。
5. 前記ＡＤ変換器は、前記物理量として二進重み付けされた複数の素子及び同じ重み付けの複数の素子の何れか又はその両方を含むことを特徴とする請求項１又は２に記載の測定装置。
6. 前記素子は、抵抗、容量、トランジスタの何れかであることを特徴とする請求項３〜５のいずれか一項に記載の測定装置。
7. 前記測定部は、同じ値の前記デジタル値を示す複数の前記入力電圧の平均値を入力平均値として算出し、計算対象ビットの論理値のみ異なる複数の前記デジタル値対に対応する複数の前記入力平均値対のそれぞれの差電圧を前記差電圧として算出することを特徴とする請求項１〜６のいずれか一項に記載の測定装置。
8. 入力されたデジタル値に応じて複数の物理量の組み合わせによって発生させた電圧又は電流から出力電圧又は出力電流を生成するＤＡ変換器を測定する測定装置であって、
   異なる値の前記デジタル値を順次生成するデジタル信号生成部と、
   前記出力電圧を取り込み、前記各物理量の有無に相当する前記デジタル値の複数の対を一つずつ順に計算対象対として選択し、前記計算対象対に応じた前記出力電圧対のそれぞれの差電圧を算出し、かかる差電圧を統計処理した結果に基づいて前記デジタル値に応じた前記出力電圧の推定値を算出する、測定部と、を備えた測定装置。
9. 前記測定部は、前記統計処理として前記各物理量に対応する前記選択対象対における複数の前記差電圧を近似又は平均することにより前記物理量の推定値を算出し、かかる物理量の推定値に基づいて前記デジタル値に応じた前記出力電圧の推定値を算出することを特徴とする請求項８に記載の測定装置。
10. 前記ＤＡ変換器は、前記物理量として二進重み付けされた複数の素子を含むことを特徴とする請求項８又は９に記載の測定装置。
11. 前記ＤＡ変換器は、前記物理量として同じ重み付けの複数の素子を含むことを特徴とする請求項８〜１０のいずれか一項に記載の測定装置。
12. 前記ＤＡ変換器は、前記物理量として二進重み付けされた複数の素子及び同じ重み付けの複数の素子の何れか又はその両方を含むことを特徴とする請求項８又は９に記載の測定装置。
13. 前記素子は、抵抗、容量、トランジスタの何れかであることを特徴とする請求項１０〜１２のいずれか一項に記載の測定装置。
14. 線形的に電圧レベルが変化する入力電圧を生成し、
    複数の物理量の組み合わせによって発生させた電圧又は電流と前記入力電圧とを比較する比較器を含む被測定ＡＤ変換器から、前記入力電圧に応じて出力されるデジタル値を取り込み、
    前記各物理量の有無に相当する当該デジタル値の複数の対を一つずつ順に計算対象対として選択し、
    前記計算対象対に対応する前記入力電圧対のそれぞれの差電圧を算出し、
    かかる差電圧を統計処理した結果に基づいて前記デジタル値に対応する前記入力電圧の推定値を算出する、測定方法。
15. 異なる値のデジタル値を順次生成し、
    入力された前記デジタル値に応じて複数の物理量の組み合わせによって発生させた電圧又は電流から出力電圧又は出力電流を生成する被測定ＤＡ変換器から、前記デジタル値に応じて生成される前記出力電圧を取り込み、
    前記各物理量の有無に相当する前記デジタル値の複数の対を一つずつ順に計算対象対として選択し、
    前記計算対象対に応じた前記出力電圧対のそれぞれの差電圧を算出し、
    かかる差電圧を統計処理した結果に基づいて前記デジタル値に応じた前記出力電圧の推定値を算出する、測定方法。
16. 前記統計処理として前記各物理量に対応する前記選択対象対における複数の前記差電圧を近似又は平均することにより前記物理量の推定値を算出し、かかる物理量の推定値に基づいて前記デジタル値に対応する前記入力電圧の推定値を算出することを特徴とする請求項１４又は１５に記載の測定方法。
17. 前記物理量には、二進重みづけされた複数の素子が含まれることを特徴とする請求項１４〜１６のいずれか一項に記載の測定方法。
18. 前記物理量には、同じ重みづけの複数の素子が含まれることを特徴とする請求項１４〜１７のいずれか一項に記載の測定方法。
19. 前記物理量には、二進重み付けされた複数の素子及び同じ重み付けの複数の素子の何れか又はその両方が含まれることを特徴とする請求項１４〜１６のいずれか一項に記載の測定方法。
20. 前記素子は、抵抗、容量、トランジスタの何れかであることを特徴とする請求項１７〜１９のいずれか一項に記載の測定方法。

Images