JP2013149684A - Semiconductor device and method for manufacturing the same - Google Patents
Semiconductor device and method for manufacturing the same Download PDFInfo
- Publication number
- JP2013149684A JP2013149684A JP2012007427A JP2012007427A JP2013149684A JP 2013149684 A JP2013149684 A JP 2013149684A JP 2012007427 A JP2012007427 A JP 2012007427A JP 2012007427 A JP2012007427 A JP 2012007427A JP 2013149684 A JP2013149684 A JP 2013149684A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- terminal
- heat radiating
- semiconductor device
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 372
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000011347 resin Substances 0.000 claims abstract description 96
- 229920005989 resin Polymers 0.000 claims abstract description 96
- 230000005855 radiation Effects 0.000 claims abstract description 90
- 238000000465 moulding Methods 0.000 claims abstract description 23
- 238000003475 lamination Methods 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 191
- 239000002184 metal Substances 0.000 claims description 191
- 230000017525 heat dissipation Effects 0.000 claims description 37
- 230000008569 process Effects 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 9
- 230000004048 modification Effects 0.000 description 42
- 238000012986 modification Methods 0.000 description 42
- 239000007769 metal material Substances 0.000 description 8
- 238000003466 welding Methods 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 230000002452 interceptive effect Effects 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/3754—Coating
- H01L2224/37599—Material
- H01L2224/376—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
本発明は、二つの半導体素子が直列に接続されてなる半導体装置及びその製造方法に関するものである。 The present invention relates to a semiconductor device in which two semiconductor elements are connected in series and a method for manufacturing the same.
従来、二つの半導体素子が直列に接続されてなる半導体装置の一例として、特許文献1に開示された半導体装置がある。
Conventionally, there is a semiconductor device disclosed in
この半導体装置は、第1および第2の半導体パッケージが接続されてなるものである。各半導体パッケージは、半導体素子の両面を一対の金属体にて挟んだものをモールド樹脂にてモールドし、各金属体の外面(放熱面)をモールド樹脂から露出させるとともに、一対の金属体の一方にモールド樹脂から露出する接続端子を設けた構成を有している。そして、第1の半導体パッケージの接続端子と、第2の半導体パッケージの接続端子とが直接接触し、溶接などにより、電気的に接続されている。また、これら両接続端子が接続されている接続部は、電気絶縁性を有する絶縁部材によってモールドされている。 This semiconductor device is formed by connecting a first and a second semiconductor package. Each semiconductor package is obtained by molding a semiconductor element sandwiched between a pair of metal bodies with a mold resin, exposing the outer surface (heat radiation surface) of each metal body from the mold resin, and one of the pair of metal bodies. And a connection terminal exposed from the mold resin. The connection terminals of the first semiconductor package and the connection terminals of the second semiconductor package are in direct contact and are electrically connected by welding or the like. Moreover, the connection part to which these both connection terminals are connected is molded by an insulating member having electrical insulation.
また、変形例(特許文献1の図10)の半導体装置は、各半導体パッケージの接続端子が、相手側の半導体パッケージと対向していない端部から突出して設けられている。 Further, in the semiconductor device of the modified example (FIG. 10 of Patent Document 1), the connection terminal of each semiconductor package is provided so as to protrude from the end portion not facing the counterpart semiconductor package.
上述の変形例の半導体装置のようにすることによって、半導体パッケージ同士の間隔を狭くすることができる。よって、半導体装置の小型化が期待できる。 By using the semiconductor device of the above-described modified example, the interval between the semiconductor packages can be narrowed. Therefore, downsizing of the semiconductor device can be expected.
しかしながら、変形例の半導体装置は、モールドされた二つの半導体パッケージを用いている。この各半導体パッケージは、半導体素子と一対の金属体からなる構造体と外部との電気的絶縁性の確保や、半導体素子と金属体との界面での接続信頼性の確保などのために、構造体における放熱面を除く周囲の所定範囲までモールド樹脂が設けられている(例えば特許文献1の図1や図10など)。当然ながら、各半導体パッケージは、互いに対向する側にもモールド樹脂が設けられている。このように、この半導体装置は、二つの半導体パッケージが共に、互いに対向する側にモールド樹脂を有しているため、体格が大きくなるという問題がある。 However, the modified semiconductor device uses two molded semiconductor packages. Each semiconductor package has a structure for ensuring electrical insulation between a semiconductor element and a structure composed of a pair of metal bodies and the outside, and ensuring connection reliability at the interface between the semiconductor element and the metal body. Mold resin is provided up to a predetermined range around the heat dissipation surface of the body (for example, FIG. 1 and FIG. 10 of Patent Document 1). Of course, each semiconductor package is also provided with a mold resin on the sides facing each other. Thus, this semiconductor device has a problem that the size of the two semiconductor packages increases because the two semiconductor packages have the mold resin on the sides facing each other.
また、この半導体装置は、半導体パッケージのモールド工程と接続部のモールド工程の二回のモールド工程が必要であるという問題がある。 In addition, this semiconductor device has a problem that two molding processes, that is, a molding process of a semiconductor package and a molding process of a connection portion are necessary.
本発明は、上記問題点に鑑みなされたものであり、二つの半導体素子が直列に接続されてなるものにおいて、モールド工程の回数を減らしつつ、小型化することができる半導体装置及び半導体装置の製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and in the case where two semiconductor elements are connected in series, the semiconductor device and the manufacturing of the semiconductor device that can be miniaturized while reducing the number of molding steps. It aims to provide a method.
上記目的を達成するために請求項1に記載の発明は、
両面に電極を備えた第一半導体素子(1)と両面に電極を備えた第二半導体素子(2)とが直列に接続されてなる半導体装置であって、
第一半導体素子(1)と、
第一半導体素子(1)を挟み込みつつ、第一半導体素子(1)の各電極に夫々接続され、第一半導体素子(1)の放熱部材として機能する金属からなる一対の放熱部(3a,5a)と、
一対の放熱部(3a,5a)における一つの放熱部(3a)から突出して設けられた金属からなる第一接続部(3b)と、を有する第一構造体と、
第二半導体素子(2)と、
第二半導体素子(2)を挟み込みつつ、第二半導体素子(2)の各電極に夫々接続され、第二半導体素子(2)の放熱部材として機能する金属からなる一対の放熱部(4a,6a)と、
一対の放熱部(4a,6a)における一つの放熱部(6a)から突出して設けられた金属からなる第二接続部(6b)と、を有する第二構造体と、
第一構造体と第二構造体とを一体的にモールドしているモールド樹脂(10)と、を備え、
第一構造体と第二構造体とは、第一半導体素子(1)と一対の放熱部(3a,5a)との積層方向と、第二半導体素子(2)と一対の放熱部(4a,6a)との積層方向とが平行に配置されるとともに、一対の放熱部(3a,5a)における一つの側部同士を繋ぎ積層方向に沿う仮想平面と一対の放熱部(4a,6a)における一つの側部同士を繋ぎ積層方向に沿う仮想平面とが対向して配置され、
第一接続部(3b)と第二接続部(6b)とは、第一構造体と第二構造体における互いの仮想平面に挟まれた領域外で電気的に接続され、且つ、モールド樹脂(10)内に埋設されていることを特徴とする。
In order to achieve the above object, the invention described in
A semiconductor device in which a first semiconductor element (1) having electrodes on both sides and a second semiconductor element (2) having electrodes on both sides are connected in series,
A first semiconductor element (1);
While sandwiching the first semiconductor element (1), a pair of heat radiating portions (3a, 5a made of a metal connected to each electrode of the first semiconductor element (1) and functioning as a heat radiating member of the first semiconductor element (1) )When,
A first connection body having a first connection portion (3b) made of metal provided protruding from one heat dissipation portion (3a) in the pair of heat dissipation portions (3a, 5a);
A second semiconductor element (2);
While sandwiching the second semiconductor element (2), a pair of heat radiating portions (4a, 6a) each made of a metal connected to each electrode of the second semiconductor element (2) and functioning as a heat radiating member of the second semiconductor element (2) )When,
A second structure having a second connection portion (6b) made of metal provided protruding from one heat dissipation portion (6a) in the pair of heat dissipation portions (4a, 6a);
A mold resin (10) integrally molding the first structure and the second structure,
The first structure and the second structure include a stacking direction of the first semiconductor element (1) and the pair of heat radiation parts (3a, 5a), a second semiconductor element (2) and the pair of heat radiation parts (4a, 5a). 6a) are arranged in parallel with each other in the stacking direction, and one side in the pair of heat dissipating portions (3a, 5a) is connected to each other and a virtual plane along the stacking direction and one in the pair of heat dissipating portions (4a, 6a). The two sides are connected to each other and a virtual plane along the stacking direction is opposed to each other.
The first connection portion (3b) and the second connection portion (6b) are electrically connected outside the region sandwiched between the virtual planes of the first structure and the second structure, and the mold resin ( 10) It is embedded in the inside.
このように、モールド樹脂(10)にて、第一構造体と第二構造体とを一体的にモールドしているため、第一構造体と第二構造体とを個別にモールドする必要がない。つまり、第一構造体と第二構造体における互いに対向する側を、共通のモールド樹脂(10)で封止する(埋める)ことができる。よって、二つの構造体が個別にモールドされている場合よりも、第一構造体と第二構造体との間隔を狭くすることができる。また、第一接続部(3b)と第二接続部(6b)とは、第一構造体と第二構造体における互いの仮想平面に挟まれた領域外で電気的に接続されているため、第一構造体と第二構造体における互いの仮想平面に挟まれた領域内で電気的に接続されている場合よりも、第一構造体と第二構造体との間隔を狭くすることができる。従って、半導体装置の体格を小型化することができる。 Thus, since the first structure and the second structure are integrally molded with the mold resin (10), it is not necessary to mold the first structure and the second structure separately. . That is, the mutually opposing sides in the first structure and the second structure can be sealed (filled) with the common mold resin (10). Therefore, the space | interval of a 1st structure and a 2nd structure can be narrowed rather than the case where two structures are separately molded. Moreover, since the 1st connection part (3b) and the 2nd connection part (6b) are electrically connected outside the area | region pinched | interposed into the mutual virtual plane in a 1st structure and a 2nd structure, The distance between the first structure and the second structure can be made narrower than when the first structure and the second structure are electrically connected in the region sandwiched between the virtual planes. . Therefore, the size of the semiconductor device can be reduced.
さらに、第一接続部(3b)と第二接続部(6b)とは、第一構造体と第二構造体とを一体的にモールドしているモールド樹脂(10)内に埋設されている。よって、第一構造体と第二構造体とを一括でモールドすることによって、第一接続部(3b)と第二接続部(6b)も一緒にモールドすることができる。よって、上述の従来技術のように、予めモールドされた二つの半導体パッケージを用いる場合よりも、モールド工程を減らすことができる。 Furthermore, the 1st connection part (3b) and the 2nd connection part (6b) are embed | buried in the mold resin (10) which has integrally molded the 1st structure and the 2nd structure. Therefore, the first connection part (3b) and the second connection part (6b) can be molded together by molding the first structure and the second structure in a lump. Therefore, the molding process can be reduced as compared with the case of using two pre-molded semiconductor packages as in the above-described prior art.
また、請求項2に示すように、
第一半導体素子(1)の一方の電極と放熱部(3a)との間に設けられた金属からなる第一ブロック体(7)と、
第二半導体素子(2)の一方の電極と放熱部(4a)との間に設けられた金属からなる第二ブロック体(8)と、を有し、
第一ブロック体(7)と放熱部(3a)、第二ブロック体(8)と放熱部(4a)、及び第一接続部(3b)と第二接続部(6b)とは、同じ材料からなる導電性接続部材(91e,91f,91g)で接続されるようにしてもよい。
As shown in
A first block body (7) made of metal provided between one electrode of the first semiconductor element (1) and the heat dissipating part (3a);
A second block body (8) made of metal provided between one electrode of the second semiconductor element (2) and the heat radiating portion (4a),
The first block body (7) and the heat radiating portion (3a), the second block body (8) and the heat radiating portion (4a), and the first connection portion (3b) and the second connection portion (6b) are made of the same material. The conductive connecting members (91e, 91f, 91g) may be connected.
このようにすることによって、第一ブロック体(7)と放熱部(3a)、第二ブロック体(8)と放熱部(4a)、及び第一接続部(3b)と第二接続部(6b)を同時に接続することができる。このような複数個所を別々に接続すると、先に接続した箇所には、後に別の箇所を接続する際に、応力が印加される可能性があり、接続信頼性が低下することが考えられる。しかしながら、同時に接続することによって、接続箇所に応力が印加される可能性が低く、接続信頼性の低下を抑制することができる。 By doing in this way, a 1st block body (7), a thermal radiation part (3a), a 2nd block body (8), a thermal radiation part (4a), a 1st connection part (3b), and a 2nd connection part (6b) ) Can be connected at the same time. If such a plurality of locations are connected separately, stress may be applied to the previously connected location when another location is connected later, and connection reliability may be reduced. However, by connecting simultaneously, there is a low possibility that stress is applied to the connection location, and a decrease in connection reliability can be suppressed.
また、請求項3に示すように、第一接続部(33b)と第二接続部(63b)の少なくとも一方の厚みは、放熱部(33a,53a,43a,63a)よりも薄くなるようにしてもよい。 According to a third aspect of the present invention, at least one of the first connection portion (33b) and the second connection portion (63b) is thinner than the heat dissipation portion (33a, 53a, 43a, 63a). Also good.
このようにすることによって、第一接続部(33b)と第二接続部(63b)とを容易にモールド樹脂(10)に埋設することができる。 By doing in this way, a 1st connection part (33b) and a 2nd connection part (63b) can be easily embed | buried under mold resin (10).
また、半導体装置は、具体的には請求項4に示すように、
金属からなり、一対の放熱部(3a,5a)における一つの放熱部(5a)に接続されており、一部がモールド樹脂(10)の外部に露出するように設けられた第一外部接続端子(5b)と、
金属からなり、一対の放熱部(4a,6a)における一つの放熱部(4a)に接続されており、一部がモールド樹脂(10)の外部に露出するように設けられた第二外部接続端子(4c)と、
金属からなり、一対の放熱部(4a,6a)における一つの放熱部(6a)に接続されており、一部がモールド樹脂(10)の外部に露出するように設けられた第三外部接続端子(6c)と、を備えるようにしてもよい。
In addition, the semiconductor device, specifically, as shown in
A first external connection terminal made of metal and connected to one heat radiating portion (5a) of the pair of heat radiating portions (3a, 5a) and partially exposed to the outside of the mold resin (10) (5b)
A second external connection terminal made of metal and connected to one heat radiating portion (4a) of the pair of heat radiating portions (4a, 6a) and partially exposed to the outside of the mold resin (10) (4c)
A third external connection terminal made of metal and connected to one heat radiating portion (6a) of the pair of heat radiating portions (4a, 6a) and partly exposed to the outside of the mold resin (10) (6c) may be provided.
また、請求項5に示すように、第一接続部(32b)と第二接続部(62b)の厚みは、第一外部接続端子(52b)、第二外部接続端子(42c)、第三外部接続端子(62c)よりも厚くなるようにしてもよい。
Further, as shown in
このようにすることによって、第一接続部(32b)と第二接続部(62b)の厚みが、第一外部接続端子(52b)などに比べて薄い場合よりも、第一接続部(32b)の断面積と第二接続部(62b)の断面積とを大きくすることができる。よって、第一接続部(32b)と第二接続部(62b)の厚みが、第一外部接続端子(52b)などよりも薄い場合よりも、半導体装置のインダクタンスを小さくできるので好ましい。 By doing in this way, compared with the case where the thickness of the 1st connection part (32b) and the 2nd connection part (62b) is thin compared with the 1st external connection terminal (52b) etc., the 1st connection part (32b). And the cross-sectional area of the second connection portion (62b) can be increased. Therefore, it is preferable because the inductance of the semiconductor device can be made smaller than when the thickness of the first connection portion (32b) and the second connection portion (62b) is thinner than the first external connection terminal (52b).
また、このようにすることで、第一接続部(32b)と第二接続部(62b)の厚みが、第一外部接続端子(52b)などに比べて薄い場合よりも、第一接続部(32b)と第二接続部(62b)の反りを抑制でき、第一接続部(32b)と第二接続部(62b)の接続時の公差を小さくすることができる。 Moreover, by doing in this way, compared with the case where the thickness of a 1st connection part (32b) and a 2nd connection part (62b) is thin compared with a 1st external connection terminal (52b) etc., a 1st connection part ( 32b) and the second connecting portion (62b) can be prevented from warping, and the tolerance at the time of connecting the first connecting portion (32b) and the second connecting portion (62b) can be reduced.
また、請求項6に示すように、第二接続部(61b)は、第三外部接続端子(61c)の一部に設けられるようにしてもよい。
Further, as shown in
このようにすることによって、第三外部接続端子(61c)に接続される外部の部材(バスバー)に近い位置で、第一接続部(31b)と第二接続部(61b)との接続を行えるため、半導体装置のインダクタンスを小さくすることができる。 By doing in this way, a connection with the 1st connection part (31b) and the 2nd connection part (61b) can be performed in the position near the external member (bus bar) connected to the 3rd external connection terminal (61c). Therefore, the inductance of the semiconductor device can be reduced.
また、請求項7に示すように、
金属からなり、一対の放熱部(3a,5a)を介することなく第一半導体素子(1)に接続されており、一部がモールド樹脂(10)の外部に露出するように設けられた第四外部接続端子(11)と、
金属からなり、一対の放熱部(4a,6a)を介することなく第二半導体素子(2)に接続されており、一部がモールド樹脂(10)の外部に露出するように設けられた第五外部接続端子(12)と、を有し、
第四外部接続端子(11)と第五外部接続端子(12)とは、モールド樹脂(10)から同一方向に露出し、第四外部接続端子(11)における一つの側部を通り積層方向に沿う仮想平面と、第五外部接続端子(12)における一つの側部を通り積層方向に沿う仮想平面とが対向して配置され、
第一接続部(3b)と第二接続部(6b)とは、第四外部接続端子(11)と第五外部接続端子(12)とにおける互いの仮想平面に挟まれた領域で接続されるようにしてもよい。
As shown in
The fourth is made of metal and connected to the first semiconductor element (1) without going through the pair of heat radiating portions (3a, 5a), and partly exposed to the outside of the mold resin (10). An external connection terminal (11);
The fifth is made of metal and connected to the second semiconductor element (2) without going through the pair of heat radiating portions (4a, 6a), and partly exposed to the outside of the mold resin (10). An external connection terminal (12),
The fourth external connection terminal (11) and the fifth external connection terminal (12) are exposed in the same direction from the mold resin (10) and pass through one side of the fourth external connection terminal (11) in the stacking direction. The virtual plane along the virtual plane along the stacking direction through one side of the fifth external connection terminal (12),
The first connection portion (3b) and the second connection portion (6b) are connected in a region sandwiched between the virtual planes of the fourth external connection terminal (11) and the fifth external connection terminal (12). You may do it.
このように、上述の第一外部接続端子(5b)、第二外部接続端子(4c)、第三外部接続端子(6c)に加えて、第四外部接続端子(11)と第五外部接続端子(12)とを備えるようにしてもよい。この場合、第四外部接続端子(11)及び第五外部接続端子(12)と、第一外部接続端子(5b)、第二外部接続端子(4c)、第三外部接続端子(6c)とは、モールド樹脂(10)における異なる方向から外部に露出させることが多い。そこで、請求項7に示すようにすることによって、第一接続部(3b)と第二接続部(6b)とが、第一外部接続端子(5b)、第二外部接続端子(4c)、第三外部接続端子(6c)の邪魔になることを防止することができる。つまり、第一外部接続端子(5b)、第二外部接続端子(4c)、第三外部接続端子(6c)を外部の部材(例えばバスバーなど)と接続する際の邪魔になることを防止することができる。
Thus, in addition to the first external connection terminal (5b), the second external connection terminal (4c), and the third external connection terminal (6c), the fourth external connection terminal (11) and the fifth external connection terminal are provided. (12) may be provided. In this case, the fourth external connection terminal (11) and the fifth external connection terminal (12), the first external connection terminal (5b), the second external connection terminal (4c), and the third external connection terminal (6c) The mold resin (10) is often exposed to the outside from different directions. Therefore, by making it as shown in
また、請求項8に示すように、一対の放熱部(3a,5a)における一つの放熱部(3a)と、一対の放熱部(4a,6a)における一つの放熱部(4a)とは、同じ形状をなすようにしてもよい。
Moreover, as shown in
このようにすることによって、半導体装置を構成する構成要素の種類を少なくすることができるので好ましい。 This is preferable because the types of components constituting the semiconductor device can be reduced.
上記目的を達成するために請求項9に記載の発明は、
請求項1乃至請求項8に記載された半導体装置の製造方法であって、
放熱部(5a)と放熱部(6a)とを含むリードフレーム(20)に第一半導体素子(1)と第二半導体素子(2)とを実装する工程であり、放熱部(5a)と第一半導体素子(1)における一方の電極とが対向し、且つ放熱部(6a)と第二半導体素子(2)における一方の電極とが対向するように実装する実装工程と、
第一半導体素子(1)の他方の電極上に放熱部(3a)を取り付けるとともに、第二半導体素子(2)の他方の電極上に放熱部(4a)を取り付ける取付工程と、
第一接続部(3b)と第二接続部(6b)とを電気的に接続する接続工程と、
一対の放熱部(3a,5a)で第一半導体素子(1)を挟み込むとともに、一対の放熱部(4a,6a)で第二半導体素子(2)を挟み込み、且つ、第一接続部(3b)と第二接続部(6b)とが電気的に接続された状態において、放熱部(3a,5a)及び放熱部(4a,6a)の放熱面を露出させつつ、第一接続部(3b)を含む第一構造体と第二接続部(6b)を含む第二構造体とを一括でモールドするモールド工程と、を含むことを特徴とする。
In order to achieve the above object, the invention according to claim 9 provides:
A method for manufacturing a semiconductor device according to
This is a step of mounting the first semiconductor element (1) and the second semiconductor element (2) on a lead frame (20) including the heat radiating part (5a) and the heat radiating part (6a). A mounting step of mounting so that one electrode in one semiconductor element (1) faces and one electrode in the heat dissipating part (6a) and the second semiconductor element (2) faces;
An attaching step of attaching the heat dissipating part (3a) on the other electrode of the first semiconductor element (1) and attaching the heat dissipating part (4a) on the other electrode of the second semiconductor element (2);
A connection step of electrically connecting the first connection portion (3b) and the second connection portion (6b);
The first semiconductor element (1) is sandwiched between the pair of heat radiation portions (3a, 5a), the second semiconductor element (2) is sandwiched between the pair of heat radiation portions (4a, 6a), and the first connection portion (3b) And the second connection portion (6b) are electrically connected to each other, while exposing the heat radiation surfaces of the heat radiation portions (3a, 5a) and the heat radiation portions (4a, 6a), the first connection portion (3b) And a molding step of collectively molding the first structure including the second structure including the second connection portion (6b).
このように、第一接続部(3b)を含む第一構造体と第二接続部(6b)を含む第二構造体とを一括でモールドすることによって、第一半導体素子(1)、一対の放熱部(3a,5a)、第二半導体素子(2)、一対の放熱部(4a,6a)とともに、第一接続部(3b)と第二接続部(6b)をモールドすることができる。よって、上述の従来技術のように、予めモールドされた二つの半導体パッケージを用いる場合よりも、モールド工程を減らすことができる。 Thus, by molding the first structure including the first connection part (3b) and the second structure including the second connection part (6b) in a lump, the first semiconductor element (1) and the pair of A 1st connection part (3b) and a 2nd connection part (6b) can be molded with a thermal radiation part (3a, 5a), a 2nd semiconductor element (2), and a pair of thermal radiation part (4a, 6a). Therefore, the molding process can be reduced as compared with the case of using two pre-molded semiconductor packages as in the above-described prior art.
また、このように第一構造体と第二構造体とを個別にモールドする必要がないため、第一構造体と第二構造体における互いに対向する側を、共通のモールド樹脂(10)で封止する(埋める)ことができる。よって、二つの構造体が個別にモールドされている場合よりも、第一構造体と第二構造体との間隔を狭くすることができる。また、第一接続部(3b)と第二接続部(6b)とを、第一構造体と第二構造体との対向領域外で電気的に接続するため、第一構造体と第二構造体との対向領域内で電気的に接続されている場合よりも、第一構造体と第二構造体との間隔を狭くすることができる。従って、小型化された半導体装置を製造することができる。 In addition, since it is not necessary to mold the first structure and the second structure separately, the opposite sides of the first structure and the second structure are sealed with a common mold resin (10). Can stop (fill). Therefore, the space | interval of a 1st structure and a 2nd structure can be narrowed rather than the case where two structures are separately molded. Moreover, in order to electrically connect a 1st connection part (3b) and a 2nd connection part (6b) outside the opposing area | region of a 1st structure and a 2nd structure, a 1st structure and a 2nd structure The space | interval of a 1st structure and a 2nd structure can be narrowed rather than the case where it is electrically connected within the opposing area | region with a body. Therefore, a miniaturized semiconductor device can be manufactured.
以下、本発明の実施形態を図に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図1,図2,図3に示す半導体装置100は、両面に電極を備えた第一半導体素子1と両面に電極を備えた第二半導体素子2とが直列に接続されてなるものである。つまり、半導体装置100は、図3に示すような等価回路をなすものである。例えば車両のインバータ回路に組み入れられ、負荷(例えばモータ等)をPWM制御するための装置として適用される。換言すると、半導体装置100は、所謂パワーカードをなすものである。
A
この半導体装置100は、主に、第一構造体(上アーム)と第二構造体(下アーム)とを備え、これらが一体的にモールド樹脂(絶縁性樹脂)10にてモールド(封止)されたものである。言い換えると、半導体装置100は、第一構造体と第二構造体とが1つのパッケージに収めた、2in1パッケージである。より詳細には、第一構造体と第二構造体は、後ほど説明する放熱部3a〜6aの夫々における放熱面、N端子4c、P端子5b、O端子6cの夫々における一部(インナーリード部4c1、インナーリード部5b1、インナーリード部6c1を除く部位)、及び信号用端子11,12の夫々における一部(インナーリード部11a、インナーリード部12aを除く部位)以外がモールド樹脂10にて封止されている(覆われている)。
The
第一構造体は、図1,図2に示すように、主に、第一半導体素子1と、第一金属体3と、第二金属体5とを備えて構成されるものである。そして、第一構造体は、第二金属体5の放熱部5a、第一半導体素子1、第一金属体3の放熱部3aが、この順番で積層されている。なお、放熱部3a、放熱部5aに関しては後ほど詳しく説明する。また、第二金属体5の放熱部5a、第一半導体素子1、第一金属体3の放熱部3aの積層方向を、単に積層方向とも称する。
As shown in FIGS. 1 and 2, the first structure mainly includes a
また、第一構造体は、これらの他に、ブロック体7(第一ブロック体)、信号用端子11、ボンディングワイヤ13などを備えていてもよい。この第一構造体は、単独でモールドされているものではなく、第二構造体とともに一体的にモールドされている。よって、半導体装置100がモールド樹脂10によってモールドされていない状態では、第一半導体素子1、第一金属体3、第二金属体5などは、モールド樹脂10以外の樹脂材料などでも封止されていない。
In addition to these, the first structure may include a block body 7 (first block body), a
第一半導体素子1は、上述のように、両面に電極(表面電極と裏面電極)を備えるものであり、IGBTやRC−IGBTやMOSFETなどのスイッチング素子を採用することができる。ここでは、RC−IGBTを採用する。この第一半導体素子1は、ボンディングワイヤ13を介して信号用端子11と電気的に接続されている。
As described above, the
この信号用端子11は、本発明の特許請求の範囲における第四外部接続端子に相当するものである。信号用端子11は、金属からなり、一対の放熱部3a,5aを介することなく第一半導体素子1に接続されており、一部がモールド樹脂10の内部に配置され、残りの部位がモールド樹脂10の外部に露出するように設けられている。図1に示すように、信号用端子11と第一半導体素子1とは、ボンディングワイヤ13を介して電気的に接続されている。
The
なお、信号用端子11のうち、モールド樹脂10の内部に配置されている部位をインナーリード部11aと称する。半導体装置100には、複数の信号用端子11が設けられている。この複数の信号用端子11は、積層方向に直交する方向に配列されている。また、複数の信号用端子11は、後ほど説明する信号用端子12と同一方向にモールド樹脂10から露出している。この複数の信号用端子11と複数の信号用端子12とは、同一平面上に形成されている。
In addition, the part arrange | positioned inside the
よって、信号用端子11における一つの側部を通り積層方向に沿う仮想平面(端子用仮想平面)と、信号用端子12における一つの側部を通り積層方向に沿う仮想平面(端子用仮想平面)とが対向して配置されている。より詳細には、複数の信号用端子11における最も信号用端子12に近い信号用端子11の側部を通り、積層方向に沿う仮想平面(端子用仮想平面)と、複数の信号用端子12における最も信号用端子11に近い信号用端子12の側部を通り、積層方向に沿う仮想平面(端子用仮想平面)とが対向して配置されている。
Therefore, a virtual plane (terminal virtual plane) passing through one side of the
この信号用端子11は、第一半導体素子1の制御用信号が流れる端子であり、後ほど説明する主電流端子(P端子)5b、主電流端子(N端子)4c、主電流端子(O端子)6cに比べて、十分小さい電流が流れるものである。よって、信号用端子11は、小電流端子とも言い換えることができる。一方、主電流端子(N端子)4c、主電流端子(O端子)6cは、大電流端子とも言い換えることができる。
The
第一金属体3は、金属からなる放熱部3aと金属からなる上下アーム接続部(第一接続部)3bとを備えて構成されている。放熱部3aは、第一半導体素子1を挟み込みつつ、この第一半導体素子1の各電極に夫々接続され、第一半導体素子1の放熱部材として機能する金属からなる一対の放熱部の一つである。放熱部3aは、図6(a),図6(b)に示すように、例えば直方体形状を有するものである。
The
また、図2に示すように、放熱部3aは、一方の面が第一半導体素子1の一方の電極(ここでは表面電極とする)と対向し、他方の面がモールド樹脂10から露出して配置されている。この放熱部3aにおけるモールド樹脂10から露出した面が放熱面となる。また、放熱部3aは、金属からなるブロック体7、導電性接続部材9c,9eを介して、第一半導体素子1の表面電極に電気的に接続されている。なお、導電性接続部材9c,9e、及び以下で説明する導電性接続部材9c,9e以外の導電性接続部材は、例えば、はんだなどを採用することができる。
In addition, as shown in FIG. 2, the
よって、第一半導体素子1から発せられた熱は、導電性接続部材9c、ブロック体7、導電性接続部材9eを介して放熱部3aに伝達され、放熱部3aの放熱面から放熱される。このように、第一金属体3(放熱部3a)は、第一半導体素子1における放熱部材として機能する。
Therefore, the heat generated from the
また、上下アーム接続部3bは、本発明の特許請求の範囲における第一接続部に相当するものであり、放熱部3aの一つの側面から突出して設けられている。より詳細には、図1に示すように、上下アーム接続部3bは、放熱部3aにおける放熱部4aと対向する側面以外の側面(ここでは、放熱部4aと対向する側面に隣接する側面)に設けられている。好ましくは、上下アーム接続部3bは、この側面における放熱部4aに最も近い部位に設けられている。なお、上下アーム接続部3bは、例えば、平面形状が略L字形状をなすものである。つまり、上下アーム接続部3bの一例としては、放熱部3aの側面に対して垂直に延びた部位と、この部位の先端から直角に曲がって延びた部位とを有するものを採用することができる。
The upper and lower
また、図2に示すように、上下アーム接続部3bは、導電性接続部材9gを介して、第二構造体における上下アーム接続部6bと電気的に接続されている。なお、後ほど説明するが、上下アーム接続部6bは、放熱部6aを介して、半導体装置100の主電流端子(O端子)6cと電気的に接続されている。つまり、第一半導体素子1は、導電性接続部材9c、ブロック体7、導電性接続部材9e、放熱部3a、上下アーム接続部3bなどを介して、O端子6cと電気的に接続されていることになる。よって、第一金属体3(放熱部3a及び上下アーム接続部3b)は、半導体装置100における配線の一部としても機能するものである。なお、ブロック体7は、金属からなるものであり、ボンディングワイヤ13が放熱部3aに接触するのを防止するために設けられている。
Further, as shown in FIG. 2, the upper and lower
このように、第一金属体3は、第一半導体素子1の放熱部材として機能するとともに、半導体装置100における配線の一部としても機能するものである。よって、第一金属体3は、熱伝導性及び電気伝導性を確保すべく、例えば、Cu、Au、Ag、Al、又は、これら金属の少なくとも1種類を含む合金のいずれかの金属材料からなるものである。ただし、これらの金属材料以外であっても、熱伝導性及び電気伝導性に優れたものであれば採用することができる。
Thus, the
なお、放熱部3aと上下アーム接続部3bとは、電気的及び機械的に接続されている。なお、第一金属体3は、放熱部3aと上下アーム接続部3bとが一体物として形成されたものであってもよいし、別々に形成された放熱部3aと上下アーム接続部3bとが接続(溶接)されて形成されたものであってもよい。ただし、本実施形態においては、放熱部3aと上下アーム接続部3bとが一体物として形成された第一金属体3を採用する。
In addition, the
第二金属体5は、金属からなる放熱部5aと金属からなる主電流端子(P端子)5bとを備えて構成されるものである。この第二金属体5は、図4に示すリードフレーム20から切り取られたものである。放熱部5aは、第一半導体素子1を挟み込みつつ、この第一半導体素子1の各電極に夫々接続され、第一半導体素子1の放熱部材として機能する金属からなる一対の放熱部の一つである。この放熱部5aは、放熱部3aと同様に、例えば直方体形状を有するものである。
The
また、図2に示すように、放熱部5aは、一方の面が第一半導体素子1の一方の電極(ここでは裏面電極とする)と対向し、他方の面がモールド樹脂10から露出して配置されている。この放熱部5aにおけるモールド樹脂10から露出した面が放熱面となる。また、放熱部5aは、導電性接続部材9aを介して、第一半導体素子1の裏面電極に電気的に接続されている。
Further, as shown in FIG. 2, the
よって、第一半導体素子1から発せられた熱は、導電性接続部材9aを介して放熱部5aに伝達され、放熱部5aの放熱面から放熱される。このように、第二金属体5(放熱部5a)は、第一半導体素子1における放熱部材として機能する。
Therefore, the heat generated from the
また、P端子5bは、本発明の特許請求の範囲における第一外部接続端子に相当するものであり、放熱部5aの一つの側面から突出して設けられている。より詳細には、図1,4に示すように、P端子5bは、放熱部5aにおける放熱部6aと対向する側面以外の側面(ここでは、放熱部6aと対向する側面に隣接する側面)に設けられている。図3の半導体装置100の等価回路に示すように、P端子5bは、半導体装置100における高電位側端子である。つまり、第一半導体素子1は、導電性接続部材9a、放熱部5aなどを介して、このP端子5bと電気的に接続されていることになる。よって、第二金属体5(放熱部5a及びP端子5b)は、半導体装置100における配線の一部としても機能するものである。
The
このように、第二金属体5は、第一半導体素子1の放熱部材として機能するとともに、半導体装置100における配線の一部としても機能するものである。よって、第二金属体5は、熱伝導性及び電気伝導性を確保すべく、例えば、Cu、Au、Ag、Al、又は、これら金属の少なくとも1種類を含む合金のいずれかの金属材料からなるものである。ただし、これらの金属材料以外であっても、熱伝導性及び電気伝導性に優れたものであれば採用することができる。
Thus, the
なお、P端子5bは、一部がモールド樹脂10の内部に配置され、残りの部位がモールド樹脂10の外部に露出するように設けられている。なお、P端子5bのうち、モールド樹脂10の内部に配置されている部位をインナーリード部5b1と称する。
The
また、図1に示すように、P端子5bは、モールド樹脂10に対して、信号用端子11とは反対方向に露出している。つまり、信号用端子11は、モールド樹脂10の一つの側面から露出しており、P端子5bは、モールド樹脂10における信号用端子11が露出している側面の反対面から露出している。
As shown in FIG. 1, the
また、第二金属体5は、放熱部5aとP端子5bとが一体物として形成されたものであってもよいし、別々に形成された放熱部5aとP端子5bとが接続(溶接)されて形成されたものであってもよい。ただし、本実施形態においては、放熱部5aとP端子5bとが一体物(リードフレームの一部)として形成された第二金属体5を採用する。
Further, the
一方、第二構造体は、図1,図2に示すように、主に、第二半導体素子2と、第三金属体4と、第四金属体6とを備えて構成されるものである。そして、第二構造体は、第四金属体6の放熱部6a、第二半導体素子2、第三金属体4の放熱部4aが、この順番で積層されている。なお、第四金属体6の放熱部6a、第二半導体素子2、第三金属体4の放熱部4aの積層方向に関しても、単に積層方向とも記載する。この第四金属体6の放熱部6a、第二半導体素子2、第三金属体4の放熱部4aの積層方向と、第二金属体5の放熱部5a、第一半導体素子1、第一金属体3の放熱部3aの積層方向とは同一方向を示すものである。
On the other hand, as shown in FIGS. 1 and 2, the second structure body is mainly configured to include a
また、第二構造体は、これらの他に、ブロック体8(第二ブロック体)、信号用端子12、ボンディングワイヤ14などを備えていてもよい。この第二構造体は、単独でモールドされているものではなく、第一構造体とともに一体的にモールドされている。よって、半導体装置100がモールド樹脂10によってモールドされていない状態では、第二半導体素子2、第三金属体4、第四金属体6などは、モールド樹脂10以外の樹脂材料などでも封止されていない。
In addition to the above, the second structure may include a block body 8 (second block body), a
第二半導体素子2は、上述の第一半導体素子1と同様に、IGBTやRC−IGBTやMOSFETなどのスイッチング素子を採用することができる。ここでは、第一半導体素子と同種のRC−IGBTを採用する。この第二半導体素子2は、ボンディングワイヤ14を介して信号用端子12と電気的に接続されている。なお、信号用端子12は、本発明の特許請求の範囲における第五外部接続端子に相当するものであり、上述の信号用端子11と同様である。
As with the
なお、信号用端子12のうち、モールド樹脂10の内部に配置されている部位をインナーリード部12aと称する。この信号用端子12は、第二半導体素子2の制御用信号が流れる端子であり、後ほど説明する主電流端子(P端子)5b、主電流端子(N端子)4c、主電流端子(O端子)6cに比べて、十分小さい電流が流れるものである。よって、信号用端子12は、小電流端子とも言い換えることができる。
In addition, the part arrange | positioned inside the
第三金属体4は、第一金属体3と同様(同じ形状)の金属体である。第三金属体4は、金属からなる放熱部4aと金属からなる端子接続部4bとを備えて構成されている。放熱部4aは、第二半導体素子2を挟み込みつつ、この第二半導体素子2の各電極に夫々接続され、第二半導体素子2の放熱部材として機能する金属からなる一対の放熱部の一つである。放熱部4aは、図6(a),図6(b)に示すように、例えば直方体形状を有するものである。つまり、放熱部3aと放熱部4aとは、同じ形状をなすものである。
The
また、図2に示すように、放熱部4aは、一方の面が第二半導体素子2の一方の電極(ここでは表面電極とする)と対向し、他方の面がモールド樹脂10から露出して配置されている。この放熱部4aにおけるモールド樹脂10から露出した面が放熱面となる。また、放熱部4aは、金属からなるブロック体8、導電性接続部材9d,9fを介して、第二半導体素子2の表面電極に電気的に接続されている。
Further, as shown in FIG. 2, the
よって、第二半導体素子2から発せられた熱は、導電性接続部材9d、ブロック体8、導電性接続部材9fを介して放熱部4aに伝達され、放熱部4aの放熱面から放熱される。このように、第三金属体4(放熱部4a)は、第二半導体素子2における放熱部材として機能する。
Therefore, the heat generated from the
また、端子接続部4bは、放熱部4aの一つの側面から突出して設けられている。より詳細には、図1に示すように、端子接続部4bは、放熱部4aにおける放熱部3aと対向する側面以外の側面(ここでは、放熱部3aと対向する側面に隣接する側面)に設けられている。好ましくは、端子接続部4bは、この側面における放熱部3aに最も近い部位に設けられている。なお、端子接続部4bは、上下アーム接続部3bと同一形状を有している。
The
また、図1に示すように、端子接続部4bは、導電性接続部材(図示省略)を介して、主電流端子(N端子)4cと電気的に接続されている。N端子4cは、本発明の特許請求の範囲における第二外部接続端子に相当するものである。図3の半導体装置100の等価回路に示すように、N端子4cは、半導体装置100における低電位(グランド)側端子である。つまり、第二半導体素子2は、導電性接続部材9d、ブロック体8、導電性接続部材9f、放熱部4a、端子接続部4bなどを介して、このN端子4cと電気的に接続されていることになる。よって、第三金属体4(放熱部4a及び端子接続部4b)は、半導体装置100における配線の一部としても機能するものである。なお、ブロック体8は、金属からなるものであり、ボンディングワイヤ13が放熱部3aに接触するのを防止するために設けられている。
As shown in FIG. 1, the
このように、第三金属体4は、第二半導体素子2の放熱部材として機能するとともに、半導体装置100における配線の一部としても機能するものである。よって、第三金属体4は、熱伝導性及び電気伝導性を確保すべく、例えば、Cu、Au、Ag、Al、又は、これら金属の少なくとも1種類を含む合金のいずれかの金属材料からなるものである。ただし、これらの金属材料以外であっても、熱伝導性及び電気伝導性に優れたものであれば採用することができる。
Thus, the
なお、N端子4cは、一部がモールド樹脂10の内部に配置され、残りの部位がモールド樹脂10の外部に露出するように設けられている。なお、N端子4cのうち、モールド樹脂10の内部に配置されている部位をインナーリード部4c1と称する。端子接続部4bは、N端子4cのインナーリード部4c1に導電性接続部材を介して電気的に接続されている。
The
また、図1に示すように、N端子4cは、モールド樹脂10に対して、信号用端子11,12とは反対方向に露出している。つまり、信号用端子11,12は、モールド樹脂10の一つの側面から露出しており、N端子4cは、モールド樹脂10における信号用端子11,12が露出している側面の反対面から露出している。
As shown in FIG. 1, the
また、放熱部4aと端子接続部4bとは、電気的及び機械的に接続されている。なお、第三金属体4は、放熱部4aと端子接続部4bとが一体物として形成されたものであってもよいし、別々に形成された放熱部4aと端子接続部4bとが接続(溶接)されて形成されたものであってもよい。ただし、本実施形態においては、放熱部4aと端子接続部4bとが一体物として形成された第三金属体4を採用する。
Moreover, the
第四金属体6は、金属からなる放熱部6aと金属からなる上下アーム接続部(第二接続部)6bと金属からなる主電流端子(O端子)6cを備えて構成されている。この第四金属体6は、図4に示すリードフレーム20から切り取られたものである。放熱部6aは、第二半導体素子2を挟み込みつつ、この第二半導体素子2の各電極に夫々接続され、第二半導体素子2の放熱部材として機能する金属からなる一対の放熱部の一つである。この放熱部6aは、放熱部4aと同様に、例えば直方体形状を有するものである。
The
また、図2に示すように、放熱部6aは、一方の面が第二半導体素子2の一方の電極(ここでは裏面電極とする)と対向し、他方の面がモールド樹脂10から露出して配置されている。この放熱部6aにおけるモールド樹脂10から露出した面が放熱面となる。また、放熱部6aは、導電性接続部材9bを介して、第二半導体素子2の裏面電極に電気的に接続されている。
Further, as shown in FIG. 2, the
よって、第二半導体素子2から発せられた熱は、導電性接続部材9bを介して放熱部6aに伝達され、放熱部6aの放熱面から放熱される。このように、第四金属体6(放熱部6a)は、第二半導体素子2における放熱部材として機能する。
Therefore, the heat generated from the
また、上下アーム接続部6bは、本発明の特許請求の範囲における第二接続部に相当するものであり、放熱部6aの一つの側面から突出して設けられている。より詳細には、図1に示すように、上下アーム接続部6bは、放熱部6aにおける放熱部5aと対向する側面以外の側面(ここでは、放熱部5aと対向する側面に隣接する側面)に設けられている。好ましくは、上下アーム接続部6bは、この側面における放熱部5aに最も近い部位に設けられている。なお、上下アーム接続部6bは、例えば、平面形状が略L字形状をなすものである。つまり、上下アーム接続部6bの一例としては、放熱部3aの側面に対して垂直に延びた部位と、この部位の先端から直角に曲がって延びた部位とを有するものを採用することができる。ただし、図2に示すように、直角に曲がって延びた部位は、放熱部3aの側面に対して垂直に延びた部位の先端から斜め上方に折れ曲がった形状をなしている。この上下アーム接続部6bは、図2に示すように、導電性接続部材9gを介して、第一構造体における上下アーム接続部3bと電気的に接続されている。
The upper and lower
なお、一例として、上下アーム接続部6bと、上述の上下アーム接続部3bとは、同じ厚み(積層方向における幅)を有するものを採用する。そして、上下アーム接続部6b及び上下アーム接続部3bは、放熱部6a及び放熱部3aの厚みよりも薄いものを採用する。
As an example, the upper and lower
また、O端子6cは、本発明の特許請求の範囲における第三外部接続端子に相当するものであり、放熱部6aの一つの側面から突出して設けられている。より詳細には、図1,4に示すように、O端子6cは、放熱部6aにおける放熱部5aと対向する側面以外の側面(ここでは、放熱部5aと対向する側面に隣接する側面)に設けられている。図3の半導体装置100の等価回路に示すように、O端子6cは、半導体装置100における出力端子である。つまり、第二半導体素子2は、導電性接続部材9b、放熱部6aなどを介して、このO端子6cと電気的に接続されていることになる。よって、第四金属体6(放熱部6a及びO端子6c)は、半導体装置100における配線の一部としても機能するものである。
The
このように、第四金属体6は、第二半導体素子2の放熱部材として機能するとともに、半導体装置100における配線の一部としても機能するものである。よって、第四金属体6は、熱伝導性及び電気伝導性を確保すべく、例えば、Cu、Au、Ag、Al、又は、これら金属の少なくとも1種類を含む合金のいずれかの金属材料からなるものである。ただし、これらの金属材料以外であっても、熱伝導性及び電気伝導性に優れたものであれば採用することができる。
As described above, the
なお、このO端子6cは、一部がモールド樹脂10の内部に配置され、残りの部位がモールド樹脂10の外部に露出するように設けられている。なお、O端子6cのうち、モールド樹脂10の内部に配置されている部位をインナーリード部6c1と称する。
The
また、図1に示すように、O端子6cは、モールド樹脂10に対して、信号用端子12とは反対方向に露出している。つまり、信号用端子12は、モールド樹脂10の一つの側面から露出しており、O端子6cは、モールド樹脂10における信号用端子12が露出している側面の反対面から露出している。なお、これまで説明したように、信号用端子11,12は、モールド樹脂10に対して同じ方向に露出している。また、P端子5b、N端子4c、O端子6cは、モールド樹脂10に対して同じ方向に露出している。そして、P端子5b、N端子4c、O端子6cは、モールド樹脂10における信号用端子11,12が露出している側面の反対面から露出している。
As shown in FIG. 1, the
また、放熱部6aと上下アーム接続部6bとO端子6cとは、電気的及び機械的に接続されている。なお、第四金属体6は、放熱部6aと上下アーム接続部6bとO端子6cとが一体物として形成されたものであってもよいし、別々に形成された放熱部6aと上下アーム接続部6bとO端子6cとが接続(溶接)されて形成されたものであってもよい。また、第四金属体6は、放熱部6aに対して上下アーム接続部6b又はO端子6cが別体に形成されており、別体に形成された上下アーム接続部6b又はO端子6cが放熱部6aに接続(溶接)されて形成されたものであってもよい。ただし、本実施形態においては、放熱部6aと上下アーム接続部6bとO端子6cとが一体物として形成された第四金属体6を採用する。
Further, the
このように構成された、第一構造体と第二構造体とは、図1などに示すように、互いの積層方向が平行に配置されている。つまり、第一構造体における第二金属体5の放熱部5a、第一半導体素子1、第一金属体3の放熱部3aの積層方向と、第二構造体における第四金属体6の放熱部6a、第二半導体素子2、第三金属体4の放熱部4aの積層方向とが、平行に配置されている。さらに、第一構造体における一対の放熱部3a,5aにおける一つの側部同士を繋ぎ積層方向に沿う仮想平面と、第二構造体における一対の放熱部4a,6aにおける一つの側部同士を繋ぎ積層方向に沿う仮想平面とが対向して配置されている。言い換えると、放熱部3aの一つの側部(側面)と放熱部4aの一つの側部(側面)とが対向しており、放熱部5aの一つの側部(側面)と放熱部6aの一つの側部(側面)とが対向して配置されている。つまり、図2に示すように、放熱部3aと放熱部4aとは同一平面に形成されており、放熱部5aと放熱部6aとは同一平面に形成されており、第一半導体素子1と第二半導体素子2とは同一平面に形成されている。
As shown in FIG. 1 and the like, the first structure and the second structure configured as described above are arranged in parallel with each other in the stacking direction. That is, the
また、第一半導体素子1と第二半導体素子2とは、搭載方向が同一である。つまり、第一半導体素子1のエミッタ電極と第二半導体素子2のエミッタ電極とが同一方向を向くように配置され、第一半導体素子1のコレクタ電極と第二半導体素子2のコレクタ電極とが同一方向を向くように配置されている。
Moreover, the mounting directions of the
また、図1などに示すように、上下アーム接続部3bと上下アーム接続部6bとは、第一構造体と第二構造体における互いの仮想平面に挟まれた領域外に配置され、第一構造体と第二構造体における互いの仮想平面に挟まれた領域外で電気的に接続されている。さらに、上下アーム接続部3bと上下アーム接続部6bとは、信号用端子11と信号用端子12とにおける互いの仮想平面に挟まれた領域に配置され、信号用端子11と信号用端子12とにおける互いの仮想平面に挟まれた領域で接続されている。
Further, as shown in FIG. 1 and the like, the upper and lower
そして、上下アーム接続部3bと上下アーム接続部6bは、第一構造体と第二構造体とを一体的にモールドしているモールド樹脂10に埋設されている。つまり、上下アーム接続部3bと上下アーム接続部6bは、第一半導体素子1や第二半導体素子2などを封止するためのモールド樹脂10によって封止されている(すなわち、覆われている)。よって、上下アーム接続部3bと上下アーム接続部6bとは、インナーリード部11aとインナーリード部12aとにおける互いの仮想平面に挟まれた領域(以下、単に信号用端子間とも称する)に配置され、インナーリード部11aとインナーリード部12aとにおける互いの仮想平面に挟まれた領域で接続されている。
The upper and lower
また、半導体装置100は、放熱部3aに設けられた上下アーム接続部3bと放熱部6aに設けられた上下アーム接続部6bとが接続されているため、N字形状に接続されているとも言い換えることができる。つまり、半導体装置100は、N字形状の半導体装置とも言い換えることができる。また、半導体装置100は、第一半導体素子1及び第二半導体素子2の夫々を両面から放熱することができるため、両面放熱構造の半導体装置とも言い換えることができる。
In addition, the
なお、本実施形態の半導体装置100においては、放熱部3a〜放熱部6aの夫々の厚みは全て同じである。ただし、本発明はこれに限定されるものではない。例えば、放熱部3aと放熱部4aの厚みが同じで、放熱部5aと放熱部6aの厚みが同じで、放熱部3aと放熱部5aの厚みが異なっていても良い。
In the
ここまで説明したように、本実施形態にける半導体装置100は、モールド樹脂10にて、第一構造体と第二構造体とが一体的にモールドされているため、第一構造体と第二構造体とを個別にモールドする必要がない。つまり、第一構造体と第二構造体における互いに対向する側(互いの仮想平面に挟まれた領域)を、共通のモールド樹脂10で封止する(埋める)ことができる。よって、二つの構造体が個別にモールドされている場合よりも、第一構造体と第二構造体との間隔を狭くすることができる。また、上下アーム接続部3bと上下アーム接続部6bとは、第一構造体と第二構造体における互いの仮想平面に挟まれた領域外で電気的に接続されているため、第一構造体と第二構造体における互いの仮想平面に挟まれた領域内で電気的に接続されている場合よりも、第一構造体と第二構造体との間隔を狭くすることができる。従って、半導体装置100の体格を小型化することができる。
As described so far, the
なお、モールド樹脂10は、第一半導体素子1や第二半導体素子2などを封止するとともに、放熱部3a〜6aの夫々の周辺の所定範囲まで設けられている。これは、半導体装置100のモールド樹脂10から露出した部位のうち、異なる電位となる部位同士の絶縁性を確保するためである。例えば、放熱部3aの放熱面と信号用端子11、放熱部4aの放熱面と信号用端子12、放熱部3aの放熱面とP端子5b、放熱部4aの放熱面とO端子6cなどの絶縁性を確保するためである。
The
上述の従来技術のように予めモールドされた二つの半導体パッケージを用いる場合、各放熱部(各金属体)の周囲における所定範囲に絶縁性を確保するためのモールド樹脂が必要であるのに加えて、各上下アーム接続部(各接続端子)の周囲における所定範囲にもモールド樹脂が必要になる。 When using two pre-molded semiconductor packages as in the prior art described above, in addition to the need for a mold resin to ensure insulation in a predetermined range around each heat radiating portion (each metal body) The mold resin is also required in a predetermined range around each upper and lower arm connecting portion (each connecting terminal).
これに対して、本実施形態における半導体装置100は、上述のように絶縁性を確保するために放熱部3a〜6aの夫々の周辺の所定範囲に設けられたモールド樹脂10に収まるように、上下アーム接続部3b,6bを設けると好ましい。すなわち、上下アーム接続部3b,6bの全体が、絶縁性を確保するために設けられたモールド樹脂10に収まるように設けると好ましい。このようにすることによって、上述の従来技術における半導体装置よりも体格を小さくすることができる。
On the other hand, the
つまり、本実施形態における半導体装置100は、放熱部3a〜6aの夫々の周辺の所定範囲に設けられたモールド樹脂10だけが必要であり、別途上下アーム接続部3b,6bの周囲における所定範囲にモールド樹脂を設ける必要がないので、上述の従来技術における半導体装置よりも体格を小さくすることができる。また、このように、上下アーム接続部3b,6bを第一半導体素子1,第二半導体素子2を封止するモールド樹脂10内に埋没させることで、放熱部4a,5aとの沿面距離が問題にならないため半導体装置100の体格の制約にはならない。
That is, the
また、両面放熱構造の半導体装置は、両面に設けられた放熱面を冷却器に取り付けることが考えられる。しかしながら、上述の従来技術のように予めモールドされた二つの半導体パッケージを用いる場合、半導体パッケージ間での厚みばらつきが生じ、同一方向に露出している放熱面が同一面上に形成されない可能性がある。この場合、半導体パッケージ(放熱面)と冷却器とが馴染み難く(接触性が悪く)、冷却性の悪化が懸念される。 In addition, it is conceivable that a semiconductor device having a double-sided heat dissipation structure attaches a heat dissipation surface provided on both sides to a cooler. However, when using two pre-molded semiconductor packages as in the prior art described above, there is a possibility that the thickness variation between the semiconductor packages will occur, and the heat radiation surfaces exposed in the same direction may not be formed on the same surface. is there. In this case, the semiconductor package (heat dissipating surface) and the cooler are not easily adapted (poor contactability), and there is a concern about deterioration of cooling performance.
これに対して、本実施形態における半導体装置100は、第一構造体と第二構造体とが一つのパッケージになっているため(一体的にモールドされているため)、同一方向に露出している放熱面(放熱部3aの放熱面と放熱部4aの放熱面、及び放熱部5aの放熱面と放熱部6aの放熱面)を同一面上に形成しやすい。従って、放熱面を冷却器に取り付ける場合に、半導体パッケージ(放熱面)と冷却器とが馴染みやすく(接触性が良く)、冷却性の悪化を抑制することができる。
On the other hand, the
また、本実施形態の半導体装置100は、図1などに示すように、N端子4c、P端子5b、O端子6cに加えて、信号用端子11,12を備えている。信号用端子11,12と、N端子4c、P端子5b、O端子6cとは、モールド樹脂10における異なる方向から外部に露出させている。そして、また、上下アーム接続部3bと上下アーム接続部6bを信号用端子11と信号用端子12とにおける互いの仮想平面に挟まれた領域に配置することによって、上下アーム接続部3bと上下アーム接続部6bがN端子4c、P端子5b、O端子6cの邪魔になることを防止することができる。
In addition, as shown in FIG. 1 and the like, the
つまり、N端子4c、P端子5b、O端子6cを外部の部材(例えばバスバーなど)と接続する際の邪魔になることを防止することができる。さらに、N端子4c、P端子5b、O端子6cの配列が容易に構成できる(配置の自由度が向上する)。例えば、図1に示すように、左からP端子5b、N端子4c、O端子6cの順で配列することができる。これによって、インバータを構成する上で、P端子5b、N端子4c、O端子6cと接続されるバスバの配置を簡易化でき、且つ、バスバによるインダクタンスを左からP端子5b、O端子6c、N端子4cの順に配列した場合に比べて小さくすることができる。
That is, it is possible to prevent the
また、本実施形態のように、上下アーム接続部3b,6bを第一構造体と第二構造体における互いの仮想平面に挟まれた領域外で電気的に接続するため、上下アーム接続部3bと上下アーム接続部6bとを接続する上で必要なツール(例えば、はんだなどの導電性接続部材を供給するコレット、溶接の電極など)を容易に供給できる(放熱部が邪魔にならない)ため、組付が容易になる。
Further, as in the present embodiment, the upper and lower
また、本実施形態の半導体装置100は、上下アーム接続部3bと上下アーム接続部6bとを第一構造体と第二構造体における互いの仮想平面に挟まれた領域外で接続することで、放熱部3a上(第一半導体素子1と対向する面)及び放熱部6a上(第二半導体素子2と対向する面)に上下アーム接続用の領域を設ける必要がない。よって、放熱部3a〜6a(特に、放熱部3aと放熱部6a)の寸法を放熱性や第一半導体素子1及び第二半導体素子2との組み付け性のみを考慮した最小値に設計することができる。このため、半導体装置100の体格の小型化が期待できる。
In addition, the
また、本実施形態における半導体装置100は、図6に示すように、第一金属体3と第三金属体4とを全く同じ形状、同じ材料にすることで、半導体装置100の構成部品の種類を少なくすることができる。つまり、第一金属体3として、放熱部3aと上下アーム接続部3bとが一体の部品で構成されたものを採用し、第三金属体4として、放熱部4aと端子接続部4bとが一体の部品で構成されたものを採用する。そして、放熱部3aと放熱部4aとを同じ形状、同じ材料とし、上下アーム接続部3bと端子接続部4bとを同じ形状、同じ材料とする。これによって、半導体装置100の構成部品の種類を少なくすることができる。
In addition, as shown in FIG. 6, the
また、本実施形態における半導体装置100は、上下アーム接続部3bと上下アーム接続部6bの厚みが、放熱部3a〜6aの厚みより薄いため、上下アーム接続部3bと上下アーム接続部6bとを容易にモールド樹脂10に埋設することができる。
In the
ここで、図1に示す半導体装置100の製造方法の一例を説明する。まず、図4に示すような、リードフレーム20を用意する。なお、図4においては、第一半導体素子1,第二半導体素子2、ブロック体7,8、ボンディングワイヤ13,14、も図示している。
Here, an example of a manufacturing method of the
このリードフレーム20は、第二金属体5と第四金属体6とN端子4cとを含むものである。つまり、リードフレーム20は、放熱部5aや放熱部6aなどを含む。また、図4に示すリードフレーム20では、半導体装置100の構成要素となる部位に、半導体装置100の構成要素と同じ符号を付与している。例えば、図4の符号5bは、半導体装置100におけるP端子5bとなる部位である。
The
このリードフレーム20に対して、図4、図5に示すように、第一半導体素子1及び第二半導体素子2を実装する(実装工程)。このとき、放熱部5a(放熱部5aとなる領域)と第一半導体素子1における一方の電極とが対向し、且つ放熱部6a(放熱部6aとなる領域)と第二半導体素子2における一方の電極とが対向するように実装する。さらに、放熱部5aと第一半導体素子1とは、導電性接続部材9aを介して実装される。一方、放熱部6aと第二半導体素子2とは、導電性接続部材9bを介して実装される。
As shown in FIGS. 4 and 5, the
なお、図4、図5に示すように、第一半導体素子1の他方の電極上には、導電性接続部材9cを介してブロック体7を実装する。一方、第二半導体素子2の他方の電極上には、導電性接続部材9dを介してブロック体8を実装する。また、後ほど説明する取付工程前に、第一半導体素子1の制御電極(図示省略)と信号用端子11とをボンディングワイヤ13で電気的に接続するとともに、第二半導体素子2の制御電極(図示省略)と信号用端子12とをボンディングワイヤ14で電気的に接続する。
As shown in FIGS. 4 and 5, the
そして、図7,図8に示すように、第一半導体素子1の他方の電極上(詳細にはブロック体7上)に導電性接続部材9eを介して第一金属体3(放熱部3a)を取り付けるとともに、第二半導体素子2の他方の電極上(詳細にはブロック体8上)に導電性接続部材9fを介して第三金属体4(放熱部4a)を取り付ける(取付工程)。このとき、ブロック体7と第一金属体3の放熱部3aとが対向し、ブロック体8と第三金属体4の放熱部4aとが対向するように取り付ける。なお、上述のように、図6に示すように、同一形状をなすものである。
As shown in FIGS. 7 and 8, the first metal body 3 (
また、図8に示すように、上下アーム接続部3bと上下アーム接続部6bとを、導電性接続部材9gを介して電気的に接続する(接続工程)。
Further, as shown in FIG. 8, the upper and lower
この後、図9に示すように、モールドする(モールド工程)。つまり、一対の放熱部3a,5aで第一半導体素子1を挟み込むとともに、一対の放熱部4a,6aで第二半導体素子2を挟み込み、且つ、上下アーム接続部3bと上下アーム接続部6bとが電気的に接続された状態において、放熱部3a,5a及び放熱部4a,6aの放熱面を露出させつつ、上下アーム接続部3bを含む第一構造体と上下アーム接続部6bを含む第二構造体とを一括でモールドする(モールド工程)。さらに、このモールド工程後に、図9の太い点線で示すリードカット部で、リードフレームを切断する。
Then, as shown in FIG. 9, it molds (molding process). That is, the
なお、一対の放熱部3a,5aで第一半導体素子1を挟み込むとともに、一対の放熱部4a,6aで第二半導体素子2を挟み込み、且つ、上下アーム接続部3bと上下アーム接続部6bとが電気的に接続された状態の第一構造体と第二構造体とをモールドした後に、各放熱部3a〜6aの一面(放熱面)をモールド樹脂10の外部に露出するための研削工程(面出し工程)を行うようにしてもよい。つまり、研削によって、放熱面となる放熱部3a,5a及び放熱部4a,6aの一面をモールド樹脂10から露出させるようにしてもよい。
The
このように、上下アーム接続部3bを含む第一構造体と上下アーム接続部6bを含む第二構造体とを一括でモールドすることによって、第一半導体素子1、一対の放熱部3a,5a、第二半導体素子2、一対の放熱部4a,6aとともに、上下アーム接続部3bと上下アーム接続部6bをモールドすることができる。よって、上述の従来技術のように、予めモールドされた二つの半導体パッケージを用いる場合よりも、モールド工程を減らすことができる。
Thus, by molding the first structure including the upper and lower
また、このように第一構造体と第二構造体とを個別にモールドする必要がないため、第一構造体と第二構造体における互いに対向する側(互いの仮想平面に挟まれた領域)を、共通のモールド樹脂10で封止することができる。よって、二つの構造体が個別にモールドされている場合よりも、第一構造体と第二構造体との間隔を狭くすることができる。また、上下アーム接続部3bと上下アーム接続部6bとを、第一構造体と第二構造体との対向領域外(第一構造体と第二構造体における互いの仮想平面に挟まれた領域外)で電気的に接続するため、第一構造体と第二構造体との対向領域内で電気的に接続されている場合よりも、第一構造体と第二構造体との間隔を狭くすることができる。従って、小型化された半導体装置100を製造することができる。
In addition, since it is not necessary to mold the first structure and the second structure separately as described above, the opposing sides of the first structure and the second structure (regions sandwiched between the virtual planes) Can be sealed with a
また、本実施形態の半導体装置100は、図4に示すように、第二金属体5(P端子5b,放熱部5aを含む)、第四金属体6(O端子6c,放熱部6aを含む)、上下アーム接続部6b、N端子4c、信号用端子11,12を一体のリードフレームで構成しているので、部品点数を少なくすることができる。
Further, as shown in FIG. 4, the
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態に何ら制限されることはなく、本発明の趣旨を逸脱しない範囲において、種々の変形が可能である。 As mentioned above, although preferable embodiment of this invention was described, this invention is not restrict | limited to the embodiment mentioned above at all, and various deformation | transformation are possible in the range which does not deviate from the meaning of this invention.
(変形例1)
ここで、変形例1における半導体装置110に関して説明する。上述の実施形態における半導体装置100は、信号用端子間に上下アーム接続部3b,6bを配置する例を採用した。しかしながら、本発明の半導体装置は、これに限定されるものではない。
(Modification 1)
Here, the
図10,図11に示す変形例1の半導体装置110のように、上下アーム接続部6bをO端子61cの一部に設けてもよい。この変形例1の半導体装置110において、上述の実施形態の半導体装置100と共通する点は、図面において同じ符号を付与するなどして説明を省略する。
As in the
半導体装置110の第一構造体は、主に、第一金属体31、第一半導体素子1、第二金属体51を備える。一方、半導体装置120の第二構造体は、主に、第三金属体41、第二半導体素子2、第四金属体61を備える。
The first structure of the
第一金属体31は、放熱部31a、上下アーム接続部31bを備える。放熱部31aは、上述の放熱部3aと同様である。一方、上下アーム接続部31bは、上述の上下アーム接続部3bと形状が若干異なる。
The
上下アーム接続部31bは、放熱部31aの一つの側面から突出して設けられている。より詳細には、図10に示すように、上下アーム接続部31bは、放熱部3aにおける放熱部41aと対向する側面以外の側面(ここでは、放熱部41aと対向する側面に隣接する側面)に設けられている。好ましくは、上下アーム接続部31bは、この側面における放熱部41aに最も近い部位に設けられている。なお、上下アーム接続部31bは、例えば、平板形状をなすものである。つまり、上下アーム接続部31bの一例としては、放熱部3aの側面に対して垂直に延びたものを採用することができる。
The upper and lower
また、第一金属体31は、放熱部31aと上下アーム接続部31bとが一体物として形成されたものであってもよいし、別々に形成された放熱部31aと上下アーム接続部31bとが接続(溶接)されて形成されたものであってもよい。
Further, the
第二金属体51は、上述の実施形態における第二金属体5と符号が異なるが、同一のものである。よって、第二金属体51は、放熱部51a(放熱部5aと同様)、P端子51b(P端子5bと同様)を備える。なお、図10中の符号部51b1は、P端子51cのインナーリード部である。
Although the
第三金属体41は、図13(a),(b)に示すように、上述の実施形態における第一金属体31と同一のものである。よって、第三金属体41は、放熱部41a(放熱部31aと同様)、端子接続部41b(上下アーム接続部31bと同様)を備える。このようにすることによって、半導体装置110を構成する構成要素の種類を少なくすることができるので好ましい。
As shown in FIGS. 13A and 13B, the
なお、端子接続部41bは、N端子41(N端子4cと同様)に接続されている。図10中の符号部41c1は、N端子41cのインナーリード部である。また、第三金属体41は、放熱部41aと端子接続部41bとが一体物として形成されたものであってもよいし、別々に形成された放熱部41aと端子接続部41bとが接続(溶接)されて形成されたものであってもよい。
The
また、第四金属体61は、放熱部61a、上下アーム接続部61bが形成されたO端子61cを備える。なお、図10中の符号部61c1は、O端子61cのインナーリード部である。
The
O端子61cは、放熱部61aの一つの側面から突出して設けられている。より詳細には、図10に示すように、O端子61cは、放熱部61aにおける放熱部51aと対向する側面以外の側面(ここでは、放熱部51aと対向する側面に隣接する側面)に設けられている。好ましくは、O端子61cは、この側面における放熱部51aに最も近い部位に設けられている。そして、O端子61cの一部には、上下アーム接続部61bが形成されている。この第四金属体61は、放熱部61aとO端子61cとが一体物として形成されたものである。
The
図12に、変形例1における半導体装置110を製造する際に用いられるリードフレーム21の平面図を示す。この図12に示すように、リードフレーム21は、第二金属体51、第四金属体61、N端子41c、信号用端子11,12を含むものである。よって、上述の実施形態と同様に、部品点数を少なくできる。なお、図12においては、参考までに、第一半導体素子1、第二半導体素子2、ブロック体7,8も図示している。
FIG. 12 is a plan view of the
また、半導体装置110の信号用端子11,12は、上述の実施形態における半導体装置100と同様に、モールド樹脂10に対して同じ方向に露出している。また、P端子51b、N端子41c、O端子61cは、モールド樹脂10に対して同じ方向に露出している。そして、P端子51b、N端子41c、O端子61cは、モールド樹脂10における信号用端子11,12が露出している側面の反対面から露出している。
Further, the
しかしながら、上下アーム接続部31b,61bは、上述の実施形態における半導体装置100においては信号用端子11,12側に設けられていたのに対して、半導体装置110ではP端子51b、O端子61c、N端子41c側に設けられている。
However, the upper and lower
よって、P端子5bに接続される外部の部材(バスバー)の近くで、上下アーム接続部31bと上下アーム接続部61bとを接続することができる。よって、半導体装置110のインダクタンスを小さくすることができる。
Therefore, the upper and lower
(変形例2)
ここで、変形例2における半導体装置120に関して説明する。図14に示す変形例2の半導体装置120のように、上下アーム接続部32bと上下アーム接続部62bの厚みは、P端子52b、N端子42c、O端子62cよりも厚いと好ましい。
(Modification 2)
Here, the
なお、変形例2における半導体装置120は、上述の実施形態における半導体装置100と共通する点が多い。この変形例2の半導体装置120において、上述の実施形態の半導体装置100と共通する点は、図面において同じ符号を付与するなどして説明を省略する。なお、図14は、図2に相当するものである。ただし、変形例2の内容を分かりやすくするために、P端子52b(インナーリード部52b1)、N端子42c(インナーリード部42c1)、O端子62c(インナーリード部62c1)を一点鎖線で示している。
Note that the
半導体装置120の第一構造体は、主に、第一金属体32、第一半導体素子1、第二金属体52を備える。一方、半導体装置120の第二構造体は、主に、第三金属体42、第二半導体素子2、第四金属体62を備える。
The first structure of the
第一金属体32は、放熱部32a(放熱部3aと同様)と、P端子52b、N端子42c、O端子62cよりも厚みが厚い上下アーム接続部32bを備える。なお、上下アーム接続部32bは、厚みがP端子52bなどより厚いこと以外は、上述の上下アーム接続部3bと同様である。また、第一金属体32は、放熱部32aと上下アーム接続部32bとが一体物として形成されたものであってもよいし、別々に形成された放熱部32aと上下アーム接続部32bとが接続(溶接)されて形成されたものであってもよい。
The
第四金属体62は、放熱部62aと、P端子52b、N端子42c、O端子62cよりも厚みが厚い上下アーム接続部62bを備える。なお、上下アーム接続部62bは、厚みがP端子52bなどより厚いこと以外は、上述の上下アーム接続部6bと同様である。また、第四金属体62は、放熱部62aと上下アーム接続部62bとが一体物として形成されたものであってもよいし、別々に形成された放熱部62aと上下アーム接続部62bとが接続(溶接)されて形成されたものであってもよい。
The
なお、第二金属体52は、上述の実施形態における第二金属体5と符号が異なるが、同一のものである。よって、第二金属体52は、放熱部52a(放熱部5aと同様)、P端子52b(P端子5bと同様)を備える。
The
また、第三金属体42は、上述の実施形態における第三金属体4と符号が異なるが、同一のものである。よって、第三金属体42は、放熱部42a(放熱部4aと同様)、図示しない端子接続部(端子接続部4bと同様)を備える。また、半導体装置130は、上述の実施形態における半導体装置100と同様に、N端子(N端子4cと同様)を備える。
The
このようにすることによって、上下アーム接続部32bと上下アーム接続部62bの厚みが、P端子52bなどに比べて薄い場合よりも、上下アーム接続部32bの断面積と上下アーム接続部62bの断面積とを広くすることができる。よって、上下アーム接続部32bと上下アーム接続部62bの厚みが、P端子52bなどよりも薄い場合よりも、半導体装置120のインダクタンスを小さくできるので好ましい。
By doing so, the cross-sectional area of the upper and lower
また、このようにすることで、上下アーム接続部32bと上下アーム接続部62bの厚みが、P端子52bなどに比べて薄い場合よりも、上下アーム接続部32bと上下アーム接続部62bの反りを抑制でき、上下アーム接続部32bと上下アーム接続部62bの接続時の公差を小さくすることができる。
Moreover, by doing in this way, the upper and lower
(変形例3)
ここで、変形例3における半導体装置130に関して説明する。上述の実施形態の半導体装置100においては、上下アーム接続部3bと上下アーム接続部6bとして、厚みが放熱部3a〜放熱部6aの厚みよりも薄いものを採用したが、本発明はこれに限定されるものではない。
(Modification 3)
Here, the
図15に示す変形例3の半導体装置130のように、上下アーム接続部33bと上下アーム接続部63bの一方の厚みが放熱部33a,53a,43a,63aの厚みと同等で、上下アーム接続部33bと上下アーム接続部63bの他方の厚みが放熱部33a,53a,43a,63aの厚みより薄くてもよい。ここでは、上下アーム接続部63bの厚みが放熱部33a,53a,43a,63aの厚みと同等で、上下アーム接続部33bの厚みが放熱部33a,53a,43a,63aの厚みより薄い例を採用している。
As in the
なお、変形例3における半導体装置130は、上述の実施形態における半導体装置100と共通する点が多い。この変形例3の半導体装置130において、上述の実施形態の半導体装置100と共通する点は、図面において同じ符号を付与するなどして説明を省略する。なお、図15は、図2に相当するものである。
Note that the
半導体装置130の第一構造体は、主に、第一金属体33、第一半導体素子1、第二金属体53を備える。一方、半導体装置140の第二構造体は、主に、第三金属体43、第二半導体素子2、第四金属体63を備える。
The first structure of the
第四金属体63は、放熱部63aと、この放熱部63aと同等の厚みの上下アーム接続部63bと、図示しないO端子(O端子6cと同様)を備える。なお、第四金属体63は、放熱部32aと上下アーム接続部63bとが一体物として形成されたものであってもよいし、別々に形成された放熱部63aと上下アーム接続部63bとが接続(溶接)されて形成されたものであってもよい。
The
なお、第一金属体33は、上述の実施形態における第一金属体3と符号が異なるが、同一のものである。よって、第一金属体33は、放熱部33a(放熱部3aと同様)、上下アーム接続部33b(上下アーム接続部3bと同様)を備える。
The
また、第二金属体53は、上述の実施形態における第二金属体5と符号が異なるが、同一のものである。よって、第二金属体53は、放熱部53a(放熱部5aと同様)、図示しないP端子(P端子5bと同様)を備える。
The
また、第三金属体43は、上述の実施形態における第三金属体4と符号が異なるが、同一のものである。よって、第三金属体43は、放熱部43a(放熱部4aと同様)、図示しない端子接続部(端子接続部4bと同様)を備える。また、半導体装置130は、上述の実施形態における半導体装置100と同様に、N端子(N端子4cと同様)を備える。
The
このように、上下アーム接続部33bと上下アーム接続部63bの少なくとも一方の厚みを放熱部33a〜63aよりも薄くすると、上下アーム接続部33bと上下アーム接続部63bとを容易にモールド樹脂10に埋設することができる。
As described above, when the thickness of at least one of the upper and lower
(変形例4)
ここで、変形例4における半導体装置140に関して説明する。上述の実施形態の半導体装置100においては、第一半導体素子1と放熱部3aとの間にブロック体7を設け、第二半導体素子2と放熱部4aとの間にブロック体8を設ける例を採用したが、本発明はこれに限定されるものではない。
(Modification 4)
Here, the
図16に示す変形例4の半導体装置140のように、ブロック体7,8のかわりに、放熱部34a,44aに凸部34a1,44a1を設けてもよい。なお、変形例4における半導体装置140は、上述の実施形態における半導体装置100と共通する点が多い。この変形例4の半導体装置140において、上述の実施形態の半導体装置100と共通する点は、図面において同じ符号を付与するなどして説明を省略する。なお、図16は、図2に相当するものである。
As in the
半導体装置140の第一構造体は、主に、第一金属体34、第一半導体素子1、第二金属体54を備える。一方、半導体装置140の第二構造体は、主に、第三金属体44、第二半導体素子2、第四金属体64を備える。
The first structure of the
第一金属体34は、放熱部34a、凸部34a1、上下アーム接続部34b(上下アーム接続部3bと同様)を備える。つまり、第一金属体34は、放熱部34a、凸部34a1、上下アーム接続部34bが一体物として形成されている。なお、凸部34a1の大きさ、形状は、ブロック対7と同様である。ただし、第一金属体34は、放熱部34aと凸部34a1とが一体物として形成された部材と、この部材とは別体に設けられた上下アーム接続部34bとが接続(溶接)されて形成されたものであってもよい。
The
第三金属体44は、放熱部44a、凸部44a1を備える。つまり、第三金属体44は、放熱部44a、凸部44a1が一体物として形成されている。なお、凸部44a1の大きさ、形状は、ブロック対8と同様である。
The
なお、第二金属体54は、上述の実施形態における第二金属体5と符号が異なるが、同一のものである。よって、第二金属体54は、放熱部54a(放熱部5aと同様)、図示しないP端子(P端子5bと同様)を備える。また、第四金属体64は、上述の実施形態における第四金属体6と符号が異なるが、同一のものである。よって、第四金属体64は、放熱部64a(放熱部6aと同様)、上下アーム接続部64b(上下アーム接続部6bと同様)、図示しないO端子(O端子6cと同様)を備える。また、半導体装置140は、上述の実施形態における半導体装置100と同様に、N端子(N端子4cと同様)を備える。
The
このように、凸部34a1を備える第一金属体34、及び凸部44a1を備える第三金属体44を採用することによって、ブロック体7,8が別途必要とならないので、半導体装置140の構成部品の数を減らすことができるので好ましい。
As described above, by adopting the
(変形例5)
ここで、変形例5における半導体装置150に関して説明する。図17,18に示す変形例5の半導体装置150のように、ブロック体7と放熱部3a、ブロック体8と放熱部4a、上下アーム接続部3bと上下アーム接続部6b、及びN端子4cと端子接続部4bとは、同じ材料からなる導電性接続部材91e,91f,91g,91hで接続されていてもよい。
(Modification 5)
Here, the
なお、変形例5における半導体装置150は、上述の実施形態における半導体装置100と共通する点が多い。この変形例5の半導体装置150において、上述の実施形態の半導体装置100と共通する点は、図面において同じ符号を付与するなどして説明を省略する。図17は、図1に相当する図面である。図17の平面図においては、変形例5の内容を分かりやすくするために、本来はモールド樹脂10などに隠れている導電性接続部材91e,91f,91g,91hをハッチングで示している。なお、図18は、図17のXVIII−XVIII線断面図である。
Note that the
このようにすることによって、ブロック体7と放熱部3a、ブロック体8と放熱部4a、上下アーム接続部3bと上下アーム接続部6b、及びN端子4cと端子接続部4bを同時に接続することができる。このような複数個所を別々に接続すると、先に接続した箇所には、後に別の箇所を接続する際に、応力が印加される可能性があり、接続信頼性が低下することが考えられる。しかしながら、同時に接続することによって、接続箇所に応力が印加される可能性が低く、接続信頼性の低下を抑制することができる。なお、例えば、N端子4cと放熱部4aとが一体物であるような場合は、少なくともブロック体7と放熱部3a、ブロック体8と放熱部4a、上下アーム接続部3bと上下アーム接続部6bが同じ材料からなる導電性接続部材91e,91f,91gで接続されているものであればよい。
By doing in this way, the
(変形例6)
ここで、変形例6における半導体装置160に関して説明する。上述の実施形態の半導体装置100においては、第一半導体素子1及び第二半導体素子2としてRC−IGBTを用いる例を採用したが、本発明はこれに限定されるものではない。言い換えると、第一構造体に一つの半導体素子を含み、第二構造体に一つの半導体素子を含む例を採用したが、本発明はこれに限定されるものではない。
(Modification 6)
Here, the
図19に示す変形例6の半導体装置160のように、第一構造体は、第一半導体素子1に加えて第一回路素子1aを備え、第二構造体は、第二半導体素子2に加えて第二回路素子2aを備えるようにしてもよい。なお、変形例6における半導体装置160は、上述の実施形態における半導体装置100と共通する点が多い。この変形例6の半導体装置160において、上述の実施形態の半導体装置100と共通する点は、図面において同じ符号を付与するなどして説明を省略する。
As in the
この変形例6における第一半導体素子1及び第二半導体素子2としては、例えばIGBTを採用する。一方、この変形例6における第一回路素子1a及び第二回路素子2aとしては、例えばダイオードを採用する。つまり、変形例6における第一半導体素子1と第一回路素子1aとで上述の実施形態にける第一半導体素子1と同等の回路をなすものである。同様に、変形例6における第二半導体素子2と第二回路素子2aとで上述の実施形態にける第二半導体素子2と同等の回路をなすものである。
As the
半導体装置160の第一構造体は、主に、第一半導体素子1と第一回路素子1aとに加えて、第一回路素子1aと放熱部3aとの間に設けられるブロック体7aを備える。同様に、半導体装置160の第二構造体は、主に、第二半導体素子2と第二回路素子2aとに加えて、第二回路素子2aと放熱部4aとの間に設けられるブロック体8aを備える。
The first structural body of the
このように、本発明の半導体装置は、第一構造体に半導体素子と回路素子を備え、第二構造体に半導体素子と回路素子を備えるものであっても、目的を達成することができる。また、本発明の半導体装置は、第一構造体に複数の半導体素子を備え、第二構造体に複数の半導体素子を備えるものであっても、目的を達成することができる。 Thus, the semiconductor device of the present invention can achieve the object even if the first structure includes the semiconductor element and the circuit element and the second structure includes the semiconductor element and the circuit element. The semiconductor device of the present invention can achieve the object even if the first structure includes a plurality of semiconductor elements and the second structure includes a plurality of semiconductor elements.
なお、ここまで説明した実施形態、変形例1〜変形例6は、単独でも実施可能であるが、適宜組み合わせて実施することも可能である。
In addition, although embodiment described so far and the modification 1-the
1 第一半導体素子、2 第二半導体素子、3 第一金属体、3a 放熱部、3b 上下アーム接続部(第一接続部)、4 第三金属体、4a 放熱部、4b 端子接続部、4c 主電流端子(N端子)、4c1 インナーリード部、5 第二金属体、5a 放熱部、5b 主電流端子(P端子)、5b1 インナーリード部、6 第四金属体、6a 放熱部、6b 上下アーム接続部(第二接続部)、6c 主電流端子(O端子)、6c1 インナーリード部、7,8 ブロック体、9a〜9g 導電性接続部材、10 モールド樹脂、11,12 信号用端子、11a,12a インナーリード部、13,14 ボンディングワイヤ、20 リードフレーム、100〜160 半導体装置
DESCRIPTION OF
Claims (9)
前記第一半導体素子(1)と、
前記第一半導体素子(1)を挟み込みつつ、前記第一半導体素子(1)の各電極に夫々接続され、前記第一半導体素子(1)の放熱部材として機能する金属からなる一対の放熱部(3a,5a)と、
一対の前記放熱部(3a,5a)における一つの放熱部(3a)から突出して設けられた金属からなる第一接続部(3b)と、を有する第一構造体と、
前記第二半導体素子(2)と、
前記第二半導体素子(2)を挟み込みつつ、前記第二半導体素子(2)の各電極に夫々接続され、前記第二半導体素子(2)の放熱部材として機能する金属からなる一対の放熱部(4a,6a)と、
一対の前記放熱部(4a,6a)における一つの放熱部(6a)から突出して設けられた金属からなる第二接続部(6b)と、を有する第二構造体と、
前記第一構造体と前記第二構造体とを一体的にモールドしているモールド樹脂(10)と、を備え、
前記第一構造体と前記第二構造体とは、前記第一半導体素子(1)と一対の前記放熱部(3a,5a)との積層方向と、前記第二半導体素子(2)と一対の前記放熱部(4a,6a)との積層方向とが平行に配置されるとともに、一対の前記放熱部(3a,5a)における一つの側部同士を繋ぎ積層方向に沿う仮想平面と一対の前記放熱部(4a,6a)における一つの側部同士を繋ぎ積層方向に沿う仮想平面とが対向して配置され、
前記第一接続部(3b)と前記第二接続部(6b)とは、前記第一構造体と前記第二構造体における互いの仮想平面に挟まれた領域外で電気的に接続され、且つ、前記モールド樹脂(10)内に埋設されていることを特徴とする半導体装置。 A semiconductor device in which a first semiconductor element (1) having electrodes on both sides and a second semiconductor element (2) having electrodes on both sides are connected in series,
Said first semiconductor element (1);
While sandwiching the first semiconductor element (1), a pair of heat radiating portions (made of metal, each connected to each electrode of the first semiconductor element (1) and functioning as a heat radiating member of the first semiconductor element (1)) 3a, 5a)
A first structure having a first connection part (3b) made of metal provided protruding from one heat dissipation part (3a) in the pair of heat dissipation parts (3a, 5a);
Said second semiconductor element (2);
While sandwiching the second semiconductor element (2), a pair of heat dissipating parts made of metal connected to the respective electrodes of the second semiconductor element (2) and functioning as heat dissipating members of the second semiconductor element (2) ( 4a, 6a)
A second structure having a second connection part (6b) made of metal provided protruding from one heat dissipation part (6a) in the pair of heat dissipation parts (4a, 6a);
A mold resin (10) that integrally molds the first structure and the second structure;
Said 1st structure and said 2nd structure are the lamination direction of said 1st semiconductor element (1) and a pair of said heat dissipation part (3a, 5a), said 2nd semiconductor element (2), and a pair of The stacking direction with the heat dissipating part (4a, 6a) is arranged in parallel, and one side part of the pair of heat dissipating parts (3a, 5a) is connected to each other and a virtual plane along the stacking direction and the pair of heat dissipating The one side part in a part (4a, 6a) is connected and the virtual plane which follows a lamination direction is arranged facing,
The first connection portion (3b) and the second connection portion (6b) are electrically connected outside the region sandwiched between the virtual planes of the first structure and the second structure, and A semiconductor device embedded in the mold resin (10).
前記第二半導体素子(2)の一方の電極と前記放熱部(4a)との間に設けられた金属からなる第二ブロック体(8)と、を有し、
前記第一ブロック体(7)と前記放熱部(3a)、前記第二ブロック体(8)と前記放熱部(4a)、及び前記第一接続部(3b)と前記第二接続部(6b)とは、同じ材料からなる導電性接続部材(91e,91f,91g)で接続されていることを特徴とする請求項1に記載の半導体装置。 A first block body (7) made of metal provided between one electrode of the first semiconductor element (1) and the heat dissipating part (3a);
A second block body (8) made of a metal provided between one electrode of the second semiconductor element (2) and the heat dissipation part (4a),
The first block body (7) and the heat dissipation part (3a), the second block body (8) and the heat dissipation part (4a), the first connection part (3b) and the second connection part (6b). Are connected by conductive connection members (91e, 91f, 91g) made of the same material.
金属からなり、一対の前記放熱部(4a,6a)における一つの放熱部(4a)に接続されており、一部が前記モールド樹脂(10)の外部に露出するように設けられた第二外部接続端子(4c)と、
金属からなり、一対の前記放熱部(4a,6a)における一つの放熱部(6a)に接続されており、一部が前記モールド樹脂(10)の外部に露出するように設けられた第三外部接続端子(6c)と、を備えることを特徴とする請求項1乃至3のいずれか一項に記載の半導体装置。 A first external part made of metal and connected to one heat dissipating part (5a) of the pair of heat dissipating parts (3a, 5a) and partly exposed to the outside of the mold resin (10) A connection terminal (5b);
A second external part made of metal and connected to one heat dissipating part (4a) of the pair of heat dissipating parts (4a, 6a) and partly exposed to the outside of the mold resin (10) A connection terminal (4c);
A third external body made of metal, connected to one heat radiating portion (6a) of the pair of heat radiating portions (4a, 6a) and partially exposed to the outside of the mold resin (10). The semiconductor device according to claim 1, further comprising a connection terminal.
金属からなり、一対の前記放熱部(4a,6a)を介することなく前記第二半導体素子(2)に接続されており、一部が前記モールド樹脂(10)の外部に露出するように設けられた第五外部接続端子(12)と、を有し、
前記第四外部接続端子(11)と前記第五外部接続端子(12)とは、前記モールド樹脂(10)から同一方向に露出し、前記第四外部接続端子(11)における一つの側部を通り積層方向に沿う仮想平面と、前記第五外部接続端子(12)における一つの側部を通り積層方向に沿う仮想平面とが対向して配置され、
前記第一接続部(3b)と前記第二接続部(6b)とは、前記第四外部接続端子(11)と前記第五外部接続端子(12)とにおける互いの仮想平面に挟まれた領域で接続されていることを特徴とする請求項4又は5に記載の半導体装置。 It is made of metal and is connected to the first semiconductor element (1) without passing through the pair of heat radiating portions (3a, 5a), and a part thereof is exposed to the outside of the mold resin (10). A fourth external connection terminal (11),
It is made of metal and is connected to the second semiconductor element (2) without going through the pair of heat radiating portions (4a, 6a), and a part thereof is exposed to the outside of the mold resin (10). A fifth external connection terminal (12),
The fourth external connection terminal (11) and the fifth external connection terminal (12) are exposed in the same direction from the mold resin (10), and one side portion of the fourth external connection terminal (11) is formed. A virtual plane along the stacking direction and a virtual plane along the stacking direction passing through one side of the fifth external connection terminal (12) are arranged to face each other.
The first connection part (3b) and the second connection part (6b) are regions sandwiched between virtual planes of the fourth external connection terminal (11) and the fifth external connection terminal (12). The semiconductor device according to claim 4, wherein the semiconductor devices are connected with each other.
前記放熱部(5a)と前記放熱部(6a)とを含むリードフレーム(20)に前記第一半導体素子(1)と前記第二半導体素子(2)とを実装する工程であり、前記放熱部(5a)と前記第一半導体素子(1)における一方の電極とが対向し、且つ前記放熱部(6a)と前記第二半導体素子(2)における一方の電極とが対向するように実装する実装工程と、
前記第一半導体素子(1)の他方の電極上に前記放熱部(3a)を取り付けるとともに、前記第二半導体素子(2)の他方の電極上に前記放熱部(4a)を取り付ける取付工程と、
前記第一接続部(3b)と前記第二接続部(6b)とを電気的に接続する接続工程と、
一対の前記放熱部(3a,5a)で前記第一半導体素子(1)を挟み込むとともに、一対の前記放熱部(4a,6a)で前記第二半導体素子(2)を挟み込み、且つ、前記第一接続部(3b)と前記第二接続部(6b)とが電気的に接続された状態において、前記放熱部(3a,5a)及び前記放熱部(4a,6a)の放熱面を露出させつつ、前記第一接続部(3b)を含む前記第一構造体と前記第二接続部(6b)を含む前記第二構造体とを一括でモールドするモールド工程と、
を含むことを特徴とする半導体装置の製造方法。 A method for manufacturing a semiconductor device according to claim 1, wherein:
Mounting the first semiconductor element (1) and the second semiconductor element (2) on a lead frame (20) including the heat radiating part (5a) and the heat radiating part (6a); (5a) and mounting so that one electrode in said 1st semiconductor element (1) opposes and said heat dissipation part (6a) and one electrode in said 2nd semiconductor element (2) oppose Process,
Attaching the heat dissipating part (3a) on the other electrode of the first semiconductor element (1) and attaching the heat dissipating part (4a) on the other electrode of the second semiconductor element (2);
A connection step of electrically connecting the first connection portion (3b) and the second connection portion (6b);
The first semiconductor element (1) is sandwiched between a pair of the heat dissipation portions (3a, 5a), the second semiconductor element (2) is sandwiched between the pair of heat dissipation portions (4a, 6a), and the first In a state where the connection part (3b) and the second connection part (6b) are electrically connected, while exposing the heat radiation surfaces of the heat radiation part (3a, 5a) and the heat radiation part (4a, 6a), A molding step of collectively molding the first structure including the first connection portion (3b) and the second structure including the second connection portion (6b);
A method for manufacturing a semiconductor device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012007427A JP5729314B2 (en) | 2012-01-17 | 2012-01-17 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012007427A JP5729314B2 (en) | 2012-01-17 | 2012-01-17 | Semiconductor device and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013149684A true JP2013149684A (en) | 2013-08-01 |
JP5729314B2 JP5729314B2 (en) | 2015-06-03 |
Family
ID=49046933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012007427A Active JP5729314B2 (en) | 2012-01-17 | 2012-01-17 | Semiconductor device and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5729314B2 (en) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015037221A1 (en) * | 2013-09-16 | 2015-03-19 | 株式会社デンソー | Semiconductor device |
JP2015115464A (en) * | 2013-12-11 | 2015-06-22 | トヨタ自動車株式会社 | Semiconductor device |
JP2015170810A (en) * | 2014-03-10 | 2015-09-28 | トヨタ自動車株式会社 | semiconductor device |
WO2016208122A1 (en) * | 2015-06-24 | 2016-12-29 | 株式会社デンソー | Semiconductor chip and semiconductor module in which same is used |
JP2018078184A (en) * | 2016-11-09 | 2018-05-17 | トヨタ自動車株式会社 | Semiconductor device |
US10027250B2 (en) | 2014-07-03 | 2018-07-17 | Denso Corporation | Semiconductor device with power elements and current detection portion |
US10026673B2 (en) | 2014-11-21 | 2018-07-17 | Denso Corporation | Semiconductor device and power module |
JP2019140175A (en) * | 2018-02-07 | 2019-08-22 | トヨタ自動車株式会社 | Semiconductor module |
JP2020145320A (en) * | 2019-03-06 | 2020-09-10 | 株式会社デンソー | Semiconductor device |
JP2020161567A (en) * | 2019-03-25 | 2020-10-01 | I−Pex株式会社 | Preheater device, resin sealing device, and preheating method |
CN115206919A (en) * | 2021-04-12 | 2022-10-18 | 三菱电机株式会社 | Semiconductor device with a plurality of semiconductor chips |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006120970A (en) * | 2004-10-25 | 2006-05-11 | Toyota Motor Corp | Semiconductor module and its manufacturing method |
JP2007035670A (en) * | 2005-07-22 | 2007-02-08 | Denso Corp | Semiconductor device |
US20120001308A1 (en) * | 2010-07-05 | 2012-01-05 | Denso Corporation | Semiconductor module and method of manufacturing the same |
JP2012015453A (en) * | 2010-07-05 | 2012-01-19 | Denso Corp | Semiconductor module and method for manufacturing the same |
-
2012
- 2012-01-17 JP JP2012007427A patent/JP5729314B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006120970A (en) * | 2004-10-25 | 2006-05-11 | Toyota Motor Corp | Semiconductor module and its manufacturing method |
JP2007035670A (en) * | 2005-07-22 | 2007-02-08 | Denso Corp | Semiconductor device |
US20120001308A1 (en) * | 2010-07-05 | 2012-01-05 | Denso Corporation | Semiconductor module and method of manufacturing the same |
JP2012015453A (en) * | 2010-07-05 | 2012-01-19 | Denso Corp | Semiconductor module and method for manufacturing the same |
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105556664B (en) * | 2013-09-16 | 2018-10-19 | 株式会社电装 | Semiconductor device |
JP2015057807A (en) * | 2013-09-16 | 2015-03-26 | 株式会社デンソー | Semiconductor device |
DE112014004242B4 (en) | 2013-09-16 | 2023-03-16 | Denso Corporation | semiconductor device |
CN105556664A (en) * | 2013-09-16 | 2016-05-04 | 株式会社电装 | Semiconductor device |
WO2015037221A1 (en) * | 2013-09-16 | 2015-03-19 | 株式会社デンソー | Semiconductor device |
US9960096B2 (en) | 2013-09-16 | 2018-05-01 | Denso Corporation | Semiconductor device |
JP2015115464A (en) * | 2013-12-11 | 2015-06-22 | トヨタ自動車株式会社 | Semiconductor device |
US11545419B2 (en) | 2013-12-11 | 2023-01-03 | Toyota Jidosha Kabushiki Kaisha | Semiconductor package having an additional material with a comparative tracking index (CTI) higher than that of encapsulant resin material formed between two terminals |
EP3118896B1 (en) * | 2014-03-10 | 2021-03-03 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
US10103090B2 (en) | 2014-03-10 | 2018-10-16 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
JP2015170810A (en) * | 2014-03-10 | 2015-09-28 | トヨタ自動車株式会社 | semiconductor device |
US10027250B2 (en) | 2014-07-03 | 2018-07-17 | Denso Corporation | Semiconductor device with power elements and current detection portion |
US10026673B2 (en) | 2014-11-21 | 2018-07-17 | Denso Corporation | Semiconductor device and power module |
DE112015005257B4 (en) | 2014-11-21 | 2024-04-25 | Denso Corporation | SEMICONDUCTOR DEVICE AND POWER MODULE |
JP2017011170A (en) * | 2015-06-24 | 2017-01-12 | 株式会社デンソー | Semiconductor chip and semiconductor module using the same |
US10256212B2 (en) | 2015-06-24 | 2019-04-09 | Denso Corporation | Semiconductor chip having multiple pads and semiconductor module including the same |
WO2016208122A1 (en) * | 2015-06-24 | 2016-12-29 | 株式会社デンソー | Semiconductor chip and semiconductor module in which same is used |
JP2018078184A (en) * | 2016-11-09 | 2018-05-17 | トヨタ自動車株式会社 | Semiconductor device |
CN108063125A (en) * | 2016-11-09 | 2018-05-22 | 丰田自动车株式会社 | Semiconductor device |
JP7010036B2 (en) | 2018-02-07 | 2022-01-26 | 株式会社デンソー | Semiconductor module |
JP2019140175A (en) * | 2018-02-07 | 2019-08-22 | トヨタ自動車株式会社 | Semiconductor module |
JP2020145320A (en) * | 2019-03-06 | 2020-09-10 | 株式会社デンソー | Semiconductor device |
JP2020161567A (en) * | 2019-03-25 | 2020-10-01 | I−Pex株式会社 | Preheater device, resin sealing device, and preheating method |
JP7230627B2 (en) | 2019-03-25 | 2023-03-01 | I-Pex株式会社 | Preheater device, resin sealing device and preheating method |
CN115206919A (en) * | 2021-04-12 | 2022-10-18 | 三菱电机株式会社 | Semiconductor device with a plurality of semiconductor chips |
Also Published As
Publication number | Publication date |
---|---|
JP5729314B2 (en) | 2015-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5729314B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5206822B2 (en) | Semiconductor device | |
US8610263B2 (en) | Semiconductor device module | |
JP5659938B2 (en) | Semiconductor unit and semiconductor device using the same | |
JP5381444B2 (en) | Power module | |
JP5821949B2 (en) | SEMICONDUCTOR DEVICE, INVERTER DEVICE HAVING THE SAME, AND VEHICLE ROTARY ELECTRIC DEVICE HAVING THE SAME | |
JP2004047850A (en) | Power semiconductor device | |
JP4491244B2 (en) | Power semiconductor device | |
CN110771027B (en) | Power semiconductor device and power conversion device using the same | |
JP2006253516A (en) | Power semiconductor device | |
JP2014157927A (en) | Semiconductor device and manufacturing method of the same | |
JP2013101993A (en) | Semiconductor device | |
JP2021158232A (en) | Semiconductor module | |
JP5904041B2 (en) | Semiconductor device | |
JP2021082794A (en) | Electronic component and electronic device | |
JP5585518B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP7396118B2 (en) | semiconductor module | |
CN115206919A (en) | Semiconductor device with a plurality of semiconductor chips | |
WO2015052880A1 (en) | Semiconductor device and method for producing same | |
JP5682511B2 (en) | Semiconductor module | |
JP5277806B2 (en) | Semiconductor device | |
JP2020072130A (en) | Electric circuit board and power module | |
WO2018150449A1 (en) | Semiconductor module and production method therefor, drive device equipped with semiconductor module, and electric power steering device | |
US20230063723A1 (en) | Semiconductor apparatus and manufacturing method for semiconductor apparatus | |
WO2013157172A1 (en) | Semiconductor package and method for producing same, semiconductor module, and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150310 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150323 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5729314 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |