JP2020145320A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2020145320A JP2020145320A JP2019040954A JP2019040954A JP2020145320A JP 2020145320 A JP2020145320 A JP 2020145320A JP 2019040954 A JP2019040954 A JP 2019040954A JP 2019040954 A JP2019040954 A JP 2019040954A JP 2020145320 A JP2020145320 A JP 2020145320A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- semiconductor
- joint portion
- solder
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inverter Devices (AREA)
Abstract
Description
この明細書における開示は、半導体装置に関する。 The disclosure in this specification relates to semiconductor devices.
特許文献1には、半導体装置が開示されている。この半導体装置は、IGBTが形成された2つの半導体素子と、半導体素子を挟むように配置された金属部材と、金属部材に連なる端子を備えている。
従来技術として、はんだなどの接合部材を介して、端子が金属部材に接続された構造が知られている。はんだ接合部において、端子のほうが金属部材よりも電流が流れにくく、接合部材において、局所的に電流が集中し、半導体装置の信頼性が低下する虞がある。特に、半導体素子が並列接続された構成において、信頼性が低下しやすい。 As a prior art, a structure in which terminals are connected to a metal member via a joining member such as solder is known. In the solder joint portion, the current is less likely to flow in the terminal than in the metal member, and the current is locally concentrated in the joint member, which may reduce the reliability of the semiconductor device. In particular, in a configuration in which semiconductor elements are connected in parallel, reliability tends to decrease.
開示される目的のひとつは、信頼性を向上できる半導体装置を提供することにある。 One of the disclosed objectives is to provide a semiconductor device capable of improving reliability.
開示される他の目的のひとつは、半導体素子が並列接続された半導体装置において、信頼性を向上することにある。 One of the other objects disclosed is to improve reliability in a semiconductor device in which semiconductor elements are connected in parallel.
ここに開示された半導体装置は、
半導体素子(31、32)と、
半導体素子が電気的に接続された本体部(51a、52a)と、本体部に連なる継手部(51b、52b)と、を有する金属部材(51、52)と、
板面同士が対向するように継手部上に配置され、接合部材(91d、92d)を介して継手部に接続された対向部(E1a、E2a)と、対向部に連なる延設部(E1b、E2b)と、を有する端子(E1、E2)と、を備える。
The semiconductor device disclosed herein is
Semiconductor elements (31, 32) and
A metal member (51, 52) having a main body portion (51a, 52a) to which a semiconductor element is electrically connected and a joint portion (51b, 52b) connected to the main body portion.
Opposing portions (E1a, E2a) arranged on the joint portion so that the plate surfaces face each other and connected to the joint portion via a joining member (91d, 92d), and an extension portion (E1b, E1b, connected to the facing portion). E2b) and terminals (E1, E2) having.
そして、端子における対向部の厚みが、継手部の厚み以上とされている。 The thickness of the facing portion of the terminal is set to be equal to or greater than the thickness of the joint portion.
ここに開示された半導体装置によると、端子における対向部の厚みが、金属部材における継手部の厚み以上とされており、対向部が継手部より薄い構成に較べて、端子の対向部に電流が流れやすい。これにより、接合部材において、電流が局所的に集中するのを抑制することができる。したがって、半導体装置の信頼性を向上することができる。 According to the semiconductor device disclosed here, the thickness of the facing portion in the terminal is equal to or larger than the thickness of the joint portion in the metal member, and the current is applied to the facing portion of the terminal as compared with the configuration in which the facing portion is thinner than the joint portion. Easy to flow. As a result, it is possible to suppress the local concentration of the current in the joining member. Therefore, the reliability of the semiconductor device can be improved.
この明細書における開示された複数の態様は、それぞれの目的を達成するために、互いに異なる技術的手段を採用する。請求の範囲およびこの項に記載した括弧内の符号は、後述する実施形態の部分との対応関係を例示的に示すものであって、技術的範囲を限定することを意図するものではない。この明細書に開示される目的、特徴、および効果は、後続の詳細な説明、および添付の図面を参照することによってより明確になる。 The disclosed aspects of this specification employ different technical means to achieve their respective objectives. The claims and the reference numerals in parentheses described in this section exemplify the correspondence with the parts of the embodiments described later, and are not intended to limit the technical scope. The objectives, features, and effects disclosed herein will be made clearer by reference to the subsequent detailed description and accompanying drawings.
図面を参照しながら、複数の実施形態を説明する。 A plurality of embodiments will be described with reference to the drawings.
(第1実施形態)
本実施形態に係る半導体装置および半導体モジュールは、電力変換装置に適用される。電力変換装置は、たとえば車両の駆動システムに適用される。電力変換装置は、電気自動車(EV)やハイブリッド自動車(HV)などの車両に適用可能である。以下では、ハイブリッド自動車に適用される例について説明する。
(First Embodiment)
The semiconductor device and the semiconductor module according to the present embodiment are applied to a power conversion device. The power converter is applied, for example, to a vehicle drive system. The power conversion device can be applied to a vehicle such as an electric vehicle (EV) or a hybrid vehicle (HV). In the following, an example applied to a hybrid vehicle will be described.
<車両の駆動システム>
先ず、車両の駆動システムの概略構成について説明する。図1に示すように、車両の駆動システム1は、直流電源2と、モータジェネレータ3と、電力変換装置4を備えている。
<Vehicle drive system>
First, a schematic configuration of a vehicle drive system will be described. As shown in FIG. 1, the
直流電源2は、リチウムイオン電池やニッケル水素電池などの充放電可能な二次電池である。モータジェネレータ3は、三相交流方式の回転電機である。モータジェネレータ3は、車両の走行駆動源、すなわち電動機として機能する。また、回生時には発電機として機能する。車両は、走行駆動源として、図示しないエンジンと、モータジェネレータ3を備えている。電力変換装置4は、直流電源2とモータジェネレータ3との間で電力変換を行う。
The
<電力変換装置の回路構成>
次に、電力変換装置4の回路構成について説明する。図1に示すように、電力変換装置4は、インバータ5と、制御回路部6と、平滑コンデンサCsを備えている。インバータ5は、電力変換部である。インバータ5は、DC−AC変換部である。電力変換部は、上下アーム7を備えて構成されている。
<Circuit configuration of power converter>
Next, the circuit configuration of the
上下アーム7は、上アーム7Uと下アーム7Lとが直列接続された回路である。上アーム7Uおよび下アーム7Lのそれぞれは、ゲート電極を備えた複数のスイッチング素子を有している。上アーム7Uおよび下アーム7Lのそれぞれにおいて、複数のスイッチング素子は互いに並列接続されている。本実施形態では、スイッチング素子として、nチャネル型のIGBTを採用している。
The upper and
上アーム7Uは、2つのスイッチング素子Q1を有している。2つのスイッチング素子Q1には、還流用のダイオードD1が個別に接続されている。ダイオードD1は、対応するスイッチング素子Q1に対して逆並列に接続されている。並列接続された2つのスイッチング素子Q1は、ハイレベル、ローレベルが同じタイミングで切り替わるゲート駆動信号によって制御される。2つのスイッチング素子Q1のゲート電極は、たとえば同じ駆動回路部(ゲートドライバ)に、電気的に接続されている。上アーム7Uは、後述する2つの半導体素子31によって構成されている。
The upper arm 7U has two switching elements Q1. A freewheeling diode D1 is individually connected to the two switching elements Q1. The diode D1 is connected in antiparallel to the corresponding switching element Q1. The two switching elements Q1 connected in parallel are controlled by a gate drive signal in which the high level and the low level are switched at the same timing. The gate electrodes of the two switching elements Q1 are electrically connected to, for example, the same drive circuit unit (gate driver). The upper arm 7U is composed of two
下アーム7Lは、2つのスイッチング素子Q2を有している。2つのスイッチング素子Q2には、還流用のダイオードD2が個別に接続されている。ダイオードD2は、対応するスイッチング素子Q2に対して逆並列に接続されている。並列接続された2つのスイッチング素子Q2は、ハイレベル、ローレベルが同じタイミングで切り替わるゲート駆動信号によって制御される。2つのスイッチング素子Q2のゲート電極は、たとえば同じ駆動回路部に、電気的に接続されている。下アーム7Lは、後述する2つの半導体素子32によって構成されている。
The
スイッチング素子Q1、Q2は、IGBTに限定されない。たとえば、MOSFETを採用することもできる。ダイオードD1、D2としては、寄生ダイオードを用いることもできる。 The switching elements Q1 and Q2 are not limited to the IGBT. For example, MOSFETs can also be adopted. Parasitic diodes can also be used as the diodes D1 and D2.
上アーム7Uと下アーム7Lは、上アーム7Uを電力ライン8P側として、電力ライン8P、8Nの間で直列接続されている。電力ライン8Pは、高電位側の電力ラインである。電力ライン8Pは、直流電源2の正極に接続されている。電力ライン8Pは、平滑コンデンサCsの正極側の端子に接続されている。電力ライン8Nは、低電位側の電力ラインである。電力ライン8Nは、直流電源2の負極に接続されている。電力ライン8Nは、平滑コンデンサCsの負極側の端子に接続されている。電力ライン8Nは、接地ラインとも称される。
The upper arm 7U and the
インバータ5は、平滑コンデンサCsを介して直流電源2に接続されている。インバータ5は、上記した上下アーム7を3組有している。インバータ5は、三相分の上下アーム7を有している。各相において、スイッチング素子Q1のコレクタ電極は、電力ライン8Pに接続されている。スイッチング素子Q2のエミッタ電極は、電力ライン8Nに接続されている。スイッチング素子Q1のエミッタ電極と、スイッチング素子Q2のコレクタ電極とは、互いに接続されて上下アーム7の接続点を形成している。
The
U相の上下アーム7の接続点は、モータジェネレータ3の固定子に設けられたU相巻線に接続されている。V相の上下アーム7の接続点は、モータジェネレータ3のV相巻線に接続されている。W相の上下アーム7の接続点は、モータジェネレータ3のW相巻線に接続されている。各相の上下アーム7の接続点は、相ごとに設けられた負荷線9を介して、対応する相の巻線に接続されている。負荷線9は、出力線とも称される。
The connection points of the U-phase upper and
インバータ5は、制御回路部6によるスイッチング制御にしたがって、直流電圧を三相交流電圧に変換し、モータジェネレータ3へ出力する。これにより、モータジェネレータ3は、所定のトルクを発生するように駆動される。車両の回生制動時、車輪からの回転力を受けて、モータジェネレータ3は三相交流電圧を発電する。インバータ5は、モータジェネレータ3が発電した三相交流電圧を、制御回路部6によるスイッチング制御にしたがって直流電圧に変換し、電力ライン8Pへ出力することもできる。このように、インバータ5は、直流電源2とモータジェネレータ3との間で双方向の電力変換を行う。
The
制御回路部6は、たとえばマイコン(マイクロコンピュータ)を備えて構成されている。制御回路部6は、インバータ5のスイッチング素子Q1、Q2を動作させるための駆動指令を生成し、図示しない駆動回路部に出力する。制御回路部6は、具体的には、駆動指令としてPWM信号を出力する。駆動指令は、たとえば出力デューティ比である。制御回路部6は、図示しない上位ECUから入力されるトルク要求や各種センサにて検出された信号に基づいて、駆動指令を生成する。
The
各種センサとしては、モータジェネレータ3の各相の巻線に流れる相電流を検出する電流センサ、モータジェネレータ3の回転子の回転角を検出する回転角センサ、平滑コンデンサCsの両端電圧、すなわち電力ライン8Pの電圧を検出する電圧センサなどがある。電力変換装置4は、これらの図示しないセンサを有している。
The various sensors include a current sensor that detects the phase current flowing in the winding of each phase of the
電力変換装置4は、図示しない駆動回路部を有している。駆動回路部は、制御回路部6からの駆動指令に基づいて駆動信号を生成し、対応する上下アーム7のスイッチング素子Q1、Q2のゲート電極に出力する。これにより、スイッチング素子Q1、Q2を駆動、すなわちオン駆動、オフ駆動させる。駆動回路部は、たとえばアームごとに設けられている。
The
平滑コンデンサCsは、電力ライン8P、8Nの間に接続されている。平滑コンデンサCsは、直流電源2とインバータ5との間に設けられており、インバータ5と並列に接続されている。平滑コンデンサCsは、たとえば直流電源2から供給された直流電圧を平滑化し、その直流電圧の電荷を蓄積する。平滑コンデンサCsの両端間の電圧が、モータジェネレータ3を駆動するための直流の高電圧となる。
The smoothing capacitors Cs are connected between the
電力変換装置4は、電力変換部であるコンバータ、フィルタコンデンサなどを、さらに備えてもよい。コンバータは、直流電圧を異なる値の直流電圧に変換するDC−DC変換部である。コンバータは、直流電源2と平滑コンデンサCsとの間に設けられる。コンバータは、たとえば直流電源2から供給される直流電圧を昇圧する。コンバータに、降圧機能をもたせることもできる。コンバータは、たとえば上下アームとリアクトルを有して構成される。コンバータの上下アームを、上下アーム7と同じ構成としてもよい。昇圧機能のみの場合、コンバータの下アーム側をインバータ5の下アーム7Lと同じ構成とし、上アーム側をダイオードにて構成してもよい。フィルタコンデンサは、直流電源2に並列に接続されている。フィルタコンデンサは、たとえば直流電源2からの電源ノイズを除去する。
The
<半導体装置の構造>
次に、インバータ5を構成する半導体装置について説明する。上下アーム7は、後述するひとつの半導体モジュール10により構成される。半導体モジュール10は、図2〜図8に示す2種類(2品番)の半導体装置11、12を備えて構成される。半導体装置11は上アーム7Uを構成し、半導体装置12は下アーム7Lを構成する。
<Structure of semiconductor device>
Next, the semiconductor device constituting the
半導体装置11、12は、互いに仕様が異なっている。図2〜図8では、それぞれの半導体素子の板厚方向をZ方向、Z方向に直交し、少なくとも2つの半導体素子が並んで配置された方向をX方向、Z方向およびX方向に直交する方向をY方向としている。特に断りのない場合、X方向およびY方向により規定されるXY面に沿う形状を平面形状としている。図2〜図8では、便宜上、2つの半導体装置11、12を横並びで図示している。図6〜図8では、封止樹脂体を省略して図示している。さらに図8では、エミッタ側のヒートシンクを省略して図示している。図8では、便宜上、タイバーなどの不要部分を除去する前のリードフレームの状態を図示している。
The specifications of the
先ず、上アーム7U側の半導体装置11について説明する。半導体装置11の要素については、符号の数字の末尾を「1」としている。図2〜図8に示すように、半導体装置11は、封止樹脂体21と、半導体素子31と、ヒートシンク41、51と、ターミナル61と、主端子71と、信号端子81を備えている。
First, the
封止樹脂体21は、対応する半導体素子31などを封止している。封止樹脂体21は、たとえばエポキシ系樹脂からなる。封止樹脂体21は、たとえばトランスファモールド法により成形されている。図2〜図5に示すように、封止樹脂体21は、略直方体状をなしている。封止樹脂体21は、平面略矩形状をなしている。
The sealing
半導体素子31は、半導体基板に、スイッチング素子Q1およびダイオードD1が形成されてなる。半導体素子31には、RC(Reverse Conducting)−IGBTが形成されている。半導体素子31は、半導体チップとも称される。半導体素子31は、Z方向に電流が流れる縦型構造をなしている。
The
図4に示すように、Z方向において、半導体素子31の一面にコレクタ電極31cが形成され、裏面にエミッタ電極31eが形成されている。コレクタ電極31cはダイオードD1のカソード電極を兼ねており、エミッタ電極31eはダイオードD1のアノード電極を兼ねている。コレクタ電極31cが高電位側の電極であり、エミッタ電極31eが低電位側の電極である。エミッタ電極形成面には、信号用の電極であるパッド(図示略)も形成されている。
As shown in FIG. 4, in the Z direction, the
半導体装置11は、複数の半導体素子31を有している。複数の半導体素子31が並列接続されて、上アーム7Uが構成される。本実施形態では、2つの半導体素子31を有している。図4および図8に示すように、2つの半導体素子31は、互いに略一致する構造、すなわち互いに同じ形状および同じ大きさを有している。半導体素子31は、平面略矩形状をなしている。2つの半導体素子31は、コレクタ電極31cがZ方向における同じ側となるように配置されている。2つの半導体素子31は、Z方向においてほぼ同じ高さに位置するとともに、X方向に並んで配置されている。
The
図2および図8に示すように、2つの半導体素子31は、X方向およびZ方向に直交する軸AX1を対称軸として、線対称配置されている。本実施形態では、封止樹脂体21が平面略矩形状をなしており、軸AX1が、封止樹脂体21の外形のX方向中心と略一致するように、2つの半導体素子31が配置されている。
As shown in FIGS. 2 and 8, the two
ヒートシンク41、51は、半導体素子31の熱を半導体装置11の外部に放熱する機能を果たす。ヒートシンク41、51は、放熱部材とも称される。ヒートシンク41、51は、半導体素子31と電気的に接続されて配線としての機能を果たす。ヒートシンク41、51は、配線部材とも称される。ヒートシンク41、51は、銅などの金属材料を用いて形成されている。ヒートシンク41、51は、金属部材とも称される。
The heat sinks 41 and 51 have a function of radiating the heat of the
ヒートシンク41、51は、複数の半導体素子31を挟むように配置されている。Z方向において、ヒートシンク41、51の間に、2つの半導体素子31が互いに横並びで配置されている。半導体素子31は、Z方向からの投影視において、ヒートシンク41、51に内包されている。ヒートシンク41、51の板厚方向は、Z方向に略平行となっている。図2、図6、および図8に示すように、ヒートシンク41、51において、X方向が長手方向、Y方向が短手方向とされている。
The heat sinks 41 and 51 are arranged so as to sandwich the plurality of
ヒートシンク41、51は、はんだなどの接合部材を介して、半導体素子31と電気的に接続されている。図4に示すように、ヒートシンク41は、はんだ91aを介してコレクタ電極31cに接続されている。ヒートシンク51は、はんだ91b、91cおよびターミナル61を介して、エミッタ電極31eに接続されている。ターミナル61は、半導体素子31とヒートシンク51とを電気的に中継する金属部材である。ターミナル61は、Z方向からの投影視においてエミッタ電極31eとほぼ一致する形状をなしている。ターミナル61は、平面略矩形状をなしている。ヒートシンク51は、はんだ91cを介してターミナル61に接続されている。ターミナル61における、ヒートシンク51とは反対側の面が、はんだ91bを介してエミッタ電極31eに接続されている。
The heat sinks 41 and 51 are electrically connected to the
図5、図6、および図7に示すように、ヒートシンク51は、本体部51aと、継手部51bを有している。本体部51aの一面に、ターミナル61を介して半導体素子31が接続されている。継手部51bは、本体部51aに連なっている。継手部51bは、ひとつの部材として本体部51aと一体的に設けられている。継手部51bは、Y方向において本体部51aの一端から延設されている。継手部51bは、本体部51aよりも厚みが薄くされている。
As shown in FIGS. 5, 6 and 7, the
ヒートシンク41、51の大部分は、封止樹脂体21によって覆われている。ヒートシンク41、51の表面のうち、半導体素子31とは反対の面が、封止樹脂体21から露出されている。Z方向において、封止樹脂体21の一面21aからヒートシンク41が露出され、一面21aとは反対の裏面21bからヒートシンク51が露出されている。ヒートシンク41の露出面は一面21aと略面一とされ、ヒートシンク51の露出面は裏面21bと略面一とされている。
Most of the heat sinks 41 and 51 are covered with the sealing
主端子71は、外部接続端子のうち、主電流が流れる端子である。半導体装置11は、3本以上の主端子71を備えている。主端子71は、コレクタ端子C1と、エミッタ端子E1を有している。コレクタ端子C1は、ヒートシンク41に連なっている。コレクタ端子C1は、ヒートシンク41を介して、コレクタ電極41cと電気的に接続されている。エミッタ端子E1は、ヒートシンク51に連なっている。エミッタ端子E1は、ヒートシンク51およびターミナル61を介して、エミッタ電極31eと電気的に接続されている。
The
半導体装置11は、3本の主端子71を有している。図2、図3、図6、および図8に示すように、主端子71は、1本のコレクタ端子C1と、2本のエミッタ端子E1を有している。図8に示すように、リードフレーム101に、ヒートシンク41と、主端子71であるコレクタ端子C1およびエミッタ端子E1と、信号端子81が構成されている。
The
ヒートシンク41は、リードフレーム101における他の部分、すなわち主端子71および信号端子81よりも厚くされている。主端子71および信号端子81は、ヒートシンク41の素子実装面に略面一で連なっている。複数の主端子71は、同じ側の端部が外枠101aに連なっている。ヒートシンク41は、コレクタ端子C1および吊りリード101bを介して、外枠101aに固定されている。信号端子81は、タイバー101cを介して吊りリード101bに固定されている。リードフレーム101には、位置決めのための基準孔101dが複数設けられている。
The
コレクタ端子C1は、ひとつの部材としてヒートシンク41と一体的に設けられている。コレクタ端子C1は、封止樹脂体21内に屈曲部を有しており、封止樹脂体21のひとつの側面21cにおいて、Z方向の中央付近から外部に突出している。エミッタ端子E1は、ヒートシンク51の継手部51bとの対向部E1aをそれぞれ有している。図5に示すように、対向部E1aが、はんだ91dを介して継手部51bに接続されている。エミッタ端子E1は、封止樹脂体21内に屈曲部を有しており、コレクタ端子C1と同じ側面21cにおいて、Z方向の中央付近から外部に突出している。すべての主端子71が、側面21cから突出している。ヒートシンク51には、はんだ91c、91dとの接続部分をそれぞれ覆うように、たとえば図示しない環状の溝部が形成されてもよい。溢れたはんだは、溝部に収容される。はんだの濡れ拡がりを抑制のため、溝部に代えて、粗化めっきや、レーザ光照射による粗化部を設けてもよい。
The collector terminal C1 is integrally provided with the
コレクタ端子C1およびエミッタ端子E1の突出部分は、Y方向に延設されている。コレクタ端子C1およびエミッタ端子E1は、X方向に並んで配置されており、それぞれの板厚方向はZ方向に略一致している。図3などに示すように、X方向において、エミッタ端子E1の間にコレクタ端子C1が配置されている。主端子71の並び順は、並びの中心に対して対称となっている。主端子71は、エミッタ端子E1、コレクタ端子C1、エミッタ端子E1の順に並んで配置されている。
The protruding portions of the collector terminal C1 and the emitter terminal E1 extend in the Y direction. The collector terminal C1 and the emitter terminal E1 are arranged side by side in the X direction, and their respective plate thickness directions substantially coincide with the Z direction. As shown in FIG. 3 and the like, the collector terminal C1 is arranged between the emitter terminals E1 in the X direction. The arrangement order of the
図2および図8に示すように、コレクタ端子C1およびエミッタ端子E1のそれぞれは、軸AX1を対称軸として線対称配置されている。コレクタ端子C1は、軸AX1上に配置されており、コレクタ端子C1の幅の中心が、軸AX1と略一致している。2本のエミッタ端子E1は、軸AX1を対称軸として線対称配置されている。以下では、図8に示すように、半導体素子31のひとつを半導体素子31a、半導体素子31の他のひとつを半導体素子31bと示すことがある。エミッタ端子E1のひとつは、軸AX1よりも半導体素子31a側に偏って配置され、エミッタ端子E1の他のひとつは、軸AX1よりも半導体素子31b側に偏って配置されている。
As shown in FIGS. 2 and 8, each of the collector terminal C1 and the emitter terminal E1 is arranged line-symmetrically with the axis AX1 as the axis of symmetry. The collector terminal C1 is arranged on the shaft AX1, and the center of the width of the collector terminal C1 substantially coincides with the shaft AX1. The two emitter terminals E1 are arranged line-symmetrically with the axis AX1 as the axis of symmetry. In the following, as shown in FIG. 8, one of the
信号端子81は、対応する半導体素子31のパッドに接続されている。信号端子81は、封止樹脂体21の内部で、ボンディングワイヤ111を介してパッドに接続されている。信号端子81は、封止樹脂体21の側面、詳しくは側面21cと反対の側面21dから外部に突出している。信号端子81は、Y方向であって主端子71とは反対向きに突出している。
The
上記した半導体装置11において、封止樹脂体21は、半導体素子31、ヒートシンク41、51それぞれの一部、ターミナル61、主端子71および信号端子81それぞれの一部を、一体的に封止している。
In the
次に、下アーム7L側の半導体装置12について説明する。半導体装置12の要素については、符号の数字の末尾を「2」としている。半導体装置12は、封止樹脂体22と、半導体素子32と、ヒートシンク42、52と、ターミナル62と、主端子72と、信号端子82を備えている。半導体装置12は、半導体装置11と構成要素が同じであり、構造もほぼ同じであるため、主として異なる部分について説明する。
Next, the
封止樹脂体22は、半導体素子32などを封止している。図4に示すように、Z方向において、半導体素子32の一面にコレクタ電極32cが形成され、裏面にエミッタ電極32eが形成されている。半導体装置12も、複数の半導体素子32を有している。複数の半導体素子32が並列接続されて、下アーム7Lが構成される。本実施形態では、2つの半導体素子32を有している。2つの半導体素子32は、同一構造である。2つの半導体素子32は、Z方向においてほぼ同じ高さに位置するとともに、X方向に並んで配置されている。
The sealing
図2および図8に示すように、2つの半導体素子32は、X方向およびZ方向に直交する軸AX2を対称軸として、線対称配置されている。本実施形態では、封止樹脂体22が平面略矩形状をなしており、軸AX2が、封止樹脂体22の外形のX方向中心と略一致するように、2つの半導体素子32が配置されている。
As shown in FIGS. 2 and 8, the two
ヒートシンク42、52は、複数の半導体素子32を挟むように配置されている。ヒートシンク42、52の板厚方向は、Z方向に略平行となっている。図2、図6、および図8に示すように、ヒートシンク42、52において、X方向が長手方向、Y方向が短手方向とされている。図4に示すように、ヒートシンク42は、はんだ92aを介してコレクタ電極32cに接続されている。ヒートシンク52は、はんだ92b、92cおよびターミナル62を介して、エミッタ電極32eに接続されている。
The heat sinks 42 and 52 are arranged so as to sandwich the plurality of
ヒートシンク52は、ターミナル62を介して半導体素子32が接続された本体部52aと、本体部52aに連なる継手部52bを有している。継手部52bは、Y方向において本体部52aの一端から延設されている。継手部52bは、本体部52aよりも厚みが薄くされている。ヒートシンク42は、封止樹脂体22の一面22aから露出され、ヒートシンク52は一面22aとは反対の裏面22bから露出されている。ヒートシンク42の露出面は一面22aと略面一とされ、ヒートシンク52の露出面は裏面22bと略面一とされている。
The
半導体装置12は3本以上の主端子72を備えている。主端子72は、コレクタ端子C2と、エミッタ端子E2を有している。コレクタ端子C2は、ヒートシンク42を介して、コレクタ電極42cと電気的に接続されている。エミッタ端子E2は、ヒートシンク52およびターミナル62を介して、エミッタ電極32eと電気的に接続されている。半導体装置12は、半導体装置11と同数の主端子72を有している。主端子72は、2本のコレクタ端子C2と、1本のエミッタ端子E2を有している。図8に示すように、リードフレーム102に、ヒートシンク42と、主端子72であるコレクタ端子C2およびエミッタ端子E2と、信号端子82が構成されている。図8に示す符号102aは外枠、符号102bは吊りリード、符号102cはタイバー、符号102dは基準孔である。
The
コレクタ端子C2は、ひとつの部材としてヒートシンク42と一体的に設けられている。コレクタ端子C2は、封止樹脂体21内に屈曲部を有しており、封止樹脂体22のひとつの側面22cにおいて、Z方向の中央付近から外部に突出している。エミッタ端子E2は、ヒートシンク52の継手部52bとの対向部E2aを有している。対向部E2aは、はんだ92dを介して継手部52bに接続されている。エミッタ端子E2は、封止樹脂体22内に屈曲部を有しており、コレクタ端子C2と同じ側面22cにおいて、Z方向の中央付近から外部に突出している。ヒートシンク52には、はんだ92c、92dとの接続部分をそれぞれ覆うように、たとえば環状の溝部が形成されてもよい。
The collector terminal C2 is integrally provided with the
コレクタ端子C2およびエミッタ端子E2の突出部分は、Y方向に延設されている。コレクタ端子C2およびエミッタ端子E2は、X方向に並んで配置され、それぞれの板厚方向はZ方向に略一致している。図3などに示すように、X方向において、コレクタ端子C2の間にエミッタ端子E2が配置されている。主端子72の並び順は、並びの中心に対して対称となっている。主端子72は、コレクタ端子C2、エミッタ端子E2、コレクタ端子C2順に並んで配置されている。主端子72と主端子71とは、並び順が互いに逆となっている。
The protruding portions of the collector terminal C2 and the emitter terminal E2 extend in the Y direction. The collector terminal C2 and the emitter terminal E2 are arranged side by side in the X direction, and their respective plate thickness directions substantially coincide with the Z direction. As shown in FIG. 3 and the like, the emitter terminal E2 is arranged between the collector terminals C2 in the X direction. The arrangement order of the
図2および図8に示すように、コレクタ端子C2およびエミッタ端子E2のそれぞれは、軸AX2を対称軸として線対称配置されている。エミッタ端子E2は、軸AX2上に配置されており、エミッタ端子E2の幅の中心が、軸AX2と略一致している。2本のコレクタ端子C2は、軸AX2を対称軸として線対称配置されている。以下では、図8に示すように、半導体素子32のひとつを半導体素子32a、半導体素子32の他のひとつを半導体素子32bと示すことがある。コレクタ端子C2のひとつは、軸AX2よりも半導体素子32a側に偏って配置され、コレクタ端子C2の他のひとつは、軸AX2よりも半導体素子32b側に偏って配置されている。
As shown in FIGS. 2 and 8, each of the collector terminal C2 and the emitter terminal E2 is arranged line-symmetrically with the axis AX2 as the axis of symmetry. The emitter terminal E2 is arranged on the shaft AX2, and the center of the width of the emitter terminal E2 substantially coincides with the shaft AX2. The two collector terminals C2 are arranged line-symmetrically with the axis AX2 as the axis of symmetry. In the following, as shown in FIG. 8, one of the
信号端子81は、封止樹脂体22の内部で、ボンディングワイヤ112を介して、半導体素子32のパッドに接続されている。信号端子82は、封止樹脂体21において、側面22cとは反対の側面22dから外部に突出している。
The
<半導体装置の製造方法>
次に、半導体装置11、12の製造方法について説明する。製造する工程(ステップ)は半導体装置11、12で同じであるため、半導体装置11を例に説明する。
<Manufacturing method of semiconductor devices>
Next, the manufacturing method of the
先ず、半導体装置11を構成する各要素を準備する。図8に示したリードフレーム101を準備する。また、半導体素子31と、ターミナル61と、ヒートシンク51を準備する。
First, each element constituting the
次いで、リードフレーム101のヒートシンク41における実装面上に、はんだ91aを介して、半導体素子31を配置する。コレクタ電極31cが実装面側となるように、はんだ91a上に半導体素子31を配置する。次に、エミッタ電極31e上に、はんだ91bを介して、ターミナル61を配置する。ターミナル61における半導体素子31とは反対の面上に、はんだ91cを配置する。はんだ91cについては、半導体装置11における高さばらつきを吸収可能な量、配置しておく。はんだ91b、91cは、予めターミナル61に迎えはんだとして設けておいてもよい。また、エミッタ端子E1の対向部E1a上に、はんだ91dを配置する。
Next, the
この積層状態で、1stリフローを行う。これにより、はんだ91aを介して、半導体素子31のコレクタ電極31cとヒートシンク41とが接続される。また、はんだ91bを介して、半導体素子31のエミッタ電極31eと対応するターミナル61とが接続される。すなわち、リードフレーム101、半導体素子31、およびターミナル61が一体化された接続体を得ることができる。はんだ91c、91dは、接続体において、後工程で用いる迎えはんだとなる。
In this laminated state, 1st reflow is performed. As a result, the
次いで、半導体素子31のパッドと信号端子81とを電気的に接続する。本実施形態では、ボンディングワイヤ111により、半導体素子31のパッドと信号端子81を接続する。
Next, the pad of the
次いで、ターミナル61側が上となるように、ヒートシンク41を図示しない台座上に配置する。そして、ターミナル61側の実装面が下にくるようにヒートシンク51をヒートシンク41上に配置する。この配置状態で、2ndリフローを行う。2ndリフローにより、リードフレーム101を含む接続体に、ヒートシンク51が一体化される。
Next, the
次いで、封止樹脂体21を形成する。本実施形態では、トランスファモールド法を採用する。リードフレーム101を含む接続体を金型内に配置し、封止樹脂体21を成形する。本実施形態では、ヒートシンク41、51が完全に覆われるように、封止樹脂体21を成形する。
Next, the sealing
次いで、外枠101aおよびタイバー101cなど、リードフレーム101の不要部分を除去する。これにより、半導体装置11を得ることができる。
Next, unnecessary parts of the
<半導体モジュールの概略構造>
次に、半導体モジュールの概略構造について説明する。ひとつの半導体モジュールにより、一相分の上下アーム7が構成される。3つの半導体モジュールにより、インバータ5が構成される。図9および図10に示すように、半導体モジュール10は、上記した半導体装置11、12と、連結部材13と、冷却器14を備えている。図9では、便宜上、冷却器14を省略している。
<Semiconductor module schematic structure>
Next, the schematic structure of the semiconductor module will be described. One semiconductor module constitutes one phase of the upper and
冷却器14は、熱伝導性に優れた金属材料、たとえばアルミニウム系の材料を用いて形成されている。冷却器14は、全体として扁平形状の管状体となっている。動作時に発熱する半導体装置11、12を冷却するため、半導体装置11、12と冷却器14とが交互に積層されている。半導体装置11、12と冷却器14はZ方向に並んで配置されている。半導体装置11、12のそれぞれは、冷却器14により挟まれている。冷却器14により、半導体装置11、12は両面側から冷却される。
The cooler 14 is formed by using a metal material having excellent thermal conductivity, for example, an aluminum-based material. The cooler 14 has a flat tubular body as a whole. In order to cool the
冷却器14には、図示しない導入管および排出管が接続されている。図示しないポンプによって冷媒を導入管に供給すると、積層された冷却器14内の流路に冷媒が流れる。これにより、半導体装置11、12のそれぞれが、冷媒によって冷却される。冷却器14のそれぞれを流れた冷媒は、排出管を介して排出される。
An introduction pipe and a discharge pipe (not shown) are connected to the cooler 14. When the refrigerant is supplied to the introduction pipe by a pump (not shown), the refrigerant flows through the flow path in the
半導体装置11において、高電位側のコレクタ端子C1は、電力ライン8Pに電気的に接続される。低電位側のエミッタ端子E1は、出力端子である。コレクタ端子C1は、P端子、正極端子とも称され、出力端子はO端子とも称される。半導体装置12において、高電位側のコレクタ端子C2は、出力端子である。低電位側のエミッタ端子E2は、電力ライン8Nに電気的に接続される。コレクタ端子C2はO端子とも称され、エミッタ端子E2はN端子、負極端子とも称される。
In the
図9および図10に示すように、上下アーム7を構成する1組の半導体装置11、12は、冷却器14を介して隣り合うように配置されている。半導体装置11、12は、コレクタ端子C1とエミッタ端子E2が対向し、エミッタ端子E1とコレクタ端子C2がそれぞれ対向するように、配置されている。対向とは、対応する封止樹脂体21、22からの突出部分の少なくとも一部において、板面同士が向き合う状態である。本実施形態では、対応する封止樹脂体21、22からの突出部分が、ほぼ全域で対向している。
As shown in FIGS. 9 and 10, a set of
連結部材13は、半導体装置11、12を接続する部材である。連結部材13は、上アーム7Uと下アーム7Lとを電気的に接続する配線である。連結部材13は、出力端子であるエミッタ端子E1およびコレクタ端子C2を電気的に接続している。ひとつの半導体モジュール10は、2組の出力端子を接続するために、2つの連結部材13を備えている。
The connecting
連結部材13は、たとえば金属板を加工することで形成されている。連結部材13は、架橋部材、繋ぎバスバーとも称される。連結部材13は、たとえば溶接により、エミッタ端子E1およびコレクタ端子C2に接続されている。本実施形態の連結部材13は、略コの字状(略U字状)をなしている。連結部材13の一端にエミッタ端子E1が接続され、他端にコレクタ端子C2が接続されている。連結部材13は、対応する出力端子と板面同士が対向するように配置され、この配置状態で接続されている。2つの連結部材13は、同一構造とされている。
The connecting
図11は、半導体モジュール10、すなわち上下アーム7の配線インダクタンス(寄生インダクタンス)を考慮した等価回路図である。図11では、スイッチング素子Q1のうち、半導体素子31aに形成されたスイッチング素子をQ1a、半導体素子31bに形成されたスイッチング素子をQ1bと示している。また、スイッチング素子Q2のうち、半導体素子32aに形成されたスイッチング素子をQ2a、半導体素子32bに形成されたスイッチング素子をQ2bと示している。Lc11、Lc12、Le11、Le12は、スイッチング素子Q1の並列回路の配線インダクタンスを示している。Lc21、Lc22、Le21、Le22は、スイッチング素子Q2の並列回路の配線インダクタンスを示している。
FIG. 11 is an equivalent circuit diagram in consideration of the wiring inductance (parasitic inductance) of the
上記したように、半導体装置11、12は、それぞれ3本以上の主端子71、72を備えている。すなわち、半導体装置11は、コレクタ端子C1およびエミッタ端子E1の少なくとも一方を複数本備えている。また、半導体装置12は、コレクタ端子C2およびエミッタ端子E2の少なくとも一方を複数本備えている。同じ種類の主端子を複数にして並列化する。たとえばエミッタ端子E1を並列化し、コレクタ端子C2を並列化する。これにより、主端子のインダクタンスを低減することができる。
As described above, the
半導体装置11、12で、主端子71、72の並び順が逆となっている。出力端子であるエミッタ端子E1およびコレクタ端子C2の本数が同じである。したがって、同じ種類(1種類)の半導体装置を用いて上下アームを構成する場合に較べて、出力端子同士の接続構造を簡素化し、これにより主回路配線のインダクタンスを低減することができる。主回路とは、平滑コンデンサCsと上下アーム7を含む回路である。
In the
コレクタ端子C1およびエミッタ端子E1の並び順が並びの中心に対して対称となっている。非対称の構成に較べて、配線インダクタンスLc11、Lc12を互いに近づけ、配線インダクタンスLe11、Le12を互いに近づけることができる。また、コレクタ端子C2およびエミッタ端子E2の並び順が並びの中心に対して対称となっている。非対称の構成に較べて、配線インダクタンスLc21、Lc22を互いに近づけ、配線インダクタンスLe21,Lc22を互いに近づけることができる。以上により、半導体装置11、12のそれぞれにおいて、スイッチング時に流れる電流のアンバランス、すなわちAC電流のアンバランスを抑制することができる。
The arrangement order of the collector terminal C1 and the emitter terminal E1 is symmetrical with respect to the center of the arrangement. The wiring inductances Lc11 and Lc12 can be brought closer to each other and the wiring inductances Le11 and Le12 can be brought closer to each other as compared with the asymmetrical configuration. Further, the arrangement order of the collector terminal C2 and the emitter terminal E2 is symmetrical with respect to the center of the arrangement. The wiring inductances Lc21 and Lc22 can be brought closer to each other and the wiring inductances Le21 and Lc22 can be brought closer to each other as compared with the asymmetrical configuration. As described above, in each of the
半導体装置11において、並び順を対称にすると、X方向において互いに隣り合うコレクタ端子C1およびエミッタ端子E1が増える。隣り合うコレクタ端子C1およびエミッタ端子E1は側面同士が対向している。磁束打消しの効果により、インダクタンスを低減することができる。同様に、半導体装置12においても、インダクタンスを低減することができる。
In the
複数の半導体素子31が、並び方向であるX方向と直交する軸A1Xに対して線対称配置されている。そして、軸A1Xを対称軸として、コレクタ端子C1およびエミッタ端子E1がそれぞれ線対称配置されている。これにより、コレクタ端子C1→スイッチング素子Q1a→エミッタ端子E2の電流経路と、コレクタ端子C1→スイッチング素子Q1b→エミッタ端子E2の電流経路とが、軸A1Xを対称軸としてほぼ線対称となる。すなわち、配線インダクタンスLc11、Lc12は、互いにほぼ等しくなる。配線インダクタンスLe11、Le12は、互いにほぼ等しくなる。したがって、半導体装置11において、AC電流のアンバランスを効果的に抑制することができる。
A plurality of
同様に、複数の半導体素子32が、並び方向であるX方向と直交する軸A2Xに対して線対称配置されている。そして、軸A2Xを対称軸として、コレクタ端子C2およびエミッタ端子E2がそれぞれ線対称配置されている。これにより、コレクタ端子C2→スイッチング素子Q2a→エミッタ端子E2の電流経路と、コレクタ端子C2→スイッチング素子Q2b→エミッタ端子E2の電流経路とが、軸A2Xを対称軸としてほぼ線対称となる。すなわち、配線インダクタンスLc21,Lc22は、互いにほぼ等しくなる。配線インダクタンスLe21,Le22は、互いにほぼ等しくなる。したがって、半導体装置12において、AC電流のアンバランスを効果的に抑制することができる。
Similarly, the plurality of
本実施形態では、並んで配置された半導体素子31の中心がY方向において完全一致している。また、並んで配置された半導体素子32の中心がY方向において完全一致している。これによれば、AC電流のアンバランスをより効果的に抑制できる。しかしながら、中心の完全一致に限定されない。Y方向の僅かなずれであれば、上記効果に準ずる効果を奏することができる。
In the present embodiment, the centers of the
また、主端子71、72には、平滑コンデンサCsやモータジェネレータ3との電気的な接続のために、バスバーなどが接続される。バスバーは、たとえば溶接される。よって、主端子71、72それぞれについて、少なくとも電流経路を形成する部分、すなわちバスバーとの接続位置までの部分について線対称とすれば、上記効果を奏することができる。
Further, a bus bar or the like is connected to the
軸AX1が、封止樹脂体21の外形のX方向中心と略一致している。これにより、半導体装置11の体格を小型化しつつ、上記効果を奏することができる。同じく、軸AX2が、封止樹脂体22の外形のX方向中心と略一致している。これにより、半導体装置12の体格を小型化しつつ、上記効果を奏することができる。
The shaft AX1 substantially coincides with the center of the outer shape of the sealing
複数の連結部材13によって、半導体装置11、12が接続されている。上アーム7Uと下アーム7Lとの接続経路の増加により、主回路配線のインダクタンスを低減することができる。
The
すべての主端子71が、封止樹脂体21の側面21cから突出するとともに、X方向に沿って配列されている。すべての主端子72が、封止樹脂体22の側面22cから突出するとともに、X方向に沿って配列されている。これにより、上アーム7Uと下アーム7Lとの接続や、平滑コンデンサCsとの接続を簡素化し、主回路配線のインダクタンスを低減することができる。
All the
コレクタ端子C1およびエミッタ端子E2の突出部分がほぼ全域で対向しており、エミッタ端子E1およびコレクタ端子C2の突出部分がほぼ全域で対向している。したがって、主回路配線のインダクタンスを効果的に低減することができる。 The protruding portions of the collector terminal C1 and the emitter terminal E2 face each other in substantially the entire area, and the protruding portions of the emitter terminal E1 and the collector terminal C2 face each other in substantially the entire area. Therefore, the inductance of the main circuit wiring can be effectively reduced.
ヒートシンク41、51が、複数の半導体素子31で共通化されている。したがって、スイッチング素子Q1間の電圧揺れを抑制することができる。同じく、ヒートシンク42、52が、半導体素子32で共通化されているため、スイッチング素子Q2間の電圧揺れを抑制することができる。さらには、部品点数も削減することができる。
The heat sinks 41 and 51 are shared by a plurality of
<半導体モジュールの詳細構造>
次に、上記した半導体モジュールの構造について詳細に説明する。図12は、図2に対応しており、封止樹脂体21、22内の要素を破線で示している。
<Detailed structure of semiconductor module>
Next, the structure of the above-mentioned semiconductor module will be described in detail. FIG. 12 corresponds to FIG. 2, and the elements in the sealing
半導体モジュール10は、上記したように3本以上の主端子71、72を有する半導体装置11、12を備えて構成されている。封止樹脂体成形時の位置精度などのため、主端子71、72のすべてをリードフレーム101、102に構成している。主端子71、72の並び順が逆であり、半導体装置11、12で、エミッタ端子E1、E2とヒートシンク51、52との接続構造に差が生じる。これにより、製造工程が複雑になる、すなわち生産性が低下する虞がある。
As described above, the
なお、リードフレーム101に、コレクタ端子C1とともにエミッタ端子E1を構成すると、ヒートシンク51側は金型にてクランプせず、ヒートシンク41(リードフレーム101)側のみクランプすることになる。ひとつの部材のみをクランプするため、封止樹脂体21を成形する際の位置精度が向上する。たとえば、樹脂漏れを抑制できる。リードフレーム102についても同様である。
If the
上記した問題に対して、本実施形態に係る半導体モジュール10では、図2〜図5および図12などに示すように、封止樹脂体21、22、および、主端子71、72の突出部分における少なくとも根元部分71r、72rが、互いに同じ構造とされている。封止樹脂体21、22は、互いに同じ形状および同じ大きさとされている。封止樹脂体21、22の外観が同じとされている。根元部分71r、72rは、互いに同じ形状および同じ大きさとされている。
In response to the above problem, in the
コレクタ端子C1とエミッタ端子E2の根元部分71r、72rは、同一構造とされている。エミッタ端子E1とコレクタ端子C2の根元部分71r、72rは、同一構造とされている。封止樹脂体21、22に対する根元部分71r、72rの配置(位置)も、互いに同じとされている。以上により、同一の金型を用いて、封止樹脂体21、22を成形することができる。金型の共通化により、生産性を向上することができる。たとえば型交換を不要にすることができる。
The
なお、根元部分71r、72rとは、主端子71、72のうち、封止樹脂体21、22の成形時に金型によってクランプされる部分である。封止樹脂体21,22の側面21c、22cから所定範囲(たとえば1mm程度)の部分である。配置が同じとは、たとえば封止樹脂体21、22が一致するように半導体装置11、12を積層した状態で、Z方向から投影視したときに、根元部分71r、72r同士がほぼ完全に重なる位置関係である。
また、ヒートシンク51とエミッタ端子E1との間に、はんだ91dを介したはんだ接合部121が形成されている。ヒートシンク52とエミッタ端子E2との間に、はんだ92dを介したはんだ接合部122が形成されている。そして、封止樹脂体21、22および根元部分71r、72rの少なくとも一方を半導体装置11、12の位置基準として、はんだ接合部121,122の少なくとも一部が、Y方向の同じ位置に設けられている。図12に示すように、X方向に平行な仮想線L1上に、はんだ接合部121、122がそれぞれ設けられている。
The
Further, a solder
これにより、同じリフロー工程、条件にて、はんだ接合を行うことができる。特に2ndリフローを同じ工程、条件にて行うことができる。X方向に沿って搬送しながらリフローを行う際、たとえばヒータの位置を同じにできる。また、ヒートシンク41、42の直下にヒータを設けた場合でも、ヒータからはんだ接合部121,122までの伝熱距離をほぼ等しくすることができる。これにより、リフロー時において、はんだ91d、92dの溶融状態に偏りが生じるのを抑制することができる。
As a result, solder bonding can be performed under the same reflow process and conditions. In particular, the 2nd reflow can be performed in the same process and conditions. When performing reflow while transporting along the X direction, for example, the positions of the heaters can be the same. Further, even when the heater is provided directly under the heat sinks 41 and 42, the heat transfer distance from the heater to the solder joints 121 and 122 can be made substantially equal. As a result, it is possible to prevent the
以上より、本実施形態に係る半導体モジュール10によれば、2種類(2品番)の半導体装置11、12を備えつつ、生産性を向上することができる。特に本実施形態では、はんだ接合部121、122のY方向中心が互いに一致している。これにより、生産性をさらに向上することができる。
From the above, according to the
また、リードフレーム101、102における他のクランプ部位についても、互いに同一構造とされ、封止樹脂体21、22に対する配置も互いに同じとされている。たとえば信号端子81、82の突出部分のうち、根元部分81r、82rは、同一構造とされるとともに、封止樹脂体21、22に対する配置(位置)も互いに同じとされている。吊りリード101b、102bの突出部分のうち、根元部分101br、102brは、同一構造とされるとともに、封止樹脂体21、22に対する配置(位置)も互いに同じとされている。
Further, the other clamp portions in the lead frames 101 and 102 have the same structure as each other, and the arrangement with respect to the sealing
本実施形態では、主端子71、72の突出部分全体で、同一構造および配置が互いに同じとされている。半導体装置11、12は、主端子71、72の電位(コレクタ/エミッタ)が逆となっているものの、外観が互いに同じである。これによれば、生産性をさらに向上することができる。たとえば、同じ工程、条件で製造しやすい。たとえば、平滑コンデンサCsとの接続を同じ工程、条件で行うことができる。
In the present embodiment, the same structure and arrangement are the same for the entire protruding portions of the
本実施形態では、図12に示すように、軸AX1を対称軸として、はんだ接合部121が線対称配置されている。軸A1Xを対称軸として、半導体素子31およびはんだ接合部121がそれぞれ線対称配置されている。また、軸AX2を対称軸として、はんだ接合部122が線対称配置されている。軸A2Xを対称軸として、半導体素子32およびはんだ接合部122がそれぞれ線対称配置されている。これにより、X方向において、リフロー(2ndリフロー)時のバランスがとれる。よって、生産性を向上することができる。たとえば、長手方向であるX方向においてヒートシンク51、52の傾きを抑制することができる。また、AC電流のアンバランスを抑制することができる。
In this embodiment, as shown in FIG. 12, the solder joints 121 are arranged line-symmetrically with the axis AX1 as the axis of symmetry. The
本実施形態では、リードフレーム101、102に設けられた位置決め用の基準孔101d、102dも、封止樹脂体21、22などを位置基準として、互いに同じ位置とされている。たとえば図示しない位置決めピンを基準孔101d、102dに合わせて位置決めする。したがって、半導体装置11、12において対応する要素の位置を精度良く合わせることができる。
In the present embodiment, the
本実施形態では、図12に示すように、複数の主端子71の幅W1と、複数の主端子72の幅W2とが、互いに等しくされている。換言すれば、リードフレーム101、102におけるX方向の幅が、互いに等しくされている。これにより、各工程において、基準孔101d、102dにより位置決め(本位置決め)する前に、リードフレーム101、102の外形により仮位置決めをすることができる。したがって、位置決めにかかる時間を短縮することができる。幅W1は、主端子71の幅方向において、複数の主端子71の配置領域の長さである。幅W2は、主端子72の幅方向において、複数の主端子72の配置領域の長さである。
In this embodiment, as shown in FIG. 12, the width W1 of the plurality of
本実施形態では、リードフレーム101、102において、厚肉部であるヒートシンク41、42が、同一構造とされている。ヒートシンク41、42の熱容量が同じであるため、半導体装置11、12を形成する際、同じリフロー工程、条件にて、はんだ接合を行うことができる。たとえば1stリフローを同じ工程、条件で行うことができる。
In the present embodiment, in the lead frames 101 and 102, the heat sinks 41 and 42, which are thick portions, have the same structure. Since the
本実施形態では、ヒートシンク51、52の構造が互いに異なる例を示したが、これに限定されない。図13に示す第1変形例のように、同一構造のヒートシンク51、52を採用してもよい。ヒートシンク51、52は、形状および大きさが互いに同じである。ヒートシンク51、52は、熱容量が同じである。これにより、2ndリフローを安定化させることができる。また、ヒートシンク51、52の共通化により、部品点数を削減することができる。
In the present embodiment, examples in which the structures of the heat sinks 51 and 52 are different from each other are shown, but the present invention is not limited to this. As in the first modification shown in FIG. 13,
半導体装置11、12の外観が同一の場合、半導体装置11、12の少なくともひとつに、他と区別するための目印を設けてもよい。目印は、バスバーなどが接続される部分よりも突出先端側に設けるとよい。すなわち、上下アーム7の電流動作に影響しない部分に設けるとよい。図14に示す第2変形例では、目印である切り欠き71mを、半導体装置11のエミッタ端子E1のひとつに設けている。これにより、誤って同じ半導体装置同士が接続されるのを抑制することができる。主端子71において、切り欠き71mの位置は、エミッタ端子E1に限定されない。切り欠き71mとともに、半導体装置12の異なる位置に別の切り欠きを設けてもよい。たとえばエミッタ端子E2の突出先端に切り欠きを設けてもよい。
When the appearances of the
切り欠きとは別の目印を用いてもよい。たとえば、印刷、レーザ加工などにより形成された目印を採用することもできる。生産性を向上するには、上記した切り欠きが好ましい。切り欠きは、たとえばリードフレーム101、102の形成時や、タイバー101c、102cなどの除去(リードカット)時に形成することができる。 A mark different from the notch may be used. For example, a mark formed by printing, laser processing, or the like can be adopted. In order to improve productivity, the above-mentioned notch is preferable. The notch can be formed, for example, when the lead frames 101 and 102 are formed, or when the tie bars 101c and 102c are removed (lead cut).
半導体装置11、12がそれぞれ3本の主端子71、72を備える例を示したが、これに限定されない。4本以上の主端子71、72を備える構成としてもよい。図15に示す第3変形例では、半導体装置11、12が、対応する主端子71、72を7本備えている。半導体装置11は、3本のコレクタ端子C1と、4本のエミッタ端子E1を備えている。コレクタ端子C1とエミッタ端子E1は、X方向において交互に配置されている。
An example is shown in which the
半導体装置12は、4本のコレクタ端子C2と、3本のエミッタ端子E2を備えている。コレクタ端子C2とエミッタ端子E2は、X方向において交互に配置されている。主端子71、72それぞれの並び順は、並びの中心に対して対称とされている。主端子71、72の中心から見た並び順は、互いに逆となっている。はんだ接合部121は4つ、はんだ接合部122は3つである。図15において、ヒートシンク51、52は、図13と同じ構造である。
The
半導体装置11、12が、対応する半導体素子31、32を2つ備える例を示したが、これに限定されない。半導体素子31、32を3つ以上備えてもよい。
An example is shown in which the
両面放熱構造の半導体装置11、12として、ターミナル61、62を備える例を示したが、これに限定されない。ターミナル61,62を備えない構成としてもよい。ヒートシンク41、42、51、52が、対応する封止樹脂体21、22から露出される例を示したが、封止樹脂体21、22から露出されない構成としてもよい。ヒートシンク41、42、51、52を、たとえば半導体素子31、32の個数に応じて複数に分割してもよい。しかしながら、一体化したほうが、生産性も向上できる。また、並列回路において電圧の揺らぎを抑制することができる。
An example of providing
(第2実施形態)
本実施形態において、先行実施形態と機能的におよび/または構造的に対応する部分および/または関連付けられる部分には、同一の参照符号を付与する。対応する部分および/または関連付けられる部分については、先行実施形態の説明を参照することができる。
(Second Embodiment)
In this embodiment, the same reference numerals are given to the parts that functionally and / or structurally correspond to and / or are associated with the prior embodiments. For the corresponding and / or associated part, the description of the prior embodiment can be referred to.
図16および図17に示すように、本実施形態に係る半導体モジュール10は、負荷線9をさらに備えている。負荷線9は、たとえば銅などの金属材料を用いて形成されている。負荷線9は、たとえば板状に形成されている。負荷線9は、バスバーとも称される。半導体モジュール10は、連結部材13として、負荷線9が連なっている連結部材13aと、負荷線9が連なっていない連結部材13bを備えている。
As shown in FIGS. 16 and 17, the
負荷線9は、連結部材13aと一体的に設けられてもよいし、連結部材13aに接続されてもよい。負荷線9は、連結部材13aの所定位置に連なっている。図16および図17では、便宜上、冷却器14を省略して図示している。
The
負荷線9を、連結部材13aのみに繋ぐことで、モータジェネレータ3との接続構造を簡素化することができる。また、コレクタ端子C1およびエミッタ端子E2と平滑コンデンサCsとの接続も簡素化できる。
By connecting the
半導体装置11、12の基本的な構成は、先行実施形態と同じである。半導体装置11は、1本のコレクタ端子C1と、2本のエミッタ端子E1を備えている。半導体装置12は、2本のコレクタ端子C2と1本のエミッタ端子E2を備えている。半導体装置11、12のエミッタ端子E1、E2は、対応するヒートシンク51、52にはんだ接合されている。
The basic configuration of the
以下では、エミッタ端子E1のひとつをエミッタ端子E11、他のひとつをエミッタ端子E12と示すことがある。コレクタ端子C2のひとつをコレクタ端子C21、他のひとつをコレクタ端子C22と示すことがある。X方向において、エミッタ端子E11は半導体素子31a側に配置され、エミッタ端子E12は半導体素子31b側に配置されている。コレクタ端子C21は半導体素子32a側に配置され、コレクタ端子C22は半導体素子32b側に配置されている。
In the following, one of the emitter terminals E1 may be referred to as an emitter terminal E11, and the other one may be referred to as an emitter terminal E12. One of the collector terminals C2 may be referred to as a collector terminal C21, and the other one may be referred to as a collector terminal C22. In the X direction, the emitter terminal E11 is arranged on the
以下に、負荷線9の連なる位置について説明する。
The positions where the
図18は、負荷線9の連なる位置を検証するため、配線抵抗を考慮した上下アーム7の回路モデルである。図18に示す負荷は、モータジェネレータ3の固定子巻線に相当する。負荷は、誘導性負荷(L負荷)である。以下では、P端子であるコレクタ端子C1を単にP、N端子であるエミッタ端子E2を単にN、出力線である負荷線9を単にOと示すことがある。
FIG. 18 is a circuit model of the upper and
図18に示すように、上下アーム7は、上アーム7Uと下アーム7Lを接続する経路として、第1経路F1と、第2経路F2を有している。以下において、単に経路F1、F2と示すことがある。第1経路F1は、連結部材13aと、エミッタ端子E11と、コレクタ端子C21を有している。連結部材13aは、出力端子であるエミッタ端子E11およびコレクタ端子C21に溶接されている。第1経路F1は、主たる抵抗成分として、エミッタ端子E11と連結部材13aとの溶接部分の抵抗R1と、連結部材13a自身の配線抵抗である抵抗R2、R3と、コレクタ端子C21と連結部材13aとの溶接部分の抵抗R4を有している。
As shown in FIG. 18, the upper and
第2経路F2は、連結部材13bと、エミッタ端子E12と、コレクタ端子C22を有している。連結部材13bは、出力端子であるエミッタ端子E12およびコレクタ端子C22に溶接されている。第2経路F2は、主たる抵抗成分として、エミッタ端子E12と連結部材13bとの溶接部分の抵抗R5と、連結部材13b自身の配線抵抗である抵抗R6、R7と、コレクタ端子C22と連結部材13bとの溶接部分の抵抗R8を有している。図18に示すモデルでは、負荷線9が上アーム7U寄りに連なり、第1経路F1において、負荷線9が連なる位置から下アーム7L側に、抵抗R2、R3があると仮定とした。
The second path F2 has a connecting
上記したように、連結部材13のひとつに負荷線9が連なる構成では、DC電流の経路が主として2つある。DC電流とは、スイッチング時ではなく、スイッチング素子がオンされている定常時に流れる電流である。図18に実線矢印で示すCP1、CP2は、上アーム7U側のスイッチング素子Q1(Q1a、Q1b)を駆動させているときの主電流経路である。破線矢印で示すCP3、CP4は、下アーム7L側のスイッチング素子Q2(Q2a、Q2b)を駆動させているときの主電流経路である。
As described above, in the configuration in which the
電流経路CP1は、コレクタ端子C1(P)→ヒートシンク41→スイッチング素子Q1a、Q1b→ヒートシンク51→エミッタ端子E11→連結部材13a→負荷線9(O)である。電流経路CP2は、コレクタ端子C1(P)→ヒートシンク41→スイッチング素子Q1a、Q1b→ヒートシンク51→エミッタ端子E12→連結部材13b→コレクタ端子C22→ヒートシンク42→コレクタ端子C21→連結部材13a→負荷線9(O)である。このように、電流経路CP1、CP2とで主回路配線の抵抗成分が異なるため、DC電流のアンバランスが生じる虞がある。
The current path CP1 is collector terminal C1 (P) →
同様に、電流経路CP3は、負荷線9(O)→連結部材13a→コレクタ端子C21→ヒートシンク42→スイッチング素子Q2a、Q2b→ヒートシンク52→エミッタ端子E2(N)である。電流経路CP4は、負荷線9(O)→連結部材13a→エミッタ端子E11→ヒートシンク51→エミッタ端子E12→連結部材13b→コレクタ端子C22→ヒートシンク42→スイッチング素子Q2a、Q2b→ヒートシンク52→エミッタ端子E2(N)である。このように、電流経路CP3、CP4とで主回路配線の抵抗成分が異なるため、DC電流のアンバランスが生じる虞がある。
Similarly, the current path CP3 is a load line 9 (O) → a connecting
図19は、図18に示すモデルにおいて、モータロックが生じたときに出力端子に流れる電流のシミュレーション結果を示している。図19(a)は、上アーム7U側を駆動させているときに、各出力端子に流れる電流を示している。図19(b)は、下アーム7L側を駆動させているときに、各出力端子に流れる電流を示している。図19では、エミッタ端子E11に流れる電流を実線、コレクタ端子C21に流れる電流を破線、エミッタ端子E12およびコレクタ端子C22に流れる電流を一点鎖線で示している。
FIG. 19 shows a simulation result of a current flowing through an output terminal when a motor lock occurs in the model shown in FIG. FIG. 19A shows the current flowing through each output terminal when the upper arm 7U side is being driven. FIG. 19B shows the current flowing through each output terminal when the
シミュレーションでは、負荷電流を1000[A]、上下アーム7の出力波形のデューティ比を55%とした。また、抵抗R1〜R8の値を互いに等しい値であるrとした。経路F1、F2の全抵抗値8rに対し、電流経路CP1の抵抗値はr、電流経路CP2の抵抗値は7r、電流経路CP3の抵抗値は3r、電流経路CP4の抵抗値は5rである。
In the simulation, the load current was 1000 [A], and the duty ratio of the output waveform of the upper and
よって、電流経路CP1のほうが、電流経路CP2よりも電流が流れやすい。スイッチング素子Q1の駆動時において、エミッタ端子E11のほうがエミッタ端子E12よりも大きな電流が流れる。また、電流経路CP3のほうが、電流経路CP4よりも電流が流れやすい。スイッチング素子Q2の駆動時において、コレクタ端子C21のほうがコレクタ端子C22よりも大きな電流が流れる。このように、経路F1を構成する出力端子、具体的にはエミッタ端子E11およびコレクタ端子C21側に電流が集中する。 Therefore, the current path CP1 is easier for the current to flow than the current path CP2. When the switching element Q1 is driven, a larger current flows in the emitter terminal E11 than in the emitter terminal E12. Further, the current path CP3 is easier for the current to flow than the current path CP4. When the switching element Q2 is driven, a larger current flows through the collector terminal C21 than at the collector terminal C22. In this way, the current is concentrated on the output terminals constituting the path F1, specifically, the emitter terminal E11 and the collector terminal C21.
スイッチング素子Q1の駆動時には、上下アーム7から負荷へ電流が流れる。図19(a)に示すように、PWM周期のオン期間には、コレクタ端子C1(P)からスイッチング素子Q1を介して負荷線9(O)に電流が流れる。エミッタ端子E11には、1000×7/8=875[A]の電流が流れる。オフ期間には、エミッタ端子E2(N)からダイオードD2を介して負荷線9(O)に電流が流れる。このとき、エミッタ端子E11には、1000×3/8=375[A]の電流が流れる。エミッタ端子E11に流れる電流は、875[A](デューティ比55%)、375[A](デューティ比45%)の矩形波である。エミッタ端子E11には、実効値換算で696[A]の電流が流れる。
When driving the switching element Q1, a current flows from the upper and
スイッチング素子Q2の駆動時には、負荷から上下アーム7に電流が流れる。PWM周期のオン期間には、負荷線9(O)からスイッチング素子Q2を介してエミッタ端子E2(N)に電流が流れる。コレクタ端子C21には、図19(b)に示すように、1000×5/8=625[A]の電流が流れる。オフ期間には、負荷線9(O)からダイオードD1を介してコレクタ端子C1(P)に電流が流れる。このとき、コレクタ端子C21には、1000×1/8=125[A]の電流が流れる。コレクタ端子C21に流れる電流は、625[A](デューティ比45%)、125[A](デューティ比55%)の矩形波である。コレクタ端子C21には、実効値換算で429[A]の電流が流れる。
When driving the switching element Q2, a current flows from the load to the upper and
このように、図18に示すモデルでは、上アーム7Uのほうが下アーム7LよりもDC電流のバランスが悪い。よって、DC電流のアンバランスにより電流が集中するエミッタ端子E11およびコレクタ端子C21の中でも、特にエミッタ端子E11に大きな電流が流れる。エミッタ端子E11のほうが、通電ストレスが大きい。
As described above, in the model shown in FIG. 18, the upper arm 7U has a poorer DC current balance than the
本実施形態の半導体モジュール10は、先行実施形態同様、ヒートシンク51、52と主端子71、72との接合部として、はんだ接合部121と、はんだ接合部122を有している。はんだ接合部121は、ヒートシンク51とエミッタ端子E11、E12のそれぞれとの間に形成されている。はんだ接合部122は、ヒートシンク52とエミッタ端子E2との間に形成されている。電流が集中するエミッタ端子E11およびコレクタ端子C21のうち、エミッタ端子E11には、はんだ接合部121が形成され、コレクタ端子C21には、はんだ接合部が形成されていない。コレクタ端子C21は、ひとつの部材としてヒートシンク42と連続的に設けられている。たとえばエレクトロマイグレーション効果は、流れる電流が大きくなるほど高くなる。エミッタ端子E11のほうが、コレクタ端子C21よりも通電ストレスに対する耐性が低い。
The
そこで、本実施形態では、経路F1において、負荷線9の連なる位置(以下、基準位置と示す)からエミッタ端子E11を介してヒートシンク51までの配線抵抗の値が、基準位置からコレクタ端子C21を介してヒートシンク42までの配線抵抗の値よりも大きくなるように、基準位置が設定されている。図16および図17に示すように、本実施形態に係る半導体モジュール10では、負荷線9が、略コの字(U字)状をなす連結部材13aのうち、コレクタ端子C21との溶接部分に連なっている。基準位置は、出力分岐点とも称される。
Therefore, in the present embodiment, in the path F1, the value of the wiring resistance from the continuous position of the load lines 9 (hereinafter referred to as the reference position) to the
図20は、図16および図17に示す半導体モジュール10の等価回路図である。連結部材13aにおいて、負荷線9が連なる基準位置BPは、下アーム7L寄りに設けられている。図20では、便宜上、基準位置BPとコレクタ端子C21との溶接部分の抵抗R4との間の配線抵抗をゼロとし、基準位置BPを、連結部材13aの配線抵抗R2、R3と抵抗R4との間に設けている。
FIG. 20 is an equivalent circuit diagram of the
経路F1において、基準位置BPから、エミッタ端子E11およびはんだ接合部121を介して、ヒートシンク51までの配線部分の抵抗値は、抵抗R1、R2、R3の合計値である。この抵抗値が、第1抵抗値に相当する。基準位置BPから、コレクタ端子C21を介して、ヒートシンク42までの配線部分の抵抗値は、抵抗R4の値である。この抵抗値が、第2抵抗値に相当する。たとえば各抵抗R1〜R8の値がrの場合、第1抵抗値は3r、第2抵抗値はrである。
In the path F1, the resistance value of the wiring portion from the reference position BP to the
以上により、通電ストレスに対する耐性が低いエミッタ端子E11側の半導体装置11において、エミッタ端子E11、E12のDC電流のアンバランスを抑制することができる。エミッタ端子E11、E12のDC電流のアンバランスの度合いを小さくすることができる。これにより、エミッタ端子E11に形成されたはんだ接合部121への電流集中を抑制することができる。DC電流のアンバランスの抑制により、はんだ接合部121に流れる電流を小さくすることができる。したがって、2種類(2品番)の半導体装置11、12を備える半導体モジュール10において、信頼性を向上することができる。
As described above, in the
上記した負荷線9の配置により、コレクタ端子C2側においてDC電流のアンバランスの度合いが大きくなり、コレクタ端子C21に流れる電流が大きくなる。しかしながら、コレクタ端子C21は、エミッタ端子E11よりも通電ストレスに対する耐性が高い。よって、半導体モジュール10全体として、信頼性を向上することができる。
Due to the arrangement of the
なお、はんだ接合の有無により、エミッタ端子E11のほうがコレクタ端子C21よりも通電ストレスに対する耐性が低い例を示したが、これに限定されない。たとえば、コレクタ端子C21がヒートシンク42にはんだ接合され、コレクタ端子C21のはんだ接合部の面積が、エミッタ端子E11のはんだ接合部121の面積よりも大きくされてもよい。はんだ接合の有無、はんだ接合部の面積などにより、通電ストレスに対する耐性の大小が決定される。
An example is shown in which the emitter terminal E11 has lower resistance to energization stress than the collector terminal C21 depending on the presence or absence of solder bonding, but the present invention is not limited to this. For example, the collector terminal C21 may be solder-bonded to the
本実施形態とは逆の構成、すなわち下アーム7L側のコレクタ端子C21のほうが、上アーム7U側のエミッタ端子E11よりも通電ストレスに対する耐性が低くされた構成としてもよい。この場合、経路F1において、基準位置BPからヒートシンク42までの配線抵抗値が、基準位置BPからヒートシンク51までの配線抵抗値よりも大きくなるように、負荷線9を設ければよい。たとえば、基準位置BPを、連結部材13aにおいて上アーム7U寄りに設ければよい。
The configuration opposite to that of the present embodiment, that is, the collector terminal C21 on the
本実施形態では、連結部材13a、13bが、同一構造とされている。これによれば、負荷線9の基準位置BPにより、DC電流のアンバランスを調整しやすい。同一構造の連結部材13a、13bを用い、溶接も同様に行うことで、経路F1全体の抵抗値と、経路F2全体の抵抗値とを、ほぼ等しくすることができる。
In this embodiment, the connecting
経路F1、F2の抵抗値が等しい場合、エミッタ端子E11に流れる電流とコレクタ端子C21に流れる電流とのクロスポイントにおける抵抗比率xが、モータロック時に設定される出力波形のデューティ比とほぼ一致することが明らかとなった。図21は、モータロック時に設定される種々のデューティ比において、抵抗比率xとエミッタ端子E11およびコレクタ端子C21の実効値電流の比率の関係を示している。以下において、区別のため、クロスポイントの抵抗比率をx0と示す。 When the resistance values of the paths F1 and F2 are equal, the resistance ratio x at the cross point between the current flowing through the emitter terminal E11 and the current flowing through the collector terminal C21 is substantially the same as the duty ratio of the output waveform set when the motor is locked. Became clear. FIG. 21 shows the relationship between the resistance ratio x and the ratio of the effective value currents of the emitter terminal E11 and the collector terminal C21 at various duty ratios set when the motor is locked. In the following, for the sake of distinction, the resistance ratio of the cross points is shown as x0.
抵抗比率xは、経路F1全体の抵抗値に対する第1抵抗値の比率である。図20において、抵抗R1〜R4の合計値を1とすると、抵抗R1、R2、R3の合計値がx、抵抗R4が(1−x)である。モータロック時のデューティ比は、一般的に50%程度(たとえば40〜60%の範囲の中)に設定される。デューティ比は、図21(a)が50%、図21(b)が55%、図21(c)が60%である。上記したシミュレーション結果は、図21(b)において、抵抗比率xが0.25の場合の結果である。抵抗比率x=0.25において、エミッタ端子E11とコレクタ端子C21との実効値電流の比率は0.62:0.38である。 The resistance ratio x is the ratio of the first resistance value to the resistance value of the entire path F1. In FIG. 20, assuming that the total value of the resistors R1 to R4 is 1, the total value of the resistors R1, R2, and R3 is x, and the resistor R4 is (1-x). The duty ratio at the time of motor lock is generally set to about 50% (for example, in the range of 40 to 60%). The duty ratio is 50% in FIG. 21 (a), 55% in FIG. 21 (b), and 60% in FIG. 21 (c). The above simulation result is the result when the resistance ratio x is 0.25 in FIG. 21B. When the resistance ratio x = 0.25, the ratio of the effective value current between the emitter terminal E11 and the collector terminal C21 is 0.62: 0.38.
図21に示すように、いずれのデューティ比においても、クロスポイントの抵抗比率x0とデューティ比Rdが一致している。図21(a)において、抵抗比率x0は、0.55である。図21(b)において、抵抗比率x0は、0.5である。図21(c)において、抵抗比率x0は、0.6である。 As shown in FIG. 21, the resistance ratio x0 of the cross point and the duty ratio Rd are the same in all the duty ratios. In FIG. 21A, the resistance ratio x0 is 0.55. In FIG. 21B, the resistance ratio x0 is 0.5. In FIG. 21 (c), the resistance ratio x0 is 0.6.
したがって、モータロック時に設定されるデューティ比をRdとすると、エミッタ端子E11のほうが通電ストレスに対する耐性が低い場合、x≧Rdを満たすように、抵抗比率x、すなわち基準位置BPを設定するとよい。この関係を満たすことで、エミッタ端子E11の実効値電流を、コレクタ端子C21の実効値電流以下にすることができる。これにより、半導体モジュール10の信頼性を向上することができる。x>Rdを満たすと、エミッタ端子E11の実効値電流を、コレクタ端子C21の実効値電流未満にすることができる。これにより、半導体モジュール10の信頼性をさらに向上することができる。
Therefore, assuming that the duty ratio set at the time of motor lock is Rd, when the emitter terminal E11 has lower resistance to energization stress, the resistance ratio x, that is, the reference position BP may be set so as to satisfy x ≧ Rd. By satisfying this relationship, the effective value current of the emitter terminal E11 can be made equal to or less than the effective value current of the collector terminal C21. Thereby, the reliability of the
コレクタ端子C21のほうが通電ストレスに対する耐性が低い場合、x≦Rdを満たすように、抵抗比率x、すなわち基準位置BPを設定するとよい。この関係を満たすことで、コレクタ端子C21の実効値電流を、エミッタ端子E11の実効値電流以下にすることができる。これにより、半導体モジュール10の信頼性を向上することができる。x<Rdを満たすと、コレクタ端子C21の実効値電流を、エミッタ端子E11の実効値電流未満にすることができる。これにより、半導体モジュール10の信頼性をさらに向上することができる。
When the collector terminal C21 has a lower resistance to energization stress, the resistance ratio x, that is, the reference position BP may be set so as to satisfy x ≦ Rd. By satisfying this relationship, the effective value current of the collector terminal C21 can be made equal to or less than the effective value current of the emitter terminal E11. Thereby, the reliability of the
連結部材13a、13bが、同一構造の例を示したが、これに限定されない。経路F1、F2の抵抗値がほぼ等しい例を示したが、これに限定されない。連結部材13a、13bの構造が異なる構成にも適用できる。経路F1、F2の抵抗値が異なる構成にも適用できる。たとえば、幅、厚み、長さの少なくとも1つを、連結部材13a、13bの少なくとも一部において異ならせてもよい。たとえば同一構造の連結部材13a、13bを用いつつ、溶接抵抗(抵抗R1、R4、R5、R8)を異ならせることで、経路F1、F2の抵抗値が異なるようにしてもよい。連結部材13a、13bと出力端子との接続は溶接に限定されない。溶接以外の固定手段、たとえば接合部材による固定、締結などを用いてもよい。
The connecting
たとえば、図20において、経路F1側の抵抗R1〜R4の値をそれぞれr、経路F2側の抵抗R5〜R8の値をそれぞれ2rとしたときの、実効値電流の比率と抵抗比率xとの関係を図22に示す。経路F1全体の抵抗値に対する経路F2全体の抵抗値の比をkとすると、k=2である。デューティ比は、図22(a)が50%、図22(b)が55%、図22(c)が60%である。 For example, in FIG. 20, the relationship between the ratio of the effective value current and the resistance ratio x when the values of the resistors R1 to R4 on the path F1 side are r and the values of the resistors R5 to R8 on the path F2 side are 2r, respectively. Is shown in FIG. Assuming that the ratio of the resistance value of the entire path F2 to the resistance value of the entire path F1 is k, k = 2. The duty ratio is 50% in FIG. 22 (a), 55% in FIG. 22 (b), and 60% in FIG. 22 (c).
図22(a)に示すように、デューティ比が50%の場合、クロスポイントの抵抗比率x0はデューティ比Rdと一致する。図22(b)および図22(c)に示すように、デューティ比が55%、60%の場合、抵抗比率x0とデューティ比Rdとにずれが生じている。抵抗比率x0のほうがデューティ比Rdよりも大きい値となっている。デューティ比が55%の場合、抵抗比率x0は0.6である。デューティ比が60%の場合、抵抗比率x0は0.7である。 As shown in FIG. 22A, when the duty ratio is 50%, the cross point resistance ratio x0 coincides with the duty ratio Rd. As shown in FIGS. 22 (b) and 22 (c), when the duty ratios are 55% and 60%, there is a discrepancy between the resistance ratio x0 and the duty ratio Rd. The resistance ratio x0 is larger than the duty ratio Rd. When the duty ratio is 55%, the resistance ratio x0 is 0.6. When the duty ratio is 60%, the resistance ratio x0 is 0.7.
経路F1、F2の抵抗値が一致しない場合、クロスポイントの抵抗比率x0が、下記式1により決定される。
(式1)x0={(Rd−0.5)×k+0.5}
When the resistance values of the paths F1 and F2 do not match, the resistance ratio x0 of the cross point is determined by the
(Equation 1) x0 = {(Rd-0.5) xk + 0.5}
したがって、エミッタ端子E11のほうが通電ストレスに対する耐性が低い場合、下記式2を満たすように、抵抗比率x、すなわち基準位置BPを設定するとよい。
(式2)x≧{(Rd−0.5)×k+0.5}
この関係を満たすことで、エミッタ端子E11の実効値電流を、コレクタ端子C21の実効値電流以下にすることができる。下記式3を満たすと、エミッタ端子E11の実効値電流を、コレクタ端子C21の実効値電流未満にすることができる。
(式3)x>{(Rd−0.5)×k+0.5}
Therefore, when the emitter terminal E11 has a lower resistance to energization stress, it is preferable to set the resistance ratio x, that is, the reference position BP so as to satisfy the
(Equation 2) x ≧ {(Rd-0.5) × k + 0.5}
By satisfying this relationship, the effective value current of the emitter terminal E11 can be made equal to or less than the effective value current of the collector terminal C21. When the
(Equation 3) x> {(Rd-0.5) × k + 0.5}
コレクタ端子C21のほうが通電ストレスに対する耐性が低い場合、下記式4を満たすように、抵抗比率x、すなわち基準位置BPを設定するとよい。
(式4)x≦{(Rd−0.5)×k+0.5}
この関係を満たすことで、コレクタ端子C21の実効値電流を、エミッタ端子E11の実効値電流以下にすることができる。下記式5を満たすと、コレクタ端子C21の実効値電流を、エミッタ端子E11の実効値電流未満にすることができる。
(式5)x<{(Rd−0.5)×k+0.5}
When the collector terminal C21 has a lower resistance to energization stress, the resistance ratio x, that is, the reference position BP may be set so as to satisfy the
(Equation 4) x ≤ {(Rd-0.5) x k + 0.5}
By satisfying this relationship, the effective value current of the collector terminal C21 can be made equal to or less than the effective value current of the emitter terminal E11. When the
(Equation 5) x << {(Rd-0.5) × k + 0.5}
上記した式1〜5の関係については、k=2以外においても成立する。たとえば、k=1.5の場合を、図23に示す。デューティ比は、図23(a)が50%、図23(b)が55%、図23(c)が60%である。デューティ比が50%の場合、クロスポイントの抵抗比率x0はデューティ比Rdと一致する。デューティ比が55%の場合、抵抗比率x0は0.575である。デューティ比が60%の場合、抵抗比率x0は0.65である。いずれのデューティ比においても、クロスポイントの抵抗比率x0は、上記した式1により算出される値と一致する。
The relationship of the
k=0.5の場合を、図24に示す。デューティ比は、図24(a)が50%、図24(b)が55%、図24(c)が60%である。デューティ比が50%の場合、クロスポイントの抵抗比率x0はデューティ比Rdと一致する。デューティ比が55%の場合、抵抗比率x0は0.525である。デューティ比が60%の場合、抵抗比率x0は0.55である。いずれのデューティ比においても、クロスポイントの抵抗比率x0は、上記した式1により算出される値と一致する。なお、上記式1〜5の関係は、たとえばk=1でも成立する。
The case where k = 0.5 is shown in FIG. The duty ratio is 50% in FIG. 24 (a), 55% in FIG. 24 (b), and 60% in FIG. 24 (c). When the duty ratio is 50%, the cross point resistance ratio x0 coincides with the duty ratio Rd. When the duty ratio is 55%, the resistance ratio x0 is 0.525. When the duty ratio is 60%, the resistance ratio x0 is 0.55. In any of the duty ratios, the cross point resistance ratio x0 matches the value calculated by the
負荷線9の位置は、上記例に限定されない。たとえばエミッタ端子E11の通電ストレスに対する耐性が低い場合、図25に示す第4変形例のように、連結部材13aを、コレクタ端子C21との接続部分よりも延設し、この延設部分に負荷線9が連なる構成としてもよい。図26に示す第5変形例のように、略コの字状をなす連結部材13aにおいて、エミッタ端子E11およびコレクタ端子C21との接続部を繋ぐ繋ぎ部に、負荷線9が連なる構成としてもよい。この場合、溶接抵抗に差を設ける、および/または、連結部材13aにおける接続部の幅を異ならせればよい。図27に示す第6変形例のように、Y方向において連結部材13aを反転させてもよい。
The position of the
経路F1において、エミッタ端子E11およびコレクタ端子C21と連結部材13aとの接続数が同じ例を示したが、これに限定されない。エミッタ端子E11とコレクタ端子C21とで接続数を異ならせることで、基準位置BPからの配線抵抗を調整することもできる。たとえば図28に示す第7変形例では、板厚方向の表裏でコレクタ端子C21に連結部材13aが接続されている。連結部材13a、13bの構造が互いに異なっている。コレクタ端子C21は2つの接続部を有し、エミッタ端子E11は1つの接続部を有している。2つの接続部により、コレクタ端子C21の接続面積が大きい。これにより、抵抗R4の値が、抵抗R1の値よりも小さくなっている。
An example in which the number of connections between the emitter terminal E11 and the collector terminal C21 and the connecting
図29に示す第8変形例のように、連結部材13a、13bが、ワイヤなどの細線15によって電気的に接続された構成としてもよい。細線15の抵抗値は、電流経路CP1、CP2、CP3、CP4を構成する他の要素の抵抗値に較べて十分に大きい。細線15は、DC電流のバランスに大きな影響を与えない。
As in the eighth modification shown in FIG. 29, the connecting
半導体装置11、12をZ方向に積層配置する例を示したが、これに限定されない。たとえば図30に示す第9変形例のように、平置きの状態で接続することもできる。図30に示す符号B1は正極側のバスバーであり、符号B2は負極側のバスバーである。バスバーB1を介して、コレクタ端子C1が平滑コンデンサCsの正極側の端子に接続される。バスバーB2を介して、エミッタ端子E2が平滑コンデンサCsの負極側の端子に接続される。図30では、封止樹脂体21、22など、半導体装置11、12の要素の一部を省略して図示している。
An example in which the
半導体装置11、12の構造は、両面放熱構造に限定されない。片面放熱構造にも適用できる。また、縦型構造のスイッチング素子に限定されず、横型構造のスイッチング素子(たとえばLDMOS)にも適用できる。片面放熱構造の場合、たとえば平置き状態での接続構造を採用することができる。
The structures of the
半導体装置11、12が複数の半導体素子31、32を備える例を示したが、これに限定されない。1つの半導体素子31、32を備える構成において、複数の経路、たとえば2つの経路F1、F2を有すると、DC電流のアンバランスを生じ得る。よって、半導体装置11、12が1つの半導体素子31、32のみを備える構成にも適用することができる。
An example is shown in which the
半導体装置11、12が封止樹脂体21、22を備える例を示したが、これに限定されない。封止樹脂体21、22を備えない構成としてもよい。
Examples of the
(第3実施形態)
本実施形態において、先行実施形態と機能的におよび/または構造的に対応する部分および/または関連付けられる部分には、同一の参照符号を付与する。対応する部分および/または関連付けられる部分については、先行実施形態の説明を参照することができる。
(Third Embodiment)
In this embodiment, the same reference numerals are given to the parts that functionally and / or structurally correspond to and / or are associated with the prior embodiments. For the corresponding and / or associated part, the description of the prior embodiment can be referred to.
図31は、本実施形態に係る半導体装置11、12を示している。図31では、便宜上、2つの半導体装置11、12を横並びで図示している。図31では、図12同様、封止樹脂体21、22内の要素を破線で示している。
FIG. 31 shows
半導体装置11、12の基本的な構成は、先行実施形態と同じである。半導体装置11、12は、両面放熱構造をなしている。Z方向からの平面視において、ヒートシンク51、52の面積が、対応するヒートシンク41、42の面積よりも小さくされている。ヒートシンク51(本体部51a)の長手方向において、2つの半導体素子31が並んで配置されている。同じく、ヒートシンク52(本体部52a)の長手方向において、2つの半導体素子32が並んで配置されている。
The basic configuration of the
半導体装置11は、はんだ接合部121を有している。はんだ接合部121は、エミッタ端子E1のそれぞれとヒートシンク51との間に形成されている。半導体装置12は、はんだ接合部122を有している。はんだ接合部122は、エミッタ端子E2とヒートシンク52との間に形成されている。
The
半導体装置11、12は、はんだ接合部131、132をさらに有している。はんだ接合部131は、ターミナル61のそれぞれとヒートシンク51との間に形成されている。はんだ接合部132は、ターミナル62のそれぞれとヒートシンク52との間に形成されている。図31では、他と区別するために、はんだ接合部121、122、131、132にハッチングを施している。
The
ヒートシンク51、52の面積が、ヒートシンク41、42の面積よりも小さい場合、上記したように2ndリフローによって、ヒートシンク51、52側のはんだ接合部が形成される。たとえば半導体装置12を形成する場合、図32に示すように、ヒートシンク42を含む接続体を、はんだ92c、92dが上になるように台座200上に配置する。次いで、ヒートシンク52を配置する。この配置状態で、2ndリフローを行う。その際、部材の自重、冶具などにより、台座200をZ方向の位置基準としてヒートシンク42の位置が決定する。
When the area of the heat sinks 51 and 52 is smaller than the area of the heat sinks 41 and 42, the solder joint on the heat sinks 51 and 52 side is formed by the 2nd reflow as described above. For example, when forming the
ヒートシンク52については、台座200上に冶具201で位置決めされて配置されるものの、Z方向については、はんだの溶融時においてフリーである。ヒートシンク52の重心Cg2と、ヒートシンク52に接続されるはんだの表面張力との関係により、ヒートシンク52に傾きが生じる虞がある。たとえばはんだ92c、92dが同じタイミングで固まらないことも考えられる。はんだの液相から固相への体積変化が、傾きに影響を及ぼす虞がある。なお、半導体装置11(ヒートシンク51)についても同様である。図32では、ヒートシンク42、52とはんだ92c、92dに着目し、便宜上、他の要素をヒートシンク42と一体的に図示している。
Although the
本実施形態に係る半導体装置11では、ヒートシンク51の主たるはんだ接合部が、ヒートシンク51の重心Cg1を通る軸AX11を対称軸として線対称配置されている。軸AX11は、ヒートシンク51の長手方向、すなわちX方向と半導体素子31の板厚方向であるZ方向とに直交している。同じく、半導体装置12では、主たるはんだ接合部が、ヒートシンク52の重心Cg2を通る軸AX12を対称軸として線対称配置されている。軸AX12は、ヒートシンク52の長手方向、すなわちX方向と半導体素子32の板厚方向であるZ方向とに直交している。
In the
この配置により、ヒートシンク51、52の長手方向において、重心Cg1、Cg2に対してほぼ同じ距離で、ほぼ同じ表面張力が作用する。これにより、長手方向の一方側と他方側とで、図32に示すようにトルクがほぼ釣り合う。したがって、面積の大きいヒートシンク41、42をZ方向において位置決めし、この状態でヒートシンク51、52のはんだ接合部を形成する際に、ヒートシンク41、42とヒートシンク51、52とが相対的に傾くのを抑制することができる。 With this arrangement, substantially the same surface tension acts on the centers of gravity Cg1 and Cg2 at substantially the same distance in the longitudinal direction of the heat sinks 51 and 52. As a result, the torques are substantially balanced on one side and the other side in the longitudinal direction as shown in FIG. Therefore, when the heat sinks 41 and 42 having a large area are positioned in the Z direction and the solder joints of the heat sinks 51 and 52 are formed in this state, the heat sinks 41 and 42 and the heat sinks 51 and 52 are relatively tilted. It can be suppressed.
特に長手方向において傾くのを抑制することができる。同じ傾きでも、長手方向のほうが短手方向よりも変位量が大きくなる。本実施形態によれば、変位量を抑制することができる。傾きの抑制により、たとえば放熱性を確保することができる。並列接続される半導体素子31、32において、配線インダクタンスのずれを抑制することができる。
In particular, it is possible to suppress tilting in the longitudinal direction. Even with the same inclination, the amount of displacement is larger in the longitudinal direction than in the lateral direction. According to this embodiment, the displacement amount can be suppressed. By suppressing the inclination, for example, heat dissipation can be ensured. In the
本実施形態では、半導体装置11が、ヒートシンク51に形成されるはんだ接合部として、ヒートシンク51と半導体素子31とを電気的に接続するはんだ接合部131と、ヒートシンク51とエミッタ端子E1とを電気的に接続するはんだ接合部121を有している。はんだ接合部131は、はんだ91cを含んで形成され、はんだ接合部121は、はんだ91dを含んで形成されている。半導体装置11は、2つのはんだ接合部131と、2つのはんだ接合部121を有している。
In the present embodiment, the
2つのはんだ接合部131は、軸AX11を対称軸として、線対称配置されている。これにより、ヒートシンク51の長手方向において、はんだ91cの表面張力のバランスがとれる。2つのはんだ接合部121は、軸AX11を対称軸として、線対称配置されている。これにより、ヒートシンク51の長手方向において、はんだ91dの表面張力のバランスがとれる。以上により、ヒートシンク51に長手方向の傾きが生じるのを抑制することができる。
The two
同じく、半導体装置12が、ヒートシンク52に形成されるはんだ接合部として、ヒートシンク52と半導体素子32とを電気的に接続するはんだ接合部132と、ヒートシンク52とエミッタ端子E2とを電気的に接続するはんだ接合部122を有している。はんだ接合部132は、はんだ92cを含んで形成され、はんだ接合部122は、はんだ92dを含んで形成されている。半導体装置12は、2つのはんだ接合部132と、1つのはんだ接合部122を有している。
Similarly, the
2つのはんだ接合部132は、軸AX12を対称軸として、線対称配置されている。これにより、ヒートシンク52の長手方向において、はんだ92cの表面張力のバランスがとれる。はんだ接合部122は、軸AX12を対称軸として、線対称配置されている。これにより、ヒートシンク52の長手方向において、はんだ92dの表面張力のバランスがとれる。以上により、ヒートシンク52に長手方向の傾きが生じるのを抑制することができる。
The two
本実施形態では、ヒートシンク51との接続面積が大きい順に、少なくとも上位2つのはんだ接合部が、ヒートシンク51の短手方向において軸AX21と重なるように設けられている。軸AX21は、ヒートシンク51の短手方向、すなわちY方向とZ方向とに直交し、且つ、重心Cg1を通る。表面張力が軸AX21に近い位置で働くため、短手方向において、傾きを生じさせるトルクを小さくすることができる。これにより、ヒートシンク51に短手方向の傾きが生じるのを抑制することができる。本実施形態では、すべてのはんだ接合部131が、軸AX21上に設けられている。
In the present embodiment, at least the upper two solder joints are provided so as to overlap the shaft AX21 in the lateral direction of the
同じく、ヒートシンク52との接続面積が大きい順に、少なくとも上位2つのはんだ接合部が、ヒートシンク52の短手方向において軸AX22と重なるように設けられている。軸AX22は、ヒートシンク52の短手方向、すなわちY方向とZ方向とに直交し、且つ、重心Cg2を通る。表面張力が軸AX22に近い位置で働くため、短手方向において、傾きを生じさせるトルクを小さくすることができる。これにより、ヒートシンク52に短手方向の傾きが生じるのを抑制することができる。本実施形態では、すべてのはんだ接合部132が、軸AX22上に設けられている。
Similarly, at least the upper two solder joints are provided so as to overlap the
本実施形態では、はんだ接合部121、122が、軸AX21、AX22と重ならないように、短手方向において軸AX21、AX22とは離れた位置に設けられている。これにより、ヒートシンク51、52と、半導体素子31、32およびエミッタ端子E1、E2との接続構造を簡素化することができる。特に、半導体装置11において、2つのはんだ接合部121が、軸AX21に対して同じ側に配置されているため、構造を簡素化することができる。
In the present embodiment, the solder joints 121 and 122 are provided at positions separated from the shafts AX21 and AX22 in the lateral direction so as not to overlap the shafts AX21 and AX22. This makes it possible to simplify the connection structure between the heat sinks 51 and 52, the
本実施形態でも、図31に示すように、封止樹脂体21の側面21cから、すべての主端子71が突出している。そして、Z方向からの平面視において、はんだ接合部131の中心131cが、短手方向において、軸AX21よりもはんだ接合部121から離れた位置に設けられている。これにより、はんだ91dの表面張力によるトルクを打ち消す側に、はんだ91cの表面張力を作用させることができる。したがって、ヒートシンク51の短手方向の傾きを効果的に抑制することができる。中心131cは、エミッタ電極31eの中心とほぼ一致する。
Also in this embodiment, as shown in FIG. 31, all the
同じく、封止樹脂体22の側面22cから、すべての主端子72が突出している。そして、Z方向からの平面視において、はんだ接合部132の中心132cが、短手方向において、軸AX22よりもはんだ接合部122から離れた位置に設けられている。これにより、はんだ92dの表面張力によるトルクを打ち消す側に、はんだ92cの表面張力を作用させることができる。したがって、ヒートシンク52の短手方向の傾きを効果的に抑制することができる。中心132cは、エミッタ電極32eの中心とほぼ一致する。
Similarly, all the
放熱部材として、ヒートシンク41、42、51、52の例を示したがこれに限定されない。たとえばヒートシンク41、42およびヒートシンク51、52の少なくとも一方として、DBC(Direct Bonded Copper)基板を採用することもできる。
Examples of
半導体装置11が備える半導体素子31の個数、配置は、上記例に限定されない。半導体装置12が備える半導体素子32の個数、配置は、上記例に限定されない。3つ以上の半導体素子31、32を備えてもよい。4つの半導体素子31を備えることで、図33に示す第10変形例では、半導体装置11が4つのはんだ接合部131を有している。
The number and arrangement of the
複数の半導体素子31、32の一部がX方向に並んで配置され、残りの半導体素子31、32が並んで配置された半導体素子31、32に対してY方向にずれて配置された構成を採用できる。この場合も、複数のはんだ接合部131、132が、軸AX11、AX12に対して線対称配置とされればよい。図34に示す第11変形例では、半導体装置11が3つのはんだ接合部131を有している。2つのはんだ接合部131が、軸AX11に対して線対称配置となるように、X方向に並んで配置されている。残りのはんだ接合部131は、他の2つに対してY方向にずれて配置されるとともに、軸AX11に対して線対称配置とされている。図33、図34では、便宜上、信号端子81および吊りリード101bなどを省略している。図33、図34では、半導体装置11を示したが、半導体装置12に適用することもできる。
A configuration in which some of the plurality of
半導体装置11、12が、封止樹脂体21、22を備える例を示したが、これに限定されない。封止樹脂体21、22のない構成としてもよい。
Examples of the
(第4実施形態)
本実施形態において、先行実施形態と機能的におよび/または構造的に対応する部分および/または関連付けられる部分には、同一の参照符号を付与する。対応する部分および/または関連付けられる部分については、先行実施形態の説明を参照することができる。
(Fourth Embodiment)
In this embodiment, the same reference numerals are given to the parts that functionally and / or structurally correspond to and / or are associated with the prior embodiments. For the corresponding and / or associated part, the description of the prior embodiment can be referred to.
先行実施形態に示した半導体装置11は、ヒートシンク51と主端子71とのはんだ接合部121を有している。半導体装置12は、ヒートシンク52と主端子72とのはんだ接合部122を有している。図35では、一例として、半導体装置12のはんだ接合部122周辺を模式的に示している。図35では、電流の流れ実線矢印で示している。
The
図35に示すように、ヒートシンク52の継手部52bと、エミッタ端子E2の対向部E2aとの間にはんだ92dが介在し、はんだ接合部122が形成されている。継手部52bよりも対向部E2aのほうが電流が流れにくいと、はんだ接合部122において、低抵抗である継手部52b内を、より遠くまで流れようとする動きが強まる。これにより、はんだ92dにおいて、流れ方向手前より、奥側の電流密度が大きくなる。このように、はんだ92dにおいて、電流が局所的に集中しやすい。
As shown in FIG. 35, the
ヒートシンク52およびエミッタ端子E2は、いずれも銅などの金属材料を用いて形成されている。ヒートシンク52およびエミッタ端子E2は、少なくとも主成分金属が同じである。たとえば、対向部E2aが継手部52bよりも薄いと、対向部E2aのほうが流れにくいため、はんだ接合部122において、継手部52b内をより遠くまで流れようとする動き流れが強まる。
Both the
継手部52bと対向部E2aは、板面同士が対向している。はんだ92dは、継手部52bと対向部E2aの板面間に介在している。対向方向からの投影視において、継手部52bにおける端子配置面(対向面)のほうが対向部E2aよりも大きいと、はんだ接合部122において、継手部52b内をより遠くまで流れようとする流れが強まる。なお、半導体装置11でも、同様な問題が生じる。はんだ91d、92dにおいて、電流が局所的に集中すると、たとえばエレクトロマイグレーションが懸念される。
The plate surfaces of the
次に、図36および図37に基づき、本実施形態に係る半導体装置11、12について説明する。図36では、便宜上、封止樹脂体21、22を省略している。図37は、図36のXXXVII-XXXVII線に沿う断面図である。図37では、封止樹脂体21、22も含めて図示している。図37は、先行実施形態の図5に対応している。
Next, the
半導体装置11のヒートシンク51は、本体部51aと、継手部51bを有している。2本のエミッタ端子E1は、対向部E1aと、延設部E1bをそれぞれ有している。対向部E1aは、板面同士が対向するように継手部51b上に配置されている。対向部E1aは、はんだ91dを介して継手部51bに接続されている。延設部E1bは、対向部E1aに連なっている。延設部E1bは、Y方向であって継手部51bから遠ざかる方向に延設されている。図37に示すように、継手部51bの厚みをta1、対向部E1aの厚みをtb1とすると、少なくともはんだ接合部121において、厚みtb1が厚みta1以上(tb1≧ta1)とされている。
The
本実施形態では、継手部51bの厚みが、全域でほぼ均一とされている。また、対向部E1aの厚みが、全域でほぼ均一とされている。そして、対向部E1aの厚みtb1が、継手部51bの厚みta1よりも厚く(tb1>ta1)されている。継手部51bにおけるエミッタ端子E1の配置面は、対向部E1aより大きくされている。継手部51bは、2つの対向部E1aに対応して、2つの凸部51cを有している。凸部51cは、Y方向であって本体部51aから遠ざかる方向に突出している。
In the present embodiment, the thickness of the
継手部51bのX方向両端に、対向部E1aの配置領域51dが設けられている。継手部51bにおいて、コレクタ端子C1と対向する領域は、対向部E1aが配置されない非配置領域51eとされている。X方向において、配置領域51d、非配置領域51e、配置領域51dの順に設けられている。配置領域51dの幅Wa1と凸部51cの幅は一致している。幅Wa1は、X方向の長さである。
幅Wa1は、継手部51bの板厚方向および継手部51bにおける電流の主たる流れ方向に直交する方向の長さである。幅Wa1は、板厚方向および本体部51aからの継手部51bの延設方向に直交する方向の長さである。配置領域51dにおけるY方向の一部分、具体的には本体部51aから離れた部分が、凸部51cをなしている。配置領域51dは、それぞれ平面略矩形状をなしている。XY平面において、配置領域51dの中央部分にはんだ91dが接続され、中央部分を取り囲む周囲部分には、はんだ91dが接続されていない。
The width Wa1 is the length in the plate thickness direction of the
対向部E1aは、その一部にはんだ91dが接続されている。対向部E1aにおいて、接合部分は、エミッタ端子E1の長手方向の一端に設けられている。対向部E1aの幅Wb1は、継手部51bの配置領域51dの幅Wa1よりも狭くされている。すなわち、幅Wa1が、幅Wb1よりも広く(Wa1>Wb1)されている。幅Wb1は、接合部分を含むX方向の長さである。幅Wb1は、板厚方向およびエミッタ端子E1の長手方向に直交する方向の長さである。
半導体装置12のヒートシンク52は、本体部52aと、継手部52bを有している。1本のエミッタ端子E2は、対向部E2aと、延設部E2bをそれぞれ有している。対向部E2aは、板面同士が対向するように継手部52b上に配置されている。対向部E2aは、はんだ92dを介して継手部52bに接続されている。延設部E2bは、対向部E2aに連なっている。延設部E2bは、Y方向であって継手部52bから遠ざかる方向に延設されている。図37に示すように、継手部52bの厚みをta2、対向部E2aの厚みをtb2とすると、少なくともはんだ接合部122において、厚みtb2が厚みta2以上(tb2≧ta2)とされている。
The
本実施形態では、継手部52bの厚みが、全域でほぼ均一とされている。また、対向部E2aの厚みが、全域でほぼ均一とされている。そして、対向部E2aの厚みtb2が、継手部52bの厚みta2よりも厚く(tb2>ta2)されている。継手部52bにおけるエミッタ端子E2の配置面は、対向部E2aより大きくされている。継手部52bは、対向部E2aに対応して1つの凸部52cを有している。凸部52cは、Y方向であって本体部52aから遠ざかる方向に突出している。
In the present embodiment, the thickness of the
継手部52bのX方向中央に、対向部E2aの配置領域52dが設けられている。継手部52bにおいて、コレクタ端子C2と対向する領域は、対向部E2aが配置されない非配置領域52eとされている。X方向において、非配置領域52e、配置領域52d、非配置領域52eの順に設けられている。配置領域52dの幅Wa2と凸部52cの幅は一致している。幅Wa2は、X方向の長さである。
An
幅Wa2は、継手部52bの板厚方向および継手部52bにおける電流の主たる流れ方向に直交する方向の長さである。幅Wa2は、板厚方向および本体部52aに対する継手部52bの延設方向に直交する方向の長さである。配置領域52dにおけるY方向の一部分、具体的には本体部52aから離れた部分が、凸部52cをなしている。配置領域52dは、平面略矩形状をなしている。XY平面において、配置領域52dの中央部分にはんだ92dが接続され、中央部分を取り囲む周囲部分には、はんだ92dが接続されていない。
The width Wa2 is the length in the plate thickness direction of the
対向部E2aの一部に、はんだ92dが接続されている。対向部E2aにおいて、接合部分は、エミッタ端子E2の長手方向の一端に設けられている。対向部E2aの幅Wb2は、継手部52bの配置領域52dの幅Wa2よりも狭くされている。すなわち、幅Wa2が、幅Wb2よりも広く(Wa2>Wb2)されている。幅Wb2は、接合部分を含むX方向の長さである。幅Wb2は、板厚方向およびエミッタ端子E2の長手方向に直交する方向の長さである。
本実施形態に係る半導体装置11、12によれば、上記したように、対向部E1aの厚みtb1が継手部51bの厚みta1以上とされている。対向部E1aが継手部51bより薄い構成に較べて、対向部E1aに電流が流れやすいため、はんだ91dにおいて、電流が局所的に集中するのを抑制することができる。したがって、半導体装置11の信頼性を向上することができる。同様に、対向部E2aの厚みtb2が継手部52bの厚みta2以上とされている。したがって、半導体装置12の信頼性を向上することができる。
According to the
本実施形態では、継手部51bにおけるエミッタ端子E1の配置面が、対向部E1aより大きくされている。配置領域51dの幅Wa1が、対向部E1aの幅Wb1よりも広くされている。はんだ91dに電流が局所的に集中しやすい構成ながらも、上記したtb1≧ta1の関係を満たすことで、半導体装置11の信頼性を向上することができる。同様に、継手部52bにおけるエミッタ端子E2の配置面は、対向部E2aより大きくされている。配置領域52dの幅Wa2が、対向部E2aの幅Wb2よりも広くされている。はんだ92dに電流が局所的に集中しやすい構成ながらも、上記したtb2≧ta2の関係を満たすことで、半導体装置12の信頼性を向上することができる。
In the present embodiment, the arrangement surface of the emitter terminal E1 in the
本実施形態では、半導体装置11、12が、対応する半導体素子31、32を複数備えている。複数の半導体素子31が、はんだ91b、91cを介して、同じ本体部51aに接続されている。はんだ91dに電流が局所的に集中しやすい構成ながらも、上記したtb1≧ta1の関係を満たすことで、半導体装置11の信頼性を向上することができる。複数の半導体素子32が、はんだ92b、92cを介して、同じ本体部52aに接続されている。はんだ92dに電流が局所的に集中しやすい構成ながらも、上記したtb2≧ta2の関係を満たすことで、半導体装置12の信頼性を向上することができる。
In this embodiment, the
半導体装置12では、エミッタ端子E2の本数が半導体素子32の数よりも少なくされている。エミッタ端子E2の本数が、コレクタ端子C2の本数よりも少なくされている。半導体装置12は、2つの半導体素子32と、1本のエミッタ端子E2を備えている。このように、エミッタ端子E2、すなわち、はんだ接合部122のはんだ92dに電流が局所的に集中しやすい構成ながらも、上記したtb1≧ta1の関係を満たすことで、半導体装置11の信頼性を向上することができる。
In the
図37に示すように、本実施形態では、半導体装置11において、エミッタ端子E1の対向部E1aの厚みが、コレクタ端子C1の厚みよりも厚くされている。半導体装置12において、エミッタ端子E2の対向部E2aの厚みが、コレクタ端子C2の厚みよりも厚くされている。このように、主端子71、72において、エミッタ端子E1、E2の少なくとも対向部E1a、E2aを、他の部分よりも厚くしている。したがって、コレクタ端子C1、C2とバスバーなどとの接続条件を変えずに、局所的な電流集中を抑制することができる。
As shown in FIG. 37, in the present embodiment, in the
本実施形態において、ヒートシンク51、52が、金属部材に相当する。エミッタ端子E1、E2が、端子に相当する、はんだ91d、92dが、接合部材に相当する。 In this embodiment, the heat sinks 51 and 52 correspond to metal members. Emitter terminals E1 and E2 correspond to terminals, and solders 91d and 92d correspond to joining members.
次に、厚みta1、ta2、tb1、tb2のより好ましい関係について説明する。図38はシミュレーションに用いたモデルを示している。図39はシミュレーション結果を示している。半導体装置12のはんだ接合部122周辺を簡素化して、モデルとした。図38では、電流の主たる流れを実線矢印で示している。図38(a)では、継手部52bを流れる電流の主たる流れ方向、エミッタ端子E2を流れる電流の主たる流れ方向が同一である。すなわち、電流のなす角θが0°である。図38(b)ではθが90°であり、図38(c)ではθが180°である。図38(a)〜(c)では、はんだ接合部122の幅が、エミッタ端子E2の幅Wb2と略一致している。
Next, a more preferable relationship between the thicknesses ta1, ta2, tb1 and tb2 will be described. FIG. 38 shows the model used in the simulation. FIG. 39 shows the simulation results. The periphery of the
シミュレーションでは、幅Wa2を13mm、幅Wb2を10mmとした。また、継手部52bの厚みta2を0.5mmとした。そして、エミッタ端子E2の厚みtb2を種々変化させ、はんだ接合部122における電流密度の最大値を求めた。図39(a)はθ=0°、図39(b)はθ=90°、図39(c)はθ=180°の結果を示している。
In the simulation, the width Wa2 was set to 13 mm and the width Wb2 was set to 10 mm. Further, the thickness ta2 of the
図39(a)に示すように、θ=0°の場合、tb2<ta2において、電流密度の最大値が最も大きい値を示した。tb2≧ta2において、tb2<ta2よりも電流密度の最大値が小さい値を示した。また、厚みtb2がta2×(Wa2/Wb2)付近において、電流密度の最大値が最も小さい値(最下点)を示した。 As shown in FIG. 39 (a), when θ = 0 °, the maximum value of the current density was the largest when tb2 <ta2. When tb2 ≧ ta2, the maximum value of the current density was smaller than that of tb2 <ta2. Further, when the thickness tb2 was in the vicinity of ta2 × (Wa2 / Wb2), the maximum value of the current density was the smallest (lowest point).
厚みta2と等しいときの厚みをtb2s、最下点の厚みをtb2mとすると、tb2sとtb2mの差Δは、下記式で示される。
(式6)Δ=tb2m−tb2s=ta2×{(Wa2/Wb2)−1}
最下点を頂点とするΔの2倍の範囲内において、厚みtb2は厚みta2よりも厚くなる。この範囲は、下記式7で示される。
(式7)ta2<tb2≦ta2×{(2×Wa2−Wb2)/Wb2}
Assuming that the thickness when it is equal to the thickness ta2 is tb2s and the thickness of the lowest point is tb2m, the difference Δ between tb2s and tb2m is expressed by the following equation.
(Equation 6) Δ = tb2m-tb2s = ta2 × {(Wa2 / Wb2) -1}
The thickness tb2 is thicker than the thickness ta2 within a range of twice Δ having the lowest point as the apex. This range is represented by the
(Equation 7) ta2 <tb2 ≦ ta2 × {(2 × Wa2-Wb2) / Wb2}
式7の関係を満たすことで、電流密度の最大値をより小さくすることができる。すなわち、はんだ接合部122中において電流が局所的に集中するのを効果的に抑制することができる。モデルではθ=0°の例を示したが、電流の主たる流れ方向が完全一致の場合に限定されない。0°≦θ<45°の範囲、すなわち同一方向への電流成分が大きければ、効果を奏することができる。
By satisfying the relationship of
θ=90°の場合も、図示を省略するが、tb2<ta2において、電流密度の最大値が最も大きい値を示した。図39(b)に示すように、tb2≧ta2の範囲において、厚みtb2を厚くするほど、電流密度の最大値が小さくなった。θ=180°の場合も、図示を省略するが、tb2<ta2において、電流密度の最大値が最も大きい値を示した。図39(c)に示すように、tb2≧ta2の範囲において、厚みtb2を厚くするほど、電流密度の最大値が小さくなった。 Also in the case of θ = 90 °, although not shown, the maximum value of the current density was shown at tb2 <ta2. As shown in FIG. 39 (b), in the range of tb2 ≧ ta2, the thicker the thickness tb2, the smaller the maximum value of the current density. Also in the case of θ = 180 °, although not shown, the maximum value of the current density was shown at tb2 <ta2. As shown in FIG. 39 (c), in the range of tb2 ≧ ta2, the thicker the thickness tb2, the smaller the maximum value of the current density.
このように、45°≦θ≦180°においては、tb2≧ta2の範囲において、厚みtb2を厚くするほど、電流密度の最大値が小さくなる。特に、tb2>ta2を満たすようにすると、電流が局所的に集中するのを効果的に抑制することができる。なお、半導体装置11についても、同様の効果を奏する。
As described above, in the range of 45 ° ≦ θ ≦ 180 °, the maximum value of the current density becomes smaller as the thickness tb2 is increased in the range of tb2 ≧ ta2. In particular, when tb2> ta2 is satisfied, it is possible to effectively suppress the local concentration of the current. The same effect can be obtained with the
半導体装置11、12において、エミッタ端子E1、E2の対向部E1a、E2aの厚みを、延設部E1b、E2bの厚みと略等しくしてもよい。エミッタ端子E1、E2を、全長で厚みが等しい構成としてもよい。
In the
たとえば図40に示す第12変形例のように、対向部E1aの厚みを、延設部E1bの厚みよりも厚くしてもよい。延設部E1bの厚みは、継手部51bの厚みta1よりも薄くされている。エミッタ端子E1において、対向部E1aが厚くされ、延設部E1bは薄くされている。これによれば、エミッタ端子E1についても、バスバーなどとの接続条件を変えずに、電流の局所的な集中を抑制することができる。また、全長で同一厚みとする構成に較べて、コストを低減することもできる。エミッタ端子E2についても同様である。
For example, as in the twelfth modification shown in FIG. 40, the thickness of the facing portion E1a may be thicker than the thickness of the extending portion E1b. The thickness of the extension portion E1b is thinner than the thickness ta1 of the
本実施形態に係る半導体装置11、12は、少なくとも、半導体素子と、半導体素子が電気的に接続された本体部および継手部を有する金属部材と、継手部にはんだ接合された端子を備えればよい。
The
半導体装置11、12が対応する半導体素子31、32を2つ備える例を示したが、これに限定されない。半導体素子31,32を1つのみ備えてもよいし、3つ以上の半導体素子31,32を備えてもよい。たとえば図33に示したように、4つの半導体素子31が同じヒートシンク41、51に電気的に接続された構成としてもよい。
An example is shown in which the
複数の半導体素子31、32の配置は、上記例に限定されない。すべての半導体素子31、32がX方向に並んで配置される構成に限定されない。半導体素子31の一部が、他の半導体素子31に対してY方向にずれた配置された構成にも適用できる。半導体素子32の一部が、他の半導体素子32に対してY方向にずれた配置された構成にも適用できる。たとえば図34に示した構成としてもよい。
The arrangement of the plurality of
半導体装置11、12が封止樹脂体21、22を備える例を示したが、これに限定されない。封止樹脂体21、22を備えない構成としてもよい。
Examples of the
半導体装置11、12の構造は、両面放熱構造に限定されない。片面放熱構造にも適用できる。また、縦型構造のスイッチング素子に限定されず、横型構造のスイッチング素子(たとえばLDMOS)にも適用できる。
The structures of the
(他の実施形態)
この明細書および図面等における開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。例えば、開示は、実施形態において示された部品および/または要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示は、実施形態に追加可能な追加的な部分をもつことができる。開示は、実施形態の部品および/または要素が省略されたものを包含する。開示は、ひとつの実施形態と他の実施形態との間における部品および/または要素の置き換え、または組み合わせを包含する。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、請求の範囲の記載によって示され、さらに請求の範囲の記載と均等の意味および範囲内での全ての変更を含むものと解されるべきである。
(Other embodiments)
Disclosure in this specification, drawings and the like is not limited to the illustrated embodiments. The disclosure includes exemplary embodiments and modifications by those skilled in the art based on them. For example, disclosure is not limited to the parts and / or element combinations shown in the embodiments. Disclosure can be carried out in various combinations. Disclosures can have additional parts that can be added to the embodiments. The disclosure includes parts and / or elements of the embodiment omitted. Disclosures include the replacement or combination of parts and / or elements between one embodiment and another. The technical scope disclosed is not limited to the description of the embodiments. Some technical scopes disclosed are indicated by the claims description and should be understood to include all modifications within the meaning and scope equivalent to the claims statement.
明細書および図面等における開示は、請求の範囲の記載によって限定されない。明細書および図面等における開示は、請求の範囲に記載された技術的思想を包含し、さらに請求の範囲に記載された技術的思想より多様で広範な技術的思想に及んでいる。よって、請求の範囲の記載に拘束されることなく、明細書および図面等の開示から、多様な技術的思想を抽出することができる。 Disclosure in the description, drawings, etc. is not limited by the description of the scope of claims. The disclosure in the specification, drawings, etc. includes the technical ideas described in the claims, and further covers a wider variety of technical ideas than the technical ideas described in the claims. Therefore, various technical ideas can be extracted from the disclosure of the description, drawings, etc. without being bound by the description of the claims.
11、12…半導体装置、31、31a、31b、32、32a、32b…半導体素子、31c、32c…コレクタ電極、31e、32e…エミッタ電極、41、42、51、52…ヒートシンク、51a、52a…本体部、51b、52b…継手部、51c、52c…凸部、51d、52d…配置領域、71、72…主端子、91a、91b、91c、91d、92a、92b、92c、92d…はんだ、121、122…はんだ接合部、C1、C2、C21、C22…コレクタ端子、E1、E11、E12、E2…エミッタ端子、E1a、E2a…対向部、E1b、E2b…延設部 11, 12 ... Semiconductor device, 31, 31a, 31b, 32, 32a, 32b ... Semiconductor element, 31c, 32c ... Collector electrode, 31e, 32e ... Emitter electrode, 41, 42, 51, 52 ... Heat sink, 51a, 52a ... Main body, 51b, 52b ... Joint, 51c, 52c ... Convex, 51d, 52d ... Arrangement area, 71, 72 ... Main terminal, 91a, 91b, 91c, 91d, 92a, 92b, 92c, 92d ... Solder, 121 , 122 ... Solder joint, C1, C2, C21, C22 ... Collector terminal, E1, E11, E12, E2 ... Emitter terminal, E1a, E2a ... Opposite part, E1b, E2b ... Extension part
Claims (7)
前記半導体素子が電気的に接続された本体部(51a、52a)と、前記本体部に連なる継手部(51b、52b)と、を有する金属部材(51、52)と、
板面同士が対向するように前記継手部上に配置され、接合部材(91d、92d)を介して前記継手部に接続された対向部(E1a、E2a)と、前記対向部に連なる延設部(E1b、E2b)と、を有する端子(E1、E2)と、
を備え、
前記端子における前記対向部の厚みが、前記継手部の厚み以上とされている半導体装置。 Semiconductor elements (31, 32) and
A metal member (51, 52) having a main body portion (51a, 52a) to which the semiconductor element is electrically connected and a joint portion (51b, 52b) connected to the main body portion.
Opposing portions (E1a, E2a) arranged on the joint portion so that the plate surfaces face each other and connected to the joint portion via a joining member (91d, 92d), and an extending portion connected to the facing portion. (E1b, E2b), and terminals (E1, E2) having
With
A semiconductor device in which the thickness of the facing portion of the terminal is equal to or greater than the thickness of the joint portion.
0°≦θ<45°、ta<tb≦ta×{(2Wa−Wb)/Wb}
を満たしている請求項3に記載の半導体装置。 The thickness of the joint portion is ta, the thickness of the facing portion is tb, the width of the arrangement region of the joint portion is Wa, the width of the facing portion is Wb, and the current flowing through the arrangement region of the joint portion and the facing portion flow. If the angle formed by the current is θ,
0 ° ≤ θ <45 °, ta <tb ≤ ta × {(2Wa-Wb) / Wb}
The semiconductor device according to claim 3.
複数の前記半導体素子が、同じ前記本体部に接続されている請求項1〜4いずれか1項に記載の半導体装置。 A plurality of the semiconductor elements are provided.
The semiconductor device according to any one of claims 1 to 4, wherein a plurality of the semiconductor elements are connected to the same main body.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019040954A JP2020145320A (en) | 2019-03-06 | 2019-03-06 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019040954A JP2020145320A (en) | 2019-03-06 | 2019-03-06 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020145320A true JP2020145320A (en) | 2020-09-10 |
Family
ID=72354497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019040954A Pending JP2020145320A (en) | 2019-03-06 | 2019-03-06 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020145320A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022145266A1 (en) * | 2021-01-04 | 2022-07-07 | ローム株式会社 | Semiconductor device and method for manufacturing semiconductor device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005185063A (en) * | 2003-12-22 | 2005-07-07 | Denso Corp | Power converting device |
JP2013149684A (en) * | 2012-01-17 | 2013-08-01 | Denso Corp | Semiconductor device and method for manufacturing the same |
JP2014165452A (en) * | 2013-02-27 | 2014-09-08 | Denso Corp | Semiconductor device |
JP2015015807A (en) * | 2013-07-04 | 2015-01-22 | パナソニック株式会社 | Semiconductor device |
JP2015195334A (en) * | 2014-03-26 | 2015-11-05 | 株式会社デンソー | semiconductor module |
-
2019
- 2019-03-06 JP JP2019040954A patent/JP2020145320A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005185063A (en) * | 2003-12-22 | 2005-07-07 | Denso Corp | Power converting device |
JP2013149684A (en) * | 2012-01-17 | 2013-08-01 | Denso Corp | Semiconductor device and method for manufacturing the same |
JP2014165452A (en) * | 2013-02-27 | 2014-09-08 | Denso Corp | Semiconductor device |
JP2015015807A (en) * | 2013-07-04 | 2015-01-22 | パナソニック株式会社 | Semiconductor device |
JP2015195334A (en) * | 2014-03-26 | 2015-11-05 | 株式会社デンソー | semiconductor module |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022145266A1 (en) * | 2021-01-04 | 2022-07-07 | ローム株式会社 | Semiconductor device and method for manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10966355B2 (en) | Electric power conversion apparatus | |
US10856450B2 (en) | Power conversion apparatus | |
US7812443B2 (en) | Power semiconductor module for inverter circuit system | |
CN111480231B (en) | Power conversion device | |
JP6259893B2 (en) | Semiconductor module and power conversion device including the same | |
US11817429B2 (en) | Plurality of chips between two heat sinks | |
US11942869B2 (en) | Power module and electric power conversion device | |
JP2020145320A (en) | Semiconductor device | |
WO2021117334A1 (en) | Semiconductor device | |
JP7092072B2 (en) | Semiconductor module | |
JP2013138609A (en) | Semiconductor module and electric power conversion apparatus including the same | |
JP7124769B2 (en) | semiconductor module | |
JP6047599B2 (en) | Semiconductor module and power conversion device including the same | |
JP2014147292A (en) | Semiconductor module and power conversion device equipped with the same | |
WO2023058381A1 (en) | Power conversion device | |
JP6782809B2 (en) | Semiconductor module and power converter equipped with it | |
US20230187322A1 (en) | Semiconductor device and power conversion device | |
WO2021053746A1 (en) | Power conversion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220920 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220921 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230314 |