JP2013146131A - 直流電源装置 - Google Patents

Abstract

【課題】磁石発電機の交流出力をブリッジの上辺及び下辺がそれぞれサイリスタ及びＭＯＳＦＥＴにより構成された制御整流回路により整流して負荷に供給する直流電源装置において、磁石発電機の出力電圧を昇圧するためにＭＯＳＦＥＴをオンオフさせた際に生じるサージ電圧からＭＯＳＦＥＴを保護すること。
【解決手段】磁石発電機１の出力を整流してバッテリ３に供給する制御整流回路２の各上辺のサイリスタと各下辺のＭＯＳＦＥＴとの間にカソードをサイリスタ側に向けたスナバダイオードＤｓｕ〜Ｄｓｗを挿入し、スナバダイオードのカソードと制御整流回路の負極側直流出力端子との間にスナバコンデンサＣｓｕ〜Ｃｓｗを接続する。ＭＯＳＦＥＴをオンからオフにした際に生じるサージ電圧をスナバコンデンサＣｓｕ〜Ｃｓｗに吸収し、スナバコンデンサに蓄積された電荷はサイリスタ２０１ｕ〜２０１ｗを通して放電させる。
【選択図】 図１

Description

本発明は、エンジンにより駆動される磁石発電機の交流出力を整流して直流負荷に電力を供給する直流電源装置に関するものである。

エンジンにより駆動される磁石発電機の出力を整流してバッテリに充電電流を供給する直流電源装置として、特許文献１に示されたものが知られている。特許文献１に示された直流電源装置は、図６に示されているように、エンジンにより駆動される磁石発電機１の交流出力が交流入力端子２ｕ′ないし２ｗ′間に印加され、正極側及び負極側の直流出力端子２ａ′及び２ｂ′間にバッテリ３が接続されるブリッジ型の制御整流回路２′と、制御整流回路２′を制御するコントローラ４′とを備えている。

本願発明が対象とする直流電源装置で用いる制御整流回路は、サイリスタによりブリッジの各上辺が構成され、オンオフ制御が可能なスイッチ素子と、該スイッチ素子に逆並列接続された帰還ダイオードとを有するスイッチ要素によりブリッジの各下辺が構成されたブリッジ型の整流回路からなっている。この制御整流回路においては、ブリッジの上辺を構成するサイリスタと、ブリッジの下辺を構成するスイッチ要素に設けられている帰還ダイオードとにより、全波整流回路が構成されている。

図６に示された制御整流回路２′においては、カソードが共通接続されたサイリスタ２０１ｕ′ないし２０１ｗ′によりブリッジの上辺が構成されている。またソースが共通接続されたＮチャンネル型のＭＯＳＦＥＴ２０２ｕ′ないし２０２ｗ′により、ブリッジの下辺を構成するスイッチ要素が構成され、ＭＯＳＦＥＴ２０２ｕ′ないし２０２ｗ′のドレインがサイリスタ２０１ｕ′ないし２０１ｗ′のアノードに接続されている。この例では、ＭＯＳＦＥＴ２０２ｕ′ないし２０２ｗ′のそれぞれのドレインソース間に存在する寄生ダイオードＤｐｕ′ないしＤｐｗ′が帰還ダイオードとして用いられている。そして、ＭＯＳＦＥＴ２０２ｕ′ないし２０２ｗ′のドレインから交流入力端子２ｕ′ないし２ｗ′が導出され、サイリスタ２０１ｕ′ないし２０１ｗ′のカソードの共通接続点及びＭＯＳＦＥＴ２０２ｕ′ないし２０２ｗ′のソースの共通接続点からそれぞれ正極側及び負極側の直流出力端子２ａ′及び２ｂ′が導出されている。

図示のコントローラ４′は、バッテリ３の充電を適正に行わせるように制御整流回路２′のサイリスタ２０１ｕ′ないし２０１ｗ′及びＭＯＳＦＥＴ２０２ｕ′ないし２０２ｗ′を制御するバッテリ充電制御手段と、磁石発電機１からバッテリ３を充電するために必要な出力を得るために磁石発電機１の出力電圧を昇圧する必要があるときに制御整流回路２の各サイリスタにトリガ信号を与えた状態ですべてのＭＯＳＦＥＴ２０２ｕ′ないし２０２ｗ′を同時にオンオフさせるように制御する昇圧制御手段とを備えている。

なお図６においては、制御整流回路のブリッジの下辺を構成するスイッチ要素としてＭＯＳＦＥＴを用いているが、ＩＧＢＴ等の他のスイッチ素子と、該スイッチ素子に逆並列接続された帰還ダイオードとにより、ブリッジの各下辺を構成するスイッチ要素を構成することもできる。

特開２００５−１９８４２６号公報

図６に示された直流電源装置において、磁石発電機１の発電コイルに誘起する電圧を昇圧するために、制御整流回路２′のサイリスタ２０１ｕ′ないし２０１ｗ′にトリガ信号を与えた状態で、すべてのＭＯＳＦＥＴ２０２ｕ′ないし２０２ｗ′を同時にオンオフさせる昇圧制御を行う昇圧制御手段を設けた場合には、昇圧制御時にＭＯＳＦＥＴ２０２ｕ′ないし２０２ｗ′をオン状態からオフ状態にした際に、以下の理由で、ＭＯＳＦＥＴ２０２ｕ′ないし２０２ｗ′のそれぞれのドレインソース間にサージ電圧が発生する。

ＭＯＳＦＥＴ２０２ｕ′ないし２０２ｗ′をオン状態からオフ状態にした際には、これらのＭＯＳＦＥＴがオン状態にあった期間に磁石発電機の発電コイルに蓄えられたエネルギが制御整流回路２′に放出される。このエネルギの放出が瞬時に行われれば、各ＭＯＳＦＥＴの両端にサージ電圧が発生することはないが、実際には、サイリスタに導通遅れがある上に、サイリスタの内部及び制御整流回路内の配線部分に存在するインダクタンスにより電流の立ち上がりに遅れが生じるため、エネルギの放出が間に合わず、各ＭＯＳＦＥＴのドレインソース間にサージ電圧が現れる。図８は、ＭＯＳＦＥＴをオン状態からオフ状態にした際にＭＯＳＦＥＴのドレインソース間に現れる電圧ＶDSとサイリスタを流れる電流Ｉthとを示したものである。時刻ｔ1でＭＯＳＦＥＴがオン状態からオフ状態になった後、サイリスタがオン状態なって電流Ｉthが流れるまでに時間遅れΔｔがあるため、時刻ｔ1の直後にＭＯＳＦＥＴのドレインソース間にサージ電圧Ｖsuが発生する。このサージ電圧がＭＯＳＦＥＴの耐圧を超えると、ＭＯＳＦＥＴが破壊するおそれがある。

上記の問題に対処するために、ＭＯＳＦＥＴ２０２ｕ′ないし２０２ｗ′として耐圧が高い素子を用いることが考えられる。しかしながら、耐圧が高いＭＯＳＦＥＴはドレインソース間の抵抗が高いため、耐圧が高いＭＯＳＦＥＴを用いると、ＭＯＳＦＥＴのドレインソース間で生じる損失が多くなり、充電効率が低下するという問題が生じる。またＭＯＳＦＥＴからの発熱が多くなるのを避けられないため、出力を制限することが必要になったり、ＭＯＳＦＥＴに大型の放熱装置を取り付けることが必要になって装置が大型化したりするという問題が生じる。

ＭＯＳＦＥＴ２０２ｕ′ないし２０２ｗ′をオン状態からオフ状態にした際に発生するサージ電圧からＭＯＳＦＥＴを守るために、図７に示すように、スナバ抵抗器ＲｓとスナバコンデンサＣｓとの直列回路からなるＣＲ型のスナバ回路を、各ＭＯＳＦＥＴのドレインソース間に並列に接続することも考えられる。このようなＣＲ型のスナバ回路を設けると、磁石発電機から放出されるエネルギをスナバ回路に吸収して抵抗器Ｒｓで消費させることができるため、ＭＯＳＦＥＴの両端にサージ電圧が現れるのを抑制することができる。しかしながら、ＣＲ型のスナバ回路を設けると、スナバ抵抗器Ｒｓで大きな損失が生じる上に、ＭＯＳＦＥＴのスイッチング速度が低下して、ＭＯＳＦＥＴのスイッチング損失が増えるため、充電効率が悪くなったり、大型の放熱器が必要になって装置が大型化するという問題が生じる。

図６に示された直流電源装置ではまた、昇圧制御時にＭＯＳＦＥＴ２０２ｕ′ないし２０２ｗ′がオフ状態からオン状態になる際に磁石発電機の発電コイルに誘起する電圧により、サイリスタ２０１ｕ′ないし２０１ｗ′に逆電圧が印加される。そのため、サイリスタのリカバリの遅れにより、各サイリスタを通して逆電流が流れ、これにより、各サイリスタで大きな損失が生じて多くの発熱が生じたり、充電効率の低下を招いたりする。このような問題を回避するために、ＭＯＳＦＥＴのスイッチング時間を遅くすることが考えられるが、ＭＯＳＦＥＴのスイッチング時間を遅くすると、ＭＯＳＦＥＴで生じるスイッチング損失が増えるため、充電効率が低下したり、ＭＯＳＦＥＴで生じる発熱が多くなる等の問題が生じる。

制御整流回路２のブリッジの各下辺を、ＭＯＳＦＥＴ以外のスイッチ素子と、該スイッチ素子に逆並列接続された帰還ダイオードとを含むスイッチ要素により構成する場合にも、上記と同様の問題が生じる。

本発明の目的は、サイリスタによりブリッジの各上辺が構成され、オンオフ制御が自在なスイッチ素子と該スイッチ素子に逆並列接続された帰還ダイオードとを含むスイッチ要素によりブリッジの各下辺が構成された制御整流回路により磁石発電機の出力を整流して負荷に電力を供給する直流電源装置において、制御整流回路のブリッジの下辺を構成するスイッチ要素のスイッチ素子をオンオフさせることにより磁石発電機の出力電圧を昇圧する昇圧制御を行わせる場合に、充電効率を低下させたり、発熱を増加させたり、出力を制限したりすることなく、制御整流回路の各下辺を構成するスイッチ要素に高いサージ電圧が印加されるのを防いで、スイッチ要素を保護することにある。

本発明の他の目的は、上記の直流電源装置において、昇圧制御を行う場合に、制御整流回路の各上辺を構成するサイリスタに逆電流が流れてサイリスタで生じる損失が増大するのを防ぐことにある。

本発明は、エンジンにより駆動される磁石発電機の交流出力が入力される交流入力端子と負荷が接続される正極側及び負極側の直流出力端子とを有して、交流入力端子に入力された交流電圧を整流して直流出力端子間に出力するブリッジ型の制御整流回路と、制御整流回路を制御するコントローラとを備えた直流電源装置を対象とする。ここで、制御整流回路は、ブリッジの各上辺がサイリスタにより構成されるとともに、オンオフ制御が自在なスイッチ素子と該スイッチ素子に逆並列接続された帰還ダイオードとを有するスイッチ要素によりブリッジの各下辺が構成されて、ブリッジの上辺を構成するサイリスタと下辺を構成するスイッチ要素の帰還ダイオードとにより全波整流回路が構成された回路からなっている。またコントローラは、負荷への電力の供給を適正に行わせるように制御整流回路の出力を制御する出力制御手段と、負荷に電力を供給するために磁石発電機の出力電圧を昇圧する必要があるときに制御整流回路の各サイリスタにトリガ信号を与えた状態ですべてのスイッチ要素のスイッチ素子を同時にオンオフさせるように制御する昇圧制御手段とを備えている。

本発明においては、制御整流回路のブリッジの各上辺を構成するサイリスタと下辺を構成するスイッチ要素との間に、各上辺を構成するサイリスタ側にカソードを向けたスナバダイオードが挿入されるとともに、各スナバダイオードのカソードと制御整流回路の負極側の直流出力端子との間にスナバコンデンサが接続される。上記スナバダイオードとスナバコンデンサとにより、スイッチ素子をオン状態からオフ状態にした際に生じるサージ電圧を吸収するスナバ回路が構成されている。

上記のようにスナバ回路を構成しておくと、昇圧制御時に制御整流回路のブリッジの下辺を構成するスイッチ要素のスイッチ素子をオン状態からオフ状態にした際に、磁石発電機から放出されるエネルギが瞬時にスナバダイオードを通してスナバコンデンサに吸収されるため、スイッチ要素の両端にサージ電圧が発生するのを防止することができる。このときスナバコンデンサは高い電圧まで充電されるが、スナバコンデンサと制御整流回路のスイッチ要素との間には、スナバコンデンサの両端の電圧に対して逆方向のスナバダイオードが介在しているため、スナバコンデンサの両端の電圧がスイッチ要素に印加されることはない。スナバコンデンサに蓄積された電荷は、制御整流回路のブリッジの下辺を構成するスイッチ要素のスイッチ素子がオフ状態になった後、一定の遅れ時間が経過して、対応するサイリスタがオン状態になったときに該サイリスタを通してバッテリ側に放電させられる。

本発明によれば、制御整流回路のブリッジの下辺を構成するスイッチ要素の耐電圧を高くしておく必要がなくなるため、内部抵抗が低いスイッチ素子を選定することが容易になり、スイッチ素子で生じる損失を少なくすることができる。従って、スイッチ素子で生じる発熱を少なくして、スイッチ素子に大型の放熱器を取り付ける必要性をなくすことができ、装置が大型化するのを防ぐことができる。またＣＲ型のスナバ回路を用いた場合のように、スナバ回路で電力が消費されることがないため、制御整流回路で生じる損失を少なくすることができることと相俟って、充電効率を高めることができる。

本発明の好ましい態様では、出力制御手段が、負荷に電力を供給する際に制御整流回路の各サイリスタにトリガ信号を与えるとともに、帰還ダイオードに順方向電圧が印加されているスイッチ要素のスイッチ素子をオン状態にして制御整流回路に同期整流動作を行わせるように構成される。

本発明においては、制御整流回路のブリッジの下辺を構成するスイッチ要素のスイッチ素子として耐圧が低い素子を用いることができるため、該スイッチ素子として、オン時の抵抗が帰還ダイオードの内部抵抗よりも小さい素子を容易に選択することができる。従って、上記のように、帰還ダイオードに順方向電圧が印加されているスイッチ要素のスイッチ素子をオン状態にして制御整流回路に同期整流動作を行わせると、制御整流回路の上辺のサイリスタと下辺の帰還ダイオードとにより構成される整流回路を通して磁石発電機の出力を整流する場合に比べて、低損失で整流動作を行わせることができる。

上記制御整流回路のブリッジの下辺を構成するスイッチ要素としては、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）と該ＩＧＢＴのコレクタエミッタ間に逆並列接続された帰還ダイオードとからなるものや、ＭＯＳＦＥＴ(電界効果トランジスタ）を用いることができる。制御整流回路のブリッジの下辺を構成するスイッチ要素としてＭＯＳＦＥＴを用いる場合には、該ＭＯＳＦＥＴのドレインソース間に形成されている寄生ダイオードを帰還ダイオードとして用いることができる。

制御整流回路のブリッジの上辺がサイリスタにより構成され、下辺がＭＯＳＦＥＴにより構成される直流電源装置に本発明を適用する場合には、制御整流回路のブリッジの各上辺を構成するサイリスタと制御整流回路の各下辺を構成するＭＯＳＦＥＴとの間に、カソードをサイリスタ側に向けたスナバダイオードを挿入し、各スナバダイオードのカソードと制御整流回路の負極側の直流出力端子との間にスナバコンデンサを接続する。

この場合、出力制御手段は、負荷に電力を供給する際に制御整流回路の各サイリスタにトリガ信号を与えるとともに、寄生ダイオードに順方向電圧が印加されているＭＯＳＦＥＴをオン状態にして制御整流回路に同期整流動作を行わせるように構成するのが好ましい。

上記スナバダイオードとしては、制御整流回路のブリッジの上辺を構成する各サイリスタのターンオフ時間よりもリカバリ時間が短いダイオードを用いるのが好ましい。

上記のようなダイオードをスナバダイオードとして用いると、昇圧制御時に制御整流回路の下辺を構成するスイッチ要素のスイッチ素子がオフ状態からオン状態にされた際に磁石発電機の発電コイルに誘起する電圧により、制御整流回路の上辺のサイリスタに逆電圧が印加されたときに、サイリスタを通して逆電流が流れる時間を短くすることができるため、昇圧制御時に制御整流回路で生じる損失をいっそう少なくすることができる。

本発明においては、制御整流回路のブリッジの各上辺を構成するサイリスタと下辺を構成するスイッチ要素との間に、各上辺を構成するサイリスタ側にカソードを向けたスナバダイオードを挿入するとともに、各スナバダイオードのカソードと制御整流回路の負極側の直流出力端子との間にスナバコンデンサを接続して、これらスナバダイオードとスナバコンデンサとにより、スイッチ素子をオン状態からオフ状態にした際に生じるサージ電圧を吸収するスナバ回路を構成したので、昇圧制御時にスイッチ素子をオン状態からオフ状態にした際に磁石発電機から放出されるエネルギを瞬時にスナバダイオードを通してスナバコンデンサに吸収して、スイッチ要素の両端にサージ電圧が発生するのを防止することができる。

従って本発明によれば、制御整流回路のブリッジの下辺を構成するスイッチ要素の耐電圧を高くしておく必要がなくなるため、内部抵抗が低いスイッチ素子を選定して、スイッチ素子で生じる損失を少なくすることができる。これにより、スイッチ素子で生じる発熱を少なくして、スイッチ素子に大型の放熱器を取り付ける必要性をなくすことができるため、装置が大型化するのを防ぐことができる。また本発明によれば、ＣＲ型のスナバ回路を用いた場合のように、スナバ回路で電力が消費されることがないため、制御整流回路で生じる損失を少なくすることができることと相俟って、充電効率を高めることができ、従来よりも小型の磁石発電機を用いて負荷に電力を供給することができる。

本発明において、負荷に電力を供給する際に制御整流回路の各サイリスタにトリガ信号を与えるとともに、帰還ダイオードに順方向電圧が印加されているスイッチ要素のスイッチ素子をオン状態にして制御整流回路に同期整流動作を行わせるようにバッテリ充電制御手段を構成した場合には、整流動作を低損失で行わせることができるため、制御整流回路及びスナバ回路で生じる損失を少なくすることができることと相俟って、充電効率を更に高めることができる。

また本発明において、制御整流回路のブリッジの上辺を構成する各サイリスタのターンオフ時間よりもリカバリ時間が短いダイオードをスナバダイオードとして用いた場合には、昇圧制御時に制御整流回路の下辺を構成するスイッチ要素のスイッチ素子がオフ状態からオン状態にされた際に磁石発電機の発電コイルに誘起する電圧により制御整流回路の上辺のサイリスタに逆電圧が印加されたときに、サイリスタを通して逆電流が流れる時間を短くすることができるため、昇圧制御時に制御整流回路で生じる損失をいっそう少なくすることができ、発熱量の低減と充電効率の向上とを更に図ることができる。

本発明の一実施形態を示した回路図である。 本発明の他の実施形態を示した回路図である。 本発明に係る直流電源装置の応用例を示した回路図である。 本発明の一実施形態において、マイクロプロセッサにより構成される手段を含む装置の構成を概略的に示したブロック図である。 図５に示した直流電源装置を構成するためにマイクロプロセッサに実行させる処理のアルゴリズムの一例を示したフローチャートである。 従来の直流電源装置の構成を示した回路図である。 従来の直流電源装置においてＭＯＳＦＥＴを保護するために用いられていたスナバ回路の構成を示した回路図である。 （Ａ）及び（Ｂ）は、図６に示した直流電源装置において、制御整流回路のブリッジの下辺を構成するＭＯＳＦＥＴの両端に生じるサージ電圧の波形及びサイリスタを流れる電流の波形を概略的に示した波形図である。

以下図面を参照して本発明の実施形態を説明する。図１は本発明の第１の実施形態を示したもので、本実施形態では、負荷がバッテリであって、磁石発電機の出力を整流する制御整流回路の出力でバッテリを充電するものとする。図１において、１は図示しないエンジンにより駆動される磁石発電機、２は磁石発電機１から得られる交流出力を整流する制御整流回路、３は制御整流回路２から充電電流が与えられて充電されるバッテリ、４は制御整流回路２を制御するコントローラである。

磁石発電機１は、エンジンのクランク軸に取り付けられた磁石回転子と、この磁石回転子の磁極に対向する磁極部を有する鉄心に三相の発電コイルＬｕ，Ｌｖ及びＬｗを巻回してなる固定子とを備えた周知のもので、エンジンの回転に同期して三相交流電圧を発生する。三相の発電コイルＬｕ，Ｌｖ及びＬｗは星形結線されている。

制御整流回路２は、ブリッジの上辺をサイリスタ２０１ｕないし２０１ｗにより構成し、オンオフ制御が自在なスイッチ素子と該スイッチ素子に逆並列接続された帰還ダイオードとからなるスイッチ要素によりブリッジの下辺を構成したブリッジ型の全波整流回路からなっている。本実施形態では、ブリッジの下辺を構成するスイッチ要素がＮチャンネル型のＭＯＳＦＥＴ２０２ｕないし２０２ｗからなっていて、ＭＯＳＦＥＴ２０２ｕないし２０２ｗのドレインソース間に形成された寄生ダイオードＤｐｕないしＤｐｗが帰還ダイオードとして用いられている。

図示の制御整流回路においては、サイリスタ２０１ｕないし２０２ｗのカソードが共通接続され、ＭＯＳＦＥＴ２０２ｕないし２０２ｗのソースが共通接続されている。サイリスタ２０１ｕないし２０２ｗのカソードの共通接続点から制御整流回路の正極側直流出力端子２ａが導出され、ＭＯＳＦＥＴ２０２ｕないし２０２ｗのソースの共通接続点から負極側直流出力端子２ｂが導出されている。またサイリスタ２０１ｕないし２０１ｗのアノードとＭＯＳＦＥＴ２０１ｕないし２０１ｗのドレインとの間に、カソードをサイリスタ２０１ｕないし２０１ｗのアノードにそれぞれ接続し、アノードをＭＯＳＦＥＴ２０２ｕないし２０２ｗのドレインにそれぞれ接続したスナバダイオードＤｓｕないしＤｓｗが挿入され、スナバダイオードＤｓｕないしＤｓｗのそれぞれのカソードと制御整流回路２の負極側直流出力端子２ｂ（ＭＯＳＦＥＴ２０２ｕないし２０２ｗのソースの共通接続点）との間にそれぞれスナバコンデンサＣｓｕないしＣｓｗが接続されている。またＭＯＳＦＥＴ２０２ｕないし２０２ｗのドレインとスナバダイオードＤｓｕないしＤｓｗのアノードとの接続点からそれぞれ三相の交流入力端子２ｕないし２ｗが導出されている。制御整流回路２の三相の交流入力端子２ｕないし２ｗにそれぞれ磁石発電機１の三相の出力端子が接続され、制御整流回路２の正極側及び負極側の直流出力端子２ａ及び２ｂにそれぞれバッテリ３の正極端子及び負極端子が接続されている。

昇圧制御時に制御整流回路２の下辺を構成するＭＯＳＦＥＴがオフ状態からオン状態にされた際に磁石発電機１の発電コイルに誘起する電圧により制御整流回路２の上辺のサイリスタ２０１ｕないし２０１ｗに逆電圧が印加されたときに、サイリスタ２０１ｕないし２０１ｗを通して逆電流が流れる時間を短くするため、スナバダイオードＤｓｕないしＤｓｗとしては、サイリスタ２０１ｕないし２０１ｗのターンオフ時間よりもリカバリ時間が短いダイオードを用いる。また損失を少なくするためスナバダイオードＤｓｕないしＤｓｗとしては、ＯＮ時の電圧降下が低いもの(内部抵抗が少ないもの）を用いることが好ましい。従って、スナバダイオードＤｓｕないしＤｓｗとしては、リカバリ時間が短く、ＯＮ時の電圧降下が低いショットキーバリアダイオードを用いることが好ましい。

なお本実施形態では、ＭＯＳＦＥＴ２０２ｕないし２０２ｗのドレインソース間の寄生ダイオードを帰還ダイオードとして用いているが、必要に応じて、ＭＯＳＦＥＴ２０２ｕないし２０２ｗのドレインソース間にディスクリートのダイオードからなる帰還ダイオードを並列接続するようにしてもよい。

コントローラ４は、磁石発電機の出力電圧を検出する発電機出力電圧検出回路と、負荷（バッテリ３）の端子電圧を検出する負荷電圧検出回路と、ＣＰＵとＲＯＭ及びＲＡＭ等のメモリと各種のインターフェース等を有するマイクロプロセッサとを備えていて、マイクロプロセッサがＲＯＭに格納された所定のプログラムを実行することにより、磁石発電機の回転速度を検出する回転速度検出手段と、負荷への電力の供給を適正に行わせるべく(バッテリ３の充電を適正に行わせるべく）制御整流回路２を制御する出力制御手段と、磁石発電機１の出力電圧が低いときに磁石発電機の発電コイルに誘起する電圧を昇圧する昇圧制御を行う昇圧制御手段とを実現する。本実施形態では、制御整流回路２とコントローラ４とにより、磁石発電機１の交流出力を整流して負荷(バッテリ３）に電力を供給する直流電源装置が構成されている。

図４を参照すると、制御整流回路２とコントローラ４とからなる本実施形態の直流電源装置の構成が、磁石発電機１及び負荷としてのバッテリ３とともに示されている。図４において、４Ａは負荷（バッテリ３）の両端の電圧を検出する負荷電圧検出回路、４Ｂは磁石発電機１の２相間の相間電圧を検出する発電機出力電圧検出回路、４Ｃは発電機出力電圧検出回路４Ｂにより検出された１相の交流電圧の一方の極性の半波の波形を矩形波状に整形する波形整形回路、４Ｄは回転速度検出手段、４Ｅは出力制御手段、４Ｆは昇圧制御手段であり、これらのうち、回転速度検出手段４Ｄ、出力制御手段４Ｅ及び昇圧制御手段４Ｆは、マイクロプロセッサが所定のプログラムを実行することにより実現する。

負荷電圧検出回路４Ａは、例えば、制御整流回路２の直流出力端子２ａ，２ｂ間に接続された抵抗分圧回路により構成される。発電機出力電圧検出回路４Ｂは、磁石発電機１の三相の出力端子のうちの２つの端子間の電圧をトランスなどを通して検出する回路からなっている。

波形整形回路４Ｃは、発電機出力電圧検出回路４Ｂが検出した交流電圧の一方の極性の半波の波形を矩形波状に整形する回路で、この波形整形回路は例えば、発電機出力電圧検出回路４Ｂが検出した交流電圧の一方の極性の半波の瞬時値がしきい値レベルを超えたときにオン状態になり、該一方の半波の瞬時値がしきい値レベル未満になったときにオフ状態になるスイッチ回路により構成することができる。

回転速度検出手段４Ｄは、磁石発電機の回転速度を検出する手段で、この回転速度検出手段は、磁石発電機１が出力する交流電圧の周波数または周期を検出することにより磁石発電機１の回転速度を検出する。図示の回転速度検出手段は、波形整形回路４Ｃから得られる矩形波信号の各立ち上がりから次の立ち上がりまでの時間を、発電機が一定角度（交流電圧の１サイクルに相当する角度）αだけ回転するのに要した時間として計測して、計測した時間と回転角度αとから磁石発電機の回転速度を演算する。

出力制御手段４Ｅは、負荷の種類に応じて、負荷への電力の供給を適正に行わせるべく、適宜の態様で制御整流回路２のサイリスタとＭＯＳＦＥＴとを制御するように構成される。本実施形態では、負荷をバッテリとして、制御整流回路２の出力でバッテリ３を充電するため、出力制御手段４Ｅが、バッテリ３の充電を適正に行わせるべく制御整流回路２のサイリスタ２０１ｕないし２０１ｗ及びＭＯＳＦＥＴ２０２ｕないし２０２ｗを制御するように構成される。本実施形態では、出力制御手段４Ｅが、下記の（ａ）ないし（ｃ）の制御を行うように構成される。

（ａ）負荷電圧検出回路４Ａにより検出されたバッテリ電圧からバッテリの充電状態を検出して、バッテリ３の充電が完了していないことが検出されたときに、制御整流回路２に同期整流動作を行わせるべく、制御整流回路２のサイリスタ２０１ｕないし２０１ｗにトリガ信号を与えるとともに、ＭＯＳＦＥＴ２０２ｕないし２０２ｗのうち、ドレインソース間に存在する寄生ダイオードに順方向電圧が印加されているＭＯＳＦＥＴをオン状態にするように、制御整流回路２のサイリスタ２０１ｕないし２０１ｗとＭＯＳＦＥＴ２０２ｕないし２０２ｗとを制御する。
（ｂ）バッテリ電圧検出回路４Ａにより検出されたバッテリ電圧からバッテリ３の充電が完了したことが検出されている状態で、回転速度検出手段４Ｄにより検出された磁石発電機１の回転速度が設定値未満であるときに、制御整流回路２の各サイリスタを転流させるために各サイリスタへのトリガ信号の供給を停止するとともに、各サイリスタをオフ状態にするために必要な時間の間だけすべてのＭＯＳＦＥＴをオン状態にする（磁石発電機の出力端子間を短絡する）ように、制御整流回路２のサイリスタとＭＯＳＦＥＴとを制御する。
（ｃ）バッテリ３の充電が完了したことが検出されている状態で磁石発電機１の回転速度が上記設定値以上であることが検出されたとき、又はバッテリ３の充電が完了したことが検出されている状態で、磁石発電機１の出力電圧が設定値以上であることが検出されたときに、すべてのＭＯＳＦＥＴをオン状態にするように、制御整流回路２のサイリスタとＭＯＳＦＥＴとを制御する。

上記（ａ）のように、負荷に電力を供給する際にＭＯＳＦＥＴ２０２ｕないし２０２ｗを制御して、制御整流回路に同期整流動作を行わせると、サイリスタ２０１ｕないし２０１ｗとＭＯＳＦＥＴ２０２ｕないし２０２ｗの寄生ダイオードＤｐｕないしＤｐｗとにより構成される全波整流回路を通して負荷（バッテリ）に磁石発電機の整流出力を供給する場合に比べて、低損失で負荷に電力を供給することができる。この効果を得るため、ＭＯＳＦＥＴ２０２ｕないし２０２ｗとしては、それぞれのドレインソース間の抵抗値が寄生ダイオードＤｐｕないしＤｐｗのアノード・カソード間の抵抗値よりも十分に小さい素子を用いる。

制御整流回路２において、ブリッジの下辺を構成するＭＯＳＦＥＴ２０２ｕないし２０２０ｗを同時にオン状態にすると、何れかのＭＯＳＦＥＴのドレインソース間と何れかのＭＯＳＦＥＴの寄生ダイオードとを通して磁石発電機２の出力が短絡される。例えば、磁石発電機１のＵ相の発電コイルＬｕの非中性点側の端子の電位がＶ相の発電コイルＬｖの非中性点側の端子の電位よりも高くなっているときには、発電コイルＬｕ−ＭＯＳＦＥＴ２０２ｕのドレインソース間−ＭＯＳＦＥＴ２０２ｖの寄生ダイオードＤｐｖ−発電コイルＬｖの短絡回路が形成されて、発電コイルＬｕとＬｖとが短絡される。従って、上記（ｂ）のように、バッテリの充電が完了したときに、制御整流回路のブリッジの下辺を構成するすべてのＭＯＳＦＥＴをオン状態にすると、磁石発電機２の出力を短絡して、制御整流回路２に入力される電圧を零にすることができるため、サイリスタ２０１ｕないし２０１ｗをそれぞれ流れていた電流を速やかに保持電流以下にして、サイリスタ２０１ｕないし２０１ｗの転流が速やかに行わせることができる。

上記（ｃ）のように、バッテリ３の充電が完了したことが検出されている状態で磁石発電機１の回転速度が上記設定値以上であることが検出されたときに、すべてのＭＯＳＦＥＴをオン状態にするように制御すると、磁石発電機１の出力端子間を短絡することにより、エンジンの負荷を増大させて機関の回転に制動をかけることができるため、発電機の回転速度の上昇を抑制することができる。またすべてのＭＯＳＦＥＴをオン状態にして磁石発電機の出力を短絡することにより、磁石発電機１から制御整流回路２への電力の供給を停止して、バッテリの充電を停止させることができ、バッテリが過充電の状態になるのを防ぐことができる。

同様に、バッテリ３の充電が完了したことが検出されている状態で磁石発電機１の出力電圧が設定値を超えたことが検出されたときに、上記（ｃ）のように、すべてのＭＯＳＦＥＴをオン状態にするように制御すると、磁石発電機の出力を短絡して発電機の回転速度の上昇を抑制するとともに、バッテリの充電を停止させて、バッテリが過充電の状態になるのを防ぐことができる。

昇圧制御手段４Ｆは、磁石発電機１からバッテリ３を充電するために必要な出力を得るために磁石発電機１の出力電圧を昇圧する必要があるときに制御整流回路２の各サイリスタにトリガ信号を与えた状態で、すべてのスイッチ要素のスイッチ素子（本実施形態ではＭＯＳＦＥＴ２０２ｕないし２０２ｗ）を同時にオンオフさせるように制御する。

本実施形態で用いる昇圧制御手段４Ｆは、磁石発電機１の出力電圧がバッテリ３を充電するために必要な電圧（この電圧を規定電圧という。）に達していないとき又は磁石発電機１の回転速度が、バッテリ３を充電するために必要な電圧を該発電機１から出力させるために必要な回転速度（この回転速度を規定回転速度という。）に達していないときに、制御整流回路２のサイリスタ２０１ｕないし２０１ｗにトリガ信号を与えた状態で、すべてのＭＯＳＦＥＴ２０２ｕないし２０２ｗを十分に高い周波数で同時にオンオフさせるように、制御整流回路２のサイリスタとＭＯＳＦＥＴとを制御する。

上記のように、制御整流回路２のサイリスタ２０１ｕないし２０１ｗにトリガ信号を与えた状態で、すべてのＭＯＳＦＥＴ２０２ｕないし２０２ｗを十分に高い周波数で同時にオンオフさせると、磁石発電機の発電コイルを流れる電流を高い周波数で断続させて、発電コイルを流れる電流を、大きな時間的な変化率で変化させることができるため、発電コイルに昇圧された電圧を誘起させることができ、磁石発電機１から制御整流回路２に与えられる電圧を昇圧することができる。このとき制御整流回路２は、磁石発電機１から与えられる交流出力を、トリガ信号が与えられているサイリスタ２０１ｕないし２０１ｗとＭＯＳＦＥＴ２０２ｕないし２０２ｗの寄生ダイオード（帰還ダイオード）とにより構成される全波整流回路により整流してバッテリ３に供給する。

上記のような昇圧制御手段４Ｆを設けておけば、磁石発電機１の回転速度が低く、磁石発電機１の出力を整流しただけではバッテリ１を充電するために必要な電流を流すことができない状態でも、バッテリの充電を行わせることができ、エンジンを始動した後、その回転速度が十分に上昇していない状態でも、バッテリの充電を行わせることができる。

本実施形態において、バッテリ充電制御手段４Ｅと昇圧制御手段４Ｆとを構成するためにコントローラ４に設けられたマイクロプロセッサに実行させる処理のアルゴリズムの一例を示すフローチャートを図５に示した。

図５の処理は、一定のタイミング毎に実行される。この処理が開始されると、先ずステップＳ１０１で制御整流回路２のサイリスタ（ＳＣＲ）２０１ｕないし２０１ｗにトリガ信号を与えて、サイリスタ２０１ｕないし２０１ｗのうち、アノードカソード間に順方向電圧が印加されているサイリスタが導通し得るようにする。次いでステップＳ１０２で、制御整流回路２に同期整流動作を行わせるように、ＭＯＳＦＥＴ２０２ｕないし２０２ｗのうち、寄生ダイオード（帰還ダイオード）に順方向電圧が印加されているＭＯＳＦＥＴのゲートに駆動信号を与えて、該ＭＯＳＦＥＴをオン状態にする制御を行わせる。これにより、磁石発電機１の交流出力を同期整流し、その整流出力をバッテリ３に供給してバッテリ３の充電を行わせる。

次いで、ステップＳ１０３で、バッテリ電圧検出回路４Ａにより検出されるバッテリ電圧を判定電圧と比較することにより、バッテリの充電が完了しているか否かを判定する。その結果、バッテリの充電が完了している（バッテリ電圧が判定値以上である）と判定されたときには、ステップＳ１０４に進んで、磁石発電機１の回転速度Ｎが設定値Ｎｓ以上であるか否かを判定する。その結果、回転速度が設定値以上ではないと判定されたとき（バッテリの充電が完了しているが発電機の回転速度が設定値よりも低いとき）には、ステップＳ１０５に進んでサイリスタ２０１ｕないし２０１ｗのトリガを停止し、ステップＳ１０６で、サイリスタ２０１ｕないし２０１ｗを転流させるために必要な一定時間の間だけ制御整流回路２のすべてのＭＯＳＦＥＴ２０２ｕないし２０２ｗをオン状態にする。これにより、一定時間の間磁石発電機１の出力を短絡して、オン状態にあるサイリスタを転流させる。ステップＳ１０６を実行した後この処理を終了する。

ステップＳ１０４で、磁石発電機１の回転速度Ｎが設定値Ｎｓ以上であると判定されたときには、ステップＳ１０７に進んで制御整流回路のすべてのＭＯＳＦＥＴ２０２ｕないし２０２ｗをオン状態にしてこの処理を終了する。制御整流回路のすべてのＭＯＳＦＥＴ２０２ｕないし２０２ｗをオン状態にすることにより、磁石発電機１の出力を短絡して、エンジンの回転に制動をかけ、磁石発電機の回転速度の上昇を抑制する。また磁石発電機１の出力を短絡することにより、磁石発電機１から制御整流回路２への電力の供給を停止して、バッテリの充電を停止させ、バッテリが過充電の状態になるのを防ぐ。

ステップＳ１０３でバッテリの充電が完了していない（バッテリ電圧が判定値未満である）と判定されたときには、ステップＳ１０８に進んで、磁石発電機の回転速度が規定回転速度Ｎｉ以下であるか否かを判定する。その結果、磁石発電機の回転速度が規定回転速度以下であると判定されたときには、ステップＳ１０９に進んで、制御整流回路２のすべてのサイリスタ（ＳＣＲ）２０１ｕないし２０１ｗにトリガ信号を与えて、サイリスタ２０１ｕないし２０１ｗのうち、アノードカソード間に順方向電圧が印加されているサイリスタが導通し得るようにし、ステップＳ１１０で制御整流回路２のすべてのＭＯＳＦＥＴ２０２ｕないし２０２を高い周波数でオンオフさせて、磁石発電機の出力電圧を昇圧させる動作を行わせる状態にしてこの処理を終了する。

ステップＳ１０８で回転速度Ｎが規定回転速度Ｎｉ以下でない（規定回転速度を超えている）と判定されたときには、ステップＳ１１１に進んで、磁石発電機の出力電圧Ｖａｃが規定電圧Ｖｉ以下であるか否かを判定する。この判定の結果、磁石発電機の出力電圧Ｖａｃが規定電圧Ｖｉ以下であると判定されたときには、ステップＳ１０９に進んで制御整流回路２のすべてのサイリスタにトリガ信号を与えて、すべてのサイリスタをオン状態にし得るようにする。次いでステップＳ１１０ですべてのＭＯＳＦＥＴ２０２ｕないし２０２を高い周波数でオンオフさせて、磁石発電機１の出力電圧を昇圧させる状態にした後にこの処理を終了する。ステップＳ１１１で、磁石発電機の出力電圧Ｖａｃが規定電圧Ｖｉ以下ではないと判定されたときには、以後何もしないでこの処理を終了する。

図５に示したアルゴリズムによる場合には、ステップＳ１０１ないしＳ１０７により出力制御手段４Ｅが構成され、ステップＳ１０３及びステップＳ１０８ないしＳ１１０により、昇圧制御手段４Ｆが構成される。

上記の実施形態において、昇圧制御手段４Ｆが、制御整流回路２のＭＯＳＦＥＴ２０２ｕないし２０２ｗをオンオフさせて、磁石発電機の出力電圧を昇圧する動作を行う際には、ＭＯＳＦＥＴをオン状態からオフ状態にしたときに磁石発電機１から放出されるエネルギが瞬時にスナバダイオードＤｓｕないしＤｓｗを通してスナバコンデンサＣｓｕないしＣｓｗに吸収されるため、ＭＯＳＦＥＴ２０２ｕないし２０２ｗの両端にサージ電圧が発生するのを防止することができる。このときスナバコンデンサＣｓｕないしＣｓｗは高い電圧まで充電されるが、スナバコンデンサＣｓｕないしＣｓｗと制御整流回路２のＭＯＳＦＥＴとの間には、スナバコンデンサＣｓｕないしＣｓｗの両端の電圧に対して逆方向のスナバダイオードＤｓｕないしＤｓｗが介在しているため、スナバコンデンサＣｓｕないしＣｓｗの両端の電圧がＭＯＳＦＥＴ２０２ｕないし２０２ｗに印加されることはない。スナバコンデンサＣｓｕないしＣｓｗに蓄積された電荷は、ＭＯＳＦＥＴ２０２ｕないし２０２ｗがオフ状態になった後、対応するサイリスタ２０１ｕないし２０１ｗがオン状態になったときにそれぞれのサイリスタを通してバッテリ３側に放電させられる。

上記のように構成すると、制御整流回路２のブリッジの下辺を構成するＭＯＳＦＥＴ２０２ｕないし２０２ｗの耐電圧を高くしておく必要がなくなるため、内部抵抗が低いＭＯＳＦＥＴを選定することが容易になる。従って、ＭＯＳＦＥＴ２０２ｕないし２０２ｗで生じる損失を少なくすることができ、ＭＯＳＦＥＴ２０２ｕないし２０２ｗで生じる発熱を少なくして、各ＭＯＳＦＥＴに大型の放熱器を取り付ける必要性をなくすことができ、装置が大型化するのを防ぐことができる。またＣＲ型のスナバ回路を用いた場合のように、スナバ回路で電力が消費されることがないため、制御整流回路２で生じる損失を少なくすることができることと相俟って、充電効率を高めることができる。

また上記の実施形態のように、スナバダイオードＤｓｕないしＤｓｗとして、制御整流回路２のブリッジの上辺を構成する各サイリスタのターンオフ時間よりもリカバリ時間が短いダイオードを用いると、昇圧制御時に制御整流回路２の下辺を構成するスイッチ要素のスイッチ素子(上記の例ではＭＯＳＦＥＴ）がオフ状態からオン状態にされた際に磁石発電機１の発電コイルに誘起する電圧により、制御整流回路２の上辺を構成するサイリスタに逆電圧が印加されたときに、サイリスタを通して逆電流が流れる時間を短くすることができるため、昇圧制御時に制御整流回路で生じる損失をいっそう少なくすることができる。またスナバダイオードＤｓｕないしＤｓｗとして、ショットキーバリアダイオードのような、ＯＮ時の電圧降下が低いダイオードを用いれば、スナバダイオードＤｓｕないしＤｓｗを設けたことによる損失の増大を最小限に抑えることができる。

上記の直流電源装置においては、制御整流回路２を構成する各半導体素子の温度上昇を各素子で許容される温度の上限値以下に抑えることの必要性から、取り出すことができる出力の上限値が決まる。上記のように制御整流回路のブリッジの上辺にスナバダイオードを追加すると、該スナバダイオードで発熱が生じるが、一般にダイオードのＰＮジャンクションで許容される温度の上限値は、サイリスタのジャンクションで許容される温度の上限値よりも十分に高いので、スナバダイオードをブリッジの上辺に追加したことが直流電源装置の出力を制限する要因となることはない。

上記の実施形態では、制御整流回路のブリッジの下辺を構成するスイッチ要素としてＭＯＳＦＥＴを用いたが、制御整流回路のブリッジの下辺を構成するスイッチ要素は、オンオフ制御が可能なスイッチ素子と、該スイッチ素子の両端に逆並列接続された帰還ダイオードとを有するスイッチ要素を用いればよく、上記の例に限定されない。

図２を参照すると、制御整流回路２のブリッジの下辺を構成するスイッチ要素を、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）２０３ｕないし２０３ｗと、これらのＩＧＢＴのコレクタエミッタ間に逆並列接続された帰還ダイオードＤｕないしＤｗとにより構成した例が示されている。図２に示された例では、制御整流回路２のブリッジの上辺を構成するサイリスタ２０１ｕないし２０１ｗと、ブリッジの下辺を構成するＩＧＢＴ２０３ｕないし２０３ｗとの間にそれぞれ、カソードをサイリスタ２０１ｕないし２０１ｗのアノードに接続し、アノードをＩＧＢＴ２０３ｕないし２０３ｗのコレクタに接続したスナバダイオードＤｓｕないしＤｓｗが挿入されている。サイリスタＳ２０１ｕないし２０１ｗのアノードが共通接続されるとともに、ＩＧＢＴ２０３ｕないし２０３ｗのエミッタが共通接続され、サイリスタＳ２０１ｕないし２０１ｗのカソードの共通接続点及びＩＧＢＴ２０３ｕないし２０３ｗのエミッタの共通接続点からそれぞれ正極側及び負極側の直流出力端子が導出されている。またＩＧＢＴ２０３ｕないし２０３ｗのコレクタとスナバダイオードＤｓｕないしＤｓｗのアノードとの接続点からそれぞれ制御整流回路２の三相の交流入力端子２ｕないし２ｗが導出されている。図２に示された直流電源装置のその他の構成は図１に示したものと同様である。

本発明は、上記の実施形態のように、制御整流回路２の負荷をバッテリ３として、磁石発電機１の整流出力でバッテリ３を充電する場合に限定されるものではなく、磁石発電機の出力を制御整流回路により整流して適宜の負荷に電力を供給する直流電源装置にも本発明を適用することができる。例えば、図３に示すように、インバータ５を負荷として、インバータ５に直流電源電圧を与える直流電源装置にも、本発明を適用することができる。

図３に示されたインバータ５は、ソースが共通接続されたＰチャンネル型のＭＯＳＦＥＴ５０１ｕないし５０１ｗによりブリッジの上辺を構成し、ドレインがＭＯＳＦＥＴ５０１ｕないし５０１ｗのドレインにそれぞれ接続され、ソースが共通接続されたＮチャンネル型のＭＯＳＦＥＴ５０２ｕないし５０２ｗによりブリッジの下辺を構成した周知のもので、ＭＯＳＦＥＴ５０１ｕないし５０１ｗのソースの共通接続点及びＭＯＳＦＥＴ５０２ｕないし５０２ｗのソースの共通接続点からそれぞれ正極側及び負極側の直流入力端子５ａ及び５ｂが導出されている。またＭＯＳＦＥＴ５０１ｕ，５０１ｖ及び５０１ｗのドレインと、ＭＯＳＦＥＴ５０２ｕ，５０２ｖ及び５０２ｗのドレインとの接続点からそれぞれ三相の交流出力端子５ｕ，５ｖ及び５ｗが導出されている。

本発明に係る直流電源装置の直流出力端子２ａ及び２ｂの間にはバッテリに代えて電源コンデンサＣｓが接続され、このコンデンサＣｓの両端の電圧が、インバータ５の正極側及び負極側の直流入力端子５ａ及び５ｂ間に印加されている。インバータ５のＭＯＳＦＥＴ５０１ｕないし５０１ｗ及び５０２ｕないし５０２ｗのゲートにはインバータ制御回路６から駆動信号(ＭＯＳＦＥＴをオン状態にするための信号）が与えられている。

インバータ制御回路６は、直流電源装置の出力端子間に接続された電源コンデンサＣｓの両端の直流電圧を一定の周波数を有する交流電圧に変換して交流出力端子５ｕないし５ｗから出力するように、インバータ５のＭＯＳＦＥＴ５０１ｕないし５０１ｗ及び５０２ｕないし５０２ｗをオンオフ制御する。インバータ５の構成は周知であるので、その詳細な動作の説明は省略する。

図３に示した実施形態において、コントローラ４の出力制御手段は、インバータ５の出力電圧を設定値に保つために必要な直流電圧を制御整流回路２から出力させるように、制御整流回路２を制御する。図３に示された実施形態において、直流電源装置１の構成は、図１に示したものと同様である。

図３に示した例においては、制御整流回路２とコントローラ４とからなる本発明に係る直流電源装置と、インバータ５とにより、回転速度が一定でないエンジンにより駆動されるために出力周波数が随時変化する磁石発電機１の交流出力電圧を一旦直流電圧に変換した後、インバータ５により一定の周波数を有する交流電圧に変換する電源装置が構成されている。

上記の実施形態のように、負荷に電力を供給する際に制御整流回路２の各サイリスタにトリガ信号を与えるとともに、帰還ダイオードに順方向電圧が印加されているスイッチ要素のスイッチ素子をオン状態にして制御整流回路２に同期整流動作を行わせるように出力制御手段を構成しておくと、制御整流回路のブリッジの下辺を構成するスイッチ要素のスイッチ素子としてオン時の損失が帰還ダイオードよりも少ない素子を用いることにより、ブリッジの上辺を構成するサイリスタとブリッジの下辺を構成するスイッチ要素の帰還ダイオードとにより構成される全波整流回路により磁石発電機の出力を整流する場合に比べて、低損失で整流動作を行わせることができる。しかしながら本発明は、負荷に電力を供給する際に制御整流回路に同期整流動作を行わせるように出力制御手段を構成する場合に限定されるものではない。

例えば、本発明に係る直流電源装置のコントローラに設ける出力制御手段は、磁石発電機の出力を昇圧する必要がない状況で負荷に電力を供給する際に、制御整流回路の下辺を構成するスイッチ要素のスイッチ素子をオフ状態に保って、制御整流回路のブリッジの上辺を構成するサイリスタとブリッジの下辺を構成するスイッチ要素の帰還ダイオードとにより構成される全波整流回路により磁石発電機の出力を整流して負荷に電力を供給するように構成してもよい。

上記の実施形態では、磁石発電機１が三相交流電圧を出力するように構成されているが、磁石発電機として単相交流電圧を出力するものを用いる場合にも本発明を適用することができるのはもちろんである。

本発明に係る直流電源装置は、エンジンにより駆動される磁石発電機の交流出力を直流出力に変換する必要がある用途に広く利用することができる。例えば、エンジンにより駆動される車両に搭載されるバッテリを充電するバッテリ充電装置として利用したり、回転速度が一定でないエンジンにより駆動される磁石発電機の交流出力を周波数が一定な交流出力に変換する電源装置(エンジン発電機）の直流電源部などとして利用することができる。

１ 磁石発電機
２ 制御整流回路
２ｕ〜２ｗ 交流入力端子
２ａ，２ｂ 直流出力端子
２０１ｕ〜２０１ｗ サイリスタ
２０２ｕ〜２０２ｗ ＭＯＳＦＥＴ
Ｄｓｕ〜Ｄｓｗ スナバダイオード
Ｃｓｕ〜Ｃｓｗ スナバコンデンサ
３ バッテリ
４ コントローラ
４Ａ 負荷電圧検出回路
４Ｂ 発電機出力電圧検出回路
４Ｃ 波形整形回路
４Ｅ 出力制御手段
４Ｆ 昇圧制御手段
５ インバータ
５０１ｕ〜５０１ｗ Ｐチャンネル型ＭＯＳＦＥＴ
５０２ｕ〜５０２ｗ Ｎチャンネル型ＭＯＳＦＥＴ

Claims (6)

1. エンジンにより駆動される磁石発電機の交流出力が入力される交流入力端子と負荷が接続される正極側及び負極側の直流出力端子とを有して、前記交流入力端子に入力された交流電圧を整流して前記直流出力端子間に出力するブリッジ型の制御整流回路と、前記制御整流回路を制御するコントローラとを備え、前記制御整流回路は、ブリッジの各上辺がサイリスタにより構成されるとともに、オンオフ制御が自在なスイッチ素子と該スイッチ素子に逆並列接続された帰還ダイオードとを有するスイッチ要素によりブリッジの各下辺が構成されて、ブリッジの上辺を構成するサイリスタと下辺を構成するスイッチ要素の帰還ダイオードとにより全波整流回路が構成された回路からなり、前記コントローラは、前記負荷への電力の供給を適正に行わせるように前記制御整流回路の出力を制御する出力制御手段と、前記負荷に電力を供給するために前記磁石発電機の出力電圧を昇圧する必要があるときに前記制御整流回路の各サイリスタにトリガ信号を与えた状態ですべてのスイッチ要素のスイッチ素子を同時にオンオフさせるように制御する昇圧制御手段とを備えている直流電源装置であって、
   前記制御整流回路のブリッジの各上辺を構成するサイリスタと下辺を構成するスイッチ要素との間に、各上辺を構成するサイリスタ側にカソードを向けたスナバダイオードが挿入されるとともに、各スナバダイオードのカソードと前記制御整流回路の負極側の直流出力端子との間にスナバコンデンサが接続されていることを特徴とする直流電源装置。
2. 前記出力制御手段は、前記負荷に電力を供給する際に前記制御整流回路の各サイリスタにトリガ信号を与えるとともに、帰還ダイオードに順方向電圧が印加されているスイッチ要素のスイッチ素子をオン状態にして前記制御整流回路に同期整流動作を行わせるように構成されている請求項１に記載の直流電源装置。
3. 前記スイッチ要素のスイッチ素子は、絶縁ゲート型バイポーラトランジスタである請求項１又は２に記載の直流電源装置。
4. エンジンにより駆動される磁石発電機の交流出力が入力される交流入力端子と負荷が接続される正極側及び負極側の直流出力端子とを有して、前記交流入力端子に入力された交流電圧を整流して前記直流出力端子間に出力するブリッジ型の制御整流回路と、前記制御整流回路を制御するコントローラとを備え、前記制御整流回路は、ブリッジの上辺及び下辺をそれぞれサイリスタ及びＭＯＳＦＥＴにより構成して、前記サイリスタとＭＯＳＦＥＴのドレインソース間の寄生ダイオードとにより全波整流回路を構成した回路からなり、前記コントローラは、前記負荷への電力の供給を適正に行わせるように前記制御整流回路の出力を制御する出力制御手段と、前記負荷に電力を供給するために前記磁石発電機の出力電圧を昇圧する必要があるときに前記制御整流回路の各サイリスタにトリガ信号を与えた状態ですべてのスイッチ要素のスイッチ素子を同時にオンオフさせるように制御する昇圧制御手段とを備えている直流電源装置であって、
   前記制御整流回路のブリッジの各上辺を構成するサイリスタと下辺を構成するＭＯＳＦＥＴの間に、カソードをサイリスタ側に向けたスナバダイオードが挿入されるとともに、各スナバダイオードのカソードと前記制御整流回路の負極側の直流出力端子との間にスナバコンデンサが接続されていることを特徴とする直流電源装置。
5. 前記出力制御手段は、前記負荷に電力を供給する際に前記制御整流回路の各サイリスタにトリガ信号を与えるとともに、寄生ダイオードに順方向電圧が印加されているＭＯＳＦＥＴをオン状態にして前記制御整流回路に同期整流動作を行わせるように構成されている請求項４に記載の直流電源装置。
6. 前記スナバダイオードは、制御整流回路のブリッジの上辺を構成する各サイリスタのターンオフ時間よりもリカバリ時間が短いダイオードからなっている請求項１ないし５の何れか一つに記載の直流電源装置。

Images