JP2013143133A - 一体型パソコン及びその電源管理方法 - Google Patents

一体型パソコン及びその電源管理方法 Download PDF

Info

Publication number
JP2013143133A
JP2013143133A JP2012244022A JP2012244022A JP2013143133A JP 2013143133 A JP2013143133 A JP 2013143133A JP 2012244022 A JP2012244022 A JP 2012244022A JP 2012244022 A JP2012244022 A JP 2012244022A JP 2013143133 A JP2013143133 A JP 2013143133A
Authority
JP
Japan
Prior art keywords
power supply
module
battery module
power
operating frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012244022A
Other languages
English (en)
Other versions
JP5548753B2 (ja
Inventor
Tung Lin Tsai
ツン リン サイ
Moo Jin Wang
ムー ジン ワン
Jea Wang Chu
チァ ワン チュ
chuan yun Wang
チュアン ユン ワング
Chii Hao Lin
チー ハオ リン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Giga Byte Technology Co Ltd
Original Assignee
Giga Byte Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Giga Byte Technology Co Ltd filed Critical Giga Byte Technology Co Ltd
Publication of JP2013143133A publication Critical patent/JP2013143133A/ja
Application granted granted Critical
Publication of JP5548753B2 publication Critical patent/JP5548753B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/263Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/324Power saving characterised by the action undertaken by lowering clock frequency
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

【課題】一体型パソコン及びその電源管理方法を提供する。
【解決手段】ディスプレイモジュール及びディスプレイモジュールのケース内に設置されるホストを備える。ホストは電源モジュール、電池モジュール、及び回路基板で構成され、回路基板は電源モジュール、電池モジュール、及びディスプレイモジュールのディスプレイパネルにそれぞれ電気的に接続される。回路基板上にはプロセッサーユニット及びコントロールユニットを電気的に配置させ、プロセッサーユニットは電源モジュールの電源を選択的に受電し、第1動作周波数で動作する、或いは電池モジュールの電源を受電し、低めの第2動作周波数で動作する。コントロールユニットは電源モジュールの電圧レベルに合わせて電源モジュールを無効にして電池モジュールを作動し、プロセッサーユニットを制御し周波数を下げて動作し、プロセッサーユニットの消耗を低減する。
【選択図】図1

Description

本発明は、パソコンに関し、より詳しくは、一体型パソコンに関する。
パソコンシステムは既に現代の社会生活に不可欠なものとなり、技術の進歩に伴い様々な応用が求められる。ハードウェア性能の劇的な進化のみならず、フレームワーク全体も多様に発展し、デスクトップパソコンシステムからノートブックパソコンシステムに至るまで、それぞれ機能性と携帯性という2つの異なるニーズに対し異なるシステムのフレームワークが発展している。例えばノートブックパソコンには、更に軽量小型薄型化されたネットブックやタブレットパソコン等がその発展形として存在し、その一方でデスクトップパソコンシステムはその発展形として一体型パソコンというシステムフレームワークが存在している。
一般的な一体型パソコンのシステムフレームワークは従来のデスクトップパソコンからホストとディスプレイ装置を分立させてフレームワークとして整合しており、ディスプレイ装置内には一体式の設置方式によりホストを増加するように設計され、分立した2つの異なる装置を整合するのみならず、体積が小さいという長所があり、多くの不要な外部接続配線を減らせ、同時に装置の移動性という利便性を有する。
台湾特許第298123号
しかしながら、充電池を有する構造のノートブックパソコンに比べ、従来の一体型パソコンはデスクトップパソコンシステムと同様に外部電源に頼らねばならず、外部電源により電力を供給させるシステムはある種の状況下では不安定になる現象が見られ、例えば急な停電や外部電源から供給される電圧の不安定化等が起こりうる。このため、ユーザーが予期せぬ停電時にも短時間暫定的に正常に作業できるよう、従来の方法ではデスクトップパソコンと同様に、一体型パソコンも外部の無停電電源装置(Uninterrupted Power Supply、UPS)に接続し、ユーザーが実行中のソフトウェアやゲームを即時保存可能にし、正常にコンピュータをシャットダウンさせてデータの消失を防ぐ。
しかし、現在のUPSの体積及び重量は共に大き過ぎ、パソコンを置く作業台上の空間をかなり占領するため、パソコンデスクや机の作業台に設置するには不向きである。また、無停電電源装置の設置時には配線が必要になり、配線の手順も複雑になる。一体型パソコンは機能性と省スペース性を兼ね備え、配線手順の簡略化及び移動性という特性を有する製品であるため、もし一体型パソコンに無停電電源装置を外付けさせれば、空間を占領させる上配線の手順の複雑になるほかに、無停電電源装置の重量という制限も加わり一体型パソコンの移動性という利便性に影響を及ぼし、上述の一体型パソコンがディスプレイとパソコンホストとを整合させて一体化するという効果と目的を達成出来なくなる。
そこで、本発明者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理的設計で上記の課題を効果的に改善する本考案の提案に到った。
本発明は、このような従来の問題に鑑みてなされたものである。上記課題解決のため、本発明は、従来の一体型パソコンが外付け電源からの電力の供給を突然中断されて正常に動作出来なくなる問題並びに一体型パソコンが外部に無停電電源装置を設置させるために省スペース化できず、配線手順の簡略化及び移動性の高さという目的が達成困難になり、使用上の不便をきたすという問題を解決させる一体型パソコン及びその電源管理方法を提供することを主目的とする。
上述した課題を解決し、目的を達成するために、本発明に係る一体型パソコンは、
ケース及びディスプレイパネルで構成され、前記ケースの側面に露出されるディスプレイモジュールと、
前記ケース内に設置されるホストと、を備え、
前記ホストは、
前記ディスプレイパネル及び前記ケース外の外部電源に電気的に接続される電源モジュールと、
前記電源モジュール及び前記ディスプレイパネルに電気的に接続され、内部電源を有する電池モジュールと、
前記電源モジュール、前記電池モジュール、及び前記ディスプレイパネルにそれぞれ電気的に接続される回路基板と、を更に含み、
前記回路基板上は、
前記外部電源から選択的に受電し、常態では第1動作周波数で動作し、或いは前記内部電源を受電し、第2動作周波数で動作するプロセッサーユニットと、
前記電源モジュールの電圧レベルを動的に検知させ、前記電圧レベルに合わせて前記電源モジュールを無効にして前記電池モジュールを作動し、前記プロセッサーユニットを制御し前記第1動作周波数から前記第2動作周波数へと下げて動作するコントロールユニットを少なくとも電気的に設置させることを特徴とする。
この好ましい実施例では、プロセッサーユニットは電池モジュールの内部電源を受電し、第1動作周波数で所定時間動作し、第2動作周波数でバッファータイムに動作し、バッファータイムは所定時間より長いことを特徴とする一体型パソコンである。
この好ましい実施例では、本発明は、ホストは、電源モジュール及び電池モジュールにそれぞれ電気的に接続される充電回路を更に備え、充電回路は電源モジュールにより外部電源を受電させて電池モジュールへ伝送させ、電池モジュールが外部電源を受電させて内部電源として蓄電させることを特徴とする一体型パソコン。
この好ましい実施例では、電源モジュールが外部電源をプロセッサーユニットへ伝送するステップと、
プロセッサーユニットが外部電源を受電し、常態では第1動作周波数で動作するステップと、
コントロールユニットが電源モジュールの電圧レベルを動的に検知し、電圧レベルに合わせて電源モジュールのオフにし、同時に電池モジュールを作動するステップと、
電池モジュールにより内部電源をプロセッサーユニットへ供給するステップと、
コントロールユニットによりプロセッサーユニットを制御して第1動作周波数から第2動作周波数へと下げて動作するステップと、を含むことを特徴とする一体型パソコンの電源管理方法である。
この好ましい実施例では、プロセッサーユニットが電池モジュールの内部電源を受電し、第1動作周波数で所定時間動作するステップと、
第2動作周波数でバッファータイムに動作させ、バッファータイムは所定時間より長いステップを更に含むことを特徴とする一体型パソコンの電源管理方法である。
この好ましい実施例では、本発明は、電源モジュールが外部電源を電池モジュールへ伝送するステップと、
電池モジュールが外部電源を受電させ、内部電源として蓄電させるステップを更に含むことを特徴とする一体型パソコンの電源管理方法である。
本発明の電源モジュール及び電池モジュールを同時に配置する一体型パソコンによると、一体型パソコンは、電力システムが安定している環境では常態で電源モジュールが受電する外部電源により動作し、電力システムが不安定な場合は、コントロールユニットが選択的に電源モジュールを無効にして電池モジュールを作動する。同時に、コントロールユニットによりプロセッサーユニットを制御して周波数を下げ、電池モジュールが安定的に内部電源をプロセッサーユニットへ供給するほか、電池モジュールによる電気エネルギーの消耗を減らし、一体型パソコンは外部電源が停電しても一定時間正常な動作を維持し、ユーザーはデータの保存及び正常なシャットダウンを行えるだけの十分な時間が得られる。
本発明に係る一実施形態による一体型パソコンの分解概略図である。 本発明に係る一実施形態による一体型パソコンの電源管理方法の一実施態様によるステップのフローチャート図である。 本発明に係る一実施形態による一体型パソコンの電源管理方法の二実施態様によるステップのフローチャート図である。 本発明に係る一実施形態による一体型パソコンの電源管理方法の三実施態様によるステップのフローチャート図である。 本発明に係る二実施形態による一体型パソコンの分解概略図である。 本発明に係る二実施形態による一体型パソコンの電源管理方法のステップのフローチャート図である。
以下に図面を参照して本発明を実施するための形態について、詳細に説明する。なお、本発明は、以下に説明する実施形態に限定されるものではない。
[一実施形態]
まず、本発明の一体型パソコンの一実施形態について説明する。本発明の一実施形態の構成を図1から図4に示す。
図1は本発明に係る一実施形態による一体型パソコン10の分解概略図であり、図2は本発明に係る一実施形態による一体型パソコン10の電源管理方法の一実施態様によるステップのフローチャート図である。本発明に係る一実施形態による一体型パソコン10はディスプレイモジュール100及びホスト200を備える。ディスプレイモジュール100はケース110及びディスプレイパネル120により構成され、ケース110は第1ケース111及び第2ケース112からなる。第1ケース111と第2ケース112との間には納置空間が形成され、第1ケース111の側面には開口部113が形成される。ディスプレイパネル120はケース111の納置空間内に設置され、開口部113を遮蔽して開口部113に部分的に露出される。ホスト200はケース110の納置空間内に設置され、ホスト200は電源モジュール210、電池モジュール220及び回路基板230を備え、ケース110内のフレーム300にそれぞれ設置される。電源モジュール210はディスプレイパネル120及びケース110の外の外部電源(図示せず)に電気的に接続される。電池モジュール220は電源モジュール210及びディスプレイパネル120に電気的に接続され、電池モジュール220は内部電源を蓄電し、例えば5Cの大電流(C rate)を出力する電池である。回路基板230は電源モジュール210、電池モジュール220、及びディスプレイパネル120にそれぞれ電気的に接続され、回路基板230は少なくともプロセッサーユニット240及びコントロールユニット250を電気的に配置する。
プロセッサーユニット240は電源モジュール210からの外部電源を選択的に受電し、常態では第1動作周波数で動作し、或いは電池モジュール220からの内部電源を受電し、より低い第2動作周波数で暫定的に動作する。コントロールユニット250は電源モジュール210の電圧レベルの動的な検知に用いられ、電圧レベルに基づき電源モジュール210を無効にして電池モジュール220を作動し、プロセッサーユニット240に供給される電力を電源モジュール210から電池モジュール220へと切り替える。また、コントロールユニット250はプロセッサーユニット240の動作周波数を制御して第1動作周波数から第2動作周波数へと下げる。第1動作周波数と第2動作周波数との範囲は約800MHzから3600MHzであり、プロセッサーユニット240の正常な動作を維持して消耗を減らし、プロセッサーユニット240のコアパワーを約24.99ワットから約11.37ワットへと下げる。
このほか、本実施形態による一体型パソコン10の電源管理は、まず電源モジュール210により外部電源をプロセッサーユニット240(図2のステップ301)へと伝送する。次に、プロセッサーユニット240が外部電源を受電した後、常態では第1動作周波数で(図2のステップ303)動作し、ユーザーはディスプレイパネル120に表示されるウィンドウインターフェースによりワードプロセッサソフトウェア或いはゲームソフトウェアの操作を実行する。この過程に於いて、コントロールユニット250は電源モジュール210の電圧レベルを動的に検知し、外部電源が安定的に供給されているかを判断する。また、外部電源が停電や電圧などで不安定(例えば電圧が降下している等)な場合は、正常の85%から90%、ないしは更に低いレベルへと下げ、コントロールユニット250に電源モジュール210の電圧レベルの低下を検知し、電圧レベルの検知結果に基づき電源モジュール210及び作動電池モジュール220(図2のステップ305)を無効にし、電池モジュール220にプロセッサーユニット240(図2のステップ307)へと内部電源を供給する。
同時に、コントロールユニット250はプロセッサーユニット240の動作周波数を制御し第1動作周波数から第2動作周波数へと下げ、プロセッサーユニット240を低めの動作周波数で動作して消耗(図2のステップ309)を減らす。
ちなみに、本実施形態によるコントロールユニット250はマイクロコントローラ(MCU)でも、回路基板230のファームウェア或いはBIOS(Basic Input/Output System)でもよく、ユーザーは実際の応用時の様々な需要や条件に合わせて最適な種類のコントロールユニット250を選択させることが可能である。本発明はコントロールユニット250とマイクロコントローラを実施形態の例として説明しているが、当該技術分野に習熟する者ならば、実際の需要に合わせて本発明のコントロールユニット250の種類を選択したり組み合わせたりする事が可能であり、本発明は実施態様のものに制限されない。
また、本実施形態のステップ309のうち、コントロールユニット250がプロセッサーユニット240を制御して第1動作周波数から第2動作周波数へと下げて動作する具体的な方式は、システム管理割り込み(System Management interrupt)方式である。ACPI(Advanced Configuration and Power Interface)、或いは非ACPIモード(Non-ACPI mode)で動作するSMIのピンをトリガーした後、プロセッサーユニット240にコントロールユニット250のプログラムコードを実行させ、プロセッサーユニット240の特定のレジスタ、例えばMSRs(Model-Specific Registers)やレシオ/クロックレジスタ(RATIO/Clock register)を利用して調整し、更にはプログラマブルクロックジェネレータ(programming clock generator)の制御によりシステム周波数を変更しても良い。
これ以外の本実施形態のステップ309のコントロールユニット250によりプロセッサーユニット240を制御させ第1動作周波数から第2動作周波数へと下げて動作する具体的な方式は、システム操作割り込み(System Control interrupt)方式である。ACPIモードで動作するSCIのピンをトリガーした後、ACPIのオペレーティングシステムまたはドライバが関連するドライバへ通知し、BIOSのASLコード(ACPI Source Language Code)を呼び出し、ASLコードを用いてシステム周波数を変更してもよい。また、他の本実施形態のステップ309のコントロールユニット250によりプロセッサーユニット240を制御して第1動作周波数から第2動作周波数へと下げて動作する具体的な方式は、ハードウェアのプロセッサーユニット或いはクロックジェネレータにより生成される信号により直接システム周波数を変更しても良い。上述の様に、ユーザーがプロセッサーユニット240の動作周波数を下げる具体的な方法は、実際の応用時の様々な需要や条件に合わせて異なる方法を選択する。
図3は本発明に係る一実施形態による一体型パソコン10の電源管理方法の二実施態様によるステップのフローチャート図である。本発明の一体型パソコン10の二実施態様による電源管理方法と、一実施態様による電源管理方法において実施するステップとは大方同じである。両者の差異は、本発明の電源管理方法の二実施態様では、プロセッサーユニット240が電池モジュール220の内部電源を受電した後、プロセッサーユニット240はまず第1動作周波数で所定時間(図3のステップ401)動作し、その後第2動作周波数でバッファータイムに動作し、バッファータイムは所定時間(図3のステップ403)より長い等のステップを更に含む点である。例えば、一体型パソコン10の外部電源が停電した場合、コントロールユニット250は電圧レベルの変化を検知し、即電源モジュール210を無効にして電池モジュール220を作動し、電池モジュール220から内部電源をプロセッサーユニット240へ供給する。
プロセッサーユニット240は内部電源を受電してからすぐには動作周波数を下げず、プロセッサーユニット240は第1動作周波数での動作を一定時間持続する。次に、コントロールユニット250は所定時間内にプロセッサーユニット240を制御して第1動作周波数から第2動作周波数動作へ下げ、上述の所定時間はコントロールユニット250が電圧レベルの変化を検知する。プロセッサーユニット240を制御させて周波数を下げさせる動作の反応時間、例えば2、3秒、或いは1分等の時間内に周波数を下げるプロセスが実行される。その他、上述の周波数を下げる過程に於いて、同時に電池モジュール220がプロセッサーユニット240へと出力する電流の量も、例えば本来5Cの電流量を3Cへと減らし、電池モジュール220に蓄電される内部電源をプロセッサーユニット240へバッファータイム内に供給して正常な動作を維持し、例えば10から30分のバッファータイム内に正常に動作させ、ユーザーにデータを保存後にシャットダウンしたり、外部電源の回復を待ち給電を再開する。
本発明では、外部電源が回復し給電を再開すると、コントロールユニット250は電圧レベルの回復に従い電池モジュール220及び作動電源モジュール210を無効にし、プロセッサーユニット240が外部電源を受電後、コントロールユニット250はプロセッサーユニット240を制御して動作周波数を第2動作周波数から第1動作周波数へと上げさせ、プロセッサーユニット240に本来の動作効率を発揮させる。また、一体型パソコン10が再び電源モジュール210に外部電源を受電させると、電源モジュール210は外部電源をプロセッサーユニット240へと供給する以外、外部電源を電池モジュール220へも供給して電池モジュール220に充電させる。
図4によれば、本発明に係る一実施形態による一体型パソコン10の電源管理方法の三実施態様では、電源モジュール210は外部電源を電池モジュール220(図4のステップ501)へと伝送して、電池モジュール220が外部電源の受電後に内部電源(図4のステップ503)として蓄電してもよい。
このため、本発明の一体型パソコン10が外部電源を正常に安定的に供給されると、電源モジュール210により電池モジュール220に対して充電を行い、電源モジュール210により外部電源を電池モジュール220へと伝送し、電池モジュール220に受電させると共に外部電源を内部電源として蓄電する事で、一体型パソコン10の電池モジュール220は使用上非常に便利になる以外に、余計な充電器を取り付けるコスト及びそのための配線と空間が節約される。
本発明の長所は下述のとおりである。一体型パソコンは本来の電源モジュールのほか電池モジュールを内蔵する。同時にコントロールユニット(例えばファームウェア或いはBIOS)により給電の電源の切り替え及びプロセッサーユニットの動作周波数の制御を行い、一体型パソコンに電力システムが不安定な環境下でも一定の動作効率を維持する。電力の消耗と電池モジュールの電力を考慮し、外部電源からの供給が中断したり供給が不安定になると、本発明のコントロールユニットはプロセッサーユニットを制御して本来の高めの第1動作周波数から第2動作周波数へ下げて動作し、低めの動作周波数で動作して一体型パソコンの電源の消耗を減らし、電池モジュールからの給電時間を延長し、ユーザーに目下のデータを保存させた後にシャットダウンを完了させるのに十分な時間を与える。
外部電源からの安定的な給電が回復すると、電源回路は電位の変化を起こす。これをシステム電源の再起動命令とし、ファームウェア或いはBIOS等によりコントロールユニットは電源の再供給命令を受信した後、システムの常態での運用の周波数を回復する。
その他、使用上の安定性については、パソコンシステムの動作周波数が突然変更されたために引き起こされる問題を回避する。本発明の一体型パソコン及びその電源管理方法は、外部電源が停電した場合、プロセッサーユニットに電池モジュールの内部電源を受電して本来の第1動作周波数での動作を維持して暫定的に一定時間動作し、電源の節約を考慮し、プロセッサーユニットに第2動作周波数へと下げて動作し、本発明の一体型パソコンに第2動作周波数で長時間動作可能にし、ユーザーはファイルを即時保存するための操作時間の余裕が得られる。これによりユーザーが操作させる上での安定性のほか、ユーザーは落ち着いてデータを保存させてシャットダウンを完了させる事ができる。さらには、ユーザーは無停電電源装置を追加購入する必要もなくなり、本発明の一体型パソコンの良好な動作効率を維持させながら、省スペース化と移動の利便性の長所を同時に兼ね備える。
[二実施形態]
次に、本発明の一体型パソコンの二実施形態について説明する。
本発明の二実施形態の構成を図5から図6に示す。図5は本発明に係る二実施形態による一体型パソコン20の分解概略図であり、図6は本発明に係る二実施形態による一体型パソコン20の電源管理方法のステップのフローチャート図である。
本発明の二実施形態による一体型パソコン20と一実施形態による一体型パソコン10の相似点及び相違点は、本実施形態による一体型パソコン20のホスト200は電源モジュール210と電池モジュール220とにそれぞれ電気的に接続される充電回路260を更に備え、充電回路260は電源モジュール210により外部電源を受電し、外部電源を電池モジュール220へ伝送し、電池モジュール220は充電回路260により外部電源を受電させて外部電源を内部電源として蓄電する。
このため、本実施形態による一体型パソコン20の電源管理は、電源モジュール210により外部電源を充電回路260(図6のステップ601)に伝送させるステップと、充電回路260により外部電源を電池モジュール220へ伝送させ、外部電源により電池モジュール220に対し充電(図6のステップ603)を行うステップを更に含む。
本発明の一体型パソコン及びその電源管理方法は、電源モジュール及び電池モジュールの配置により、コントロールユニットにより電力源を選択的に切り替えると共に異なる電力源に合わせてプロセッサーユニットの動作周波数を制御し、一体型パソコンに電力システムが不安定な環境下でも一定の動作効率を維持する。一体型パソコンが停電にあってもユーザーに処理中のデータを保存し、データ保存完了後にパソコンシステムを正常にシャットダウンするのに十分な時間を与えてデータの損失を防ぐほか、パソコンシステムの損壊をも回避する。その他、無停電電源装置を追加する必要がないため、本発明の一体型パソコンが良好な動作効率を維持しながら、同時に従来の一体型パソコン同様の小さな体積を有し、外部配線を減らし移動にも適する長所も有する。
上述の実施形態は本発明の技術思想及び特徴を説明するためのものに過ぎず、当該技術分野を熟知する者に本発明の内容を理解させると共にこれをもって実施させることを目的とし、本発明の特許請求の範囲を限定するものではない。従って、本発明の精神を逸脱せずに行う各種の同様の効果をもつ改良又は変更は、後述の請求項に含まれるものとする。
10… …一体型パソコン
20… …一体型パソコン
100… …ディスプレイモジュール
110… …ケース
111… …第1ケース
112… …第2ケース
113… …開口部
120… …ディスプレイパネル
200… …ホスト
210… …電源モジュール
220… …電池モジュール
230… …回路基板
240… …プロセッサーユニット
250… …コントロールユニット
260… …充電回路
300… …フレーム

Claims (7)

  1. ケース及びディスプレイパネルで構成され、前記ケースの側面に露出されるディスプレイモジュールと、
    前記ケース内に設置されるホストと、を備え、
    前記ホストは、
    前記ディスプレイパネル及び前記ケース外の外部電源に電気的に接続される電源モジュールと、
    前記電源モジュール及び前記ディスプレイパネルに電気的に接続され、内部電源を有する電池モジュールと、
    前記電源モジュール、前記電池モジュール、及び前記ディスプレイパネルにそれぞれ電気的に接続される回路基板と、を更に含み、
    前記回路基板上は、
    前記外部電源を選択的に受電し、常態では第1動作周波数で動作し、或いは前記内部電源を受電し、第2動作周波数で動作するプロセッサーユニットと、
    前記電源モジュールの電圧レベルを動的に検知し、前記電圧レベルに合わせて前記電源モジュールを無効にして前記電池モジュールを作動し、前記プロセッサーユニットを制御し前記第1動作周波数から前記第2動作周波数へと下げて動作するコントロールユニットを少なくとも電気的に設置させる事を特徴とする、一体型パソコン。
  2. 前記プロセッサーユニットは前記電池モジュールの前記内部電源を受電し、前記第1動作周波数で所定時間動作し、前記第2動作周波数でバッファータイムに動作し、前記バッファータイムは前記所定時間より長い事を特徴とする、請求項1に記載の一体型パソコン。
  3. 前記ホストは、前記電源モジュール及び前記電池モジュールにそれぞれ電気的に接続される充電回路を更に備え、前記充電回路は前記電源モジュールにより前記外部電源を受電して前記電池モジュールへ伝送し、前記電池モジュールが前記外部電源を受電して前記内部電源として蓄電する事を特徴とする、請求項1に記載の一体型パソコン。
  4. 電源モジュールが外部電源をプロセッサーユニットへ伝送させるステップと、
    前記プロセッサーユニットが前記外部電源を受電させ、常態では第1動作周波数で動作するステップと、
    コントロールユニットが前記電源モジュールの電圧レベルを動的に検知させ、前記電圧レベルに合わせて前記電源モジュールのオフにし、同時に電池モジュールを作動させるステップと、
    前記電池モジュールにより内部電源を前記プロセッサーユニットへ供給するステップと、
    前記コントロールユニットにより前記プロセッサーユニットを制御させて前記第1動作周波数から第2動作周波数へと下げさせて動作させるステップと、を含む事を特徴とする、一体型パソコンの電源管理方法。
  5. 前記プロセッサーユニットが前記電池モジュールの前記内部電源を受電させ、前記第1動作周波数で所定時間動作させるステップと、
    前記第2動作周波数でバッファータイムに動作し、前記バッファータイムは前記所定時間よりも長いステップを更に含む事を特徴とする、請求項4に記載の一体型パソコンの電源管理方法。
  6. 前記電源モジュールが前記外部電源を前記電池モジュールへ伝送するステップと、
    前記電池モジュールが前記外部電源を受電し、前記内部電源として蓄電させるステップを更に含む事を特徴とする、請求項4に記載の一体型パソコンの電源管理方法。
  7. 前記電源モジュールが前記外部電源を充電回路へ伝送するステップと、
    前記充電回路が前記外部電源を前記電池モジュールへ伝送し、前記外部電源が前記電池モジュールに対して充電を行うステップと、を含む事を特徴とする、請求項6に記載の一体型パソコンの電源管理方法。
JP2012244022A 2012-01-11 2012-11-06 一体型パソコン及びその電源管理方法 Expired - Fee Related JP5548753B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261585240P 2012-01-11 2012-01-11
US61/585,240 2012-01-11

Publications (2)

Publication Number Publication Date
JP2013143133A true JP2013143133A (ja) 2013-07-22
JP5548753B2 JP5548753B2 (ja) 2014-07-16

Family

ID=48744795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012244022A Expired - Fee Related JP5548753B2 (ja) 2012-01-11 2012-11-06 一体型パソコン及びその電源管理方法

Country Status (4)

Country Link
US (1) US20130179712A1 (ja)
JP (1) JP5548753B2 (ja)
CN (1) CN103207656B (ja)
TW (1) TWI557546B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015064779A (ja) * 2013-09-25 2015-04-09 Necプラットフォームズ株式会社 情報処理装置及びその制御方法、並びにbios用プログラム
JP2015064838A (ja) * 2013-09-26 2015-04-09 株式会社東芝 電子機器、方法及びプログラム

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016111790A1 (en) * 2015-01-05 2016-07-14 Intel Corporation Unified chassis construction for all in one computer
CN106896889A (zh) * 2015-12-21 2017-06-27 技嘉科技股份有限公司 电源控制系统、电脑系统及电源控制方法
CN105549714A (zh) * 2015-12-25 2016-05-04 江苏省交通规划设计院股份有限公司 一种自助服务终端停电时稳定运行的方法
CN109445560A (zh) * 2018-09-04 2019-03-08 深圳市宝德计算机系统有限公司 多台服务器电源控制方法、设备及计算机可读存储介质
TWI743922B (zh) 2020-08-04 2021-10-21 和碩聯合科技股份有限公司 電子裝置及其電源管理方法
CN113778210B (zh) * 2021-08-20 2023-03-10 江苏嘉擎信息技术有限公司 一种基于mcu的acpi管理方法、系统及设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62127671U (ja) * 1986-02-05 1987-08-13
JPH04306716A (ja) * 1991-04-03 1992-10-29 Ricoh Co Ltd 電源出力監視制御システム
JPH05233551A (ja) * 1992-02-21 1993-09-10 Toshiba Corp ポータブルコンピュータ
JPH11154036A (ja) * 1997-11-21 1999-06-08 Hitachi Ltd コンピュータ装置およびそれに用いるキーボード装置およびコンピュータシステム
JPH11194846A (ja) * 1997-10-30 1999-07-21 Toshiba Corp コンピュータシステムおよびそのシステムステート制御方法
JP2007503057A (ja) * 2003-08-19 2007-02-15 インテル・コーポレーション Ac電力不足における電力管理
WO2009040689A1 (en) * 2007-09-28 2009-04-02 Nokia Corporation Power supply efficiency optimization

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5167024A (en) * 1989-09-08 1992-11-24 Apple Computer, Inc. Power management for a laptop computer with slow and sleep modes
JPH1097353A (ja) * 1996-09-19 1998-04-14 Toshiba Corp コンピュータシステム及び同システムに適用するレジューム処理方法
US6105142A (en) * 1997-02-11 2000-08-15 Vlsi Technology, Inc. Intelligent power management interface for computer system hardware
JPH11161385A (ja) * 1997-11-28 1999-06-18 Toshiba Corp コンピュータシステムおよびそのシステムステート制御方法
US6079026A (en) * 1997-12-11 2000-06-20 International Business Machines Corporation Uninterruptible memory backup power supply system using threshold value of energy in the backup batteries for control of switching from AC to DC output
US6038671A (en) * 1998-03-12 2000-03-14 Compaq Computer Corporation Power management of a computer system using a power button
US6219742B1 (en) * 1998-04-29 2001-04-17 Compaq Computer Corporation Method and apparatus for artificially generating general purpose events in an ACPI environment
US6167511A (en) * 1998-06-15 2000-12-26 Phoenix Technologies Ltd. Method to reflect BIOS set up changes into ACPI machine language
US6732280B1 (en) * 1999-07-26 2004-05-04 Hewlett-Packard Development Company, L.P. Computer system performing machine specific tasks before going to a low power state
US6442700B1 (en) * 1999-08-10 2002-08-27 Intel Corporation Thermal control within systems having multiple CPU performance states
US6941480B1 (en) * 2000-09-30 2005-09-06 Intel Corporation Method and apparatus for transitioning a processor state from a first performance mode to a second performance mode
US6763478B1 (en) * 2000-10-24 2004-07-13 Dell Products, L.P. Variable clock cycle for processor, bus and components for power management in an information handling system
US6772366B2 (en) * 2001-03-09 2004-08-03 Intel Corporation Method and apparatus for detecting AC removal
US20020149905A1 (en) * 2001-04-11 2002-10-17 Jackson, Louiss R. Flat hanging computer
US7058824B2 (en) * 2001-06-15 2006-06-06 Microsoft Corporation Method and system for using idle threads to adaptively throttle a computer
US7076674B2 (en) * 2001-12-19 2006-07-11 Hewlett-Packard Development Company L.P. Portable computer having dual clock mode
US6792491B2 (en) * 2001-12-21 2004-09-14 Intel Corporation Invoking ACPI source language code from interrupt handler
US7089430B2 (en) * 2001-12-21 2006-08-08 Intel Corporation Managing multiple processor performance states
US7325146B2 (en) * 2001-12-31 2008-01-29 Intel Corporation Method and apparatus for generating SMI from ACPI ASL control code to execute complex tasks
US20040070371A1 (en) * 2002-10-11 2004-04-15 Compaq Information Technologies Group, L.P. Power management of a battery operated computer system based on battery status
JP4078644B2 (ja) * 2003-01-08 2008-04-23 ソニー株式会社 情報処理装置および方法、並びにプログラム
US7017061B2 (en) * 2003-05-21 2006-03-21 Dell Products L.P. Method and system for dynamically adjusting power consumption of an information handling system
JP2005182473A (ja) * 2003-12-19 2005-07-07 Toshiba Corp 周波数制御方法および情報処理装置
US20050198421A1 (en) * 2004-03-08 2005-09-08 Nalawadi Rajeev K. Method to execute ACPI ASL code after trapping on an I/O or memory access
US8001402B2 (en) * 2007-12-05 2011-08-16 International Business Machines Corporation Method for power capping with co-operative dynamic voltage and frequency scaling via shared p-state table
US20090164820A1 (en) * 2007-12-24 2009-06-25 Hewlett-Packard Development Company, L.P. Methods and apparatus for managing power on a computer in the event of a power interruption
US8112645B2 (en) * 2008-07-25 2012-02-07 Freescale Semiconductor, Inc. System and method for power management
TWI386790B (zh) * 2009-01-23 2013-02-21 Wistron Corp 電源訊號偵測系統、方法及可攜式電子裝置
US8458499B2 (en) * 2009-08-07 2013-06-04 International Business Machines Corporation Method for reducing power state in a computer system out-of-band when a request for reducing the power state is not immediately serviceable in band according to a priority of the request
TWM381101U (en) * 2009-12-16 2010-05-21 Micro Star Int Co Ltd Power saving device and all-in-one pc having the same
CN201716665U (zh) * 2009-12-24 2011-01-19 恩斯迈电子(深圳)有限公司 节电装置以及具有节电装置的一体成型计算机

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62127671U (ja) * 1986-02-05 1987-08-13
JPH04306716A (ja) * 1991-04-03 1992-10-29 Ricoh Co Ltd 電源出力監視制御システム
JPH05233551A (ja) * 1992-02-21 1993-09-10 Toshiba Corp ポータブルコンピュータ
JPH11194846A (ja) * 1997-10-30 1999-07-21 Toshiba Corp コンピュータシステムおよびそのシステムステート制御方法
JPH11154036A (ja) * 1997-11-21 1999-06-08 Hitachi Ltd コンピュータ装置およびそれに用いるキーボード装置およびコンピュータシステム
JP2007503057A (ja) * 2003-08-19 2007-02-15 インテル・コーポレーション Ac電力不足における電力管理
WO2009040689A1 (en) * 2007-09-28 2009-04-02 Nokia Corporation Power supply efficiency optimization

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015064779A (ja) * 2013-09-25 2015-04-09 Necプラットフォームズ株式会社 情報処理装置及びその制御方法、並びにbios用プログラム
JP2015064838A (ja) * 2013-09-26 2015-04-09 株式会社東芝 電子機器、方法及びプログラム

Also Published As

Publication number Publication date
TWI557546B (zh) 2016-11-11
TW201329688A (zh) 2013-07-16
CN103207656A (zh) 2013-07-17
CN103207656B (zh) 2018-12-07
JP5548753B2 (ja) 2014-07-16
US20130179712A1 (en) 2013-07-11

Similar Documents

Publication Publication Date Title
JP5548753B2 (ja) 一体型パソコン及びその電源管理方法
US8880914B2 (en) Information processing apparatus and judging method
US8010817B2 (en) Multi-processor system and performance adjustment method thereof
US8230243B2 (en) Information processing apparatus
JP5165652B2 (ja) スタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置
JP3170264U (ja) マザーボード用節電電子装置及びそのマザーボード
KR20240016449A (ko) 프로세서의 최적화된 스로틀링을 위한 시스템, 장치 및 방법
JP3974510B2 (ja) コンピュータ装置、電力管理方法、およびプログラム
JP2004152304A (ja) Ac電源障害の場合にスタンバイ状態にあるパーソナルコンピュータの状態データを保持するためのシステムおよび方法
US9411402B2 (en) Power control system and power control method
US8738952B1 (en) Device controller low power mode
US20130162198A1 (en) Information processing apparatus and control method
US10761579B2 (en) Supercapacitor-based power supply protection for multi-node systems
JPH11161385A (ja) コンピュータシステムおよびそのシステムステート制御方法
JP2005352897A (ja) 持ち運び可能で蓋体を開いて使用される電子機器、電子機器の制御方法、およびプログラム
EP2843502B1 (en) Information processing device, information processing method, and program
TW576964B (en) Method and related computer for processing suspend to RAM during power off
JP2012033044A (ja) 情報処理装置及び電力制御方法
JP2007503057A (ja) Ac電力不足における電力管理
US9207742B2 (en) Power saving operating method for an electronic device by disabling a connection port to a touch device before the touch device enters power-saving mode
TW201535100A (zh) 電子裝置與電源管理方法
JP2013232083A (ja) 情報処理装置、情報処理方法及びプログラム
TW541453B (en) Power saving device for computer and method thereof
JP2011013853A (ja) 情報処理装置
JP2005346420A (ja) 端末装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140519

R150 Certificate of patent or registration of utility model

Ref document number: 5548753

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees