JP2013131532A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2013131532A
JP2013131532A JP2011278300A JP2011278300A JP2013131532A JP 2013131532 A JP2013131532 A JP 2013131532A JP 2011278300 A JP2011278300 A JP 2011278300A JP 2011278300 A JP2011278300 A JP 2011278300A JP 2013131532 A JP2013131532 A JP 2013131532A
Authority
JP
Japan
Prior art keywords
resin
element mounting
semiconductor device
manufacturing
fiber base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011278300A
Other languages
Japanese (ja)
Other versions
JP5935314B2 (en
Inventor
Haruhiko Maeda
治彦 前田
Takeshi Onozuka
偉師 小野塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2011278300A priority Critical patent/JP5935314B2/en
Publication of JP2013131532A publication Critical patent/JP2013131532A/en
Application granted granted Critical
Publication of JP5935314B2 publication Critical patent/JP5935314B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device with reduced warpage.SOLUTION: An element mounting substrate 108 having a plurality of package areas 114 sectioned by dicing areas 112 is prepared. The element mounting substrate 108 is formed of an asymmetrical prepreg. Next, semiconductor chips 116 are mounted to the respective package areas 114 of the element mounting substrate 108. Next, the semiconductor chips 116 are molded by an encapsulation material simultaneously. Thereafter, dicing is performed along the dicing areas 112 to make the respective molded semiconductor chips 116 into individual pieces.

Description

本発明は、半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device.

近年、半導体パッケージの技術分野において、小型化、多ピン化などの要求に応えるために、CSP(Chip Size Package)や、LGA(Land Grid Array)などの小型パッケージが使用されつつある。   In recent years, in the technical field of semiconductor packages, small packages such as CSP (Chip Size Package) and LGA (Land Grid Array) are being used in order to meet demands such as downsizing and multi-pinning.

これらのパッケージ方法に対して、一括モールド方式により半導体チップをモジュール化し、実装面積、ならびに製造コストを大幅に小さくすることのできるMAP(Mold Array Package)方式が使用されている。MAP方式は、数十個のチップを大型基板上にマトリクス状に配置し,片面一括封止後に個々のパッケージにダイシングする生産方法である(特許文献1および特許文献2)。   For these packaging methods, a MAP (Mold Array Package) method is used in which a semiconductor chip is modularized by a batch molding method, and the mounting area and manufacturing cost can be significantly reduced. The MAP method is a production method in which several tens of chips are arranged in a matrix on a large substrate, and dicing into individual packages after one-sided batch sealing (Patent Document 1 and Patent Document 2).

特開平8−222654号公報JP-A-8-222654 特開2003−60126号公報JP 2003-60126 A

特許文献1などの従来技術では、素子搭載基板に半導体チップを実装させると、これらの線膨張係数の差により、素子搭載基板に反りが発生していた。素子搭載基板に反りは、その端部が中心部よりも素子搭載側とは反対側に反るものであった(以下、クライ型反り、という)。   In the conventional technology such as Patent Document 1, when a semiconductor chip is mounted on an element mounting substrate, warpage occurs in the element mounting substrate due to a difference in these linear expansion coefficients. The warpage of the element mounting substrate was such that the end of the element mounting substrate warped on the opposite side of the element mounting side from the center (hereinafter referred to as a cry-type warpage).

本発明者らは、従来の素子搭載基板は繊維基材層が中心に存在する対象構造であるため、半導体チップの搭載時に、素子搭載基板にクライ型の大きな反りが発生すると考えた。つまり、対称構造の素子搭載基板は、チップ搭載直前では、ほぼ平坦な構造を有している。このため、対称構造の素子搭載基板には、実装時において、半導体チップとの線膨張係数の差の影響が大きくなり、クライ型の大きな反りが発生すると考えられる。   The present inventors considered that the conventional element mounting substrate has a target structure in which the fiber base layer is present at the center, and therefore, when the semiconductor chip is mounted, a large cry-shaped warp occurs in the element mounting substrate. That is, the element mounting substrate having a symmetrical structure has a substantially flat structure immediately before chip mounting. For this reason, it is considered that the element mounting substrate having a symmetric structure is greatly affected by the difference in coefficient of linear expansion with the semiconductor chip during mounting, and a large warp of the cry type occurs.

本発明によれば、ダイシング領域によって区画された複数のパッケージエリアを備える素子搭載基板を準備する準備工程と、
前記素子搭載基板の各パッケージエリアのそれぞれに半導体チップを実装する実装工程と、
前記半導体チップを封止材で同時にモールドするモールド工程と、
前記ダイシング領域に沿ってダイシングを行い、モールドされた各々の半導体チップを個片化する個片化工程と、
を含み、
前記素子搭載基板は、繊維基材に樹脂が含浸してなる繊維基材層と、該繊維基材層の素子搭載面側に形成された第1樹脂層と、該繊維基材層の他方の面側に形成された第2樹脂層と、からなるコア材を含み、
第1樹脂層の厚みが、第2樹脂層の厚みよりも大きい
半導体装置の製造方法が提供される。
According to the present invention, a preparation step of preparing an element mounting substrate including a plurality of package areas partitioned by a dicing region;
A mounting step of mounting a semiconductor chip in each of the package areas of the element mounting substrate;
A molding step of simultaneously molding the semiconductor chip with a sealing material;
Dividing along the dicing region, and a singulation step of dividing each molded semiconductor chip,
Including
The element mounting substrate includes a fiber base layer obtained by impregnating a fiber base with a resin, a first resin layer formed on the element mounting surface side of the fiber base layer, and the other of the fiber base layers. Including a core material composed of a second resin layer formed on the surface side,
A method for manufacturing a semiconductor device is provided in which the thickness of the first resin layer is larger than the thickness of the second resin layer.

本発明によれば、反りが低減された半導体装置が提供される。   According to the present invention, a semiconductor device with reduced warpage is provided.

本実施の形態における半導体装置の製造手順を示す工程断面図である。It is process sectional drawing which shows the manufacture procedure of the semiconductor device in this Embodiment. 本実施の形態における半導体装置の製造手順を示す工程断面図である。It is process sectional drawing which shows the manufacture procedure of the semiconductor device in this Embodiment. 図2(a)に示す半導体装置の製造手順を示す工程上面図である。FIG. 3 is a process top view illustrating a manufacturing procedure of the semiconductor device illustrated in FIG. 本実施の形態における半導体装置の製造手順を示す工程断面図である。It is process sectional drawing which shows the manufacture procedure of the semiconductor device in this Embodiment. 素子実装基板の製造装置を示す断面図である。It is sectional drawing which shows the manufacturing apparatus of an element mounting board | substrate. 素子実装基板の変形例を模式的に示す断面図である。It is sectional drawing which shows the modification of an element mounting board | substrate typically.

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.

図1〜4は、本実施の形態における半導体装置の製造手順を示す工程断面図である。なお、図中には、説明を簡潔とするために、配線パターンやスルーホールなどは図示されていない。   1 to 4 are process cross-sectional views illustrating the manufacturing procedure of the semiconductor device according to the present embodiment. In the figure, wiring patterns and through holes are not shown for the sake of brevity.

本実施の形態の半導体装置100の製造方法は、次の工程を含む。まず、ダイシング領域112によって区画された複数のパッケージエリア114を備える素子搭載基板108を準備する(以下、準備工程と称する)。次いで、素子搭載基板108の各パッケージエリア114のそれぞれに半導体チップ116を実装する(以下、実装工程と称する)。次いで、半導体チップ116を封止材で同時にモールドする(以下、モールド工程と称する)。ダイシング領域112に沿ってダイシングを行い、モールドされた各々の半導体チップ116を個片化する(以下、個片化工程と称する)。本実施の形態の素子搭載基板108は、繊維基材に樹脂が含浸してなる繊維基材層102と、該繊維基材層102の素子搭載面110側に形成された第1樹脂層104と、該繊維基材層102の他方の面側に形成された第2樹脂層106と、からなるコア材を含み、第1樹脂層104の厚みが、第2樹脂層106の厚みよりも大きいことにより特定される。   The manufacturing method of the semiconductor device 100 of the present embodiment includes the following steps. First, the element mounting substrate 108 including a plurality of package areas 114 partitioned by the dicing region 112 is prepared (hereinafter referred to as a preparation process). Next, the semiconductor chip 116 is mounted in each package area 114 of the element mounting substrate 108 (hereinafter referred to as a mounting process). Next, the semiconductor chip 116 is simultaneously molded with a sealing material (hereinafter referred to as a molding process). Dicing is performed along the dicing region 112 to divide each molded semiconductor chip 116 (hereinafter referred to as a singulation process). The element mounting substrate 108 of the present embodiment includes a fiber base layer 102 formed by impregnating a fiber base with resin, and a first resin layer 104 formed on the element mounting surface 110 side of the fiber base layer 102. And the second resin layer 106 formed on the other surface side of the fiber base layer 102, and the thickness of the first resin layer 104 is greater than the thickness of the second resin layer 106. Specified by.

まず、本実施の形態の製造工程の概要について説明する。
図1(a)に示すように、本工程では、まず、非対称のコア構造を有するプリプレグ107を準備する。プリプレグ107を、たとえば、加熱加圧成形することにより、図1(b)に示す素子搭載基板108が得られる。
図1(b)に示す素子搭載基板108は、その端部が中心部よりも素子搭載面110側に反るものである(以下、スマイル型の反りと呼称する)。素子搭載基板108にスマイル型の反りが生じるのは、繊維基材層102が素子搭載面110とは反対側に偏在していることによる。すなわち、素子搭載面110側の第一樹脂層104の厚さd1が、反対面側の第二樹脂層106の厚さd2よりも厚いため、素子搭載面110側のプリプレグ107の線膨張係数が相対的に大きくなる。このため、素子搭載面110側のプリプレグ107が相対的に収縮し、図1(b)に示すようなスマイル型の反りが素子搭載基板108に発生する。
First, an outline of the manufacturing process of the present embodiment will be described.
As shown in FIG. 1A, in this step, first, a prepreg 107 having an asymmetric core structure is prepared. The element mounting substrate 108 shown in FIG. 1B is obtained by subjecting the prepreg 107 to, for example, heat and pressure molding.
The element mounting substrate 108 shown in FIG. 1B has its end warped toward the element mounting surface 110 rather than the center (hereinafter referred to as a smile-type warp). The smile-type warpage occurs in the element mounting substrate 108 because the fiber base layer 102 is unevenly distributed on the side opposite to the element mounting surface 110. That is, since the thickness d1 of the first resin layer 104 on the element mounting surface 110 side is thicker than the thickness d2 of the second resin layer 106 on the opposite surface side, the linear expansion coefficient of the prepreg 107 on the element mounting surface 110 side is It becomes relatively large. Therefore, the prepreg 107 on the element mounting surface 110 side contracts relatively, and a smile-type warp as shown in FIG.

続いて、図2(a)に示すように、素子搭載基板108の素子搭載面110に、複数の半導体チップ116を実装する。このときに、半導体チップ116が搭載された素子搭載面110側の線膨張係数は、反対面よりも相対的に小さくなる。つまり、素子搭載基板108の第二樹脂層106側に繊維基材層102を偏在させることにより、素子搭載基板108の両面における線膨張係数の差を小さくすることができる。このため、実装時の素子搭載基板108に発生するクライ型の反りを小さくできる。   Subsequently, as shown in FIG. 2A, a plurality of semiconductor chips 116 are mounted on the element mounting surface 110 of the element mounting substrate 108. At this time, the linear expansion coefficient on the element mounting surface 110 side on which the semiconductor chip 116 is mounted is relatively smaller than the opposite surface. That is, by making the fiber base material layer 102 unevenly distributed on the second resin layer 106 side of the element mounting substrate 108, the difference in linear expansion coefficient between both surfaces of the element mounting substrate 108 can be reduced. For this reason, it is possible to reduce the cry-shaped warpage generated on the element mounting substrate 108 during mounting.

ついで、図2(b)に示すように、素子搭載基板108の素子搭載面110上に、半導体チップ116を覆うモールド樹脂層120を形成することができる。これにより半導体パッケージが得られる。モールド樹脂層120は、素子搭載基板108のクライ型の反りが小さい場合には、半導体パッケージの反りを低減させることができる。したがって、図2(b)に示す素子搭載基板108は、従来のクライ型の反りが低減されている。このような半導体パッケージを個片化することにより、反りが低減された個々の半導体装置100が得られる。   Next, as shown in FIG. 2B, a mold resin layer 120 covering the semiconductor chip 116 can be formed on the element mounting surface 110 of the element mounting substrate 108. Thereby, a semiconductor package is obtained. The mold resin layer 120 can reduce the warpage of the semiconductor package when the cry type warpage of the element mounting substrate 108 is small. Therefore, in the element mounting substrate 108 shown in FIG. 2B, the conventional cry type warpage is reduced. By individualizing such a semiconductor package, individual semiconductor devices 100 with reduced warpage can be obtained.

通常、モールド樹脂層の膜厚や実装基板厚が薄くなると、実装時のクライ型の反りの影響が大きくなる。この場合においても、従来のクライ型の反りが低減できるので、半導体装置100の2次実装性の低下や実装歩留まりの低下を抑制することができる。また、半田ボールが小径化して、その反りの許容量が減少する場合にも、半導体装置100の反りを低減できるので、本実施の形態の素子搭載基板108を使用することができる。本実施の形態の製造工程により得られた半導体装置100を使用することにより、2次実装性の低下や実装歩留まりの低下を抑制することができる。   Usually, when the film thickness of the mold resin layer or the thickness of the mounting substrate is reduced, the influence of the cry-shaped warpage during mounting increases. Even in this case, since the conventional cry-type warpage can be reduced, it is possible to suppress a decrease in secondary mountability and a decrease in mounting yield of the semiconductor device 100. Even when the diameter of the solder ball is reduced and the allowable amount of warpage is reduced, the warpage of the semiconductor device 100 can be reduced, so that the element mounting substrate 108 of the present embodiment can be used. By using the semiconductor device 100 obtained by the manufacturing process of the present embodiment, it is possible to suppress a decrease in secondary mountability and a decrease in mounting yield.

また、対称プリプレグを使用した場合には、素子搭載面側と反対面側の線膨張係数が大きくなり、実装工程において、素子搭載基板に大きなクライ型の反りが発生してしまう。その結果、モールド工程において、素子搭載基板に実装時のクライ型の反りが残存してしまう虞があり得る。
これに対して、本実施の形態では、準備工程において、素子搭載基板108にスマイル型の反りを形成させているから、実装時のクライ型の反りを低減させることが出来る。これにより、モールド工程において、前述の素子搭載基板に実装時のクライ型の反り残りを低減させることができ、より好ましくは、素子搭載基板がフラットな半導体装置を得ることが可能となる。
In addition, when a symmetric prepreg is used, the linear expansion coefficient on the side opposite to the element mounting surface increases, and a large cry-shaped warp occurs in the element mounting substrate in the mounting process. As a result, in the molding process, there is a possibility that the cry-shaped warpage at the time of mounting may remain on the element mounting substrate.
In contrast, in the present embodiment, since a smile-type warp is formed on the element mounting substrate 108 in the preparation step, the cry-type warp during mounting can be reduced. Thereby, in the molding process, it is possible to reduce a residual cry-shaped warp when mounted on the element mounting substrate, and it is more preferable to obtain a semiconductor device having a flat element mounting substrate.

以下、各工程について詳述する。
(準備工程)
(素子搭載基板の製造方法)
本実施形態における素子搭載基板108の製造方法について説明する。図1(a)および図1(b)は、本実施形態における素子搭載基板の製造工程を示す断面図である。
Hereinafter, each process is explained in full detail.
(Preparation process)
(Method for manufacturing element mounting substrate)
A method for manufacturing the element mounting substrate 108 in the present embodiment will be described. FIG. 1A and FIG. 1B are cross-sectional views showing manufacturing steps of the element mounting substrate in the present embodiment.

はじめに、第一樹脂層104、繊維基材層102および第二樹脂層106を備えるプリプレグ107を準備する。図1に示すプリプレグ107の他に、たとえば、図6に示すプリプレグ107を使用してもよい。本実施の形態に用いるプリプレグ107は、素子搭載面110側の樹脂層の厚さd1が、反対面の樹脂層の厚さd2よりも厚いプリプレグであれば、とくに限定されない。つまり、プリプレグ107は、繊維基材層が素子搭載面110とは反対側(以下、たんに反対面側と呼称することがある)に偏在した非対称プリプレグである。   First, a prepreg 107 including a first resin layer 104, a fiber base layer 102, and a second resin layer 106 is prepared. In addition to the prepreg 107 shown in FIG. 1, for example, a prepreg 107 shown in FIG. 6 may be used. The prepreg 107 used in the present embodiment is not particularly limited as long as the thickness d1 of the resin layer on the element mounting surface 110 side is thicker than the thickness d2 of the resin layer on the opposite surface. That is, the prepreg 107 is an asymmetric prepreg in which the fiber base layer is unevenly distributed on the side opposite to the element mounting surface 110 (hereinafter, sometimes simply referred to as the opposite surface side).

たとえば、図6(a)に示すプリプレグ107は、単層の繊維基材層102を有している。繊維基材層102のすべては、プリプレグ107の中心線Cよりも、反対面側に偏在している。また、繊維基材層102の厚さは、プリプレグ107の膜厚の半分より小さいものである。   For example, the prepreg 107 shown in FIG. 6A has a single-layer fiber base layer 102. All of the fiber base layers 102 are unevenly distributed on the side opposite to the center line C of the prepreg 107. Further, the thickness of the fiber base layer 102 is smaller than half the film thickness of the prepreg 107.

図6(b)に示すプリプレグ107は、繊維基材層102が中心線Cを越えて素子搭載面110側に配置されている点が、図6(a)と異なる。   The prepreg 107 shown in FIG. 6B is different from FIG. 6A in that the fiber base layer 102 is disposed on the element mounting surface 110 side beyond the center line C.

また、図6(c)に示すプリプレグ107は、2層の第一繊維基材層102a、第二繊維基材層102bを有する。つまり、プリプレグ107は、第一樹脂層104、第一繊維基材層102a、中間樹脂層122、第二繊維基材層102b、第二樹脂層106を有する。この場合も、素子搭載面110から第一繊維基材層102aまでの厚さd1は、反対面から第二繊維基材層102bまでの厚さd2よりも厚くなるように設計されている。また、図6(c)において、第一繊維基材層102a、第二繊維基材層102bのいずれか一方が、中心線Cを越えて形成されてもよいが、反対面側の第二繊維基材層102bが中心線Cを越えて形成されている態様が好ましい。これにより、実装時における素子搭載面110側と反対面側との線膨張係数の差を小さくすることができる。   Moreover, the prepreg 107 shown in FIG.6 (c) has the 2nd layer 1st fiber base material layer 102a and the 2nd fiber base material layer 102b. That is, the prepreg 107 includes the first resin layer 104, the first fiber base layer 102a, the intermediate resin layer 122, the second fiber base layer 102b, and the second resin layer 106. Also in this case, the thickness d1 from the element mounting surface 110 to the first fiber base layer 102a is designed to be thicker than the thickness d2 from the opposite face to the second fiber base layer 102b. In FIG. 6C, one of the first fiber base layer 102a and the second fiber base layer 102b may be formed beyond the center line C, but the second fiber on the opposite surface side. A mode in which the base material layer 102b is formed beyond the center line C is preferable. Thereby, the difference in the linear expansion coefficient between the element mounting surface 110 side and the opposite surface side during mounting can be reduced.

さらに、図6(d)に示すプリプレグ107は、3層の繊維基材層を有する。つまり、プリプレグ107は、第一樹脂層104、第一繊維基材層102a、中間樹脂層124、中間繊維基材層102c、中間樹脂層126、第二繊維基材層102bおよび第二樹脂層106を有する。このように、本実施の形態のプリプレグ107は、複数の繊維基材層を有していて良く、最上層の素子搭載面110側の第一繊維基材層102aから素子搭載面110までの厚さd1が、最下層の反対面側の第二繊維基材層102bから反対面までの厚さd2よりも大きく設計されていればよい。   Furthermore, the prepreg 107 shown in FIG. 6D has three fiber base layers. That is, the prepreg 107 includes the first resin layer 104, the first fiber base layer 102a, the intermediate resin layer 124, the intermediate fiber base layer 102c, the intermediate resin layer 126, the second fiber base layer 102b, and the second resin layer 106. Have Thus, the prepreg 107 of the present embodiment may have a plurality of fiber base layers, and the thickness from the first fiber base layer 102a on the element mounting surface 110 side of the uppermost layer to the element mounting surface 110. It is sufficient that the length d1 is designed to be larger than the thickness d2 from the second fiber base layer 102b on the opposite side of the lowermost layer to the opposite side.

また、本実施の形態のプリプレグ107において、d1/d2は、d1>d2であれば特に限定されないが、たとえば、好ましくは1.5以上であり、さらに好ましくは2.0以上である。d1/d2を上記範囲内とすることにより、半導体チップの実装時におけるクライ型の反りを低減することができる。また、素子搭載面110に、半導体チップを高密度に配置した場合にも、クライ型の反りを低減することが可能となる。   In the prepreg 107 of the present embodiment, d1 / d2 is not particularly limited as long as d1> d2, but is preferably 1.5 or more, and more preferably 2.0 or more, for example. By setting d1 / d2 within the above range, it is possible to reduce the cry-type warpage during mounting of the semiconductor chip. In addition, even when semiconductor chips are arranged on the element mounting surface 110 at a high density, it is possible to reduce the cry-shaped warpage.

(プリプレグの製造方法)
つぎに、本実施形態におけるプリプレグの製造方法について説明する。
プリプレグ107は、繊維基材に一または二以上の樹脂組成物を含浸させ、その後、半硬化させて得られる、繊維基材層と樹脂層を備えるシート状の材料である。このような構造のシート状材料は、誘電特性、高温多湿下での機械的、電気的接続信頼性などの各種特性に優れ、回路基板用の素子搭載基板の製造に適しており、好ましい。
(Manufacturing method of prepreg)
Below, the manufacturing method of the prepreg in this embodiment is demonstrated.
The prepreg 107 is a sheet-like material provided with a fiber base layer and a resin layer, which is obtained by impregnating a fiber base with one or more resin compositions and then semi-curing. A sheet-like material having such a structure is preferable because it is excellent in various characteristics such as dielectric properties, mechanical and electrical connection reliability under high temperature and high humidity, and suitable for manufacturing an element mounting substrate for a circuit board.

本実施形態で用いられる樹脂組成物を繊維基材に含浸させる方法としては、とくに限定されないが、例えば、樹脂組成物を溶剤に溶かして樹脂ワニスを調製し、繊維基材を樹脂ワニスに浸漬する方法、各種コーターにより塗布する方法、スプレーにより吹き付ける方法、支持基材付き樹脂層をラミネートする方法などが挙げられる。これらの中でも、繊維基材を樹脂ワニスに浸漬する方法が好ましい。これにより、繊維基材に対する樹脂組成物の含浸性を向上させることができる。なお、繊維基材を樹脂ワニスに浸漬する場合、通常の含浸塗布設備を使用することができる。   The method for impregnating the fiber base material with the resin composition used in the present embodiment is not particularly limited. For example, the resin composition is dissolved in a solvent to prepare a resin varnish, and the fiber base material is immersed in the resin varnish. Examples thereof include a method, a coating method using various coaters, a spraying method, and a method of laminating a resin layer with a supporting substrate. Among these, the method of immersing the fiber base material in the resin varnish is preferable. Thereby, the impregnation property of the resin composition with respect to the fiber base material can be improved. In addition, when a fiber base material is immersed in a resin varnish, a normal impregnation coating equipment can be used.

とくに、繊維基材の厚さが0.1mm以下の場合、繊維基材の両面からフィルム状の樹脂層でラミネートする方法が好ましい。これにより、繊維基材に対する樹脂組成物の含浸量を自在に調節でき、プリプレグの成形性をさらに向上できる。なお、フィルム状の樹脂層をラミネートする場合、真空のラミネート装置などを用いることがより好ましい。   In particular, when the thickness of the fiber substrate is 0.1 mm or less, a method of laminating with a film-like resin layer from both sides of the fiber substrate is preferable. Thereby, the impregnation amount of the resin composition with respect to the fiber base material can be freely adjusted, and the moldability of the prepreg can be further improved. In addition, when laminating a film-like resin layer, it is more preferable to use a vacuum laminating apparatus or the like.

具体的に、プリプレグを製造する方法としては、例えば以下の方法が挙げられる。
図5は、プリプレグの製造方法を示す断面図である。ここでは、あらかじめキャリア材料5a、5bを製造し、このキャリア材料5a、5bを繊維基材11にラミネートした後、キャリアフィルムを剥離する方法について、具体的に説明する。
Specifically, examples of the method for producing the prepreg include the following methods.
FIG. 5 is a cross-sectional view showing a method for producing a prepreg. Here, the carrier material 5a, 5b is manufactured in advance, and after laminating the carrier material 5a, 5b on the fiber base material 11, a method of peeling the carrier film will be specifically described.

あらかじめ第一の樹脂組成物をキャリアフィルムに塗布したキャリア材料5aと、第二の樹脂組成物をキャリアフィルムに塗布したキャリア材料5bとを製造する。つぎに、真空ラミネート装置60を用いて、減圧下で繊維基材の両面からキャリア材料5aおよび5bを重ね合わせて、必要により樹脂組成物が溶融する温度以上に加熱したラミネートロール61で接合し、キャリアフィルム上に塗布した樹脂組成物を繊維基材11に含浸させる。減圧下で接合することにより、繊維基材11の内部またはキャリア材料5a、5bの樹脂層と繊維基材11との接合部位に非充填部分が存在しても、これを減圧ボイドあるいは実質的な真空ボイドとすることができる。
このような減圧下で繊維基材11とキャリア材料5a、5bとを接合する他の装置としては、例えば真空ボックス装置、真空ベクレル装置などを用いることができる。
A carrier material 5a in which the first resin composition is previously applied to the carrier film and a carrier material 5b in which the second resin composition is applied to the carrier film are manufactured. Next, using the vacuum laminating apparatus 60, the carrier materials 5a and 5b are overlapped from both sides of the fiber base material under reduced pressure, and bonded with a laminating roll 61 heated to a temperature at which the resin composition melts as necessary, The fiber base material 11 is impregnated with the resin composition coated on the carrier film. By bonding under reduced pressure, even if there is an unfilled portion inside the fiber base material 11 or at the joint portion between the resin layer of the carrier material 5a, 5b and the fiber base material 11, this is reduced by a vacuum void or substantially It can be a vacuum void.
As another device for joining the fiber base material 11 and the carrier materials 5a and 5b under such a reduced pressure, for example, a vacuum box device, a vacuum becquerel device, or the like can be used.

つぎに、繊維基材11とキャリア材料5a、5bとを接合した後、熱風乾燥装置62でキャリア材料に塗布された樹脂の溶融温度以上の温度で加熱処理する。これにより、減圧下での接合工程で発生していた減圧ボイドなどをほぼ消し去ることができる。加熱処理する他の方法としては、例えば赤外線加熱装置、加熱ロール装置、平板状の熱盤プレス装置などを用いて実施することができる。   Next, after bonding the fiber base material 11 and the carrier materials 5a and 5b, heat treatment is performed at a temperature equal to or higher than the melting temperature of the resin applied to the carrier material by the hot air drying device 62. Thereby, the decompression void etc. which have occurred in the joining process under reduced pressure can be almost eliminated. As another method for heat treatment, for example, an infrared heating device, a heating roll device, a plate-shaped hot platen pressing device, or the like can be used.

キャリア材料5a、5bを繊維基材11にラミネートした後、キャリアフィルムを剥離する。この方法により、繊維基材11に樹脂組成物が担持され、繊維基材11を内蔵するプリプレグ21ができる。
上記の方法を用いれば、キャリア材料5aおよび5bの樹脂組成物の厚みを調節することによって、厚さ方向において繊維基材層が偏在したプリプレグを作製することができる。
After laminating the carrier materials 5a and 5b to the fiber substrate 11, the carrier film is peeled off. By this method, the resin composition is supported on the fiber base material 11, and the prepreg 21 in which the fiber base material 11 is built is obtained.
If said method is used, the prepreg in which the fiber base material layer was unevenly distributed in the thickness direction can be produced by adjusting the thickness of the resin composition of the carrier materials 5a and 5b.

上記の方法以外には、参考文献1(特開2010−275337号公報)の段落0022〜0041に記載された方法などが挙げられる。以下に、具体的に説明する。   In addition to the above method, the method described in paragraphs 0022 to 0041 of Reference Document 1 (Japanese Patent Laid-Open No. 2010-275337) can be used. This will be specifically described below.

2つのダイコーターである第1塗工装置と第2塗工装置とを備えた塗布機に、繊維基材がこの2つのダイコーターの間を通るように搬送されて、その両面に片面ずつそれぞれ樹脂ワニスが塗工される。第1塗工装置と第2塗工装置は、同一のダイコーターを用いても、異なるものを用いてもよい。また、第1塗工装置と第2塗工装置に代えて、ロールコーターを用いてもよい。また、塗工間距離Lおよび先端重複距離Dは、一定の距離を有するのが好ましいが、一定の距離を有さなくてもよい。   The fiber base material is conveyed so as to pass between the two die coaters to a coating machine provided with the first coating device and the second coating device, which are two die coaters, one on each of the two surfaces. Resin varnish is applied. The first coating apparatus and the second coating apparatus may use the same die coater or different ones. Moreover, it may replace with a 1st coating apparatus and a 2nd coating apparatus, and may use a roll coater. Moreover, although it is preferable that the coating distance L and the tip overlap distance D have a certain distance, they may not have a certain distance.

第1塗工装置および第2塗工装置はそれぞれ塗工先端部を有しており、それぞれの塗工先端部は、繊維基材の幅方向に細長く形成されている。そして、第1塗工装置の塗工先端部である第1塗工先端部は繊維基材の一方の面に向けて突出し、第2塗工装置の塗工先端部である第2塗工先端部は繊維基材の他方の面に向けて突出している。それにより、樹脂ワニスの塗工の際には、第1塗工先端部は繊維基材の一方の面に樹脂ワニスを介して接触し、第2塗工先端部は繊維基材の他方の面と樹脂ワニスを介して接触することとなる。   The first coating device and the second coating device each have a coating tip, and each coating tip is formed elongated in the width direction of the fiber substrate. And the 1st coating front-end | tip part which is a coating front-end | tip part of a 1st coating apparatus protrudes toward one surface of a fiber base material, and the 2nd coating front-end | tip which is a coating front-end | tip part of a 2nd coating apparatus The part protrudes toward the other surface of the fiber base material. Thereby, in the application of the resin varnish, the first coating tip is in contact with one surface of the fiber base material via the resin varnish, and the second coating tip is the other surface of the fiber base material. And contact through the resin varnish.

第1塗工装置と第2塗工装置とから吐出される樹脂ワニスの単位時間当たりの吐出量は、同じであってもよく、異なっていてもよい。樹脂ワニスの単位時間当たりの吐出量を異ならせることにより、塗工する樹脂ワニスの厚みを繊維基材の一方の面と他方の面とで個別に制御することができ、樹脂層の層厚の調整を容易に行うことができる。
乾燥機で所定の温度で加熱して、塗布された樹脂ワニス4の溶剤を揮発させると共に樹脂組成物を半硬化させてプリプレグを製造する。
The discharge amount per unit time of the resin varnish discharged from the first coating apparatus and the second coating apparatus may be the same or different. By varying the discharge amount per unit time of the resin varnish, the thickness of the resin varnish to be applied can be individually controlled on one side and the other side of the fiber base, and the layer thickness of the resin layer can be controlled. Adjustment can be performed easily.
A prepreg is manufactured by heating at a predetermined temperature in a dryer to volatilize the solvent of the applied resin varnish 4 and to semi-cur the resin composition.

また、繊維基材を樹脂ワニスに浸漬する場合、樹脂ワニスに用いられる溶剤は、樹脂組成物中の樹脂成分に対して良好な溶解性を示すことが好ましいが、悪影響を及ぼさない範囲で貧溶媒を使用しても構わない。良好な溶解性を示す溶剤としては、例えばアセトン、メチルエチルケトン、メチルイソブチルケトン、シクロヘキサノン、テトラヒドロフラン、ジメチルホルムアミド、ジメチルアセトアミド、ジメチルスルホキシド、エチレングリコール、セルソルブ系、カルビトール系などが挙げられる。   In addition, when the fiber base material is immersed in the resin varnish, the solvent used in the resin varnish preferably exhibits good solubility with respect to the resin component in the resin composition. May be used. Examples of the solvent exhibiting good solubility include acetone, methyl ethyl ketone, methyl isobutyl ketone, cyclohexanone, tetrahydrofuran, dimethylformamide, dimethylacetamide, dimethyl sulfoxide, ethylene glycol, cellosolve and carbitol.

非対称プリプレグの第一樹脂層104の厚みは、特に限定されないが、たとえば、1μm以上15μm以下が好ましい。一方、第二樹脂層106の厚みは、特に限定されないが、たとえば、2.3μm以上100μm以下が好ましい。
ここで樹脂層の厚みとは、繊維基材層と樹脂層の界面から当該樹脂層の反対側界面までの距離であり、繊維基材層に含浸している樹脂を含まないものとする。
The thickness of the first resin layer 104 of the asymmetric prepreg is not particularly limited, but is preferably 1 μm or more and 15 μm or less, for example. On the other hand, the thickness of the second resin layer 106 is not particularly limited, but is preferably 2.3 μm or more and 100 μm or less, for example.
Here, the thickness of the resin layer is the distance from the interface between the fiber base layer and the resin layer to the opposite interface of the resin layer, and does not include the resin impregnated in the fiber base layer.

樹脂ワニスの固形分は、とくに限定されないが、40重量%以上80重量%以下が好ましく、とくに50重量%以上65重量%以下が好ましい。これにより、樹脂ワニスの繊維基材への含浸性をさらに向上させることができる。繊維基材に樹脂組成物を含浸させ、所定温度、例えば80℃以上200℃以下などで乾燥させることによりプリプレグを得ることができる。   The solid content of the resin varnish is not particularly limited, but is preferably 40% by weight to 80% by weight, and particularly preferably 50% by weight to 65% by weight. Thereby, the impregnation property to the fiber base material of the resin varnish can further be improved. A prepreg can be obtained by impregnating a fiber base material with a resin composition and drying at a predetermined temperature, for example, 80 ° C. or more and 200 ° C. or less.

つづいて、図1(a)に戻り、本実施形態におけるプリプレグ107を構成する材料について詳細に説明する。
(繊維基材層)
本実施形態における、繊維基材層102に使用される繊維基材としては、とくに限定されないが、ガラスクロスなどのガラス繊維基材、ポリベンゾオキサゾール樹脂繊維、ポリアミド樹脂繊維、芳香族ポリアミド樹脂繊維、全芳香族ポリアミド樹脂繊維などのポリアミド系樹脂繊維、ポリエステル樹脂繊維、芳香族ポリエステル樹脂繊維、全芳香族ポリエステル樹脂繊維などのポリエステル系樹脂繊維、ポリイミド樹脂繊維、フッ素樹脂繊維などを主成分として構成される合成繊維基材、クラフト紙、コットンリンター紙、リンターとクラフトパルプの混抄紙などを主成分とする紙基材などの有機繊維基材などが挙げられる。これらの中でも、強度、吸水率の点からガラスクロスがとくに好ましい。また、ガラスクロスを用いることにより、樹脂層の熱膨張係数をさらに小さくすることができる。
Next, returning to FIG. 1A, the material constituting the prepreg 107 in this embodiment will be described in detail.
(Fiber substrate layer)
In the present embodiment, the fiber substrate used for the fiber substrate layer 102 is not particularly limited, but a glass fiber substrate such as glass cloth, polybenzoxazole resin fiber, polyamide resin fiber, aromatic polyamide resin fiber, Consists of polyamide resin fibers such as wholly aromatic polyamide resin fibers, polyester resin fibers, aromatic polyester resin fibers, polyester resin fibers such as wholly aromatic polyester resin fibers, polyimide resin fibers, and fluororesin fibers. Organic fiber base materials such as paper base materials mainly composed of synthetic fiber base materials, kraft paper, cotton linter paper, mixed paper of linter and kraft pulp, and the like. Among these, glass cloth is particularly preferable from the viewpoint of strength and water absorption. Moreover, the thermal expansion coefficient of the resin layer can be further reduced by using glass cloth.

ガラス繊維基材を構成するガラスとしては、例えばEガラス、Cガラス、Aガラス、Sガラス、Dガラス、NEガラス、Tガラス、Hガラス等が挙げられる。 これらの中でもSガラス、または、Tガラスが好ましい。これにより、ガラス繊維基材の熱膨張係数を小さくすることができ、それによってプリプレグの熱膨張 係数を小さくすることができる。   As glass which comprises a glass fiber base material, E glass, C glass, A glass, S glass, D glass, NE glass, T glass, H glass etc. are mentioned, for example. Among these, S glass or T glass is preferable. Thereby, the thermal expansion coefficient of a glass fiber base material can be made small, and, thereby, the thermal expansion coefficient of a prepreg can be made small.

本実施形態で用いるガラス繊維基材としては、坪量(1mあたりの繊維基材の重量)が4g/m以上150g/m以下のものであることが好ましく、より好ましくは8g/m以上110g/m以下、さらに好ましくは12g/m以上60g/m以下、さらに好ましくは12g/m以上30g/m以下、さらに好ましくは12g/m以上24g/m以下である。 The glass fiber substrate used in the present embodiment preferably has a basis weight (weight of the fiber substrate per 1 m 2 ) of 4 g / m 2 or more and 150 g / m 2 or less, more preferably 8 g / m. 2 or more and 110 g / m 2 or less, more preferably 12 g / m 2 or more and 60 g / m 2 or less, more preferably 12 g / m 2 or more and 30 g / m 2 or less, more preferably 12 g / m 2 or more and 24 g / m 2 or less. is there.

坪量が上記上限値を超える場合は、繊維基材中の樹脂組成物の含浸性が低下し、ストランドボイドや絶縁信頼性の低下の恐れが生じ、また炭酸ガス、UV、エキシマなどのレーザーによるスルーホールの形成が困難になる恐れがある。また、坪量が上記下限値を下回る場合は、ガラスクロスやプリプレグの強度が下がり、ハンドリングの低下や、プリプレグの作製が困難となる恐れや、基板の反りの低減効果が低下する恐れがある。   When the basis weight exceeds the above upper limit value, the impregnation property of the resin composition in the fiber base material is lowered, and there is a risk that the strand void or the insulation reliability may be lowered, and carbon dioxide, UV, excimer, etc. There is a risk that it is difficult to form a through hole. On the other hand, when the basis weight is lower than the lower limit, the strength of the glass cloth or prepreg is lowered, there is a risk that the handling will be lowered, the preparation of the prepreg may be difficult, and the effect of reducing the warpage of the substrate may be reduced.

上記ガラス繊維基材の中でも、とくに、線膨張係数が6ppm/℃以下のガラス繊維基材であることが好ましく、3.5ppm/℃以下のガラス繊維基材であることがより好ましい。このような線膨張係数を有するガラス繊維基材を用いることにより、本実施形態の素子搭載基板の反りをさらに抑制することができる。   Among the glass fiber substrates, a glass fiber substrate having a linear expansion coefficient of 6 ppm / ° C. or less is particularly preferable, and a glass fiber substrate having 3.5 ppm / ° C. or less is more preferable. By using the glass fiber base material having such a linear expansion coefficient, the warpage of the element mounting substrate of the present embodiment can be further suppressed.

さらに、本実施形態で用いる繊維基材は、ヤング率が60GPa以上100GPa以下であることが好ましく、より好ましくは65GPa以上92GPa以下、さらに好ましくは86GPa以上92GPa以下である。このようなヤング率を有するガラス繊維基材を用いることにより、例えば半導体実装時のリフロー熱による配線板の変形を効果的に抑制することができるので、電子部品の接続信頼性がさらに向上する。   Furthermore, the fiber base material used in the present embodiment preferably has a Young's modulus of 60 GPa to 100 GPa, more preferably 65 GPa to 92 GPa, and still more preferably 86 GPa to 92 GPa. By using a glass fiber base material having such a Young's modulus, for example, deformation of the wiring board due to reflow heat during semiconductor mounting can be effectively suppressed, so that the connection reliability of electronic components is further improved.

また、本実施形態で用いるガラス繊維基材は、1MHzでの誘電率が3.8以上7.0以下であることが好ましく、より好ましくは3.8以上6.8以下、さらに好ましくは3.8以上5.5以下である。このような誘電率を有するガラス繊維基材を用いることにより、素子搭載基板の誘電率をさらに低減でき、高速信号を用いた半導体パッケージに好適である。   The glass fiber substrate used in the present embodiment preferably has a dielectric constant at 1 MHz of 3.8 to 7.0, more preferably 3.8 to 6.8, and still more preferably 3. It is 8 or more and 5.5 or less. By using a glass fiber substrate having such a dielectric constant, the dielectric constant of the element mounting substrate can be further reduced, which is suitable for a semiconductor package using a high-speed signal.

上記のような線膨張係数、ヤング率および誘電率を有するガラス繊維基材として、例えば、Eガラス、Sガラス、NEガラス、Tガラス、UNガラスなどが好適に用いられる。   For example, E glass, S glass, NE glass, T glass, UN glass and the like are suitably used as the glass fiber base material having the above-described linear expansion coefficient, Young's modulus, and dielectric constant.

素子搭載基板108における繊維基材層102は、上記の繊維基材に第一樹脂層104および第二樹脂層106を構成する樹脂組成物が含浸されてなる層であるが、通常、繊維基材層の厚みは、繊維基材の厚みと考えることができる。   The fiber base layer 102 in the element mounting substrate 108 is a layer formed by impregnating the above-mentioned fiber base with the resin composition constituting the first resin layer 104 and the second resin layer 106. The thickness of the layer can be considered as the thickness of the fiber substrate.

繊維基材層の厚みは、とくに限定されないが、5μm以上100μm以下であることが好ましく、より好ましくは10μm以上60μm以下、さらに好ましくは12μm以上35μm以下である。このような厚みを有する繊維基材を用いることにより、プリプレグ製造時のハンドリング性がさらに向上し、とくに反り低減効果が顕著である。   Although the thickness of a fiber base material layer is not specifically limited, It is preferable that they are 5 micrometers or more and 100 micrometers or less, More preferably, they are 10 micrometers or more and 60 micrometers or less, More preferably, they are 12 micrometers or more and 35 micrometers or less. By using the fiber base material having such a thickness, the handling property at the time of manufacturing the prepreg is further improved, and the warp reduction effect is particularly remarkable.

繊維基材層の厚みが上記上限値を超える場合は、繊維基材中の樹脂組成物の含浸性が低下し、ストランドボイドや絶縁信頼性の低下の恐れが生じ、また炭酸ガス、UV、エキシマなどのレーザーによるスルーホールの形成が困難になる恐れがある。また、繊維基材層の厚みが上記下限値を下回る場合は、繊維基材やプリプレグの強度が下がり、ハンドリングの低下や、プリプレグの作製が困難となる恐れや、基板の反りの効果が低下する恐れがある。   When the thickness of the fiber base layer exceeds the above upper limit, the impregnation property of the resin composition in the fiber base material is lowered, and there is a risk that the strand void and the insulation reliability may be lowered. Carbon dioxide, UV, excimer It may be difficult to form a through hole using a laser. In addition, when the thickness of the fiber base layer is lower than the lower limit, the strength of the fiber base or prepreg is lowered, the handling may be difficult, the preparation of the prepreg may be difficult, and the warping effect of the substrate may be reduced. There is a fear.

また、繊維基材の使用枚数は、一枚に限らず、薄い繊維基材を複数枚重ねて使用することも可能である。なお、繊維基材を複数枚重ねて使用する場合は、その合計の厚みが上記の範囲を満たせばよい。   Further, the number of fiber base materials used is not limited to one, and a plurality of thin fiber base materials can be used in a stacked manner. In addition, when using a plurality of fiber base materials in piles, the total thickness only needs to satisfy the above range.

素子搭載基板108は、ガラス繊維基材などの繊維基材に樹脂組成物を含浸させてなる繊維基材層を有することにより、低線膨張率、高弾性率に優れ、薄型の多層配線板、該多層配線板に半導体チップを搭載した半導体パッケージにおいて、反りが少なく、耐熱性、熱衝撃性の信頼性に優れるものが得られる。中でも、ガラス繊維基材に樹脂組成物を含浸させてなる繊維基材層を有することにより、高強度、低吸水、低熱膨張を達成することができる。   The element mounting substrate 108 has a fiber substrate layer formed by impregnating a fiber substrate such as a glass fiber substrate with a resin composition, thereby being excellent in low linear expansion coefficient and high elastic modulus, a thin multilayer wiring board, A semiconductor package in which a semiconductor chip is mounted on the multilayer wiring board can be obtained with less warpage and excellent heat resistance and thermal shock reliability. Among them, high strength, low water absorption, and low thermal expansion can be achieved by having a fiber base layer formed by impregnating a glass fiber base with a resin composition.

(樹脂組成物)
また、繊維基材に含浸させる樹脂組成物としては、とくに限定されないが、低線膨張率および高弾性率を有し、熱衝撃性の信頼性に優れたものであることが好ましい。
また、樹脂組成物のガラス転移温度は、好ましくは160℃以上270℃以下であり、さらに好ましくは180℃以上240℃以下である。このようなガラス転移温度を有する樹脂組成物を用いることにより、鉛フリー半田リフロー耐熱性がさらに向上するという効果が得られる。
(Resin composition)
The resin composition impregnated into the fiber base material is not particularly limited, but preferably has a low linear expansion coefficient and a high elastic modulus and is excellent in thermal shock reliability.
The glass transition temperature of the resin composition is preferably 160 ° C. or higher and 270 ° C. or lower, and more preferably 180 ° C. or higher and 240 ° C. or lower. By using the resin composition having such a glass transition temperature, an effect of further improving the lead-free solder reflow heat resistance can be obtained.

具体的な熱硬化性樹脂として、例えばフェノールノボラック樹脂、クレゾールノボラック樹脂、ビスフェノールAノボラック樹脂などのノボラック型フェノール樹脂、未変性のレゾールフェノール樹脂、桐油、アマニ油、クルミ油などで変性した油変性レゾールフェノール樹脂などのレゾール型フェノール樹脂などのフェノール樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、ビスフェノールE型エポキシ樹脂、ビスフェノールM型エポキシ樹脂、ビスフェノールP型エポキシ樹脂、ビスフェノールZ型エポキシ樹脂などのビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂などのノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂、アリールアルキレン型エポキシ樹脂、ナフタレン型エポキシ樹脂、アントラセン型エポキシ樹脂、フェノキシ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ノルボルネン型エポキシ樹脂、アダマンタン型エポキシ樹脂、フルオレン型エポキシ樹脂などのエポキシ樹脂、ユリア(尿素)樹脂、メラミン樹脂などのトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、シアネート樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ベンゾシクロブテン樹脂などが挙げられる。
これらの中の1種類を単独で用いてもよいし、異なる重量平均分子量を有する2種類以上を併用してもよく、1種類または2種類以上と、それらのプレポリマーを併用してもよい。
Specific thermosetting resins include, for example, novolac type phenolic resins such as phenol novolak resin, cresol novolac resin, bisphenol A novolak resin, unmodified resole phenolic resin, oil modified resole modified with tung oil, linseed oil, walnut oil, etc. Phenol resin such as phenolic resin, bisphenol A type epoxy resin, bisphenol F type epoxy resin, bisphenol S type epoxy resin, bisphenol E type epoxy resin, bisphenol M type epoxy resin, bisphenol P type epoxy resin, bisphenol Bisphenol type epoxy resin such as Z type epoxy resin, novolak type epoxy resin such as phenol novolac type epoxy resin, cresol novolac type epoxy resin, biffe Type epoxy resin, biphenyl aralkyl type epoxy resin, aryl alkylene type epoxy resin, naphthalene type epoxy resin, anthracene type epoxy resin, phenoxy type epoxy resin, dicyclopentadiene type epoxy resin, norbornene type epoxy resin, adamantane type epoxy resin, fluorene Type epoxy resin, epoxy resin, urea (urea) resin, resin having triazine ring such as melamine resin, unsaturated polyester resin, bismaleimide resin, polyurethane resin, diallyl phthalate resin, silicone resin, resin having benzoxazine ring, Examples include cyanate resin, polyimide resin, polyamideimide resin, and benzocyclobutene resin.
One of these may be used alone, two or more having different weight average molecular weights may be used in combination, and one or two or more thereof and a prepolymer thereof may be used in combination.

これらの中でも、とくにシアネート樹脂(シアネート樹脂のプレポリマーを含む)が好ましい。シアネート樹脂を用いることにより、樹脂層の熱膨張係数を小さくすることができる。さらに、シアネート樹脂は、電気特性(低誘電率、低誘電正接)、機械強度などにも優れる。   Among these, cyanate resins (including prepolymers of cyanate resins) are particularly preferable. By using cyanate resin, the thermal expansion coefficient of the resin layer can be reduced. Further, the cyanate resin is excellent in electrical characteristics (low dielectric constant, low dielectric loss tangent), mechanical strength, and the like.

シアネート樹脂は、例えば、ハロゲン化シアン化合物とフェノール類とを反応させたものや、必要に応じて加熱などの方法でプレポリマー化したものなどを用いることができる。具体的には、ノボラック型シアネート樹脂、ビスフェノールA型シアネート樹脂、ビスフェノールE型シアネート樹脂、テトラメチルビスフェノールF型シアネート樹脂などのビスフェノール型シアネート樹脂、ナフトールアラルキル型の多価ナフトール類と、ハロゲン化シアンとの反応で得られるシアネート樹脂、ジシクロペンタジエン型シアネート樹脂、ビフェニルアルキル型シアネート樹脂などを挙げることができる。これらの中でもノボラック型シアネート樹脂が好ましい。ノボラック型シアネート樹脂を用いることにより、架橋密度が増加し、耐熱性が向上する。したがって、樹脂組成物などの難燃性を向上させることができる。   Examples of the cyanate resin that can be used include those obtained by reacting a cyanogen halide compound with phenols, and those obtained by prepolymerization by a method such as heating as required. Specifically, bisphenol cyanate resins such as novolac type cyanate resin, bisphenol A type cyanate resin, bisphenol E type cyanate resin, tetramethylbisphenol F type cyanate resin, naphthol aralkyl type polyvalent naphthols, and cyanogen halides Cyanate resin, dicyclopentadiene-type cyanate resin, biphenylalkyl-type cyanate resin, and the like obtained by the above reaction. Among these, novolac type cyanate resin is preferable. By using the novolac type cyanate resin, the crosslink density is increased and the heat resistance is improved. Accordingly, the flame retardancy of the resin composition and the like can be improved.

この理由としては、ノボラック型シアネート樹脂は、硬化反応後にトリアジン環を形成することが挙げられる。さらに、ノボラック型シアネート樹脂は、その構造上ベンゼン環の割合が高く、炭化しやすいためと考えられる。さらに、プリプレグなどからなる樹脂層を厚さ0.6mm以下にした場合であっても、ノボラック型シアネート樹脂を硬化させて作製した樹脂層を含む素子搭載基板は優れた剛性を有する。とくに、このような素子搭載基板は加熱時における剛性に優れるので、半導体素子実装時の信頼性にも優れる。   The reason for this is that the novolak cyanate resin forms a triazine ring after the curing reaction. Furthermore, it is considered that novolak-type cyanate resin has a high benzene ring ratio due to its structure and is easily carbonized. Furthermore, even when the resin layer made of prepreg or the like has a thickness of 0.6 mm or less, the element mounting substrate including the resin layer produced by curing the novolac-type cyanate resin has excellent rigidity. In particular, since such an element mounting substrate is excellent in rigidity during heating, it is also excellent in reliability when mounting a semiconductor element.

ノボラック型シアネート樹脂としては、例えば、下記一般式(I)で示されるものを使用することができる。   As a novolak-type cyanate resin, what is shown by the following general formula (I) can be used, for example.

Figure 2013131532
Figure 2013131532

一般式(I)で示されるノボラック型シアネート樹脂の平均繰り返し単位nは任意の整数であり、とくに限定されないが、1以上10以下が好ましく、とくに2以上7以下が好ましい。平均繰り返し単位nが小さすぎると、ノボラック型シアネート樹脂は耐熱性が低下し、加熱時に低量体が脱離、揮発する場合がある。また、平均繰り返し単位nが大きすぎると溶融粘度が高くなりすぎ、樹脂層の成形性が低下する場合がある。   The average repeating unit n of the novolak-type cyanate resin represented by the general formula (I) is an arbitrary integer and is not particularly limited, but is preferably 1 or more and 10 or less, particularly preferably 2 or more and 7 or less. If the average repeating unit n is too small, the heat resistance of the novolac-type cyanate resin decreases, and the low-mer may desorb and volatilize when heated. Moreover, when the average repeating unit n is too large, the melt viscosity becomes too high, and the moldability of the resin layer may be lowered.

また、シアネート樹脂としては、下記一般式(II)で表わされるナフトール型シアネート樹脂も好適に用いられる。下記一般式(II)で表わされるナフトール型シアネート樹脂は、α−ナフトールあるいはβ−ナフトールなどのナフトール類とp−キシリレングリコール、α,α'−ジメトキシ−p−キシレン、1,4−ジ(2−ヒドロキシ−2−プロピル)ベンゼンなどとの反応により得られるナフトールアラルキル樹脂とシアン酸とを縮合させて得られるものである。一般式(II)のnは10以下であることがさらに好ましい。nが10以下の場合、樹脂粘度が高くならず、基材への含浸性が良好で、素子搭載基板としての性能を低下させない傾向がある。また、合成時に分子内重合が起こりにくく、水洗時の分液性が向上し、収量の低下を防止できる傾向がある。   As the cyanate resin, a naphthol type cyanate resin represented by the following general formula (II) is also preferably used. The naphthol type cyanate resin represented by the following general formula (II) includes naphthols such as α-naphthol or β-naphthol, p-xylylene glycol, α, α′-dimethoxy-p-xylene, 1,4-di ( It is obtained by condensing naphthol aralkyl resin obtained by reaction with 2-hydroxy-2-propyl) benzene and cyanic acid. In the general formula (II), n is more preferably 10 or less. When n is 10 or less, the resin viscosity does not increase, the impregnation property to the base material is good, and the performance as an element mounting substrate tends not to deteriorate. In addition, intramolecular polymerization hardly occurs at the time of synthesis, the liquid separation property at the time of washing with water tends to be improved, and the decrease in yield tends to be prevented.

Figure 2013131532
(式中、Rは水素原子またはメチル基を示し、nは1以上の整数を示す。)
Figure 2013131532
(In the formula, R represents a hydrogen atom or a methyl group, and n represents an integer of 1 or more.)

また、シアネート樹脂としては、下記一般式(III)で表わされるジシクロペンタジエン型シアネート樹脂も好適に用いられる。下記一般式(III)で表わされジシクロペンタジエン型シアネート樹脂は、下記一般式(III)のnが0以上8以下であることがさらに好ましい。nが8以下の場合、樹脂粘度が高くならず、基材への含浸性が良好で、素子搭載基板としての性能の低下を防止できる。また、ジシクロペンタジエン型シアネート樹脂を用いることで、低吸湿性、および耐薬品に優れる。   As the cyanate resin, a dicyclopentadiene type cyanate resin represented by the following general formula (III) is also preferably used. In the dicyclopentadiene type cyanate resin represented by the following general formula (III), n in the following general formula (III) is more preferably 0 or more and 8 or less. When n is 8 or less, the resin viscosity is not increased, the impregnation property to the base material is good, and the performance as the element mounting substrate can be prevented from being lowered. Moreover, by using a dicyclopentadiene type cyanate resin, it is excellent in low hygroscopicity and chemical resistance.

Figure 2013131532
(nは0以上8以下の整数を示す。)
Figure 2013131532
(N represents an integer of 0 or more and 8 or less.)

シアネート樹脂の重量平均分子量(Mw)は、とくに限定されないが、例えば、Mw500以上4,500以下が好ましく、とくに600以上3,000以下が好ましい。Mwが小さすぎると樹脂層を作製した場合にタック性が生じ、樹脂層同士が接触したとき互いに付着したり、樹脂の転写が生じたりする場合がある。また、Mwが大きすぎると反応が速くなりすぎ、回路基板とした場合に、成形不良が生じたり、層間ピール強度が低下したりする場合がある。
シアネート樹脂などのMwは、例えば、GPC(ゲルパーミエーションクロマトグラフィー、標準物質:ポリスチレン換算)で測定することができる。
Although the weight average molecular weight (Mw) of cyanate resin is not specifically limited, For example, Mw 500-4,500 is preferable, and 600-3,000 is especially preferable. If Mw is too small, tackiness may occur when the resin layer is produced, and when the resin layers come into contact with each other, they may adhere to each other or transfer of the resin may occur. Moreover, when Mw is too large, the reaction becomes too fast, and when it is used as a circuit board, a molding defect may occur or the interlayer peel strength may decrease.
Mw such as cyanate resin can be measured by, for example, GPC (gel permeation chromatography, standard substance: converted to polystyrene).

また、とくに限定されないが、シアネート樹脂は1種類を単独で用いてもよいし、異なるMwを有する2種類以上を併用してもよく、1種類または2種類以上と、それらのプレポリマーとを併用してもよい。   Moreover, although it does not specifically limit, cyanate resin may be used individually by 1 type, may use together 2 or more types which have different Mw, and uses 1 type or 2 types and those prepolymers together. May be.

樹脂組成物中に含まれる熱硬化性樹脂の含有量は、その目的に応じて適宜調整されれば良くとくに限定されないが、樹脂組成物全体に基づいて5重量%以上90重量%以下が好ましく、さらに10重量%以上80重量%以下が好ましく、とくに20重量%以上50重量%以下が好ましい。熱硬化性樹脂の含有量が小さすぎるとプリプレグのハンドリング性が低下したり、樹脂層を形成するのが困難となる場合があり、含有量が大きすぎると樹脂層の強度や難燃性が低下したり、樹脂層の線膨張係数が増加し素子搭載基板の反りの低減効果が低下する場合がある。   The content of the thermosetting resin contained in the resin composition is not particularly limited as long as it is appropriately adjusted according to the purpose, but is preferably 5 wt% or more and 90 wt% or less based on the entire resin composition, Further, it is preferably 10% by weight or more and 80% by weight or less, and particularly preferably 20% by weight or more and 50% by weight or less. If the content of the thermosetting resin is too small, the handling properties of the prepreg may be lowered or it may be difficult to form a resin layer. If the content is too large, the strength and flame retardancy of the resin layer will be reduced. In some cases, the linear expansion coefficient of the resin layer increases, and the effect of reducing the warpage of the element mounting substrate may decrease.

また、樹脂組成物は無機充填材を含むことが好ましい。これにより、素子搭載基板を薄型化してもより一層優れた強度を付与することができる。さらに、素子搭載基板の低熱膨張化をより一層向上させることができる。   Moreover, it is preferable that a resin composition contains an inorganic filler. Thereby, even more excellent strength can be imparted even if the element mounting substrate is thinned. Furthermore, the low thermal expansion of the element mounting substrate can be further improved.

無機充填材としては、例えばタルク、焼成クレー、未焼成クレー、マイカ、ガラスなどのケイ酸塩、酸化チタン、アルミナ、ベーマイト、シリカ、溶融シリカなどの酸化物、炭酸カルシウム、炭酸マグネシウム、ハイドロタルサイトなどの炭酸塩、水酸化アルミニウム、水酸化マグネシウム、水酸化カルシウムなどの水酸化物、硫酸バリウム、硫酸カルシウム、亜硫酸カルシウムなどの硫酸塩または亜硫酸塩、ホウ酸亜鉛、メタホウ酸バリウム、ホウ酸アルミニウム、ホウ酸カルシウム、ホウ酸ナトリウムなどのホウ酸塩、窒化アルミニウム、窒化ホウ素、窒化ケイ素、窒化炭素などの窒化物、チタン酸ストロンチウム、チタン酸バリウムなどのチタン酸塩などを挙げることができる。   Examples of inorganic fillers include silicates such as talc, calcined clay, unfired clay, mica and glass, oxides such as titanium oxide, alumina, boehmite, silica and fused silica, calcium carbonate, magnesium carbonate and hydrotalcite. Carbonates such as, hydroxides such as aluminum hydroxide, magnesium hydroxide, calcium hydroxide, sulfates or sulfites such as barium sulfate, calcium sulfate, calcium sulfite, zinc borate, barium metaborate, aluminum borate, Examples thereof include borates such as calcium borate and sodium borate, nitrides such as aluminum nitride, boron nitride, silicon nitride and carbon nitride, titanates such as strontium titanate and barium titanate.

無機充填材として、これらの中の1種類を単独で用いてもよく、2種類以上を併用してもよい。これらの中でも、とくにシリカが好ましく、溶融シリカ(とくに球状溶融シリカ)が低熱膨張性に優れる点で好ましい。溶融シリカの形状には破砕状および球状がある。繊維基材への含浸性を確保するためには、樹脂組成物の溶融粘度を下げるため球状シリカを使うなど、その目的にあわせた使用方法を採用することができる。   As the inorganic filler, one of these may be used alone, or two or more may be used in combination. Among these, silica is particularly preferable, and fused silica (especially spherical fused silica) is preferable in terms of excellent low thermal expansion. The fused silica has a crushed shape and a spherical shape. In order to ensure the impregnation property to the fiber base material, it is possible to adopt a usage method suitable for the purpose, such as using spherical silica to lower the melt viscosity of the resin composition.

無機充填材の平均粒子径は、とくに限定されないが、0.01μm以上5.0μm以下が好ましく、とくに0.1μm以上2.0μm以下が好ましい。無機充填材の粒径が小さすぎるとワニスの粘度が高くなるため、樹脂層作製時の作業性に影響を与える場合がある。また、無機充填材の粒径が大きすぎると、ワニス中で無機充填剤の沈降などの現象が起こる場合がある。
この平均粒子径は、例えば粒度分布計(HORIBA製、LA−500)により測定することができる。
The average particle diameter of the inorganic filler is not particularly limited, but is preferably 0.01 μm or more and 5.0 μm or less, and particularly preferably 0.1 μm or more and 2.0 μm or less. If the particle size of the inorganic filler is too small, the viscosity of the varnish is increased, which may affect the workability during the production of the resin layer. In addition, when the particle size of the inorganic filler is too large, a phenomenon such as sedimentation of the inorganic filler may occur in the varnish.
This average particle diameter can be measured, for example, by a particle size distribution meter (manufactured by HORIBA, LA-500).

また無機充填材は、とくに限定されないが、平均粒子径が単分散の無機充填材を用いてもよいし、平均粒子径が多分散の無機充填材を用いてもよい。さらに平均粒子径が単分散および/または多分散の無機充填材を1種類または2種類以上で併用してもよい。   The inorganic filler is not particularly limited, but an inorganic filler having a monodispersed average particle diameter may be used, or an inorganic filler having a polydispersed average particle diameter may be used. Furthermore, one type or two or more types of inorganic fillers having an average particle size of monodispersed and / or polydispersed may be used in combination.

さらに無機充填材は、平均粒子径5.0μm以下の球状シリカ(とくに球状溶融シリカ)が好ましく、とくに平均粒子径0.01μm以上2.0μm以下の球状溶融シリカが好ましい。これにより、無機充填剤の充填性をさらに向上させることができる。   Furthermore, the inorganic filler is preferably spherical silica (especially spherical fused silica) having an average particle size of 5.0 μm or less, and particularly preferably spherical fused silica having an average particle size of 0.01 μm or more and 2.0 μm or less. Thereby, the filling property of an inorganic filler can further be improved.

無機充填材の含有量の下限値は、とくに限定されないが、樹脂組成物全体に基づいて20重量%以上が好ましく、30重量%以上がより好ましく、50重量%以上がさらに好ましい。無機充填材の含有量の上限値は、とくに限定されないが、樹脂組成物全体に基づいて80重量%以下が好ましく、75重量%以下がより好ましい。含有量が上記範囲内であると、とくに低熱膨張、低吸水とすることができる。とくに、素子搭載基板の反りを低減することができる。   Although the lower limit of content of an inorganic filler is not specifically limited, 20 weight% or more is preferable based on the whole resin composition, 30 weight% or more is more preferable, and 50 weight% or more is further more preferable. Although the upper limit of content of an inorganic filler is not specifically limited, 80 weight% or less is preferable based on the whole resin composition, and 75 weight% or less is more preferable. When the content is within the above range, particularly low thermal expansion and low water absorption can be achieved. In particular, the warpage of the element mounting substrate can be reduced.

また、本実施の形態に用いる樹脂組成物は、ゴム成分も配合することができ、例えば、ゴム粒子を用いることができる。ゴム粒子の好ましい例としては、コアシェル型ゴム粒子、架橋アクリロニトリルブタジエンゴム粒子、架橋スチレンブタジエンゴム粒子、アクリルゴム粒子、シリコーン粒子などが挙げられる。   The resin composition used in the present embodiment can also contain a rubber component, and for example, rubber particles can be used. Preferable examples of the rubber particles include core-shell type rubber particles, crosslinked acrylonitrile butadiene rubber particles, crosslinked styrene butadiene rubber particles, acrylic rubber particles, and silicone particles.

コアシェル型ゴム粒子は、コア層とシェル層とを有するゴム粒子であり、例えば、外層のシェル層がガラス状ポリマーで構成され、内層のコア層がゴム状ポリマーで構成される2層構造、または外層のシェル層がガラス状ポリマーで構成され、中間層がゴム状ポリマーで構成され、コア層がガラス状ポリマーで構成される3層構造のものなどが挙げられる。ガラス状ポリマー層は、例えば、メタクリル酸メチルの重合物などで構成され、ゴム状ポリマー層は、例えば、ブチルアクリレート重合物(ブチルゴム)などで構成される。コアシェル型ゴム粒子の具体例としては、スタフィロイドAC3832、AC3816N(商品名、ガンツ化成社製)、メタブレンKW−4426(商品名、三菱レイヨン社製)が挙げられる。架橋アクリロニトリルブタジエンゴム(NBR)粒子の具体例としては、XER−91(平均粒子径0.5μm、JSR社製)などが挙げられる。   The core-shell type rubber particles are rubber particles having a core layer and a shell layer. For example, a two-layer structure in which an outer shell layer is formed of a glassy polymer and an inner core layer is formed of a rubbery polymer, or Examples include a three-layer structure in which the outer shell layer is made of a glassy polymer, the intermediate layer is made of a rubbery polymer, and the core layer is made of a glassy polymer. The glassy polymer layer is made of, for example, a polymer of methyl methacrylate, and the rubbery polymer layer is made of, for example, a butyl acrylate polymer (butyl rubber). Specific examples of the core-shell type rubber particles include Staphyloid AC3832, AC3816N (trade names, manufactured by Ganz Kasei Co., Ltd.), and Metabrene KW-4426 (trade names, manufactured by Mitsubishi Rayon Co., Ltd.). Specific examples of the crosslinked acrylonitrile butadiene rubber (NBR) particles include XER-91 (average particle size: 0.5 μm, manufactured by JSR).

架橋スチレンブタジエンゴム(SBR)粒子の具体例としては、XSK−500(平均粒子径0.5μm、JSR社製)などが挙げられる。アクリルゴム粒子の具体例としては、メタブレンW300A(平均粒子径0.1μm)、W450A(平均粒子径0.2μm)(三菱レイヨン社製)などが挙げられる。   Specific examples of the crosslinked styrene butadiene rubber (SBR) particles include XSK-500 (average particle size 0.5 μm, manufactured by JSR). Specific examples of the acrylic rubber particles include methabrene W300A (average particle size 0.1 μm), W450A (average particle size 0.2 μm) (manufactured by Mitsubishi Rayon Co., Ltd.), and the like.

シリコーン粒子は、オルガノポリシロキサンで形成されたゴム弾性微粒子であればとくに限定されず、例えば、シリコーンゴム(オルガノポリシロキサン架橋エラストマー)そのものからなる微粒子、および二次元架橋主体のシリコーンからなるコア部を三次元架橋型主体のシリコーンで被覆したコアシェル構造粒子などが挙げられる。シリコーンゴム微粒子としては、KMP−605、KMP−600、KMP−597、KMP−594(信越化学社製)、トレフィルE−500、トレフィルE−600(東レ・ダウコーニング社製)などの市販品を用いることができる。   The silicone particles are not particularly limited as long as they are rubber elastic fine particles formed of organopolysiloxane. For example, fine particles made of silicone rubber (organopolysiloxane crosslinked elastomer) itself and a core portion made of silicone mainly composed of two-dimensional crosslinks. Examples thereof include core-shell structure particles coated with silicone mainly composed of a three-dimensional crosslinking type. As silicone rubber fine particles, commercially available products such as KMP-605, KMP-600, KMP-597, KMP-594 (manufactured by Shin-Etsu Chemical Co., Ltd.), Trefil E-500, Trefil E-600 (manufactured by Toray Dow Corning), etc. Can be used.

ゴム粒子の含有量は、とくに限定されないが、上記の無機充填材を合わせて、樹脂組成物全体に基づいて20重量%以上80重量%以下が好ましく、とくに30重量%以上75重量%以下が好ましい。含有量が範囲内であると、とくに低吸水とすることができる。   The content of the rubber particles is not particularly limited, but is preferably 20% by weight or more and 80% by weight or less, particularly preferably 30% by weight or more and 75% by weight or less based on the entire resin composition, including the above inorganic filler. . When the content is within the range, particularly low water absorption can be achieved.

熱硬化性樹脂としてシアネート樹脂(とくにノボラック型シアネート樹脂、ナフトール型シアネート樹脂、ジシクロペンタジエン型シアネート樹脂)を用いる以外に、エポキシ樹脂(実質的にハロゲン原子を含まない)を用いてもよいし、併用してもよい。エポキシ樹脂としては、例えばビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールE型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、ビスフェノールM型エポキシ樹脂、ビスフェノールP型エポキシ樹脂、ビスフェノールZ型エポキシ樹脂などのビスフェノール型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂などのノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、キシリレン型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂などのアリールアルキレン型エポキシ樹脂、ナフタレン型エポキシ樹脂、ビナフチル型エポキシ樹脂、アントラセン型エポキシ樹脂、フェノキシ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ノルボルネン型エポキシ樹脂、アダマンタン型エポキシ樹脂、フルオレン型エポキシ樹脂などが挙げられる。   In addition to using cyanate resin (particularly novolak-type cyanate resin, naphthol-type cyanate resin, dicyclopentadiene-type cyanate resin) as a thermosetting resin, an epoxy resin (substantially free of halogen atoms) may be used, You may use together. Examples of the epoxy resin include bisphenol A type epoxy resin, bisphenol F type epoxy resin, bisphenol E type epoxy resin, bisphenol S type epoxy resin, bisphenol M type epoxy resin, bisphenol P type epoxy resin, bisphenol Z type epoxy resin and the like. Type epoxy resins, phenol novolac type epoxy resins, cresol novolac type epoxy resins and other novolak type epoxy resins, biphenyl type epoxy resins, xylylene type epoxy resins, biphenyl aralkyl type epoxy resins and other aryl alkylene type epoxy resins, naphthalene type epoxy resins, Binaphthyl type epoxy resin, anthracene type epoxy resin, phenoxy type epoxy resin, dicyclopentadiene type epoxy resin, norbornene Type epoxy resins, adamantane type epoxy resins, and fluorene type epoxy resins.

エポキシ樹脂として、これらの中の1種類を単独で用いてもよいし、異なる重量平均分子量を有する2種類以上を併用してもよく、1種類または2種類以上と、それらのプレポリマーとを併用してもよい。   As an epoxy resin, one of these may be used alone, or two or more having different weight average molecular weights may be used in combination, or one or two or more and those prepolymers may be used in combination. May be.

これらエポキシ樹脂の中でもとくにアリールアルキレン型エポキシ樹脂が好ましい。これにより、吸湿半田耐熱性および難燃性をさらに向上させることができる。   Among these epoxy resins, aryl alkylene type epoxy resins are particularly preferable. Thereby, moisture-absorbing solder heat resistance and flame retardance can be further improved.

アリールアルキレン型エポキシ樹脂とは、繰り返し単位中に一つ以上のアリールアルキレン基を有するエポキシ樹脂をいう。例えばキシリレン型エポキシ樹脂、ビフェニルジメチレン型エポキシ樹脂などが挙げられる。これらの中でもビフェニルジメチレン型エポキシ樹脂が好ましい。ビフェニルジメチレン型エポキシ樹脂は、例えば下記一般式(IV)で示すことができる。   The aryl alkylene type epoxy resin refers to an epoxy resin having one or more aryl alkylene groups in a repeating unit. For example, a xylylene type epoxy resin, a biphenyl dimethylene type epoxy resin, etc. are mentioned. Among these, a biphenyl dimethylene type epoxy resin is preferable. A biphenyl dimethylene type | mold epoxy resin can be shown, for example with the following general formula (IV).

Figure 2013131532
Figure 2013131532

上記一般式(IV)で示されるビフェニルジメチレン型エポキシ樹脂の平均繰り返し単位nは任意の整数であり、とくに限定されないが、1以上10以下が好ましく、とくに2以上5以下が好ましい。平均繰り返し単位nが小さすぎると、ビフェニルジメチレン型エポキシ樹脂が結晶化しやすくなり、汎用溶媒に対する溶解性が比較的低下するため、取り扱いが困難となる場合がある。また、平均繰り返し単位nが大きすぎると樹脂の流動性が低下し、成形不良などの原因となる場合がある。   The average repeating unit n of the biphenyldimethylene type epoxy resin represented by the general formula (IV) is an arbitrary integer, and is not particularly limited, but is preferably 1 or more and 10 or less, particularly preferably 2 or more and 5 or less. When the average repeating unit n is too small, the biphenyl dimethylene type epoxy resin is easily crystallized, and the solubility in a general-purpose solvent is relatively lowered, which may make handling difficult. On the other hand, if the average repeating unit n is too large, the fluidity of the resin is lowered, which may cause molding defects.

上記以外のエポキシ樹脂としては縮合環芳香族炭化水素構造を有するノボラック型エポキシ樹脂が好ましい。これにより、耐熱性、低熱膨張性をさらに向上させることができる。   As the epoxy resin other than the above, a novolak type epoxy resin having a condensed ring aromatic hydrocarbon structure is preferable. Thereby, heat resistance and low thermal expansibility can further be improved.

縮合環芳香族炭化水素構造を有するノボラック型エポキシ樹脂は、ナフタレン、アントラセン、フェナントレン、テトラセン、クリセン、ピレン、トリフェニレン、およびテトラフェン、その他の縮合環芳香族炭化水素構造を有するノボラック型エポキシ樹脂である。縮合環芳香族炭化水素構造を有するノボラック型エポキシ樹脂は、複数の芳香環が規則的に配列することができるため低熱膨張性に優れる。また、ガラス転移温度も高いため耐熱性に優れる。さらに、繰返し構造の分子量が大きいため従来のノボラック型エポキシに比べ難燃性に優れ、シアネート樹脂と組合せることでシアネート樹脂の弱点の脆弱性を改善することができる。したがって、シアネート樹脂と併用して用いることで、さらにガラス転移温度が高くなるため鉛フリー対応の実装信頼性に優れる。   The novolak type epoxy resin having a condensed ring aromatic hydrocarbon structure is a novolak type epoxy resin having a naphthalene, anthracene, phenanthrene, tetracene, chrysene, pyrene, triphenylene, and tetraphen or other condensed ring aromatic hydrocarbon structure. . The novolac type epoxy resin having a condensed ring aromatic hydrocarbon structure is excellent in low thermal expansion because a plurality of aromatic rings can be regularly arranged. Moreover, since the glass transition temperature is also high, it is excellent in heat resistance. Furthermore, since the molecular weight of the repeating structure is large, it is superior in flame retardancy compared to conventional novolak type epoxies, and the weakness of cyanate resin can be improved by combining with cyanate resin. Therefore, when used in combination with a cyanate resin, the glass transition temperature is further increased, so that the lead-free compatible mounting reliability is excellent.

縮合環芳香族炭化水素構造を有するノボラック型エポキシ樹脂は、フェノール類化合物とホルムアルデヒド類化合物、および縮合環芳香族炭化水素化合物から合成された、ノボラック型フェノール樹脂をエポキシ化したものである。   The novolak-type epoxy resin having a condensed ring aromatic hydrocarbon structure is obtained by epoxidizing a novolak-type phenol resin synthesized from a phenol compound, a formaldehyde compound, and a condensed ring aromatic hydrocarbon compound.

フェノール類化合物は、とくに限定されないが、例えば、フェノール、o−クレゾール、m−クレゾール、p−クレゾールなどのクレゾール類、2,3−キシレノール、2,4−キシレノール、2,5−キシレノール、2,6−キシレノール、3,4−キシレノール、3,5−キシレノールなどのキシレノール類、2,3,5トリメチルフェノールなどのトリメチルフェノール類、o−エチルフェノール、m−エチルフェノール、p−エチルフェノールなどのエチルフェノール類、イソプロピルフェノール、ブチルフェノール、t−ブチルフェノールなどのアルキルフェノール類、o−フェニルフェノール、m−フェニルフェノール、p−フェニルフェノール、カテコール、1,5−ジヒドロキシナフタレン、1,6−ジヒドロキシナフタレン、2,7−ジヒドロキシナフタレンなどのナフタレンジオール類、レゾルシン、カテコール、ハイドロキノン、ピロガロール、フルオログルシンなどの多価フェノール類、アルキルレゾルシン、アルキルカテコール、アルキルハイドロキノンなどのアルキル多価フェノール類が挙げられる。これらのうち、コスト面および分解反応に与える効果から、フェノールが好ましい。   The phenol compound is not particularly limited, but examples thereof include cresols such as phenol, o-cresol, m-cresol, and p-cresol, 2,3-xylenol, 2,4-xylenol, 2,5-xylenol, 2, 6-xylenol, 3,4-xylenol, xylenols such as 3,5-xylenol, trimethylphenols such as 2,3,5 trimethylphenol, ethyl such as o-ethylphenol, m-ethylphenol, p-ethylphenol Phenols, alkylphenols such as isopropylphenol, butylphenol, t-butylphenol, o-phenylphenol, m-phenylphenol, p-phenylphenol, catechol, 1,5-dihydroxynaphthalene, 1,6-dihydroxynaphthalene , 2,7-naphthalene diols such as dihydroxynaphthalene, resorcinol, catechol, hydroquinone, pyrogallol, polyhydric phenols such as fluoro Guru Singh, alkyl resorcinol, alkyl catechol, alkyl polyhydric phenols such as alkyl hydroquinone. Of these, phenol is preferable from the viewpoint of cost and the effect on the decomposition reaction.

アルデヒド類化合物は、とくに限定されないが、例えば、ホルムアルデヒド、パラホルムアルデヒド、トリオキサン、アセトアルデヒド、プロピオンアルデヒド、ポリオキシメチレン、クロラール、ヘキサメチレンテトラミン、フルフラール、グリオキザール、n-ブチルアルデヒド、カプロアルデヒド、アリルアルデヒド、ベンズアルデヒド、クロトンアルデヒド、アクロレイン、テトラオキシメチレン、フェニルアセトアルデヒド、o-トルアルデヒド、サリチルアルデヒド、ジヒドロキシベンズアルデヒド、トリヒドロキシベンズアルデヒド、4−ヒドロキシ−3−メトキシアルデヒドパラホルムアルデヒドなどが挙げられる。   The aldehyde compound is not particularly limited. For example, formaldehyde, paraformaldehyde, trioxane, acetaldehyde, propionaldehyde, polyoxymethylene, chloral, hexamethylenetetramine, furfural, glyoxal, n-butyraldehyde, caproaldehyde, allylaldehyde, Examples include benzaldehyde, crotonaldehyde, acrolein, tetraoxymethylene, phenylacetaldehyde, o-tolualdehyde, salicylaldehyde, dihydroxybenzaldehyde, trihydroxybenzaldehyde, 4-hydroxy-3-methoxyaldehyde paraformaldehyde and the like.

縮合環芳香族炭化水素化合物は、とくに限定されないが、例えば、メトキシナフタレン、ブトキシナフタレンなどのナフタレン誘導体、メトキシアントラセンなどのアントラセン誘導体、メトキシフェナントレンなどのフェナントレン誘導体、その他テトラセン誘導体、クリセン誘導体、ピレン誘導体、誘導体トリフェニレン、およびテトラフェン誘導体などが挙げられる。   Although the condensed ring aromatic hydrocarbon compound is not particularly limited, for example, naphthalene derivatives such as methoxynaphthalene and butoxynaphthalene, anthracene derivatives such as methoxyanthracene, phenanthrene derivatives such as methoxyphenanthrene, other tetracene derivatives, chrysene derivatives, pyrene derivatives, Derivatives such as triphenylene and tetraphen derivatives are mentioned.

縮合環芳香族炭化水素構造を有するノボラック型エポキシ樹脂は、とくに限定されないが、例えば、メトキシナフタレン変性オルトクレゾールノボラックエポキシ、ブトキシナフタレ変性メタ(パラ)クレゾールノボラックエポキシ、およびメトキシナフタレン変性ノボラックエポキシなどが挙げられる。これらの中でも、下記式(V)で表される縮合環芳香族炭化水素構造を有するノボラック型エポキシ樹脂が好ましい。   The novolak-type epoxy resin having a condensed ring aromatic hydrocarbon structure is not particularly limited, and examples thereof include methoxynaphthalene-modified orthocresol novolak epoxy, butoxynaphthalene-modified meta (para) cresol novolak epoxy, and methoxynaphthalene-modified novolak epoxy. . Among these, a novolac type epoxy resin having a condensed ring aromatic hydrocarbon structure represented by the following formula (V) is preferable.

Figure 2013131532
Figure 2013131532

(式中、Arは縮合環芳香族炭化水素基であり、Rは互いに同一であっても異なっていてもよく、水素原子、炭素数1以上10以下の炭化水素基またはハロゲン元素、フェニル基、ベンジル基などのアリール基、およびグリシジルエーテルを含む有機基から選ばれる基で、n、p、およびqは1以上の整数であり、またp、qの値は、繰り返し単位毎に同一でも、異なっていてもよい。) (In the formula, Ar is a condensed ring aromatic hydrocarbon group, R may be the same or different from each other, and is a hydrogen atom, a hydrocarbon group having 1 to 10 carbon atoms, a halogen element, a phenyl group, A group selected from an aryl group such as a benzyl group and an organic group containing glycidyl ether, n, p and q are integers of 1 or more, and the values of p and q may be the same or different for each repeating unit. May be.)

Figure 2013131532
Figure 2013131532

(式(V)中のArは、式(VI)中の(Ar1)〜(Ar4)で表される構造であり、式(VI)中のRは、互いに同一であっても異なっていてもよく、水素原子、炭素数1以上10以下の炭化水素基またはハロゲン元素、フェニル基、ベンジル基などのアリール基、およびグリシジルエーテルを含む有機基から選ばれる基である。) (Ar in the formula (V) is a structure represented by (Ar1) to (Ar4) in the formula (VI), and Rs in the formula (VI) may be the same or different from each other. It is often a group selected from a hydrogen atom, a hydrocarbon group having 1 to 10 carbon atoms or a halogen element, an aryl group such as a phenyl group and a benzyl group, and an organic group including glycidyl ether.)

さらに上記以外のエポキシ樹脂としてはナフトール型エポキシ樹脂が好ましい。これにより、耐熱性、低熱膨張性をさらに向上させることができる。ナフトール型エポキシ樹脂としては、例えば下記一般式(VII)で示すことができる。   Furthermore, as an epoxy resin other than the above, a naphthol type epoxy resin is preferable. Thereby, heat resistance and low thermal expansibility can further be improved. As a naphthol type epoxy resin, it can show by the following general formula (VII), for example.

Figure 2013131532
(nは平均1以上6以下の数を示し、Rはグリシジル基または炭素数1以上10以下の炭化水素基を示す。)
Figure 2013131532
(N represents an average number of 1 to 6, and R represents a glycidyl group or a hydrocarbon group having 1 to 10 carbon atoms.)

エポキシ樹脂の含有量は、とくに限定されないが、樹脂組成物全体に基づいて1重量%以上55重量%以下が好ましく、とくに2重量%以上40重量%以下が好ましい。エポキシ樹脂の含有量が小さすぎるとシアネート樹脂の反応性が低下したり、得られる製品の耐湿性が低下したりする場合がある。含有量が大きすぎると耐熱性が低下する場合がある。   The content of the epoxy resin is not particularly limited, but is preferably 1% by weight or more and 55% by weight or less, and particularly preferably 2% by weight or more and 40% by weight or less based on the entire resin composition. If the content of the epoxy resin is too small, the reactivity of the cyanate resin may decrease, or the moisture resistance of the product obtained may decrease. If the content is too large, the heat resistance may decrease.

エポキシ樹脂の重量平均分子量(Mw)は、とくに限定されないが、Mw500以上20,000以下が好ましく、とくに800以上15,000以下が好ましい。Mwが小さすぎると樹脂層にタック性が生じる場合があり、Mwが大きすぎると樹脂層作製時、繊維基材への含浸性が低下し、均一な製品が得られない場合がある。エポキシ樹脂のMwは、例えばGPCで測定することができる。   The weight average molecular weight (Mw) of the epoxy resin is not particularly limited, but is preferably from 500 to 20,000, particularly preferably from 800 to 15,000. If the Mw is too small, tackiness may occur in the resin layer. If the Mw is too large, the impregnation property to the fiber base material may be lowered during the production of the resin layer, and a uniform product may not be obtained. The Mw of the epoxy resin can be measured by GPC, for example.

熱硬化性樹脂としてシアネート樹脂(とくにノボラック型シアネート樹脂、ナフトール型シアネート樹脂、ジシクロペンタジエン型シアネート樹脂)やエポキシ樹脂(アリールアルキレン型エポキシ樹脂、とくにビフェニルジメチレン型エポキシ樹脂、縮合環芳香族炭化水素構造を有するノボラック型エポキシ樹脂、ナフトール型エポキシ樹脂)を用いる場合、さらにフェノール樹脂を用いることが好ましい。フェノール樹脂としては、例えばノボラック型フェノール樹脂、レゾール型フェノール樹脂、アリールアルキレン型フェノール樹脂などが挙げられる。フェノール樹脂として、これらの中の1種類を単独で用いてよいし、異なる重量平均分子量を有する2種類以上を併用してもよく、1種類または2種類以上と、それらのプレポリマーとを併用してもよい。これらの中でも、とくにアリールアルキレン型フェノール樹脂が好ましい。これにより、さらに吸湿半田耐熱性を向上させることができる。   Cyanate resins (especially novolac-type cyanate resins, naphthol-type cyanate resins, dicyclopentadiene-type cyanate resins) and epoxy resins (arylalkylene-type epoxy resins, especially biphenyldimethylene-type epoxy resins, condensed ring aromatic hydrocarbons) In the case of using a novolak type epoxy resin or a naphthol type epoxy resin having a structure, it is preferable to use a phenol resin. Examples of the phenol resin include novolac type phenol resins, resol type phenol resins, aryl alkylene type phenol resins, and the like. As a phenol resin, one of these may be used alone, two or more having different weight average molecular weights may be used in combination, and one or two or more thereof and a prepolymer thereof may be used in combination. May be. Among these, aryl alkylene type phenol resins are particularly preferable. Thereby, moisture absorption solder heat resistance can be improved further.

アリールアルキレン型フェノール樹脂としては、例えばキシリレン型フェノール樹脂、ビフェニルジメチレン型フェノール樹脂などが挙げられる。ビフェニルジメチレン型フェノール樹脂は、例えば、下記一般式(VIII)で示すことができる。   Examples of the aryl alkylene type phenol resin include a xylylene type phenol resin and a biphenyl dimethylene type phenol resin. A biphenyl dimethylene type phenol resin can be shown by the following general formula (VIII), for example.

Figure 2013131532
Figure 2013131532

上記一般式(VIII)で示されるビフェニルジメチレン型フェノール樹脂の繰り返し単位nは任意の整数であり、とくに限定されないが、1以上12以下が好ましく、とくに2以上8以下が好ましい。平均繰り返し単位nが小さすぎると耐熱性が低下する場合がある。また、平均繰り返し単位nが大きすぎると他の樹脂との相溶性が低下し、作業性が低下する場合がある。   The repeating unit n of the biphenyldimethylene type phenol resin represented by the general formula (VIII) is an arbitrary integer and is not particularly limited, but is preferably 1 or more and 12 or less, particularly preferably 2 or more and 8 or less. If the average repeating unit n is too small, the heat resistance may decrease. On the other hand, if the average repeating unit n is too large, the compatibility with other resins is lowered, and workability may be lowered.

前述のシアネート樹脂(とくにノボラック型シアネート樹脂、ナフトール型シアネート樹脂、ジシクロペンタジエン型シアネート樹脂)やエポキシ樹脂(アリールアルキレン型エポキシ樹脂、とくにビフェニルジメチレン型エポキシ樹脂、縮合環芳香族炭化水素構造を有するノボラック型エポキシ樹脂、ナフトール型エポキシ樹脂)とアリールアルキレン型フェノール樹脂との組合せにより、架橋密度をコントロールし、反応性を容易に制御できる。   Cyanate resin (especially novolac-type cyanate resin, naphthol-type cyanate resin, dicyclopentadiene-type cyanate resin) and epoxy resin (arylalkylene-type epoxy resin, especially biphenyldimethylene-type epoxy resin, condensed ring aromatic hydrocarbon structure) A combination of a novolac type epoxy resin or a naphthol type epoxy resin) and an arylalkylene type phenol resin can control the crosslinking density and easily control the reactivity.

フェノール樹脂の含有量は、とくに限定されないが、樹脂組成物全体に基づいて1重量%以上55重量%以下が好ましく、とくに5重量%以上40重量%以下が好ましい。フェノール樹脂の含有量が小さすぎると耐熱性が低下する場合があり、大きすぎると低熱膨張の特性が損なわれる場合がある。   The content of the phenol resin is not particularly limited, but is preferably 1% by weight or more and 55% by weight or less, and particularly preferably 5% by weight or more and 40% by weight or less based on the entire resin composition. If the content of the phenol resin is too small, the heat resistance may be lowered, and if it is too large, the low thermal expansion property may be impaired.

フェノール樹脂の重量平均分子量(Mw)は、とくに限定されないが、Mw400以上18,000以下が好ましく、とくに500以上15,000以下が好ましい。Mwが小さすぎると樹脂層にタック性が生じる場合が有り、大きすぎると樹脂層の作製時、繊維基材への含浸性が低下し、均一な製品が得られない場合がある。フェノール樹脂のMwは、例えばGPCで測定することができる。   Although the weight average molecular weight (Mw) of a phenol resin is not specifically limited, Mw is 400 or more and 18,000 or less, and 500 or more and 15,000 or less are especially preferable. If Mw is too small, tackiness may occur in the resin layer. If Mw is too large, the impregnation property to the fiber base material may be lowered during the production of the resin layer, and a uniform product may not be obtained. The Mw of the phenol resin can be measured by GPC, for example.

さらに、シアネート樹脂(とくにノボラック型シアネート樹脂、ナフトール型シアネート樹脂、ジシクロペンタジエン型シアネート樹脂)とフェノール樹脂(アリールアルキレン型フェノール樹脂、とくにビフェニルジメチレン型フェノール樹脂)とエポキシ樹脂(アリールアルキレン型エポキシ樹脂、とくにビフェニルジメチレン型エポキシ樹脂、縮合環芳香族炭化水素構造を有するノボラック型エポキシ樹脂、ナフトール型エポキシ樹脂)との組合せを用いて基板(とくに回路基板)を作製した場合、とくに優れた寸法安定性を得ることができる。   Furthermore, cyanate resins (especially novolac-type cyanate resins, naphthol-type cyanate resins, dicyclopentadiene-type cyanate resins), phenol resins (arylalkylene-type phenol resins, especially biphenyldimethylene-type phenol resins), and epoxy resins (arylalkylene-type epoxy resins) In particular, when a board (particularly a circuit board) is produced using a combination with a biphenyldimethylene type epoxy resin, a novolak type epoxy resin having a condensed ring aromatic hydrocarbon structure, or a naphthol type epoxy resin), it has excellent dimensional stability. Sex can be obtained.

このほか、必要に応じて、樹脂組成物にはカップリング剤、硬化促進剤、硬化剤、熱可塑性樹脂、有機充填材などの添加剤を適宜配合することができる。本発明で用いられる樹脂組成物は、上記成分を有機溶剤などにより溶解および/または分散させた液状形態で好適に用いることができる。   In addition, additives such as a coupling agent, a curing accelerator, a curing agent, a thermoplastic resin, and an organic filler can be appropriately blended in the resin composition as necessary. The resin composition used in the present invention can be suitably used in a liquid form in which the above components are dissolved and / or dispersed with an organic solvent or the like.

カップリング剤の使用により、熱硬化性樹脂と無機充填材との界面の濡れ性が向上し、繊維基材に対して樹脂組成物を均一に定着させることができる。したがって、カップリング剤を使用することは好ましく、耐熱性、とくに吸湿後の半田耐熱性を改良することができる。   By using the coupling agent, the wettability of the interface between the thermosetting resin and the inorganic filler is improved, and the resin composition can be uniformly fixed to the fiber substrate. Therefore, it is preferable to use a coupling agent, and heat resistance, particularly solder heat resistance after moisture absorption can be improved.

カップリング剤としては、カップリング剤として通常用いられるものであれば使用できるが、具体的にはエポキシシランカップリング剤、カチオニックシランカップリング剤、アミノシランカップリング剤、チタネート系カップリング剤およびシリコーンオイル型カップリング剤の中から選ばれる1種以上のカップリング剤を使用することが好ましい。これにより、無期充填材の界面との濡れ性を高くすることができ、それによって耐熱性をより向上させることができる。   As the coupling agent, any of those usually used as a coupling agent can be used. Specifically, an epoxy silane coupling agent, a cationic silane coupling agent, an aminosilane coupling agent, a titanate coupling agent, and silicone. It is preferable to use one or more coupling agents selected from oil-type coupling agents. Thereby, wettability with the interface of an indefinite filler can be made high, and thereby heat resistance can be improved more.

カップリング剤の添加量は、無機充填材の比表面積に依存するのでとくに限定されないが、無機充填材100重量部に対して0.05重量部以上3重量部以下が好ましく、とくに0.1重量部以上2重量部以下が好ましい。カップリング剤の含有量が少なすぎると無機充填材を十分に被覆できないため耐熱性を向上する効果が低下する場合があり、多すぎると反応に影響を与え、曲げ強度などが低下する場合がある。   The addition amount of the coupling agent is not particularly limited because it depends on the specific surface area of the inorganic filler, but is preferably 0.05 part by weight or more and 3 parts by weight or less, particularly 0.1 part by weight with respect to 100 parts by weight of the inorganic filler. The amount is preferably 2 parts by weight or more and 2 parts by weight or less. If the content of the coupling agent is too small, the inorganic filler cannot be sufficiently coated and the effect of improving the heat resistance may be reduced. If the content is too large, the reaction may be affected, and the bending strength may be reduced. .

硬化促進剤としては公知のものを用いることができる。例えば、ナフテン酸亜鉛、ナフテン酸コバルト、オクチル酸スズ、オクチル酸コバルト、ビスアセチルアセトナートコバルト(II)、トリスアセチルアセトナートコバルト(III)などの有機金属塩、トリエチルアミン、トリブチルアミン、ジアザビシクロ[2,2,2]オクタンなどの3級アミン類、2−フェニル−4−メチルイミダゾール、2−エチル−4−エチルイミダゾール、2−フェニル−4−エチルイミダゾール、2−フェニル−4−メチル−5−ヒドロキシイミダゾール、2−フェニル−4,5−ジヒドロキシイミダゾールなどのイミダゾール類、フェノール、ビスフェノールA、ノニルフェノールなどのフェノール化合物、酢酸、安息香酸、サリチル酸、パラトルエンスルホン酸などの有機酸など、オニウム塩化合物など、またはこの混合物が挙げられる。硬化促進剤として、これらの中の誘導体も含めて1種類を単独で用いてもよいし、これらの誘導体も含めて2種類以上を併用してもよい。   A well-known thing can be used as a hardening accelerator. For example, organic metal salts such as zinc naphthenate, cobalt naphthenate, tin octylate, cobalt octylate, bisacetylacetonate cobalt (II), trisacetylacetonate cobalt (III), triethylamine, tributylamine, diazabicyclo [2, 2,2] tertiary amines such as octane, 2-phenyl-4-methylimidazole, 2-ethyl-4-ethylimidazole, 2-phenyl-4-ethylimidazole, 2-phenyl-4-methyl-5-hydroxy Onium salt compounds such as imidazoles such as imidazole and 2-phenyl-4,5-dihydroxyimidazole, phenolic compounds such as phenol, bisphenol A and nonylphenol, and organic acids such as acetic acid, benzoic acid, salicylic acid and paratoluenesulfonic acid. , Or a mixture thereof. As the curing accelerator, one kind including these derivatives may be used alone, or two or more kinds including these derivatives may be used in combination.

オニウム塩化合物は、とくに限定されないが、例えば、下記一般式(IX)で表されるオニウム塩化合物を用いることができる。   The onium salt compound is not particularly limited, and for example, an onium salt compound represented by the following general formula (IX) can be used.

Figure 2013131532
Figure 2013131532

(式中、Pはリン原子、R1、R2、R3およびR4は、それぞれ、置換もしくは無置換の芳香環または複素環を有する有機基、あるいは置換もしくは無置換の脂肪族基を示し、互いに同一であっても異なっていてもよい。A−は分子外に放出しうるプロトンを少なくとも1個以上分子内に有するn(n≧1)価のプロトン供与体のアニオン、またはその錯アニオンを示す。) (Wherein P is a phosphorus atom, R 1, R 2, R 3 and R 4 are each an organic group having a substituted or unsubstituted aromatic ring or heterocyclic ring, or a substituted or unsubstituted aliphatic group, and are identical to each other. A- represents an anion of an n (n ≧ 1) -valent proton donor having at least one proton that can be released outside the molecule, or a complex anion thereof.

硬化促進剤の含有量は、とくに限定されないが、樹脂組成物全体の0.01以上5重量%以下が好ましく、とくに0.1以上2重量%以下が好ましい。含有量が少なすぎると硬化を促進する効果が現れない場合があり、多すぎると樹脂層の保存性が低下する場合がある。   Although content of a hardening accelerator is not specifically limited, 0.01 to 5 weight% of the whole resin composition is preferable, and 0.1 to 2 weight% is especially preferable. If the content is too small, the effect of promoting curing may not appear, and if the content is too large, the preservability of the resin layer may be lowered.

樹脂組成物では、フェノキシ樹脂、ポリイミド樹脂、ポリアミドイミド樹脂、ポリフェニレンオキサイド樹脂、ポリエーテルスルホン樹脂、ポリエステル樹脂、ポリエチレン樹脂、ポリスチレン樹脂などの熱可塑性樹脂、スチレン−ブタジエン共重合体、スチレン−イソプレン共重合体などのポリスチレン系熱可塑性エラストマー、ポリオレフィン系熱可塑性エラストマー、ポリアミド系エラストマー、ポリエステル系エラストマーなどの熱可塑性エラストマ−、ポリブタジエン、エポキシ変性ポリブタジエン、アクリル変性ポリブタジエン、メタクリル変性ポリブタジエンなどのジエン系エラストマーを併用してもよい。   In the resin composition, phenoxy resin, polyimide resin, polyamideimide resin, polyphenylene oxide resin, polyethersulfone resin, polyester resin, polyethylene resin, polystyrene resin and other thermoplastic resins, styrene-butadiene copolymer, styrene-isoprene copolymer Polystyrene thermoplastic elastomers such as coalescence, polyolefin thermoplastic elastomers, polyamide elastomers, thermoplastic elastomers such as polyester elastomers, and diene elastomers such as polybutadiene, epoxy modified polybutadiene, acrylic modified polybutadiene, and methacrylic modified polybutadiene are used in combination. May be.

フェノキシ樹脂としては、例えば、ビスフェノール骨格を有するフェノキシ樹脂、ナフタレン骨格を有するフェノキシ樹脂、アントラセン骨格を有するフェノキシ樹脂、ビフェニル骨格を有するフェノキシ樹脂などが挙げられる。また、これらの骨格を複数種有した構造のフェノキシ樹脂を用いることもできる。   Examples of the phenoxy resin include a phenoxy resin having a bisphenol skeleton, a phenoxy resin having a naphthalene skeleton, a phenoxy resin having an anthracene skeleton, and a phenoxy resin having a biphenyl skeleton. A phenoxy resin having a structure having a plurality of these skeletons can also be used.

これらの中でも、フェノキシ樹脂には、ビフェニル骨格およびビスフェノールS骨格を有するフェノキシ樹脂を用いるのが好ましい。これにより、ビフェニル骨格が有する剛直性により、フェノキシ樹脂のガラス転移温度を高くすることができるとともに、ビスフェノールS骨格の存在により、フェノキシ樹脂と金属との密着性を向上させることができる。その結果、素子搭載基板の耐熱性の向上を図ることができるとともに、回路基板を製造する際に、素子搭載基板に対する配線層の密着性を向上させることができる。また、フェノキシ樹脂には、ビスフェノールA骨格およびビスフェノールF骨格を有するフェノキシ樹脂を用いるのも好ましい。これにより、回路基板の製造時に、配線層の素子搭載基板への密着性をさらに向上させることができる。
また、下記一般式(X)で表されるビスフェノールアセトフェノン構造を有するフェノキシ樹脂を用いるのも好ましい。
Among these, it is preferable to use a phenoxy resin having a biphenyl skeleton and a bisphenol S skeleton as the phenoxy resin. Thereby, the glass transition temperature of the phenoxy resin can be increased due to the rigidity of the biphenyl skeleton, and the adhesion between the phenoxy resin and the metal can be improved due to the presence of the bisphenol S skeleton. As a result, the heat resistance of the element mounting board can be improved, and the adhesion of the wiring layer to the element mounting board can be improved when the circuit board is manufactured. It is also preferable to use a phenoxy resin having a bisphenol A skeleton and a bisphenol F skeleton as the phenoxy resin. Thereby, the adhesiveness of the wiring layer to the element mounting substrate can be further improved when the circuit board is manufactured.
It is also preferable to use a phenoxy resin having a bisphenolacetophenone structure represented by the following general formula (X).

Figure 2013131532
Figure 2013131532

(式中、R1は互いに同一であっても異なっていてもよく、水素原子、炭素数1以上10以下の炭化水素基またはハロゲン元素から選ばれる基であり、R2は、水素原子、炭素数1以上10以下の炭化水素基またはハロゲン元素から選ばれる基であり、R3 は、水素原子または炭素数1以上10以下の炭化水素基であり、mは0以上5以下の整数である。) (In the formula, R1 may be the same or different, and is a hydrogen atom, a hydrocarbon group having 1 to 10 carbon atoms or a group selected from halogen elements, and R2 is a hydrogen atom, 1 carbon atom) And a group selected from a hydrocarbon group having 10 or less or a halogen element, R3 is a hydrogen atom or a hydrocarbon group having 1 to 10 carbon atoms, and m is an integer of 0 to 5).

ビスフェノールアセトフェノン構造を含むフェノキシ樹脂は、嵩高い構造を持っているため、溶剤溶解性や、配合する熱硬化性樹脂成分との相溶性に優れる。また、低粗度で均一な粗面を形成することができるため微細配線形成性に優れる。   Since the phenoxy resin containing a bisphenol acetophenone structure has a bulky structure, it is excellent in solvent solubility and compatibility with the thermosetting resin component to be blended. Moreover, since a uniform rough surface can be formed with low roughness, the fine wiring formability is excellent.

ビスフェノールアセトフェノン構造を有するフェノキシ樹脂は、エポキシ樹脂とフェノール樹脂を触媒で高分子量化させる方法などの公知の方法で合成することができる。   The phenoxy resin having a bisphenol acetophenone structure can be synthesized by a known method such as a method in which an epoxy resin and a phenol resin are polymerized with a catalyst.

ビスフェノールアセトフェノン構造を有するフェノキシ樹脂は、一般式(X)のビスフェノールアセトフェノン構造以外の構造が含まれていても良く、その構造は特に限定されないが、ビスフェノールA型、ビスフェノールF型、ビスフェノールS型、ビフェニル型、フェノールノボラック型、クレゾールノボラック型の構造などが挙げられる。中でも、ビフェニル型の構造を含むものが、ガラス転移温度が高く好ましい。   The phenoxy resin having a bisphenol acetophenone structure may contain a structure other than the bisphenol acetophenone structure of the general formula (X), and the structure is not particularly limited, but bisphenol A type, bisphenol F type, bisphenol S type, biphenyl Type, phenol novolac type, cresol novolac type structure and the like. Among them, those containing a biphenyl structure are preferable because of their high glass transition temperature.

ビスフェノールアセトフェノン構造を含むフェノキシ樹脂中の一般式(X)のビスフェノールアセトフェノン構造の含有量はとくに限定されないが、5モル%以上95モル%以下が好ましく、より好ましくは10モル%以上85モル%以下であり、さらに好ましくは15モル%以上75モル%以下である。含有量が下限値に満たないと、耐熱性、耐湿信頼性を向上させる効果が得られない可能性がある。また、含有量が上限値を超えると、溶剤溶解性が悪くなるため、好ましくない。   The content of the bisphenol acetophenone structure of the general formula (X) in the phenoxy resin containing a bisphenol acetophenone structure is not particularly limited, but is preferably 5 mol% to 95 mol%, more preferably 10 mol% to 85 mol%. More preferably, it is 15 mol% or more and 75 mol% or less. If the content is less than the lower limit, the effect of improving heat resistance and moisture resistance reliability may not be obtained. Moreover, since solvent solubility will worsen when content exceeds an upper limit, it is unpreferable.

フェノキシ樹脂の重量平均分子量(Mw)は、とくに限定されないが、Mw5,000以上100,000以下が好ましく、10,000以上70,000以下がさらに好ましく、20,000以上50,000以下が最も好ましい。Mwが上限値を超えると、他の樹脂との相溶性や溶剤への溶解性が極めて悪くなるため好ましくなく、下限値未満であると、製膜性が悪くなり、回路基板の製造に用いる場合に、不具合を生じるため好ましくない。   The weight average molecular weight (Mw) of the phenoxy resin is not particularly limited, but is preferably from 5,000 to 100,000, more preferably from 10,000 to 70,000, and most preferably from 20,000 to 50,000. . When Mw exceeds the upper limit, the compatibility with other resins and the solubility in a solvent are extremely poor, which is not preferable. When the Mw is less than the lower limit, the film-forming property is deteriorated and used for manufacturing a circuit board. In addition, it is not preferable because it causes a problem.

フェノキシ樹脂の含有量は、とくに限定されないが、充填材を除く樹脂組成物の5重量%以上40重量%以下が好ましく、とくに10重量%以上20重量%以下が好ましい。含有量が上記下限値未満であると絶縁樹脂層の機械強度が低下したり、導体回路とのメッキ密着性が低下したりする場合があり、上記上限値を超えると絶縁樹脂層の熱膨張率が高くなり、耐熱性が低下したりする場合がある。   The content of the phenoxy resin is not particularly limited, but is preferably 5% by weight or more and 40% by weight or less, and particularly preferably 10% by weight or more and 20% by weight or less of the resin composition excluding the filler. If the content is less than the above lower limit value, the mechanical strength of the insulating resin layer may decrease or the plating adhesion with the conductor circuit may decrease. If the content exceeds the above upper limit value, the thermal expansion coefficient of the insulating resin layer may decrease. May increase and heat resistance may decrease.

さらに、樹脂組成物には、必要に応じて、顔料、染料、消泡剤、レベリング剤、紫外線吸収剤、発泡剤、酸化防止剤、難燃剤、イオン捕捉剤などの上記成分以外の添加物を添加してもよい。   Further, the resin composition may contain additives other than the above components such as pigments, dyes, antifoaming agents, leveling agents, ultraviolet absorbers, foaming agents, antioxidants, flame retardants, and ion scavengers as necessary. It may be added.

顔料としては、カオリン、合成酸化鉄赤、カドミウム黄、ニッケルチタン黄、ストロンチウム黄、含水酸化クロム、酸化クロム、アルミ酸コバルト、合成ウルトラマリン青などの無機顔料、フタロシアニンなどの多環顔料、アゾ顔料などが挙げられる。   Examples of pigments include kaolin, synthetic iron oxide red, cadmium yellow, nickel titanium yellow, strontium yellow, hydrous chromium oxide, chromium oxide, cobalt aluminate, synthetic ultramarine blue and other inorganic pigments, phthalocyanine polycyclic pigments, azo pigments, etc. Etc.

染料としては、イソインドリノン、イソインドリン、キノフタロン、キサンテン 、ジケトピロロピロール、ペリレン、ペリノン 、アントラキノン、インジゴイド 、オキサジン、キナクリドン、ベンツイミダゾロン、ビオランスロン 、フタロシアニン、アゾメチンなどが挙げられる。   Examples of the dye include isoindolinone, isoindoline, quinophthalone, xanthene, diketopyrrolopyrrole, perylene, perinone, anthraquinone, indigoid, oxazine, quinacridone, benzimidazolone, violanthrone, phthalocyanine, and azomethine.

続いて、図1(a)で得られたプリプレグ107を加熱、加圧して成形することにより、図1(b)に示す素子搭載基板108が得られる。素子搭載基板108は、コア材単体により構成された基板であるか、または、コア材に他の樹脂層が積層された基板とすることができる。   Subsequently, the element mounting substrate 108 shown in FIG. 1B is obtained by molding the prepreg 107 obtained in FIG. 1A by heating and pressing. The element mounting substrate 108 can be a substrate constituted by a single core material or a substrate in which another resin layer is laminated on the core material.

上記加熱処理する方法としては、とくに限定されないが、例えば、熱風乾燥装置、赤外線加熱装置、加熱ロール装置、平板状の熱盤プレス装置などを用いて実施することができる。熱風乾燥装置または赤外線加熱装置を用いた場合は、上記接合したものに実質的に圧力を作用させることなく実施することができる。また、加熱ロール装置または平板状の熱盤プレス装置を用いた場合は、上記接合したものに所定の圧力を作用させることで実施することができる。   Although it does not specifically limit as said heat-processing method, For example, it can implement using a hot-air drying apparatus, an infrared heating apparatus, a heating roll apparatus, a flat platen hot-plate press apparatus, etc. When a hot-air drying device or an infrared heating device is used, the bonding can be carried out without substantially applying pressure to the joined ones. Moreover, when using a heating roll apparatus or a flat hot platen press apparatus, it can implement by making predetermined | prescribed pressure act on the said joined thing.

本準備工程は、室温より高い温度下において、素子搭載面側と反対側に反る前記素子搭載基板を準備することが好ましい。たとえば、加熱処理する際の温度は、とくに限定されないが、用いる樹脂が溶融し、かつ樹脂の硬化反応が急速に進行しないような温度域とすることが好ましい。加熱温度は、例えば、120℃以上250℃以下が好ましく、150℃以上230℃以下がより好ましい。   In the preparation step, it is preferable to prepare the element mounting substrate that warps on the side opposite to the element mounting surface at a temperature higher than room temperature. For example, the temperature at which the heat treatment is performed is not particularly limited, but is preferably a temperature range in which the resin used is melted and the resin curing reaction does not proceed rapidly. For example, the heating temperature is preferably 120 ° C. or higher and 250 ° C. or lower, and more preferably 150 ° C. or higher and 230 ° C. or lower.

また、加熱処理する時間は用いる樹脂の種類などにより異なるため、とくに限定されないが、例えば、30分以上180分以下処理することにより実施することができる。
また、加圧する圧力は、とくに限定されないが、例えば、0.2MPa以上5MPa以下が好ましく、2MPa以上4MPa以下がより好ましい。
In addition, since the time for the heat treatment varies depending on the type of resin used and the like, it is not particularly limited. For example, the heat treatment can be performed by treating for 30 minutes or more and 180 minutes or less.
Moreover, the pressure to pressurize is not particularly limited, but is preferably 0.2 MPa or more and 5 MPa or less, and more preferably 2 MPa or more and 4 MPa or less.

(金属箔付き素子搭載基板)
つづいて、金属箔付き素子搭載基板について説明する。
本実施形態に係る素子搭載基板108は、図示されていないが、少なくとも片面に金属箔が形成された、金属箔付き素子搭載基板としてもよい。たとえば、素子搭載面110面側に金属泊を形成することができる。
金属箔の厚みは、好ましくは1μm以上18μm以下である。さらに好ましくは2μm以上12μm以下である。金属箔の厚みが上記範囲内であると、微細パターンが形成可能であり、素子搭載基板を薄型化できる。
(Element mounting board with metal foil)
Next, the element mounting substrate with metal foil will be described.
The element mounting substrate 108 according to the present embodiment is not shown, but may be an element mounting substrate with a metal foil in which a metal foil is formed on at least one side. For example, a metal stay can be formed on the element mounting surface 110 side.
The thickness of the metal foil is preferably 1 μm or more and 18 μm or less. More preferably, they are 2 micrometers or more and 12 micrometers or less. When the thickness of the metal foil is within the above range, a fine pattern can be formed, and the element mounting substrate can be thinned.

金属箔を構成する金属としては、例えば銅および銅系合金、アルミおよびアルミ系合金、銀および銀系合金、金および金系合金、亜鉛および亜鉛系合金、ニッケルおよびニッケル系合金、錫および錫系合金、鉄および鉄系合金、コバール(商標名)、42アロイ、インバーまたはスーパーインバーなどのFe−Ni系の合金、WまたはMoなどが挙げられる。また、キャリア付電解銅箔なども使用することができる。   Examples of the metal constituting the metal foil include copper and copper alloys, aluminum and aluminum alloys, silver and silver alloys, gold and gold alloys, zinc and zinc alloys, nickel and nickel alloys, tin and tin alloys. Alloys, iron and iron-based alloys, Kovar (trade name), 42 alloys, Fe-Ni alloys such as Invar or Super Invar, W or Mo, and the like can be given. Also, an electrolytic copper foil with a carrier can be used.

また、金属箔の代わりに、素子搭載基板108の少なくとも片面にフィルムを積層してもよい。フィルムとしては、例えばポリエチレン、ポリプロピレン、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリイミド、フッ素系樹脂などを挙げることができる。   Further, a film may be laminated on at least one surface of the element mounting substrate 108 instead of the metal foil. Examples of the film include polyethylene, polypropylene, polyethylene terephthalate, polyethylene naphthalate, polyimide, and fluorine resin.

金属箔付き素子搭載基板の製造方法としては、例えば以下の通りである。二つのプリプレグを積層して得られる素子搭載基板の場合、積層した第一のプリプレグおよび第二のプリプレグの外側の上下両面または片面に金属箔を重ね、ラミネーター装置やベクレル装置を用いて高真空条件下でこれらを接合したり、あるいはそのまま第一のプリプレグおよび第二のプリプレグの外側の上下両面または片面に金属箔を重ねる。つぎに、プリプレグと金属箔などとを重ねたものを真空プレス機で加熱、加圧するかあるいは乾燥機で加熱することで素子搭載基板を得ることができる。   As a manufacturing method of the element mounting board | substrate with metal foil, it is as follows, for example. In the case of an element mounting substrate obtained by laminating two prepregs, metal foil is stacked on the upper and lower surfaces or one side of the outer sides of the laminated first prepreg and second prepreg, and high vacuum conditions are used using a laminator device or a becquerel device. These are joined below, or metal foil is overlapped on the upper and lower surfaces or one surface outside the first prepreg and the second prepreg as they are. Next, an element mounting substrate can be obtained by heating and pressurizing a laminate of a prepreg and a metal foil with a vacuum press or by heating with a dryer.

(配線層付き素子搭載基板108)
つづいて、金属箔付き素子搭載基板108に配線層を形成する工程を説明する。たとえば、金属箔付き素子搭載基板108に、層間接続用のスルーホールを形成する。次いで、サブトラクティブ工法、セミアディティブ工法などを施して、配線層を作製する。なお、本図では、スルーホールおよび配線層は図示していない。
(Element mounting substrate with wiring layer 108)
Next, a process of forming a wiring layer on the element mounting substrate with metal foil 108 will be described. For example, a through hole for interlayer connection is formed in the element mounting substrate 108 with metal foil. Subsequently, a subtractive construction method, a semi-additive construction method, etc. are given and a wiring layer is produced. In the drawing, the through hole and the wiring layer are not shown.

また、その後、任意のビルドアップ層を積層して、アディティブ工法により層間接続および回路形成する工程を繰り返し、回路層を形成してもよい。ここで、一部あるいは全てのビルドアップ層は繊維基材層を含んでも構わないし、含まなくても構わない。
なお、回路層上に、ビルドアップ層およびソルダーレジスト層が形成されてもよい。
In addition, after that, an arbitrary buildup layer may be laminated, and the step of interlayer connection and circuit formation by an additive method may be repeated to form a circuit layer. Here, some or all of the buildup layers may or may not include a fiber base layer.
A build-up layer and a solder resist layer may be formed on the circuit layer.

以上により、スマイル型の反りが発生した素子搭載基板108を得ることができる。   As described above, it is possible to obtain the element mounting substrate 108 in which a smile type warp has occurred.

(実装工程)
次に、本実施の形態の実装工程について説明する。
図3は、実装工程の工程上面図である。図2(a)は、図3のA−A'断面図である。
図3に示すように、素子搭載基板108の素子搭載面110に、複数の半導体チップ116を配置する。素子搭載面110には、ダイシング領域112で区画されたパッケージエリア114が形成されている。パッケージエリア114は、所定間隔を空けて配置されている。1つのパッケージエリア114に1個の半導体チップ116が形成されてもよいし、複数個形成されてもよい。本実施の形態では、1つのパッケージエリア114に1個の半導体チップ116が配置される例を説明する。半導体チップ116の外縁は、パッケージエリア114の外縁と対応する。
(Mounting process)
Next, the mounting process of this embodiment will be described.
FIG. 3 is a process top view of the mounting process. FIG. 2A is a cross-sectional view taken along the line AA ′ of FIG.
As shown in FIG. 3, a plurality of semiconductor chips 116 are arranged on the element mounting surface 110 of the element mounting substrate 108. On the element mounting surface 110, a package area 114 partitioned by a dicing region 112 is formed. The package area 114 is arranged at a predetermined interval. One semiconductor chip 116 may be formed in one package area 114, or a plurality of semiconductor chips 116 may be formed. In this embodiment, an example in which one semiconductor chip 116 is arranged in one package area 114 will be described. The outer edge of the semiconductor chip 116 corresponds to the outer edge of the package area 114.

本実施の形態では、中心位置に最接近している、中心パッケージエリア114同士の距離をL1とし、中心パッケージエリア114とその外側に配置された外側パッケージエリア114との距離をL2とする。L2は、L1と同じでもよいし、L1よりも大きくてもよい。L2=L1とすることにより、半導体チップ116を高密度に配置することができる。また、L2>L1とすることにより、素子搭載基板108の外側において、素子搭載面110の線膨張係数と反対面側の線膨張係数との差を小さくできる。これにより、素子搭載基板108の外側の反りを小さくすることが出来る。   In the present embodiment, the distance between the center package areas 114 that are closest to the center position is L1, and the distance between the center package area 114 and the outer package area 114 disposed outside the center package area 114 is L2. L2 may be the same as L1, or may be larger than L1. By setting L2 = L1, the semiconductor chips 116 can be arranged with high density. Further, by setting L2> L1, the difference between the linear expansion coefficient of the element mounting surface 110 and the linear expansion coefficient on the opposite surface side can be reduced outside the element mounting substrate 108. Thereby, the curvature of the outside of the element mounting substrate 108 can be reduced.

図2(a)に示すように、素子搭載基板108と半導体チップ116とは、たとえば、半田バンプ118および不図示の配線層を介して電気的に接続される。このほか、素子搭載基板108の電極と半導体チップ116とをボンディングワイヤで接続してもよい。   As shown in FIG. 2A, the element mounting substrate 108 and the semiconductor chip 116 are electrically connected through, for example, solder bumps 118 and a wiring layer (not shown). In addition, the electrode of the element mounting substrate 108 and the semiconductor chip 116 may be connected by a bonding wire.

素子搭載基板108と半導体チップ116との接続は、たとえば次のように行われる。
まず、接着剤で半導体チップ116を素子搭載基板108に仮固定した後、これらを加熱圧着する。本実施の形態において、接着剤は、液状でもシート状でもよい。接着剤はフラックス活性剤を有していてもよい。
次いで、半導体チップ116および素子搭載基板108からなる積層体を、半田バンプ118の融点以上の温度で加熱することにより、半導体チップ116と素子搭載基板108を半田接合する。これにより、半導体チップ116と素子搭載基板108が、互いに接続されることとなる。
The element mounting substrate 108 and the semiconductor chip 116 are connected as follows, for example.
First, after temporarily fixing the semiconductor chip 116 to the element mounting substrate 108 with an adhesive, these are thermocompression bonded. In the present embodiment, the adhesive may be liquid or sheet-like. The adhesive may have a flux activator.
Next, the semiconductor chip 116 and the element mounting substrate 108 are solder-bonded by heating the laminated body including the semiconductor chip 116 and the element mounting substrate 108 at a temperature equal to or higher than the melting point of the solder bump 118. Thereby, the semiconductor chip 116 and the element mounting substrate 108 are connected to each other.

半導体チップ116は、とくに限定されないが、たとえば、チップサイズパッケージ構造を有していることが好ましい。   The semiconductor chip 116 is not particularly limited, but preferably has a chip size package structure, for example.

(モールド工程)
続いて、本実施の形態のモールド工程について説明する。
図2(b)に示すように、素子搭載基板108上の半導体チップ116を封止材で同時にモールドする。半導体チップ116の全体はモールド樹脂層120で覆われる。これにより、半導体パッケージが形成されることになる。半導体パッケージにおいて、半導体チップ116同士の間隙はモールド樹脂層120で埋設されている。
(Molding process)
Then, the molding process of this Embodiment is demonstrated.
As shown in FIG. 2B, the semiconductor chip 116 on the element mounting substrate 108 is simultaneously molded with a sealing material. The entire semiconductor chip 116 is covered with a mold resin layer 120. Thereby, a semiconductor package is formed. In the semiconductor package, the gap between the semiconductor chips 116 is embedded with a mold resin layer 120.

モールド工程において、半導体チップ116が実装された素子搭載基板108上にさらにモールド樹脂層120が形成されることで、実装時に発生していた素子搭載基板108のクライ型の反りが低減されることになる。   In the molding step, the mold resin layer 120 is further formed on the element mounting substrate 108 on which the semiconductor chip 116 is mounted, thereby reducing the cry-shaped warpage of the element mounting substrate 108 that has occurred during mounting. Become.

半導体パッケージの寸法は、特に限定されないが、以下の条件(1)〜(3)のすべてを満たすことが好ましい。
(1)チップ高さ(厚みH1)が、好ましくは50μm以上100μm以下であり、より好ましくは60μm以上90μm以下である。
(2)封止材の厚みH2が、好ましくは100μm以上500μm以下であり、より好ましくは150μm以上300μm以下である。
(3)素子搭載基板の厚みH3が、好ましくは50μm以上300μm以下であり、より好ましくは100μm以上200μm以下である。
なお、厚みH1から厚みH3は、たとえば、平均厚みでよい。
半導体パッケージの寸法が上記条件(1)〜(3)のすべてを満たすことにより、薄層の半導体パッケージにおいて、反りを低減することが可能となる。つまり、素子搭載基板108やモールド樹脂層120が薄層となると、半導体パッケージに、実装時の反り残りが生じやすくなる。これに対して、本実施の形態では、このような薄層の半導体パッケージにおいても、実装時の反り残りを低減することが可能となる。
Although the dimension of a semiconductor package is not specifically limited, It is preferable to satisfy | fill all of the following conditions (1)-(3).
(1) The chip height (thickness H1) is preferably 50 μm or more and 100 μm or less, and more preferably 60 μm or more and 90 μm or less.
(2) The thickness H2 of the sealing material is preferably 100 μm or more and 500 μm or less, and more preferably 150 μm or more and 300 μm or less.
(3) The thickness H3 of the element mounting substrate is preferably 50 μm or more and 300 μm or less, and more preferably 100 μm or more and 200 μm or less.
The thickness H1 to the thickness H3 may be an average thickness, for example.
When the dimensions of the semiconductor package satisfy all of the above conditions (1) to (3), it is possible to reduce warpage in the thin semiconductor package. That is, when the element mounting substrate 108 and the mold resin layer 120 are thin layers, the remaining warpage at the time of mounting is likely to occur in the semiconductor package. On the other hand, in the present embodiment, even in such a thin semiconductor package, it is possible to reduce the remaining warp during mounting.

本実施の形態の準備工程、実装工程およびモールド工程において、以下のパッケージ反り量の平均値を満たすことが好ましい。
すなわち、各工程のパッケージ反り量の平均値は、
0<p、0>q、|r|<|p|、|r|<|q|を満たすことが好ましい。
ただし、温度可変レーザー三次元測定機(LS200−MT100MT50:株式会社ティーテック社製)を用いて、常温におけるパッケージエリアに対し、半導体素子搭載面とは反対側の面にレーザーを当てて測定を行った際の、レーザーヘッドからの距離が最も遠い最遠点とレーザーヘッドからの距離が最も近い最近点との差をパッケージ反り量と定義する。
また、前記準備工程における、各パッケージエリアのパッケージ反り量の平均値をpとし、
前記実装工程における、各パッケージエリアのパッケージ反り量の平均値をqとし、
前記モールド工程における、各パッケージエリアのパッケージ反り量の平均値をrとする。
In the preparation process, the mounting process, and the molding process of the present embodiment, it is preferable to satisfy the following average value of package warpage.
That is, the average value of the amount of package warpage in each process is
It is preferable that 0 <p, 0> q, | r | <| p |, | r | <| q |
However, using a temperature variable laser three-dimensional measuring machine (LS200-MT100MT50: manufactured by TETECH Co., Ltd.), measurement is performed by applying a laser to the surface opposite to the semiconductor element mounting surface with respect to the package area at room temperature. The difference between the farthest point farthest from the laser head and the closest point from the laser head is defined as the amount of package warpage.
Further, in the preparation step, p is an average value of the amount of package warpage of each package area,
In the mounting process, the average value of the amount of package warpage in each package area is q,
Let r be the average value of the amount of package warpage in each package area in the molding step.

本実施の形態において、非対称のプリプレグを用い、かつ、各工程におけるパッケージエリアのパッケージ反り量の平均値が上記条件を満たすことにより、準備工程にてスマイル型の反りを生じさせて、実装工程にてクライ型の反りを低減できるとともに、モールド工程において、実装工程で生じたクライ型の反り残りをさらに低減できる。   In the present embodiment, an asymmetric prepreg is used, and the average value of the amount of package warpage in the package area in each process satisfies the above conditions, so that a smile-type warp is generated in the preparation process and the mounting process is performed. As a result, it is possible to reduce the warpage of the cry mold and further reduce the residual cry warpage generated in the mounting process in the molding process.

また、準備工程における、各パッケージエリアのパッケージ反り量の平均値pは、0より大きくければ特に限定されないが、たとえば、好ましくは200μm以下であり、より好ましくは100μm以下である。くわえて、qが、0より小さければ特に限定されないが、好ましくは−300μm以上あり、より好ましくは−290μm以上である。
平均値pおよびqが上記条件を満たすことにより、半導体パッケージにおいて、実装時の反り残りを充分に低減することが可能となる。
In addition, the average value p of the amount of package warpage in each package area in the preparation step is not particularly limited as long as it is larger than 0. For example, it is preferably 200 μm or less, and more preferably 100 μm or less. In addition, it is not particularly limited as long as q is smaller than 0, but it is preferably −300 μm or more, more preferably −290 μm or more.
When the average values p and q satisfy the above conditions, it is possible to sufficiently reduce the remaining warp during mounting in the semiconductor package.

ここで、本実施の形態において、スマイル型の反りの反り量は正値となり、クライ型の反りの反り量は負値となる。つまり、素子搭載基板の上端縁部が素子搭載面110の中心位置より上方に位置している場合には、反り量は正値となる。一方、素子搭載基板の上端縁部が素子搭載面110の中心位置より下方に位置している場合には、反り量は負値となる。   Here, in the present embodiment, the amount of warp of the smile type warp is a positive value, and the amount of warp of the cry type warp is a negative value. That is, when the upper edge portion of the element mounting substrate is located above the center position of the element mounting surface 110, the warpage amount is a positive value. On the other hand, when the upper edge portion of the element mounting substrate is located below the center position of the element mounting surface 110, the warpage amount is a negative value.

モールド樹脂層120を構成する封止材は、例えば、エポキシ樹脂、フェノール樹脂硬化剤、硬化促進剤、無機充填材などを含む樹脂組成物の硬化物で構成される。
前記封止材の常温における熱膨張係数は、9ppm/℃以上、50ppm/℃以下であることが好ましい。また、前記封止材の成形収縮率は、0.05%〜0.8%であることが好ましく、さらに0.2%〜0.75%であることが好ましい。これにより、常温における半導体パッケージの反りをより低減させることができる。
前記封止材は、例えば、エポキシ樹脂として、ビフェニル型エポキシ樹脂(ジャパンエポキシレジン社製、「型番:YX−4000」、融点:105℃、エポキシ当量:190)、硬化剤として、ビフェニレン骨格を有するフェノールアラルキル樹脂(明和化成社製、「型番:MEH−7851SS」、軟化点:65℃、水酸基当量:203)、またフェノールノボラック樹脂(住友ベークライト社製、PR51470、軟化点:110℃、水酸基当量:104)、無機充填材として、球状溶融シリカ(平均粒径:12.5μm)を配合し、3本ロールを用いて混練/脱泡した後、表面温度が95℃と25℃の2軸ロールを用いて20回混練し、得られた混練物シートを冷却後粉砕することにより得ることができる。
The sealing material constituting the mold resin layer 120 is constituted by a cured product of a resin composition including, for example, an epoxy resin, a phenol resin curing agent, a curing accelerator, an inorganic filler, and the like.
The thermal expansion coefficient of the sealing material at normal temperature is preferably 9 ppm / ° C. or more and 50 ppm / ° C. or less. The molding shrinkage of the sealing material is preferably 0.05% to 0.8%, and more preferably 0.2% to 0.75%. Thereby, the curvature of the semiconductor package in normal temperature can be reduced more.
The sealing material has, for example, a biphenyl type epoxy resin (manufactured by Japan Epoxy Resin, “model number: YX-4000”, melting point: 105 ° C., epoxy equivalent: 190) as an epoxy resin, and a biphenylene skeleton as a curing agent. Phenol aralkyl resin (Maywa Kasei Co., Ltd., “Model No .: MEH-7851SS”, softening point: 65 ° C., hydroxyl equivalent: 203), and phenol novolac resin (Sumitomo Bakelite, PR 51470, softening point: 110 ° C., hydroxyl equivalent: 104) After blending spherical fused silica (average particle size: 12.5 μm) as an inorganic filler and kneading / defoaming using three rolls, a biaxial roll having surface temperatures of 95 ° C. and 25 ° C. And kneaded 20 times, and the obtained kneaded material sheet can be obtained by cooling and pulverizing.

(個片化工程)
続いて、図4(a)に示すように、素子搭載基板108の反対面側に半田バンプ128を形成する。この後、図4(b)示すように、ダイシングソー130などで、半導体チップ116を個片化する。たとえば、図3に示すダイシング領域112に沿って、ダイシングを行い、モールドされた各々の半導体チップ116を個片化する。これにより、半導体装置100を得ることができる。
なお、半導体装置100をマザーボードなどに実装して、電子装置を得ることができる。
(Separation process)
Subsequently, as shown in FIG. 4A, solder bumps 128 are formed on the opposite surface side of the element mounting substrate 108. Thereafter, as shown in FIG. 4B, the semiconductor chip 116 is separated into pieces by using a dicing saw 130 or the like. For example, dicing is performed along the dicing region 112 shown in FIG. 3 to divide each molded semiconductor chip 116 into individual pieces. Thereby, the semiconductor device 100 can be obtained.
Note that an electronic device can be obtained by mounting the semiconductor device 100 on a motherboard or the like.

以下、本発明を、実施例を参照して詳細に説明するが、本発明は、これらの実施例の記載に何ら限定されるものではない。特に記載しない限り、以下に記載の「部」は「重量部」、「%」は「重量%」を示す。   EXAMPLES Hereinafter, although this invention is demonstrated in detail with reference to an Example, this invention is not limited to description of these Examples at all. Unless otherwise specified, “parts” described below indicates “parts by weight” and “%” indicates “% by weight”.

1.熱硬化性樹脂組成物のワニスの調製
エポキシ樹脂としてビフェニルアラルキル型ノボラックエポキシ樹脂(日本化薬社製、NC−3000)11.0重量部、硬化剤としてビフェニルジメチレン型フェノール樹脂(日本化薬株式会社製、GPH−103)8.8重量部、ノボラック型シアネート樹脂(ロンザジャパン株式会社製、プリマセットPT−30)20.0重量部、をメチルエチルケトンに溶解、分散させた。さらに、無機充填材として球状溶融シリカ(アドマテックス社製、「SO−25R」、平均粒径0.5μm)60.0重量部とカップリング剤(モメンティブ・パフォーマンス・マテリアルズ・ジャパン社製、A−187)0.2重量部を添加した。これを、高速攪拌装置を用いて30分間攪拌して、不揮発分50重量%となるように調整し、熱硬化性樹脂組成物のワニス(樹脂ワニス)を調製した。
1. Preparation of varnish of thermosetting resin composition 11.0 parts by weight of biphenylaralkyl type novolak epoxy resin (manufactured by Nippon Kayaku Co., Ltd., NC-3000) as an epoxy resin, biphenyldimethylene type phenol resin (Nippon Kayaku Co., Ltd.) as a curing agent Company company, GPH-103) 8.8 parts by weight and novolac-type cyanate resin (Lonza Japan KK, Primaset PT-30) 20.0 parts by weight were dissolved and dispersed in methyl ethyl ketone. Furthermore, 60.0 parts by weight of spherical fused silica (manufactured by Admatechs, “SO-25R”, average particle size 0.5 μm) as an inorganic filler and a coupling agent (Momentive Performance Materials Japan, A -187) 0.2 parts by weight were added. This was stirred for 30 minutes using a high-speed stirrer and adjusted so as to have a nonvolatile content of 50% by weight to prepare a varnish (resin varnish) of a thermosetting resin composition.

2.キャリア材料の製造、およびプリプレグの製造
(実施例1)
前記樹脂ワニスをPETフィルム(ポリエチレンテレフタレート、帝人デュポンフィルム株式会社製ピューレックスフィルム、厚さ36μm)上に、ダイコーター装置を用いて乾燥後の樹脂層の厚さが22.0μmとなるように塗工した。これを160℃の乾燥装置で5分間乾燥して、第1樹脂層用のPETフィルム付き樹脂シートを得た。
また、前記樹脂ワニスをPETフィルム上に、乾燥後の樹脂層の厚さが15.0μmになるように、上記と同様に塗工した。これを160℃の乾燥機で5分間乾燥して、第2樹脂層用のPETフィルム付き樹脂シートを得た。
2. Production of carrier material and production of prepreg (Example 1)
The resin varnish is coated on a PET film (polyethylene terephthalate, Teijin DuPont Films PUREX film, thickness 36 μm) using a die coater so that the thickness of the resin layer after drying is 22.0 μm. Worked. This was dried for 5 minutes with a 160 degreeC drying apparatus, and the resin sheet with a PET film for 1st resin layers was obtained.
The resin varnish was coated on a PET film in the same manner as described above so that the thickness of the resin layer after drying was 15.0 μm. This was dried with a dryer at 160 ° C. for 5 minutes to obtain a resin sheet with a PET film for the second resin layer.

前記第1樹脂層用のPETフィルム付き樹脂シート、および第2樹脂層用のPETフィルム付き樹脂シートをガラス繊維基材(厚さ46μm、日東紡績製、WEA−1280、IPC規格1280)の両面に樹脂層が繊維基材と向き合うように配し、圧力0.5MPa、温度140℃で1分間の条件で真空プレスにより加熱加圧して、熱硬化性樹脂組成物を含浸させ、キャリアフィルムが積層されたプリプレグ(1)を得た。このとき、第1樹脂層の厚み(d1)が10μm、繊維基材層の厚みが46μm、第2樹脂層の厚み(d2)が4μmで、総厚60μmであり、d1/d2が2.5であった。
なお、d1およびd2は、例えば次のように測定される。まず、プリプレグの両面に12μmの銅箔(三井金属鉱業株式会社製3EC−VLP箔)を重ね合わせ、220℃、3MPaで2時間加熱加圧成形することにより、金属張積層板を得る。次いで、当該金属張積層板の切断面を研磨し、レーザー顕微鏡を用いて、ガラス繊維基材と樹脂表面までを測長する。このときの最短距離がd1またはd2となる。
The resin sheet with a PET film for the first resin layer and the resin sheet with a PET film for the second resin layer are placed on both sides of a glass fiber substrate (thickness 46 μm, manufactured by Nittobo, WEA-1280, IPC standard 1280). The resin layer is placed so as to face the fiber base material, and heated and pressurized by a vacuum press at a pressure of 0.5 MPa and a temperature of 140 ° C. for 1 minute to impregnate the thermosetting resin composition, and a carrier film is laminated. A prepreg (1) was obtained. At this time, the thickness (d1) of the first resin layer is 10 μm, the thickness of the fiber base layer is 46 μm, the thickness (d2) of the second resin layer is 4 μm, the total thickness is 60 μm, and d1 / d2 is 2.5. Met.
In addition, d1 and d2 are measured as follows, for example. First, a 12 μm copper foil (3EC-VLP foil manufactured by Mitsui Mining & Smelting Co., Ltd.) is superposed on both sides of the prepreg, and heat-pressed at 220 ° C. and 3 MPa for 2 hours to obtain a metal-clad laminate. Next, the cut surface of the metal-clad laminate is polished, and the glass fiber substrate and the resin surface are measured using a laser microscope. The shortest distance at this time is d1 or d2.

(実施例2)
実施例2では、樹脂厚35.0μmの第1樹脂層用のPETフィルム付き樹脂シート、樹脂厚25.0μmの第2樹脂層用のPETフィルム付き樹脂シート、およびガラス繊維基材(厚さ80μm、ユニチカグラスファイバー株式会社製、E09B 04 53SK、IPC規格2319)を準備した。これらを使用して、第1樹脂層の厚み(d1)が15μm、繊維基材層の厚みが80μm、第2樹脂層の厚み(d2)が5μmで、総厚100μmであり、d1/d2が3であるプリプレグ(2)を得た。
(Example 2)
In Example 2, a resin sheet with a PET film for a first resin layer having a resin thickness of 35.0 μm, a resin sheet with a PET film for a second resin layer having a resin thickness of 25.0 μm, and a glass fiber substrate (thickness of 80 μm) Unite glass fiber, E09B 04 53SK, IPC standard 2319) was prepared. Using these, the thickness (d1) of the first resin layer is 15 μm, the thickness of the fiber base layer is 80 μm, the thickness (d2) of the second resin layer is 5 μm, the total thickness is 100 μm, and d1 / d2 is A prepreg (2) of 3 was obtained.

(実施例3)
実施例3では、樹脂厚32.0μmの第1樹脂層用のPETフィルム付き樹脂シート、樹脂厚28.0μmの第2樹脂層用のPETフィルム付き樹脂シート、およびガラス繊維基材(厚さ80μm)を準備した。これらを使用して、第1樹脂層の厚み(d1)が12μm、繊維基材層の厚みが80μm、第2樹脂層の厚み(d2)が8μmで、総厚100μmであり、d1/d2が1.5であるプリプレグ(3)を得た。
(Example 3)
In Example 3, a resin sheet with a PET film for a first resin layer having a resin thickness of 32.0 μm, a resin sheet with a PET film for a second resin layer having a resin thickness of 28.0 μm, and a glass fiber substrate (thickness of 80 μm) ) Was prepared. Using these, the thickness (d1) of the first resin layer is 12 μm, the thickness of the fiber base layer is 80 μm, the thickness (d2) of the second resin layer is 8 μm, the total thickness is 100 μm, and d1 / d2 is A prepreg (3) of 1.5 was obtained.

(実施例4および実施例5)
実施例4および実施例5では、樹脂厚16.0μmの第1樹脂層用のPETフィルム付き樹脂シート、樹脂厚10.0μmの第2樹脂層用のPETフィルム付き樹脂シート、およびガラス繊維基材(厚さ28μm)を準備した。これらを使用して、第1樹脂層の厚み(d1)が9μm、繊維基材層の厚みが28μm、第2樹脂層の厚み(d2)が3μmで、総厚40μmであり、d1/d2が3であるプリプレグ(4)を得た。
(Example 4 and Example 5)
In Example 4 and Example 5, a resin sheet with a PET film for a first resin layer having a resin thickness of 16.0 μm, a resin sheet with a PET film for a second resin layer having a resin thickness of 10.0 μm, and a glass fiber substrate (Thickness 28 μm) was prepared. Using these, the thickness (d1) of the first resin layer is 9 μm, the thickness of the fiber base layer is 28 μm, the thickness (d2) of the second resin layer is 3 μm, the total thickness is 40 μm, and d1 / d2 is A prepreg (4) of 3 was obtained.

(比較例1)
比較例1では、前記樹脂ワニスをガラス繊維基材(厚さ46μm、日東紡績製、WEA−1280、IPC規格1280)に含浸し、150℃の加熱炉で2分間乾燥して、プリプレグ(5)を得た。このとき、繊維基材層の厚みが46μmであり、当該繊維基材層の両面には同じ厚さ(7μm)の樹脂層が設けられ、総厚みは60μmであった。
(Comparative Example 1)
In Comparative Example 1, the resin varnish was impregnated into a glass fiber substrate (thickness 46 μm, manufactured by Nittobo, WEA-1280, IPC standard 1280), dried in a heating furnace at 150 ° C. for 2 minutes, and prepreg (5) Got. At this time, the thickness of the fiber base layer was 46 μm, the resin layers having the same thickness (7 μm) were provided on both surfaces of the fiber base layer, and the total thickness was 60 μm.

(比較例2)
比較例2では、前記樹脂ワニスをガラス繊維基材(厚さ80μm、ユニチカグラスファイバー株式会社製、E09B 04 53SK、IPC規格2319)に含浸し、150℃の加熱炉で2分間乾燥して、プリプレグ(6)を得た。このとき、繊維基材層の厚みが80μmであり、当該繊維基材層の両面には同じ厚さ(10μm)の樹脂層が設けられ、総厚みは100μmであった。
(Comparative Example 2)
In Comparative Example 2, the resin varnish was impregnated into a glass fiber substrate (thickness 80 μm, manufactured by Unitika Glass Fiber Co., Ltd., E09B 04 53SK, IPC standard 2319), dried in a heating furnace at 150 ° C. for 2 minutes, and prepreg (6) was obtained. At this time, the thickness of the fiber base layer was 80 μm, the resin layers having the same thickness (10 μm) were provided on both surfaces of the fiber base layer, and the total thickness was 100 μm.

3.金属張積層板の製造
(実施例1)
プリプレグ(1)の両面に12μmの銅箔(三井金属鉱業株式会社製3EC−VLP箔)を重ね合わせ、220℃、3MPaで2時間加熱加圧成形することにより、金属張積層板を得た。得られた金属張積層板のコア層(絶縁性基板からなる部分)の厚みは、0.06mmであった。
3. Production of metal-clad laminate (Example 1)
A metal-clad laminate was obtained by overlaying 12 μm copper foil (3EC-VLP foil manufactured by Mitsui Mining & Smelting Co., Ltd.) on both sides of the prepreg (1) and heating and pressing at 220 ° C. and 3 MPa for 2 hours. The thickness of the core layer (part consisting of an insulating substrate) of the obtained metal-clad laminate was 0.06 mm.

(実施例2)
プリプレグ(2)の両面に12μmの銅箔を重ね合わせ、実施例1と同様に加熱加圧成形した。
(Example 2)
A 12 μm copper foil was superposed on both sides of the prepreg (2), and was heated and pressed in the same manner as in Example 1.

(実施例3)
プリプレグ(3)の両面に12μmの銅箔を重ね合わせ、実施例1と同様に加熱加圧成形した。
(Example 3)
A 12 μm copper foil was superposed on both sides of the prepreg (3), and was heated and pressed in the same manner as in Example 1.

(実施例4)
プリプレグ(4)を2枚積層したものの両面に12μmの銅箔を重ね合わせ、実施例1と同様に加熱加圧成形した。
Example 4
Two prepregs (4) were laminated, and 12 μm copper foil was superimposed on both sides, and heat-press molding was performed in the same manner as in Example 1.

(実施例5)
プリプレグ(4)を3枚積層したものの両面に12μmの銅箔を重ね合わせ、実施例1と同様に加熱加圧成形した。
(Example 5)
Three prepregs (4) were laminated, and a 12 μm copper foil was laminated on both sides, and heat-press molding was performed in the same manner as in Example 1.

(比較例1)
プリプレグ(5)の両面に12μmの銅箔を重ね合わせ、実施例1と同様に加熱加圧成形した。
(Comparative Example 1)
A 12 μm copper foil was superposed on both sides of the prepreg (5) and heat-pressed in the same manner as in Example 1.

(比較例2)
プリプレグ(6)の両面に12μmの銅箔を重ね合わせ、実施例1と同様に加熱加圧成形した。
(Comparative Example 2)
A 12 μm copper foil was superposed on both sides of the prepreg (6), and was heated and pressed in the same manner as in Example 1.

4.プリント配線板の製造
得られた金属張積層板をコア基板として用い、その両面に回路パターンを形成(残銅率70%、L/S=50/50μm)して、内層回路基板を得た。次に、当該内層回路基板の表裏に、市販のプリプレグ(住友ベークライト株式会社製、6785GS−F、厚さ50μm)を重ね合わせ、更にその上下に12μmの銅箔を重ねて、圧力3MPa、温度220℃で2時間加熱加圧成形した。
このようにして得られたプリント配線板から、エッチングにより銅箔を除去した。次いで、炭酸レーザーにより、当該プリント配線板にブラインドビアホール(非貫通孔)を形成した。次に、当該プリント配線板を、60℃の膨潤液(アトテックジャパン株式会社製、スウェリングディップ セキュリガント P)に5分間浸漬し、さらに80℃の過マンガン酸カリウム水溶液(アトテックジャパン株式会社製、コンセントレート コンパクト CP)に10分間浸漬した後、中和することにより、ビア内および樹脂層表面に対し粗化処理を行った。
次に、脱脂、触媒付与、活性化の工程を経た後、約0.5μmの無電解銅めっき皮膜、およびめっきレジストを形成した。次に、無電解銅めっき皮膜を給電層として10μmのパターン電気めっき銅を形成した後、L/S=50/50μmの微細回路加工を施した。次に、熱風乾燥装置を用いて200℃で60分間アニール処理を行った後、フラッシュエッチングで給電層を除去した。これにより、4層プリント配線板を製造した。
次に、4層プリント配線板上に、ソルダーレジスト(太陽インキ製造株式会社製、PSR−4000 AUS703)を印刷した。次に、半導体素子搭載パッド等が露出するように、ソルダーレジスト層に対して、所定のマスクを用いて露光、現像、キュアを行った。このとき、回路上のソルダーレジスト層の厚さが12μmとなるように、ソルダーレジスト層を形成した。
次に、ソルダーレジスト層から露出した回路層上へ、めっき層を形成した。当該めっき層は、回路層上に設けられた無電解ニッケルめっき層3μmと、さらにその上に設けられた無電解金めっき層0.1μmと、からなる。このようにして得られた基板を切断し、半導体装置用のプリント配線板を得た。
4). Production of Printed Wiring Board Using the obtained metal-clad laminate as a core substrate, circuit patterns were formed on both surfaces thereof (remaining copper ratio 70%, L / S = 50/50 μm) to obtain an inner layer circuit board. Next, on the front and back of the inner layer circuit board, a commercially available prepreg (manufactured by Sumitomo Bakelite Co., Ltd., 6785GS-F, thickness 50 μm) is overlaid, and further 12 μm copper foil is overlaid on top and bottom, pressure 3 MPa, temperature 220 Heat-press molding was carried out at 2 ° C. for 2 hours.
The copper foil was removed from the printed wiring board thus obtained by etching. Next, blind via holes (non-through holes) were formed in the printed wiring board by a carbonic acid laser. Next, the printed wiring board is immersed in a swelling solution at 60 ° C. (Atotech Japan Co., Ltd., Swelling Dip Securigant P) for 5 minutes, and further an aqueous potassium permanganate solution at 80 ° C. (Atotech Japan Co., Ltd., After soaking in Concentrate Compact CP) for 10 minutes, the surface of the via and the surface of the resin layer were roughened by neutralization.
Next, after passing through the steps of degreasing, catalyst application, and activation, an electroless copper plating film and a plating resist of about 0.5 μm were formed. Next, after forming a 10 μm patterned electroplated copper using the electroless copper plating film as a power feeding layer, fine circuit processing of L / S = 50/50 μm was performed. Next, an annealing process was performed at 200 ° C. for 60 minutes using a hot air drying apparatus, and then the power feeding layer was removed by flash etching. Thereby, a four-layer printed wiring board was manufactured.
Next, a solder resist (manufactured by Taiyo Ink Manufacturing Co., Ltd., PSR-4000 AUS703) was printed on the four-layer printed wiring board. Next, the solder resist layer was exposed, developed, and cured using a predetermined mask so that the semiconductor element mounting pad and the like were exposed. At this time, the solder resist layer was formed so that the thickness of the solder resist layer on the circuit was 12 μm.
Next, a plating layer was formed on the circuit layer exposed from the solder resist layer. The plating layer is composed of an electroless nickel plating layer of 3 μm provided on the circuit layer and an electroless gold plating layer of 0.1 μm provided thereon. The substrate thus obtained was cut to obtain a printed wiring board for a semiconductor device.

5.半導体装置の製造
前記半導体装置用のプリント配線板上に、半田バンプを有する半導体素子(TEGチップ、サイズ10mm×10mm、厚み100μm)を、フリップチップボンダー装置により、加熱圧着により搭載した。このとき、コア基板に用いられたプリプレグの第一樹脂層が半導体素子搭載面側になるように、半導体素子を搭載した。次に、IRリフロー炉で半田バンプを溶融して、半導体素子とプリント配線板を接合した。次に、液状封止樹脂(住友ベークライト株式会社製、CRP−4160A3)を充填し、当該液状封止樹脂を硬化させた。尚、液状封止樹脂は、温度150℃、120分の条件で硬化させた。また、前記半導体素子の半田バンプは、Sn/Ag組成で形成されたものを用いた。
次に、エポキシ封止材(住友ベークライト株式会社製、シリカ充填量75wt%)を、コンプレッション成形機を用いてモールドした。その後、14mm×14mmサイズにダイシングすることで半導体装置を得た。
5. Manufacturing of Semiconductor Device A semiconductor element (TEG chip, size 10 mm × 10 mm, thickness 100 μm) having solder bumps was mounted on the printed wiring board for the semiconductor device by thermocompression bonding using a flip chip bonder device. At this time, the semiconductor element was mounted so that the first resin layer of the prepreg used for the core substrate was on the semiconductor element mounting surface side. Next, the solder bumps were melted in an IR reflow furnace to join the semiconductor element and the printed wiring board. Next, a liquid sealing resin (manufactured by Sumitomo Bakelite Co., Ltd., CRP-4160A3) was filled, and the liquid sealing resin was cured. The liquid sealing resin was cured at a temperature of 150 ° C. for 120 minutes. The solder bumps of the semiconductor element used were formed with Sn / Ag composition.
Next, an epoxy sealing material (manufactured by Sumitomo Bakelite Co., Ltd., silica filling amount of 75 wt%) was molded using a compression molding machine. Then, the semiconductor device was obtained by dicing to 14 mm x 14 mm size.

(半導体装置の評価)
1.反り量の測定
実施例および比較例で作製した、準備工程、実装工程、およびモールド工程において、素子搭載基板の反り量を測定した。これにより、半導体装置の反り量を評価した。
実施例および比較例のそれぞれにおいて、工程ごとに6つのパッケージエリアに対し反りの測定を行い、それらの平均値を各工程における素子搭載基板の反り量として表1に記載した。
各パッケージエリアの反り量の測定は、温度可変レーザー三次元測定機(LS200−MT100MT50:株式会社ティーテック社製)を用いて、常温において行った。測定範囲は13mm×13mmの範囲で、半導体素子搭載面とは反対側のBGA面にレーザーを当てて測定を行った。このとき、レーザーヘッドからの距離が最も遠い最遠点と、レーザーヘッドからの距離が最も近い最近点との差を反り量とした。
ここで、スマイル型の反りの反り量を正値とし、クライ型の反りの反り量を負値とする。つまり、素子搭載面の縁部が素子搭載面の中心位置より上方に位置している場合、反り量は正値となる。また、素子搭載面の縁部が素子搭載面の中心位置より下方に位置している場合、反り量は負値となる。ここでは、素子搭載面側を上方とし、素子搭載面とは反対面側を下方とする。
(Evaluation of semiconductor devices)
1. Measurement of warpage amount The warpage amount of the element mounting substrate was measured in the preparation step, the mounting step, and the molding step prepared in the examples and comparative examples. Thereby, the warpage amount of the semiconductor device was evaluated.
In each of the examples and comparative examples, the warpage of each of the six package areas was measured for each step, and the average value thereof was listed in Table 1 as the amount of warpage of the element mounting substrate in each step.
The amount of warpage of each package area was measured at room temperature using a temperature variable laser three-dimensional measuring machine (LS200-MT100MT50: manufactured by Teatech Co., Ltd.). The measurement range was 13 mm × 13 mm, and the measurement was performed by applying a laser to the BGA surface opposite to the semiconductor element mounting surface. At this time, the difference between the farthest point farthest from the laser head and the nearest point closest to the laser head was taken as the amount of warpage.
Here, the amount of warp of the smile type warp is a positive value, and the amount of warp of the cry type warp is a negative value. That is, when the edge of the element mounting surface is located above the center position of the element mounting surface, the amount of warpage becomes a positive value. In addition, when the edge of the element mounting surface is positioned below the center position of the element mounting surface, the warpage amount is a negative value. Here, the element mounting surface side is defined as the upper side, and the surface side opposite to the element mounting surface is defined as the lower side.

2.温度サイクル(TC)試験
前記実施例及び比較例で得られた半導体装置に対し、大気中で、15分間−65℃にした後、15分間−150℃にすること、又は15分間150℃にした後、15分間−65℃にすることを1サイクルとして、2000サイクル処理後の導通について評価を行った。プリント配線板から半田バンプを介して半導体素子を通りプリント配線板に戻る回路端子について導通試験を行い、断線した箇所を調べた。各符号は、以下の通りである。
◎:断線箇所が無かった。
○:断線箇所が1〜10%であった。
△:断線箇所が11〜50%であった。
×:断線箇所が51%以上であった。
2. Temperature Cycle (TC) Test For the semiconductor devices obtained in the examples and comparative examples, the temperature was set to −65 ° C. for 15 minutes in the air, and then set to −150 ° C. for 15 minutes, or 150 ° C. for 15 minutes. Then, it was set as -65 degreeC for 15 minutes as 1 cycle, and the conduction | electrical_connection after 2000 cycle processing was evaluated. A continuity test was conducted on the circuit terminals that returned from the printed wiring board to the printed wiring board through the semiconductor elements via solder bumps, and the disconnected portions were examined. Each code is as follows.
(Double-circle): There was no disconnection location.
○: The disconnection portion was 1 to 10%.
(Triangle | delta): The disconnection location was 11 to 50%.
X: The disconnection location was 51% or more.

Figure 2013131532
Figure 2013131532

実施例1〜5では、いずれもモールド工程後における反り量の絶対値が100以下であった。このため、実施例1〜5では、製造される半導体装置の反り量を低減することができることが明らかとなった。
また、実施例1〜5では、いずれも温度サイクル試験後において、断線箇所が無かった。一方で、比較例1および2では、いずれも温度サイクル試験後において断線箇所が発生した。
In each of Examples 1 to 5, the absolute value of the warpage amount after the molding process was 100 or less. For this reason, in Examples 1-5, it became clear that the curvature amount of the semiconductor device manufactured can be reduced.
Moreover, in Examples 1-5, all had no disconnection location after the temperature cycle test. On the other hand, in Comparative Examples 1 and 2, a broken portion occurred after the temperature cycle test.

なお、当然ながら、上述した実施の形態および複数の変形例は、その内容が相反しない範囲で組み合わせることができる。また、上述した実施の形態および変形例では、各部の構造などを具体的に説明したが、その構造などは本願発明を満足する範囲で各種に変更することができる。   Needless to say, the above-described embodiment and a plurality of modifications can be combined within a range in which the contents do not conflict with each other. Further, in the above-described embodiments and modifications, the structure of each part has been specifically described, but the structure and the like can be changed in various ways within a range that satisfies the present invention.

5a キャリア材料
5b キャリア材料
11 繊維基材
21 プリプレグ
60 真空ラミネート装置
61 ラミネートロール
62 熱風乾燥装置
100 半導体装置
102 繊維基材層
102a 第一繊維基材層
102b 第二繊維基材層
102c 中間繊維基材層
104 第一樹脂層
106 第二樹脂層
107 プリプレグ
108 素子搭載基板
110 素子搭載面
112 ダイシング領域
114 パッケージエリア
116 半導体チップ
118 半田バンプ
120 モールド樹脂層
122 中間樹脂層
124 中間樹脂層
126 中間樹脂層
128 半田バンプ
130 ダイシングソー
5a Carrier material 5b Carrier material 11 Fiber substrate 21 Prepreg 60 Vacuum laminating device 61 Laminating roll 62 Hot air drying device 100 Semiconductor device 102 Fiber substrate layer 102a First fiber substrate layer 102b Second fiber substrate layer 102c Intermediate fiber substrate Layer 104 first resin layer 106 second resin layer 107 prepreg 108 element mounting substrate 110 element mounting surface 112 dicing area 114 package area 116 semiconductor chip 118 solder bump 120 mold resin layer 122 intermediate resin layer 124 intermediate resin layer 126 intermediate resin layer 128 Solder bump 130 dicing saw

Claims (9)

ダイシング領域によって区画された複数のパッケージエリアを備える素子搭載基板を準備する準備工程と、
前記素子搭載基板の各パッケージエリアのそれぞれに半導体チップを実装する実装工程と、
前記半導体チップを封止材で同時にモールドするモールド工程と、
前記ダイシング領域に沿ってダイシングを行い、モールドされた各々の半導体チップを個片化する個片化工程と、
を含み、
前記素子搭載基板は、繊維基材に樹脂が含浸してなる繊維基材層と、該繊維基材層の素子搭載面側に形成された第1樹脂層と、該繊維基材層の他方の面側に形成された第2樹脂層と、からなるコア材を含み、
前記第1樹脂層の厚みが、前記第2樹脂層の厚みよりも大きい
半導体装置の製造方法。
Preparing a device mounting substrate having a plurality of package areas partitioned by a dicing region; and
A mounting step of mounting a semiconductor chip in each of the package areas of the element mounting substrate;
A molding step of simultaneously molding the semiconductor chip with a sealing material;
Dividing along the dicing region, and a singulation step of dividing each molded semiconductor chip,
Including
The element mounting substrate includes a fiber base layer obtained by impregnating a fiber base with a resin, a first resin layer formed on the element mounting surface side of the fiber base layer, and the other of the fiber base layers. Including a core material composed of a second resin layer formed on the surface side,
A method for manufacturing a semiconductor device, wherein the thickness of the first resin layer is larger than the thickness of the second resin layer.
請求項1に記載の半導体装置の製造方法であって、
前記素子搭載基板は、前記コア材単体により構成された基板であるか、または、前記コア材に他の樹脂層が積層された基板であり、
前記素子搭載基板の素子搭載面から前記繊維基材層の一方の面までの距離をd1とし、
前記素子搭載基板の素子搭載面と反対側の面から前記繊維基材層の他方の面までの距離をd2としたとき、
d1>d2である、半導体装置の製造方法。
A method of manufacturing a semiconductor device according to claim 1,
The element mounting substrate is a substrate constituted by the core material alone, or a substrate in which another resin layer is laminated on the core material,
The distance from the element mounting surface of the element mounting substrate to one surface of the fiber base layer is d1,
When the distance from the surface opposite to the element mounting surface of the element mounting substrate to the other surface of the fiber base layer is d2,
A method for manufacturing a semiconductor device, wherein d1> d2.
請求項2に記載の半導体装置の製造方法であって、
d1/d2が1.5以上である、半導体装置の製造方法。
A method of manufacturing a semiconductor device according to claim 2,
A method for manufacturing a semiconductor device, wherein d1 / d2 is 1.5 or more.
請求項1から3いずれか一項に記載の半導体装置の製造方法であって、
前記半導体装置はチップサイズパッケージ構造を有する、半導体装置の製造方法。
A method for manufacturing a semiconductor device according to any one of claims 1 to 3,
A method of manufacturing a semiconductor device, wherein the semiconductor device has a chip size package structure.
請求項1から4いずれか一項に記載の半導体装置の製造方法であって、
前記封止材は、封止材全体を基準として50重量%以上の無機フィラーを含有する、半導体装置の製造方法。
A method for manufacturing a semiconductor device according to any one of claims 1 to 4,
The said sealing material is a manufacturing method of a semiconductor device containing 50 weight% or more of inorganic fillers on the basis of the whole sealing material.
請求項1から5いずれか一項に記載の半導体装置の製造方法であって、
前記半導体装置は、以下の外形寸法を有する半導体装置の製造方法。
(1)チップ高さが50μm以上100μm以下、
(2)封止材の厚みが100μm以上500μm以下、
(3)素子搭載基板の厚みが50μm以上300μm以下。
A method of manufacturing a semiconductor device according to any one of claims 1 to 5,
The said semiconductor device is a manufacturing method of the semiconductor device which has the following external dimensions.
(1) The chip height is 50 μm or more and 100 μm or less,
(2) The thickness of the sealing material is 100 μm or more and 500 μm or less,
(3) The thickness of the element mounting substrate is 50 μm or more and 300 μm or less.
請求項1から6いずれか一項に記載の半導体装置の製造方法であって、
前記準備工程は、室温より高い温度下において、素子搭載面側と反対側に反る前記素子搭載基板を準備する工程を含む半導体装置の製造方法。
A method of manufacturing a semiconductor device according to any one of claims 1 to 6,
The preparation step includes a step of preparing the element mounting substrate that warps opposite to the element mounting surface side at a temperature higher than room temperature.
請求項1から7いずれか一項に記載の半導体装置の製造方法であって、
温度可変レーザー三次元測定機を用いて、常温におけるパッケージエリアに対し、素子搭載面とは反対側の面にレーザーを当てて測定を行った際の、レーザーヘッドからの距離が最も遠い最遠点とレーザーヘッドからの距離が最も近い最近点との差をパッケージ反り量と定義し、
前記準備工程における、各パッケージエリアのパッケージ反り量の平均値をpとし、
前記実装工程における、各パッケージエリアのパッケージ反り量の平均値をqとし、
前記モールド工程における、各パッケージエリアのパッケージ反り量の平均値をrとしたとき、
0<p、0>q、|r|<|p|、|r|<|q|
を満たす、半導体装置の製造方法。
A method for manufacturing a semiconductor device according to any one of claims 1 to 7,
The farthest point from the laser head when the laser is applied to the surface opposite to the device mounting surface with respect to the package area at room temperature using a variable temperature laser CMM. And the difference between the closest point from the laser head and the closest point is defined as the amount of package warp,
In the preparation step, p is an average value of the amount of package warpage of each package area,
In the mounting process, the average value of the amount of package warpage in each package area is q,
When the average value of the amount of package warpage of each package area in the molding process is r,
0 <p, 0> q, | r | <| p |, | r | <| q |
The manufacturing method of the semiconductor device which satisfy | fills.
請求項8に記載の半導体装置の製造方法であって、
pが0より大きく、200μm以下であり、
qが−300μm以上で0より小さい、半導体装置の製造方法。
A method for manufacturing a semiconductor device according to claim 8, comprising:
p is greater than 0 and less than or equal to 200 μm;
A method of manufacturing a semiconductor device, wherein q is −300 μm or more and less than 0.
JP2011278300A 2011-12-20 2011-12-20 Manufacturing method of semiconductor device Expired - Fee Related JP5935314B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011278300A JP5935314B2 (en) 2011-12-20 2011-12-20 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011278300A JP5935314B2 (en) 2011-12-20 2011-12-20 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2013131532A true JP2013131532A (en) 2013-07-04
JP5935314B2 JP5935314B2 (en) 2016-06-15

Family

ID=48908891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011278300A Expired - Fee Related JP5935314B2 (en) 2011-12-20 2011-12-20 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5935314B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113497174A (en) * 2020-03-20 2021-10-12 东莞市中麒光电技术有限公司 Small-spacing LED display screen module and manufacturing method thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001278954A (en) * 2000-03-29 2001-10-10 Sumikin Chemical Co Ltd Hardening agent for epoxy resin and composition for semiconductor sealing using the same
JP2003060126A (en) * 2001-08-17 2003-02-28 Hitachi Ltd Manufacturing method for semiconductor device
JP2006287056A (en) * 2005-04-01 2006-10-19 Ngk Spark Plug Co Ltd Wiring board and method of manufacturing the same
JP2007012992A (en) * 2005-07-01 2007-01-18 Akita Denshi Systems:Kk Manufacturing method for semiconductor device
WO2008093579A1 (en) * 2007-01-29 2008-08-07 Sumitomo Bakelite Company Limited Multilayer body, method for producing substrate, substrate and semiconductor device
JP2008258335A (en) * 2007-04-03 2008-10-23 Sumitomo Bakelite Co Ltd Multilayer wiring board, and semiconductor package
JP2011082361A (en) * 2009-10-07 2011-04-21 Fujitsu Ltd Circuit board and method of manufacturing the same
JP2011222943A (en) * 2010-03-26 2011-11-04 Sumitomo Bakelite Co Ltd Circuit board, semiconductor device, method of manufacturing circuit board and method of manufacturing semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001278954A (en) * 2000-03-29 2001-10-10 Sumikin Chemical Co Ltd Hardening agent for epoxy resin and composition for semiconductor sealing using the same
JP2003060126A (en) * 2001-08-17 2003-02-28 Hitachi Ltd Manufacturing method for semiconductor device
JP2006287056A (en) * 2005-04-01 2006-10-19 Ngk Spark Plug Co Ltd Wiring board and method of manufacturing the same
JP2007012992A (en) * 2005-07-01 2007-01-18 Akita Denshi Systems:Kk Manufacturing method for semiconductor device
WO2008093579A1 (en) * 2007-01-29 2008-08-07 Sumitomo Bakelite Company Limited Multilayer body, method for producing substrate, substrate and semiconductor device
JP2008258335A (en) * 2007-04-03 2008-10-23 Sumitomo Bakelite Co Ltd Multilayer wiring board, and semiconductor package
JP2011082361A (en) * 2009-10-07 2011-04-21 Fujitsu Ltd Circuit board and method of manufacturing the same
JP2011222943A (en) * 2010-03-26 2011-11-04 Sumitomo Bakelite Co Ltd Circuit board, semiconductor device, method of manufacturing circuit board and method of manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113497174A (en) * 2020-03-20 2021-10-12 东莞市中麒光电技术有限公司 Small-spacing LED display screen module and manufacturing method thereof
CN113497174B (en) * 2020-03-20 2023-05-23 东莞市中麒光电技术有限公司 Small-spacing LED display screen module and manufacturing method thereof

Also Published As

Publication number Publication date
JP5935314B2 (en) 2016-06-15

Similar Documents

Publication Publication Date Title
JP6410405B2 (en) Resin substrate, prepreg, printed wiring board, semiconductor device
WO2012140908A1 (en) Laminate sheet, circuit board, and semiconductor package
JP6083127B2 (en) Laminate, laminate with build-up layer, circuit board, semiconductor package, and method for manufacturing laminate
JP6480650B2 (en) Metal-clad laminate, printed wiring board, semiconductor package, semiconductor device, and metal-clad laminate production method
TWI477208B (en) Semiconductor device
JP5533657B2 (en) Laminate board, circuit board and semiconductor device
JP2013180406A (en) Prepreg, substrate, semiconductor device, method of manufacturing prepreg, method of manufacturing substrate, and method of manufacturing semiconductor device
JP6281184B2 (en) Metal-clad laminate, printed wiring board, semiconductor package, and semiconductor device
JP6008104B2 (en) Prepreg and metal-clad laminate
JP6540452B2 (en) Resin composition for circuit board, prepreg, metal-clad laminate, circuit board, and semiconductor package
JP6217069B2 (en) Resin substrate, metal-clad laminate, printed wiring board, and semiconductor device
JP2013006328A (en) Laminate, circuit board, and semiconductor package
WO2013021587A1 (en) Prepreg, laminated board, printed wiring board, semiconductor package, and semiconductor device
WO2014192421A1 (en) Printed wiring board and semiconductor device
JP5935314B2 (en) Manufacturing method of semiconductor device
JP5292847B2 (en) Semiconductor device mounting substrate
WO2013172008A1 (en) Semiconductor device and semiconductor device manufacturing method
JP2013041987A (en) Manufacturing method of semiconductor device and collective sealing substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160425

R150 Certificate of patent or registration of utility model

Ref document number: 5935314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees