JP2013123174A - クロック再生装置およびクロック再生方法 - Google Patents
クロック再生装置およびクロック再生方法 Download PDFInfo
- Publication number
- JP2013123174A JP2013123174A JP2011271308A JP2011271308A JP2013123174A JP 2013123174 A JP2013123174 A JP 2013123174A JP 2011271308 A JP2011271308 A JP 2011271308A JP 2011271308 A JP2011271308 A JP 2011271308A JP 2013123174 A JP2013123174 A JP 2013123174A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- phase
- sampling
- lock
- enable signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】ランダムなタイミングでデータを受信した場合において消費電力を低減可能なクロック再生装置を得ること。
【解決手段】多相クロックを生成する多相クロック生成部1と、多相クロックを用いて入力信号をサンプリングするFF群2と、FF群2におけるサンプリング結果に基づいて、最適サンプリング位相を決定する位相選択部3と、最適サンプリング位相に基づいて、入力信号の受信状態の安定度を判定するロック判定を行うロック位相判定部5と、ロック位相判定部5における判定結果に基づいて、多相クロック生成部1で生成する各多相クロックの有効および無効を制御するクロックイネーブル信号生成部6と、を備える。
【選択図】図1
【解決手段】多相クロックを生成する多相クロック生成部1と、多相クロックを用いて入力信号をサンプリングするFF群2と、FF群2におけるサンプリング結果に基づいて、最適サンプリング位相を決定する位相選択部3と、最適サンプリング位相に基づいて、入力信号の受信状態の安定度を判定するロック判定を行うロック位相判定部5と、ロック位相判定部5における判定結果に基づいて、多相クロック生成部1で生成する各多相クロックの有効および無効を制御するクロックイネーブル信号生成部6と、を備える。
【選択図】図1
Description
本発明は、受信信号からクロックを再生するクロック再生装置に関する。
従来、クロックを並走しないシリアル通信では、受信側において、受信したデータからクロックを抽出してデータを再生する必要がある。そのため、データを受信する際には、正規のデータを受信する前にクロックを抽出し、また、データ再生用のオーバーヘッド時間が必要である。通信帯域の効率的な利用を目指す上で、オーバーヘッド時間は非常に重要なパラメータである。
受信信号からデータとクロックを分離する方法にCDR(Clock and Data Recovery)があり、CDRの1つの方式として、受信データレートの整数倍のサンプリングを行い、その中から最適なサンプリング結果を用いてデータの再生を行うサンプリング方式がある。サンプリング方式は、非常に短い時間でデータ再生が可能であることが特徴であるが、サンプリング用のクロックとして多相クロックを用いることが多く、常に多相のクロックによるサンプリングを行うため、消費電力が大きくなる。
そのため、下記特許文献1では、最適なサンプリング結果以外のサンプリングクロックを停止して消費電力を低減する技術が開示されている。
しかしながら、上記従来の技術によれば、間欠的に受信するデータの先頭を検出することが必要である。そのため、間欠的ではないランダムなタイミングでのデータ入力に対しては有効ではない、という問題があった。また、データ受信中、通信状態の劣化等により最適なサンプリング結果の選択が困難になった場合の動作について考慮されていない、という問題があった。
本発明は、上記に鑑みてなされたものであって、ランダムなタイミングでデータを受信した場合において消費電力を低減可能なクロック再生装置を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、多相クロックを生成する多相クロック生成手段と、前記多相クロックを用いて入力信号をサンプリングするサンプリング手段と、前記サンプリング手段におけるサンプリング結果に基づいて、最適サンプリング位相を決定する位相選択手段と、前記最適サンプリング位相に基づいて、前記入力信号の受信状態の安定度を判定するロック判定を行うロック位相判定手段と、前記ロック位相判定手段における判定結果に基づいて、前記多相クロック生成手段で生成する各多相クロックの有効および無効を制御するクロックイネーブル信号生成手段と、を備えることを特徴とする。
本発明によれば、ランダムなタイミングでデータを受信した場合において消費電力を低減できる、という効果を奏する。
以下に、本発明にかかるクロック再生装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態1.
図1は、本実施の形態のクロック再生装置の構成例を示す図である。クロック再生装置10は、それぞれが異なるN個の多相クロックを生成する多相クロック生成部1と、多相クロックを用いて入力信号をサンプリングするN個のフリップフロップ(FF)を持つFF群2と、FF群2によるサンプリング結果から最適サンプリング位相を決定する位相選択部3と、位相選択部3の指示に従ってデータの選択を行うデータ選択部4と、位相選択部3からの最適サンプリング位相通知により最適サンプリング位相を用いて受信状態の安定度を判定するロック位相判定部5と、ロック位相判定部5からのロックイネーブル信号およびロック位相通知に基づいて、多相クロック生成部1で生成する各多相クロックの有効/無効を制御するクロックイネーブル信号生成部6と、を備える。
図1は、本実施の形態のクロック再生装置の構成例を示す図である。クロック再生装置10は、それぞれが異なるN個の多相クロックを生成する多相クロック生成部1と、多相クロックを用いて入力信号をサンプリングするN個のフリップフロップ(FF)を持つFF群2と、FF群2によるサンプリング結果から最適サンプリング位相を決定する位相選択部3と、位相選択部3の指示に従ってデータの選択を行うデータ選択部4と、位相選択部3からの最適サンプリング位相通知により最適サンプリング位相を用いて受信状態の安定度を判定するロック位相判定部5と、ロック位相判定部5からのロックイネーブル信号およびロック位相通知に基づいて、多相クロック生成部1で生成する各多相クロックの有効/無効を制御するクロックイネーブル信号生成部6と、を備える。
つづいて、クロック再生装置10におけるクロック再生動作およびデータ再生動作について説明する。ここで、データ再生動作については従来同様である。まず、多相クロック生成部1は、N個の多相クロック(CLK(1)〜CLK(N))を生成する。FF群2は、多相クロック(CLK(1)〜CLK(N))を用いてオーバーサンプリングし、N個のデータ(DATA(1)〜DATA(N))を得る。位相選択部3は、サンプリング結果であるN個のデータ(DATA(1)〜DATA(N))に基づいて最適サンプリング位相を選択する。データ選択部4は、位相選択部3の指示に従ってN個のデータ(DATA(1)〜DATA(N))から最適サンプリング位相に対応するDATAを選択し、出力信号として出力する。
つぎに、クロック再生装置10におけるクロック再生動作を説明する。図2は、クロック再生動作を示すフローチャートである。特に、ロック位相判定部5における動作を示す。まず、位相選択部3が、前述のデータ再生動作のように、サンプリング結果から最適サンプリング位相を決定し、ロック位相判定部5に対して最適サンプリング位相通知を行う。
ロック位相判定部5は、最適サンプリング位相通知を受けて最適サンプリング位相の情報を取得する(ステップS1)。最適サンプリング位相通知の内容としては、サンプリング結果から最適サンプリング位相が決定できた場合はそのサンプリング位相を通知するが、これに限定するものではない。例えば、サンプリング結果から最適サンプリング位相を決定できなかった場合は最適サンプリング位相なしを通知するなど、入力された信号の状態を通知するものとする。また、ロック位相判定部5は、あわせて、FF群2から、サンプリング結果であるN個のデータ(DATA(1)〜DATA(N))を入力する。
つぎに、ロック位相判定部5は、位相選択部3からの最適サンプリング位相通知に基づいて、ロック判定を行う(ステップS2)。ロック位相判定部5は、ロック状態と判定するまで待機し(ステップS2:No)、ロック状態と判定した場合(ステップS2:Yes)、ロックイネーブルをONとしてロックイネーブル信号、およびロック状態と判定したサンプリング位相の情報であるロック位相通知をクロックイネーブル信号生成部6へ送信する(ステップS3)。ここで、ロック状態とは、クロック再生装置10においてクロックやデータが再生できている状態をいう。なお、通知するロック位相は1つのサンプリング位相に限定するものではない。
ロック位相判定部5では、常時最適サンプリング位相通知を確認し、ロック判定およびロック位相判定を行う。まず、ロック位相判定部5は、ロック外れになったか、すなわちロック状態から外れたかどうかを確認する(ステップS4)。その結果、ロック外れを検出した場合(ステップS4:Yes)、ロック位相判定部5は、ロックイネーブルをOFFとし(ステップS5)、ロックイネーブル信号をクロックイネーブル信号生成部6へ送信する。そして、ロック位相判定部5は、位相選択部3からの最適サンプリング位相通知を待つ(ステップS1)。
一方、ロック外れを検出していないが(ステップS4:No)、ロック位相の変化を検出した場合(ステップS6:Yes)、ロック位相判定部5は、ロック位相通知をクロックイネーブル信号生成部6へ送信する(ステップS7)。そして、ロック位相判定部5は、引き続きロック外れの確認を行う(ステップS4)。なお、ロック外れを検出せず(ステップS4:No)、ロック位相の変化を検出しない場合(ステップS6:No)、ロック位相判定部5は、同様に、引き続きロック外れの確認を行う(ステップS4)。
クロックイネーブル信号生成部6は、ロックイネーブルがONの場合、必要なクロックのみを有効とするようクロックイネーブル信号を生成し、クロックイネーブル信号を多相クロック生成部1へ送信する。一方、クロックイネーブル信号生成部6は、ロックイネーブルがOFFの場合、ロック位相判定部5が動作できるようクロックイネーブル信号を生成し、クロックイネーブル信号を多相クロック生成部1へ送信する。具体的には、全てのクロックを生成するようなクロックイネーブル信号を生成し、多相クロック生成部1へ送信する。なお、クロックイネーブル信号生成部6は、多相クロック生成部1に対して、最大N個の多相クロックに対応するクロックイネーブル信号を送信する。
また、位相選択部3ではクロックがイネーブルのサンプリング結果のみを使用する必要があることから、クロックイネーブル信号生成部6は、どのクロックがイネーブルであるかを示すクロックディセーブル位相通知を位相選択部3へ送信する。
多相クロック生成部1では、クロックイネーブル信号生成部6からのクロックイネーブル信号に基づいて、必要な成分のサンプリング位相のクロックのみを生成し、FF群2へ出力する。そして、FF群2では、クロックを受信したFFがオーバーサンプリングを行い、クロックを受信していないFFではオーバーサンプリングを実行しない。位相選択部3は、FF群2からオーバーサンプリングを実行した分のデータ(サンプリング結果)、およびクロックイネーブル信号生成部6からクロックディセーブル位相通知を取得し、必要な成分のサンプリング位相のみを対象に最適サンプリング位相を選択する。このように、クロック数を減らすことにより、各構成において、消費電力を低減することができる。
以上説明したように、本実施の形態では、ロック位相判定部5が受信するデータの安定度を判定し、不要なサンプリング位相を停止する、もしくは必要なサンプリング位相を有効とすることとした。これにより、データ再生までの時間が短いという特徴を維持しつつ、ランダムなタイミングでデータを受信した場合においても、低消費電力化を実現することが可能となる。また、ロック位相判定部5が常に最適サンプリング位相通知をチェックしており、受信データ異常時にロック外れを検出することにより、不要なエラーが発生することを抑制することが可能である。
実施の形態2.
本実施の形態では、ロック判定として位相選択部の最適サンプリング位相通知を使用する。実施の形態1と異なる部分について説明する。
本実施の形態では、ロック判定として位相選択部の最適サンプリング位相通知を使用する。実施の形態1と異なる部分について説明する。
図3は、本実施の形態のクロック再生装置の構成例を示す図である。クロック再生装置10aは、多相クロック生成部1と、FF群2と、FF群2によるサンプリング結果から最適サンプリング位相を決定する位相選択部3aと、データ選択部4と、位相選択部3aからの位相選択イネーブル信号および最適サンプリング位相通知に基づいて、多相クロック生成部1で生成する各多相クロックの有効/無効を制御するクロックイネーブル信号生成部6aと、を備える。
本実施の形態では、ロック判定として位相選択部3aの最適サンプリング位相通知を使用する。位相選択部3aは、受信信号に乱れがあった場合など最適サンプリング位相を選択できなかったときは位相選択イネーブルをOFFとして、クロックイネーブル信号生成部6aへ位相選択イネーブル信号を送信する。一方、位相選択部3aは、最適サンプリング位相を選択できたときは位相選択イネーブルをONとして、ロック位相の情報を示すクロックイネーブル信号生成部6aへ位相選択イネーブル信号、および最適サンプリング位相通知を送信する。
クロックイネーブル信号生成部6aは、位相選択イネーブル信号がOFFの場合は全N位相のサンプリングを有効とするクロックイネーブル信号を生成し、多相クロック生成部1へ送信する。一方、クロックイネーブル信号生成部6aは、位相選択イネーブル信号がONの場合は、最適サンプリング位相通知の情報を用いて必要なクロックのみを有効とするようクロックイネーブル信号を生成し、多相クロック生成部1へ送信する。以降の動作は実施の形態1と同様である。
以上説明したように、本実施の形態では、位相選択部3aにおいてロック判定の機能を実施することとした。これにより、回路構成が簡易のため実装も簡易になり、さらに、回路規模の縮小による省電力効果を得ることができる。
実施の形態3.
本実施の形態では、複数の装置からの入力信号を想定する。実施の形態1、2と異なる部分について説明する。
本実施の形態では、複数の装置からの入力信号を想定する。実施の形態1、2と異なる部分について説明する。
図4は、本実施の形態の通信システムの構成例を示す図である。PON(Passive Optical Network)アーキテクチャを使用した通信システムであり、局側装置OLT(Optical Line Terminal)20と、複数のONU(Optical Network Unit)30−1、30−2が光カプラを介して接続されている。また、OLT20は、クロック再生装置10bと、クロック再生装置10bにおけるクロックの生成を制御するアクセス制御部7と、ONU30−1、30−2からの信号を受信する光受信部8と、を備える。通常のPONシステムでは、ONU30−1、30−2がデータを送信するために使用するクロックはOLT20と同期している。そのため、OLT20で受信するデータの位相はONU30−1、30−2ごとにほぼ固定されている。
図5は、本実施の形態のクロック再生装置の構成例を示す図である。クロック再生装置10bは、多相クロック生成部1と、FF群2と、位相選択部3aと、データ選択部4と、位相選択部3aからの位相選択イネーブル信号および最適サンプリング位相通知、さらにアクセス制御部7からの次ONU識別子の情報に基づいて、多相クロック生成部1で生成する各多相クロックの有効/無効を制御するクロックイネーブル信号生成部6bと、を備える。クロック再生装置10bは、さらに、クロックイネーブル信号生成部6bへ次ONU識別子の情報を通知するアクセス制御部7と接続する。
アクセス制御部7は、クロックイネーブル信号生成部6bに対して、次に到着する入力信号の送信元ONUを指示する次ONU識別子の情報を通知する。
クロックイネーブル信号生成部6bは、位相選択部3aからの位相選択イネーブル信号および最適サンプリング位相通知に加えて、さらに、アクセス制御部7からの次ONU識別子の情報に基づいて、ONUごとに最適と思われる制御を行って、クロックイネーブル信号を生成し、多相クロック生成部1へ送信する。その他の動作については、実施の形態2と同様である。
以上説明したように、本実施の形態では、複数のONUから入力信号を受信する場合に、クロックイネーブル信号生成部6bが、ONU別に制御を行うこととした。これにより、複数のONUと接続するOLTにおいて、各ONUからランダムなタイミングでデータを受信した場合においても、低消費電力化を実現することが可能とする。
なお、実施の形態2の構成にアクセス制御部7を追加する場合について説明したが、これに限定するものではない。実施の形態1の構成にアクセス制御部7を追加することも可能である。
以上のように、本発明にかかるクロック再生装置は、データ通信に有用であり、特に、シリアル通信の場合に適している。
1 多相クロック生成部
2 FF群
3、3a 位相選択部
4 データ選択部
5 ロック位相判定部
6、6a、6b クロックイネーブル信号生成部
7 アクセス制御部
8 光受信部
10、10a、10b クロック再生装置
20 OLT
30−1、30−2 ONU
2 FF群
3、3a 位相選択部
4 データ選択部
5 ロック位相判定部
6、6a、6b クロックイネーブル信号生成部
7 アクセス制御部
8 光受信部
10、10a、10b クロック再生装置
20 OLT
30−1、30−2 ONU
Claims (9)
- 多相クロックを生成する多相クロック生成手段と、
前記多相クロックを用いて入力信号をサンプリングするサンプリング手段と、
前記サンプリング手段におけるサンプリング結果に基づいて、最適サンプリング位相を決定する位相選択手段と、
前記最適サンプリング位相に基づいて、前記入力信号の受信状態の安定度を判定するロック判定を行うロック位相判定手段と、
前記ロック位相判定手段における判定結果に基づいて、前記多相クロック生成手段で生成する各多相クロックの有効および無効を制御するクロックイネーブル信号生成手段と、
を備えることを特徴とするクロック再生装置。 - 前記位相選択手段は、前記最適サンプリング位相が決定できたときはそのサンプリング位相を、前記最適サンプリング位相が決定できなかったときはその旨を、前記ロック位相判定手段へ通知する、
ことを特徴とする請求項1に記載のクロック再生装置。 - 前記ロック位相判定手段は、前記最適サンプリング位相、および最適サンプリング位相の遷移状態に基づいてロック判定を行い、前記クロックイネーブル信号生成手段に対して、ロック判定の結果を示すロックイネーブル信号、および1つまたは複数のロック位相を示すロック位相通知を送信する、
ことを特徴とする請求項1または2に記載のクロック再生装置。 - 多相クロックを生成する多相クロック生成手段と、
前記多相クロックを用いて入力信号をサンプリングするサンプリング手段と、
前記サンプリング手段におけるサンプリング結果に基づいて最適サンプリング位相を決定し、前記最適サンプリング位相の選択状態を示す位相選択イネーブル信号を生成する位相選択手段と、
前記最適サンプリング位相および前記位相選択イネーブル信号に基づいて、前記多相クロック生成手段で生成する各多相クロックの有効および無効を制御するクロックイネーブル信号生成手段と、
を備えることを特徴とするクロック再生装置。 - 複数の通信装置から入力信号を受ける場合に、さらに、
前記クロックイネーブル信号生成手段に対して、次に到着する入力信号の送信元通信装置の情報を通知するアクセス制御手段、
を備え、
前記クロックイネーブル信号生成手段は、さらに、前記送信元通信装置の情報を用いて、前記多相クロック生成手段で生成する各多相クロックの有効および無効を制御する、
ことを特徴とする請求項1〜4のいずれか1つに記載のクロック再生装置。 - 前記クロックイネーブル信号生成手段は、前記位相選択手段に対して、無効であるクロックの情報を通知する、
ことを特徴とする請求項1〜5のいずれか1つに記載のクロック再生装置。 - 多相クロックを生成する多相クロック生成ステップと、
前記多相クロックを用いて入力信号をサンプリングするサンプリングステップと、
前記サンプリングステップにおけるサンプリング結果に基づいて、最適サンプリング位相を決定する位相選択ステップと、
前記最適サンプリング位相に基づいて、前記入力信号の受信状態の安定度を判定するロック判定を行うロック位相判定ステップと、
前記ロック位相判定ステップにおける判定結果に基づいて、前記多相クロック生成ステップにおいて生成する各多相クロックの有効および無効を制御するクロックイネーブル信号生成ステップと、
を含むことを特徴とするクロック再生方法。 - 多相クロックを生成する多相クロック生成ステップと、
前記多相クロックを用いて入力信号をサンプリングするサンプリングステップと、
前記サンプリング手段におけるサンプリング結果に基づいて最適サンプリング位相を決定し、前記最適サンプリング位相の選択状態を示す位相選択イネーブル信号を生成する位相選択ステップと、
前記最適サンプリング位相および前記位相選択イネーブル信号に基づいて、前記多相クロック生成ステップにおいて生成する各多相クロックの有効および無効を制御するクロックイネーブル信号生成ステップと、
を含むことを特徴とするクロック再生方法。 - 複数の通信装置から入力信号を受ける場合に、さらに、
次に到着する入力信号の送信元通信装置の情報を通知するアクセス制御ステップ、
を含み、
前記クロックイネーブル信号生成ステップでは、さらに、前記送信元通信装置の情報を用いて、前記多相クロック生成ステップにおいて生成する各多相クロックの有効および無効を制御する、
ことを特徴とする請求項7または8に記載のクロック再生方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011271308A JP2013123174A (ja) | 2011-12-12 | 2011-12-12 | クロック再生装置およびクロック再生方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011271308A JP2013123174A (ja) | 2011-12-12 | 2011-12-12 | クロック再生装置およびクロック再生方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013123174A true JP2013123174A (ja) | 2013-06-20 |
Family
ID=48774906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011271308A Pending JP2013123174A (ja) | 2011-12-12 | 2011-12-12 | クロック再生装置およびクロック再生方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013123174A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10303875A (ja) * | 1997-04-23 | 1998-11-13 | Nec Corp | ビット同期回路 |
JPH11261409A (ja) * | 1998-03-12 | 1999-09-24 | Nec Corp | オーバーサンプリング型クロックリカバリ回路 |
JP2010041283A (ja) * | 2008-08-04 | 2010-02-18 | Nec Electronics Corp | 通信装置 |
JP2010288235A (ja) * | 2009-06-15 | 2010-12-24 | Renesas Electronics Corp | 半導体装置及びデータ処理システム |
WO2011004580A1 (ja) * | 2009-07-06 | 2011-01-13 | パナソニック株式会社 | クロックデータリカバリ回路 |
-
2011
- 2011-12-12 JP JP2011271308A patent/JP2013123174A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10303875A (ja) * | 1997-04-23 | 1998-11-13 | Nec Corp | ビット同期回路 |
JPH11261409A (ja) * | 1998-03-12 | 1999-09-24 | Nec Corp | オーバーサンプリング型クロックリカバリ回路 |
JP2010041283A (ja) * | 2008-08-04 | 2010-02-18 | Nec Electronics Corp | 通信装置 |
JP2010288235A (ja) * | 2009-06-15 | 2010-12-24 | Renesas Electronics Corp | 半導体装置及びデータ処理システム |
WO2011004580A1 (ja) * | 2009-07-06 | 2011-01-13 | パナソニック株式会社 | クロックデータリカバリ回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8689035B2 (en) | Communication system, communication interface, and synchronization method | |
JP5066121B2 (ja) | クロック情報とデータを伝送する装置及び方法 | |
US9791887B2 (en) | Synchronization of a data signal | |
TWI482478B (zh) | 通信裝置及方法 | |
Toh et al. | A high speed control network synchronization jitter evaluation for embedded monitoring and control in modular multilevel converter | |
US9209906B2 (en) | Clock recovery circuit, optical receiver, and passive optical network device | |
JP5393885B2 (ja) | 受信装置、データ識別再生装置、ponシステムおよびデータ識別再生方法 | |
JP5067504B2 (ja) | データ受信回路 | |
US20190332139A1 (en) | Clocking Synchronization Method and Apparatus | |
EP2464043B1 (en) | Optical line termination, pon system, and data reception processing method | |
JP5704988B2 (ja) | 通信装置 | |
JP2013123174A (ja) | クロック再生装置およびクロック再生方法 | |
JP2009239438A (ja) | 多チャンネルデータ位相制御装置 | |
CN112385157B (zh) | 数据网络的用户设备 | |
WO2020186647A1 (en) | Improved burst-mode clock-data-recovery (bm-cdr) for 10g-pon | |
JP2007300445A (ja) | マルチレートponシステムに使用可能な局側装置及び端末装置、並びに、同システムにおける網同期方法 | |
JP2005117352A (ja) | 移動通信システム | |
JP2019062401A (ja) | 系切替装置、系切替システムおよび系切替方法 | |
JP2013175832A (ja) | 画像処理装置、信号伝達回路及び半導体集積回路 | |
JP2005348047A (ja) | 光信号受信装置 | |
JP5390428B2 (ja) | 受信機 | |
JP5742461B2 (ja) | 信号伝送装置 | |
JP5235716B2 (ja) | 同期移送装置および同期制御システム | |
JP5617405B2 (ja) | データ再生回路、局側光送受信装置及びデータ再生方法 | |
JP2011188356A (ja) | 子局およびponシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141021 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151006 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160301 |