JP2013105771A - バンプ電極の形成方法 - Google Patents
バンプ電極の形成方法 Download PDFInfo
- Publication number
- JP2013105771A JP2013105771A JP2011246430A JP2011246430A JP2013105771A JP 2013105771 A JP2013105771 A JP 2013105771A JP 2011246430 A JP2011246430 A JP 2011246430A JP 2011246430 A JP2011246430 A JP 2011246430A JP 2013105771 A JP2013105771 A JP 2013105771A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- opening
- forming
- electrode
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】フリップチップ半導体パッケージ基板の半導体チップとの接続用バンプ電極2形成手段であって、前記基板の金属配線によって電極パッド8を構成し、ソルダーレジスト層7とめっきレジスト層15を一括で開口し、電極パッド8を露出させた後に給電層14を形成し電解めっきにより金属層22を形成する。次に開口の内部以外の電解めっき層22及び給電層14を除去し、めっきレジスト15を除去し、電極バンプ23を完成させる。電極バンプ23はソルダーレジスト7開口との位置ズレがなく、ソルダーレジスト7開口と同じ径で形成されるので、微細化、狭ピッチ化に適したパッケージ基板を提供できる。
【選択図】図7
Description
より開口16を形成する。開口16はソルダーレジストの開口9に位置を合わせるように形成する。次に給電層14に給電し電解めっきを行い、図4(e)に示すように金属バンプ17を形成する。電解めっきには銅めっきなどが用いられる。その後図4(f)に示すようにめっきレジスト層15を除去し、金属バンプ17の下部以外の給電層14を除去することでバンプ電極が完成する。
以下の工程をこの順に有することを特徴とするバンプ電極の形成方法である。
Claims (3)
- 半導体フリップチップパッケージ基板において、基板の主面に設けられた電極パッドの上面に配設されるバンプ電極の形成方法であって、
以下の工程をこの順に有することを特徴とするバンプ電極の形成方法。
前記基板の主面に金属配線によって電極パッドを形成する工程。
前記基板の主面にソルダーレジスト層を設ける工程。
前記ソルダーレジスト層上面を覆うようにめっきレジスト層を形成する工程。
前記電極パッドに位置を合わせて前記ソルダーレジスト層と前記めっきレジスト層を一括で開口させ前記電極パッドを露出させる工程。
電解めっきの給電層として用いる金属層を基板主面の全面に形成する工程。
前記給電層を利用して、電解めっきにより基板主面の全面に金属層を形成する工程。
電解めっきにより形成した金属層と給電層を、前記開口内部だけを残し除去してバンプ電極を形成する工程。
前記開口内部に金属層と給電層とを残存させたまま前記めっきレジストを除去する工程。 - 前記ソルダーレジスト層とめっきレジスト層の両方を感光性樹脂で構成し、これら両層を一括で開口させて電極パッドを露出させる前記工程が、フォトリソグラフィ法によって開口させる方法であることを特徴とする請求項1に記載の方法。
- ソルダーレジスト層とめっきレジスト層を一括で開口させて電極パッドを露出させる前記工程が、レーザーによって孔を開ける方法であることを特徴とする請求項1に記載の方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011246430A JP2013105771A (ja) | 2011-11-10 | 2011-11-10 | バンプ電極の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011246430A JP2013105771A (ja) | 2011-11-10 | 2011-11-10 | バンプ電極の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013105771A true JP2013105771A (ja) | 2013-05-30 |
Family
ID=48625132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011246430A Pending JP2013105771A (ja) | 2011-11-10 | 2011-11-10 | バンプ電極の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013105771A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02164039A (ja) * | 1988-12-19 | 1990-06-25 | Nec Corp | 半導体装置の製造方法 |
US20060202331A1 (en) * | 2005-03-09 | 2006-09-14 | Wen-Hung Hu | Conductive bump structure of circuit board and method for fabricating the same |
JP2009278017A (ja) * | 2008-05-16 | 2009-11-26 | Sanko:Kk | プリント配線板及びその製造方法 |
WO2012016932A1 (en) * | 2010-08-02 | 2012-02-09 | Atotech Deutschland Gmbh | Method to form solder deposits and non-melting bump structures on substrates |
-
2011
- 2011-11-10 JP JP2011246430A patent/JP2013105771A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02164039A (ja) * | 1988-12-19 | 1990-06-25 | Nec Corp | 半導体装置の製造方法 |
US20060202331A1 (en) * | 2005-03-09 | 2006-09-14 | Wen-Hung Hu | Conductive bump structure of circuit board and method for fabricating the same |
JP2009278017A (ja) * | 2008-05-16 | 2009-11-26 | Sanko:Kk | プリント配線板及びその製造方法 |
WO2012016932A1 (en) * | 2010-08-02 | 2012-02-09 | Atotech Deutschland Gmbh | Method to form solder deposits and non-melting bump structures on substrates |
JP2013534367A (ja) * | 2010-08-02 | 2013-09-02 | アトテツク・ドイチユラント・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | 基板上にはんだ堆積物および非溶融バンプを形成する方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8835773B2 (en) | Wiring board and method of manufacturing the same | |
TWI472283B (zh) | 具有柱狀突出部分之配線基板 | |
US9455219B2 (en) | Wiring substrate and method of manufacturing the same | |
US8907489B2 (en) | Wiring substrate, method of manufacturing the same, and semiconductor device | |
US8242383B2 (en) | Packaging substrate with embedded semiconductor component and method for fabricating the same | |
US9485853B2 (en) | Wiring substrate having a plurality of connection terminals and a filling member provided therebetween | |
JP6394136B2 (ja) | パッケージ基板およびその製造方法 | |
JP2006196860A (ja) | 半導体パッケージ及びその製造方法 | |
TWI693872B (zh) | 電路板製造方法 | |
JP2007173371A (ja) | フレキシブル配線基板の製造方法及び電子部品実装構造体の製造方法 | |
TWI566649B (zh) | Wiring board | |
JP2007103878A (ja) | 配線基板及びその製法方法 | |
US11171081B2 (en) | Wiring substrate, semiconductor package and method of manufacturing wiring substrate | |
US20130264100A1 (en) | Wiring Substrate and Method for Manufacturing Wiring Substrate | |
JP2016072398A (ja) | 配線基板 | |
JP2015207580A (ja) | 配線基板およびその製造方法 | |
JP2014072372A (ja) | プリント配線板の製造方法及びプリント配線板 | |
JP4835629B2 (ja) | 半導体装置の製造方法 | |
JP2009117699A (ja) | 半導体パッケージ用部品及び半導体パッケージ用部品の製造方法 | |
JP2011040720A (ja) | プリント回路基板及びその製造方法 | |
JP2013105771A (ja) | バンプ電極の形成方法 | |
TWI566648B (zh) | Wiring board | |
JP5685807B2 (ja) | 電子装置 | |
TWI404466B (zh) | 印刷電路板 | |
TW201212136A (en) | Manufacturing method of wiring substrate having solder bump, and mask for mounting solder ball |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150825 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160308 |