JP2013102118A5 - Soi基板の作製方法 - Google Patents
Soi基板の作製方法 Download PDFInfo
- Publication number
- JP2013102118A5 JP2013102118A5 JP2012134153A JP2012134153A JP2013102118A5 JP 2013102118 A5 JP2013102118 A5 JP 2013102118A5 JP 2012134153 A JP2012134153 A JP 2012134153A JP 2012134153 A JP2012134153 A JP 2012134153A JP 2013102118 A5 JP2013102118 A5 JP 2013102118A5
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- bond
- base substrate
- base
- bond substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims 38
- 238000004519 manufacturing process Methods 0.000 title claims 5
- 238000010438 heat treatment Methods 0.000 claims 2
- 238000009434 installation Methods 0.000 claims 1
- 238000003825 pressing Methods 0.000 claims 1
Claims (4)
- ベース基板を、上部支持台に設置し、
表面に絶縁層が形成され、且つ内部に微小気泡領域が形成されたボンド基板を、少なくともその一端がはみ出す状態に、下部支持台に設置し、
前記一端の一部が最初に前記ベース基板と接触するように、前記ボンド基板を前記ベース基板の設置面に対して傾斜角を持たせた状態で前記ボンド基板と前記ベース基板を近接させ、
前記一端の一部が前記ベース基板に接触し、接触箇所および前記接触箇所の近傍に押圧を加えることにより、前記下部支持台の端部を支点として前記ボンド基板の一部を前記下部支持台から浮かせて、前記ボンド基板と前記ベース基板を自発的に貼り合わせ、
前記ボンド基板に対して加熱処理を行い、
前記ボンド基板を前記ベース基板から分離して、前記ボンド基板の一部および前記ボンド基板表面に形成された前記絶縁層を前記ベース基板に転載することを特徴とするSOI基板の作製方法。 - 請求項1において、
前記ベース基板は前記ボンド基板より大きく、
前記ベース基板に対して前記ボンド基板を複数枚貼り合わせ、
前記複数枚のボンド基板に対して加熱処理を行い、
前記複数枚のボンド基板を前記ベース基板から分離して、前記複数枚のボンド基板の一部および前記複数枚のボンド基板表面に形成された前記絶縁層を前記ベース基板に転載することを特徴とするSOI基板の作製方法。 - 請求項1または請求項2において、
前記下部支持台からの前記ボンド基板のはみ出し量が、前記ボンド基板面積の5%以上50%以下となる状態に設置することを特徴とするSOI基板の作製方法。 - 請求項1乃至3のいずれか一において、
前記ベース基板に対する前記ボンド基板の傾きを0度より大きく3度より小さくして、前記ベース基板と前記ボンド基板の一端の一部を接触させることを特徴とするSOI基板の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012134153A JP5852515B2 (ja) | 2011-06-14 | 2012-06-13 | Soi基板の作製方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011132378 | 2011-06-14 | ||
JP2011132378 | 2011-06-14 | ||
JP2011232029 | 2011-10-21 | ||
JP2011232029 | 2011-10-21 | ||
JP2012134153A JP5852515B2 (ja) | 2011-06-14 | 2012-06-13 | Soi基板の作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013102118A JP2013102118A (ja) | 2013-05-23 |
JP2013102118A5 true JP2013102118A5 (ja) | 2015-06-25 |
JP5852515B2 JP5852515B2 (ja) | 2016-02-03 |
Family
ID=47353987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012134153A Expired - Fee Related JP5852515B2 (ja) | 2011-06-14 | 2012-06-13 | Soi基板の作製方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8802534B2 (ja) |
JP (1) | JP5852515B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013014623A1 (de) * | 2013-09-02 | 2015-03-05 | Siltectra Gmbh | Vorrichtung und Verfahren zur Herstellung eines Wafers mit einer selektiven Positionierung im Trägersystem |
DE102013014615A1 (de) * | 2013-09-02 | 2015-03-05 | Siltectra Gmbh | Vorrichtung und Verfahren zur Herstellung eines Wafers mit einer Rissverlaufsbeeinflussung |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2512243B2 (ja) * | 1991-03-29 | 1996-07-03 | 信越半導体株式会社 | 半導体素子形成用基板の製造方法 |
FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
JP4103968B2 (ja) | 1996-09-18 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置 |
US6245161B1 (en) | 1997-05-12 | 2001-06-12 | Silicon Genesis Corporation | Economical silicon-on-silicon hybrid wafer assembly |
US6388652B1 (en) | 1997-08-20 | 2002-05-14 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device |
US6686623B2 (en) | 1997-11-18 | 2004-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and electronic apparatus |
JP2000012864A (ja) | 1998-06-22 | 2000-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP3385972B2 (ja) | 1998-07-10 | 2003-03-10 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
US6271101B1 (en) | 1998-07-29 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Process for production of SOI substrate and process for production of semiconductor device |
JP4476390B2 (ja) | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2000124092A (ja) | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ |
KR20000040104A (ko) | 1998-12-17 | 2000-07-05 | 김영환 | 실리콘 온 인슐레이터 웨이퍼의 제조방법 |
US6468923B1 (en) | 1999-03-26 | 2002-10-22 | Canon Kabushiki Kaisha | Method of producing semiconductor member |
US7119365B2 (en) | 2002-03-26 | 2006-10-10 | Sharp Kabushiki Kaisha | Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate |
US6908797B2 (en) | 2002-07-09 | 2005-06-21 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
US7508034B2 (en) | 2002-09-25 | 2009-03-24 | Sharp Kabushiki Kaisha | Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device |
US7399681B2 (en) | 2003-02-18 | 2008-07-15 | Corning Incorporated | Glass-based SOI structures |
US7176528B2 (en) | 2003-02-18 | 2007-02-13 | Corning Incorporated | Glass-based SOI structures |
JP2004266052A (ja) * | 2003-02-28 | 2004-09-24 | Canon Inc | 重ね合わせ装置 |
JP5110772B2 (ja) | 2004-02-03 | 2012-12-26 | 株式会社半導体エネルギー研究所 | 半導体薄膜層を有する基板の製造方法 |
JP4744820B2 (ja) * | 2004-07-12 | 2011-08-10 | シャープ株式会社 | 半導体装置の製造方法及び半導体装置の製造装置 |
WO2006023594A2 (en) | 2004-08-18 | 2006-03-02 | Corning Incorporated | High strain glass/glass-ceramic containing semiconductor-on-insulator structures |
US7247545B2 (en) | 2004-11-10 | 2007-07-24 | Sharp Laboratories Of America, Inc. | Fabrication of a low defect germanium film by direct wafer bonding |
EP1973155B1 (en) | 2004-11-19 | 2011-07-06 | S.O.I. TEC Silicon | Method for fabricating a germanium on insulator (GeOI) type wafer |
FR2888663B1 (fr) | 2005-07-13 | 2008-04-18 | Soitec Silicon On Insulator | Procede de diminution de la rugosite d'une couche epaisse d'isolant |
KR101299604B1 (ko) | 2005-10-18 | 2013-08-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제조 방법 |
EP1928020B1 (en) * | 2006-11-30 | 2020-04-22 | Soitec | Method of manufacturing a semiconductor heterostructure |
FR2911430B1 (fr) | 2007-01-15 | 2009-04-17 | Soitec Silicon On Insulator | "procede de fabrication d'un substrat hybride" |
CN101281912B (zh) | 2007-04-03 | 2013-01-23 | 株式会社半导体能源研究所 | Soi衬底及其制造方法以及半导体装置 |
EP1993127B1 (en) * | 2007-05-18 | 2013-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate |
KR101484296B1 (ko) | 2007-06-26 | 2015-01-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 기판의 제작방법 |
US7947570B2 (en) * | 2008-01-16 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method and manufacturing apparatus of semiconductor substrate |
JP5846727B2 (ja) * | 2009-09-04 | 2016-01-20 | 株式会社半導体エネルギー研究所 | 半導体基板の作製方法 |
-
2012
- 2012-06-05 US US13/488,854 patent/US8802534B2/en not_active Expired - Fee Related
- 2012-06-13 JP JP2012134153A patent/JP5852515B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2009142391A3 (ko) | 발광소자 패키지 및 그 제조방법 | |
WO2012091415A3 (ko) | 유기발광소자용 기판 및 그 제조방법 | |
GB2509683A (en) | Flattened substrate surface for substrate bonding | |
WO2011099831A3 (ko) | 그래핀을 이용한 유연성 투명 발열체 및 이의 제조 방법 | |
WO2011122882A3 (ko) | 반도체 템플릿 기판, 반도체 템플릿 기판을 이용하는 발광 소자 및 이의 제조 방법 | |
WO2011097089A3 (en) | Recessed semiconductor substrates | |
EP2704216A3 (en) | Flexible semiconductor devices and methods of manufacturing the same | |
WO2012048137A3 (en) | Flexible circuits and methods for making the same | |
JP2011009723A5 (ja) | ||
WO2012047068A3 (ko) | 발광소자 및 그 제조방법 | |
JP2012019080A5 (ja) | ||
EP2267796A3 (en) | Separation method of nitride semiconductor layer, semiconductor device, manufacturing method thereof, semiconductor wafer, and manufacturing method thereof | |
WO2010002515A3 (en) | Low-cost substrates having high-resistivity properties and methods for their manufacture | |
SG159451A1 (en) | Reliable interconnects | |
SG134187A1 (en) | Stacked wafer for 3d integration | |
JP2015518270A5 (ja) | ||
GB2526464A (en) | Methods of forming buried microelectricomechanical structures coupled with device substrates and structures formed thereby | |
TW200746276A (en) | Method for bonding a semiconductor substrate to a metal substrate | |
JP2016096292A5 (ja) | ||
JP2012069952A5 (ja) | ||
JP2011029609A5 (ja) | 半導体装置の作製方法 | |
WO2014017871A3 (ko) | 반도체 발광소자 | |
JP2010251724A5 (ja) | ||
JP2012519374A5 (ja) | ||
WO2013009082A3 (ko) | 광 디바이스용 기판 |