JP2013077588A - 基板処理方法 - Google Patents

基板処理方法 Download PDF

Info

Publication number
JP2013077588A
JP2013077588A JP2011214831A JP2011214831A JP2013077588A JP 2013077588 A JP2013077588 A JP 2013077588A JP 2011214831 A JP2011214831 A JP 2011214831A JP 2011214831 A JP2011214831 A JP 2011214831A JP 2013077588 A JP2013077588 A JP 2013077588A
Authority
JP
Japan
Prior art keywords
solvent
substrate
groove
fine particles
holding material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011214831A
Other languages
English (en)
Inventor
Masako Kodera
雅子 小寺
Fukugaku Minami
学 南幅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011214831A priority Critical patent/JP2013077588A/ja
Priority to US13/427,267 priority patent/US20130084400A1/en
Publication of JP2013077588A publication Critical patent/JP2013077588A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67046—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly scrubbing means, e.g. brushes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

【課題】 溝パターン内への絶縁層や配線層等の埋め込みを簡易に行うことができ、工程短縮やコスト低減をはかる。
【解決手段】 基板１０の表面に形成された溝内に溶媒を埋め込むための基板処理方法であって、基板１０の表面上に溶媒４２を供給しながら、基板１０の表面に弾性材料で形成された溶媒保持材２２を接触させた状態で、基板１０の表面と溶媒保持材２２とが摺動するように、基板１０及び前記溶媒保持材２２をそれぞれ回転させる。
【選択図】 図１

Description

本発明の実施形態は、溝埋め込み絶縁層パターンや溝埋め込み配線層パターン等の形成に使用される基板処理方法に関する。
半導体デバイスの製造工程などでは、微細パターン溝内に絶縁膜や配線膜を充填し、絶縁層パターンや配線層パターンを形成する方法が用いられている。例えば、素子分離に使用されるＳＴＩ（Shallow Trench Isolation）工程では、予めフォトリソグラフィ法とＲＩＥ（Reactive Ion Etching）法でシリコン基板表面に溝パターンを形成しておき、溝のある基板表面全体にＣＶＤ（Chemical Vapor Deposition）法などでＳｉＯ2 膜を成膜する。その後、溝外のＳｉＯ2 膜をＣＭＰ（Chemical Mechanical Planarization）法で除去することにより、溝内のみにＳｉＯ2 膜を充填させた絶縁層パターンが得られることになる。
しかし、この方法では、成膜工程とＣＭＰ工程の両方が必要であり、工程が煩雑になる問題があった。さらに、半導体デバイスの設計ルール微細化に伴い、デバイス特性向上のため絶縁層にエア・ギャップ構造と呼ばれる空隙構造が求められているが、成膜で空隙を作ろうとすると制御が難しいなどの問題があった。
特開２００７−１５８０８５号公報 特開２０１０−１６３３０７号公報 国際公開 ＷＯ 01/27983 A1
発明が解決しようとする課題は、溝パターン内への絶縁膜や配線膜等の埋め込みを簡易に行うことができ、工程短縮やコスト低減をはかり得る基板処理方法を提供することである。
実施形態の基板処理方法は、表面に溝が形成された基板の表面上に溶媒を供給する工程と、前記基板の表面に弾性材料で形成された溶媒保持材を接触させた状態で、前記基板の表面と前記溶媒保持材とが摺動するように、前記基板及び前記溶媒保持材をそれぞれ回転させる工程とを含み、これにより前記溝内に前記溶媒を埋め込む。
第１の実施形態に係る基板処理方法に用いた溶媒充填装置の概略構成を示す斜視図。 第２の実施形態に係る基板処理方法に用いた溶媒充填装置の概略構成を示す斜視図。 第３の実施形態に係る基板処理方法に用いた溶媒充填装置の概略構成を示す斜視図。 第４の実施形態に係る半導体装置の製造工程を示す断面図。 第４の実施形態の効果を説明するためのもので、溝内への埋め込み状態を示す顕微鏡写真。 比較例に係る半導体装置の製造工程を示す断面図。 第５の実施形態に係る半導体装置の製造方法を説明するための工程断面図。
以下、実施形態の詳細を、図面を参照して説明する。
（第１の実施形態）
図１は、第１の実施形態に係る基板処理方法に用いた溶媒充填装置の概略構成を示す斜視図である。
図中２１は円板状の定盤、２２は定盤表面に設置された溶媒保持材、３０はシリコンウエーハなどの基板１０を保持するための円板状の保持具、４１は溶媒を供給する溶媒供給ノズル、４２は溶媒である。
定盤２１は、図示しない駆動機構により円板体の中心を軸心として、例えば１０〜１００ｒｐｍの速度で回転可能となっている。保持具３０は、定盤２１よりも小径に形成され、図示しない駆動機構により円板体の中心を軸心として、例えば１０〜２００ｒｐｍの速度で回転可能となっている。ここで、保持具３０の回転軸は定盤２１の回転軸に一致させるのではなく、定盤２１の中心から径方向にずらしている。即ち、定盤２１の回転軸と保持具３０の回転軸とは平行で且つ離間する関係となっている。
溶媒保持材２２の材質は、少なくともその表面に微細多孔構造を有することが望ましく、例えばＰＶＡ（ポリビニルアルコール）などのスポンジ、発泡ポリウレタン、不織布、エポキシ樹脂パッドなどが使用可能である。但し、溶媒４２が粘度が高い等の特性を持っていて溶媒保持材２２の表面に留まりやすい場合には、溶媒保持材２２は必ずしも微細多孔構造でなくともよい。但し、基板１０に押し付けられても基板１０を傷つけない程度の弾力性を有する必要があり、従って弾性材料で形成するのが望ましい。
溶媒供給ノズル４１は、定盤２１の中心付近に溶媒４２の突出口を有するものであり、吐出口から溶媒４２を滴下するようになっている。
次に、上記の装置を用いた溝内への溶媒の充填方法を説明する。まず、表面に溝パターンを有する基板１０を、基板表面を下向きにして、保持具３０に保持させる。そして、溶媒供給ノズル４１から溶媒４２を溶媒保持材２２に供給しながら、定盤２１と保持具３０を回転させる。即ち、基板１０及び溶媒保持材２２の回転と溶媒４２の供給とを同時に行う。さらに、基板１０の表面を溶媒保持材２２に接触させる。
溶媒保持材２２が微細多孔構造を有するために、溶媒４２の供給により溶媒保持材２２に溶媒４２が溜まる。さらに、溶媒保持材２２の回転により基板１０の表面と溶媒保持材２２とが相対的に摺動することになり、溶剤４２を基板表面上に供給することができる。このとき、溶媒保持材２２のみではなく基板１０も回転させることにより、基板１０の表面に対してより均一な摺動が可能となる。これにより、基板１０の溝内のみに溶媒４２を効率良く均一に充填させることができる。
そしてこの場合、溝内のみに溶媒４２が充填されることから、ＣＶＤ法で形成した場合のような後工程としてのＣＭＰ法は必要ない。溶媒４２としては、ＳＯＧやポリシラザン等を用いた場合、基板１０の溝内に絶縁層を形成することになるため、ＳＴＩの形成に適用することが可能となる。また、溶媒保持材２２が弾力性を有することから基板１１を傷つけることもない。
このように本実施形態によれば、図１のような充填装置を用い、基板１０及び溶媒保持材２２を回転させると共に、溶媒４２を溶媒保持材２２に供給することにより、基板１０のみ溝内のみに絶縁膜や配線膜となる溶媒を簡易に埋め込むことができる。そしてこの場合、基板１０の表面と溶媒保持材２２とは常に摺動状態にあるため、溝以外には溶媒４２が残らない。このため、ＣＶＤで溝内に膜を埋め込んだ場合のようなＣＭＰ等の後処理が不要となり、工程短縮やコスト低減をはかることができる。
また、図１の装置は半導体装置の製造に用いられるＣＭＰ装置と基本的に同じ構造であり、既存のＣＭＰ装置を用いて実現できる利点もある。即ち、既存のＣＭＰ装置において、ノズルから研磨剤の代わりに溝に充填すべき材料を含む溶媒を供給するようにすればよい。従って本実施形態では、溝の埋め込みのために新たに専用の装置を設ける必要はなく、既存の装置の改良により実施することができる利点もある。
また、溝内の絶縁層に空隙構造を形成するために、上記の埋め込みの際に微粒子を用いると有効である。このためには、溶媒４２中に中空構造の微粒子を含ませるようにすればよい。
微粒子を効率的に基板溝に充填させるためには、微粒子の平均直径が基板溝幅と同等かそれ以下であるような粒子分布を選択することが望ましい。また、所望の幅以上の溝のみに微粒子を含む溶媒を充填させたい場合には、指定した溝幅と同等以上の直径を持つ微粒子を用いればよい。微粒子の直径より狭い溝には微粒子が侵入できないので、指定幅より広い溝のみに選択的に微粒子を含む溶媒を充填させることができる。指定幅より狭い溝には溶媒のみが充填される。
微粒子が球形状でない場合は、微粒子の直径の代わりに短径を基準とすればよい。また、溶媒に含有させる微粒子の形状は、球形や略球形である必要はなく、中空繊維状や不規則形状など別の形状であっても差し支えない。
さらに、基板溝を構成する材質と微粒子を構成する物質とにそれぞれ引き付け合う特性を付与すれば、基板溝により効率的に微粒子を含む溶媒を充填させることが可能である。例えば、基板溝のゼータ電位と微粒子表面のゼータ電位の極性を逆にすれば、微粒子は溝内に吸着されやすくなり、容易に溝に充填される。或いは、どちらかのゼータ電位がほぼゼロである場合も、微粒子の充填が容易になる。また、電気的引力に限らず磁気的引力を利用することも可能である。例えば、強磁性を有する微粒子を用い、基板裏面側から磁力を付与すれば、微粒子は溝内に吸着されやすくなり、容易に溝に充填される。
なお、上記実施形態において微粒子を溶媒４２に均一分散させることが困難な場合には、まず微粒子の均一分散が容易な別の溶媒４３（図示せず）に微粒子を含有させて上記充填処理を途中まで行った後に、微粒子を含まない溶媒４２を供給して充填処理を完成させることができる。
さらに、溶媒４２，４３の供給工程は、溶媒の充填工程と同時である必要はなく、供給工程の後で充填工程を行ってもよい。或いは供給工程と充填工程の一部が同時進行したり、交互に進行してもよい。また、溶媒の供給・充填工程の後に、溝外の溶媒を効率的に除去できるように、除去剤を別途供給しつつ溶媒保持具２２で基板表面を擦って、溝外の溶媒除去を行ってもよい。
また、充填後に溶媒の一部若しくは全部の成分を除去させる必要がある場合は、熱処理や洗浄処理などの除去処理を行うことができる。さらに、溶媒や微粒子は溝上部まで全てに充填される必要はなく、溝の途中まで充填してもよい。また、溝パターンは溝形状に限られず、孔状、不定形など別の形状であっても一向に差し支えない。
このように、溶媒に微粒子を含有させ、微粒子の材質や電気伝導度、熱伝導度、光学特性などの性質を選択することで、溝内の充填物の諸特性を所望の状態に制御することができる。例えば、中空微粒子を用いれば、充填物の誘電率を下げることができ、本方法をＳＴＩ工程などのＬＳＩ製造工程に用いれば、半導体デバイスの電気特性を向上させることができる。さらに、導電性微粒子を用いれば、充填物を配線として用いることができる。
また、透明樹脂となる溶媒中に微粒子を含有させてパターン溝に充填させれば、充填物の反射率、屈折率、透過率などを制御することができ、光導波路などとして用いることができる。さらに、繊維状の微粒子を用いれば、充填物の機械的強度を劇的に上げることも可能となる。
（第２の実施形態）
図２は、第２の実施形態に係る基板処理方法に用いた溶媒充填装置の概略構成を示す斜視図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
表面に溝パターンを有する基板１０は保持具（図示せず）によって基板表面を上向きにして保持され、保持具からの動力伝達により回転可能となっている。基板１０の上方には、基板１０の直径よりも僅かに長い円柱状の溶媒保持具２３が設置されており、この溶媒保持具２３は駆動部（図示せず）からの動力伝達により回転するようになっている。ここで、基板１０の回転軸と溶媒保持具２３の回転軸とは直交する関係となっている。さらに、溶媒保持具２３の上方には、溶媒供給ノズル４１が設置されている。
溶媒保持具２３の形状は、ロール型や小径型などが好適である。また、溶媒保持具２３の材質は、第１の実施形態と同様に、通常は表面が微細多孔構造であるものが望ましく、例えば円柱状のスポンジを用いることができる。なお、溶媒４２が基板１０の表面に留まりやすい特性を持つ場合には、必ずしも微細多孔構造で有る必要はなく、基板１０に押し付けられても基板１０を傷つけない程度の弾力性を有するものであればよい。
図２の装置を用いて溝内に溶媒を充填するには、溶媒供給ノズル４１から溶媒４２を溶媒保持具２３上に滴下すると共に、基板１０及び溶媒保持具２３を回転させることにより、溶媒保持具２３から溶媒４２を基板表面上に供給することができる。これにより、基板１０の溝内のみに溶媒４２を効率良く均一に充填させることができる。
従って、第１の実施形態と同様に、溝内への絶縁膜や配線膜等の埋め込みを簡易に行うことができ、工程短縮やコスト低減をはかることができる。また、溶媒４２の中に微粒子（図示せず）を含有させておけば、微粒子を含む溶媒を基板溝に充填させることが可能となる。
（第３の実施形態）
図３は、第３の実施形態に係る基板処理方法に用いた溶媒充填装置の概略構成を示す斜視図である。なお、図１及び図２と同一部分には同一符号を付して、その詳しい説明は省略する。
表面に溝パターンを有する基板１０は、第２の実施形態と同様に、基板表面を上向きにして保持され、保持具からの動力伝達により回転可能となっている。基板１０の上方には、所定角度回動可能に設けられたアーム２５の先端部が位置するようになっている。このアーム２５の先端部に基板１０の直径よりも小さい円柱状の溶媒保持具２４が取り付けられており、溶媒保持具２４は駆動部（図示せず）からの動力伝達により回転するようになっている。ここで、基板１０の回転軸と溶媒保持具２４の回転軸とは平行の関係となっている。さらに、基板１０の上方には、基板１０の表面上に溶媒４２を直接供給する溶媒供給ノズル４１が設置されている。
溶媒保持具２４の材質は、第１の実施形態と同様に、通常は表面が微細多孔構造であるものが望ましく、例えば円柱状のスポンジを用いることができる。なお、溶媒４２が基板１０の表面に留まりやすい特性を持つ場合には、必ずしも微細多孔構造で有る必要はなく、基板１０に押し付けられても基板１０を傷つけない程度の弾力性を有するものであればよい。
図３の装置を用いて溝内に溶媒を充填するには、溶媒供給ノズル４１から溶媒４２を基板１０上に滴下すると共に、基板１０及び溶媒保持具２４を回転させることにより、基板１０の溝内のみに溶媒４２を効率良く均一に充填させることができる。
従って、第１及び第２の実施形態と同様に、溝内への絶縁膜や配線膜等の埋め込みを簡易に行うことができ、工程短縮やコスト低減をはかることができる。
（第４の実施形態）
次に、前記図１乃至図３に示す装置を用いた半導体装置の製造方法を、図４（ａ）（ｂ）を参照して説明する。
まず、図４（ａ）に示すように、シリコン基板１０の表面部に、フォトリソグラフィ法とＲＩＥ法又はウェットエッチング法で溝１１，１２を形成する。ここで、溝の大きさは大小様々でもよいが、ここでは幅の狭い溝を１１、幅の広い溝を１２としている。
本実施形態では、溝１１，１２内に埋め込む材料を絶縁層とするため、溶媒４２として、例えば中空構造のＳｉの微粒子４４を含むＳＯＧを用いる。微粒子４４の直径は例えば５０ｎｍ以下であり、中空構造を有する微粒子としては、Ｓｉ微粒子以外に、Ａｌ2Ｏ3 やＳｉＮ系の微粒子を用いることができる。また、絶縁層でなく配線層を形成する場合は、金属酸化物の微粒子やＣ系の微粒子を用いればよい。
次いで、前記図１に示す装置を用い、基板１０を下向きにして保持具３０にセットし、基板１０の表面を溶媒保持材２２に当接させ、定盤２１と保持具３０を回転させると共に、溶媒供給ノズル４１から溶媒４２を供給する。これにより、図４（ｂ）に示すように、基板１０の溝１１，１２内に微粒子４４を含む溶媒４２を高効率で均一に充填させることができる。
このとき、微粒子４４の径を溝１１，１２よりも十分小さくしておくことにより、溝１１，１２内のみに微粒子４４を含む溶媒４２を効率良く充填することができる。そしてこの場合、溝１１，１２の外部には溶媒４２が殆ど残らないので、後工程としてのＣＭＰ等は不要である。
図５は、本実施形態方法を用いて溝１１内に溶媒４２と微粒子４４を充填させた例を示す顕微鏡写真である。ここで、溝１１の幅は３００ｎｍとし、溝１１のピッチは６００ｎｍとした。図５から、直径約５０ｎｍの微粒子４４が溶媒４２と共に幅３００ｎｍの溝上部まで隙間なく充填されているのが分かる。
一方、比較のために従来技術を用いて基板表面の溝パターンに絶縁層を充填する方法を、図６（ａ）（ｂ）を参照して説明する。
図６（ａ）は、溝パターンを有する基板１０の表面にＣＶＤ法でＳｉＯ2 膜４５を成膜した後の状態であり、幅広溝１２の内部は全体がＳｉＯ2 膜４５で充填されているが、微細溝１１では所々に空隙４６が生成されている。しかし、空隙４６の幅や高さは微細溝１１の幅や深さにも依存しており、これらの微細溝形状はＲＩＥ法の加工条件だけでなく、周辺のパターンレイアウトなどにも影響されるために、空隙４６の幅や高さを正確に揃えることは困難である。
次いで、このような不揃いな空隙４６を有するＳｉＯ2 膜４５をＣＭＰ法で除去した後の状態を、図６（ｂ）に示す。空隙４６の上端がシリコン基板表面よりも高いものについては、空隙内にＣＭＰで使用したスラリー４７が侵入して空隙４６を塞いでしまう。このような空隙４６内へのスラリー残留は、空隙形成の妨げになるだけでなく、スラリー成分汚染によるデバイス特性の劣化を引き起こすため、大きな問題となる。
このように従来方法では、成膜工程とＣＭＰ工程の両方が必要であり、工程が煩雑になる。さらに、半導体デバイス特性向上のためエア・ギャップ構造と呼ばれる空隙構造が求められているが、成膜で空隙を作ろうとすると制御が難しい。さらに、スラリー成分汚染によるデバイス特性の劣化を引き起こす問題がある。
これに対し本実施形態のように、中空構造の微粒子４４を含む溶媒４２を基板１０上に塗布し、基板表面に溶媒保持材２２を押し当てて回転させることにより、溝１１，１２内のみに微粒子４４を含む溶媒４２を充填させることができる。微粒子４４が空洞を有することから、エア・ギャップ構造と同様に、埋め込み絶縁膜としての誘電率を下げることができる。さらに、空隙構造は微粒子の空洞の大きさで決まるため、微粒子４４の空洞の大きさを設定しておけば、空隙構造の制御が可能となる。
このように本実施形態によれば、空洞を有する微粒子４４を含む溶媒４２の塗布と溶媒保持材２２による充填処理とを同時実施することができるため、埋め込み絶縁層の形成工程の簡略化をはかることができる。また、埋め込み絶縁層における空隙構造の制御も可能となり、更にスラリー成分汚染によるデバイス特性劣化も防止できる利点がある。
（第５の実施形態）
図７は、第５の実施形態に係る半導体装置の製造工程を示す断面図である。この実施形態は、基板表面部に溝配線パターンを形成する方法である。
まず、図７（ａ）に示すように、Ｓｉ基板１０上にフォトリソグラフィ法とＲＩＥ法で配線溝５１を形成する。
本実施形態では、溝５１内に埋め込む材料を配線層とするため、溶媒５２として、例えばメタル酸化物の微粒子５４を含むエタノール系溶媒を用いる。
次いで、前記図１に示す装置を用い、基板１０を下向きにして保持具３０にセットし、溶媒保持材２２に当接させ、定盤２１と保持具３０を回転させると共に、溶媒供給ノズル４１から溶媒５２を供給する。これにより、図７（ｂ）に示すように、基板１０の溝５１内に溶媒５２を高効率で均一に充填させることができる。
次いで、水素中でのアニールにより還元処理を施すことにより、図７（ｃ）に示すように、溶媒５２を蒸発させると共に、微粒子同士を結合させて低抵抗化をはかる。これにより、埋め込み配線層５５を形成する。
このように本実施形態によれば、メタル酸化物等の微粒子５４を含む溶媒５２を、基板１０及び溶媒保持材２２の回転により溝５１内に充填することができるため、ＣＭＰ等の工程を要することなく、基板表面の溝５１内に埋め込み配線層５５を形成することができる。即ち、溝５１内への成膜と、溝５１の外の溶媒除去とを同じ装置で実施することができ、埋め込み配線層の形成工程の短縮やコスト低減を達成することができる。
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。
前記図１乃至図３に示した溶媒充填装置は、溝内に溶媒を埋め込むための装置の一例であり、何ら限定されるものではない。基板を保持して回転させる機構、溶媒保持材を回転させる機構、基板表面上に溶媒を供給できる機構を有するものであればよい。基板の表面上に溶媒を供給する機構としては、前記図３に示すように、基板の表面上に溶媒を直接滴下するものは勿論のこと、前記図１及び図２に示すように、溶媒保持材の表面に溶媒を滴下するものであってもよい。
実施形態では、微粒子としてＳｉやメタル酸化物を用いたが、仕様に応じて適宜変更可能である。また、光学材料となる溶媒中に所望の屈折率、透過率、強度などの特性を保持する微粒子を含有させることも可能である。さらに、必ずしも微粒子を含むものに限らず、微粒子を含まない溶媒で溝を埋め込んで良いのも勿論のことである。
実施形態では、半導体装置の製造に適用した例を説明したが、必ずしも半導体装置に限らず、基板の溝内に基板とは別の物質を埋め込む必要のある各種の用途に適用することが可能である。
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１０…基板
１１，１２，５１…溝
２１…定盤
２２…溶媒保持材
２３，２４…溶媒保持具
２５…アーム
３０…基板保持具
４１…溶媒供給ノズル
４２，４３，５２…溶媒
４４，５４…微粒子
４６…空洞
４７…スラリー
５５…配線層

Claims (6)

  1. 表面に溝が形成された基板の表面上に溶媒を供給する工程と、
    前記基板の表面に弾性材料で形成された溶媒保持材を接触させた状態で、前記基板の表面と前記溶媒保持材とが摺動するように、前記基板及び前記溶媒保持材をそれぞれ回転させる工程と、
    を含むことを特徴とする基板処理方法。
  2. 前記基板及び前記溶媒保持材の回転と前記溶媒の供給とを同時に、又は交互に行うことを特徴とする請求項１記載の基板処理方法。
  3. 前記溶媒保持材は円板状に形成され、前記基板の回転軸と前記溶媒保持材の回転軸とは平行で且つ離間していることを特徴とする請求項１又は２に記載の基板処理方法。
  4. 前記溶媒保持材は円柱状に形成され、前記基板の回転軸と前記溶媒保持材の回転軸とは直交していることを特徴とする請求項１又は２に記載の基板処理方法。
  5. 前記溶媒は、微粒子を含むことを特徴とする請求項１乃至４の何れかに記載の基板処理方法。
  6. 前記微粒子は、中空構造を有することを特徴とする請求項５記載の基板処理方法。
JP2011214831A 2011-09-29 2011-09-29 基板処理方法 Withdrawn JP2013077588A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011214831A JP2013077588A (ja) 2011-09-29 2011-09-29 基板処理方法
US13/427,267 US20130084400A1 (en) 2011-09-29 2012-03-22 Substrate processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011214831A JP2013077588A (ja) 2011-09-29 2011-09-29 基板処理方法

Publications (1)

Publication Number Publication Date
JP2013077588A true JP2013077588A (ja) 2013-04-25

Family

ID=47992826

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011214831A Withdrawn JP2013077588A (ja) 2011-09-29 2011-09-29 基板処理方法

Country Status (2)

Country Link
US (1) US20130084400A1 (ja)
JP (1) JP2013077588A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8662008B2 (en) * 2008-02-07 2014-03-04 Sunpower Corporation Edge coating apparatus for solar cell substrates

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5234867A (en) * 1992-05-27 1993-08-10 Micron Technology, Inc. Method for planarizing semiconductor wafers with a non-circular polishing pad
US6602439B1 (en) * 1997-02-24 2003-08-05 Superior Micropowders, Llc Chemical-mechanical planarization slurries and powders and methods for using same
US6069085A (en) * 1997-07-23 2000-05-30 Lsi Logic Corporation Slurry filling a recess formed during semiconductor fabrication
US6015499A (en) * 1998-04-17 2000-01-18 Parker-Hannifin Corporation Membrane-like filter element for chemical mechanical polishing slurries
US6328872B1 (en) * 1999-04-03 2001-12-11 Nutool, Inc. Method and apparatus for plating and polishing a semiconductor substrate
US20030108664A1 (en) * 2001-10-05 2003-06-12 Kodas Toivo T. Methods and compositions for the formation of recessed electrical features on a substrate
US8628828B2 (en) * 2008-04-04 2014-01-14 Belanger, Inc. Automotive tire dressing applicator
US20100024935A1 (en) * 2008-08-04 2010-02-04 Ecolab Inc. Usage of micron or submicron size transparent or translucent beads to improve reflectance

Also Published As

Publication number Publication date
US20130084400A1 (en) 2013-04-04

Similar Documents

Publication Publication Date Title
KR100734305B1 (ko) 디싱 현상 없이 평탄화된 막을 구비하는 반도체 소자의제조방법 및 그에 의해 제조된 반도체 소자
JP3761372B2 (ja) 半導体基板の化学機械的研磨に用いられる研磨パッド
JP5836992B2 (ja) 半導体装置の製造方法
CN102206465B (zh) 使用适合提高氧化硅的去除的抛光组合物对基片进行化学机械抛光的方法
JP4768335B2 (ja) 有機膜の化学的機械的研磨方法、半導体装置の製造方法、およびプログラム
TW424032B (en) Differential temperature control in a chemical mechanical polishing process for the manufacture of semiconductor integrated circuits and an apparatus used therein
CN107017161B (zh) 一种减小sti-cmp过程中碟型凹陷的方法
JP2013512584A (ja) 外周面取りを半導体ウェハに化学的機械研磨を用いて施す方法及び装置
US20140187042A1 (en) Method for chemical planarization and chemical planarization apparatus
JP2007158085A (ja) 半導体装置の製造方法
TW201904720A (zh) 化學機械研磨系統與方法
JP2008226935A (ja) 半導体装置の製造方法
JP2013077588A (ja) 基板処理方法
JP2014116553A (ja) ＳｉＣ基板の製造方法
US7229341B2 (en) Method and apparatus for chemical mechanical polishing
WO2004077520A2 (en) Wafer polishing and pad conditioning methods
JP2008021704A (ja) 半導体装置の製造方法
TWI746898B (zh) 平坦化機台及其平坦化方法
JP2005177897A (ja) 研磨方法および研磨装置と半導体装置製造方法
TWI713115B (zh) 平坦化方法以及製造半導體結構的方法
JP2009239195A (ja) 半導体装置の製法
TW200908120A (en) Manufacturing method of semiconductor device
JP5835890B2 (ja) 素子間分離層の形成方法
TWI354326B (ja)
US10741381B2 (en) CMP cleaning system and method

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140109

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141202