JP2007158085A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007158085A
JP2007158085A JP2005352096A JP2005352096A JP2007158085A JP 2007158085 A JP2007158085 A JP 2007158085A JP 2005352096 A JP2005352096 A JP 2005352096A JP 2005352096 A JP2005352096 A JP 2005352096A JP 2007158085 A JP2007158085 A JP 2007158085A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
coating film
coating
semiconductor device
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005352096A
Other languages
English (en)
Inventor
Hiroto Misawa
寛人 三沢
Tetsuro Matsuda
哲朗 松田
Koji Fujii
孝次 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005352096A priority Critical patent/JP2007158085A/ja
Publication of JP2007158085A publication Critical patent/JP2007158085A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Materials For Photolithography (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】選択的に塗布膜を形成することが可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板10上の一部に撥水性樹脂からなる第1の塗布膜60を選択的に形成し、半導体基板10の上に塗布剤を塗布して、第1の塗布膜60が選択的に形成された領域を除いた半導体基板10上に第2の塗布膜62を選択的に形成することを含む。
【選択図】図2

Description

本発明は、塗布膜を有する半導体装置の製造方法に関する。
半導体装置の製造において、フォトレジスト等の感光性樹脂、低誘電率(low‐k)材料等の絶縁膜等の塗布膜が用いられる。通常、塗布膜は、回転塗布法により形成される。例えば、半導体基板に設けたトレンチにガラス粒子を含有した塗布剤を回転塗布して、絶縁膜を埋め込んだ分離領域を形成することが開示されている(例えば、特許文献1参照。)。
塗布剤は、ガラス粒子等の粒状絶縁物を低粘度の有機溶媒等の分散媒に分散させた懸濁液である。塗布剤を塗布して分離領域を形成する場合、半導体基板表面の不要な塗布膜は、例えば、化学機械研磨(CMP)等により除去できる。しかし、回転塗布により、低粘度の塗布剤を半導体基板の表面に塗布すると、半導体基板の裏面にも塗布剤が回り込む。また、シリコン(Si)等の半導体基板のエッジに施されたベベル部にも塗布膜が形成される。
半導体基板のベベル部や裏面に塗布された塗布膜は、CMPにより除去されない。また、乾燥後の粒状絶縁物を有機溶媒等で除去することは困難である。半導体基板のベベル部や裏面の塗布膜の残渣は、以後の製造工程において粉塵の発生等の原因となる。その結果、半導体装置の歩留まりが低下する。したがって、塗布剤を回転塗布するときに、半導体基板のエッジ周辺に塗布膜が形成されないことが望ましい。しかし、低粘度の塗布剤を、回転塗布により所望の領域に選択的に塗布することは困難である。
米国特許第4544576号明細書
本発明の目的は、選択的に塗布膜を形成することが可能な半導体装置の製造方法を提供することにある。
本発明の第1の態様によれば、(イ)半導体基板上の一部に撥水性樹脂からなる第1の塗布膜を選択的に形成し、(ロ)半導体基板の上に塗布剤を塗布して、第1の塗布膜が選択的に形成された領域を除いた半導体基板上に第2の塗布膜を選択的に形成することを含む半導体装置の製造方法が提供される。
本発明の第2の態様によれば、(イ)半導体基板の一部を除去して、活性素子領域を分離するトレンチを形成し、(ロ)半導体基板の外周部の表面上に撥水性樹脂からなる塗布膜を選択的に形成し、(ハ)塗布膜が選択的に形成された領域を除いて、トレンチを埋め込むように粒状絶縁物を塗布し、(ニ)粒状絶縁物の表面を覆うように絶縁膜を堆積して分離領域を形成することを含む半導体装置の製造方法が提供される。
本発明によれば、選択的に塗布膜を形成することが可能な半導体装置の製造方法を提供することが可能となる。
以下図面を参照して、本発明の形態について説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
本発明の実施の形態に係る半導体装置の製造方法で用いられる塗布装置は、図1に示すように、回転台50と、塗布部54と、ノズル56とを備える。回転台50は回転可能で、半導体基板10を保持する。塗布部54は支持部52で支持され、半導体基板10上に第1の塗布剤を塗布する。ノズル56は半導体基板10上に第2の塗布剤を滴下する。
例えば、塗布部54には、フェルトチップ等が用いられる。塗布部54には、塗布剤供給部(図示省略)から支持部52を介して供給される第1の塗布剤を染み込ませる。第1の塗布剤として、フッ素系樹脂をハイドロフルオロエーテル(HFE)等のフッ素系溶剤に溶解した薬剤が用いられる。第2の塗布剤として、シリカ等の粒状絶縁物をイソプロピルアルコール(IPA)、エチレングリコール(EG)、純水等の溶媒、あるいはこれらの混合溶媒に分散させた薬液が用いられる。
例えば、実質的に円板状の半導体基板10を回転させながら、塗布部54を半導体基板10の外周部の表面に接触させて第1の塗布剤を塗布する。「実質的に円板状」とは、円板の一部にオリエンテーションフラット等の切り欠き部を有する形状をも円板としてみなす意である。その結果、図2に示すように、半導体基板10の外周部の表面上に、第1の塗布膜60が選択的に形成される。第1の塗布膜60は、図3に示すように、半導体基板10のエッジに設けられたベベル部100を覆うように塗布される。
引き続き、第2の塗布剤をノズル56から半導体基板10の中央部に滴下して第2の塗布剤を回転塗布する。ここで、第1の塗布剤を塗布して形成される第1の塗布膜60は、フッ素系樹脂塗布膜である。フッ素系樹脂塗布膜は、撥水性を示すので、第1の塗布膜60表面では、塗布された第2の塗布剤がはじかれる。その結果、第1の塗布膜60表面を除いた半導体基板10表面に、複数の粒状絶縁物からなる第2の塗布膜62を選択的に形成することができる。
本発明の実施の形態の説明に用いる半導体装置は、図4に示すように、n+型(第1導電型)のSi等の半導体基板10と、半導体基板10上に配置された活性素子領域40と、活性素子領域40のそれぞれを図4の断面図上において分離するように配置された分離領域20を備える。分離領域20の底部は、半導体基板10に接している。なお、「活性素子領域」とは、半導体装置の活性素子が設けられる領域を言い、電力用半導体装置のように多数の単位素子が並列接続されてマルチチャネル構造をなす場合は、複数の単位素子が設けられる領域が対応する。以下においては、活性素子の一例として、パワーMOFETについて説明するが、パワーMOSFETに限られるものではない。例えば、MISFET、ゲートターンオフ(GTO)サイリスタ、絶縁ゲートバイポーラトランジスタ(IGBT)等のスイッチング素子であってもよい。
活性素子領域40は、分離領域20の側面に接して配置されたn型の第1の拡散領域14と、第1の拡散領域14に隣接して配置されたp型(第2導電型)の第2の拡散領域16と、第2の拡散領域16に挟まれたn型の半導体層12とを備える。例えば、活性素子領域40は、エピタキシャル成長法等により、半導体基板10上に成長させた半導体層12であり、半導体層12に設けられたトレンチにより図4の断面図上では分離されて示されている。第1及び第2の拡散領域14、16は、トレンチを複数の粒状絶縁物等の絶縁膜で埋め込む前に、トレンチの側壁から半導体層12に注入された不純物を活性化しながら拡散させて形成される。
図4の断面図上では分離して示された活性素子領域40のそれぞれの平面パターンは、例えば図5に示すように、ストライプ状である。なお、活性素子領域40のそれぞれの平面パターンは、メッシュ状であってもよい。
なお、第1導電型と第2導電型とは互いに反対導電型である。すなわち、第1導電型がn型であれば、第2導電型はp型であり、第1導電型がp型であれば、第2導電型はn型である。以下の説明では、便宜上、n型を第1導電型、p型を第2導電型としているが、p型を第1導電型、n型を第2導電型としても良いことは勿論である。
また、活性素子領域40には、第2の拡散領域16及び半導体層12の表面側で第1の拡散領域14で挟まれたp型のベース領域(ボディ領域)24が備えられる。また、ベース領域24の表面側で第1の拡散領域14と対向するように配置されたn型のソース領域26が備えられる。また、ソース領域26及び第1の拡散領域14の間のベース領域24の表面に配置された酸化シリコン(SiO2)膜等のゲート絶縁膜28と、ゲート絶縁膜28表面に配置された多結晶Si等のゲート電極30と、ゲート電極30を覆うように配置されたSiO2等の絶縁膜32とが備えられる。更に、ソース領域26、ベース領域24、及び絶縁膜32の上に配置されたソース電極34と、半導体基板10の裏面に配置されたドレイン電極36とが備えられる。
次に、本発明の実施の形態に係る半導体装置の製造方法を、図6〜図9に示す断面図を用いて説明する。なお、説明を簡略にするため、図4に示した半導体層12、第1及び第2の拡散領域14、16は図示を省略している。
(イ)図6に示すように、フォトリソグラフィ及び反応性イオンエッチング(RIE)等により、半導体基板10を選択的に除去してトレンチ70を形成する。トレンチ70は、例えば深さが約20μm〜約70μm、開口寸法が約3μm〜約15μmのストライプ状であり、平面パターンは図5の分離領域20を示すストライプパターンと同様である。化学気相成長法(CVD)等により、半導体基板10表面に窒化シリコン(Si)等のバリア絶縁膜72を堆積する。その後、図1に示した塗布装置の塗布部54を用いた回転塗布により、半導体基板10の外周部の表面に第1の塗布剤を塗布して撥水性の樹脂からなる第1の塗布膜60を形成する。例えば、第1の塗布膜60は、フッ素系樹脂からなる。半導体基板10のエッジに設けられたベベル部100の表面にも第1の塗布膜60が形成される。
(ロ)図7に示すように、塗布装置のノズル56を用いた回転塗布により、第2の塗布剤を塗布してトレンチ70の中に複数の粒状絶縁物74を埋め込むように第2の塗布膜62を形成する。第1の塗布膜60は、撥水性を有するため、ベベル部100を含む半導体基板10の外周部では、第2の塗布剤ははじかれてしまう。その結果、第1の塗布膜60が選択的に塗布された半導体基板10の外周部を除いた半導体基板10表面のバリア絶縁膜72上に第2の塗布膜62が形成される。
(ハ)図8に示すように、CMP等により、トレンチ70内に第2の塗布膜62を選択的に残置させ、半導体基板10表面のバリア絶縁膜72の表面が露出するように平坦化する。その結果、ベベル部100以外のバリア絶縁膜72上の第1の塗布膜60は除去される。平坦化後に、半導体基板10を約1100℃で加熱し、第2の塗布膜62を焼成する。なお、第2の塗布膜62が粒状シリカのような粒状絶縁物74の場合、例えば純水研磨等であっても容易に第2の塗布膜62をトレンチ内に選択的に残置させることが可能である。
(ニ)図9に示すように、CVD等により、トレンチ70内に埋め込まれた第2の塗布膜62を覆うように半導体基板10の上に、ボロン燐ドープSiO2(BPSG)等の絶縁膜76を堆積する。ケミカルドライエッチング(CDE)等により、半導体基板10上の絶縁膜76及びバリア絶縁膜72を除去してバリア絶縁膜72、第2の塗布膜62、及び絶縁膜76を有する分離領域20が形成される。このとき、ベベル部100の表面のバリア絶縁膜72及び第1の塗布膜60も除去される。
本発明の実施の形態に係る半導体装置の製造方法では、第1の塗布膜60がベベル部100を含む半導体基板10の外周部に選択的に塗布される。第2の塗布剤を半導体基板10に回転塗布すると、第2の塗布剤は、第1の塗布膜60表面ではじかれて塗布されない。そのため、分離領域20に埋め込まれる複数の粒状絶縁物からなる第2の塗布膜62を、半導体基板10の外周部を除いた半導体基板10上に選択的に形成することができる。
このように、第2の塗布膜62がベベル部100に形成されないため、以後の製造工程において粉塵発生等の原因となる粒状絶縁物をCMPにより半導体基板10表面から除去することができる。その結果、半導体装置の歩留まり低下を抑制することが可能となる。
(変形例)
本発明の実施の形態の変形例に係る半導体装置の製造方法で用いられる塗布装置は、図10に示すように、塗布部54aを備える。塗布部54aは、フェルトチップ等が用いられる。塗布部54aの側面には、楔状の切込みが設けられる。
本発明の実施の形態の変形例では、第1の塗布剤は、塗布部54aの切込みを半導体基板10のエッジ側面に押し当てて回転塗布される。その結果、図11に示すように、半導体基板10の外周部の表面、側面、及び裏面に第1の塗布膜60が形成される。第2の塗布剤を半導体基板10に回転塗布すると、第1の塗布膜60表面では第2の塗布剤がはじかれる。その結果、第2の塗布剤の裏面への回り込みを抑制して、第2の塗布膜62を半導体基板10の表面上に選択的に形成することができる。
本発明の実施の形態の変形例では、塗布部54aを用いて、第1の塗布膜60を半導体基板10の外周部の表面、側面、及び裏面に形成する点が実施の形態と異なる。他の構成は実施の形態と同様であるので、重複する記載は省略する。
本発明の実施の形態の変形例では、第1の塗布膜60がベベル部100、側面、及び裏面を含む半導体基板10の外周部に選択的に塗布される。第2の塗布剤を半導体基板10に回転塗布すると、第2の塗布剤は、第1の塗布膜60表面ではじかれて塗布されない。そのため、分離領域20に埋め込まれる複数の粒状絶縁物からなる第2の塗布膜62を、半導体基板10の外周部を除いた半導体基板10上に選択的に形成することができる。また、第2の塗布剤の半導体基板10裏面への回り込みを防止することができる。
このように、第2の塗布膜62がベベル部100、側面、及び裏面に形成されないので、以後の製造工程において粉塵発生等の原因となる粒状絶縁物をCMPにより半導体基板10表面から除去することができる。その結果、半導体装置の歩留まり低下を抑制することが可能となる。
(その他の実施の形態)
上記のように、本発明の実施の形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者にはさまざまな代替実施の形態、実施例及び運用技術が明らかとなろう。
本発明の実施の形態においては、塗布部54、54aにフェルトチップを用いて、半導体基板10の外周部に第1の塗布剤を回転塗布している。しかし、塗布部はフェルトチップに限定されず、例えば、塗布部にノズルを用いて第1の塗布剤を滴下しながら回転塗布してもよい。また、第1の塗布膜60は、半導体基板10の外周部だけでなく、半導体基板10の任意の領域に第1の塗布膜を形成して第2の塗布膜を選択的に形成してもよい。半導体基板10の任意の領域に第1の塗布膜を形成する場合は、半導体基板10を回転させずに、塗布部54等により第1の塗布剤を点塗布や、線引塗布する。あるいは、半導体基板10を回転させずに、塗布部にノズルを用いて、任意の箇所に第1の塗布剤を滴下してもよい。
また、本発明の実施の形態においては、第2の塗布膜62の粒状絶縁物74として、シリカを用いて説明している。しかし、粒状絶縁物74は、シリカに限定されず、他の絶縁物であってもよい。例えば、チタニア(TiO2)、ジルコニア(ZrO2)、アルミナ(Al23)等を使用することができる。また、第2の塗布剤として、ケイ酸化合物を有機溶媒に溶解したスピンオングラス(SOG)溶液を用いてもよい。
このように、本発明はここでは記載していないさまざまな実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係わる発明特定事項によってのみ定められるものである。
本発明の実施の形態に係る半導体装置の製造方法に用いる塗布装置の一例を示す概略構成図である。 本発明の実施の形態に係る半導体基板の一例を説明する概略図である。 図2に示した半導体基板のA−A断面を示す概略図である。 本発明の実施の形態に係る半導体装置の一例を示す断面概略図である。 本発明の実施の形態に係る半導体装置の一例を示す平面概略図である。 本発明の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図(その1)である。 本発明の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図(その2)である。 本発明の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図(その3)である。 本発明の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図(その4)である。 本発明の実施の形態の変形例に係る半導体装置の製造方法に用いる塗布装置の一例を示す概略構成図である。 本発明の実施の形態の変形例に係る半導体基板の一例を説明する概略図である。
符号の説明
10…半導体基板
50…回転台
52…支持部
54、54a…塗布部
56…ノズル
60…第1の塗布膜
62…第2の塗布膜
70…トレンチ
72…バリア絶縁膜
74…粒状絶縁物
76…絶縁膜
100…ベベル部

Claims (5)

  1. 半導体基板上の一部に撥水性樹脂からなる第1の塗布膜を選択的に形成し、
    前記半導体基板の上に塗布剤を塗布して、前記第1の塗布膜が選択的に形成された領域を除いた前記半導体基板上に第2の塗布膜を選択的に形成する
    ことを含むことを特徴とする半導体装置の製造方法。
  2. 前記第1の塗布膜が、前記半導体基板の外周部の表面に塗布されることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記第1の塗布膜が、前記半導体基板の外周部の側面及び裏面に塗布されることを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 前記第2の塗布膜が、複数の粒状絶縁物からなることを特徴とする請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
  5. 半導体基板の一部を除去して、活性素子領域を分離するトレンチを形成し、
    前記半導体基板の外周部の表面上に撥水性樹脂からなる塗布膜を選択的に形成し、
    前記塗布膜が選択的に形成された領域を除いて、前記トレンチを埋め込むように粒状絶縁物を塗布し、
    前記粒状絶縁物の表面を覆うように絶縁膜を堆積して分離領域を形成する
    ことを含むことを特徴とする半導体装置の製造方法。
JP2005352096A 2005-12-06 2005-12-06 半導体装置の製造方法 Pending JP2007158085A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005352096A JP2007158085A (ja) 2005-12-06 2005-12-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005352096A JP2007158085A (ja) 2005-12-06 2005-12-06 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007158085A true JP2007158085A (ja) 2007-06-21

Family

ID=38242039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005352096A Pending JP2007158085A (ja) 2005-12-06 2005-12-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007158085A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010067970A (ja) * 2008-09-12 2010-03-25 Asml Netherlands Bv リソグラフィ装置および方法
JP2011517107A (ja) * 2008-04-08 2011-05-26 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブ 機械化学的研磨によって微小空洞又は微小通路内に多孔質材料を形成する方法
JP2011170256A (ja) * 2010-02-22 2011-09-01 Stanley Electric Co Ltd 塗布膜を有する板状部材、液晶表示装置、及びそれらの製造方法
JP2012081409A (ja) * 2010-10-12 2012-04-26 Stanley Electric Co Ltd 基板への塗布膜形成方法
JP2012238672A (ja) * 2011-05-10 2012-12-06 Canon Inc インプリント装置、インプリント方法及び物品の製造方法
JP2015207691A (ja) * 2014-04-22 2015-11-19 東京エレクトロン株式会社 基板処理システム、基板処理方法、プログラム及びコンピュータ記憶媒体
JP2017028201A (ja) * 2015-07-27 2017-02-02 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記録媒体
JP2018126708A (ja) * 2017-02-10 2018-08-16 国立大学法人東北大学 基材、塗布方法及び塗布装置
US10325863B2 (en) 2017-02-28 2019-06-18 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011517107A (ja) * 2008-04-08 2011-05-26 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブ 機械化学的研磨によって微小空洞又は微小通路内に多孔質材料を形成する方法
JP2010067970A (ja) * 2008-09-12 2010-03-25 Asml Netherlands Bv リソグラフィ装置および方法
JP2011170256A (ja) * 2010-02-22 2011-09-01 Stanley Electric Co Ltd 塗布膜を有する板状部材、液晶表示装置、及びそれらの製造方法
JP2012081409A (ja) * 2010-10-12 2012-04-26 Stanley Electric Co Ltd 基板への塗布膜形成方法
JP2012238672A (ja) * 2011-05-10 2012-12-06 Canon Inc インプリント装置、インプリント方法及び物品の製造方法
JP2015207691A (ja) * 2014-04-22 2015-11-19 東京エレクトロン株式会社 基板処理システム、基板処理方法、プログラム及びコンピュータ記憶媒体
JP2017028201A (ja) * 2015-07-27 2017-02-02 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記録媒体
JP2018126708A (ja) * 2017-02-10 2018-08-16 国立大学法人東北大学 基材、塗布方法及び塗布装置
US10325863B2 (en) 2017-02-28 2019-06-18 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same

Similar Documents

Publication Publication Date Title
JP2007158085A (ja) 半導体装置の製造方法
US11848237B2 (en) Composite wafer, semiconductor device and electronic component
JP4467628B2 (ja) 半導体装置の製造方法
US8962430B2 (en) Method for the formation of a protective dual liner for a shallow trench isolation structure
US8097508B2 (en) Method and structure for performing a chemical mechanical polishing process
US9929255B2 (en) Robust gate spacer for semiconductor devices
US10707114B2 (en) Method of forming isolation layer
TWI294669B (en) Method for preventing trenching in fabricating split gate flash devices
US6770929B2 (en) Method for uniform polish in microelectronic device
US7195962B2 (en) Ultra short channel field effect transistor and method of fabricating the same
US20220059411A1 (en) Method for fabricating semiconductor device with porous dielectric structure
US20220059464A1 (en) Semiconductor device with graded porous dielectric structure
US7906418B2 (en) Semiconductor device having substantially planar contacts and body
US7354834B2 (en) Semiconductor devices and methods to form trenches in semiconductor devices
US11217664B2 (en) Semiconductor device with porous dielectric structure
US11302814B2 (en) Semiconductor device with porous dielectric structure and method for fabricating the same
CN113437134B (zh) 一种半导体结构、半导体结构制备方法及半导体装置
JPH11135613A (ja) 半導体装置の製造方法
TW200931642A (en) Trench-type semiconductor device structure
KR20020007605A (ko) 반도체 소자의 가드링 형성방법
WO2014012425A1 (zh) 场终止igbt的制造方法
JP2001015584A (ja) 高耐圧半導体装置及びその製造方法