JP2013074445A - 電圧電流変換回路および電圧制御発振回路 - Google Patents
電圧電流変換回路および電圧制御発振回路 Download PDFInfo
- Publication number
- JP2013074445A JP2013074445A JP2011211751A JP2011211751A JP2013074445A JP 2013074445 A JP2013074445 A JP 2013074445A JP 2011211751 A JP2011211751 A JP 2011211751A JP 2011211751 A JP2011211751 A JP 2011211751A JP 2013074445 A JP2013074445 A JP 2013074445A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- capacitor
- switch
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】3容量Csと、容量CBと、スイッチSW1〜SW4と、オペアンプOP1と、トランジスタM1,M2とを備え、スイッチSW1,SW2がオン/オフするときスイッチSW3,SW4がオフ/オンするようにスイッチSW1〜SW4を制御し、電圧入力端子1に入力した入力電圧Vinに比例した電流IREFをトランジスタM1のドレインから出力する。
【選択図】図1
Description
として出力させるものである。fCLKはスイッチSW7,SW8をオン/オフ駆動するクロックの周波数である(スイッチトキャパシタについては、例えば、非特許文献1参照)。
請求項2にかかる発明の電圧制御発振回路は、請求項1に記載の第1の容量と同じ製造バラツキをもった第2の容量に対して、請求項1に記載の出力電流に対応した電流による充電と放電の同一繰り返しを実行し、該繰り返しの単位時間を周期とする発振信号を生成することを特徴とする。
請求項3にかかる発明は、請求項2に記載の電圧制御発振回路において、前記第2の容量に対して、前記出力電流に対応した第1の電流を第5のスイッチを介して充電する第1の電流源と、前記第2の容量から、前記第1の電流と同じ第2の電流を第6のスイッチを介して放電する第2の電流源と、前記第2の容量の電圧が第1の電圧に上昇すると前記第1のスイッチをオフして前記第2のスイッチをオンさせ、前記第2の容量の電圧が前記第1の電圧より低い第2の電圧に低下すると前記第2のスイッチをオフして前記第1のスイッチをオンさせる動作を繰り返す制御手段と、を備えることを特徴とする。
図1に本発明の第1の実施例の電圧電流変換回路10を示す。電圧入力端子1とノードN1の間にスイッチSW1、容量Cs、スイッチSW2が順次ノードN2,N3を介して接続され、ノードN2と基準電圧端子2との間にスイッチSW3が接続され、ノードN3と基準電圧端子2との間にスイッチSW4が接続され、これらによりスイッチトキャパシタが構成されている。そして、オペアンプOP1の非反転入力端子にノードN1が接続され、反転入力端子に基準電圧端子2が接続されている。このオペアンプOP1の出力端子にはNMOSトランジスタM1のゲートが接続され、そのトランジスタM1のドレインがノードN1に接続さている。また、ノードN1と電源端子3(接地)との間には高周波成分減衰平滑用の容量CBが接続されている。NMOSトランジスタM2は電流IREFの出力用であり、トランジスタM1とカレントミラー接続されている。
図2に図1の電圧電流変換回路10で得られる電流IREFを利用した電圧制御発振回路20を示す。電圧制御発振回路20は、電流I1,I2(I1=I2)を供給する電流源I1,I2と、負荷容量CLと、その負荷容量CLの電圧VCが基準電圧Vr1より高くなれば出力電圧を“H”にする比較器CP1と、負荷容量CLの電圧VCが基準電圧Vr2より低くなれば出力電圧を“H”にする比較器CP2と、比較器CP1の出力が“H”になるとセットされ、比較器CP2の出力が“H”になるとリセットされるSRフリップフロップ回路SRFFと、SRフリップフロップ回路SRFFがセットされるとオンして負荷容量CLを電流I1で充電するスイッチSW5と、SRフリップフロップ回路SRFFがリセットされるとオンして負荷容量CLを電流I2で放電するスイッチSW6とで構成されている。
となる。充電時間と放電時間の合計時間が1周期となるから、発振周波数foutは、
となる。ここで、電流IはIREFに比例した電流であるので、
であり、出力電流IREFは、前記した式(1)で与えられるので、
となり、発振周波数foutは、
となる。
20:電圧制御発振回路
Claims (3)
- 第1の容量と、該第1の容量の一端と電圧入力端子との間に接続された第1のスイッチと、前記第1の容量の他端と第1のノードとの間に接続された第2のスイッチと、前記第1の容量の前記一端と基準電圧端子との間に接続された第3のスイッチと、前記第1の容量の前記他端と前記基準電圧端子との間に接続された第4のスイッチと、前記第1のノードと前記基準電圧端子の電圧より低い電圧の電源端子との間に接続された第2の容量と、前記第1のノードに非反転入力端子が接続され前記基準電圧端子に反転入力端子が接続されたオペアンプと、ゲートが該オペアンプの出力端子に接続されドレインが前記第1のノードに接続されソースが前記電源端子に接続された第1のトランジスタと、該第1のトランジスタとカレントミラー接続された第2のトランジスタとを備え、
前記第1および第2のスイッチがオン/オフするとき前記第3および第4のスイッチがオフ/オンするように前記第1乃至第4のスイッチを制御し、前記電圧入力端子に入力した入力電圧に比例した出力電流を前記第2のトランジスタのドレインから出力することを特徴とする電圧電流変換回路。 - 請求項1に記載の第1の容量と同じ製造バラツキをもった第2の容量に対して、請求項1に記載の出力電流に対応した電流による充電と放電の同一繰り返しを実行し、該繰り返しの単位時間を周期とする発振信号を生成することを特徴とする電圧制御発振回路。
- 請求項2に記載の電圧制御発振回路において、
前記第2の容量に対して、前記出力電流に対応した第1の電流を第5のスイッチを介して充電する第1の電流源と、
前記第2の容量から、前記第1の電流と同じ第2の電流を第6のスイッチを介して放電する第2の電流源と、
前記第2の容量の電圧が第1の電圧に上昇すると前記第1のスイッチをオフして前記第2のスイッチをオンさせ、前記第2の容量の電圧が前記第1の電圧より低い第2の電圧に低下すると前記第2のスイッチをオフして前記第1のスイッチをオンさせる動作を繰り返す制御手段と、
を備えることを特徴とする電圧制御発振回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011211751A JP5802095B2 (ja) | 2011-09-28 | 2011-09-28 | 電圧電流変換回路および電圧制御発振回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011211751A JP5802095B2 (ja) | 2011-09-28 | 2011-09-28 | 電圧電流変換回路および電圧制御発振回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013074445A true JP2013074445A (ja) | 2013-04-22 |
JP5802095B2 JP5802095B2 (ja) | 2015-10-28 |
Family
ID=48478596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011211751A Active JP5802095B2 (ja) | 2011-09-28 | 2011-09-28 | 電圧電流変換回路および電圧制御発振回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5802095B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106788338A (zh) * | 2017-02-10 | 2017-05-31 | 杭州士兰微电子股份有限公司 | Rc振荡电路 |
WO2021261072A1 (ja) * | 2020-06-22 | 2021-12-30 | ソニーセミコンダクタソリューションズ株式会社 | 電流源回路および電子装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09312552A (ja) * | 1996-05-21 | 1997-12-02 | Fujitsu Ltd | 発振回路及びそれを利用したpll回路 |
JPH1022791A (ja) * | 1996-06-28 | 1998-01-23 | Fujitsu Ltd | 発振回路とそれを利用したpll回路 |
JP2008058298A (ja) * | 2006-08-02 | 2008-03-13 | Nec Electronics Corp | 温度検出回路及び半導体装置 |
JP2008187432A (ja) * | 2007-01-30 | 2008-08-14 | Sharp Corp | 定電流源、ランプ電圧発生回路、a/d変換器 |
JP2008235974A (ja) * | 2007-03-16 | 2008-10-02 | Yamaha Corp | 定電流制御回路および該回路を備えた半導体集積回路 |
-
2011
- 2011-09-28 JP JP2011211751A patent/JP5802095B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09312552A (ja) * | 1996-05-21 | 1997-12-02 | Fujitsu Ltd | 発振回路及びそれを利用したpll回路 |
JPH1022791A (ja) * | 1996-06-28 | 1998-01-23 | Fujitsu Ltd | 発振回路とそれを利用したpll回路 |
JP2008058298A (ja) * | 2006-08-02 | 2008-03-13 | Nec Electronics Corp | 温度検出回路及び半導体装置 |
JP2008187432A (ja) * | 2007-01-30 | 2008-08-14 | Sharp Corp | 定電流源、ランプ電圧発生回路、a/d変換器 |
JP2008235974A (ja) * | 2007-03-16 | 2008-10-02 | Yamaha Corp | 定電流制御回路および該回路を備えた半導体集積回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106788338A (zh) * | 2017-02-10 | 2017-05-31 | 杭州士兰微电子股份有限公司 | Rc振荡电路 |
WO2021261072A1 (ja) * | 2020-06-22 | 2021-12-30 | ソニーセミコンダクタソリューションズ株式会社 | 電流源回路および電子装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5802095B2 (ja) | 2015-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5251541B2 (ja) | 定電圧発生回路およびレギュレータ回路 | |
CN100542028C (zh) | 振荡器电路和具有振荡器电路的半导体器件 | |
US10530297B2 (en) | Semiconductor device and control method of semiconductor device | |
TWI303917B (en) | Control circuit of dc-dc converter and its control method | |
US10742200B2 (en) | Oscillator circuit and method for generating a clock signal | |
JP5375753B2 (ja) | 発振回路及びその動作電流制御方法 | |
JP2013038744A (ja) | 発振回路及びそれを備えた半導体集積回路 | |
JP6153828B2 (ja) | 発振回路、それを用いた半導体集積回路装置および回転角検出装置 | |
WO2021097673A1 (zh) | 振荡电路、芯片、电子设备 | |
JPH1022791A (ja) | 発振回路とそれを利用したpll回路 | |
JP4977824B2 (ja) | 1サイクルコントローラ用の、特にdc−dcスイッチングコンバータ用の線形トランスコンダクタ | |
JP2007124394A (ja) | 発振器 | |
JP5605177B2 (ja) | 制御回路、電子機器及び電源の制御方法 | |
US11558012B2 (en) | Oscillator and method of driving the same | |
JP5802095B2 (ja) | 電圧電流変換回路および電圧制御発振回路 | |
WO2021261072A1 (ja) | 電流源回路および電子装置 | |
TW504904B (en) | Voltage controlled oscillator and PLL circuit using the voltage controlled oscillator | |
JP2005024559A (ja) | 集積回路のrc時定数と目標値の比率を求める方法および装置 | |
US7446597B2 (en) | Voltage-controlled current source and frequency scanner using the same | |
JP7035986B2 (ja) | 変動抑制回路 | |
US20110234290A1 (en) | Switched-capacitor current reference with reduced output ripple | |
JP2000114896A (ja) | 利得制御回路及びその制御方法 | |
JP5788146B2 (ja) | 発振回路 | |
JP6657962B2 (ja) | 半導体集積装置 | |
JP2012175420A (ja) | 定電流回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150824 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150828 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5802095 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |