JP2013074265A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2013074265A
JP2013074265A JP2011214516A JP2011214516A JP2013074265A JP 2013074265 A JP2013074265 A JP 2013074265A JP 2011214516 A JP2011214516 A JP 2011214516A JP 2011214516 A JP2011214516 A JP 2011214516A JP 2013074265 A JP2013074265 A JP 2013074265A
Authority
JP
Japan
Prior art keywords
chip
semiconductor
semiconductor device
semiconductor chip
reinforcing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011214516A
Other languages
English (en)
Inventor
Mitsuhisa Watabe
光久 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2011214516A priority Critical patent/JP2013074265A/ja
Publication of JP2013074265A publication Critical patent/JP2013074265A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】チップ積層体を構成する半導体チップのクラックを防止しつつ、半導体装置のコストアップを抑制する手段を提供する。
【解決手段】半導体装置１はチップ積層体１１と絶縁材料から成る補強層１６を有する。チップ積層体１１は、貫通電極１３を有する複数の半導体チップ１０が互いに積層されて成る。補強層１６は、チップ積層体１１の一方の端に位置する第１の半導体チップ１０の、チップ積層体１１の他の半導体チップとは反対側の一面に形成されている。
【選択図】図１

Description

本発明は、ＣｏＣ（Chip on Chip）型の半導体装置及びその製造方法に関する。
近年、電子機器の小型化や高機能化に伴って、複数の半導体チップが互いに積載されたチップ積層体を有するＣｏＣ型の半導体装置が検討されている。ＣｏＣ型の半導体装置の製造方法としては、配線基板あるいは支持基板上に貫通電極を有する複数の半導体チップを順次積載し、各半導体チップ間の隙間をアンダーフィル材で埋めた後、アンダーフィル材を含む複数の半導体チップ全体を覆うように樹脂で封止する方法が知られている。
特許文献１には、チップ積層体の最上段の半導体チップの上にサポートチップが配置された半導体装置が開示されている。サポートチップは、チップ積層体の最上段の半導体チップの貫通電極と電気的に接続可能な電極を有する基板である。サポートチップの例として、回路機能を有する半導体チップや不良品の半導体チップなどが挙げられている。チップ積層体を形成する半導体チップの貫通電極の膨張または収縮等によって最上段の半導体チップに応力が生じたとき、この応力はサポートチップにかかる。これにより、半導体チップのクラックを抑制することができる。
特開２０１１−１２９６８４号公報
特許文献１に記載された半導体装置では、貫通電極と電気的に接続可能な電極等の構造を有するサポートチップが必要であるため、半導体装置のコストアップにつながる。また、携帯機器等の小型化および薄型化により半導体装置の小型化が望まれているが、サポートチップによって半導体装置の厚さが増すという問題も生じ得る。
そこで、チップ積層体を構成する半導体チップのクラックを防止しつつ、半導体装置のコストアップを抑制できる半導体装置、およびその製造方法が望まれる。
半導体装置はチップ積層体と絶縁材料から成る補強層を有する。チップ積層体は、貫通電極を有する複数の半導体チップが互いに積層されて成る。補強層は、チップ積層体の一方の端に位置する第１の半導体チップの、チップ積層体の他の半導体チップとは反対側の一面に形成されている。
半導体装置の製造方法は、貫通電極を有する一の半導体チップの一方の面に絶縁材料から成る補強層を形成するステップと、一の半導体チップの、補強層が形成された面とは反対側に、貫通電極を有する別の半導体チップを積層するとともに、両方の半導体チップの貫通電極同士を電気的に接続するステップと、を含む。
上記の構成よれば、製造過程等での温度変化に起因して半導体チップの貫通電極が膨張又は収縮したとしても、半導体チップに生じた応力が補強層にかかるため、半導体チップのクラックを防止できる。また、補強層は半導体チップの貫通電極と電気的に接続される必要がなく、絶縁層から形成されていれば良いため、半導体装置のコストアップを抑制することができる。
一実施形態の半導体装置の構成を示す断面図である。 補強層が形成された半導体チップを作成する方法を示す断面図である。 チップ積層体を形成する工程を示す断面図である。 チップ積層体へ第１の樹脂層を充填する工程の一例を示す断面図である。 半導体装置の組立フローの一例を示す断面図である。
以下、本発明の実施形態について図面を用いて説明する。図１は、一実施形態における半導体装置の概略構成を示す断面図である。
半導体装置１は、複数の半導体チップ１０が互いに積載されて成るチップ積層体１１を有する。チップ積層体１１は、例えば、メモリ回路が形成された４つのメモリチップ１０と、最下段に配置された１つのＩＦ（インターフェース）チップ１０と、を有する。半導体チップの積層方向の最下段の半導体チップ１０は、配線基板２０に対向して設けられている。互いに積層された半導体チップ１０は、４つに限られず、２以上の任意の個数であれば良い。
半導体チップ１０は貫通電極１３を有する。貫通電極１３の両端部は、半導体チップ１０の表面から突出したバンプ電極１２を形成している。互いに隣接した半導体チップ１０のバンプ電極１２同士が接続されることにより、半導体チップ１０は貫通電極１３を介して互いに電気的に接続されている。チップ積層体１１の最上段の半導体チップ１０上に補強層１６が設けられている。補強層１６は、例えばポリイミドのような絶縁材料からなる。半導体チップ１０のチップ厚は例えば５０μｍであることが好ましい。補強層１６は、チップ厚と同等程度の５０μｍの厚みであることが好ましい。補強層１６は、第１の半導体チップ１０の一方の面全体を覆っていることが好ましい。
チップ積層体１１の最上段に位置する半導体チップ１０の上面に絶縁材料から成る補強層１６を設けたことにより、貫通電極１３の熱膨張又は収縮によって最上段の半導体チップ１０に集中する応力を補強層１６で受けることができる。これにより、最上段の半導体チップ１０のクラックを防止することができる。補強層１６は半導体チップ１０の貫通電極１３と電気的に接続される必要がなく、絶縁材料から形成されていれば良い。そのため、半導体装置１のコストアップを抑制することができる。また、特許文献１に記載された半導体装置のように、電極や回路などの構成を有するサポートチップを用いる必要が無いため、半導体装置１の薄型化を図ることができる。
チップ積層体１１の周囲および半導体チップ１０間の隙間には、第１の樹脂層１４が形成されている。図１に示す例では、第１の樹脂層１４は、半導体装置１を側方から見たときに、略台形状の断面になっている。第１の樹脂層１４は、例えばアンダーフィル材を用いて形成される。
配線基板２０には、例えば両面に所定の配線が形成されたガラスエポキシ基板が用いられる。各配線は後述する接続パッド２１やランド２３を除いてソルダーレジスト膜等の絶縁膜によって覆われている。配線基板２０の一方の面には、半導体チップ１０と接続するための複数の接続パッド２１が形成されている。配線基板２０の他方の面には外部電極となる金属ボール２２を接続するための複数のランド２３が形成されている。これらの接続パッド２１は、ガラスエポキシ基板に設けられた配線によって所定のランド２３と電気的に接続されている。接続パッド２１には、例えばＡｕやＣｕ等から成るワイヤバンプ１５が形成されている。ワイヤバンプ１５は半導体チップ１０のバンプ電極１２と接続されている。
また、チップ積層体１１と配線基板２０とは、非導電性ペースト（Non Conductive Paste：ＮＣＰ）等の接着部材２４によって接着固定される。接着部材２４によりワイヤバンプ１５と半導体チップ１０のバンプ電極１２との接合部位が保護されている。配線基板２０上のチップ積層体１１は第２の樹脂層２５によって封止されている。
図２は、補強層１６が形成された半導体チップ１０を作成する方法の一例を示す断面図である。半導体チップ１０は、各々のチップとなるチップ領域３２を有する多数個取りの半導体ウエハ３１を用いて作成することが好ましい。半導体ウエハ３１は、例えばシリコンからなる半導体基板の一面に所定の回路と複数の電極パッドが形成されたチップ領域３２を複数有している。それぞれのチップ領域３２の電極パッド上に、メッキ等によりバンプ電極１２が所定の高さで形成されている。半導体ウエハ３１の、バンプ電極１２が形成されている一面は、接着材層３０を介してガラス基板３３に保持される。次に、半導体ウエハ３１の裏面（バンプ電極１２が形成されていない方の面）を研削し、半導体ウエハ３１を所定の厚さ、例えば５０μｍ程度まで薄型化する。これにより、図２（ａ）に示す半導体ウエハ３１が用意される。
次に、半導体ウエハ３１の裏面側から、それぞれのチップ領域３２のバンプ電極１２に対応する位置に、半導体基板を貫通する貫通孔を形成する。その後、メッキ法等により貫通孔を導体で埋める。これにより、図２（ｂ）に示すように、貫通電極１３および半導体ウエハ３１の裏面側のバンプ電極１２が形成される。
次に、図２（ｃ）に示すように、半導体ウエハ３１の裏面全体に所定の厚さの絶縁材料から成る補強層１６を形成する。補強層１６は、例えば５０μｍの厚みのポリイミドを用いることができる。補強層１６は、例えばポリイミド基板を半導体ウエハ３１に接着固定することで形成される。なお、補強層１６は、ポリイミド樹脂を、スピンコート法により塗布して形成することもできる。
次に、図２（ｄ）に示すように、半導体ウエハ３１の裏面の補強層１６をダイシングテープ３４に保持する。その後、ガラス基板３３と半導体ウエハ３１とを接着する接着材層３０に、ガラス基板３３側から所定の光を照射することで、接着材層３０の接着力を低下させた状態で、半導体ウエハ３１からガラス基板３３を除去する。また、半導体ウエハ３１に付着した接着材層３０も除去する。これにより、図２（ｅ）に示すように、半導体ウエハ３１は、補強層１６を介してダイシングテープ３４に保持された状態となる。
その後、図２（ｆ）に示すように、高速回転するダイシングブレード３５により、ダイシングラインに沿って、半導体ウエハ３１および補強層１６を切断する。これにより、半導体ウエハ３１は、個々の半導体チップ１０に分割される。
その後、ダイシングテープ３４から半導体チップ１をピックアップすることにより、図２（ｇ）に示すように、補強層１６が形成された半導体チップ１０が作成される。
図３は、チップ積層体１１を形成する工程を示す断面図である。図３（ａ）に示すように、半導体チップ１０は、補強層１６が形成された面を下に向けて、ステージ１００上に保持される。半導体チップ１０には平坦な表面を有する補強層１６が形成されているため、半導体チップ１０はステージ１００に良好に保持される。また、ステージ１００は、吸引孔１０１を有し、半導体チップ１０を吸引保持するものであることが好ましい。
図３（ｂ）に示すように、吸着ステージ１００上に保持した１段目の半導体チップ１０の上に２段目の半導体チップ１０を搭載する。その際、ボンディングツール１１０の吸着孔１１２を介して２段目の半導体チップ１０が吸引されるため、２段目の半導体チップ１０はボンディングツール１１０から落ちない。１段目の半導体チップ１０のバンプ電極１２と、２段目の半導体チップ１０のバンプ電極１２とを電気的に接続することで、１段目半導体チップ１０上に２段目の半導体チップ１０が積層される。
バンプ電極１２どうしの接合には、例えば図３（ｂ）に示すように、高温に設定したボンディングツール１１０により半導体チップ１０に所定の荷重を加える熱圧着法を用いることができる。なお、２つの半導体チップの接合には、超音波を印加しつつ圧着する超音波圧着法、あるいはこれと熱圧着法とを併用する超音波熱圧着法を用いてもよい。
２段目の半導体チップ１０の上に、図３（ｂ）と同様な手順で、３段目の半導体チップ１０を接続固定する。続いて、４段目及び５段目の半導体チップ１０についても、図３（ｂ）と同様な手順で、それぞれの下の半導体チップ１０と接続固定する。これにより、半導体チップ１１が互いに積層されて成るチップ積層体１１が形成される。図３（ｃ）に示すチップ積層体１１は、図１に示したチップ積層体１１の上下を逆にしたものである。
図４は、チップ積層体１１の周囲および半導体チップ１０間に第１の樹脂層を形成する工程の一例を示す断面図である。チップ積層体１１は、例えば図４（ａ）に示すように、ステージ１２０に貼り付けられた塗布用シート１２１の上に載置される。このとき、チップ積層体１１の積層方向の端に位置する半導体チップ１０に形成された補強層１６が、塗布用シート１２１に保持されることが好ましい。塗布用シート１２１は、フッ素系シートやシリコーン系接着材が塗布されたシート等のように、第１の樹脂層１４（例えば、アンダーフィル材）に対する濡れ性が悪い材料であることが好ましい。なお、塗布用シート１２１は、ステージ１２０上に直接貼る必要はなく、平坦な面上であればどこでもよく、例えばステージ１２０上に載置した所定の治具等に貼ってもよい。
塗布用シート１２１上に載置された複数の半導体チップ１０には、図４（ｂ）に示すように、その端部近傍からディスペンサ１３０により第１の樹脂層１４が供給される。第１の樹脂層１４は、チップ積層体１１の周囲にフィレットを形成しつつ、半導体チップ１０どうしの隙間へ毛細管現象によって進入し、半導体チップ１０間の隙間を埋める。第１の樹脂層１４が形成されたチップ積層体１１を所定の温度でキュア（熱処理）することで、第１の樹脂層１４を熱硬化させる（図４（ｃ）参照）。このようにして、チップ積層体１１の周囲および半導体チップ１０間に設けられた第１の樹脂層１４の一面１４ａが、補強層１６の一面１６ａと同一平面を形成する。
上記のように、平坦な表面を有する補強層１６を下にしてチップ積層体１１がステージ上に保持されるため、第１の樹脂層１４を充填する際に、補強層１６と塗布用シート１２１との間へ第１の樹脂層１４が回りこむことを防止できる。
また、第１の樹脂層１４に対する濡れ性が悪い材料から成る塗布用シート１２１を用いれば、第１の樹脂層１４の広がりが抑制されてフィレット幅が大きくなることがなく、熱硬化時における塗布用シート１２１への第１の樹脂層１４の付着も防止される。
第１の樹脂層１４の熱硬化後、チップ積層体１１は、図４（ｄ）に示すように、塗布用シート１２１からピックアップされる。塗布用シート１２１が第１の樹脂層１４に対する濡れ性が悪い材料であれば、チップ積層体１１を塗布用シート１２１から容易にピックアップできる。
なお、チップ積層体１１に第１の樹脂層１４を供給する際にチップ積層体１１が位置ずれを起こすおそれのある場合は、樹脂接着材を用いてチップ積層体１１を塗布用シート１２１に仮固着してもよい。
図５は、半導体装置の組立フローの一例を示す断面図である。まず、マトリックス状に配置された複数の製品形成部２６を備えた配線基板２０を準備する。製品形成部２６は、各々が半導体装置１の配線基板２０となる部位である。各製品形成部２６には所定のパターンの配線が形成されており、各配線は接続パッド２１及びランド２３を除いてソルダーレジスト膜等の絶縁膜によって覆われている。この配線基板２０の製品形成部２６間が各半導体装置１を個々に切り離す際のダイシングラインとなる。
配線基板２０の一方の面には、チップ積層体１１と接続するための複数の接続パッド２１が形成され、他方の面には外部端子となる金属ボール２２を接続するための複数のランド２３が形成されている。これら接続パッド２１は、所定のランド２３と配線によって接続されている。
接続パッド２１の上にはワイヤバンプ１５が設けられている。ワイヤバンプ１５は、不図示のワイヤボンディング装置を用いて、溶融して先端がボール状になったＡｕやＣｕ等のワイヤを配線基板２０の接続パッド２１上に、例えば超音波熱圧着法によって接合し、その後、ワイヤを引き切ることで形成することができる。ワイヤバンプ１５を配線基板２０側に形成することで、半導体チップ１０の貫通電極１３のサイズの小型化や狭ピッチ化を図ることができる。
なお、本実施形態では、チップ積層体１１と配線基板２０との接続を容易にするために、接続パッド２１上にワイヤバンプ１５を形成する例を示しているが、チップ積層体１１を構成する半導体チップのバンプ電極１２に配線基板２０の接続パッド２１を直接接続してもよい。
上述のようにして、配線基板２０の準備が完了すると、配線基板２０の各製品形成部２６上にそれぞれ絶縁性の接着部材２４、例えばＮＣＰをディスペンサにより塗布する。次に、図５（ａ）に示すように、チップ積層体１１の最上段の半導体チップに形成された補強層１６をボンディングツール１６０等で吸着保持し、配線基板２０の製品形成部２６上にチップ積層体１１をそれぞれ搭載する。最下段の半導体チップ１０の各バンプ電極１２と配線基板２０の各ワイヤバンプ１５とを、例えば熱圧着法を用いて接合する。このとき、配線基板２０上に塗布していた接着部材２４がチップ積層体１１と配線基板２０との間に充填され、配線基板２０とチップ積層体１１とが接着固定される。チップ積層体１１の周囲にはテーパ状に第１の樹脂層１４が形成されているため、接着部材２４の這い上がりを防止できる。これにより、ボンディングツール１６０へ接着部材２４が付着することによるチップ積層体１１の破損や接合不良等を低減できる。
図５（ａ）に示すように、ボンディングツール１６０は、平坦な補強層１６の一面と、当該一面と同一平面を形成する第１の樹脂層１４の一面１４ａとを保持する。そのため、ボンディングツール１６０は、チップ積層体１１を良好に保持することができる。
チップ積層体１１を配線基板２０に搭載するときの熱圧着において、チップ積層体１１が第１の樹脂層１４の熱硬化温度よりも高くなることがある。この場合、チップ積層体１１の貫通電極１３が膨張し、また、その後の温度低下に伴って貫通電極１３が収縮しても、貫通電極１３の膨張又は収縮によって最上段の半導体チップ１０に生じる応力は補強層１６にかかる。したがって、最上段の半導体チップ１０のクラックが防止される。
チップ積層体１１が搭載された配線基板２０は、不図示のトランスファモールド装置の上型と下型から成る成型金型にセットされ、モールド工程に移行する。成型金型の上型には、複数のチップ積層体１１を一括して覆う不図示のキャビティが形成されており、該キャビティ内に配線基板２０上に搭載されたチップ積層体１１が収容される。次に、成型金型に設けられたキャビティ内に加熱溶融させた第２の樹脂層（封止樹脂）２５を注入し、チップ積層体１１全体を覆うように第２の樹脂層２５を充填する。第２の樹脂層２５には、例えばエポキシ樹脂等の熱硬化性樹脂を用いることができる。
続いて、キャビティ内を第２の樹脂層２５で充填した状態で、所定の温度でキュアすることで第２の樹脂層２５を熱硬化させる。さらに、所定の温度でベークすることで、第２の樹脂層２５を完全に硬化させる（図５（ｂ）参照）。このときのベーク温度が第１の樹脂層１４の熱硬化温度よりも高くなることがある。この場合、チップ積層体１１の貫通電極１３が膨張し、また、その後の温度低下に伴って貫通電極１３が収縮しても、貫通電極１３の膨張又は収縮によって生じる最上段の半導体装置１０の応力は補強層１６にかかる。したがって、最上段の半導体チップ１０のクラックが防止される。
また、本実施形態では、チップ積層体１１のチップ間を第１の樹脂層１４で封止した後、チップ積層体１１全体を覆う第２の樹脂層２５を形成するため、半導体チップ１０どうしの隙間でボイドが発生するのを抑制できる。
第２の樹脂層２５を形成した後、ボールマウント工程に移行し、図５（ｃ）に示すように配線基板２０の他方の面に形成されたランド２３に、半導体装置の外部端子となる金属ボール２２、例えば半田ボールを接続する。
ボールマウント工程では、配線基板２０の各ランド２３の位置と対応した複数の吸着孔を備えたマウントツール１７０を用いて複数の金属ボール２２を吸着保持し、各金属ボール２２にフラックスを転写した後、各金属ボール２２を配線基板２０のランド２３上に一括して搭載する。全ての製品形成部２６に対する金属ボール２２の搭載が完了した後、配線基板２０をリフローすることで各金属ボール２２と各ランド２３とを接続する。
図５（ｃ）に示す工程のリフローの温度が第１の樹脂層１４の熱硬化温度よりも高くなることがある。この場合、チップ積層体１１の貫通電極１３が膨張し、また、その後の温度低下に伴って貫通電極１３が収縮しても、貫通電極１３の膨張又は収縮によって最上段の半導体装置１０に生じる応力は補強層１６にかかる。したがって、最上段の半導体チップ１０のクラックが防止される。
金属ボール２２の接続が完了すると、基板ダイシング工程に移行し、所定のダイシングラインで個々の製品形成部２６を切断分離することで半導体装置１を形成する。基板ダイシング工程では、第２の樹脂層２５にダイシングテープ１８０を貼着することで製品形成部２６を支持する。そして、図５（ｄ）に示すように、不図示のダイシング装置が備えるダイシングブレード１８１により所定のダイシングラインで切断することで製品形成部２６毎に分離する。切断分離後、ダイシングテープ１８０を製品形成部２６からピックアップすることで、図１に示したＣｏＣ型の半導体装置１が得られる。
本実施形態によれば、上記のように、製造プロセス中の温度変化に起因する貫通電極１３の膨張や収縮によって生じる応力が、チップ積層体１１の最上段の半導体チップに形成された補強層１６に移行されるため、半導体チップ１０がクラックすることを防止できる。
以上、本発明者によってなされた発明を実施形態に基づいて説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更が可能であることは言うまでもない。
１ 半導体装置
１０ 半導体チップ
１１ チップ積層体
１２ バンプ電極
１３ 貫通電極
１４ 第１の樹脂層
１５ ワイヤバンプ
１６ 補強層
２０ 配線基板
２１ 接続パッド
２２ 金属ボール
２３ ランド
２５ 第２の樹脂層

Claims (5)

  1. 貫通電極を有する複数の半導体チップが互いに積層されたチップ積層体と、
    前記チップ積層体の一方の端に位置する第１の半導体チップの、前記チップ積層体の他の半導体チップとは反対側の一面に形成された、絶縁材料から成る補強層と、を有する半導体装置。
  2. 前記補強層は、前記第１の半導体チップの前記一面全体に形成されている、請求項１に記載の半導体装置。
  3. 前記チップ積層体の周囲および前記複数の半導体チップ間に設けられた樹脂層を有し、
    前記樹脂層の一面が前記補強層の一面と同一平面を形成している、請求項１または２に記載の半導体装置。
  4. 前記チップ積層体の前記一方の端とは反対側の端に設けられた第２の半導体チップに対向して配置された配線基板を有する、請求項１から３のいずれか１項に記載の半導体装置。
  5. 貫通電極を有する一の半導体チップの一方の面に絶縁材料から成る補強層を形成するステップと、
    前記一の半導体チップの、前記補強層が形成された面とは反対側に、貫通電極を有する別の半導体チップを積層するとともに、両方の前記半導体チップの前記貫通電極同士を電気的に接続するステップと、を含む半導体装置の製造方法。
JP2011214516A 2011-09-29 2011-09-29 半導体装置およびその製造方法 Withdrawn JP2013074265A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011214516A JP2013074265A (ja) 2011-09-29 2011-09-29 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011214516A JP2013074265A (ja) 2011-09-29 2011-09-29 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2013074265A true JP2013074265A (ja) 2013-04-22

Family

ID=48478466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011214516A Withdrawn JP2013074265A (ja) 2011-09-29 2011-09-29 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2013074265A (ja)

Similar Documents

Publication Publication Date Title
JP5570799B2 (ja) 半導体装置及びその製造方法
US8575763B2 (en) Semiconductor device and method of manufacturing the same
JP5579402B2 (ja) 半導体装置及びその製造方法並びに電子装置
US20100261311A1 (en) Method of manufacturing a semiconductor device
US11195819B2 (en) Semiconductor device
US9029199B2 (en) Method for manufacturing semiconductor device
US20160329304A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20150214207A1 (en) Chip stack, semiconductor devices having the same, and manufacturing methods for chip stack
US20120252165A1 (en) Method for manufacturing a semiconductor device
JP2012069903A (ja) 半導体装置及びその製造方法
US20150371970A1 (en) Semiconductor device and method for manufacturing the same
JP2012142536A (ja) 半導体装置及びその製造方法
US10553560B2 (en) Semiconductor device having multiple semiconductor chips laminated together and electrically connected
US8889483B2 (en) Method of manufacturing semiconductor device including filling gap between substrates with mold resin
JP2012146853A (ja) 半導体装置の製造方法
JP2012248732A (ja) 半導体チップ、半導体装置および半導体装置の製造方法
TW201448071A (zh) 晶片堆疊、具有晶片堆疊之半導體裝置及晶片堆疊之製造方法
JP2012015446A (ja) 半導体装置の製造方法
JP2014192171A (ja) 半導体装置及びその製造方法
JP2012089579A (ja) 半導体装置の製造方法
JP2012138394A (ja) 半導体装置の製造方法
JP2013074265A (ja) 半導体装置およびその製造方法
JP2012099693A (ja) 半導体装置の製造方法
JP2014026997A (ja) 半導体装置
JP2012174900A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130730

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140411

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20141202