JP2013064655A - 波形測定装置 - Google Patents

Abstract

【課題】異なるアクイジションデータ格納領域に取り込まれた波形データを同時に解析してそれらの解析結果を同時に表示できる波形測定装置を実現する。
【解決手段】各データ格納領域に取り込まれた波形データに対する解析完了を確認する複数の解析確認部と、前記各データ格納領域への波形データの取り込みを制御する格納制御部と、次波形取込指示部と、アクイジションステータス監視部とを具備し、前記アクイジションステータス監視部は、前記解析確認部の解析確認出力信号に基づき前記各データ格納領域に取り込まれた波形データに対する解析がそれぞれ完了したことを確認すると前記次波形取込指示部にその旨を通知し、前記次波形取込指示部は前記アクイジションステータス監視部からの通知を確認すると前記各データ格納領域への次の波形データの取り込みを指示する。
【選択図】図１

Description

本発明は、波形測定装置に関し、詳しくは、波形解析機能の改善に関する。

図５は、たとえば自動車に実装されているシリアルバスを流れる電気信号の測定解析などにも用いられる波形測定装置の一例を示す基本ブロック図である。図５において、入力端子１に入力されるシリアルバスを流れる電気信号は、アッテネータ２→プリアンプ３の信号経路を経て適正な振幅に調整された後、たとえば１００ＭＳ／ｓで高速サンプリングを行うＡ／Ｄ変換器４に入力されて波形データとしてのデジタル信号に変換される。

Ａ／Ｄ変換器４の出力データは、メモリ制御部５に入力される。メモリ制御部５には、ＡＣＱ（アクイジション）メモリ６、測定処理部７およびＣＰＵ８が接続されている。なお、メモリ制御部５には、メインデータ格納制御部５ａとサブデータ格納制御部５ｂと次波形取込制御部５ｃが設けられている。ＡＣＱメモリ６には、メインデータ格納領域６ａとサブデータ格納領域６ｂが設けられている。

ＣＰＵ８には、メインメモリ９および内部バスＢが接続されている。内部バスＢには、表示処理部１０、操作設定部１１、サブ側解析部１２、メイン側解析部１３、解析状態監視部１４などの各機能ブロックが接続されている。表示処理部１０には表示部１５が接続されている。

プリアンプ３の出力端子にはトリガ検出部１６も接続され、トリガ検出部１６の出力端子はメモリ制御部５に接続されている。また、トリガ検出部１６にはトリガ設定部１７の出力端子も接続され、トリガ設定部１７は内部バスＢに接続されている。

このような構成において、ユーザーは操作設定部１１を操作し、メインデータ格納制御部５ａにＡ／Ｄ変換器４から高速で変換出力される波形データをたとえば１０ｋＳ／ｓの低速サンプリングデータになるように間引いてメインデータ格納領域６ａに取り込むための時間軸とサンプリング・レートを設定するとともに、トリガ条件が成立した場合にＡ／Ｄ変換器４から出力される高速変換データを所定期間サブデータ格納制御部５ｂに取り込むためのプリアンプ３からＡ／Ｄ変換器４に入力される電気信号に対するトリガ条件をトリガ設定部１７を介してトリガ検出部１６に設定する。

これにより、Ａ／Ｄ変換器４から高速変換出力される波形データは、メインデータ格納制御部５ａの制御にしたがって連続的に低速サンプリングデータに間引きされてメインデータ格納領域６ａに取り込まれるとともに、トリガ条件が成立した場合にはサブデータ格納制御部５ｂの制御にしたがって所定期間の高速変換データがサブデータ格納制御部５ｂに取り込まれる。

これらＡＣＱメモリ６のメインデータ格納領域６ａに格納されるメイン波形データおよびサブデータ格納領域６ｂに格納されるサブ波形データは、表示処理部１０を介して表示部１５に表示される。

測定処理部７は、ＡＣＱメモリ６のサブデータ格納制御部５ｂに取り込まれた波形データに基づき、立ち上がり時間や立ち下がり時間、パルス幅、パルス振幅など、測定信号波形に関する各種パラメータの測定を行う。これら各種パラメータの測定値は、たとえば測定処理部７の内部に設けられているメモリに格納される。

サブ側解析部１２およびメイン側解析部１３は、それぞれに適した「時間軸」と「サンプリング・レート」で波形データを取り込むことにより、解析することができる。図６はサブ側解析部１２における解析例の表示画面例図であり、２値化された波形データ（０，１）に対し定義されたプロトコルを解析した例を示している。図６において、「Break」は通信開始を表し、続く「０ｘ５５」は同期ビットを表し、次の「０ｘＡＡ」はデータの宛先を表し、次の「０ｘ５５」はデータ列を表している。

解析状態監視部１４は、サブ側解析部１２およびメイン側解析部１３の波形データ解析状態を監視し、いずれかの解析部の波形解析が終了したことを確認すると、メモリ制御部５の次波形取込指示部５ｃに波形解析終了を通知する。これにより、次波形取込指示部５ｃは、メインデータ格納制御部５ａまたはサブデータ格納制御部５ｂに次の波形取込を指示する。

図７は、ＡＣＱメモリ６のメインデータ格納領域６ａおよびサブデータ格納領域６ｂにそれぞれ異なる２系統の「時間軸」と「サンプリング・レート」で波形データを取り込み表示する表示画面例図である。

図７の表示機能を使用することで、画面の上側領域には遅いサンプリング・レート（たとえば１０ｋＳ／ｓ）でメインデータ格納領域６ａに長時間にわたる波形データをたとえば「メイン側」として表示でき、画面下側領域にはトリガが検出された場合に高速のサンプリング・レート（たとえば１００ＭＳ／ｓ）でサブデータ格納領域６ｂに取り込まれる所定区間の波形データをたとえば「サブ側」として拡大表示できるとともに、サブ側の波形データについては各種パラメータの測定結果も表示できる。

図８は図５における波形データ取込動作の流れを説明するフローチャートであり、サブデータ格納領域６ｂに波形データ取込中もサブ側解析部１２の解析結果を同期させる場合を示している。

メモリ制御部５に対し、ＣＰＵ８を介して波形取込開始が指示されると、メモリ制御部５はメインデータおよびサブデータの波形取込を開始する（ステップＳ１）。

メインデータ格納制御部５ａはメインデータ格納領域６ａにＡ／Ｄ変換器４の出力データに基づく所定のメイン波形データが格納されるように制御し、サブデータ格納制御部５ｂはサブデータ格納領域６ｂに所定期間のＡ／Ｄ変換器４の出力データがサブ波形データとして格納されるように制御する（ステップＳ２）。

これらＡＣＱメモリ６のメインデータ格納領域６ａに格納されるメイン波形データおよびサブデータ格納領域６ｂに格納されるサブ波形データは、表示処理部１０を介して表示部１５に表示される（ステップＳ３）。

サブ側解析部１２が有効になると（ステップＳ４）、解析タスクが始動されて（ステップＳ１１）、サブデータ格納領域６ｂに格納されるサブ波形データに対する解析が実行され（ステップＳ１２）、解析結果が表示部１５の表示画面にＧＵＩ表示されて（ステップＳ１３）、解析タスクは終了し（ステップＳ１４）、次の波形を取り込むか否かの判断ステップＳ５に遷移する。

メモリ制御部５は、波形データアクイジションのステータスが「Ｒｕｎ」であればステップ１に戻って一連の処理を繰り返して実行し、ステータスが「Ｒｕｎ」でなければ波形データ取込を終了する（ステップＳ５）。

特許文献１には、シリアルバスを流れる波形パターン解析を効率よく行える波形測定器の構成が記載されている。

非特許文献１には、高速現象と低速現象が混在する波形データの測定に適した波形測定器の構成が記載されている。

特開２００２−３１１０６０

中山 悦郎、外３名、「スコープコーダＤＬ７５０」、横河技報、横河電機株式会社、２００３年、Ｖｏｌ．４７ Ｎｏ．１（２００３） ｐ．２７−３０

しかし、図５に示す従来の構成によれば、図６に示すように設定された「時間軸」と「サンプリング・レート」で観測された波形に対する異常信号などは解析できるものの、その測定範囲を超えた「時間軸」や「サンプリング・レート」の設定で解析できるたとえば物理層とアプリケーション層などの異なる測定域で発生する異常を同時に観察することはできない。

また、図７に示すようにサブ側の表示領域に表示されている波形に対しては解析することができるが、メイン側およびサブ側のそれぞれの表示領域に表示された波形に対して同時に解析することはできず、メイン側とサブ側を同時に解析することで有用となるような解析方法を示すこともできなかった。

本発明は、これらの課題を解決するものであり、その目的は、異なるアクイジションデータ格納領域に取り込まれた波形データを同時に解析してそれらの解析結果を同時に表示できる波形測定装置を実現することにある。

このような課題を達成するために、本発明のうち請求項１記載の発明は、
同時に異なる「時間軸」と「サンプリング・レート」でアクイジションメモリの異なるデータ格納領域に取り込まれた波形データを同時に解析して、それらの解析結果を共通の表示画面上に同時に表示させる波形測定装置であって、
前記各データ格納領域に取り込まれた波形データに対する解析がそれぞれ完了したことを確認する複数の解析確認部と、
前記アクイジションメモリへの波形データの取り込みを制御するメモリ制御部に設けられ前記各データ格納領域への波形データの取り込みを制御する複数の格納制御部と、次の波形データの取り込みを指示する次波形取込指示部と、前記アクイジションメモリへの波形データの取り込み状態を監視するアクイジションステータス監視部とを具備し、
前記アクイジションステータス監視部は、前記複数の解析確認部の解析確認出力信号に基づき前記各データ格納領域に取り込まれた波形データに対する解析がそれぞれ完了したことを確認すると前記次波形取込指示部にその旨を通知し、前記次波形取込指示部は前記アクイジションステータス監視部からの通知を確認すると前記各データ格納領域への次の波形データの取り込みを指示することを特徴とする。

請求項２の発明は、請求項１記載の波形測定装置において、
前記アクイジションメモリには第１の波形データ格納領域と第２の波形データ格納領域が設けられていて、第１の波形データ格納領域には第１の格納制御部で連続的に低速サンプリングデータに間引きされた波形データが取り込まれ、第２の波形データ格納領域には所定のトリガ条件が成立したときに第２の格納制御部の制御にしたがって所定期間の高速変換データが取り込まれることを特徴とする波形測定装置である。

請求項３記載の発明は、請求項１または請求項２に記載の波形測定装置において、
自動車に実装されているシリアルバスを流れる電気信号を測定解析することを特徴とする。

これらの構成により、異なるアクイジションデータ格納領域に取り込まれた波形データを同時に解析してそれらの解析結果を同時に表示でき、異常現象把握の的確性を高めることができる。

本発明の一実施例を示すブロック図である。 本発明に基づく同時解析の表示画面例図である。 図１における波形データ取込動作の流れを説明するフローチャートである。 インバータの電力損失を検証するための波形測定解析例図である。 従来の波形測定装置の一例を示す基本ブロック図である。 図５のサブ側解析部１２における解析例の表示画面例図である。 異なる２系統の「時間軸」と「サンプリング・レート」で波形データを取り込み表示する表示画面例図である。 図５における波形データ取込動作の流れを説明するフローチャートである。

以下、本発明の実施の形態について、図面を用いて詳細に説明する。図１は本発明の一実施例を示すブロック図であり、図５と共通する部分には同一の符号を付けている。図１において、メモリ制御部５には図５の構成に加えてＡＣＱステータス監視部５ｄが設けられている。そして、バスＢには、図５の監視状態監視部１４に代えて、サブ側解析確認部１８とメイン側解析確認部１９が設けられている。

メモリ制御部５に新たに設けられるＡＣＱステータス監視部５ｄは、サブ側解析確認部１８およびメイン側解析確認部１９の確認結果に基づき、ＡＣＱメモリ６への波形データの取り込み状態を監視する機能を有するものである。具体的には、サブ側解析確認部１８およびメイン側解析確認部１９の解析確認出力信号に基づき解析が完了したことを確認すると、次波形取込指示部５ｃにその旨を通知する。

次波形取込指示部５ｃは、ＡＣＱステータス監視部５ｄからサブ側解析確認部１８およびメイン側解析確認部１９の解析が完了したことの通知を確認すると、図５の構成と同様に、メインデータ格納制御部５ａおよびサブデータ格納制御部５ｂに対してＡＣＱメモリ６のメインデータ格納領域６ａおよびサブデータ格納領域６ｂにそれぞれ異なる２系統の「時間軸」と「サンプリング・レート」で次の波形取込を指示する。

図２は、ＡＣＱメモリ６のメインデータ格納領域６ａおよびサブデータ格納領域６ｂにそれぞれ異なる２系統の「時間軸」と「サンプリング・レート」で取り込まれた波形データに対する本発明に基づく同時解析の表示画面例図である。

図２において、画面の上側領域と下側領域には、それぞれ異なる「時間軸」と「サンプリング・レート」で取り込まれた同じ信号の波形データが表示されている。すなわち、画面の上側領域には遅いサンプリング・レート（たとえば１０ｋＳ／ｓ）でメインデータ格納領域６ａに長時間にわたる波形データがたとえば「メイン側」として表示され、画面下側領域にはトリガが検出された場合に高速のサンプリング・レート（たとえば１００ＭＳ／ｓ）でサブデータ格納領域６ｂに取り込まれる所定区間の波形データがたとえば「サブ側」として拡大表示される。

「メイン」側では、２値化されたデータ（０，１）に対し、定義されたプロトコルを解析し、さらにユーザーが予め定義した「データ変換テーブル」を通して、解析結果に変換されたデータのトレンド表示や、トレンドに対する測定結果表示を行っている。これらの解析結果をユーザーが参照することで、設計したデータのやり取りが実行されているかどうかを、アプリケーションの動作レベルで検証できる。

一方、「サブ」側では、１つのパケットやフレームに着目して、メインの時間軸に比べ短くサンプリング・レートも高速な設定で波形観測を行っている。解析結果には、従来の図６と同様に、この観測波形に対して２値化されたデータ（０，１）と定義されたプロトコルに従ってデコードされたデータが表示されている。この解析結果をユーザが参照することで電気的に正しく通信されているかどうか、ノイズの影響を受けてないか、正しくコンパレータが作動しているかなど、物理レイヤーでの検証を行うことができる。

これら２つの異なる測定条件の解析結果を同一の画面上に同時に表示することにより、アプリケーション層で起きている不具合かあるいは物理層で起きた不具合なのかを切り分けることができる。

図３は図１における波形データ取込動作の流れを説明するフローチャートであり、ＡＣＱメモリ６のメインデータ格納領域６ａおよびサブデータ格納領域６ｂに波形データ取込中もサブ側解析部１２およびメイン側解析部１３の解析結果を同期させる場合を示している。

メモリ制御部５に対し、ＣＰＵ８を介して波形取込開始が指示されると、メモリ制御部５はメインデータおよびサブデータの波形取込を開始する（ステップＳ１）。

メインデータ格納制御部５ａはメインデータ格納領域６ａにＡ／Ｄ変換器４の出力データに基づく所定のメイン波形データが格納されるように制御し、サブデータ格納制御部５ｂはサブデータ格納領域６ｂに所定期間のＡ／Ｄ変換器４の出力データがサブ波形データとして格納されるように制御する（ステップＳ２）。

これらＡＣＱメモリ６のメインデータ格納領域６ａに格納されるメイン波形データおよびサブデータ格納領域６ｂに格納されるサブ波形データは、表示処理部１０を介して表示部１５に表示される（ステップＳ３）。

メイン側解析部１３が有効になると（ステップＳ４）、解析タスクが始動されて（ステップＳ１１）、メインデータ格納領域６ａに格納されるメイン波形データに対する解析が実行され（ステップＳ１２）、解析結果が表示部１５の表示画面にＧＵＩ表示されて（ステップＳ１３）、解析タスクは終了し（ステップＳ１４）、サブ側解析部１２が有効か否かの判断ステップＳ５に遷移する。

サブ側解析部１２が有効になると（ステップＳ５）、再び解析タスクが始動されて（ステップＳ１１）、サブデータ格納領域６ｂに格納されるサブ波形データに対する解析が実行され（ステップＳ１２）、解析結果が表示部１５の表示画面にＧＵＩ表示されて（ステップＳ１３）、解析タスクは終了し（ステップＳ１４）、次の波形を取り込むか否かの判断ステップＳ６に遷移する。

メモリ制御部５は、波形データアクイジションのステータスが「Ｒｕｎ」であればステップ１に戻って一連の処理を繰り返して実行し、ステータスが「Ｒｕｎ」でなければ波形データ取込を終了する（ステップＳ６）。

このように構成される本発明の波形測定装置は、同時に異なる２系統の「時間軸」と「サンプリング・レート」で異なるアクイジションデータ格納領域に取り込まれた波形データを同時に解析して、それらの解析結果を共通の表示画面上に同時に表示させることにより、異常現象を把握する的確性を高めることができる。

なお、上記実施例では、シリアルバスを流れる電気信号をメイン側とサブ側で同時に解析し、関連性を有する解析結果を同時に表示させる例について説明したが、本発明はたとえば図４に示すように、インバータの電力損失を検証する場合の波形測定解析にも有効である。

図４において、メイン側では階調制御式インバータの各インバータの出力波形を加算すして擬似正弦波を生成し、その生成された波形データに対して解析を実行することにより波形品位や出力特性についての検証を行っている。一方、サブ側では、各インバータのスイッチング時の電圧と電流の変化に着目し、電源ＯＮ／ＯＦＦ区間の切替時に発生するスイッチング損失を解析している。

これらにより、サブ側で解析している各インバータのスイッチング時の損失がメイン側で解析しているインバータの出力波形にどのような影響を及ぼしているかを、メイン側とサブ側がそれぞれ異なる設定条件で観測することで的確に検証できる。

このように、本発明の波形測定装置は、測定対象となる試験物に対して、異なる２つの事象を観測できる設定条件で波形データを取り込み、それぞれ関連しあう解析結果を表示することができ、異常現象の把握のみならず特性などの品質の解析にも有効である。

以上説明したように、本発明によれば、異なるアクイジションデータ格納領域に取り込まれた波形データを同時に解析してそれらの解析結果を同時に表示できる波形測定装置が実現でき、波形データに基づく異常現象の把握や各種電気特性などの品質解析にも好適である。

１ 入力端子
２ アッテネータ
３ プリアンプ
４ Ａ／Ｄ変換器
５ メモリ制御部
５ａ メインデータ格納制御部
５ｂ サブデータ格納制御部
５ｃ 次波形取込制御部
５ｄ ＡＣＱステータス監視部
６ ＡＣＱ（アクイジション）メモリ
７ 測定処理部
８ ＣＰＵ
９ メインメモリ
１０ 表示処理部
１１ 操作設定部
１２ サブ側解析部
１３ メイン側解析部
１４ 解析状態監視部
１５ 表示部
１６ トリガ検出部
１７ トリガ設定部
１８ サブ側解析確認部
１９ メイン側解析確認部
Ｂ 内部バス

Claims (3)

1. 同時に異なる「時間軸」と「サンプリング・レート」でアクイジションメモリの異なるデータ格納領域に取り込まれた波形データを同時に解析して、それらの解析結果を共通の表示画面上に同時に表示させる波形測定装置であって、
   前記各データ格納領域に取り込まれた波形データに対する解析がそれぞれ完了したことを確認する複数の解析確認部と、
   前記アクイジションメモリへの波形データの取り込みを制御するメモリ制御部に設けられ前記各データ格納領域への波形データの取り込みを制御する複数の格納制御部と、次の波形データの取り込みを指示する次波形取込指示部と、前記アクイジションメモリへの波形データの取り込み状態を監視するアクイジションステータス監視部とを具備し、
   前記アクイジションステータス監視部は、前記複数の解析確認部の解析確認出力信号に基づき前記各データ格納領域に取り込まれた波形データに対する解析がそれぞれ完了したことを確認すると前記次波形取込指示部にその旨を通知し、前記次波形取込指示部は前記アクイジションステータス監視部からの通知を確認すると前記各データ格納領域への次の波形データの取り込みを指示することを特徴とする波形測定装置。
2. 前記アクイジションメモリには第１の波形データ格納領域と第２の波形データ格納領域が設けられていて、第１の波形データ格納領域には第１の格納制御部で連続的に低速サンプリングデータに間引きされた波形データが取り込まれ、第２の波形データ格納領域には所定のトリガ条件が成立したときに第２の格納制御部の制御にしたがって所定期間の高速変換データが取り込まれることを特徴とする請求項１記載の波形測定装置。
3. 自動車に実装されているシリアルバスを流れる電気信号を測定解析することを特徴とする請求項１または請求項２記載の波形測定装置。