JP2013055780A - 交流−直流電力変換器の制御装置 - Google Patents
交流−直流電力変換器の制御装置 Download PDFInfo
- Publication number
- JP2013055780A JP2013055780A JP2011191872A JP2011191872A JP2013055780A JP 2013055780 A JP2013055780 A JP 2013055780A JP 2011191872 A JP2011191872 A JP 2011191872A JP 2011191872 A JP2011191872 A JP 2011191872A JP 2013055780 A JP2013055780 A JP 2013055780A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- command value
- phase
- input
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 239000003990 capacitor Substances 0.000 claims description 22
- 238000001514 detection method Methods 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 33
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 15
- 238000000034 method Methods 0.000 description 12
- 230000014509 gene expression Effects 0.000 description 10
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- ZXVONLUNISGICL-UHFFFAOYSA-N 4,6-dinitro-o-cresol Chemical compound CC1=CC([N+]([O-])=O)=CC([N+]([O-])=O)=C1O ZXVONLUNISGICL-UHFFFAOYSA-N 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Landscapes
- Rectifiers (AREA)
Abstract
【解決手段】三相交流電源10の各相に接続される複数の交流入力端子と2つの直流出力端子とが複数の半導体スイッチにより接続され、前記スイッチのオンオフ動作により交流電圧を任意の大きさの直流電圧に変換する交流−直流電力変換器の制御装置に関する。三相交流電源10の相電圧値または電力変換器の入力電流指令値の大小関係が変化しない範囲において、正の電圧を出力させる直流出力端子が複数の交流入力端子のうちの二相に接続されるようにスイッチングパタンを決定し、負の電圧を出力させる直流出力端子が複数の交流入力端子のうちの二相に接続されるようにスイッチングパタンを決定する。
【選択図】図1
Description
図21は、特許文献1に記載された電流形電力変換器とほぼ同様の回路である。図21において、10は三相交流電源、20は負荷、100は制御装置、CfはLCフィルタを構成するコンデンサ、Lfは同じくリアクトル、Sup,Svp,Swp,Sun,Svn,Swnは半導体スイッチ(以下、単にスイッチともいう)、Lは平滑用のリアクトルである。なお、gup,gvp,gwp,gun,gvn,gwnは、スイッチSup〜Swnに対するオン信号(駆動信号)である。
一般に、この種の電流形電力変換器では直流側にリアクトルLが直列に接続されるので、電力変換器の制御に当たっては出力電圧の波形制御は行わず、交流側の電流高調波を抑制するために交流入力電流の波形制御に重点が置かれている。
図22は、非特許文献1における動作波形を示しており、対象とする電力変換器の構成は図21と同様であるため、図22では図21に付した参照記号を用いている。
図22に示すように、例えばu相の入力電流波形iuは、指令値と同符号の電流パルスによって実現でき、その高調波成分を低減することができる。三角波キャリア信号の半周期において三相全体で3回の転流があり、出力電圧Vcの波形は、電源線間電圧の正の3レベルの電圧と零電圧とによって実現される。
また、出力電圧Vcの波形においては、最大電圧から零電圧に変化するスイッチングがあり、三相入力相電圧において最大電圧相から最小電圧相へ転流しているため、この転流ではスイッチング損失及びノイズが大きくなる。
この制御方法によれば、交流入力電流の波形は指令値と同符号の電流パルスによって構成され、高調波電流が抑制されることになるが、直流出力電圧の波形は常に零電圧を含むため、出力電圧リプルは十分に低減されていない。
そこで、本発明の解決課題は、交流−直流電力変換器の制御周期におけるスイッチング損失、ノイズ及び出力電圧リプルの低減を可能にし、装置全体の小型化、低価格化を可能にした交流−直流電力変換器の制御装置を提供することにある。
前記交流電源の相電圧値の大小関係または前記電力変換器の入力電流指令値の大小関係が変化しない範囲において、正の電圧を出力させる直流出力端子が複数の交流入力端子のうちの二相に接続されるように前記スイッチのスイッチングパタンを決定し、かつ、負の電圧を出力させる直流出力端子が複数の交流入力端子のうちの二相に接続されるように前記スイッチのスイッチングパタンを決定するものである。
正の電圧を出力させる直流出力端子が複数の交流入力端子のうちの最大電圧相と中間電圧相との二相に接続されるように前記スイッチのスイッチングパタンを決定し、かつ、負の電圧を出力させる直流出力端子が複数の交流入力端子のうちの最小電圧相と中間電圧相との二相に接続されるように前記スイッチのスイッチングパタンを決定するものである。
交流電源電圧を検出する手段と、
前記交流電源電圧及び前記変換器の直流出力電圧指令値に基づいて前記変換器の入力電流指令値を演算する手段と、
前記入力電流指令値から前記スイッチのデューティ比を演算して前記スイッチのオン信号を発生する手段と、を備えたものである。
正の電圧を出力させる直流出力端子が複数の交流入力端子のうちの入力電流指令値の最大相と中間相との二相に接続されるように前記スイッチのスイッチングパタンを決定し、かつ、負の電圧を出力させる直流出力端子が複数の交流入力端子のうちの入力電流指令値の最小相と中間相との二相に接続されるように前記スイッチのスイッチングパタンを決定するものである。
交流電源電圧を検出する手段と、
前記交流電源電圧に基づいて電源電圧位相角を演算する手段と、
前記交流電源電圧、前記電源電圧位相角、入力力率角指令値、及び、前記変換器の直流出力電圧指令値から前記変換器の入力電流指令値を演算する手段と、
前記入力電流指令値から前記スイッチのデューティ比を演算して前記スイッチのオン信号を発生する手段と、を備えたものである。
入力力率角指令値が電気角で+30度〜−30度の範囲外である場合には、正の電圧を出力させる直流出力端子が複数の交流入力端子のうちの最大電圧相とその他の電圧相一相との二相に接続されるように前記スイッチのスイッチングパタンを決定し、かつ、負の電圧を出力させる直流出力端子が複数の交流入力端子のうちの最小電圧相とその他の電圧相一相との二相に接続されるように前記スイッチのスイッチングパタンを決定するものである。
交流電源電圧を検出する手段と、
前記交流電源電圧に基づいて電源電圧位相角を演算する手段と、
前記交流電源電圧、前記電源電圧位相角、入力力率角指令値、及び、前記変換器の直流出力電圧指令値から前記変換器の入力電流指令値を演算する手段と、
前記交流電源電圧、前記入力力率角指令値、前記直流出力電圧指令値、及び、前記入力電流指令値から前記スイッチのデューティ比を演算して前記スイッチのオン信号を発生する手段と、を備えたものである。
前記変換器の出力電力または出力電圧に応じて前記入力力率角指令値を演算する手段を備えたものである。
前記コンデンサの電圧指令値と電圧検出値とから直流出力電流指令値を演算する手段と、
前記直流出力電流指令値と直流出力電流検出値とから前記直流出力電圧指令値を演算する手段と、を備えたものである。
なお、以下の説明において参照する各図では、同一の機能を有する回路構成要素及び電気量等に同一の参照符号を付してある。
図1において、交流−直流電力変換器は、三相交流電源10と、その各相に接続されたリアクトルLfと、各線間に接続されたコンデンサCfと、三相の交流入力端子u,v,wと正負の直流出力端子p,nとの間に接続された半導体スイッチSup,Svp,Swp,Sun,Svn,Swnと、を備え、直流出力端子p,nの相互間には負荷20が接続されている。
図2(a)は、出力電流Idcが常時、正(Idc≧0)の場合に使用するスイッチSup,Sunの例である。直流出力端子pに接続されるスイッチSupには、交流電源10(入力端子u)から端子pに電流が流れるスイッチを用い、直流出力端子nに接続されるスイッチSunには、端子nから交流電源10(入力端子u)に電流が流れるスイッチを用いる。
図2(c)は、出力電流Idcの符号が正負の両方になるスイッチSup,Sunの例であり、両スイッチSup,Sunには双方向に電流が流れるスイッチを用いる。
ここで、図2(a)〜(c)の構成は他のスイッチSvp,Swp,Svn,Swnについても同様である。
図3(a)は、直流出力電圧指令値V* cが高い場合であり、図3(b)は低い場合である。
出力電圧Vcは平均値として出力電圧指令値V* cに一致しており、入力電流iuの基本波成分は入力力率1の入力電流指令値i* uに一致している。各スイッチSup〜Swnのオン信号gup〜gwnを発生するPWM制御法としては、電源電圧eu,ev,ewと同相の入力電流指令値i* u,i* v,i* wと、Idc〜零、零〜−Idcの範囲で変化する2つの三角波キャリア信号Tp,Tnとをそれぞれ比較し、その大小関係から直接、スイッチSup〜Swnのスイッチングパタンを得ている。
このとき、p側スイッチSup,Svpの動作は、最大電圧euから中間電圧evへの転流、n側スイッチSvn,Swnの動作は、最小電圧ewから中間電圧evへの転流であり、最大電圧と最小電圧との間の転流ではなく、三相全体で転流回数を2回に低減できるので、スイッチング損失及びノイズを低減することができる。
図3(a)の出力電圧指令値V* cが高い場合には、出力電圧Vcの波形は、正の3レベルの入力線間電圧により実現され、零電圧まで下がらないので、出力電圧リプルを低減することが可能である。また、図3(b)の出力電圧指令値V* cが低い場合には、出力電圧Vcの波形は、正の最大の入力線間電圧レベルを用いずに、低い2レベルの入力線間電圧と零電圧とによって実現されており、出力電圧リプルを低減できている。
出力瞬時電力poutは、出力電圧指令値V* c及び出力電流Idcを用いて数式1により得ることができる。
三相交流電源電圧eu,ev,ewは、電源電圧実効値E、位相角θ(=ωt)を用いて数式2により与えられる。
制御周期Ts(三角波キャリア信号の半周期)は回路の時定数に比較して十分短いものとして、ここでは入力のLCフィルタを省略し、入力電圧及び出力電流を一定値と近似する。図4では、各相の電源電圧eu,ev,ewを直流電圧源により、出力電流Idcを直流電流源によりそれぞれ表している。また、制御周期Ts間の出力電圧指令値V* c、入力電流指令値i* u,i* v,i* wをそれぞれ一定値として扱う。
本実施形態では、スイッチング損失(スイッチング回数)及び出力電圧リプルを共に低減するために、導通させないスイッチを設けてあり、図4では、電源電圧位相角θが0<θ<π/3の範囲において、導通させないスイッチを破線で示している。
出力電流の連続性を確保し、入力線間電圧の短絡を引き起こさないように、直流出力端子p,nにそれぞれ接続されるスイッチのうち何れかのスイッチを導通させることから、デューティ比について数式7,8が成立する。
制御周期Ts間の出力電圧平均値Vc(本文中では使用可能な文字に制限があるため、「  ̄ 」を省略する)は数式12の上段により得られ、これを数式1,5,9〜11を用いて変形すると、数式12の下段に示すように出力電圧指令値V* c通りに制御されていることがわかる。
従って、デューティ比演算・オン信号発生手段130では、電源電圧位相角または入力電流指令値に応じて表1のデューティ比のパタンpdを使用することにより、各スイッチのオン信号gup〜gwnを発生させることができる。
このように出力電圧指令値V* cが負の場合にも、出力電圧Vcの平均値を出力電圧指令値V* c通りに、入力電流iuの基本波成分を入力力率1の入力電流指令値i* u通りに、それぞれ制御することができる。
図1の電源電圧検出手段110では、例えば、三相交流電源10の電圧を星形結線した抵抗等により分圧し、電源10の各相電圧eu,ev,ewを検出する。図1では電源電圧から各相電圧eu,ev,ewを検出しているが、フィルタコンデンサCfの電圧を検出しても良い。
この入力電流指令値演算手段120では、電源電圧実効値Eの二乗E2を演算し、このE2と、出力電圧指令値V* cに比例するV* cIdcとを用いて、数式15により、電源電圧eu,ev,ewと同相の入力電流指令値i* u,i* v,i* wを演算する。この数式15は、数式4に数式2,6の関係を代入したものである。
なお、電源電圧実効値の二乗E2は数式3に基づいて演算する。
図7(a)は、入力力率1で、出力電圧指令値V* c(>0)が高い場合、図7(b)は、V* cを図7(a)の1/2とした出力電圧指令値V* cが低い場合、図7(c)は、図7(a)のV* cの符号を負にした場合である。電源電圧位相角θは0<θ<π/3であり、電源電圧値の大小関係はeu>ev>ewである。
ここでは入力電流指令値を電源電圧と同相にしているので、図7(a),(b)では電流指令値の大小関係がi* u>i* v>i* wであり、図7(c)ではi* w>i* v>i* uである。
同じくパタンpd=1において、スイッチSwnのデューティ比dwn=i* w/−Idcに相当するオン信号gwnは、入力電流指令値i* wと、−Idc〜零の間で変化する三角波キャリア信号Tnとを比較し、i* w<Tnの信号として得られる。また、スイッチSvnのオン信号gvnは、i* w>Tnの信号として得られる。
同じくパタンpd=4において、スイッチSunのデューティ比dun=i* u/−Idcに相当するオン信号gunは、入力電流指令値i* uと、−Idc〜零の間で変化する三角波キャリア信号Tnとを比較し、i* u<Tnの信号として得られる。また、スイッチSvnのオン信号gvnは、i* u>Tnの信号として得られる。
図7(c)の出力電圧指令値V* cが負のときの出力電圧Vcの波形は、図7(a)の出力電圧Vcを正負反転した波形に相当し、ewu,−evw,−euvの3レベルの負の電圧によって構成されるので、出力電圧リプルを低くできると共に、指令値通りの電圧を実現している。
デューティ比演算・オン信号発生手段130では、入力電流指令値i* u,i* v,i* wをコンパレータに入力して三角波キャリア発生手段131からの三角波キャリア信号Tp,Tnとそれぞれ比較し、その結果をQup〜Qwnとして出力する。ここで、三角波キャリア信号TpはIdc〜零の範囲で変化し、三角波キャリア信号Tnは零〜−Idcの範囲で変化するものである。三角波のピーク値Idc,−Idcは、実際の検出電流を用いる必要はなく、入力電流指令値演算手段120において用いた値に設定すれば良い。
この大小関係を判別するために、まず、入力電流指令値の差i* uv,i* vw,i* wuを数式16により計算する。
オンスイッチパタン選択手段132は、数式16により求めた電流指令値の差i* uv,i* vw,i* wuの符号から、入力電流指令値i* u,i* v,i* wの最大、中間、最小を判別することができる。更に、最大電流指令値の入力相と直流出力端子p、最小電流指令値の入力相と直流出力端子nをそれぞれ接続しないように、表1のデューティ比のパタンpdを選択して出力する。
具体的には、表1のデューティ比のパタンpdのデューティ比を実現するように、表2の比較結果Qup,Qvp,Qwpが発生するデューティ比をそれぞれ割り振ればよい。例えば、デューティ比のパタンpd=1では、dup=i* u/Idc,dvp=1−i* u/Idcであるから、比較結果Qupがi* u/Idcのデューティ比に相当する信号であり、オン信号は、gup=Qup,gvp=Qupの反転信号,gwp=0によって得られる。
表4より、オン信号gupは、デューティ比のパタンpd=1,pd=6のとき比較結果Qupを、pd=2のとき比較結果Qvpの反転信号を、pd=5のとき比較結果Qwpの反転信号を、それぞれ出力する。デューティ比のパタンpdが1,2,5,6のそれぞれの状態を表す信号としてpd1,pd2,pd5,pd6を定義すれば、図9の論理回路が得られる。他のオン信号を発生する回路についても、同様に構成することができる。
また、本実施形態における電源電圧検出手段110はあくまで一例であり、出力として線間電圧を検出してもよいし、電源電圧の振幅を一定値とみなして、電源電圧の正負を検出するだけでも実現可能である。
すなわち、図10において、制御装置100Bは電源電圧位相角検出手段140を備えており、電源電圧eu,ev,ewから位相角θを検出して入力電流指令値演算手段120に出力する。入力電流指令値演算手段120では、入力力率角指令値ψ*に従って入力電流指令値i* u,i* v,i* wを演算し、出力する。
なお、電源電圧検出手段110及びデューティ比演算・オン信号発生手段130の機能は、第1実施形態と同様である。
図11において、波形整形回路141は、電源電圧eu,ev,ewの零クロスを検知し、π/3ごとに変化する電源1周期当たり3パルスの信号θoを発生する。また、カウンタ142は、信号θoに対応した信号θpを発生する。位相比較器143は、信号θoと信号θpとの位相角誤差Δθを検出し、この位相角誤差Δθが減少するように発振器144の出力パルスpの周波数を調整する。この出力パルスpをカウンタ142が計数することにより、カウンタ142の出力値が電源電圧位相角θになる。
また、数式17の右辺の分母については、数式3を用いて電源電圧実効値Eを演算すると共に、入力力率角指令値ψ*から三角関数テーブルを用いて入力力率指令値cosψ*を求め、これらを乗じてEcosψ*を演算する。更に、数式17の右辺の電流指令値振幅の係数√(2/3)を乗じることにより、入力電流指令値振幅√2I*が演算される。
これらの入力電流指令値i* u,i* v,i* wを、図8に示したデューティ比演算・オン信号発生手段130に入力することによりデューティ比が演算され、各スイッチSup〜Swnのオン信号gup〜gwnが演算される。
図13(a)は図7(b)の波形に等しく、出力電圧指令値Vc *>0、入力力率角指令値ψ*=0の場合である。また、図13(b)は、図13(a)に対して入力力率角指令値ψ*=−π/3とした場合である。
図13(b)では、入力力率角指令値ψ*=−π/3としているため、入力電流指令値の大小関係がi* u>i* w>i* vとなっており、表4のデューティ比のパタンpd=6が選択され、p側スイッチはデューティ比dup,dwpに、n側スイッチはデューティ比dwn,dvnにそれぞれ値を持つ。入力電流iu,iv,iw及び出力電圧Vcは、制御周期Tsの平均値としてそれぞれの指令値に一致した値が得られている。
この実施形態の制御装置100Cでは、入力力率角指令値ψ*が大きくなったときに電流指令値の大小関係が変化しても、電源電圧の大小関係を優先してデューティ比のパタンを選択することにより、出力電圧リプルを低減する。
制御装置100C内のデューティ比演算・オン信号発生手段130Cにおいて、第1実施形態のデューティ比演算・オン信号発生手段130に、新たに電源電圧eu,ev,ewと入力力率角指令値ψ*と出力電圧指令値V* cとが入力されており、これらに基づいてスイッチのオン信号及びキャリア信号の選択を変更している。
なお、図14の電源電圧検出手段110は第1実施形態における電源電圧検出手段110と、図14の電源電圧位相角検出手段140,入力電流指令値演算手段120は、第2実施形態における電源電圧位相角検出手段140、入力電流指令値演算手段120と、それぞれ同じ機能を有している。
入力電流指令値i* u,i* v,i* wと三角波キャリア信号Tp,Tnとはそれぞれ6個の比較器により比較され、比較結果Qup〜Qwnを得る。三角波キャリア信号Tp,Tnは、それぞれIdc〜零、零〜−Idcの範囲で変化する波形である。比較結果Qup〜Qwnから各スイッチのオン信号を選択するが、その選択基準は電源電圧値の大小関係に基づいている。ここで、三角波キャリア信号の変化範囲を決定するIdcの値については、第1実施形態と同様に、入力電流指令値演算手段120におけるIdcと同じ値にすることで、正の任意の値に設定することができる。
入力力率角指令値については、−π/2<ψ*<−π/6、−π/6≦ψ*≦π/6、π/6<ψ*<π/2に分け、基準電圧値の大小関係を優先して、正の電圧を出力させる直流出力端子はできるだけ入力電圧の高い電圧相に、負の電圧を出力させる直流出力端子はできるだけ入力電圧の低い電圧相にそれぞれ接続する。
なお、三角波キャリア信号Tp,Tnについては、入力力率角指令値ψ*が−π/6≦ψ*≦π/6の場合には同相とし、これ以外の場合には、逆相を選択する。
図16(a)の第2実施形態では、入力電流指令値の大小関係がi* u>i* w>i* vであり、この大小関係に基づいて表4からデューティ比のパタンpd=6が選択される。この第2実施形態では入力電流指令値の大小関係を優先しているために、出力電圧Vcの波形は負の電圧−evwを用いることになり、出力電圧リプルが大きくなる。
一方、図16(b)の第3実施形態では、入力力率角指令値ψ*=−π/6であるため、電源電圧の大小関係がeu>ev>ewである基準電圧の大小関係e0u>e0v>e0wに基づいて、表5からデューティ比のパタンpd=1が選択される。この第3実施形態では電源電圧の大小関係を優先しているために、出力電圧Vcの波形は正の電圧または零を用いることになり、第2実施形態よりも出力電圧リプルを抑制できている。
図18における入力力率角指令値演算手段150以外のブロックは、図14の第3実施形態と同様である。ただし、入力力率角指令値演算手段150では、入力電流指令値演算手段120によって得られる電源電圧実効値Eを演算に用いている。
図19(a)では、交流−直流電力変換器に対するu相の入力電流指令値i* uを電流源にて示している。i* u=0としたとき、LCフィルタのコンデンサ電流Icuは数式19により表される。
図19(b)及び数式20に示すように、電源電流Isuを有効電流成分Ipのみとして電源力率1を実現するためには、数式21に従って入力電流指令値I* uを与えればよい。
すなわち、図19(b)に示す入力力率角指令値ψ*を与えることで、電源力率1を実現することができる。
この実施形態は、図20に示すように、直流出力端子p,nに直列にリアクトルLとコンデンサCとが接続され、コンデンサCに並列に負荷20が接続された交流−直流電力変換器において、コンデンサCの直流電圧を制御する制御系を備えたものである。
直流出力電流指令値演算手段160では、数式25に示す電圧偏差ΔVdcに対して、数式26に示すように、電圧制御系の比例ゲインKPVと積分ゲインKIVとを持つPI(比例積分)制御を施して直流出力電流指令値Idc *を演算する。
なお、この実施形態における直流出力電流指令値演算手段160及び直流出力電圧指令値演算手段170を、図1の第1実施形態に係る制御装置100Aや図10の第2実施形態に係る制御装置100Bに適用して直流出力電流Idcやコンデンサ電圧Vdcを制御することも可能である。
20:負荷
100,100A,100B,100C,100D,100E:制御装置
110:電源電圧検出手段
120:入力電流指令値演算手段
130,130C:オンデューティ比演算・オン信号発生手段
131:三角波キャリア発生手段
132:オンスイッチパタン選択手段
133:pスイッチオン信号選択手段
134:nスイッチオン信号選択手段
135:符号演算器
140:電源電圧位相角検出手段
141:波形整形回路
142:カウンタ
143:位相比較器
144:発振器
150:入力力率角指令値演算手段
160:直流出力電流指令値演算手段
170:直流出力電圧指令値演算手段
Lf,L:リアクトル
Cf,C:コンデンサ
u,v,w:交流入力端子
p,n:直流出力端子
Sup,Svp,Swp,Sun,Svn,Swn:半導体スイッチ
Claims (9)
- 多相交流電源の各相に接続される複数の交流入力端子と正負の直流出力端子とが複数の半導体スイッチを介してそれぞれ接続され、前記半導体スイッチのオンオフ動作により、交流電圧を任意の大きさの直流電圧に変換する交流−直流電力変換器において、
前記交流電源の相電圧値の大小関係または前記電力変換器の入力電流指令値の大小関係が変化しない範囲において、正の電圧を出力させる直流出力端子が複数の交流入力端子のうちの二相に接続されるように前記スイッチのスイッチングパタンを決定し、かつ、負の電圧を出力させる直流出力端子が複数の交流入力端子のうちの二相に接続されるように前記スイッチのスイッチングパタンを決定することを特徴とする交流−直流電力変換器の制御装置。 - 請求項1に記載した交流−直流電力変換器の制御装置において、
正の電圧を出力させる直流出力端子が複数の交流入力端子のうちの最大電圧相と中間電圧相との二相に接続されるように前記スイッチのスイッチングパタンを決定し、かつ、負の電圧を出力させる直流出力端子が複数の交流入力端子のうちの最小電圧相と中間電圧相との二相に接続されるように前記スイッチのスイッチングパタンを決定することを特徴とする交流−直流電力変換器の制御装置。 - 請求項1または2に記載した交流−直流電力変換器の制御装置において、
交流電源電圧を検出する手段と、
前記交流電源電圧及び前記変換器の直流出力電圧指令値に基づいて前記変換器の入力電流指令値を演算する手段と、
前記入力電流指令値から前記スイッチのデューティ比を演算して前記スイッチのオン信号を発生する手段と、
を備えたことを特徴とする交流−直流電力変換器の制御装置。 - 請求項1に記載した交流−直流電力変換器の制御装置において、
正の電圧を出力させる直流出力端子が複数の交流入力端子のうちの入力電流指令値の最大相と中間相との二相に接続されるように前記スイッチのスイッチングパタンを決定し、かつ、負の電圧を出力させる直流出力端子が複数の交流入力端子のうちの入力電流指令値の最小相と中間相との二相に接続されるように前記スイッチのスイッチングパタンを決定することを特徴とする交流−直流電力変換器の制御装置。 - 請求項1または4に記載した交流−直流電力変換器の制御装置において、
交流電源電圧を検出する手段と、
前記交流電源電圧に基づいて電源電圧位相角を演算する手段と、
前記交流電源電圧、前記電源電圧位相角、入力力率角指令値、及び、前記変換器の直流出力電圧指令値から前記変換器の入力電流指令値を演算する手段と、
前記入力電流指令値から前記スイッチのデューティ比を演算して前記スイッチのオン信号を発生する手段と、
を備えたことを特徴とする交流−直流電力変換器の制御装置。 - 請求項1に記載した交流−直流電力変換器の制御装置において、
入力力率角指令値が電気角で+30度〜−30度の範囲外である場合には、正の電圧を出力させる直流出力端子が複数の交流入力端子のうちの最大電圧相とその他の電圧相一相との二相に接続されるように前記スイッチのスイッチングパタンを決定し、かつ、負の電圧を出力させる直流出力端子が複数の交流入力端子のうちの最小電圧相とその他の電圧相一相との二相に接続されるように前記スイッチのスイッチングパタンを決定することを特徴とする交流−直流電力変換器の制御装置。 - 請求項1または6に記載した交流−直流電力変換器の制御装置において、
交流電源電圧を検出する手段と、
前記交流電源電圧に基づいて電源電圧位相角を演算する手段と、
前記交流電源電圧、前記電源電圧位相角、入力力率角指令値、及び、前記変換器の直流出力電圧指令値から前記変換器の入力電流指令値を演算する手段と、
前記交流電源電圧、前記入力力率角指令値、前記直流出力電圧指令値、及び、前記入力電流指令値から前記スイッチのデューティ比を演算して前記スイッチのオン信号を発生する手段と、
を備えたことを特徴とする交流−直流電力変換器の制御装置。 - 請求項5〜7の何れか1項に記載した交流−直流電力変換器の制御装置において、
前記変換器の出力電力または出力電圧に応じて前記入力力率角指令値を演算する手段を備えたことを特徴とする交流−直流電力変換器の制御装置。 - 請求項1〜7のいずれか1項に記載した交流−直流電力変換器の制御装置であって、前記直流出力端子に直列にリアクトルとコンデンサとが接続されると共に、前記コンデンサに並列に負荷が接続されてなる交流−直流電力変換器の制御装置において、
前記コンデンサの電圧指令値と電圧検出値とから直流出力電流指令値を演算する手段と、
前記直流出力電流指令値と直流出力電流検出値とから前記直流出力電圧指令値を演算する手段と、
を備えたことを特徴とする交流−直流電力変換器の制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011191872A JP5769555B2 (ja) | 2011-09-02 | 2011-09-02 | 交流−直流電力変換器の制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011191872A JP5769555B2 (ja) | 2011-09-02 | 2011-09-02 | 交流−直流電力変換器の制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013055780A true JP2013055780A (ja) | 2013-03-21 |
JP5769555B2 JP5769555B2 (ja) | 2015-08-26 |
Family
ID=48132300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011191872A Active JP5769555B2 (ja) | 2011-09-02 | 2011-09-02 | 交流−直流電力変換器の制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5769555B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101836872B1 (ko) | 2018-01-15 | 2018-03-09 | 주식회사 에코스 | 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 pwm 제어방법 및 장치 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105141115A (zh) * | 2015-10-16 | 2015-12-09 | 天津七六四通信导航技术有限公司 | 一种交叉式输入交/直流电源转换电路 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007006564A (ja) * | 2005-06-22 | 2007-01-11 | Nagoya Institute Of Technology | 交流−交流直接電力変換器の制御装置 |
JP2010200412A (ja) * | 2009-02-23 | 2010-09-09 | Fanuc Ltd | Pwm整流器 |
-
2011
- 2011-09-02 JP JP2011191872A patent/JP5769555B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007006564A (ja) * | 2005-06-22 | 2007-01-11 | Nagoya Institute Of Technology | 交流−交流直接電力変換器の制御装置 |
JP2010200412A (ja) * | 2009-02-23 | 2010-09-09 | Fanuc Ltd | Pwm整流器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101836872B1 (ko) | 2018-01-15 | 2018-03-09 | 주식회사 에코스 | 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 pwm 제어방법 및 장치 |
WO2019139216A1 (ko) * | 2018-01-15 | 2019-07-18 | 주식회사 에코스 | 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 pwm 제어방법 및 장치 |
Also Published As
Publication number | Publication date |
---|---|
JP5769555B2 (ja) | 2015-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8223517B2 (en) | Power converting apparatus with main converter and sub-converter | |
JP5223711B2 (ja) | 無停電電源装置 | |
US10218285B2 (en) | Medium voltage hybrid multilevel converter and method for controlling a medium voltage hybrid multilevel converter | |
WO2016158805A1 (ja) | 3相/単相マトリクスコンバータ | |
JPWO2014125697A1 (ja) | 三相電力変換装置 | |
Wang et al. | Voltage balancing control and experiments of a novel modular multilevel converter | |
KR20130078380A (ko) | 회생형 고압 인버터의 제어장치 | |
JP2016197940A (ja) | 電力変換システムおよび電力変換システムの制御方法 | |
JP5516107B2 (ja) | 三相電力変換装置 | |
Miguchi et al. | Control scheme for leading power factor operation of single-phase grid-connected inverter using an unfolding circuit | |
Basri et al. | Model predictive torque and flux control of induction motor fed by three level indirect matrix converter with unity power factor strategy | |
JP5769555B2 (ja) | 交流−直流電力変換器の制御装置 | |
Gopalakrishnan et al. | Space vector based modulation scheme for reducing capacitor RMS current in three-level diode-clamped inverter | |
Sayed et al. | Modeling and control of bidirectional isolated battery charging and discharging converter based high-frequency link transformer | |
JP6524000B2 (ja) | 電力変換装置 | |
He et al. | A neutral point potential balance control strategy based on vector controlled VIENNA rectifier | |
Jibhakate et al. | Power factor improvement using nine switch AC-DC-AC converter | |
JPWO2018179234A1 (ja) | H型ブリッジ変換器およびパワーコンディショナ | |
JP5950970B2 (ja) | 電力変換装置 | |
Mirazimi et al. | Space vector PWM method for two-phase three-leg inverters | |
Darijevic et al. | Performance comparison of two four-level five-phase open-end winding drives | |
Popov et al. | Current source matrix converter | |
JP6440067B2 (ja) | 電力変換装置 | |
Alahuhtala et al. | Four-wire unidirectional three-phase/level/switch (VIENNA) rectifier | |
Rathore et al. | Optimal low switching frequency pulse width modulation of current-fed five-level inverter for solar integration |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150623 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150623 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5769555 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R255 | Notification that request for automated payment was rejected |
Free format text: JAPANESE INTERMEDIATE CODE: R2525 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |