WO2019139216A1 - 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 pwm 제어방법 및 장치 - Google Patents

3-레벨 컨버터의 직류측 전류를 일정하게 만드는 pwm 제어방법 및 장치 Download PDF

Info

Publication number
WO2019139216A1
WO2019139216A1 PCT/KR2018/010406 KR2018010406W WO2019139216A1 WO 2019139216 A1 WO2019139216 A1 WO 2019139216A1 KR 2018010406 W KR2018010406 W KR 2018010406W WO 2019139216 A1 WO2019139216 A1 WO 2019139216A1
Authority
WO
WIPO (PCT)
Prior art keywords
level converter
phase
modulation function
generator
switch
Prior art date
Application number
PCT/KR2018/010406
Other languages
English (en)
French (fr)
Inventor
배윤호
신문수
김세진
이은철
Original Assignee
주식회사 에코스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에코스 filed Critical 주식회사 에코스
Publication of WO2019139216A1 publication Critical patent/WO2019139216A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483—Converters with outputs that each can have more than two voltages levels
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/083—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the ignition at the zero crossing of the voltage or the current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Definitions

  • the present invention relates to a PWM control method and apparatus for making a dc side current of a three-level converter constant, and more particularly, to a three-level converter for converting alternating current into direct current or direct current to ac, To a PWM control method and apparatus for controlling a DC-side current of a 3-level converter to be constant by controlling a pulse-width modulation (PWM) method so as to maintain an average value of a constant current.
  • PWM pulse-width modulation
  • a 3-level converter is a device that converts an alternating current into a direct current or a direct current by using a switching technology of a power semiconductor device.
  • an alternating current output voltage is divided into three (+), .
  • FIG. 1 is a conceptual diagram of a power conversion system that converts DC power to AC power or AC power to DC power using a three-phase three-level converter.
  • the three-phase three-level converter is surrounded by a dashed line, and conceptually, three-pole triple-through switches (SPTTs) can be seen to operate in three phases, one for each phase.
  • SPTTs three-pole triple-through switches
  • the dc side is composed of three dc voltage levels (here Vp, Vnp, Vn) made by two cascaded dc power supplies, and the ac side is a three-phase alternating current system including three-phase one or three-phase power.
  • FIG. 1 shows a case where two DC power sources exist on the DC side of the 3-level converter and three-phase AC voltages Va, Vb, and Vc (in this case, Vp, Vnp, and Vn) ) And supplies it to the load.
  • NPC Neutral-Point Clamped
  • TNPC T-type Neutral-Point Clamped
  • ANPC Advanced Neutral-Point Clamped
  • FIG. 1 Various topologies function the same as those in FIG. 1, although the number of power semiconductors used and the circuit configuration are different.
  • Figure 2 shows the topology of the most representative NPC 3-level converter of a 3-level converter.
  • FIG. 3 is a diagram showing the configuration of a 3-level converter
  • Fig. 4 is a diagram showing the configuration of a 2-level converter.
  • the three-level converter shown in Fig. 3 has various advantages as compared with the two-level converter shown in Fig.
  • the AC output waveform of the 3-level converter has a total harmonic distortion (THD) lower than the output waveform of the 2-level converter. Further, if the voltage stress of the power semiconductor switch used in the 3-level converter becomes 1/2 of the 2-level converter and if the power semiconductor element of the same rating is used, the power capacity of the 3- . Because of the advantages of these three-level converters, three-level converters are better suited to perform high-voltage, large-capacity power conversion functions than two-level converters.
  • TDD total harmonic distortion
  • the three-level converter is known to have the following significant drawbacks in addition to the drawback that the number of power semiconductor switches used is two times as large as that of a two-level converter compared with a two-level converter.
  • the ac side current of the three-phase equilibrium one time for two-level converter current flowing through the direct current side (i p, i n) is constant, while, in the case of a three-level converter is the current flowing through the direct current side (p i, i np , i n ) includes a current harmonic of a frequency component that is three times the frequency of the AC side current fundamental wave.
  • Fig. 5 is a graph showing the relationship between the ac side voltage ) And dc side current waveform ( ). 5, I
  • the switching ripple due to the switching operation is included in the waveform of the switching period. Taking a moving average for each switching period eliminates the effect of switching I The change over the entire cycle can be seen.
  • the average of x during each switching period Ts that is, the moving average Can be calculated as shown in the following equation (1).
  • Fig. 6 shows the relationship between the ac side voltage And the DC side DC side current waveforms (i p , i np , i n ).
  • the moving average of the DC side current of the 3-level converter is not constant but includes the current harmonic of the low frequency component which is three times the fundamental wave of the AC side current.
  • I I a DC current that contains the harmonics of the ripple component
  • the current is referred to as the NP current (Neutral Point current), since the NP current of the AC component is present I
  • the current ripple is included in the current.
  • the magnitude of the NP current is determined differently depending on the phase angle of the load side current, the control phase angle of the converter, and the amplitude modulation index of the converter.
  • the DC stage of the 3-level converter is constituted by dividing the single DC power source into two capacitors.
  • FIG. 7 shows a configuration of a three-level converter having a single DC voltage power supply.
  • the full cycle refers to one cycle of the alternating-current output voltage generated by the three-level converter, and usually has a frequency of several tens of Hz. If the average value of the NP current over the whole period is 0, the capacitor voltage does not fluctuate when the whole period is averaged. However, for every switching period, the capacitor voltage By repeating charge and discharge according to the current, a voltage fluctuation occurs in each of the two capacitors, which is three times frequency of the fundamental wave, as shown in Fig.
  • the width of the voltage fluctuation in each capacitor is (Amplitude) of the signal. Therefore, in order to reduce the fluctuation of the capacitor voltage, a large capacitor is used in consideration of a condition that the maximum NP current flows in and out.
  • NPC Topology One of the advantages of 3-level converters is that voltage applied to each insulated gate bipolar transistor (IGBT) device has voltage stress of 1/2 of DC-link voltage, It is possible to lower it. However, when the DC voltage unbalance occurs in the circuit configuration of the NPC 3-level converter, the voltage stress applied to a power semiconductor device such as an IGBT or a diode is excessively increased beyond the design value.
  • IGBT insulated gate bipolar transistor
  • the PWM control scheme of all three-level converters has been developed assuming the balance of DC side DC voltage. That is, the PWM control scheme of all three-level converters operates normally only when the two DC voltages of the DC side have the same magnitude. Therefore, if the DC side DC voltage is of a different voltage unbalance state (voltage unbalanced state), distortion of the AC side output voltage waveform occurs, thereby reducing the size of the output voltage fundamental wave, distorting the output current, Problems such as degraded performance occur.
  • the modulation function generator includes a zero sequence signal Vzs to be included to enlarge a linear region of the PWM operation of each phase and an offset signal V offset to be included for the purpose of DC voltage balancing, (D a , d b , d c ) of each phase from the three-phase reference wave signal.
  • the 3-level converter can be equivalently composed of a three-contact (P, O, N) switch or three one-contact switches (P-switch, NP-switch and N-switch).
  • the three-contact switch must be connected to any one of P, O, and N, but two or more contacts are not connected at the same time.
  • the gating signal generator uses a triangular carrier and a comparator for the gating signal and uses the information about the duty ratio of the P-switch and the N-switch for each phase to calculate a gating signal of each IGBT power semiconductor switch Can be generated.
  • the step of generating the modulation function (d a , d b , d c ) of each phase may further comprise the step of generating a zero sequence signal (D a , d b , d c ) from the input 3-phase reference wave signal, and outputs an offset signal (V offset ) for the purpose of DC voltage balancing .
  • the 3-level converter can be equivalently composed of a three-contact (P, O, N) switch or three one-contact switches (P-switch, NP-switch and N-switch).
  • the three-contact switch must be connected to any one of P, O, and N, but two or more contacts are not connected at the same time.
  • the generating of the gating signal may include generating a gating signal by using a triangular carrier and a comparator to generate the gating signal and outputting information on a duty ratio of the P- A gating signal of each IGBT power semiconductor switch can be generated.
  • the present invention since the voltage variation of the two capacitors constituting the dc stage is completely removed except for the switching ripple, it is unnecessary to use a capacitor larger than necessary, which is used for absorbing the fluctuation of the capacitor voltage caused by the fluctuation of the NP current Level converter can operate stably without overvoltage stress in the design range of the power semiconductor device constituting the 3-level converter.
  • a small DC-link capacitor can be used as a constant dc side current flow including only switching ripple.
  • the voltage fluctuation of the DC-link capacitor is minimized, so that the AC output voltage of the three-level converter can be stably synthesized.
  • the THD of the AC side voltage and the DC side current waveform are decreased.
  • the harmonic component of the 3-level converter ac side output voltage component can be reduced to reduce the size of the output filter.
  • control performance is improved by increasing the linearity of the 3-level converter.
  • FIG. 1 is a conceptual diagram of a power conversion system that converts DC power to AC power or AC power to DC power using a three-phase three-level converter.
  • Figure 2 shows the topology of the most representative NPC 3-level converter of a 3-level converter.
  • 3 is a conceptual view showing the configuration of a three-level converter.
  • FIG. 4 is a diagram conceptually showing a configuration of a two-level converter.
  • Fig. 5 is a graph showing the relationship between the ac side voltage ) And dc side current waveform ( ).
  • Fig. 6 is a graph showing the relationship between the ac side voltage ) And the dc side current waveforms (i p , i np , i n ).
  • FIG. 7 shows a configuration of a three-level converter having a single DC voltage power supply.
  • FIG. 8 is a circuit diagram for modeling the operation of the 3-level converter according to the embodiment of the present invention.
  • 9A and 9B are views showing a 3-contact switch and its equivalent model according to an embodiment of the present invention.
  • FIG. 10 is a diagram illustrating a duty ratio associated with an example of a switching function according to an embodiment of the present invention.
  • 11 is a view showing a process of obtaining the duty ratio of the NP-switch when the switching function is given.
  • FIG. 12 is a configuration diagram schematically showing the configuration of a PWM control device for making the dc side current of the 3-level converter constant according to the embodiment of the present invention.
  • 13A and 13B are diagrams showing a circuit configuration of one phase of an NPC 3-level converter according to an embodiment of the present invention and its equivalent model.
  • FIG. 14 shows an example of a circuit configuration for generating an a-phase gating signal using a triangular carrier and a comparator.
  • Figs. 15A and 15B are diagrams illustrating an example of an a-phase gating signal waveform.
  • 16 is a block diagram illustrating a gating signal generator for generating a three-phase gating signal in consideration of the entire three phases.
  • 17 is a diagram showing an example of the waveforms of the ac side voltage and the dc side current when the PWM control method of the 3-level converter according to the embodiment of the present invention is applied.
  • any part is referred to as being “on” another part, it may be directly on the other part or may be accompanied by another part therebetween. In contrast, when a section is referred to as being “directly above” another section, no other section is involved.
  • first, second and third, etc. are used to describe various portions, components, regions, layers and / or sections, but are not limited thereto. These terms are only used to distinguish any moiety, element, region, layer or section from another moiety, moiety, region, layer or section. Thus, a first portion, component, region, layer or section described below may be referred to as a second portion, component, region, layer or section without departing from the scope of the present invention.
  • FIG. 8 is a circuit diagram for modeling the operation of the 3-level converter according to the embodiment of the present invention.
  • S ap, S a0 S is an inde switching function indicating the contact status of the a- phase switches
  • S ap 0 A node
  • the connection of the P node is disconnected.
  • FIG. 9A and 9B are views showing a 3-contact switch and its equivalent model according to an embodiment of the present invention.
  • the three-contact switch constituting the three-level converter shown in FIG. 9A can be modeled by three one-contact switches as shown in FIG. 9B.
  • three 1-contact switches are referred to as a P-switch, an NP-switch and an N-switch, respectively.
  • each phase of the 3-level converter can be viewed as a 3-contact switch, it has the following two restrictions.
  • An example of the case of an a-phase switch is as follows.
  • the 3-contact switch must be connected to at least one of P, O and N at any moment. This means that S ap , S a0 , and S an can all be turned off simultaneously, that is, they can not be zero. That is, S ap + S a0 + S an ⁇ 0.
  • Equation 2 implies that only three switching functions of each phase are ON at any moment and the other two are OFF.
  • Equation 3 The instantaneous relation of the DC side current of the 3-level converter shown using the switching function is shown in Equation 3 below.
  • FIG. 10 is a diagram illustrating a duty ratio associated with an example of a switching function according to an embodiment of the present invention. That is, an example of the switching function on the a-phase during the switching period T s .
  • S ap is 1 for t ap and the remaining interval is 0.
  • S a0 is 1 for t a0 , 0 for the remaining interval
  • S an is 1 for t an and 0 for the remaining interval.
  • the duty ratio of the P-switch, the NP-switch, and the N-switch is defined as an average of the switching functions of the respective one-contact switches during a period of T s and is expressed by the following equations (6), (7), and (8).
  • the AC output voltage Va, Vb, Vc can be expressed by the following equation (10) using a switching function.
  • the expression (12) implies that d a , d b , and d c can be regarded as a modulation function of the 3-level converter and become a signal for determining the AC side output phase voltage.
  • the modulation functions d a , d b , d c of the three-level converter are determined from equation (12).
  • NP current Can be expressed by the following equation (16). &Quot; (16) "
  • NP current Moving average of The condition to be zero (0) can be expressed by the following equation (17).
  • each switch which is a control variable in the 3-level converter
  • the remaining b-phase and c-phase are the same as in the case of a-phase.
  • Equation 18 shows the operating range of d a when d a0 is first determined.
  • the modulation functions d a , d b , and d c of the three-level converter are usually given first, the allowable range of the duty ratio d a0 of the NP switch is calculated on the assumption that the value of the modulation function d a on the a- It is more important to obtain.
  • Equation (18) if d a is equal to zero or smaller from Equation (18) - is a (1-d a0) ⁇ d a so ⁇ 1 d a0 + d a. If d a is greater than or equal to zero (0), then d a ⁇ (1-d a0 ) in equation (18), so d a0 ⁇ 1-d a . These two cases can be expressed by a single equation as shown in the following equation (19).
  • Equation 19 represents the range of allowable values of d a0 for a given d a .
  • 11 is a view showing a process of obtaining the duty ratio of the NP-switch when the switching function is given.
  • FIG. 11 shows the area (gray area) of the NP-switch duty ratio of each phase given the modulation functions d a , d b , and d c of the three-level converter.
  • any value within the intersection of the allowable ranges of d a0 , d b0 , and d c0 may be set to d 0 .
  • the value of the available d 0 as the myriad lot shown in Fig. 11 in this case is to use the minimum value of d 0, such as Equation (20).
  • (1) d a , d b , and d c are determined according to the AC output voltage of the desired three-level converter to be generated.
  • d 0 is determined so that equation (17) is satisfied within the allowable range of d a0 , d b0 , and d c0 .
  • d 0 is any value within the intersection of the allowable ranges of d a0 , d b0 , and d c0 .
  • FIG. 12 is a configuration diagram schematically showing the configuration of a PWM control device for making the dc side current of the 3-level converter constant according to the embodiment of the present invention.
  • PWM control unit 100 to create a direct-current side current of the three-level converter according to an embodiment of the invention constant, the modulation function generator (110) and d 0 generator 120, a duty ratio generator (130) and a gating signal generator (140).
  • the modulation function generator 110 receives the three-phase reference wave signals V a_ref , V b _ref , and V c _ref corresponding to commands of the AC terminal voltages to which the three-level converter desires to be generated, (D a , d b , d c ) of each phase from the received 3-phase reference wave signal.
  • the modulation function generator 110 also generates a zero sequence signal Vzs for inclusion in order to enlarge the linear region of the PWM operation of each phase and an offset signal V offset (D a , d b , d c ) from the three-phase reference wave signal.
  • the zero sequence signal is the linear region of the AC output voltage (1.1547), which is added to the 3-phase voltage reference wave.
  • the offset signal is intended to achieve the purpose of the capacitor balancing by placing an offset to the three-phase voltage reference wave. In the description of the present invention, zero (0) is used for both the zero sequence signal and the offset signal.
  • Duty ratio generator 130 includes a modulation function of each d a, d b, d c and d in a controlled d 0 value 0 generator 120 is uniquely each remaining duty ratio of the determined to d ap, d an, d bp , d bn , d cp and d cn .
  • the gating signal generator 140 generates a gating signal for turning on and off each phase IGBT from the duty ratio of each phase. IGBT switch by comparing, for example, if on the a- d ap, an d with a triangular wave carrier signal (V tri) T 1a, T 2a, T 3a, each gating signal to each of the PWM control T 4a S 1a, S 2a , S 3a , and S 4a .
  • V tri triangular wave carrier signal
  • the 3-level converter can also be composed of a three-contact (P, O, N) switch or three one-contact switches (P-switch, NP-switch, N-switch).
  • the 3-contact switch can be connected to any one of the contacts P, O, and N at any moment, and can be connected to only one of the contacts P, O, and N at any moment.
  • the gating signal generator 140 uses a triangular carrier and a comparator for the gating signal and uses information about the duty ratio of the P-switch and the N-switch for each phase to determine the true level of the NPC topology And generates a gating signal of each IGBT power semiconductor switch constituting the converter.
  • the present invention provides a gating signal generating method using a single carrier as an embodiment.
  • 13A and 13B are diagrams showing a circuit configuration of one phase of an NPC 3-level converter according to an embodiment of the present invention and its equivalent model.
  • FIG. 13A shows the circuit configuration on the a-
  • Fig. 13B shows the equivalent model on the circuit configuration on the a-.
  • the following Table 1 shows the relationship between the switching function and the gating signal .
  • the number of gating signals that operate independently is two. From Table 1, it is also possible to have the following relational expression (23) and (24).
  • the switching function S ap , S an of the P-switch and the N-switch can be determined to determine all gating signals of the NPC topology 3-level converter from equations (23) and (24) and the complement of the gating signal.
  • the switching function (S ap , S an ) of the P-switch and the N-switch or the gating signal (S 1a , S 4a ) uses a comparator to calculate the duty ratio (d ap , d an ) of the P- Can be generated by a PWM method comparing with a carrier of triangular waveform.
  • FIG. 14 shows an example of a circuit configuration for generating an a-phase gating signal using a triangular carrier and a comparator.
  • a gating signal of each IGBT power semiconductor switch constituting the 3-level converter of the actual NPC topology is generated using the information on the duty ratio of the P-switch and the N-switch with respect to the a- .
  • V tri is a carrier signal of a triangular waveform swinging between 0 and 1.
  • FIGs. 15A and 15B are diagrams illustrating an example of an a-phase gating signal waveform. Fig. That is, FIG. 15A shows a case where d ap > d an , and FIG. 15B shows a case where d ap ⁇ d an .
  • FIG. 16 is a block diagram illustrating a gating signal generator 140 for generating a three-phase gating signal in consideration of the entire three phases.
  • FIG. 17 is a diagram showing the waveforms of the AC voltage and the DC voltage in the case where the PWM control method of the 3-level converter according to the embodiment of the present invention is applied under the same condition as the waveform of FIG. As shown in FIG. 17, all of the dc side currents have a constant moving average value, and in particular, in the case of the NP current, it can be seen that the average value is zero at every switching cycle.
  • the present invention provides a PWM controller for a 3-level converter that keeps the moving average of all the dc side currents constant by controlling the NP current of the 3-level converter so that the average value is zero at every switching cycle can do.
  • a small DC-link capacitor can be used as a constant dc-side current that only includes switching ripple flows.
  • the output filter can be reduced in size by reducing the harmonic components of the output voltage component on the ac side.
  • the control performance can be improved by increasing the linearity of the 3-level converter.
  • the NP Neuronal Point
  • PWM pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Rectifiers (AREA)

Abstract

본 발명은 교류를 직류로 또는 직류를 교류로 변환하는 3-레벨 컨버터에서 매 스위칭 주기마다 직류측 전류가 평균적으로 일정하게 되도록 펄스폭 변조(PWM) 방식으로 제어할 수 있도록 하는, 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 PWM 제어방법 및 장치에 관한 것이다. 이를 위한 PWM 제어장치는, 3-레벨 컨버터가 발생하기를 원하는 교류측 단자전압의 명령(command)에 해당하는 3상 기준파 신호를 입력받고, 입력받은 3상 기준파 신호로부터 각 상의 변조함수(da, db, dc)를 발생시키는 변조함수 발생기; 상기 변조함수 발생기에서 발생된 각 상의 변조함수(da, db, dc)로부터 각 상의 NP-스위치의 듀티비(duty ratio)(da0, db0, dc0)의 범위를 산출하고, 산출된 범위들의 공통 교집합으로부터 da0=db0=dc0=d0가 되는 d0 값을 결정하는 d0 발생기; 상기 각 상의 변조함수(da, db, dc)와, 상기 결정된 d0의 값을 이용해서 일의적으로 정해지는 각 상의 듀티비(dap, dan, dbp, dbn, dcp, dcn)를 결정하는 듀티비 발생기; 및 상기 각 상의 듀티비로부터 각 상의 IGBT를 턴 온 및 턴 오프하기 위한 게이팅 신호를 발생시키는 케이팅 신호 발생기를 포함할 수 있다.

Description

3-레벨 컨버터의 직류측 전류를 일정하게 만드는 PWM 제어방법 및 장치
본 발명은 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 PWM 제어방법 및 장치에 관한 것으로서, 더욱 자세하게는 교류를 직류로 또는 직류를 교류로 변환하는 3-레벨 컨버터에서 매 스위칭 주기마다 직류측 전류가 평균적으로 일정하게 유지하도록 펄스폭 변조(PWM; pulse-width modulation) 방식으로 제어하는, 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 PWM 제어방법 및 장치에 관한 것이다.
일반적으로 3-레벨 컨버터는 전력반도체 소자의 스위칭 기술을 이용하여 교류를 직류로 또는 직류를 교류로 변환하는 장치로서, PWM 동작시 교류측 출력전압을 (+), 0, (-)의 3가지로 제어한다.
도 1은 3상 3-레벨 컨버터를 사용하여 DC 전력을 AC 전력으로 또는 AC 전력을 DC 전력으로 변환하는 전력변환 시스템의 개념도이다. 도 1에서 3상 3-레벨 컨버터는 점선으로 둘러싸인 부분이며 개념적으로 3-접점 스위치(SPTT; single-pole triple-through switch)가 각 상(phase) 마다 하나씩 3 개로 이루어져 동작하는 것처럼 볼 수 있다.
3-레벨 컨버터에서 직류측은 2개의 직렬 연결된 직류전원이 만드는 3 개의 직류전압 레벨(여기서는 Vp, Vnp, Vn)로 구성되며 교류측은 3상 부하나 3상 전원을 포함하는 3상 교류 시스템이다. 도 1은 3-레벨 컨버터의 직류측에 2개의 직류 전원이 존재하고 이 직류전원이 만드는 전압(여기서는 Vp, Vnp, Vn)을 사용하여 적절한 스위칭 동작에 의하여 3상 교류전압(Va, Vb, Vc)을 발생하여 부하에 공급하는 모습을 나타낸다. 대칭 3상의 교류전압을 얻기 위하여 3-레벨 컨버터에서 두 직류전원은 통상 Vdc1=Vdc2=Vdc/2가 되도록 한다.
도 1에 개념적으로 보인 3-레벨 컨버터의 실제 회로의 토폴로지는 많은 종류가 연구되어 있는데, NPC(Neutral-Point Clamped) 토폴로지, TNPC(T-type Neutral-Point Clamped) 토폴로지, MNPC(Mixed Voltage Neutral-Point Clamped) 토폴로지, ANPC(Advanced Neutral-Point Clamped) 토폴로지 등이 있다.
다양한 토폴로지들은 비록 사용된 전력 반도체의 개수나 회로구성 등은 다르더라도 기능적으로는 도 1과 동일한 기능을 한다. 도 2는 3-레벨 컨버터의 가장 대표적인 NPC 3-레벨 컨버터의 토폴로지를 나타낸다.
도 3은 3-레벨 컨버터의 구성을 나타낸 도면이고, 도 4는 2-레벨 컨버터의 구성을 나타낸 도면이다. 도 3에 도시된 3-레벨 컨버터는 도 4에 도시된 2-레벨 컨버터와 비교할 때 여러 가지 장점을 갖는다.
먼저, 스위칭 주파수가 동일한 경우 3-레벨 컨버터의 교류측 출력파형은 2-레벨 컨버터의 출력 파형보다 낮은 전 고조파 왜율(THD:Total Harmonic Distortion)을 갖는다. 또한, 3-레벨 컨버터에 사용되는 전력반도체 스위치의 전압 스트레스는 2-레벨 컨버터의 1/2이 되며 동일한 정격의 전력반도체 소자가 사용된다면 3-레벨 컨버터의 전력용량이 2-레벨 컨버터의 전력용량의 2배가 된다. 이러한 3-레벨 컨버터의 장점으로 말미암아 3-레벨 컨버터는 2-레벨 컨버터보다 고전압 대용량의 전력변환 기능을 수행하는데 적합하다.
그런데 3-레벨 컨버터는 2-레벨 컨버터와 비교할 때 2-레벨 컨버터 보다 사용되는 전력반도체 스위치의 개수가 2배라는 표면적인 단점 이외에도 다음과 같은 중요한 단점을 갖는 것으로 알려져 있다. 즉, 교류측 전류가 3상 평형일 때 2-레벨 컨버터의 경우 직류측에 흐르는 전류(ip, in)가 일정한 반면, 3-레벨 컨버터의 경우는 직류측에 흐르는 전류(ip, inp, in)에 교류측 전류 기본파의 3배 주파수 되는 주파수 성분의 전류 고조파가 포함된다는 점이다.
직류측 전류에 대한 2-레벨 컨버터와 3-레벨 컨버터의 차이점은 동일한 입출력 조건에서 시뮬레이션 한 도 5와 도 6의 시뮬레이션 파형에 잘 나타난다. 도 5는 2-레벨 컨버터의 교류측 전압(
Figure PCTKR2018010406-appb-I000001
)과 직류측 전류 파형(
Figure PCTKR2018010406-appb-I000002
)의 일례를 나타낸 도면이다. 도 5에서
Figure PCTKR2018010406-appb-I000003
나
Figure PCTKR2018010406-appb-I000004
의 파형에는 스위칭 동작으로 인한 스위칭 리플이 포함되어 있는데, 스위칭 주기마다 이동평균(moving average)을 취하면 스위칭에 의한 효과를 제거하고
Figure PCTKR2018010406-appb-I000005
나
Figure PCTKR2018010406-appb-I000006
의 전체 주기에 걸친 변화를 볼 수 있다. 여기서 매 스위칭 주기 Ts동안 x의 평균, 즉 이동평균을
Figure PCTKR2018010406-appb-I000007
라고 하면 다음 수학식 1과 같이 산출할 수 있다.
Figure PCTKR2018010406-appb-M000001
도 5에서,
Figure PCTKR2018010406-appb-I000008
와
Figure PCTKR2018010406-appb-I000009
는 각각
Figure PCTKR2018010406-appb-I000010
나
Figure PCTKR2018010406-appb-I000011
의 매 스위칭 주기당 이동평균을 나타낸다. 도 5에 나타낸 바와 같이 2-레벨 컨버터의 직류측 전류의 이동평균은 일정(Constant)하며 그 결과 DC전압원 Vdc 로부터 공급되는 전력은 항상 일정하게 된다.
한편, 도 6은 3-레벨 컨버터의 교류측 전압
Figure PCTKR2018010406-appb-I000012
과 직류측 직류측 전류 파형(ip, inp, in)의 일례를 나타낸 도면이다.
도 6에 나타낸 바와 같이 3-레벨 컨버터의 직류측 전류의 이동평균은 일정하지 않고 교류측 전류 기본파의 3배 주파수 되는 저주파수 성분의 전류 고조파가 포함된다는 것을 알 수 있다. 여기서
Figure PCTKR2018010406-appb-I000013
나
Figure PCTKR2018010406-appb-I000014
는 리플성분의 고조파를 포함하는 DC전류이지만
Figure PCTKR2018010406-appb-I000015
는 AC전류임에 유의하도록 한다. 직류측 전류 가운데
Figure PCTKR2018010406-appb-I000016
전류를 NP 전류(Neutral Point current)라고 하는데, AC 성분의 NP 전류가 존재함으로써
Figure PCTKR2018010406-appb-I000017
나 에 전류 리플이 포함되게 되는 것이다. NP 전류의 크기는 부하측 전류의 위상각, 컨버터의 제어위상각, 컨버터의 진폭 변조지수 등에 따라 다르게 정해진다.
NP 전류에 대한 취급이 특히 중요하게 다뤄지는 경우는 도 7과 같이 단일 직류전원에 대하여 두 개의 커패시터로 분할하여 3-레벨 컨버터의 직류단을 구성하는 경우이다.
도 7은 단일 직류전압 전원을 갖는 3-레벨 컨버터의 구성을 나타낸 도면이다.
도 7에서
Figure PCTKR2018010406-appb-I000019
전류가 양(+), 즉
Figure PCTKR2018010406-appb-I000020
일 때 커패시터 C1은 충전, C2는 방전되는 상태가 되며, 따라서 Vdc1 전압은 상승, Vdc2 전압은 감소하게 된다. 반대의 경우
Figure PCTKR2018010406-appb-I000021
전류가 음(-)이면 C1은 방전, C2는 충전되는 상태가 되며 따라서 Vdc1 전압은 감소, Vdc2 전압은 상승하게 된다. 통상 도 7에서 DC 측에 직렬 연결된 두 커패시터가 만드는 직류전압(Vdc1, Vdc2)에 대하여 Vdc1=Vdc2=Vdc/2가 만족되어야 하고 이와 같은 상태를 DC측 전압 밸런싱(Voltage Balancing)이 이루어진 상태라고 한다.
만일 NP 전류가 존재한다면 커패시터 전압 밸런싱이 깨지게 된다. 그러므로 커패시터 전압 밸런싱이 이미 이루어진 상태라면 반드시 NP 전류를 영(0)으로 유지하여 전압 밸런싱이 깨지지 않도록 해야 한다.
지금까지 NP 전류에 관한 모든 연구는 전 주기(full cycle)에 걸쳐 NP 전류의 평균값을 영(0)으로 만드는 것에만 관련되어 있었다. 여기서 전 주기란 3-레벨 컨버터가 만드는 교류측 출력전압의 한 주기를 말하며 통상 수 십 Hz의 주파수를 갖는다. NP 전류가 전 주기에 걸쳐서 평균값이 0이면 커패시터 전압은 전 주기를 평균하면 변동이 없다. 그러나 매 스위칭 주기마다 커패시터 전압은
Figure PCTKR2018010406-appb-I000022
전류에 따라 충방전을 반복함으로써 도 6에서 보듯이 두 커패시터의 각각에 기본파의 3배 주파수 되는 전압 변동이 발생한다. 여기서 각 커패시터에서 전압 변동의 폭은
Figure PCTKR2018010406-appb-I000023
의 크기(진폭)에 따라 정해진다. 그러므로 통상 커패시터 전압의 변동을 줄이기 위하여 최대 NP 전류가 유입 및 유출되는 조건을 고려한 큰 커패시터를 사용하게 된다.
3-레벨 컨버터에서 직류측 커패시터의 전압 변동을 줄여야 하는 이유는 크게 다음 두 가지 이유에서 중요하다.
(1) NPC 토폴로지 3-레벨 컨버터의 장점 가운데 하나가 각 IGBT(Insulated gate bipolar transistor) 소자에 인가되는 전압이 DC-링크 전압의 1/2의 전압 스트레스를 가지므로 2-레벨 컨버터보다 전압 정격을 낮출 수 있다는 점이다. 그러나 NPC 3-레벨 컨버터의 회로구성에서 DC 전압 언밸런싱이 발생하게 되면 일부 IGBT나 다이오드와 같은 전력반도체 소자에 인가되는 전압 스트레스가 설계값 이상으로 과도하게 증가하게 된다.
(2) 지금까지 모든 3-레벨 컨버터의 PWM 제어방안은 DC측 직류전압의 밸런싱을 가정한 상태에서 개발되어 왔다. 즉, 모든 3-레벨 컨버터의 PWM 제어방안은 DC측 두 직류 전압의 크기가 같은 경우에만 정상적으로 동작한다. 그러므로 만일 DC측 직류 전압의 크기가 서로 다른 전압 불균형 상태(전압 언밸런싱 상태)라면 교류측 출력전압 파형의 왜곡이 발생하고 그로 인해 출력전압 기본파의 크기 감소, 출력전류의 왜곡, 시스템 정적 및 동적 성능저하 등의 문제가 발생한다.
전술한 문제점을 해결하기 위한 본 발명의 목적은, 교류를 직류로 또는 직류를 교류로 변환하는 3-레벨 컨버터에서 매 스위칭 주기마다 NP(Neutral Point) 전류를 영(0)으로 만들어서 모든 직류측 전류를 평균적으로 일정하게 유지함으로써 3-레벨 컨버터를 운전하는 동안 직류측 커패시터의 전압변동을 완전히 제거하는 효과를 갖는, 3 레벨 컨버터의 모든 직류측 전류를 일정하게 만드는 PWM 제어방법 및 장치를 제공함에 있다.
전술한 목적을 달성하기 위한 본 발명의 실시 예에 따른 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 PWM 제어장치는, 3-레벨 컨버터가 발생하기를 원하는 교류측 단자전압의 명령(command)에 해당하는 3상 기준파 신호를 입력받고, 입력받은 3상 기준파 신호로부터 각 상의 변조함수(da, db, dc)를 발생시키는 변조함수 발생기; 상기 변조함수 발생기에서 발생된 각 상의 변조함수(da, db, dc)로부터 각 상의 NP-스위치의 듀티비(duty ratio)(da0, db0, dc0)의 범위를 산출하고, 산출된 범위들의 공통 교집합으로부터 da0=db0=dc0=d0가 되는 d0 값을 결정하는 d0 발생기; 상기 각 상의 변조함수(da, db, dc)와, 상기 결정된 d0의 값을 이용해서 일의적으로 정해지는 각 상의 듀티비(dap, dan, dbp, dbn, dcp, dcn)를 결정하는 듀티비 발생기; 및 상기 각 상의 듀티비로부터 각 상의 IGBT를 턴 온 및 턴 오프하기 위한 게이팅 신호를 발생시키는 케이팅 신호 발생기를 포함할 수 있다.
또한, 상기 변조함수 발생기는, 상기 각 상의 PWM 동작의 선형 영역을 확대하기 위해 포함시키는 제로 시퀀스(Zero Sequence) 신호(Vzs) 및 DC 전압 밸런싱의 목적으로 포함시키는 옵셋(offset) 신호(Voffset)를 입력받아, 상기 3상 기준파 신호로부터 각 상의 변조함수(da, db, dc)를 발생시킬 수 있다.
또한, 상기 3-레벨 컨버터는, 등가적으로 3-접점(P, O, N) 스위치 또는 3 개의 1-접점 스위치(P-스위치, NP-스위치, N-스위치)로 구성될 수 있다.
또한, 상기 3-접점 스위치는, 어떤 순간에서도 P, O, N 가운데 반드시 어느 한 접점은 연결된 상태가 되어야 하지만, 2 이상의 접점이 동시에 연결되지는 않는다.
그리고, 상기 게이팅 신호 발생기는, 상기 게이팅 신호에 대해 삼각파형의 캐리어와 비교기를 사용하고 각 상에 대한 P-스위치와 N-스위치의 듀티비에 대한 정보를 이용하여 각 IGBT 전력반도체 스위치의 게이팅 신호를 발생시킬 수 있다.
한편, 전술한 목적을 달성하기 위한 본 발명의 실시 예에 따른 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 PWM 제어 방법은, 변조함수 발생기가, 3-레벨 컨버터가 발생하기를 원하는 교류측 단자전압의 명령(command)에 해당하는 3상 기준파 신호를 입력받고, 입력받은 3상 기준파 신호로부터 각 상의 변조함수(da, db, dc)를 발생시키는 단계; d0 발생기가, 상기 변조함수 발생기에서 발생된 각 상의 변조함수(da, db, dc)로부터 각 상의 NP-스위치의 듀티비(da0, db0, dc0)의 범위를 산출하고, 산출된 범위들의 공통 교집합으로부터 da0=db0=dc0=d0가 되는 d0 값을 결정하는 단계; 듀티비 발생기가, 상기 각 상의 변조함수(da, db, dc)와, 상기 결정된 d0의 값을 이용해서 일의적으로 정해지는 각 상의 듀티비(dap, dan, dbp, dbn, dcp, dcn)를 결정하는 단계; 및 게이팅 신호 발생기가, 상기 각 상의 듀티비로부터 각 상의 IGBT를 턴 온 및 턴 오프하기 위한 게이팅 신호를 발생시키는 단계를 포함할 수 있다.
또한, 상기 각 상의 변조함수(da, db, dc)를 발생시키는 단계는, 상기 변조함수 발생기가 상기 각 상의 PWM 동작의 선형 영역을 확대하기 위해 포함시키는 제로 시퀀스(Zero Sequence) 신호(Vzs) 및 DC 전압 밸런싱의 목적으로 포함시키는 옵셋(offset) 신호(Voffset)를 입력받고, 입력받은 상기 3상 기준파 신호로부터 각 상의 변조함수(da, db, dc)를 발생시킬 수 있다.
또한, 상기 3-레벨 컨버터는, 등가적으로 3-접점(P, O, N) 스위치 또는 3 개의 1-접점 스위치(P-스위치, NP-스위치, N-스위치)로 구성될 수 있다.
또한, 상기 3-접점 스위치는, 어떤 순간에서도 P, O, N 가운데 반드시 어느 한 접점은 연결된 상태가 되어야 하지만, 2 이상의 접점이 동시에 연결되지는 않는다.
그리고, 상기 게이팅 신호를 발생시키는 단계는, 상기 게이팅 신호 발생기가 상기 게이팅 신호를 발생시키기 위하여 삼각파형의 캐리어와 비교기를 사용하고 각 상에 대한 P-스위치와 N-스위치의 듀티비에 대한 정보를 이용하여 각 IGBT 전력반도체 스위치의 게이팅 신호를 발생시킬 수 있다.
본 발명에 의하면, 직류단을 구성하는 두 커패시터의 전압변동이 스위칭 리플을 제외하고 완전히 제거됨으로써 NP 전류의 변동 때문에 발생하는 커패시터 전압의 변동을 흡수하기 위하여 사용했던 필요 이상의 큰 커패시터를 사용하지 않아도 되게 되며 3-레벨 컨버터를 구성하는 전력반도체 소자의 설계범위에서 3-레벨 컨버터가 과전압 스트레스 없이 안정적으로 동작할 수 있게 된다.
또한, 3-레벨 컨버터의 NP 전류에 대하여 매 스위칭 주기마다 평균값이 영(0)이 되도록 제어함으로써 모든 직류측 전류의 이동평균을 일정하게 유지하는 3-레벨 컨버터를 위한 PWM 제어기를 실현할 수 있다.
또한, 스위칭 리플만을 포함하는 일정한 직류측 전류가 흐름으로써 작은 DC-링크 커패시터를 사용할 수 있다.
또한, DC-링크 커패시터의 전압 변동이 최소화됨으로써 안정적으로 3-레벨 컨버터의 교류측 출력전압을 합성할 수 있다.
또한, 교류측 전압, 직류측 전류 파형의 THD가 감소한다.
또한, 3-레벨 컨버터 교류측 출력 전압성분의 고조파 성분이 감소함으로써 출력필터의 크기를 줄일 수 있다.
또한, 3-레벨 컨버터의 선형성이 증가함으로써 제어성능이 향상된다.
그리고, 3-레벨 컨버터의 신뢰성이 향상된다.
도 1은 3상 3-레벨 컨버터를 사용하여 DC 전력을 AC 전력으로 또는 AC 전력을 DC 전력으로 변환하는 전력변환 시스템의 개념도이다.
도 2는 3-레벨 컨버터의 가장 대표적인 NPC 3-레벨 컨버터의 토폴로지를 나타낸다.
도 3은 3-레벨 컨버터의 구성을 개념적으로 나타낸 도면이다.
도 4는 2-레벨 컨버터의 구성을 개념적으로 나타낸 도면이다.
도 5는 2-레벨 컨버터의 교류측 전압(
Figure PCTKR2018010406-appb-I000024
)과 직류측 전류 파형(
Figure PCTKR2018010406-appb-I000025
)의 일례를 나타낸 도면이다.
도 6은 3-레벨 컨버터의 교류측 전압(
Figure PCTKR2018010406-appb-I000026
)과 직류측 전류 파형(ip, inp, in)의 일례를 나타낸 도면이다.
도 7은 단일 직류전압 전원을 갖는 3-레벨 컨버터의 구성을 나타낸 도면이다.
도 8은 본 발명의 실시 예에 따른 3-레벨 컨버터의 동작을 모델링하기 위한 회로도이다.
도 9a 및 도 9b는 본 발명의 실시 예에 따른 3-접점 스위치와 그 등가모델을 나타낸 도면이다.
도 10은 본 발명의 실시 예에 따른 스위칭 함수의 예시와 관련된 듀티비를 나타낸 도면이다.
도 11은 스위칭 함수가 주어진 경우 NP-스위치의 듀티비를 구하는 과정을 나타낸 도면이다.
도 12는 본 발명의 실시 예에 따른 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 PWM 제어 장치의 구성을 개략적으로 나타낸 구성도이다.
도 13a 및 도 13b는 본 발명의 실시 예에 따른 NPC 3-레벨 컨버터의 한 상의 회로구성과 그 등가 모델을 나타낸 도면이다.
도 14는 삼각파형의 캐리어와 비교기를 사용하여 a-상 게이팅 신호를 발생시키는 회로 구성 예를 나타낸 도면이다.
도 15a 및 도 15b는 a-상 게이팅 신호 파형의 예시를 나타낸 도면이다.
도 16은 3상 전체를 고려했을 때 3상 게이팅 신호를 발생하는 게이팅 신호 발생기의 전체 블록다이아그램을 나타낸 도면이다.
도 17은 본 발명의 실시 예에 따른 3-레벨 컨버터의 PWM 제어 방법을 적용한 경우 교류측 전압과 직류측 전류의 파형의 일례를 나타낸 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
어느 부분이 다른 부분의 "위에" 있다고 언급하는 경우, 이는 바로 다른 부분의 위에 있을 수 있거나 그 사이에 다른 부분이 수반될 수 있다. 대조적으로 어느 부분이 다른 부분의 "바로 위에" 있다고 언급하는 경우, 그 사이에 다른 부분이 수반되지 않는다.
제1, 제2 및 제3 등의 용어들은 다양한 부분, 성분, 영역, 층 및/또는 섹션들을 설명하기 위해 사용되나 이들에 한정되지 않는다. 이들 용어들은 어느 부분, 성분, 영역, 층 또는 섹션을 다른 부분, 성분, 영역, 층 또는 섹션과 구별하기 위해서만 사용된다. 따라서, 이하에서 서술하는 제1 부분, 성분, 영역, 층 또는 섹션은 본 발명의 범위를 벗어나지 않는 범위 내에서 제2 부분, 성분, 영역, 층 또는 섹션으로 언급될 수 있다.
여기서 사용되는 전문 용어는 단지 특정 실시예를 언급하기 위한 것이며, 본 발명을 한정하는 것을 의도하지 않는다. 여기서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다. 명세서에서 사용되는 "포함하는"의 의미는 특정 특성, 영역, 정수, 단계, 동작, 요소 및/또는 성분을 구체화하며, 다른 특성, 영역, 정수, 단계, 동작, 요소 및/또는 성분의 존재나 부가를 제외시키는 것은 아니다.
"아래", "위" 등의 상대적인 공간을 나타내는 용어는 도면에서 도시된 한 부분의 다른 부분에 대한 관계를 보다 쉽게 설명하기 위해 사용될 수 있다. 이러한 용어들은 도면에서 의도한 의미와 함께 사용중인 장치의 다른 의미나 동작을 포함하도록 의도된다. 예를 들면, 도면중의 장치를 뒤집으면, 다른 부분들의 "아래"에 있는 것으로 설명된 어느 부분들은 다른 부분들의 "위"에 있는 것으로 설명된다. 따라서 "아래"라는 예시적인 용어는 위와 아래 방향을 전부 포함한다. 장치는 90˚ 회전 또는 다른 각도로 회전할 수 있고, 상대적인 공간을 나타내는 용어도 이에 따라서 해석된다.
다르게 정의하지는 않았지만, 여기에 사용되는 기술용어 및 과학용어를 포함하는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 일반적으로 이해하는 의미와 동일한 의미를 가진다. 보통 사용되는 사전에 정의된 용어들은 관련기술문헌과 현재 개시된 내용에 부합하는 의미를 가지는 것으로 추가 해석되고, 정의되지 않는 한 이상적이거나 매우 공식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
본 발명의 실시 예에 따른 3-레벨 컨버터의 PWM 제어 방법을 설명하기 위하여 먼저 3-레벨 컨버터의 동작에 따른 입출력 전압 및 전류의 관계식을 유도하고, NP 전류를 제로(0)로 만들기 위한 관계식들을 설명하도록 한다.
도 8은 본 발명의 실시 예에 따른 3-레벨 컨버터의 동작을 모델링하기 위한 회로도이다.
도 8에서, Sij ∈ {0,1} (i=a,b,c j=p,0,n)는 3-레벨 컨버터를 이루는 스위치의 접점의 상태를 나타내는 스위칭 함수이며 0과 1의 2진 값을 갖는다. 즉, Sij=1은 스위치의 온(ON) 상태를 나타내고, Sij=0은 스위치의 오프(OFF) 상태를 나타낸다. 예를 들면, Sap, Sa0, San은 a-상 스위치의 접점 상태를 나타내는 스위칭 함수인데, Sap=1이면 A 노드가 P 노드에 접속된 상태를 나타내고, Sap=0이면 A 노드와 P 노드의 접속이 끊어진 상태를 나타낸다.
도 9a 및 도 9b는 본 발명의 실시 예에 따른 3-접점 스위치와 그 등가모델을 나타낸 도면이다. 도 9a에 도시된 3-레벨 컨버터를 구성하는 3-접점 스위치는 도 9b에 도시된 바와 같이 3 개의 1-접점 스위치로 모델링 할 수 있다. 도 9b에서, 3 개의 1-접점 스위치를 각각 P-스위치, NP-스위치, N-스위치라고 하기로 한다.
3-레벨 컨버터의 각 상은 3-접점 스위치로 볼 수 있으므로, 다음 두 가지 제한 조건을 갖는다. a-상 스위치의 경우를 예로 들어 설명하면 다음과 같다.
(조건1) 3-접점 스위치는 임의의 순간 반드시 P, O, N 가운데 적어도 어느 한 접점에 연결된 상태가 되어야 한다. 이는 Sap, Sa0, San이 모두 동시에 오프 상태, 즉 0이 될 수 없다는 의미이다. 즉, Sap+Sa0+San ≠ 0의 관계를 갖는다.
(조건2) 3-접점 스위치는 임의의 순간 반드시 P, O, N 가운데 어느 한 접점에만 연결된 상태가 되어야 한다. 이는 Sap, Sa0, San이 2 개 이상 동시에 1이 될 수 없다는 의미이다. 즉, Sap+Sa0+San = 1의 관계를 갖는다.
3상 전체를 고려하면 각 스위치의 스위칭 함수는 다음 수학식 2와 같은 제한 조건 하에서 동작한다.
Figure PCTKR2018010406-appb-M000002
수학식 2는 각 상의 3개의 스위칭 함수가 임의의 순간에 오직 하나만 온(ON) 상태이고, 나머지 둘은 오프(OFF) 상태가 됨을 의미한다.
스위칭 함수를 사용하여 나타낸 3-레벨 컨버터의 DC측 전류에 대한 순시적인 관계식은 다음 수학식 3과 같다.
Figure PCTKR2018010406-appb-M000003
여기서, 직류측 전류 ip, inp, in과 교류측 전류 ia, ib, ic에 대하여 키르히호프의 전류법칙에 따라 다음 수학식 4 및 수학식 5가 성립한다.
Figure PCTKR2018010406-appb-M000004
Figure PCTKR2018010406-appb-M000005
도 10은 본 발명의 실시 예에 따른 스위칭 함수의 예시와 관련된 듀티비를 나타낸 도면이다. 즉, 스위칭 주기 Ts 동안 a-상의 스위칭 함수의 예시를 나타낸 도면이다. 도 10에서 Sap는 tap 동안 1이고 나머지 구간은 0이다. 마찬가지로 Sa0는 ta0 동안 1이고, 나머지 구간 동안은 0이며, San은 tan 구간 동안만 1이고 나머지 구간 동안은 0이다. 여기서 P-스위치, NP-스위치, N-스위치의 듀티비는 Ts 구간 동안 각 1-접점 스위치의 스위칭 함수의 평균으로 정의되며 다음 수학식 6, 수학식 7 및 수학식 8과 같다.
Figure PCTKR2018010406-appb-M000006
Figure PCTKR2018010406-appb-M000007
Figure PCTKR2018010406-appb-M000008
수학식 6 내지 수학식 8로부터 dap+da0+dan=(tap+ta0+tan)/Ts=1이 된다. 즉, a, b, c-상에 대한 각 스위칭 함수에 대한 듀티비는 다음 수학식 9와 같은 관계를 갖는다.
Figure PCTKR2018010406-appb-M000009
도 8의 회로에서 교류측 출력 상전압 Va, Vb, Vc를 스위칭 함수를 사용하여 나타내면 다음 수학식 10과 같다.
Figure PCTKR2018010406-appb-M000010
수학식 10에서, Vdc1=Vdc2=Vdc/2의 조건을 만족한다면 다음 수학식 11이 될 수 있다.
Figure PCTKR2018010406-appb-M000011
통상 Vdc는 전 주기 동안 일정하다고 가정하여도 무방하므로 교류측 출력 전압의 이동평균은 다음 수학식 12와 수학식 13과 같이 나타낼 수 있다.
Figure PCTKR2018010406-appb-M000012
Figure PCTKR2018010406-appb-M000013
여기서, 수학식 12가 의미하는 바는 da, db, dc가 3-레벨 컨버터의 변조함수(modulation function)로 볼 수 있으며, 교류측 출력 상전압을 결정하는 신호가 된다는 것이다.
그러므로 원하는 교류측 출력전압이 정해지면 3-레벨 컨버터의 변조함수인 da, db, dc는 수학식 12로부터 정해진다.
여기서, 변조함수 da, db, dc의 범위는 다음 수학식 14와 같다.
Figure PCTKR2018010406-appb-M000014
한편, 직류측 전류 ip, inp, in의 이동평균은 스위칭 주기 동안 ia, ib, ic가 일정하다고 가정하면 수학식 3으로부터 이동평균을 취하면 다음 수학식 15와 같이 될 수 있다.
Figure PCTKR2018010406-appb-M000015
각 상의 NP-스위치의 듀티비(즉, da0, db0, dc0)가 같을 때 NP 전류
Figure PCTKR2018010406-appb-I000027
의 이동평균은 다음 수학식 16과 같이 나타낼 수 있다.
Figure PCTKR2018010406-appb-M000016
수학식 16으로부터 NP 전류
Figure PCTKR2018010406-appb-I000028
의 이동평균
Figure PCTKR2018010406-appb-I000029
이 제로(0)가 될 조건은 다음 수학식 17과 같이 될 수 있다.
Figure PCTKR2018010406-appb-M000017
이때, 수학식 16은, ia+ib+ic=0의 조건이 사용되었다. 따라서 본 발명은 3상 전류에 대하여 ia+ib+ic=0의 조건만 만족되면 3상 전류가 비대칭 불평형이 되어도 적용이 가능한 장점이 있다.
다음은 3-레벨 컨버터의 스위치의 듀티비 결정 방법에 대하여 설명한다.
먼저 3-레벨 컨버터에서 제어변수인 각 스위치의 듀티비 동작범위를 편의상 a-상의 경우를 예로 들어 설명한다. 나머지 b-상과 c-상에 대한 설명은 a-상의 경우와 같다.
da0는 듀티비이므로 0≤da0≤1의 범위 내에 존재한다. 그런데 dap+da0+dan=1로부터 dap+dan=1-da0의 값이 되고 수학식 13으로부터 da=dap-dan이므로 da의 최대값은 1-da0, 최소값은 -(1-da0)가 됨을 알 수 있다.
따라서 변조함수 da의 가능한 존재범위는 다음 수학식 18과 같다.
Figure PCTKR2018010406-appb-M000018
수학식 18은 da0가 먼저 정해졌을 때 da의 동작범위를 나타낸다. 그러나 통상 3-레벨 컨버터의 변조함수 da, db, dc가 먼저 주어지는 경우가 대부분이므로 a-상의 변조함수 da의 값이 주어졌다는 가정 하에 NP-스위치의 듀티비 da0의 허용범위를 구하는 것이 더 중요하다고 할 수 있다.
da가 영(0)보다 같거나 작은 경우 수학식 18에서 -(1-da0)≤da이므로 da0≤1+da가 된다. 또 da가 영(0)보다 같거나 큰 경우 수학식 18에서 da≤(1-da0)이므로 da0≤1-da가 된다. 이 두 가지 경우를 하나의 식으로 표현하면 다음 수학식 19와 같다.
Figure PCTKR2018010406-appb-M000019
수학식 19는 주어진 da에 대하여 da0의 허용 가능한 값들의 범위를 나타낸다.
도 11은 스위칭 함수가 주어진 경우 NP-스위치의 듀티비를 구하는 과정을 나타낸 도면이다.
즉, 도 11은 3-레벨 컨버터의 변조함수 da, db, dc가 주어진 경우 각 상의 NP-스위치 듀티비의 영역(회색 부분으로 나타낸 영역)을 나타낸 것이다. 그리고 수학식 17을 만족하기 위하여 da0, db0, dc0의 허용범위의 교집합 내의 임의의 값을 d0로 정할 수 있다. 도 11에 도시된 바와 같이 사용가능한 d0의 값은 무수히 많은데 여기서는 다음 수학식 20과 같은 d0의 최소값을 사용하기로 한다.
Figure PCTKR2018010406-appb-M000020
일단, da와 da0의 값이 결정되면 dap와 dan은 da와 da0의 값에 따라 일의적으로 정해진다고 할 수 있다. 수학식 9와 수학식 13으로부터 다음의 수학식 21과 같은 연립방정식을 얻을 수 있다.
Figure PCTKR2018010406-appb-M000021
수학식 21을 연립하여 계산하면, 다음 수학식 22와 같이 da와 da0에 따라 dap와 dan을 구하는 식을 얻을 수 있다.
Figure PCTKR2018010406-appb-M000022
지금까지 설명한 바와 같이 각 스위치의 듀티비를 결정하는 과정을 정리하면 다음과 같다.
(1) 발생하기 원하는 3-레벨 컨버터의 교류측 출력전압에 따라 da, db, dc가 결정된다.
(2) 매 순간의 da, db, dc 값에 따라 매 순간 듀티비 da0, db0, dc0의 허용 가능한 범위가 결정된다. (수학식 19참조)
(3) da0, db0, dc0의 허용범위 내에서 수학식 17이 만족하도록 d0 값을 정한다. d0는 da0, db0, dc0의 허용범위의 교집합 내의 임의의 값이다.
(4) da, db, dc와 da0, db0, dc0가 결정되었으므로 일의적으로 dap, dan, dbp, dbn, dcp, dcn의 값을 구할 수 있다.(수학식 22 참조)
도 12는 본 발명의 실시 예에 따른 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 PWM 제어 장치의 구성을 개략적으로 나타낸 구성도이다.
도 12를 참조하면, 본 발명의 실시 예에 따른 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 PWM 제어 장치(100)는, 변조함수 발생기(110)와 d0 발생기(120), 듀티비 발생기(130) 및 게이팅 신호 발생기(140)를 포함한다.
변조함수 발생기(110)는 3-레벨 컨버터가 발생하기를 원하는 교류측 단자전압의 명령(command)에 해당하는 3상 기준파 신호(Va_ref, Vb _ref, Vc _ref)를 입력받고, 입력받은 3상 기준파 신호로부터 각 상의 변조함수(da, db, dc)를 발생시킨다.
또한, 변조함수 발생기(110)는, 각 상의 PWM 동작의 선형 영역을 확대하기 위하여 포함시키는 제로 시퀀스(Zero Sequence) 신호(Vzs) 및 DC 전압 밸런싱의 목적으로 포함시키는 옵셋(offset) 신호(Voffset)를 입력받고, 3상 기준파 신호로부터 각 상의 변조함수(da, db, dc)를 발생시킬 수 있다. 여기서 제로 시퀀스 신호는 교류측 출력전압의 선형 영역(linear region)을
Figure PCTKR2018010406-appb-I000030
(1.1547)까지 증대시키기 위하여 3상 전압 기준파에 더해지는 분량이다. 옵셋 신호는 3상 전압 기준파에 옵셋을 실어줌으로써 커패시터 밸런싱의 목적을 이루기 위한 것이다. 본 발명의 설명에서는 편의상 Zero Sequence 신호와 옵셋 신호를 모두 영(0)으로 두어도 일반성에는 문제가 없기 때문에 영(0)으로 두고 설명한다.
d0 발생기(120)는 변조함수 발생기에서 발생된 각 상의 변조함수(da, db, dc)로부터 각 상의 NP-스위치의 듀티비(da0, db0, dc0)의 범위를 산출하고, 산출된 범위들의 공통 교집합으로부터 da0=db0=dc0=d0가 되는 d0 값을 결정한다. 듀티비 발생기(130)는 각 상의 변조함수 da, db, dc와 d0 발생기(120)에서 정해진 d0 값을 이용해서 일의적으로 정해지는 각 상의 나머지 듀티비 dap, dan, dbp, dbn, dcp, dcn을 결정하는 것이다.
게이팅 신호 발생기(140)는 각 상의 듀티비로부터 각 상의 IGBT를 턴 온 및 턴 오프하기 위한 게이팅 신호를 발생시킨다. a-상의 경우를 예로 들면 dap, dan을 삼각파 캐리어 신호(Vtri)와 비교하여 IGBT 스위치 T1a, T2a, T3a, T4a를 각각 PWM 제어하기 위한 각각의 게이팅 신호 S1a, S2a, S3a, S4a를 발생시키는 것이다.
또한, 3-레벨 컨버터는, 3-접점(P, O, N) 스위치 또는 3 개의 1-접점 스위치(P-스위치, NP-스위치, N-스위치)로 구성될 수 있다.
또한, 3-접점 스위치는, 임의의 순간 P, O, N 가운데 반드시 어느 한 접점에 연결된 상태가 되고, 임의의 순간 반드시 P, O, N 가운데 어느 한 접점에만 연결된 상태가 될 수 있다.
또한, 게이팅 신호 발생기(140)는, 게이팅 신호에 대해 삼각파형의 캐리어와 비교기를 사용하고 각 상에 대한 P-스위치와 N-스위치의 듀티비에 대한 정보를 이용하여 실제 NPC 토폴로지의 3-레벨 컨버터를 구성하는 각 IGBT 전력반도체 스위치의 게이팅 신호를 발생한다. 여기서 본 발명은 실시 예로서 단일 캐리어를 이용한 게이팅 신호 발생 방법에 대하여 제공하는 것이다.
도 13a 및 도 13b는 본 발명의 실시 예에 따른 NPC 3-레벨 컨버터의 한 상의 회로구성과 그 등가 모델을 나타낸 도면이다.
즉, 도 13a는 a-상의 회로 구성을 나타낸 것이고, 도 13b는 a-상의 회로 구성에 대한 등가 모델을 나타낸 것이다. 각 IGBT Tia(i=1,2,3,4) 전력 반도체 스위치의 게이팅 신호를 Sia(i=1,2,3,4)라고 할 때 다음 표 1은 스위칭 함수와 게이팅 신호의 관계를 나타낸다.
스위칭 상태 스위칭 함수 게이팅 신호 AC 출력전압
Sap Sa0 San S1a S2a S31a S4a
P-스위치 온 상태 1 0 0 1 1 0 0
Figure PCTKR2018010406-appb-I000031
NP- 스위치온 상태 0 1 0 0 1 1 0
Figure PCTKR2018010406-appb-I000032
N-스위치 온 상태 0 0 1 0 0 1 1
Figure PCTKR2018010406-appb-I000033
표 1에서, 1은 턴 온(turn on), 0는 턴 오프(turn off)를 나타낸다.
예를 들면, 도 13b에서 P-스위치가 온 된 상태는 도 13a에서 보인 NPC 토폴로지에서 S1a=1, S2a=1, S3a=0, S4a=0과 같이 동작시키면 구현할 수 있다. 이 경우 A점은 P점에 접속되어 AC측 출력전압은 Va=Vp가 된다.
3-레벨 컨버터의 한 상에 대하여 게이팅 신호는 4 개이지만 표 1에서 알 수 있듯이
Figure PCTKR2018010406-appb-I000034
,
Figure PCTKR2018010406-appb-I000035
의 상보적 관계를 가지므로 독립적으로 동작하는 게이팅 신호는 2 개임에 유의하도록 한다. 또한 표 1로부터 다음 수학식 23 및 수학식 24의 관계식을 가질 수 있다.
Figure PCTKR2018010406-appb-M000023
Figure PCTKR2018010406-appb-M000024
P-스위치와 N-스위치의 스위칭 함수 Sap, San을 구하면 수학식 23, 수학식 24와 게이팅 신호의 상보성으로부터 NPC 토폴로지 3-레벨 컨버터의 모든 게이팅 신호를 결정할 수 있다.
P-스위치와 N-스위치의 스위칭 함수(Sap, San) 또는 게이팅 신호(S1a, S4a)는 비교기를 사용하여 P-스위치와 N-스위치의 듀티비(dap, dan)를 삼각파형의 캐리어와 비교하는 PWM 방법에 의하여 발생할 수 있다.
도 14는 삼각파형의 캐리어와 비교기를 사용하여 a-상 게이팅 신호를 발생시키는 회로 구성 예를 나타낸 도면이다.
도 14를 참조하면, a-상에 대하여 P-스위치와 N-스위치의 듀티비에 대한 정보를 이용하여 실제 NPC 토폴로지의 3-레벨 컨버터를 구성하는 각 IGBT 전력반도체 스위치의 게이팅 신호를 발생시키는 것이다. 도 14에서 Vtri는 0과 1 사이를 스윙(swing)하는 삼각파형의 캐리어 신호(Carrier Signal)이다.
도 15a 및 도 15b는 a-상 게이팅 신호 파형의 예시를 나타낸 도면이다. 즉, 도 15a는 dap > dan인 경우이고, 도 15b는 dap < dan인 경우를 나타낸다.
도 16은 3상 전체를 고려했을 때 3상 게이팅 신호를 발생하는 게이팅 신호 발생기(140)의 전체 블록다이아그램을 나타낸 도면이다. 도 17은 도 6의 파형과 동일한 조건에서 본 발명의 실시 예에 따른 3-레벨 컨버터의 PWM 제어 방법을 적용한 경우 교류측 전압과 직류측 전류의 파형을 나타낸 도면이다. 도 17에 도시된 바와 같이 직류측 전류는 모두 일정한 이동평균 값을 가지는데, 특히 NP 전류의 경우 매 스위칭 주기마다 영(0)의 평균값을 갖는 것을 볼 수 있다.
따라서, 본 발명은 3-레벨 컨버터의 NP 전류에 대하여 매 스위칭 주기마다 평균값이 영(0)이 되도록 제어함으로써 모든 직류측 전류의 이동평균을 일정하게 유지하는 3-레벨 컨버터를 위한 PWM 제어기를 제공할 수 있다.
본 발명에 따른 3-레벨 PWM 제어기를 3-레벨 컨버터에 적용함으로써 다음과 같은 효과를 얻을 수 있다.
- 스위칭 리플만을 포함하는 일정한 직류측 전류가 흐름으로써 작은 DC-링크 커패시터를 사용할 수 있다.
- DC-링크 커패시터의 전압 변동이 최소화 됨으로써 안정적으로 3-레벨 컨버터의 교류측 출력전압을 합성할 수 있다.
- 교류측 전압, 직류측 전류 파형의 THD가 감소한다.
- 3-레벨 컨버터 교류측 출력 전압성분의 고조파 성분이 감소함으로써 출력 필터의 크기를 줄일 수 있다.
- 3-레벨 컨버터의 선형성이 증가함으로써 제어 성능이 향상될 수 있다.
- 3-레벨 컨버터의 신뢰성이 향상될 수 있다.
전술한 바와 같이 본 발명에 의하면, 교류를 직류로 또는 직류를 교류로 변환하는 3-레벨 컨버터에서 매 스위칭 주기마다 직류측 전류가 평균적으로 일정하게 유지하기 위해 NP(Neutral Point) 전류를 영(0)으로 만들어서 3-레벨 컨버터를 운전하는 동안 직류측 커패시터의 전압변동을 완전히 제거하도록 펄스폭 변조(PWM) 방식으로 제어하는, 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 PWM 제어방법 및 장치를 실현할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 PWM 제어
110 : 변조함수 발생기
120 : d0 발생기
130 : 듀티비 발생기
140 : 게이팅 신호 발생기

Claims (10)

  1. 레벨 컨버터가 발생하기를 원하는 교류측 단자전압의 명령(command)에 해당하는 3상 기준파 신호를 입력받고, 입력받은 3상 기준파 신호로부터 각 상의 변조함수(da, db, dc)를 발생시키는 변조함수 발생기;
    상기 변조함수 발생기에서 발생된 각 상의 변조함수(da, db, dc)로부터 각 상의 NP-스위치의 듀티비(da0, db0, dc0)의 범위를 산출하고, 산출된 범위들의 공통 교집합으로부터 da0=db0=dc0=d0가 되는 d0 값을 결정하는 d0 발생기;
    상기 각 상의 변조함수(da, db, dc)와, 상기 결정된 d0의 값을 이용해서 일의적으로 정해지는 각 상의 듀티비(dap, dan, dbp, dbn, dcp, dcn)를 결정하는 듀티비 발생기; 및
    상기 각 상의 듀티비로부터 각 상의 IGBT를 턴 온 및 턴 오프하기 위한 게이팅 신호를 발생시키는 케이팅 신호 발생기;
    를 포함하는 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 PWM 제어장치.
  2. 제 1 항에 있어서,
    상기 변조함수 발생기는, 상기 각 상의 PWM 동작의 선형 영역을 확대하기 위해 포함시키는 제로 시퀀스(Zero Sequence) 신호(Vzs) 및 DC 전압 밸런싱의 목적으로 포함시키는 옵셋(offset) 신호(Voffset)를 입력받아, 상기 3상 기준파 신호로부터 각 상의 변조함수(da, db, dc)를 발생시키는, 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 PWM 제어장치.
  3. 제 1 항에 있어서,
    상기 3-레벨 컨버터는, 등가적으로 3-접점(P, O, N) 스위치 또는 3 개의 1-접점 스위치(P-스위치, NP-스위치, N-스위치)로 구성되는, 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 PWM 제어장치.
  4. 제 3 항에 있어서,
    상기 3-접점 스위치는, 어떤 순간에서도 P, O, N 가운데 반드시 어느 한 접점은 연결된 상태가 되어야 하지만, 2 이상의 접점이 동시에 연결되지는 않는, 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 PWM 제어장치.
  5. 제 1 항에 있어서,
    상기 게이팅 신호 발생기는, 상기 게이팅 신호에 대해 삼각파형의 캐리어와 비교기를 사용하고 각 상에 대한 P-스위치와 N-스위치의 듀티비에 대한 정보를 이용하여 각 IGBT 전력반도체 스위치의 게이팅 신호를 발생시키는, 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 PWM 제어장치.
  6. 변조함수 발생기가, 3-레벨 컨버터에서 발생하기를 원하는 교류측 단자전압의 명령(command)에 해당하는 3상 기준파 신호를 입력받고, 입력받은 3상 기준파 신호로부터 각 상의 변조함수(da, db, dc)를 발생시키는 단계;
    d0 발생기가, 상기 변조함수 발생기에서 발생된 각 상의 변조함수(da, db, dc)로부터 각 상의 NP-스위치의 듀티비(da0, db0, dc0)의 범위를 산출하고, 산출된 범위들의 공통 교집합으로부터 da0=db0=dc0=d0가 되는 d0 값을 결정하는 단계;
    듀티비 발생기가, 상기 각 상의 변조함수(da, db, dc)와, 상기 결정된 d0의 값을 이용해 일의적으로 정해지는 각 상의 듀티비(dap, dan, dbp, dbn, dcp, dcn)를 결정하는 단계; 및
    게이팅 신호 발생기가, 상기 각 상의 듀티비로부터 각 상의 IGBT를 턴 온 및 턴 오프하기 위한 게이팅 신호를 발생시키는 단계;
    를 포함하는 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 PWM 제어 방법.
  7. 제 6 항에 있어서,
    상기 각 상의 변조함수(da, db, dc)를 발생시키는 단계는, 상기 변조함수 발생기가 상기 각 상의 PWM 동작의 선형 영역을 확대하기 위해 포함시키는 제로 시퀀스(Zero Sequence) 신호(Vzs) 및 DC 전압 밸런싱의 목적으로 포함시키는 옵셋(offset) 신호(Voffset)를 입력받고, 입력받은 상기 3상 기준파 신호로부터 각 상의 변조함수(da, db, dc)를 발생시키는, 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 PWM 제어 방법.
  8. 제 6 항에 있어서,
    상기 3-레벨 컨버터는, 등가적으로 3-접점(P, O, N) 스위치 또는 3 개의 1-접점 스위치(P-스위치, NP-스위치, N-스위치)로 구성되는, 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 PWM 제어 방법.
  9. 제 8 항에 있어서,
    상기 3-접점 스위치는, 어떤 순간에서도 P, O, N 가운데 반드시 어느 한 접점은 연결된 상태가 되어야 하지만, 2 이상의 접점이 동시에 연결되지는 않는, 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 PWM 제어 방법.
  10. 제 6 항에 있어서,
    상기 게이팅 신호를 발생시키는 단계는, 상기 게이팅 신호 발생기가 상기 게이팅 신호를 발생시키기 위하여 삼각파형의 캐리어와 비교기를 사용하고 각 상에 대한 P-스위치와 N-스위치의 듀티비에 대한 정보를 이용하여 각 IGBT 전력반도체 스위치의 게이팅 신호를 발생시키는, 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 PWM 제어 방법.
PCT/KR2018/010406 2018-01-15 2018-09-06 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 pwm 제어방법 및 장치 WO2019139216A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180005222A KR101836872B1 (ko) 2018-01-15 2018-01-15 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 pwm 제어방법 및 장치
KR10-2018-0005222 2018-01-15

Publications (1)

Publication Number Publication Date
WO2019139216A1 true WO2019139216A1 (ko) 2019-07-18

Family

ID=61728109

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/010406 WO2019139216A1 (ko) 2018-01-15 2018-09-06 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 pwm 제어방법 및 장치

Country Status (2)

Country Link
KR (1) KR101836872B1 (ko)
WO (1) WO2019139216A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110460088A (zh) * 2019-07-02 2019-11-15 华夏天信智能物联股份有限公司 一种电网电压非理想情况下电流源变换器控制方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102498483B1 (ko) * 2022-09-28 2023-02-10 주식회사 에코스 3-레벨 컨버터의 직류측 중간점 전류를 일정하게 유지하면서 필요에 따라 가변할 수 있는 pwm 제어 방법 및 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110033289A (ko) * 2008-08-22 2011-03-30 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 전력 변환 장치
JP2013055780A (ja) * 2011-09-02 2013-03-21 Nagoya Institute Of Technology 交流−直流電力変換器の制御装置
JP2013135554A (ja) * 2011-12-27 2013-07-08 Doshisha Ｐｗｍインバータの制御方法および制御装置
KR20170050981A (ko) * 2015-11-02 2017-05-11 전남대학교산학협력단 캐리어 기반 펄스 폭 변조 방법을 이용하여 3상 3레벨 인버터의 누설전류를 제거하는 스위치 제어 장치 및 스위치 제어 방법
KR101804773B1 (ko) * 2016-06-14 2017-12-05 영남대학교 산학협력단 리플 제거 기능을 구비한 교류-직류 컨버터 회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110033289A (ko) * 2008-08-22 2011-03-30 도시바 미쓰비시덴키 산교시스템 가부시키가이샤 전력 변환 장치
JP2013055780A (ja) * 2011-09-02 2013-03-21 Nagoya Institute Of Technology 交流−直流電力変換器の制御装置
JP2013135554A (ja) * 2011-12-27 2013-07-08 Doshisha Ｐｗｍインバータの制御方法および制御装置
KR20170050981A (ko) * 2015-11-02 2017-05-11 전남대학교산학협력단 캐리어 기반 펄스 폭 변조 방법을 이용하여 3상 3레벨 인버터의 누설전류를 제거하는 스위치 제어 장치 및 스위치 제어 방법
KR101804773B1 (ko) * 2016-06-14 2017-12-05 영남대학교 산학협력단 리플 제거 기능을 구비한 교류-직류 컨버터 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110460088A (zh) * 2019-07-02 2019-11-15 华夏天信智能物联股份有限公司 一种电网电压非理想情况下电流源变换器控制方法

Also Published As

Publication number Publication date
KR101836872B1 (ko) 2018-03-09

Similar Documents

Publication Publication Date Title
Friedrich Modern HVDC PLUS application of VSC in modular multilevel converter topology
US5910892A (en) High power motor drive converter system and modulation control
Wernekinck et al. A high frequency AC/DC converter with unity power factor and minimum harmonic distortion
WO2019139216A1 (ko) 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 pwm 제어방법 및 장치
WO2017043750A1 (ko) 마이크로그리드용 인버터 장치 및 이를 제어하는 방법
WO2018056506A1 (ko) 하이브리드 능동 필터를 포함하는 전압형 컨버터
Empringham et al. Design challenges in the use of silicon carbide JFETs in matrix converter applications
WO2019088678A1 (en) Air conditioner and rectifier
Rech Modified five-level ANPC inverter with output voltage boosting capability
US20020064061A1 (en) Rectifying circuit and control method therefor
EP3676945A1 (en) Air conditioner and rectifier
Younis et al. Enhanced level-shifted modulation for a three-phase five-level modified modular multilevel converter (MMC)
Briff et al. Turn-off delay compensation of series-connected IGBTs for HVDC applications
Tian et al. Assessment of low-loss configurations for efficiency improvement in hybrid modular multilevel converters
WO2018124467A1 (ko) 모터 제어 장치 및 모터 제어 장치의 제어 방법
WO2015113328A1 (zh) 多端模块组合多电平高压变换器
WO2021095967A1 (ko) 모듈러 멀티레벨 컨버터의 서브모듈 전류 및 전압 제어방법 및 이를 수행하는 제어모듈
WO2019059510A1 (ko) 인버터 시스템
Lee et al. Active dv/dt control with turn-off gate resistance modulation for voltage balancing of series connected SiC MOSFETs
Shahane et al. A hybrid MMC with SiC-based full-bridge and Si-based half-bridge sub-modules with novel voltage sorting scheme
WO2021040197A1 (ko) 독립 마이크로그리드 시스템 및 인버터 장치
JPWO2006064742A1 (ja) 自励式無効電力補償装置
WO2019039626A1 (ko) 3상 3레벨 전력변환장치의 pwm 제어 장치
WO2023008776A1 (ko) 하이브리드 능동전력필터
WO2017034276A1 (ko) 스위칭 제어를 위한 전력 변환 장치 및 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18900102

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18900102

Country of ref document: EP

Kind code of ref document: A1