KR20170050981A - 캐리어 기반 펄스 폭 변조 방법을 이용하여 3상 3레벨 인버터의 누설전류를 제거하는 스위치 제어 장치 및 스위치 제어 방법 - Google Patents

캐리어 기반 펄스 폭 변조 방법을 이용하여 3상 3레벨 인버터의 누설전류를 제거하는 스위치 제어 장치 및 스위치 제어 방법 Download PDF

Info

Publication number
KR20170050981A
KR20170050981A KR1020150153206A KR20150153206A KR20170050981A KR 20170050981 A KR20170050981 A KR 20170050981A KR 1020150153206 A KR1020150153206 A KR 1020150153206A KR 20150153206 A KR20150153206 A KR 20150153206A KR 20170050981 A KR20170050981 A KR 20170050981A
Authority
KR
South Korea
Prior art keywords
phase
gating signal
voltage
reference voltage
phase reference
Prior art date
Application number
KR1020150153206A
Other languages
English (en)
Other versions
KR101751001B1 (ko
Inventor
최남섭
Original Assignee
전남대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전남대학교산학협력단 filed Critical 전남대학교산학협력단
Priority to KR1020150153206A priority Critical patent/KR101751001B1/ko
Publication of KR20170050981A publication Critical patent/KR20170050981A/ko
Application granted granted Critical
Publication of KR101751001B1 publication Critical patent/KR101751001B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/084—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은, 3레벨 인버터의 스위치 제어 장치에 있어서, 3레벨 인버터의 3상 기준 전압을 입력받아 3상 기준 전압의 최대값으로만 이루어진 max상 기준전압과 3상 기준 전압의 최소값으로만 이루어진 min상 기준전압을 출력하는 상전환부; max상의 전압을 형성하는 제1 게이팅 신호와 min상의 전압을 형성하는 제2 게이팅 신호를 캐리어 전압을 인가하여 산출하고, 제1 게이팅 신호와 제2 게이팅 신호를 이용하여 3상 기준 전압의 최대값과 최소값을 제외한 전압을 형성하는 제3 게이팅 신호를 산출하는 프로세서부; 및 프로세서부에서 산출된 제1, 2, 3 게이팅 신호를 실제 A상, B상, C상의 게이팅 신호로 전환하는 상역전환부를 포함한다.
본 발명에 따르면, 3상 3레벨 인버터가 공통모드 전압이 동일한 공간벡터로 제어됨에 따라 누설전류가 제거될 수 있다. 따라서 본 발명에 의하면, 출력전류 파형의 고조파 성분 및 왜곡이 감소되고, 전반적인 인버터의 제어 성능이 향상되며 인버터의 안전성, 신뢰성, 수명향상을 기대할 수 있다.

Description

캐리어 기반 펄스 폭 변조 방법을 이용하여 3상 3레벨 인버터의 누설전류를 제거하는 스위치 제어 장치 및 스위치 제어 방법{SWITCH CONTROL DEVICE AND METHOD FOR ELIMINATION OF THE LEAKAGE CURRENT IN THREE-LEVEL INVERTER BY USING CARRIER BASED PULSE WIDTH MODULATION}
본 발명은 3상 3레벨 인버터의 스위치 제어 장치 및 스위치 제어 방법에 관한 것으로서, 특히 3상 3레벨 인버터의 누설전류를 제거할 수 있는 새로운 방식의 펄스 폭 변조 제어 기법을 제안한다.
[그림 1]
Figure pat00001
[그림 1]은 3상의 3레벨 인버터가 연결된 DC-AC 전력변환 시스템의 개념도를 나타낸다. [그림 1]을 참조하면, 3레벨 인버터는 직류 입력전압
Figure pat00002
,
Figure pat00003
,
Figure pat00004
가운데 하나를 A상, B상 또는 C상으로 출력할 수 있는 회로 구성을 갖는다. 바꾸어 말하면, 3레벨 인버터는 개념적으로 3개의 3단 스위치(single-pole triple-through switch)처럼 간주될 수 있다. 3상 3레벨 인버터는 3개의 직류전압(
Figure pat00005
,
Figure pat00006
,
Figure pat00007
)을 적절한 스위칭 동작으로 전환하여 3상의 교류전압(
Figure pat00008
,
Figure pat00009
,
Figure pat00010
)으로 변환한다.
3레벨 인버터는 전력변환 시스템에 연결시 기생성분에 따른 누설전류가 발생될 수 있다. 3레벨 인버터에 있어서 누설전류가 제거되어야 하는 기술적 배경은 다음과 같다.
도 1은 두개의 직류전원과 전력반도체 스위치를 사용한 3상 3레벨 인버터 시스템의 실제적인 구성례를 나타낸다. 3상 전원
Figure pat00011
,
Figure pat00012
,
Figure pat00013
는 계통전원 또는 전동기/발전기의 역기전력을 의미하고,
Figure pat00014
은 연계리액터(linked reactor)를 의미하며,
Figure pat00015
는 인버터 시스템의 손실을 나타내는 저항을 의미한다. 또한,
Figure pat00016
와
Figure pat00017
는 각각 접지되지 않은 직류 전원부의 P점 또는 N점에서 접지까지의 경로저항과 커패시턴스를 등가적으로 표현한 비의도적인 기생성분(parasitic element)이다.
누설전류의 문제점을 상세히 설명하면 다음과 같다. 비접지된 직류전원을 갖는 3상 3레벨 인버터가 접지된 3상 부하 또는 전원과 연결된 경우, 인버터의 스위칭 동작으로 인하여 직류측 P노드의 전위
Figure pat00018
와 N노드의 전위
Figure pat00019
는 변동될 수 있다.
Figure pat00020
와
Figure pat00021
로 구성된 임피던스에 교류전압
Figure pat00022
또는
Figure pat00023
가 인가되면
Figure pat00024
와
Figure pat00025
로 전류가 흐른다. 이러한 전류를 누설전류(leakage current)라고 한다.
P점이나 N점으로부터 접지를 통하여 흐르는 각각의 누설전류는 3상 전원, 연계리액터, 3레벨 인버터를 거쳐서 다시 P점이나 N점에 도달하는 순환 경로를 갖는다. 발생된 누설전류는 원래의 3상 전류
Figure pat00026
,
Figure pat00027
,
Figure pat00028
에 더해지므로 전력변환 시스템의 효율을 저하시키고, 전류파형의 왜곡, 전류의 고조파 증가 등의 문제를 발생시킨다. 또한, 일반적으로 인버터의 스위칭 주파수가 3상 전원의 주파수보다 현저히 높으므로 누설전류도 고주파여서 시스템 내 절연을 약화시키고 각종 부품의 수명을 단축시키게 된다.
인버터의 스위치 제어는 일차적으로 직류전압으로부터 정해진 크기와 주파수의 AC 출력전압을 발생시킬 수 있어야 한다. 이러한 일차적인 목적과 동시에 누설전류는 저감 또는 제거될 수 있어야 한다.
누설 전류는 인버터 내의 반도체 스위치를 어떻게 제어하는가에 따라서 이론적으로 완벽히 제거될 수 있다. 누설전류가 제거될 수 있는 이론적 배경을 살펴보면 다음과 같다.
[그림 2]
Figure pat00029
[그림 2]는 도 1의 N점으로부터
Figure pat00030
와
Figure pat00031
를 통하여 흐르는 누설전류의 경로를 나타낸다.
Figure pat00032
는
Figure pat00033
과
Figure pat00034
의 함성임피던스(
Figure pat00035
=
Figure pat00036
+
Figure pat00037
)를 의미하고,
Figure pat00038
는
Figure pat00039
와
Figure pat00040
의 함성임피던스(
Figure pat00041
)를 의미한다.
Figure pat00042
,
Figure pat00043
,
Figure pat00044
은 N점을 기준전위로 하는 3레벨 인버터의 각 상 출력전압을 의미한다.
3상 전압
Figure pat00045
,
Figure pat00046
,
Figure pat00047
가 3상 대칭, 즉
Figure pat00048
+
Figure pat00049
+
Figure pat00050
=0이라고 가정하면 N점의 전위
Figure pat00051
은 [수학식 1]과 같다.
[수학식 1]
Figure pat00052
여기서
Figure pat00053
은 3레벨 인버터의 공통모드 전압(common mode voltage)이며 [수학식 2]와 같이 정의된다.
[수학식 2]
Figure pat00054
[수학식 1]에서 누설전류
Figure pat00055
를 공통모드 전압으로 표현하면 [수학식 3]과 같다.
[수학식 3]
Figure pat00056
[수학식 3]을 참조하면, 공통모드 전압의 주파수를 낮추면
Figure pat00057
가 증가하므로
Figure pat00058
의 크기가 감소한다. 가장 이상적인 경우로, 공통모드 전압이 변동되지 않아 주파수가 0이라면, 누설전류가 제거될 것이다.
결국 정리하면 공통모드 전압이 일정한 상태의 공간벡터만으로 3레벨 인버터의 반도체 스위치를 제어한다면 누설전류는 제거될 수 있다. 상기 원리를 이용하여 종래에 소개된 누설전류 제거 기법으로는 미디엄 벡터(medium vector)라고 부르는 공간벡터와 특정한 영벡터(zero vector)만을 사용하여 인버터를 제어하는 공간벡터 펄스폭 변조(SVPWM) 방법이 있다.
SVPWM 제어를 위해서는 공통모드 전압이 일정한 미디엄 벡터들만을 사용하여 기준전압을 출력하기 위해, 매 스위칭 주기의 첫 출발점 시각에 어떤 벡터를 어떤 순서로 얼마동안 선택할 것인가를 오프라인 상태에서 정해진 계산식에 따라 벡터의 종류, 벡터의 순서, 벡터의 선택시간을 산출한 후, 해당 스위칭 주기 동안 이를 실행하여야 한다. SVPWM 제어는 듀티비, 시간, 순서, 스위칭의 상태 등 고려되는 변수가 많으며 이를 스위칭 주기마다 계산해야 하므로 연산량이 많고 복잡하여 프로그램적으로 구현될 수 밖에 없는 한계가 있다.
이에, 본 출원인은 인버터의 제어시 공통모드 전압이 일정한 미디엄 벡터만을 사용하되, 스위치의 게이팅 신호를 간단하게 도출할 수 있어 프로그램적인 방법 뿐만 아니라 디지털 및 아날로그 회로적인 방법으로도 구현이 가능한 새로운 방식의 펄스 폭 변조 기법을 고안하게 되었다.
한국등록특허 제0466212호
본 발명은 3상 3레벨 인버터의 누설전류를 제거할 수 있는 스위치 제어 장치 및 스위치 제어 방법을 제공하고자 한다. 이에, 본 발명은 누설전류를 제거할 수 있는 게이팅 신호가 간단한 연산으로 산출되는 새로운 방식의 펄스 폭 변조 방법을 제안한다.
상기 목적을 달성하기 위하여 본 발명은, 3레벨 인버터의 스위치 제어 장치에 있어서, 3레벨 인버터의 3상 기준 전압을 입력받아 3상 기준 전압의 최대값으로만 이루어진 max상 기준전압과 3상 기준 전압의 최소값으로만 이루어진 min상 기준전압을 출력하는 상전환부; max상의 전압을 형성하는 제1 게이팅 신호와 min상의 전압을 형성하는 제2 게이팅 신호를 캐리어 전압을 인가하여 산출하고, 제1 게이팅 신호와 제2 게이팅 신호를 이용하여 3상 기준 전압의 최대값과 최소값을 제외한 전압을 형성하는 제3 게이팅 신호를 산출하는 프로세서부; 및 프로세서부에서 산출된 제1, 2, 3 게이팅 신호를 실제 A상, B상, C상의 게이팅 신호로 전환하는 상역전환부를 포함한 것을 일 특징으로 한다.
바람직하게, 본 발명에 따른 제3 게이팅 신호는 max상의 전압, min상의 전압과 합하여 0이되는 전압을 출력한다. 이 경우, 본 발명에 따른 3레벨 인버터의 스위치 제어 장치에서 산출된 제1, 2, 3 게이팅 신호는 공통모드 전압이 같은 공간벡터들만으로 이루어지며, 공통모드 전압의 변동이 없기 때문에 3레벨 인버터의 누설전류가 제거될 수 있다.
바람직하게, 본 발명에 따른 프로세서부는 삼각파형의 제1 캐리어 전압이 인가되어 max상 기준전압과의 펄스 폭 변조로 P 또는 O점에 연결되는 제1 게이팅 신호를 출력하는 제1 비교기; 및 삼각파형의 제2 캐리어 전압이 인가되어 min상 기준전압과의 펄스 폭 변조로 O 또는 N점에 연결되는 제2 게이팅 신호를 출력하는 제2 비교기를 구비할 수 있다.
바람직하게, 본 발명에 따른 프로세서부는 제1 게이팅 신호와 제2 게이팅 신호의 NAND 또는 NOR 연산으로 제3 게이팅 신호를 산출하는 논리회로부를 더 구비할 수 있다.
또한, 본 발명은 3레벨 인버터를 공통모드 전압이 일정한 공간벡터로만 제어하는 스위치 제어 방법에 있어서, 3레벨 인버터의 3상을 식별함에 있어 3상 기준 전압의 최대값을 갖는 max상, 3상 기준 전압의 최소값을 갖는 min상, 3상 기준 전압의 최대값과 최소값을 제외한 전압을 갖는 mid상으로 식별하여 max상, min상, mid상의 게이팅 신호를 산출한 후 기준전압의 크기에 따른 상의 대응관계에 따라 max상, min상, mid 상의 게이팅 신호를 실제 A상, B상, C상의 게이팅 신호로 전환하여 3상 기준 전압을 형성할 수 있다.
바람직하게, 본 발명에 따른 3레벨 인버터의 스위치 제어 방법은 3레벨 인버터의 3상 기준 전압을 입력받아 3상 기준 전압의 최대값으로만 이루어진 max상 기준전압과 3상 기준 전압의 최소값으로만 이루어진 min상 기준전압을 출력하는 (a)단계; max상의 전압을 형성하는 제1 게이팅 신호와 min상의 전압을 형성하는 제2 게이팅 신호를 캐리어 전압을 인가하여 산출하는 (b)단계; 제1 게이팅 신호와 제2 게이팅 신호를 이용하여 mid상의 전압을 형성하는 제3 게이팅 신호를 산출하는 (c)단계; 및 제1, 2, 3 게이팅 신호를 실제 A상, B상, C상의 게이팅 신호로 전환하는 (d)단계를 포함할 수 있다.
바람직하게, 본 발명에 따른 (b)단계는 삼각파형의 제1 캐리어 전압을 인가하여 max상 기준전압과의 펄스 폭 변조로 P 또는 O점에 연결되는 제1 게이팅 신호를 출력하고, 삼각파형의 제2 캐리어 전압을 인가하여 min상 기준전압과의 펄스 폭 변조로 O 또는 N점에 연결되는 제2 게이팅 신호를 출력할 수 있다.
바람직하게, 본 발명에 따른 (c)단계는 제1 게이팅 신호와 제2 게이팅 신호의 NAND 또는 NOR 연산으로 제3 게이팅 신호를 산출할 수 있다.
본 발명에 따르면, 3상 3레벨 인버터가 공통모드 전압이 동일한 공간벡터로 제어됨에 따라 누설전류가 제거될 수 있다. 따라서 본 발명에 의하면, 출력전류 파형의 고조파 성분 및 왜곡이 감소되고, 전반적인 인버터의 제어 성능이 향상되며 인버터의 안전성, 신뢰성, 수명향상을 기대할 수 있다.
또한, 본 발명에 따르면 3상 기준 전압을 max상, mid상, min상으로 각 상을 식별하여 제1, 2 게이팅 신호를 삼각파 캐리어 신호와의 펄스 폭 변조로 도출하고 제3 게이팅 신호를 max전압, mid전압, min전압의 합이 0인 관계로부터 제1, 2 게이팅 신호를 이용하여 순시적으로 도출한다. 이와 같은 과정으로 산출된 제1, 2, 3 게이팅 신호는 동일한 공통모드 전압을 갖는 공간벡터들만으로 이루어지기 때문에 간단한 연산만으로도 3레벨 인버터의 누설전류를 제거할 수 있다.
도 1은 두개의 직류전원과 전력반도체 스위치를 사용한 3상 3레벨 인버터 시스템의 실제적인 구성례를 나타낸다.
도 2는 본 발명의 실시예에 따른 3상 3레벨 인버터의 스위치 제어 장치를 나타낸다.
도 3은 도 2의 실시예에 따른 스위치 장치로 제어되는 3상 3레벨 인버터의 상전환된 회로도를 나타낸다.
도 4는 프로세서부에서 인가된 두 개의 캐리어 전압과 max상 및 min상의 기준전압 파형을 나타낸다.
도 5는 본 실시예에 따른 3레벨 인버터의 스위치 제어 장치 각부의 동작 파형을 나타낸다.
이하, 첨부된 도면들에 기재된 내용들을 참조하여 본 발명을 상세히 설명한다. 다만, 본 발명이 예시적 실시 예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일 참조부호는 실질적으로 동일한 기능을 수행하는 부재를 나타낸다.
본 발명의 목적 및 효과는 하기의 설명에 의해서 자연스럽게 이해되거나 보다 분명해 질 수 있으며, 하기의 기재만으로 본 발명의 목적 및 효과가 제한되는 것은 아니다. 또한, 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다.
도 2는 본 발명의 실시예에 따른 3상 3레벨 인버터의 스위치 제어 장치(1)를 나타낸다. 3레벨 인버터의 스위치 제어 장치(1)는 공통모드 전압이 같은 공간벡터만을 선택하여 게이팅 신호가 산출되므로 3레벨 인버터의 누설전류를 제거할 수 있다. 본 실시예로, 인버터 스위치 제어 장치(1)는 기준파와 캐리어 신호의 비교 결과만으로 스위치 제어를 위한 게이팅 신호를 결정할 수 있다. 결정된 게이팅 신호에 의하여 3상 기준 전압을 구현함에 있어 종래에는 개시되지 않은 새로운 개념으로 산출되기 때문에, 이해를 돕기 위하여 스위치 제어 장치(1)의 후술하게 될 각 구성이 고안된 이론적 배경을 선결적으로 살펴보면 다음과 같다.
3레벨 인버터는 각 상마다 3가지 스위칭 상태를 가지므로 3상의 동작을 고려했을 때 3x3x3=27가지의 스위칭 상태를 갖는다. 27가지의 스위칭 상태가 만드는 출력 상전압의 각각은 일정한 대응관계에 따라 2차원 좌표평면에 원점에서 (Vx, Vy)로 향하는 벡터로 표시할 수 있는데 이러한 벡터를 공간벡터(space vector)라고 한다. 공간벡터의 Vx, Vy 성분은 [수학식 4]와 같이 산출된다.
[수학식 4]
Figure pat00059
도 1을 [수학식 4]와 함께 참조하면,
Figure pat00060
,
Figure pat00061
,
Figure pat00062
는 O점을 기준으로 하는 3상의 출력전압이다.
하기의 [그림 3]은 3상 3레벨 인버터의 공간벡터를 나타낸 것으로, 27가지의 스위칭 상태를 갖는 19개의 공간벡터를 확인할 수 있다. 이하, 3레벨 인버터의 P, O, N점이 스위칭으로 인하여 상출력단자와 연결된 27가지의 상태를 공간벡터와 함께 설명한다. 스위칭 상태로서 P는 3레벨 인버터의 상출력단자가 양의 모선 전압점에 연결된 상태를 의미하고, O는 상출력단자가 두 개의 직류 전압원 사이인 모선 중간점에 연결된 상태를 의미하며, N은 상출력단자가 음의 모선 전압점에 연결된 상태를 의미한다.
[그림 3]
Figure pat00063
예를 들면 [PNN]이라는 스위칭 상태는 A, B, C상이 각각 P점, N점, N점에 연결되도록 한 스위칭 상태이고, 이 경우 O점을 기준으로 하는 각 상의 출력전압은
Figure pat00064
=
Figure pat00065
/2,
Figure pat00066
=
Figure pat00067
/2,
Figure pat00068
=
Figure pat00069
/2가 된다. [PNN]의 스위칭 상태에 해당하는 공간벡터는 [수학식 4]에 따라 (Vx, Vy)=(
Figure pat00070
, 0)이 된다.
3상 인버터의 3상 출력전압은 공간벡터를 이용하여 합성된다. 공간벡터를 이용하여 출력하고자 하는 레퍼런스 전압을 형성시키는 것으로 공간벡터 펄스 폭 변조 방법(SVPWM: Space Vector Pulse Width Modulation)이 알려져 있다.
SVPWM은 임의의 공간벡터 3개를 이용하여 3개의 공간벡터가 형성하는 삼각형 내에 들어오는 기준 벡터(reference vector)를 합성하는 방법이다. 기준 벡터는 인버터의 지령값인 기준 전압을 형성하는 벡터이다. 하기의 [그림 4]는 SVPWM 방법을 개념적으로 도시한 것이다.
[그림 4]
Figure pat00071
[그림 4]를 참조하면, 원은 시간에 따른 기준 벡터의 궤적을 나타내고, t=
Figure pat00072
일 때 기준 벡터가 V1, V7, V13으로 이루어진 삼각형 내에 있다면 이 기준 벡터는 V1, V7, V13을 사용하여 합성할 수 있다.
하기의 [그림 5]는 [그림 4]의 기준 벡터를 실시간적으로 표시된 3상 기준 전압(
Figure pat00073
,
Figure pat00074
,
Figure pat00075
)으로 표시하고, 스위칭 주기 Ts동안 3상 기준 전압을 V1, V7, V13를 사용하여 합성하는 과정을 나타낸다.
[그림 5]
Figure pat00076
[그림 5]를 참조하면, 스위칭 주기 Ts 동안 평균적인 의미에서 각 상의 출력전압은 각 상의 기준 전압과 각각 같게 된다. 스위칭 주기 Ts 가운데 V1, V7, V13을 선택하는 각각의 시간 비율인 듀티비
Figure pat00077
은
Figure pat00078
,
Figure pat00079
의 관계식으로부터 구할 수 있다. 결국, [그림 5]에 도시된 바와 같이 [그림 4]의 기준 전압은 [ONN], [PNN], [PON], [POO], [PON], [PNN], [ONN]의 순차적인 스위칭으로 형성할 수 있다.
이와 같이, 3상 인버터에서는 출력전압 파형의 합성을 위하여 한 스위칭 주기 내에서도 시간에 따라 서로 다른 공간벡터를 선택하므로 공통모드 전압도 그때마다 변동될 수 있다. 만일 공통모드 전압이 같은 스위칭 상태만을 사용하여 인버터를 제어할 수 있다면 서로 다른 공간벡터를 선택하더라도 공통모드 전압은 일정하기 때문에 [수학식 3]에 따라 누설전류가 완전히 제거될 수 있다.
공통모드 전압이
Figure pat00080
/2인 스위칭 상태는
Figure pat00081
[OOO],
Figure pat00082
[PON],
Figure pat00083
[OPN],
Figure pat00084
[NPO],
Figure pat00085
[NOP],
Figure pat00086
[ONP],
Figure pat00087
[PNO]의 7개가 되는데 이러한 스위칭 상태만을 사용하여 인버터를 제어한다면 누설전류가 0이 되어 완전히 제거될 것이다.
발명의 배경이 되는 기술에서 전술하였으나, 공통모드 전압이 일정한 공간벡터를 [그림 4]와 같은 SVPWM 방법으로 합성하기 위해서는 구현하고자 하는 출력 전압의 기준 파형이 어떤 섹터에 속하는가를 판정해야 하고, 벡터의 종류, 순서, 선택시간에 대한 계산식을 도출해야하는 막대한 연산 과정이 필요하다.
본 실시예에 따른 스위치 제어 장치(1)는 공통모드 전압이
Figure pat00088
/2인 스위칭 상태로서
Figure pat00089
[OOO],
Figure pat00090
[PON],
Figure pat00091
[OPN],
Figure pat00092
[NPO],
Figure pat00093
[NOP],
Figure pat00094
[ONP],
Figure pat00095
[PNO]의 7개의 공간벡터만 사용하되, 3상 기준 전압(
Figure pat00096
,
Figure pat00097
,
Figure pat00098
)을 출력하기 위하여 상기의 게이팅 신호를 손쉽게 산출할 수 있다. 이하, 스위치 제어 장치(1)의 본 구성을 상세히 설명한다.
도 2를 참조하면, 3레벨 인버터의 스위치 장치(1)는 상전환부(10), 프로세서부(30) 및 상역전환부(50)를 포함할 수 있다. 도 3은 도 2의 실시예에 따른 스위치 제어 장치로 제어되는 3상 3레벨 인버터의 상전환된 회로도를 나타낸다. 도 1 내지 도 3을 참조하여 스위치 제어 장치(1)의 각 구성을 살펴본다.
상전환부(10)는 3레벨 인버터의 3상 기준 전압(
Figure pat00099
,
Figure pat00100
,
Figure pat00101
)을 입력받아 3상 기준 전압(
Figure pat00102
,
Figure pat00103
,
Figure pat00104
)의 최대값으로만 이루어진 max상 기준전압(
Figure pat00105
)과 3상 기준 전압의 최소값으로만 이루어진 min상 기준전압(
Figure pat00106
)을 출력할 수 있다.
Figure pat00107
,
Figure pat00108
,
Figure pat00109
는 각각 A상, B상, C상의 기준 전압 파형을 의미한다. 이 경우,
Figure pat00110
+
Figure pat00111
+
Figure pat00112
=0 이 된다. 게이팅 신호 산출의 첫 번째 단계는 상전환부(10)가 3개의 기준 전압 가운데 최대, 최소인 상(phase)과 최대값
Figure pat00113
=max(
Figure pat00114
,
Figure pat00115
,
Figure pat00116
), 최소값
Figure pat00117
=min(
Figure pat00118
,
Figure pat00119
,
Figure pat00120
)을 정하는 것이다.
본 실시예로, 상전환부(10)는 복수개의 comparator가 내장된 소팅 비교기(sorting comparator)일 수 있다. 이하 본 명세서에서는
Figure pat00121
를 출력하는 상을 max상,
Figure pat00122
를 출력하는 상을 min상, 3상 기준 전압 중 최대값과 최소값을 제외한 나머지 전압
Figure pat00123
를 출력하는 상을 mid상이라 명명한다. 대칭 3상 기준 전압 파형에 대하여
Figure pat00124
+
Figure pat00125
+
Figure pat00126
=0 ,
Figure pat00127
>0,
Figure pat00128
<0 의 조건이 만족됨은 자명하게 이해될 수 있을 것이다.
상전환부(10)의 상기 과정은 기준 전압(
Figure pat00129
,
Figure pat00130
,
Figure pat00131
)을 A상, B상, C상 대신 max상, mid상, min상으로 각 상을 식별하기 위한 것이다. 이는 마치 시간영역에서 계산의 복잡성을 해결하기 위해 주파수 변환(ex. 푸리에, 라플라스)을 수행하듯이, A상, B상, C상 게이팅 신호 계산의 복잡성을 해결하기 위하여, max, mid, min으로 각 상을 변환한 상태에서 이를 기준으로 게이팅 신호를 산출하기 위한 것이다.
mid상의 게이팅 신호는 max상과 min상의 게이팅 신호가 결정되면 자연스럽게 결정될 수 있으므로 상전환부(10)는 3개의 기준 전압(
Figure pat00132
,
Figure pat00133
,
Figure pat00134
)을 비교하여
Figure pat00135
와
Figure pat00136
2개의 값만 출력하면 된다. 이하, 공통모드 전압이
Figure pat00137
/2인
Figure pat00138
[OOO],
Figure pat00139
[PON],
Figure pat00140
[OPN],
Figure pat00141
[NPO],
Figure pat00142
[NOP],
Figure pat00143
[ONP],
Figure pat00144
[PNO]인 7개의 공간벡터만으로 max상, min상, mid상의 출력전압을 합성하는 게이팅 신호의 산출 과정을 설명한다.
프로세서부는(30) max상의 전압을 형성하는 제1 게이팅 신호와 min상의 전압을 형성하는 제2 게이팅 신호를 각각의 캐리어 신호를 인가하여 산출하고, 제1 게이팅 신호와 제2 게이팅 신호를 이용하여 mid상 전압을 형성하는 제3 게이팅 신호를 산출할 수 있다. 도 4는 프로세서부(30)에서 인가된 두 개의 캐리어 전압
Figure pat00145
,
Figure pat00146
과 max상 기준전압
Figure pat00147
및 min상의 기준전압
Figure pat00148
파형을 나타낸다.
프로세서부(30)는 제1 비교기(301), 제2 비교기(303) 및 논리회로부(305)를 구비할 수 있다.
제1 비교기(301)는 삼각파형의 제1 캐리어 전압
Figure pat00149
과 max상 기준전압
Figure pat00150
를 비교하여 제1 게이팅 신호를 출력할 수 있다. 제1 캐리어 전압
Figure pat00151
은 0과 1사이에서 움직이는 삼각파형으로,
Figure pat00152
파형과 비교되며, 제1 게이팅 신호는 도 3에 도시된
Figure pat00153
를 제어한다.
[그림 6]은
Figure pat00154
의 제1 게이팅 신호를 이용하여 3레벨 인버터에서 max상의 출력전압
Figure pat00155
를 출력하는 모습을 나타낸다.
[그림 6]
Figure pat00156
[그림 6]에서, A 그래프는 제1 비교기(301)에 입력된 max상 기준전압
Figure pat00157
와
Figure pat00158
의 모습을 나타내고, C 그래프는 제1 비교기(301)의 비교 결과에 따라 출력시킬 max상의 전압인
Figure pat00159
를 나타낸다. 즉, 3레벨 인버터에선 C 그래프와 같은 전압을 형성할 수 있도록 도 3의 max상 반도체 스위치를 제어해야 한다.
도 3을 참조하여 C 그래프를 살펴보면, B 그래프와 같이
Figure pat00160
=1로 고정하여 설정하면,
Figure pat00161
의 신호가 1일 때 max상의 출력 전압은
Figure pat00162
가 되고,
Figure pat00163
의 신호가 0일 때 max상의 출력전압은 0이 된다.
따라서, max상의 게이팅 신호는 제1 비교기(301)의 출력결과와 대응되도록
Figure pat00164
의 게이팅 신호를 결정하고,
Figure pat00165
의 스위치를 1로 설정하면 된다. 이 경우,
Figure pat00166
스위치는 항상 1로 설정되기 때문에
Figure pat00167
를 제어하는 제1 게이팅 신호의 산출만으로 max상을 출력할 수 있음을 이해할 수 있다. 또한,
Figure pat00168
는 0 또는 1의 값만 갖기 때문에 제1 게이팅 신호는 출력노드를 P점(
Figure pat00169
=1일때) 또는 O점(
Figure pat00170
=0일때)에 연결시키는 제어 신호로 이해될 수도 있다.
제2 비교기(303)는 삼각파형의 제2 캐리어 전압
Figure pat00171
와 min상 기준전압
Figure pat00172
를 비교하여 제2 게이팅 신호를 출력할 수 있다. 제2 캐리어 전압
Figure pat00173
는 -1과 0 사이에서 움직이는 삼각파형으로,
Figure pat00174
파형과 비교되며, 제2 게이팅 신호는 도 3에 도시된
Figure pat00175
을 제어한다.
[그림 7]은
Figure pat00176
의 제2 게이팅 신호를 이용하여 3레벨 인버터에서 min상의 출력전압
Figure pat00177
을 출력하는 모습을 나타낸다.
[그림 7]
Figure pat00178
[그림 7]에서, A 그래프는 제2 비교기(303)에 입력된 min상 기준전압
Figure pat00179
과
Figure pat00180
의 모습을 나타내고, C 그래프는 제2 비교기(303)의 비교결과에 따라 출력시킬 min상의 전압인
Figure pat00181
을 나타낸다. 즉, 3레벨 인버터에선 C 그래프와 같은 전압을 형성할 수 있도록 도 3의 min상 반도체 스위치를 제어해야 한다.
도 3을 참조하여 C 그래프를 살펴보면, B 그래프와 같이
Figure pat00182
=0으로 고정하여 설정하면,
Figure pat00183
의 신호가 0일 때 min상의 출력전압은
Figure pat00184
가 되고,
Figure pat00185
의 신호가 1일 때 min상의 출력전압은 0이 된다.
따라서, min상의 게이팅 신호는 제2 비교기(303)의 출력결과와 대응되도록
Figure pat00186
의 게이팅 신호를 결정하고,
Figure pat00187
의 스위치를 0으로 설정하면 된다. 이 경우,
Figure pat00188
스위치는 항상 0으로 설정되기 때문에
Figure pat00189
을 제어하는 제2 게이팅 신호의 산출만으로 min상을 출력할 수 있음을 이해할 수 있다. 또한,
Figure pat00190
은 0 또는 1의 값만 갖기 때문에 제2 게이팅 신호는 출력노드를 O(
Figure pat00191
=1일 때) 또는 N점(
Figure pat00192
=0일 때)에 연결시키는 제어 신호로 이해될 수도 있다.
논리회로부(305)는 제1 게이팅 신호와 제2 게이팅 신호의 NAND 또는 NOR 연산으로 제3 게이팅 신호를 산출할 수 있다. 제3 게이팅 신호는 mid상을 출력하기 위한 스위치 제어 신호이다. 보다 상세하게, 제3 게이팅 신호는 도 3의
Figure pat00193
스위치와
Figure pat00194
스위치를 제어하기 위한 게이팅 신호를 의미한다.
Figure pat00195
와
Figure pat00196
가 정해지는 과정을 살펴보면 다음과 같다.
앞서 제1 비교기(301)와 제2 비교기(303)를 통해 정해진 max상의 출력전압과 min상의 출력전압을 이용하면
Figure pat00197
의 관계로부터 순시적인 mid상의 출력전압을 정할 수 있다. [표 1]은 상기 관계식으로부터 mid상의 출력전압을 형성하기 위한
Figure pat00198
와
Figure pat00199
의 제3 게이팅 신호를 나타낸 것이다.
[표 1]
Figure pat00200
[표 1]을 살펴보면,
Figure pat00201
의 제1 게이팅 신호와
Figure pat00202
의 제2 게이팅 신호의 NOR 또는 NAND 연산으로 제3 게이팅 신호가 산출될 수 있음을 확인할 수 있다.
Figure pat00203
를 제어하는 제3 게이팅 신호는
Figure pat00204
의 관계식에 따라 제1 게이팅 신호와 제2 게이팅 신호가 입력되는 NOR 게이트(3051)에서 손쉽게 산출된다.
Figure pat00205
를 제어하는 제3 게이팅 신호는
Figure pat00206
의 관계식에 따라 제1 게이팅 신호와 제2 게이팅 신호가 입력되는 NAND 게이트(3053)에서 손쉽게 산출된다.
제1, 2, 3 게이팅 신호의 특성을 살펴보면 다음과 같다. 제1 게이팅 신호는 max상에서 P 또는 O점을 연결하고, 제2 게이팅 신호는 min상에서 O 또는 N점을 연결한다. 또한 제3 게이팅 신호는 mid상을 제어하며
Figure pat00207
로부터 산출된다. 바꾸어 말하면, 제1 게이팅 신호가 P 이고 제2 게이팅 신호가 O 이면, 제3 게이팅 신호는 상기 관계식에 따라 N이 된다. 이와는 달리 제1 게이팅 신호가 P이고 제2 게이팅 신호가 N이면 제3 게이팅 신호는 상기 관계식에 따라 O가 된다. 제1 게이팅 신호가 O이고 제2 게이팅 신호가 O이면 제3 게이팅 신호는 상기 관계식에 따라 O이 된다.
본 실시예와 같은 기법으로 도출된 게이팅 신호는 모든 케이스에서 P, O, N의 선택이 중복되지 않는다. 이는 공통모드 전압이
Figure pat00208
로 동일한 공간벡터
Figure pat00209
[OOO],
Figure pat00210
[PON],
Figure pat00211
[OPN],
Figure pat00212
[NPO],
Figure pat00213
[NOP],
Figure pat00214
[ONP],
Figure pat00215
[PNO]만으로 스위칭이 이루어지는 것을 의미한다. 따라서, 이와 같은 제어로 max상, mid상, min상의 출력전압을 형성한다면 공통모드 전압이 일정하여 누설전류가 완전히 제거될 수 있다. 또한 주목할 점은, max상, mid상, min상을 출력하기 위한 게이팅 신호가 프로세서부(30)에서 비교기와 논리 게이트만으로 산출될 수 있다는 것이다.
상역전환부(50)는 프로세서부(30)에서 산출된 제1, 2, 3 게이팅 신호로부터 일정한 대응관계에 의하여 실제의 A상, B상, C상을 제어하는 게이팅 신호를 출력한다. 예를들면, A상이 max상인 경우
Figure pat00216
=
Figure pat00217
,
Figure pat00218
=
Figure pat00219
이고, B상이 min상인 경우
Figure pat00220
=
Figure pat00221
,
Figure pat00222
=
Figure pat00223
이며, C상이 min상이면
Figure pat00224
=
Figure pat00225
,
Figure pat00226
=
Figure pat00227
가 된다.
도 5는 본 실시예에 따른 3레벨 인버터의 스위치 제어 장치(1)의 동작 파형을 나타낸다. 도 5를 참조하면, 상역전환부(50)는 프로세서부(30)로부터 산출된 제1, 2, 3 게이팅 신호와 기준전압의 크기 관계를 고려하여 A상의 게이팅 신호를 결정한다. 상역전환부(50)는 Phse selector를 구비하여 max상, mid상, min상의 게이팅 신호를 기준 전압
Figure pat00228
,
Figure pat00229
,
Figure pat00230
의 크기관계를 참조하여 원래의 A상, B상, C상의 게이팅 신호로 매핑(mapping)한다.
이상에서와 같이, 본 실시예에 따른 3레벨 인버터의 스위치 제어 장치(1)는
Figure pat00231
,
Figure pat00232
단 두 개의 스위치 신호만 PWM으로 산출하여 공통모드 전압이 일정한 미디엄 벡터들만으로 3상 기준 전압을 합성하여 누설전류를 제거할 수 있다.
본 발명의 다른 실시 태양으로, 3레벨 인버터를 공통모드 전압이 일정한 공간벡터로만 제어하는 스위치 제어 방법은, 3레벨 인버터의 3상을 3상 기준 전압의 최대값을 갖는 max상, 3상 기준 전압의 최소값을 갖는 min상, 3상 기준 전압의 최대값과 최소값을 제외한 전압을 갖는 mid상으로 식별하여 max상, min상, mid상의 게이팅 신호를 산출한 후 3상 기준 전압을 형성할 수 있다.
3레벨 인버터의 스위치 제어 방법은 3레벨 인버터의 3상 기준 전압을 입력받아 3상 기준 전압의 최대값으로만 이루어진 max상 기준전압과 3상 기준 전압의 최소값으로만 이루어진 min상 기준전압을 출력하는 (a)단계; 캐리어 전압을 인가하여 max상의 전압을 형성하는 제1 게이팅 신호와 min상의 전압을 형성하는 제2 게이팅 신호를 산출하는 (b)단계; 제1 게이팅 신호와 제2 게이팅 신호를 이용하여 mid상의 전압을 형성하는 제3 게이팅 신호를 산출하는 (c)단계; 및 제1, 2, 3 게이팅 신호가 3상 기준 전압의 위상에 대응되는 전압을 형성하도록 제1, 2, 3 게이팅 신호를 실제 A상, B상, C상의 게이팅 신호로 전환하는 (d)단계를 포함할 수 있다.
(a)단계는 상전환부(10)에서 수행되고, (b)단계와 (c)단계는 프로세서부(30)에서 수행되며, (d)단계는 상역전환부(50)에서 수행되는 것으로, 각 단계의 상세한 설명은 전술한 바 그 원용은 생략한다.
이상에서 대표적인 실시예를 통하여 본 발명을 상세하게 설명하였으나, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리 범위는 설명한 실시예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 특허청구범위와 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태에 의하여 정해져야 한다.
1: 3상 3레벨 인버터의 스위치 제어 장치
10: 상전환부
30: 프로세서부
301: 제1 비교기
303: 제2 비교기
305: 논리회로부
50: 상역전환부

Claims (8)

  1. 3레벨 인버터의 3상 기준 전압을 입력받아 상기 3상 기준 전압의 최대값으로만 이루어진 max상 기준전압과 상기 3상 기준 전압의 최소값으로만 이루어진 min상 기준전압을 출력하는 상전환부;
    캐리어 전압을 인가하여 상기 max상 기준전압을 형성하는 제1 게이팅 신호와 상기 min상 기준전압을 형성하는 제2 게이팅 신호를 산출하고, 상기 제1 게이팅 신호와 상기 제2 게이팅 신호를 이용하여 상기 3상 기준 전압의 최대값과 최소값을 제외한 전압을 형성하는 제3 게이팅 신호를 산출하는 프로세서부; 및
    상기 프로세서부에서 산출된 제1, 2, 3 게이팅 신호를 상기 3상 기준 전압의 게이팅 신호로 전환하는 상역전환부를 포함하고,
    상기 제1, 2, 3 게이팅 신호에 따른 스위칭은 공통모드 전압이 같은 것을 특징으로 하는 3레벨 인버터의 스위치 제어 장치.
  2. 제 1 항에 있어서,
    상기 제3 게이팅 신호는,
    상기 max상의 전압, 상기 min상의 전압과 합하여 0이되는 전압을 형성하는 것을 특징으로 하는 3레벨 인버터의 스위치 제어 장치.
  3. 제 1 항에 있어서,
    상기 프로세서부는,
    삼각파형의 제1 캐리어 전압이 인가되어 상기 max상 기준전압과의 펄스 폭 변조로 P 또는 O점에 연결되는 제1 게이팅 신호를 출력하는 제1 비교기; 및
    삼각파형의 제2 캐리어 전압이 인가되어 상기 min상 기준전압과의 펄스 폭 변조로 O 또는 N점에 연결되는 제2 게이팅 신호를 출력하는 제2 비교기를 구비한 것을 특징으로 하는 3레벨 인버터의 스위치 제어 장치.
  4. 제 1 항에 있어서,
    상기 프로세서부는,
    상기 제1 게이팅 신호와 상기 제2 게이팅 신호의 NAND 또는 NOR 연산으로 제3 게이팅 신호를 산출하는 논리회로부를 구비한 것을 특징으로 하는 3레벨 인버터의 스위치 제어 장치.
  5. 3레벨 인버터를 공통모드 전압이 일정한 공간벡터로만 제어하는 스위치 제어 방법에 있어서,
    3레벨 인버터의 3상을 상기 3상 기준 전압의 최대값을 갖는 max상, 상기 3상 기준 전압의 최소값을 갖는 min상, 상기 3상 기준 전압의 최대값과 최소값을 제외한 전압을 갖는 mid상으로 식별하여 상기 max상, 상기 min상, 상기 mid상의 게이팅 신호를 산출한 후 상기 3상 기준 전압의 게이팅 신호로 전환하는 것을 특징으로 하는 3레벨 인버터의 스위치 제어 방법.
  6. 제 5 항에 있어서,
    상기 3레벨 인버터의 스위치 제어 방법은,
    (a) 3레벨 인버터의 3상 기준 전압을 입력받아 상기 3상 기준 전압의 최대값으로만 이루어진 max상 기준전압과 상기 3상 기준 전압의 최소값으로만 이루어진 min상 기준전압을 출력하는 단계;
    (b) 상기 max상 기준전압을 형성하는 제1 게이팅 신호와 상기 min상 기준전압을 형성하는 제2 게이팅 신호를 캐리어 전압을 인가하여 산출하는 단계;
    (c) 상기 제1 게이팅 신호와 상기 제2 게이팅 신호를 이용하여 상기 mid상 기준전압을 형성하는 제3 게이팅 신호를 산출하는 단계; 및
    (d) 상기 제1, 2, 3 게이팅 신호를 상기 3상 기준 전압의 게이팅 신호로 전환하는 단계를 포함한 것을 특징으로 하는 3레벨 인버터의 스위치 제어 방법.
  7. 제 6 항에 있어서,
    상기 (b)단계는,
    삼각파형의 제1 캐리어 전압을 인가하여 상기 max상 기준전압과의 펄스 폭 변조로 P 또는 O점에 연결되는 제1 게이팅 신호를 출력하고,
    삼각파형의 제2 캐리어 전압을 인가하여 상기 min상 기준전압과의 펄스 폭 변조로 O 또는 N점에 연결되는 제2 게이팅 신호를 출력하는 것을 특징으로 하는 3레벨 인버터의 스위치 제어 방법.
  8. 제 7 항에 있어서,
    상기 (c)단계는,
    상기 제1 게이팅 신호와 상기 제2 게이팅 신호의 NAND 또는 NOR 연산으로 상기 제3 게이팅 신호를 산출하는 것을 특징으로 하는 3레벨 인버터의 스위치 제어 방법.
KR1020150153206A 2015-11-02 2015-11-02 캐리어 기반 펄스 폭 변조 방법을 이용하여 3상 3레벨 인버터의 누설전류를 제거하는 스위치 제어 장치 및 스위치 제어 방법 KR101751001B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150153206A KR101751001B1 (ko) 2015-11-02 2015-11-02 캐리어 기반 펄스 폭 변조 방법을 이용하여 3상 3레벨 인버터의 누설전류를 제거하는 스위치 제어 장치 및 스위치 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150153206A KR101751001B1 (ko) 2015-11-02 2015-11-02 캐리어 기반 펄스 폭 변조 방법을 이용하여 3상 3레벨 인버터의 누설전류를 제거하는 스위치 제어 장치 및 스위치 제어 방법

Publications (2)

Publication Number Publication Date
KR20170050981A true KR20170050981A (ko) 2017-05-11
KR101751001B1 KR101751001B1 (ko) 2017-06-26

Family

ID=58741726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150153206A KR101751001B1 (ko) 2015-11-02 2015-11-02 캐리어 기반 펄스 폭 변조 방법을 이용하여 3상 3레벨 인버터의 누설전류를 제거하는 스위치 제어 장치 및 스위치 제어 방법

Country Status (1)

Country Link
KR (1) KR101751001B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019004653A (ja) * 2017-06-19 2019-01-10 株式会社リコー Ｐｗｍ制御装置、スイッチング電源装置、画像形成装置、ｐｗｍ制御方法、及びプログラム
WO2019139216A1 (ko) * 2018-01-15 2019-07-18 주식회사 에코스 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 pwm 제어방법 및 장치
CN115913002A (zh) * 2022-11-25 2023-04-04 江苏国科智能电气有限公司 一种无刷直流电机三电平逆变器及其控制方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019004653A (ja) * 2017-06-19 2019-01-10 株式会社リコー Ｐｗｍ制御装置、スイッチング電源装置、画像形成装置、ｐｗｍ制御方法、及びプログラム
WO2019139216A1 (ko) * 2018-01-15 2019-07-18 주식회사 에코스 3-레벨 컨버터의 직류측 전류를 일정하게 만드는 pwm 제어방법 및 장치
CN115913002A (zh) * 2022-11-25 2023-04-04 江苏国科智能电气有限公司 一种无刷直流电机三电平逆变器及其控制方法
CN115913002B (zh) * 2022-11-25 2023-10-13 江苏国科智能电气有限公司 一种无刷直流电机三电平逆变器及其控制方法

Also Published As

Publication number Publication date
KR101751001B1 (ko) 2017-06-26

Similar Documents

Publication Publication Date Title
KR101688649B1 (ko) 중성점 전압의 불평형 제어에 의한 고효율 3 레벨 태양광 인버터
CN103414366B (zh) Npc三电平结构中直流侧中点电位平衡的控制方法
Almaktoof et al. Modeling and simulation of three-phase voltage source inverter using a model predictive current control
KR101751001B1 (ko) 캐리어 기반 펄스 폭 변조 방법을 이용하여 3상 3레벨 인버터의 누설전류를 제거하는 스위치 제어 장치 및 스위치 제어 방법
Zhang et al. A novel model predictive control algorithm to suppress the zero-sequence circulating currents for parallel three-phase voltage source inverters
Almaktoof et al. Finite-set model predictive control and DC-link capacitor voltages balancing for three-level NPC inverters
US11146181B2 (en) Control method and apparatus for common-mode modulated wave of single-phase five-level inverter
JP2016042772A (ja) ３レベルインバータの制御方法及び制御装置
Aspalli et al. Sinusoidal pulse width modulation (SPWM) with variable carrier synchronization for multilevel inverter controllers
EP3082246A1 (en) Systems and methods for controlling inverters
Aly et al. An efficient neutral point voltage control algorithm with reduced switching losses for three level inverters
Sevilmiş et al. Simulation and analysis of SVPWM based VSI for wind energy systems
JP2017093077A (ja) オープン巻線システムの制御装置および制御方法
Thomas et al. Identification of optimal SVPWM technique for diode clamped multilevel inverter based induction motor drive
KR101756128B1 (ko) 3상 3레벨 인버터의 누설전류 제거와 직류측 전압 밸런싱이 가능한 스위치 제어 방법 및 스위치 제어 장치
Barbi et al. Space vector modulation for two-level unidirectional PWM rectifiers
Maswood et al. High power multilevel inverter with unity PF front-end rectifier
Xing et al. An adaptive model predictive control for reduced switch count three-level inverter
KR101648002B1 (ko) 3상 3레벨 정류기를 위한 스위칭 신호 발생기 및 스위칭 신호 발생 방법
Palanisamy et al. A sub-region based space vector modulation scheme for dual 2-level inverter system
Almaktoof et al. Finite Set-Model Predictive Current control of three-phase voltage source inverter for Renewable Energy Systems (RES) applications
KR102082457B1 (ko) 3상 출력 전류 최대치 추종 기반의 더블 캐리어 펄스폭 변조 장치
Narasimhulu et al. Control of Cascaded Multilevel Inverter by using carrier based PWM technique and implemented to Induction Motor drive
Singh et al. Performance comparison of SPWM and SVPWM technique in NPC bidirectional converter
Lahouar et al. DSP based real-time implementation of a space vector modulation scheme for three-phase three-level NPC converter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant